Nothing Special   »   [go: up one dir, main page]

JP6255187B2 - シリコン酸化膜をエッチングする方法 - Google Patents

シリコン酸化膜をエッチングする方法 Download PDF

Info

Publication number
JP6255187B2
JP6255187B2 JP2013170218A JP2013170218A JP6255187B2 JP 6255187 B2 JP6255187 B2 JP 6255187B2 JP 2013170218 A JP2013170218 A JP 2013170218A JP 2013170218 A JP2013170218 A JP 2013170218A JP 6255187 B2 JP6255187 B2 JP 6255187B2
Authority
JP
Japan
Prior art keywords
film
etching
silicon oxide
oxide film
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013170218A
Other languages
English (en)
Other versions
JP2015041624A5 (ja
JP2015041624A (ja
Inventor
小笠原　正宏
正宏 小笠原
理史 浦川
理史 浦川
欣延 早川
欣延 早川
久保田　和宏
和宏 久保田
光 渡邉
光 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013170218A priority Critical patent/JP6255187B2/ja
Priority to KR1020140107884A priority patent/KR102175860B1/ko
Priority to US14/462,658 priority patent/US9257301B2/en
Publication of JP2015041624A publication Critical patent/JP2015041624A/ja
Publication of JP2015041624A5 publication Critical patent/JP2015041624A5/ja
Application granted granted Critical
Publication of JP6255187B2 publication Critical patent/JP6255187B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Plasma & Fusion (AREA)

Description

本発明の実施形態は、シリコン酸化膜をエッチングする方法に関するものである。
半導体デバイスの製造においては、コンタクトホールといった形状をシリコン酸化膜に形成するためのエッチングが行われることがある。また、半導体デバイスの微細化及び高集積化に伴い、このような形状のアスペクト比は、年々高くなってきている。即ち、より微細且つより深い形状をシリコン酸化膜に形成することが要請されている。
下記の特許文献１には、シリコン酸化膜をエッチングする方法の例が記載されている。同文献に記載されたシリコン酸化膜のエッチング方法は、シリコン酸化膜上にマスクを有する被処理体を、フルオロカーボンガスといった処理ガスのプラズマに晒して、シリコン酸化膜をエッチングするものである。特許文献１の方法では、マスクとして、アモルファスカーボン膜が用いられている。
このようなシリコン酸化膜のエッチングでは、シリコン酸化膜に形成されたホールを画成する側壁面が、垂直ではなく、部分的に横方向に膨らむ現象が生じ得る。即ち、ホールの幅が部分的に大きくなる現象が生じ得る。かかる現象は、「ボーイング」と呼ばれ、エッチングに寄与するイオンや電子がホールに対して斜め方向に入射してホールを画成する側壁に衝突することが大きな要因である。このボーイングを抑制するための方法として、下記の特許文献２には、ポリシリコン膜をマスクとして用い、プラズマに露出するマスク表面だけではなく、被エッチング層に形成されたホール部であるシリコン酸化膜の側壁にもシリコンを含有する保護膜を形成させ、イオン等の斜め入射からホール側壁を保護しつつ、シリコン酸化膜をエッチングする方法が記載されている。
特開２００７−２８８１１９号公報 米国特許第７９７７３９０号明細書
しかしながら、保護膜をマスク表面やホール部に形成しても、シリコン酸化膜のエッチングが進行するにしたがって、保護膜は消滅し、マスクの膜厚は序々に薄くなる。さらには、ホール膜厚が薄くなるにしたがって、より多くの斜め入射成分のイオン等がホールのより深い領域まで到達するため、シリコン酸化膜に形成されたホールは、ボーイング形状を有することとなる。
したがって、本技術分野においては、シリコン酸化膜のエッチングにより得られる形状のボーイングを低減させることが必要となっている。
一側面においては、シリコン酸化膜をエッチングする方法が提供される。この方法は、シリコン酸化膜及び当該シリコン酸化膜上に設けられたマスクを有する被処理体を処理ガスのプラズマに晒して、シリコン酸化膜をエッチングする工程を含む。マスクは、シリコン酸化膜上に設けられた第１の膜、及び、当該第１の膜上に設けられた第２の膜を含み、プラズマ中の活性種に対して、第２の膜は第１の膜のエッチングレートよりも低いエッチングレートを有する膜からなる。
本願発明者は、シリコン酸化膜のエッチングが進行すると、これに伴い、マスクの膜厚は序々に小さくなり、マスクの膜厚が小さくなると、プラズマ中の活性種がマスクの開口から鉛直方向に対して斜めに入射してマスク直下のシリコン酸化膜に衝突し、マスク直下においてシリコン酸化膜が横方向に削られ、ボーイングが生じることを見出している。
そこで、上述した一側面に係る方法では、マスクとして、第１の膜及び第２の膜を含むマスクを用いており、第２の膜として、シリコン酸化膜のエッチングに用いるプラズマの活性種に対して、第１の膜のエッチングレートよりも低いエッチングレートを有する膜を用いている。一般的に、シリコン酸化膜のエッチングに用いるプラズマ中の活性種に対して低いエッチングレートを有する膜は、難エッチング材から構成されているので、当該膜の膜厚を大きくすると、当該膜にパターンを形成することが困難となる。したがって、本方法では、第１の膜及び第２の膜を含むマスクを用いることで、プラズマ中の活性種に対する耐性と大きな膜厚の双方を兼ね備えたマスクを実現している。これにより、本方法は、シリコン酸化膜のエッチングの終了までマスクの膜厚を維持することを可能とし、その結果、シリコン酸化膜のエッチングにより得られる形状のボーイングを低減させることを可能としている。
一形態においては、第２の膜の膜厚は第１の膜の膜厚よりも小さくてもよい。この形態によれば、難エッチング材から構成され得る第２の膜の膜厚を小さくし、第１の膜の膜厚を大きくして、大きな膜厚のマスクを得ることができる。
一形態においては、第１の膜は、ポリシリコン膜であってもよい。また、一形態においては、プラズマ中の活性種に対して、第２の膜は第１の膜のエッチングレートの１／３以下のエッチングレートを有していてもよい。また、一形態においては、第２の膜は金属を含有する膜であってもよく、例えば、タングステン膜であってもよい。
以上説明したように、本発明の位置側面及び種々の形態によれば、シリコン酸化膜のエッチングにより得られる形状のボーイングを低減させることが可能となる。
一実施形態に係るエッチング方法の実施に用いることが可能なプラズマ処理装置の例を示す図である。 バルブ群、流量制御器群、及びガスソース群の一例を詳細に示す図である。 一実施形態に係るエッチング方法の処理対象である被処理体の一例を示す断面図である。 従来のシリコン酸化膜のエッチング方法において処理される被処理体を例示する断面図である。 一実施形態に係るエッチング方法によるシリコン酸化膜のエッチングの終了時における被処理体の状態を示す断面図である。 マスクＭＫの残膜の厚みと図４に示す幅Ｗ２との関係を示す図である。 シリコン酸化膜のエッチング時間とマスクの残膜の膜厚との関係の一例を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
一実施形態の方法は、シリコン酸化膜をエッチングする方法である。このエッチング方法は、シリコン酸化膜及び当該シリコン酸化膜上に設けられたマスクを有する被処理体（以下、「ウエハ」という）Ｗを処理ガスのプラズマに晒して、シリコン酸化膜をエッチングする工程を含む。これにより、一実施形態のエッチング方法は、シリコン酸化膜にホールといった形状を形成する。なお、このエッチング方法に用いられるマスクの詳細については後述する。
以下、上記エッチング方法の実施に用いることが可能なプラズマ処理装置の例について説明する。図１は、一実施形態に係るエッチング方法の実施に用いることが可能なプラズマ処理装置の例を示す図である。図１においては、プラズマ処理装置１０の縦断面が概略的に示されている。
図１に示すプラズマ処理装置１０は、容量結合型平行平板プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２は、例えば、その表面は陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、絶縁材料から構成された円筒上の支持部１４が配置されている。この支持部１４は、その内壁面において、下部電極１６を支持している。下部電極１６は、例えばアルミニウムといった金属から構成されており、略円盤形状を有している。
下部電極１６には、整合器ＭＵ１を介して第１の高周波電源ＨＦＳが接続されている。第１の高周波電源ＨＦＳは、プラズマ生成用の高周波電力を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波電力を発生する。整合器ＭＵ１は、第１の高周波電源ＨＦＳの出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路を有している。
また、下部電極１６には、整合器ＭＵ２を介して第２の高周波電源ＬＦＳが接続されている。第２の高周波電源ＬＦＳは、ウエハＷにイオンを引き込むための高周波電力（高周波バイアス電力）を発生して、当該高周波バイアス電力を下部電極１６に供給する。高周波バイアス電力の周波数は、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数であり、一例においては３ＭＨｚである。整合器ＭＵ２は、第２の高周波電源ＬＦＳの出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路を有している。
下部電極１６上には、静電チャック１８が設けられている。静電チャック１８は、下部電極１６と共にウエハＷを支持するための載置台を構成している。静電チャック１８は、導電膜である電極２０を一対の絶縁層又は絶縁シート間に配置した構造を有している。電極２０には、直流電源２２が電気的に接続されている。この静電チャック１８は、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着保持することができる。
下部電極１６の上面であって、静電チャック１８の周囲には、フォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、被エッチング層の材料によって適宜選択される材料から構成されており、例えば、シリコン、又は石英から構成され得る。
下部電極１６の内部には、冷媒室２４が設けられている。冷媒室２４には、外部に設けられたチラーユニットから配管２６ａ，２６ｂを介して所定温度の冷媒、例えば冷却水が循環供給される。このように循環される冷媒の温度を制御することにより、静電チャック１８上に載置されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック１８の上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。この上部電極３０は、下部電極１６の上方において、当該下部電極１６と対向配置されており、下部電極１６と上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と下部電極１６との間には、ウエハＷにプラズマエッチングを行うための処理空間Ｓが画成されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は、処理空間Ｓに面しており、複数のガス吐出孔３４ａを画成している。この電極板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から構成され得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６にはガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介してガスソース群４０が接続されている。図２は、バルブ群、流量制御器群、及びガスソース群の一例を詳細に示す図である。図２に示すように、ガスソース群４０は、複数のガスソース４０１〜４０５を含んでいる。ガスソース４０１〜４０５はそれぞれ、Ｃ４Ｆ６ガス、Ｏ２ガス、Ａｒガス、Ｃｌ２ガス、ＨＢｒガスのソースである。流量制御器群４４は、複数の流量制御器４４１〜４４５を含んでいる。流量制御器４４１〜４４５はそれぞれ、ガスソース４０１〜４０５に接続されている。これら流量制御器４４１〜４４５の各々は、マスフローコントローラであり得る。バルブ群４２は、複数のバルブ４２１〜４２５を含んでいる。バルブ４２１〜４２５はそれぞれ、流量制御器４４１〜４４５に接続されている。
プラズマ処理装置１０では、ガスソース４０１〜４０５のうち選択されたガスソースからのガスが、対応の流量制御器及びバルブを介して、流量制御された状態で、ガス供給管３８に供給される。ガス供給管３８に供給されたガスは、ガス拡散室３６ａに至り、ガス通流孔３６ｂ及びガス吐出孔３４ａを介して処理空間Ｓに吐出される。
また、図１に示すように、プラズマ処理装置１０は、接地導体１２ａを更に備え得る。接地導体１２ａは、略円筒状の接地導体であり、処理容器１２の側壁から上部電極３０の高さ位置よりも上方に延びるように設けられている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。また、デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側においては、支持部１４と処理容器１２の内壁との間に排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方において処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、処理容器１２の内壁には、導電性部材（ＧＮＤブロック）５６が設けられている。導電性部材５６は、高さ方向においてウエハＷと略同じ高さに位置するように、処理容器１２の内壁に取り付けられている。この導電性部材５６は、グランドにＤＣ的に接続されており、異常放電防止効果を発揮する。
また、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示すことができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各構成部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
一実施形態のエッチング方法は、このようなプラズマ処理装置１０を用いて実施することができ、例えば、Ｃ４Ｆ６ガスを含有する処理ガスのプラズマにウエハＷを晒すことによってシリコン酸化膜をエッチングする。なお、処理ガスは、Ｃ４Ｆ６ガスに限定されることなく、任意のフルオロカーボン系ガスを含むことができる。ここで、フルオロカーボン系ガスとは、フルオロカーボンガス又はフルオロハイドロカーボンガスである。また、処理ガスは、Ａｒガスといった希ガス、及び酸素ガスを含むことができる。
図３は、一実施形態に係るエッチング方法の処理対象である被処理体の一例を示す断面図である。図１に示す被処理体（以下、「ウエハ」という）Ｗは、下地層ＵＬ、シリコン酸化膜ＯＸ、及びマスクＭＫを含んでいる。シリコン酸化膜ＯＸは、下地層ＵＬ上に設けられており、例えば、２μｍといった膜厚を有し得る。
マスクＭＫは、シリコン酸化膜ＯＸ上に設けられている。マスクＭＫは、シリコン酸化膜ＯＸに転写すべきパターンを有している。例えば、シリコン酸化膜ＯＸを貫通するコンタクトホールを形成する場合には、マスクＭＫは、円形の開口を含むパターンを有する。
図３に示すように、マスクＭＫは、第１の膜Ｌ１及び第２の膜Ｌ２を含んでいる。第１の膜Ｌ１は、例えば、ポリシリコン膜である。第２の膜Ｌ２は、シリコン酸化膜のエッチング用の処理ガスのプラズマ中の活性種に対して、第１の膜Ｌ１のエッチングレートよりも低いエッチングレートを有する膜である。第２の膜Ｌ２は、例えば、タングステン膜、タングステンを含有するポリシリコン膜、炭素を含有するアモルファスシリコン膜、ＴｉＮ膜、窒化アルミニウム膜、酸化アルミニウム膜、又は、酸化ジルコニウム膜であり得る。
マスクＭＫは、例えば、次の処理により作成することができる。即ち、シリコン酸化膜ＯＸ上に第１の膜Ｌ１及び第２の膜Ｌ２を順に積層する。次いで、第２の膜Ｌ２上に酸化シリコン製のマスクを形成する。そして、プラズマ処理装置１０内において発生させたＣｌ２ガスのプラズマにより第２の膜Ｌ２をエッチングする。第２の膜Ｌ２のエッチングは、例えば、高周波電源ＨＦＳの電力を８００Ｗに、高周波電源ＬＦＳの電力を４００Ｗに、Ｃｌ２ガスの流量を５０ｓｃｃｍに、処理容器１２内の圧力を１０ｍＴｏｒｒ（１．３３３Ｐａ）に、ウエハの温度を６０℃に設定することにより、行われる。その後、第１の膜Ｌ１がポリシリコン膜である場合には、プラズマ処理装置１０内において発生させたＨＢｒガスのプラズマにより第１の膜Ｌ１をエッチングする。これにより、図１に示すマスクＭＫが得られる。なお、マスクＭＫの作成は、プラズマ処理装置１０と真空搬送系を介して連結された別のプラズマ処理装置において実施されてもよい。
一実施形態のエッチング方法は、かかるマスクＭＫを用いてシリコン酸化膜ＯＸをエッチングする。例えば、プラズマ処理装置１０を用いる場合には、Ｃ４Ｆ６ガス、Ｏ２ガス、及びＡｒガスを含有する処理ガスを処理容器内に供給し、当該処理容器１２内の圧力を１７ｍＴｏｒｒ（２．２６６Ｐａ）に設定し、ウエハＷの温度を６０℃に設定して、処理ガスのプラズマを発生させることにより、シリコン酸化膜ＯＸをエッチングすることができる。
以下、従来のシリコン酸化膜のエッチング方法と比較して、一実施形態のエッチング方法について、より詳細に説明する。図４は、従来のシリコン酸化膜のエッチング方法において処理される被処理体を示す断面図である。従来のエッチング方法では、下地層ＵＬ上に設けられたシリコン酸化膜ＯＸのエッチングのために、マスクＣＭとして、例えば、単層のポリシリコン膜が用いられている。このようなマスクＣＭでは、当該マスクＣＭの表面に保護膜を形成しつつシリコン酸化膜ＯＸをエッチングしても、エッチングの終了までの間に、図４に示すように、マスクＣＭの膜厚が減少していく。なお、図４においては、シリコン酸化膜ＯＸのエッチング前のマスクＣＭの状態が二点鎖線により示されており、シリコン酸化膜ＯＸのエッチングの途中のマスクＣＭの状態が実線により示されている。
図４に示すように、マスクＣＭの膜厚が小さくなると、マスクＣＭの開口ＡＰから鉛直方向に対して斜めに入射するプラズマ中の活性種ＡＳが増加する。このように斜めに入射した活性種ＡＳは、マスクＣＭの直下の部位、即ち、ホールＨＬを画成するシリコン酸化膜ＯＸの上部側壁に衝突する。その結果、従来のエッチング方法では、ボーイングが発生する。即ち、ホールＨＬの一部が、マスクＣＭの開口ＡＰの幅Ｗ１よりも大きな幅Ｗ２を有するようになる。
一方、実施形態のウエハＷは、以下の特徴を有している。即ち、第１の膜Ｌ１は、第２の膜Ｌ２に比して、シリコン酸化膜のエッチング用の処理ガスのプラズマ中の活性種に対する高いエッチングレートを有するが、加工が容易である。したがって、マスクＭＫの膜厚に占める第１の膜Ｌ１の膜厚を大きくすることにより、大きな膜厚を有するマスクＭＫを得ることができる。一方、第２の膜Ｌ２は、第１の膜Ｌ１に比して、結晶性良く且つ大きな膜厚で形成することが困難な膜であり、加工に時間を要する膜であるが、シリコン酸化膜のエッチング用の処理ガスのプラズマ中の活性種に対する低いエッチングレートを有する。実施形態のマスクＭＫは、加工が比較的容易であり膜厚を大きくすることが可能な第１の膜Ｌ１と、耐エッチング性の高い第２の膜Ｌ２の積層構造を有することで、プラズマ中の活性種に対する耐性と大きな膜厚の双方を兼ね備えたものとなっている。
かかるマスクＭＫを用いることにより、一実施形態のエッチング方法は、シリコン酸化膜ＯＸのエッチングの終了までマスクの膜厚を維持することが可能となる。具体的には、図５に示すように、シリコン酸化膜ＯＸのエッチングの終了までの間に、第２の膜Ｌ２がエッチングにより除去されても、十分な膜厚が確保された第１の膜Ｌ１が残される。その結果、図５に示すように、活性種ＡＳが鉛直方向に対して斜めに入射しても当該活性種ＡＳはマスクＭＫに衝突するので、シリコン酸化膜ＯＸの側壁が横方向に削られることを抑制することができる。よって、ホールをエッチングする際に、斜め入射するイオン等に起因するボーイングの発生を低減させることが可能となる。
図６は、マスクＭＫの残膜の厚みと図４に示す幅Ｗ２との関係を示す図である。図６において、横軸は、シリコン酸化膜ＯＸのエッチング終了時のマスクの残膜の膜厚を示している。また、図６において、縦軸は、図４に示す幅Ｗ２、即ち、ボーイングを反映する量を示している。図６に示すように、シリコン酸化膜ＯＸのエッチング終了時のマスクの残膜が小さいと、Ｗ２は大きな値となる。即ち、シリコン酸化膜ＯＸのエッチング終了時のマスクの残膜の膜厚が小さいと、ボーイングが発生する。一方、シリコン酸化膜ＯＸのエッチング終了時のマスクの残膜の膜厚が一定の膜厚Ｔ１以上であると、Ｗ２は略一定の量となる。したがって、シリコン酸化膜ＯＸのエッチング終了時に、マスクの残膜の膜厚が膜厚Ｔ１以上となるように、第１の膜Ｌ１の膜厚、第１の膜Ｌ１の材料、第２の膜Ｌ２の膜厚、及び、第２の膜Ｌ２の材料を選択することができる。例えば、マスクＭＫの開口ＡＰのサイズ等によって変動するが、シリコン酸化膜ＯＸのエッチング終了時に、マスクの残膜の膜厚が２５０ｎｍ以上となるように、第１の膜Ｌ１の膜厚、第１の膜Ｌ１の材料、第２の膜Ｌ２の膜厚、及び、第２の膜Ｌ２の材料を選択することができる。
ここで、第１の膜Ｌ１の膜厚をＤ１、第２の膜Ｌ２の膜厚をＤ２、第１の膜Ｌ１のエッチングレートをＥ１、第２の膜Ｌ２のエッチングレートをＥ２、シリコン酸化膜ＯＸのエッチング時間をｔとすると、マスクＭＫの残膜の膜厚Ｄｒは、以下の（１）式又は（２）式で表わされる。
・エッチング時間ｔの経過後に第２の膜Ｌ２が残る場合（ｔ≦Ｄ２／Ｅ２の場合）
Ｄｒ＝Ｄ１＋Ｄ２−Ｅ２×ｔ …（１）
・エッチング時間ｔの経過後に第２の膜Ｌ２が残されない場合（ｔ≧Ｄ２／Ｅ２の場合）
Ｄｒ＝Ｄ１＋（Ｅ１／Ｅ２）×Ｄ２−Ｅ１×ｔ …（２）
図７は、式（１）及び式（２）に基づくシリコン酸化膜ＯＸのエッチング時間ｔとマスクＭＫの残膜の膜厚Ｄｒとの関係の一例を示している。図７に示す一例においては、Ｅ２は２０ｎｍ／分、Ｅ１は５０ｎｍ／分、Ｄ２は１００ｎｍ、Ｄ１は７００ｎｍである。図７に示すように、シリコン酸化膜ＯＸのエッチング時間ｔに伴いマスクＭＫの残膜の膜厚Ｄｒは経時的に変化する。具体的には、マスクＭＫの残膜の膜厚Ｄｒは、第２の膜Ｌ２が残されている間は、エッチングレートＥ２が小さいこと起因して、経時的に緩やかに減少する。また、第２の膜Ｌ２が削り取られた後には、エッチングレートＥ１が大きいことに起因して経時的に急速に減少する。
このように式（１）及び式（２）によって規定されるマスクＭＫの残膜の膜厚Ｄｒの経時変化を考慮することによって、第１の膜Ｌ１の膜厚、第１の膜Ｌ１の材料、第２の膜Ｌ２の膜厚、及び、第２の膜Ｌ２の材料を、決定することができる。即ち、シリコン酸化膜ＯＸのエッチングに必要な時間をｔ１とし、当該時間ｔ１の経過後に必要なマスクの残膜の膜厚をＴ１以上とすると、下記の式（３）及び式（４）を導くことができる。そして、第１の膜Ｌ１の膜厚Ｄ１、第２の膜Ｌ２の膜厚Ｄ２、第１の膜Ｌ１のエッチングレートＥ１、第２の膜Ｌ２のエッチングレートＥ２が式（３）又は式（４）を満たすように、第１の膜Ｌ１の膜厚、第１の膜Ｌ１の材料、第２の膜Ｌ２の膜厚、及び、第２の膜Ｌ２の材料を選択することができる。
・エッチング時間ｔ１の経過後に第２の膜Ｌ２が残る場合（ｔ１＜Ｄ２／Ｅ２の場合）
Ｄ１＋Ｄ２−Ｅ２×ｔ１≧Ｔ１ …（３）
・エッチング時間ｔ１の経過後に第２の膜Ｌ２が残されない場合（ｔ１≧Ｄ２／Ｅ２の場合）
Ｄ１＋（Ｅ１／Ｅ２）×Ｄ２−Ｅ１×ｔ１≧Ｔ１ …（４）
一実施形態では、第２の膜Ｌ２は、第１の膜Ｌ１の膜厚よりも小さい膜厚を有し得る。即ち、一実施形態においては、第２の膜Ｌ２の膜厚Ｄ２が第１の膜Ｌ１の膜厚Ｄ１よりも小さいマスクＭＫを、式（３）又は式（４）満たすように構成することができる。これにより、難エッチング材から構成され得る第２の膜Ｌ２の膜厚を小さくすることが可能であり、且つ、シリコン酸化膜ＯＸのエッチング後に、残膜の膜厚を一定の膜厚以上に維持することが可能なマスクＭＫを得ることができる。例えば、初期状態、即ち、シリコン酸化膜ＯＸのエッチング前の状態で、第１の膜Ｌ１は、７００ｎｍといった厚みを有していてもよく、第２の膜Ｌ２は、１００ｎｍといった膜厚を有していてもよい。
また、一実施形態では、第２の膜Ｌ２は、シリコン酸化膜のエッチング用の処理ガスのプラズマ中の活性種に対して、第１の膜Ｌ１のエッチングレートの１／３以下のエッチングレートを有し得る。本願発明者が行った実験によれば、フルオロカーボンガスのプラズマによるエッチングでは、ドープされていない通常のポリシリコン膜のエッチングレートを１とすると、１５ａｔ％の炭素を含むポリシリコン膜のエッチングレート、２０ａｔ％の炭素を含むポリシリコン膜のエッチングレート、タングステン膜のエッチングレートはそれぞれ、３／５、２／３、１／３であった。したがって、シリコン酸化膜のエッチング用の処理ガスのプラズマ中の活性種に対して、第１の膜Ｌ１のエッチングレートの１／３以下のエッチングレートを有する第２の膜Ｌ２としては、タングステン膜を用いることが可能である。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、第２の膜Ｌ２は、第１の膜Ｌ１の膜厚以上の膜厚を有していてもよい。また、第１の膜Ｌ１は、ポリシリコン膜に限定されるものではない。例えば、第１の膜Ｌ１に炭素を含有するアモルファスシリコン又はアモルファスカーボンを用い、第２の膜Ｌ２にタングステン膜を用いてもよい。
１０…プラズマ処理装置、１２…処理容器、１６…下部電極、１８…静電チャック、３０…上部電極、Ｗ…ウエハ、ＯＸ…シリコン酸化膜、ＭＫ…マスク、Ｌ１…第１の膜、Ｌ２…第２の膜。

Claims (3)

  1. シリコン酸化膜をエッチングする方法であって、
    前記シリコン酸化膜及び該シリコン酸化膜上に設けられたマスクを有する被処理体を処理ガスのプラズマに晒して、該シリコン酸化膜をエッチングする工程を含み、
    前記マスクは、前記シリコン酸化膜上に設けられた第１の膜、及び、該第１の膜上に設けられた第２の膜を含み、
    前記第１の膜はポリシリコン膜であり、前記第２の膜はタングステン膜である、
    方法。
  2. 前記シリコン酸化膜のエッチングに必要な時間をｔ１、前記シリコン酸化膜をエッチングする前記工程の終了時における前記マスクの残膜の所望の膜厚をＴ１、前記シリコン酸化膜をエッチングする前記工程の実行前の前記第１の膜の膜厚をＤ１、前記シリコン酸化膜をエッチングする前記工程の実行前の前記第２の膜の膜厚をＤ２、前記第１の膜のエッチングレートをＥ１、前記第２の膜のエッチングレートをＥ２とすると、
    ｔ１＜Ｄ２／Ｅ２の場合に、Ｄ１＋Ｄ２−Ｅ２×ｔ１≧Ｔ１が満たされ、
    ｔ１≧Ｄ２／Ｅ２の場合に、Ｄ１＋（Ｅ１／Ｅ２）×Ｄ２−Ｅ１×ｔ１≧Ｔ１が満たされる、
    請求項１に記載の方法。
  3. 前記第２の膜の膜厚は前記第１の膜の膜厚よりも小さい、請求項１又は２に記載の方法。
JP2013170218A 2013-08-20 2013-08-20 シリコン酸化膜をエッチングする方法 Expired - Fee Related JP6255187B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013170218A JP6255187B2 (ja) 2013-08-20 2013-08-20 シリコン酸化膜をエッチングする方法
KR1020140107884A KR102175860B1 (ko) 2013-08-20 2014-08-19 실리콘 산화막을 에칭하는 방법
US14/462,658 US9257301B2 (en) 2013-08-20 2014-08-19 Method of etching silicon oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013170218A JP6255187B2 (ja) 2013-08-20 2013-08-20 シリコン酸化膜をエッチングする方法

Publications (3)

Publication Number Publication Date
JP2015041624A JP2015041624A (ja) 2015-03-02
JP2015041624A5 JP2015041624A5 (ja) 2016-07-07
JP6255187B2 true JP6255187B2 (ja) 2017-12-27

Family

ID=52480741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013170218A Expired - Fee Related JP6255187B2 (ja) 2013-08-20 2013-08-20 シリコン酸化膜をエッチングする方法

Country Status (3)

Country Link
US (1) US9257301B2 (ja)
JP (1) JP6255187B2 (ja)
KR (1) KR102175860B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6449674B2 (ja) * 2015-02-23 2019-01-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
KR20160116915A (ko) * 2015-03-31 2016-10-10 삼성전자주식회사 반도체 소자 제조 방법
JP6604738B2 (ja) * 2015-04-10 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法、パターン形成方法及びクリーニング方法
US9865471B2 (en) * 2015-04-30 2018-01-09 Tokyo Electron Limited Etching method and etching apparatus
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
KR102623767B1 (ko) * 2017-09-01 2024-01-10 도쿄엘렉트론가부시키가이샤 에칭 방법
JP7190940B2 (ja) 2019-03-01 2022-12-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7402715B2 (ja) * 2020-03-06 2023-12-21 東京エレクトロン株式会社 ウエハを処理する方法
KR20220005994A (ko) 2020-07-07 2022-01-14 도쿄엘렉트론가부시키가이샤 엣지 링 및 에칭 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240554A (en) * 1991-01-22 1993-08-31 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5314576A (en) * 1992-06-09 1994-05-24 Sony Corporation Dry etching method using (SN)x protective layer
JPH06237136A (ja) * 1993-02-09 1994-08-23 Murata Mfg Co Ltd 電子部品素子の製造方法
JP2984539B2 (ja) * 1994-04-19 1999-11-29 日本電気株式会社 酸化シリコン膜のドライエッチング方法
JP3524763B2 (ja) * 1998-05-12 2004-05-10 株式会社日立製作所 エッチング方法
JP3742243B2 (ja) * 1999-03-16 2006-02-01 株式会社東芝 ドライエッチング方法および半導体装置の製造方法
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
TWI276153B (en) * 2001-11-12 2007-03-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
US7977390B2 (en) 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
KR100699865B1 (ko) * 2005-09-28 2007-03-28 삼성전자주식회사 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법
JP5461759B2 (ja) 2006-03-22 2014-04-02 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP2009267432A (ja) * 2009-06-29 2009-11-12 Elpida Memory Inc 半導体集積回路装置の製造方法
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
US20150056808A1 (en) 2015-02-26
KR102175860B1 (ko) 2020-11-06
KR20150021475A (ko) 2015-03-02
US9257301B2 (en) 2016-02-09
JP2015041624A (ja) 2015-03-02

Similar Documents

Publication Publication Date Title
JP6255187B2 (ja) シリコン酸化膜をエッチングする方法
JP6396699B2 (ja) エッチング方法
JP6315809B2 (ja) エッチング方法
JP6230930B2 (ja) 半導体装置の製造方法
JP6423643B2 (ja) 多層膜をエッチングする方法
JP6328524B2 (ja) エッチング方法
US20220051904A1 (en) Etching method
JP6230898B2 (ja) エッチング方法
US20140134847A1 (en) Plasma etching method and plasma etching apparatus
JP6529357B2 (ja) エッチング方法
KR102513051B1 (ko) 에칭 방법
JP2009193988A (ja) プラズマエッチング方法及びコンピュータ記憶媒体
JP6592400B2 (ja) エッチング方法
JP6454492B2 (ja) 多層膜をエッチングする方法
JP6606464B2 (ja) エッチング方法
KR101067222B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램 및 컴퓨터 기억 매체
KR102458996B1 (ko) 에칭 방법
JP6059048B2 (ja) プラズマエッチング方法
JP6374781B2 (ja) プラズマ処理方法
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体
JP2021009899A (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171204

R150 Certificate of patent or registration of utility model

Ref document number: 6255187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees