Nothing Special   »   [go: up one dir, main page]

JP6141697B2 - Inverter device - Google Patents

Inverter device Download PDF

Info

Publication number
JP6141697B2
JP6141697B2 JP2013127631A JP2013127631A JP6141697B2 JP 6141697 B2 JP6141697 B2 JP 6141697B2 JP 2013127631 A JP2013127631 A JP 2013127631A JP 2013127631 A JP2013127631 A JP 2013127631A JP 6141697 B2 JP6141697 B2 JP 6141697B2
Authority
JP
Japan
Prior art keywords
phase
current
voltage
leg
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013127631A
Other languages
Japanese (ja)
Other versions
JP2015002657A (en
Inventor
晋吾 加藤
晋吾 加藤
亮二 松井
亮二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013127631A priority Critical patent/JP6141697B2/en
Publication of JP2015002657A publication Critical patent/JP2015002657A/en
Application granted granted Critical
Publication of JP6141697B2 publication Critical patent/JP6141697B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、インバータ装置に関する。   The present invention relates to an inverter device.

図２１に、自立運転を行う単相三線式インバータ装置の従来回路図を示す。図２１のインバータ装置では、３つのレグを用いて直流電圧をパルス幅変調することで、リアクトル及びコンデンサを通じ、Ａ相及びＢ相の交流電圧を生成する。図２１に示す回路では、互いに１８０°の位相差を有する２つの正弦波交流電圧がＡ相及びＢ相の交流電圧として生成される。図２１に示す如く、各相の電圧値をフィードバックして各レグのスイッチング素子を制御することが知られている（出力のフィードバックの構成に関し、例えば下記特許文献１参照）。   FIG. 21 shows a conventional circuit diagram of a single-phase three-wire inverter device that performs a self-sustained operation. In the inverter device of FIG. 21, the DC voltage is pulse-width modulated using three legs, thereby generating A-phase and B-phase AC voltages through the reactor and the capacitor. In the circuit shown in FIG. 21, two sine wave AC voltages having a phase difference of 180 ° are generated as A-phase and B-phase AC voltages. As shown in FIG. 21, it is known to control the switching element of each leg by feeding back the voltage value of each phase (for example, refer to Patent Document 1 below regarding the configuration of output feedback).

また、単相三線式に限らず、機器接続時の突入電流に対応する過電流（サージ電流）が検出された場合には、過電流を抑制するべく、パルス幅変調における出力部レグの通流率（オンデューティ）を一時的に小さくする制御が行われる（例えば下記特許文献２参照）。   In addition to the single-phase three-wire system, when an overcurrent (surge current) corresponding to an inrush current at the time of device connection is detected, the output leg leg flow in pulse width modulation to suppress the overcurrent Control to temporarily reduce the rate (on-duty) is performed (for example, see Patent Document 2 below).

特許第３３３７０４１号公報Japanese Patent No. 3337041 特開２０００−２０１４８４号公報JP 2000-201484 A

今、図２１に示すインバータ装置において、Ａ相に過電流が発生したことを考える。この場合、Ａ相での過電流を抑制すべく、Ａ相の電圧を低下させる制御を行う。Ａ相の電圧低下は、コンデンサ及びリアクトルを介して、Ｂ相に電圧変動を引き起こす。このＢ相における電圧変動は、Ｂ相に過電圧を生じさせ得る。   Now, let us consider that an overcurrent has occurred in the A phase in the inverter device shown in FIG. In this case, control for reducing the voltage of the A phase is performed in order to suppress the overcurrent in the A phase. The voltage drop in the A phase causes a voltage fluctuation in the B phase through the capacitor and the reactor. This voltage fluctuation in the B phase can cause an overvoltage in the B phase.

例えば、Ａ相及びＢ相の交流電圧の目標実効値が１００Ｖである場合において、Ｂ相の交流電圧が正の最大値をとるタイミングで上記電圧変動が生じると、Ｂ相の交流電圧の瞬時値が、交流１００Ｖに対する一般的な正常電圧範囲の上限値“１０６×√２”を超えたり、過電圧保護レベル（例えば１７０Ｖ）に達したりすることもある。尚、このような電圧変動に対する考察は後に詳説される。   For example, when the target effective value of the A-phase and B-phase AC voltages is 100 V and the voltage fluctuation occurs at the timing when the B-phase AC voltage takes a positive maximum value, the instantaneous value of the B-phase AC voltage However, it may exceed the upper limit “106 × √2” of a general normal voltage range for AC 100 V, or may reach an overvoltage protection level (for example, 170 V). The consideration for such voltage fluctuation will be described in detail later.

交流側平滑用のコンデンサに、十分に高容量のコンデンサを用いたならば、Ａ相の過電流（サージ電流）に伴うＢ相の電圧変動を、問題の無い程度にまで低減させることができる。しかしながら、コンデンサの高容量化はコスト面及びスペース面から採用しがたい。交流側平滑用のコンデンサには一般的にフィルムコンデンサが使用されるため、尚更である。Ａ相に過電流が発生した場合について説明したが、Ｂ相に過電流が発生した場合も同様である。   If a sufficiently high-capacitance capacitor is used as the AC-side smoothing capacitor, the B-phase voltage fluctuation caused by the A-phase overcurrent (surge current) can be reduced to the extent that there is no problem. However, it is difficult to increase the capacity of the capacitor from the viewpoint of cost and space. This is especially true since a film capacitor is generally used as the AC side smoothing capacitor. Although the case where an overcurrent occurs in the A phase has been described, the same applies to the case where an overcurrent occurs in the B phase.

そこで本発明は、第１相のサージ電流によって誘発されうる第２相の電圧変動の抑制に寄与するインバータ装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide an inverter device that contributes to suppression of voltage fluctuations in the second phase that can be induced by the surge current in the first phase.

本発明に係るインバータ装置は、直流電圧に基づき、中性線と第１線、第２線との間に、第１相、第２相の交流電圧を生成するインバータ装置であって、第１相用リアクトルを介して前記第１線に接続され、前記直流電圧をパルス幅変調することで前記第１相の交流電圧を生成する第１相用レグと、第２相用リアクトルを介して前記第２線に接続され、前記直流電圧をパルス幅変調することで前記第２相の交流電圧を生成する第２相用レグと、前記パルス幅変調によって前記第１相用レグ及び第２相用レグを制御するとともに、前記第１相の電流情報に基づき前記第１相にサージ電流が生じているか否かを検出し、その検出結果に応じて前記第２相用レグの通流率を変更する制御部と、を備えたことを特徴とする。   An inverter device according to the present invention is an inverter device that generates first-phase and second-phase AC voltages between a neutral wire, a first wire, and a second wire based on a DC voltage, A first phase leg that is connected to the first line via a phase reactor and generates the first phase AC voltage by pulse width modulating the DC voltage, and the second phase reactor via the phase reactor. A second phase leg connected to the second line and generating the second phase AC voltage by pulse width modulating the DC voltage; and the first phase leg and second phase by the pulse width modulation. Controls the leg, detects whether or not surge current is generated in the first phase based on the current information of the first phase, and changes the conduction rate of the second phase leg according to the detection result And a control unit.

本発明によれば、第１相のサージ電流によって誘発されうる第２相の電圧変動の抑制に寄与するインバータ装置を提供することが可能である。   ADVANTAGE OF THE INVENTION According to this invention, it is possible to provide the inverter apparatus which contributes to suppression of the voltage fluctuation of the 2nd phase which can be induced by the surge current of the 1st phase.

本発明の第１実施形態に係るインバータ装置の回路図である。1 is a circuit diagram of an inverter device according to a first embodiment of the present invention. 本発明の第１実施形態に係るインバータ装置の回路詳細例である。It is a circuit detailed example of the inverter apparatus which concerns on 1st Embodiment of this invention. 図１の制御部の内部ブロック図である。It is an internal block diagram of the control part of FIG. 本発明の第１実施形態に係り、Ａ相及びＢ相の交流電圧の波形を示す図である。It is a figure which concerns on 1st Embodiment of this invention and shows the waveform of the alternating voltage of A phase and B phase. パイポーラ変調採用時における上及び下アームの状態を示す図である。It is a figure which shows the state of the upper and lower arm at the time of adopting a polar modulation. ユニポーラ変調採用時における上及び下アームの状態を示す図である。It is a figure which shows the state of the upper and lower arm at the time of employ | adopting unipolar modulation. シミュレーションで想定した仮想的な負荷の内部回路を示す図である。It is a figure which shows the internal circuit of the virtual load assumed by simulation. Ａ相にサージ電流が流れたときの、Ａ相及びＢ相の交流電圧波形及びＡ相の電流波形のシミュレーション結果を示す図である（但し、電圧変動抑制機能がオフであると仮定）。It is a figure which shows the simulation result of the alternating current voltage waveform of A phase and B phase, and the current waveform of A phase when a surge current flows into the A phase (provided that the voltage fluctuation suppression function is off). 図８の波形の一部拡大図である。FIG. 9 is a partially enlarged view of the waveform of FIG. 8. パイポーラ変調を採用した場合における、通常状態及びＡ相サージ電流発生時での上及び下アームの状態を示す図である。It is a figure which shows the state of the upper and lower arm at the time of normal state and the time of A-phase surge current generation | occurrence | production in the case of employ | adopting a polar modulation. ユニポーラ変調を採用した場合における、通常状態及びＡ相サージ電流発生時での上及び下アームの状態を示す図である。It is a figure which shows the state of the upper and lower arm at the time of normal state and the time of A-phase surge current generation | occurrence | production when unipolar modulation is employ | adopted. 本発明の第２実施形態に係るインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係るインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係るインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係るインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係るインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus which concerns on 6th Embodiment of this invention. 本発明の第７実施形態に係り、Ａ相にサージ電流が流れたときの、Ａ相及びＢ相の交流電圧波形及びＡ相の電流波形のシミュレーション結果を示す図であるIt is a figure which concerns on 7th Embodiment of this invention and shows the simulation result of the alternating current voltage waveform of A phase and B phase, and the current waveform of A phase when a surge current flows into A phase. 本発明の第７実施形態に係り、Ａ相にサージ電流が流れたときの、Ａ相及びＢ相の交流電圧波形及びＡ相の電流波形のシミュレーション結果を示す図であるIt is a figure which concerns on 7th Embodiment of this invention and shows the simulation result of the alternating current voltage waveform of A phase and B phase, and the current waveform of A phase when a surge current flows into A phase. 本発明の第８実施形態に係るインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus which concerns on 8th Embodiment of this invention. 本発明の第９実施形態に係るインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus which concerns on 9th Embodiment of this invention. 自立運転を行う単相三線式インバータ装置の従来回路図である。It is the conventional circuit diagram of the single phase three-wire inverter apparatus which performs a self-supporting operation.

以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、状態量又は部材等を参照する記号又は符号を記すことによって該記号又は符号に対応する情報、信号、物理量、状態量又は部材等の名称を省略又は略記することがある。   Hereinafter, an example of an embodiment of the present invention will be specifically described with reference to the drawings. In each of the drawings to be referred to, the same part is denoted by the same reference numeral, and redundant description regarding the same part is omitted in principle. In this specification, for simplification of description, a symbol or reference that refers to information, signal, physical quantity, state quantity, member, or the like is written to indicate information, signal, physical quantity, state quantity or Names of members and the like may be omitted or abbreviated.

＜第１実施形態＞
本発明の第１実施形態を説明する。図１は、第１実施形態に係るインバータ装置１の回路図である。インバータ装置１は、負荷ＬＤ１及びＬＤ２以外の、図１に示される各要素を含んで構成される。即ち、インバータ装置１は、制御部１０と、レグＬＧ０〜ＬＧ２と、リアクトルＬ０〜Ｌ２と、コンデンサＣ０〜Ｃ２と、電圧センサ２０Ａ及び２０Ｂと、それらを所定の関係で接続する各配線を備える。 <First Embodiment>
A first embodiment of the present invention will be described. FIG. 1 is a circuit diagram of an inverter device 1 according to the first embodiment. Inverter device 1 is constituted including each element shown in Drawing 1 other than loads LD1 and LD2. That is, the inverter device 1 includes a control unit 10, legs LG0 to LG2, reactors L0 to L2, capacitors C0 to C2, voltage sensors 20A and 20B, and wirings that connect them in a predetermined relationship.

直流電源２は、配線３の電位を基準として配線３及び４間に直流電圧ＶDCを出力する。例えば、直流電源２は、リチウムイオン電池、ニッケル水素電池等の蓄電池から成り、当該蓄電池の出力電圧を直流電圧ＶDCとして出力する。或いは例えば、直流電源２は、自然エネルギ（太陽光、水力、風力、地熱など）に基づく発電を行って当該発電にて得た直流電圧を直流電圧ＶDCとして出力する。直流電源２は、この他の任意のエネルギ源を用いて直流電圧ＶDCを出力するものであっても良い。インバータ装置１と直流電源２によって電源装置（インバータ電源システム）が形成されていると考えることができる。 The DC power source 2 outputs a DC voltage V DC between the wirings 3 and 4 with reference to the potential of the wiring 3. For example, the DC power source 2 is composed of a storage battery such as a lithium ion battery or a nickel metal hydride battery, and outputs the output voltage of the storage battery as a DC voltage V DC . Alternatively, for example, the DC power source 2 performs power generation based on natural energy (solar light, hydropower, wind power, geothermal heat, etc.) and outputs a DC voltage obtained by the power generation as a DC voltage V DC . The DC power source 2 may output the DC voltage V DC using any other energy source. It can be considered that a power supply device (inverter power supply system) is formed by the inverter device 1 and the DC power supply 2.

インバータ装置１は、単相三線式インバータ装置であって、自立運転が可能である。即ち、インバータ装置１は、商用交流電力を必要とすることなく、自分自身で、直流電圧ＶDCに基づきＡ相の交流電圧及びＢ相の交流電圧を生成する。Ａ相、Ｂ相の交流電圧を、夫々、記号ＶA、ＶBにて参照する。交流電圧ＶAは、中性線３０Ｎを基準として電力線３０Ａ及び中性線３０Ｎ間に加わり、交流電圧ＶBは、中性線３０Ｎを基準として電力線３０Ｂ及び中性線３０Ｎ間に加わる。 The inverter device 1 is a single-phase three-wire inverter device, and can be operated independently. That is, the inverter device 1 generates an A-phase AC voltage and a B-phase AC voltage based on the DC voltage V DC by itself without requiring commercial AC power. The A-phase and B-phase AC voltages are referred to by symbols V A and V B, respectively. The AC voltage V A is applied between the power line 30A and the neutral line 30N with reference to the neutral line 30N, and the AC voltage V B is applied between the power line 30B and the neutral line 30N with reference to the neutral line 30N.

レグＬＧ０〜ＬＧ２の夫々は上アーム及び下アームの直列接続回路であって、レグＬＧ０〜ＬＧ２の夫々に直流電圧ＶDCが加わる。各レグにおいて、上アームの方が下アームよりも高電位が加わる。各レグにおいて、上アーム及び下アームは任意の種類のスイッチング素子にて形成される。具体的には、レグＬＧ０はＩＧＢＴ４１及び４２にて形成され、レグＬＧ１はＩＧＢＴ４３及び４４にて形成され、レグＬＧ２はＩＧＢＴ４５及び４６にて形成される。ＩＧＢＴ４１〜４６の夫々は、Ｎチャネル型の絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor）である。ＩＧＢＴ４１、４３及び４５が、レグＬＧ０、ＬＧ１及びＬＧ２における上アームに相当し、ＩＧＢＴ４２、４４及び４６が、レグＬＧ０、ＬＧ１及びＬＧ２における下アームに相当する。故に、以下では、ＩＧＢＴ４１、４３及び４５を上アーム（又は単にアーム）とも呼び、ＩＧＢＴ４２、４４及び４６を下アーム（又は単にアーム）とも呼ぶ。ＩＧＢＴ４１〜４６の夫々において、エミッタからコレクタに向かう方向を順方向するダイオードがＩＧＢＴに並列接続されている。 Each of the legs LG0 to LG2 is a series connection circuit of an upper arm and a lower arm, and a DC voltage VDC is applied to each of the legs LG0 to LG2. In each leg, a higher potential is applied to the upper arm than to the lower arm. In each leg, the upper arm and the lower arm are formed of any kind of switching element. Specifically, the leg LG0 is formed by the IGBTs 41 and 42, the leg LG1 is formed by the IGBTs 43 and 44, and the leg LG2 is formed by the IGBTs 45 and 46. Each of the IGBTs 41 to 46 is an N-channel insulated gate bipolar transistor. The IGBTs 41, 43 and 45 correspond to the upper arms in the legs LG0, LG1 and LG2, and the IGBTs 42, 44 and 46 correspond to the lower arms in the legs LG0, LG1 and LG2. Therefore, in the following, the IGBTs 41, 43 and 45 are also referred to as upper arms (or simply arms), and the IGBTs 42, 44 and 46 are also referred to as lower arms (or simply arms). In each of the IGBTs 41 to 46, a diode whose forward direction is from the emitter to the collector is connected in parallel to the IGBT.

ＩＧＢＴ４１、４３及び４５の各コレクタは、直流電源２の正出力端子に接続された配線４に共通接続され、ＩＧＢＴ４２、４４及び４６の各エミッタは、直流電源２の負出力端子に接続された配線３に共通接続される。ＩＧＢＴ４１のエミッタ及びＩＧＢＴ４２のコレクタは接続点４７にて接続され、接続点４７はリアクトルＬ０を介して中性線３０Ｎに接続される。ＩＧＢＴ４３のエミッタ及びＩＧＢＴ４４のコレクタは接続点４８にて接続され、接続点４８はリアクトルＬ１を介して電力線３０Ａに接続される。ＩＧＢＴ４５のエミッタ及びＩＧＢＴ４６のコレクタは接続点４９にて接続され、接続点４９はリアクトルＬ２を介して電力線３０Ｂに接続される。   The collectors of the IGBTs 41, 43 and 45 are commonly connected to the wiring 4 connected to the positive output terminal of the DC power supply 2, and the emitters of the IGBTs 42, 44 and 46 are the wirings connected to the negative output terminal of the DC power supply 2. 3 is commonly connected. The emitter of the IGBT 41 and the collector of the IGBT 42 are connected at a connection point 47, and the connection point 47 is connected to the neutral line 30N via the reactor L0. The emitter of IGBT 43 and the collector of IGBT 44 are connected at connection point 48, and connection point 48 is connected to power line 30A through reactor L1. The emitter of the IGBT 45 and the collector of the IGBT 46 are connected at a connection point 49, and the connection point 49 is connected to the power line 30B via the reactor L2.

電力線３０Ａ及び３０Ｂ間にコンデンサＣ０が接続され、中性線３０Ｎ及び電力線３０Ａ間にコンデンサＣ１が接続され、中性線３０Ｎ及び電力線３０Ｂ間にコンデンサＣ２が接続される。コンデンサＣ０〜Ｃ２をフィルムコンデンサ等にて形成することができる。リアクトルＬ１及びコンデンサＣ１は、リアクトルＬ０及びコンデンサＣ０と協働しつつ、中性線３０Ｎの電位を基準とする接続点４８の電圧を平滑化して交流電圧ＶAを得るためのフィルタ回路を形成する。リアクトルＬ２及びコンデンサＣ２は、リアクトルＬ０及びコンデンサＣ０と協働しつつ、中性線３０Ｎの電位を基準とする接続点４９の電圧を平滑化して交流電圧ＶBを得るためのフィルタ回路を形成する。 A capacitor C0 is connected between the power lines 30A and 30B, a capacitor C1 is connected between the neutral line 30N and the power line 30A, and a capacitor C2 is connected between the neutral line 30N and the power line 30B. Capacitors C0 to C2 can be formed of film capacitors or the like. Reactor L1 and capacitor C1 cooperate with reactor L0 and capacitor C0 to form a filter circuit for smoothing the voltage at connection point 48 based on the potential of neutral line 30N to obtain AC voltage VA. . Reactor L2 and the capacitor C2, while cooperating with the reactor L0 and a capacitor C0, to form a filter circuit for obtaining an AC voltage V B the voltage at the node 49 based on the potential at the neutral line 30N smoothes .

負荷ＬＤ１は、中性線３０Ｎ及び電力線３０Ａ間に接続され、交流電圧ＶAを用いて駆動する任意の負荷である。負荷ＬＤ２は、中性線３０Ｎ及び電力線３０Ｂ間に接続され、交流電圧ＶBを用いて駆動する任意の負荷である。 The load LD1 is an arbitrary load that is connected between the neutral line 30N and the power line 30A and is driven using the AC voltage VA . Load LD2 is connected between the neutral conductor 30N and the power line 30B, which is any load driven with an AC voltage V B.

電圧センサ２０Ａは、中性線３０Ｎの電位を基準として中性線３０Ｎ及び電力線３０Ａ間の電圧（即ち、交流電圧ＶA）の値を検出し、電圧センサ２０Ｂは、中性線３０Ｎの電位を基準として中性線３０Ｎ及び電力線３０Ｂ間の電圧（即ち、交流電圧ＶB）の値を検出する。 The voltage sensor 20A detects the value of the voltage between the neutral line 30N and the power line 30A (that is, the AC voltage V A ) with reference to the potential of the neutral line 30N, and the voltage sensor 20B detects the potential of the neutral line 30N. As a reference, the value of the voltage between the neutral line 30N and the power line 30B (that is, the AC voltage V B ) is detected.

制御部１０は、マイクロコンピュータ等から成り、電圧センサ２０Ａ及び２０Ｂの検出値（即ち、ＶA及びＶBの検出値）に基づきレグＬＧ０〜ＬＧ２を制御することで、直流電圧ＶDCに基づく交流電圧ＶA及びＶBを生成させる。この際、レグＬＧ１及びＬＧ２が、夫々、直流電圧ＶDCをパルス幅変調することで交流電圧ＶA及びＶBを生成し、当該パルス幅変調が、制御部１０によるスイッチング制御により実現される。 The control unit 10 includes a microcomputer or the like, and controls the legs LG0 to LG2 based on the detection values of the voltage sensors 20A and 20B (that is, the detection values of V A and V B ), thereby alternating current based on the direct current voltage V DC. Voltages V A and V B are generated. At this time, the legs LG1 and LG2 respectively generate AC voltages V A and V B by pulse width modulation of the DC voltage V DC , and the pulse width modulation is realized by switching control by the control unit 10.

スイッチング制御では、各レグの上アーム及び下アームのオン／オフが制御される。制御部１０は、各レグにおいて、上アームをオンにするとき、下アームを必ずオフとし、下アームをオンにするとき、上アームを必ずオフとする。上アームのオンとは、上アームとしてのＩＧＢＴのコレクタ及びエミッタ間が導通する状態を指し、上アームのオフとは、上アームとしてのＩＧＢＴのコレクタ及びエミッタ間が非導通となる状態を指す（下アームについても同様）。制御部１０は、各ＩＧＢＴのゲート電位を制御することで各ＩＧＢＴのオン／オフを制御することができる。レグＬＧ０に対するスイッチング制御において、制御部１０は、ＩＧＢＴ４１及び４２を交互に且つ均等にオンする。故に、配線３から見た接続点４７の電圧の直流成分は、ＶDC／２である。尚、図１では、図示の簡略化上、制御部１０と１つのレグ内の上及び下アームのゲートとを結ぶ配線が１本の線にて示されているが、実際には、各レグにおいてゲートに接続される配線は上及び下アーム間で異なる（後述の図２等でも同様）。 In the switching control, on / off of the upper arm and the lower arm of each leg is controlled. In each leg, the control unit 10 always turns off the lower arm when turning on the upper arm, and always turns off the upper arm when turning on the lower arm. The ON state of the upper arm refers to a state where the collector and emitter of the IGBT as the upper arm are conductive, and the OFF state of the upper arm refers to a state where the collector and emitter of the IGBT as the upper arm are nonconductive ( The same applies to the lower arm). The control unit 10 can control ON / OFF of each IGBT by controlling the gate potential of each IGBT. In the switching control for the leg LG0, the control unit 10 turns on the IGBTs 41 and 42 alternately and evenly. Therefore, the DC component of the voltage at the connection point 47 viewed from the wiring 3 is V DC / 2. In FIG. 1, for simplification of illustration, the wiring connecting the control unit 10 and the gates of the upper and lower arms in one leg is shown by a single line. The wiring connected to the gate differs between the upper and lower arms (the same applies to FIG. 2 described later).

インバータ装置１を、図２のように構成することができる。図２の回路例では、図１の制御部１０が、目標電圧発生器１１Ａ、電圧比較器１２Ａ及びＰＷＭ制御器１３Ａを備えたＡ相制御部１０Ａと、目標電圧発生器１１Ｂ、電圧比較器１２Ｂ及びＰＷＭ制御器１３Ｂを備えたＢ相制御部１０Ｂとを含んで形成されている（図３も参照；図３のサージ電流検出部１５については後述）。図２において、ＩＧＢＴ４１及び４２のゲート電位を制御する部位の図示は割愛されている（後述の図１２〜図１４及び図１９についても同様）。   The inverter device 1 can be configured as shown in FIG. In the circuit example of FIG. 2, the control unit 10 of FIG. 1 includes a target voltage generator 11A, a voltage comparator 12A, and a phase A control unit 10A including a PWM controller 13A, a target voltage generator 11B, and a voltage comparator 12B. And a B-phase control unit 10B having a PWM controller 13B (see also FIG. 3; the surge current detection unit 15 in FIG. 3 will be described later). In FIG. 2, illustration of a part for controlling the gate potential of the IGBTs 41 and 42 is omitted (the same applies to FIGS. 12 to 14 and 19 described later).

目標電圧発生器１１Ａは、所定の第１目標電圧を示す正弦波の目標電圧信号を生成する。発生器１１Ａによる目標電圧信号の信号値ＶA *は、交流電圧ＶAの瞬時値の目標値（指令値）として機能する。電圧比較器１２Ａは、信号値ＶA *と、電圧センサ２０Ａの電圧検出値（即ち交流電圧ＶAの検出値）ＶADETとを比較する。ＰＷＭ制御器１３Ａは、検出値ＶADETが信号値ＶA *と一致するようにＩＧＢＴ４３及び４４のオン／オフを制御する。結果、交流電圧ＶAは第１目標電圧と一致するようになる。 The target voltage generator 11A generates a sine wave target voltage signal indicating a predetermined first target voltage. The signal value V A * of the target voltage signal by the generator 11A functions as a target value (command value) of the instantaneous value of the AC voltage V A. The voltage comparator 12A compares the signal value V A * with the voltage detection value (that is, the detection value of the AC voltage V A ) V ADET of the voltage sensor 20A. The PWM controller 13A controls on / off of the IGBTs 43 and 44 so that the detection value V ADET matches the signal value V A * . As a result, the AC voltage V A comes to coincide with the first target voltage.

目標電圧発生器１１Ｂは、所定の第２目標電圧を示す正弦波の目標電圧信号を生成する。発生器１１Ｂによる目標電圧信号の信号値ＶB *は、交流電圧ＶBの瞬時値の目標値（指令値）として機能する。電圧比較器１２Ｂは、信号値ＶB *と、電圧センサ２０Ｂの電圧検出値（即ち交流電圧ＶBの検出値）ＶBDETとを比較する。ＰＷＭ制御器１３Ｂは、検出値ＶBDETが信号値ＶB *と一致するようにＩＧＢＴ４５及び４６のオン／オフを制御する。結果、交流電圧ＶBは第２目標電圧と一致するようになる。 The target voltage generator 11B generates a sine wave target voltage signal indicating a predetermined second target voltage. The signal value V B * of the target voltage signal by the generator 11B functions as a target value (command value) of the instantaneous value of the AC voltage V B. The voltage comparator 12B compares the signal value V B * with the voltage detection value (that is, the detection value of the AC voltage V B ) V BDET of the voltage sensor 20B. The PWM controller 13B controls on / off of the IGBTs 45 and 46 so that the detection value V BDET coincides with the signal value V B * . As a result, the AC voltage V B comes to coincide with the second target voltage.

ここで、目標電圧発生器１１Ａ及び１１Ｂは、互いに１８０°の位相差を有し且つ互いに同じ振幅を持つ目標電圧信号を生成する。従って、交流電圧ＶA及びＶBは互いに１８０°の位相差を有し且つ互いに同じ実効値を持つ正弦波交流電圧となる。当該実効値は任意であるが、ここでは、当該実効値は１００Ｖ（ボルト）であるとする。図４において、波形３１０Ａ及び３１０Ｂは、夫々、通常状態における交流電圧ＶA及びＶBの波形である（通常状態の意義については後述）。交流電圧ＶBの電圧値が正である区間をＢ相正区間と呼び、交流電圧ＶBの電圧値が負である区間をＢ相負区間と呼ぶ。交流電圧ＶA及びＶBは互いに１８０°の位相差を有するため、Ｂ相正区間は交流電圧ＶAの電圧値が負となるＡ相負区間でもあり、Ｂ相負区間は交流電圧ＶAの電圧値が正となるＡ相正区間でもある。 Here, the target voltage generators 11A and 11B generate target voltage signals having a phase difference of 180 ° and having the same amplitude. Accordingly, the AC voltages V A and V B are sinusoidal AC voltages having a phase difference of 180 ° and having the same effective value. The effective value is arbitrary, but here, it is assumed that the effective value is 100 V (volts). In FIG. 4, waveforms 310A and 310B are waveforms of AC voltages V A and V B in the normal state, respectively (the significance of the normal state will be described later). A section in which the voltage value of the AC voltage V B is positive is called a B-phase positive section, and a section in which the voltage value of the AC voltage V B is negative is called a B-phase negative section. Since the AC voltages V A and V B have a phase difference of 180 ° from each other, the B-phase positive interval is also the A-phase negative interval in which the voltage value of the AC voltage V A is negative, and the B-phase negative interval is the AC voltage V A It is also an A-phase positive section in which the voltage value of is positive.

ＰＷＭ制御器１３Ａ及び１３Ｂは、レグＬＧ１及びＬＧ２におけるパルス幅変調に、バイポーラ変調又はユニポーラ変調を用いることができる。   The PWM controllers 13A and 13B can use bipolar modulation or unipolar modulation for pulse width modulation in the legs LG1 and LG2.

図５に、バイポーラ変調を用いた場合における、Ｂ相正区間及びＢ相負区間中の上アーム４５及び下アーム４６の状態を示す。図６に、ユニポーラ変調を用いた場合における、Ｂ相正区間及びＢ相負区間中の上アーム４５及び下アーム４６の状態を示す。ユニポーラ変調では、Ｂ相正区間中、上アーム４５がオン及びオフ間でスイッチングされる一方で下アーム４６がオフで固定され、且つ、Ｂ相負区間中、下アーム４６がオン及びオフ間でスイッチングされる一方で上アーム４５がオフで固定される。これに対し、バイポーラ変調では、Ｂ相正区間中もＢ相負区間中も、上アーム４５及び下アーム４６の双方がオン及びオフ間でスイッチングされる。バイポーラ変調では、上アーム４５がオンのときには下アーム４６がオフとされ、上アーム４５がオフのときには下アーム４６がオンとされる（但し、所謂デッドタイムを除く）。   FIG. 5 shows the state of the upper arm 45 and the lower arm 46 during the B-phase positive interval and the B-phase negative interval when bipolar modulation is used. FIG. 6 shows the state of the upper arm 45 and the lower arm 46 during the B-phase positive section and the B-phase negative section when unipolar modulation is used. In unipolar modulation, the upper arm 45 is switched between ON and OFF during the B phase positive interval, while the lower arm 46 is fixed OFF, and during the B phase negative interval, the lower arm 46 is between ON and OFF. While being switched, the upper arm 45 is fixed off. On the other hand, in the bipolar modulation, both the upper arm 45 and the lower arm 46 are switched between on and off during both the B-phase positive section and the B-phase negative section. In the bipolar modulation, the lower arm 46 is turned off when the upper arm 45 is turned on, and the lower arm 46 is turned on when the upper arm 45 is turned off (except for the so-called dead time).

レグＬＧ２に対するパルス幅変調では、上アーム４５又は下アーム４６が周期的にオン及びオフ間でスイッチングされる。そのスイッチングの周期を記号ＴPERIODにて表す。また、スイッチングの１周期中において、上アーム４５がオン、オフとされる時間長を夫々記号ＴON45、ＴOFF45にて表し、下アーム４６がオン、オフとされる時間長を夫々記号ＴON46、ＴOFF46にて表す。そうすると、Ｂ相正区間中におけるレグＬＧ２の通流率αPは、“αP＝ＴON45／（ＴON45＋ＴOFF45）＝ＴON45／ＴPERIOD”にて表され、Ｂ相負区間中におけるレグＬＧ２の通流率αNは、“αN＝ＴON46／（ＴON46＋ＴOFF46）＝ＴON46／ＴPERIOD”にて表される。Ｂ相正区間でもＢ相負区間でも、信号値ＶB *の絶対値が大きくなるにつれて、レグＬＧ２の通流率（αP、αN）が増大せしめられる。 In the pulse width modulation for the leg LG2, the upper arm 45 or the lower arm 46 is periodically switched between on and off. The switching period is represented by the symbol T PERIOD . In addition, the time length during which the upper arm 45 is turned on and off during one switching cycle is represented by symbols T ON45 and T OFF45 , and the time length during which the lower arm 46 is turned on and off is represented by the symbol T ON46. , T OFF46 . Then, the flow rate α P of the leg LG2 in the positive phase of B phase is expressed as “α P = T ON45 / (T ON45 + T OFF45 ) = T ON45 / T PERIOD ”, and the leg in the negative phase of B phase The flow rate α N of LG2 is expressed by “α N = T ON46 / (T ON46 + T OFF46 ) = T ON46 / T PERIOD ”. In both the positive B phase and negative B phase, the flow rate (α P , α N ) of the leg LG2 is increased as the absolute value of the signal value V B * increases.

Ｂ相に注目してアーム４５及び４６の状態等を説明したが、Ａ相に対応するアーム４３及びアーム４４に対しても、上記と同様のバイポーラ変調又はユニポーラ変調が適用されると共に上記と同様の通流率が定義及び制御される。   Although the states of the arms 45 and 46 have been described by paying attention to the B phase, the same bipolar modulation or unipolar modulation as described above is applied to the arm 43 and the arm 44 corresponding to the A phase as well as the above. The flow rate is defined and controlled.

インバータ装置１における制御部１０には、サージ電流検出部１５も設けられている（図３参照）。サージ電流検出部１５は、Ａ相の電流情報に基づきＡ相にサージ電流が生じているか否か（換言すればＡ相にサージ電流が流れているか否か）を検出すると共に、Ｂ相の電流情報に基づきＢ相にサージ電流が生じているか否か（換言すればＢ相にサージ電流が流れているか否か）を検出する。上述の通常状態とは、Ａ相及びＢ相の何れにもサージ電流が生じていない状態（サージ電流の非検出状態）を指す。交流電圧ＶA及びＶBが第１及び第２目標電圧（ＶA *、ＶB *）と一致せしめられる上述の動作は、通常状態の動作である。Ａ相の電流情報は、電力線３０Ａに流れる電流に依存する任意の電流の情報であって良く、Ｂ相の電流情報は、電力線３０Ｂに流れる電流に依存する任意の電流の情報であって良い。 The control unit 10 in the inverter device 1 is also provided with a surge current detection unit 15 (see FIG. 3). The surge current detector 15 detects whether or not a surge current is generated in the A phase based on the current information of the A phase (in other words, whether or not a surge current flows in the A phase), and the current of the B phase. Based on the information, it is detected whether or not a surge current is generated in the B phase (in other words, whether or not a surge current is flowing in the B phase). The above-mentioned normal state refers to a state where no surge current is generated in any of the A phase and the B phase (surge current non-detection state). The above-described operation in which the AC voltages V A and V B are matched with the first and second target voltages (V A * , V B * ) is an operation in a normal state. The phase A current information may be information on an arbitrary current depending on the current flowing through the power line 30A, and the phase B current information may be information on an arbitrary current depending on the current flowing through the power line 30B.

サージ電流は、例えば、負荷への突入電流である。突入電流は、負荷ＬＤ１又はＬＤ２に含まれる電気機器の電源投入時などに発生する。サージ電流は、過電流となりうる。従って、以下の説明文における用語“サージ電流”を“過電流”に読み替えても良い。特に、クレストファクタの高い電気機器が負荷ＬＤ１又はＬＤ２に含まれる場合、過電流が発生しやすい。   The surge current is, for example, an inrush current to the load. The inrush current is generated when the electric device included in the load LD1 or LD2 is turned on. The surge current can be an overcurrent. Therefore, the term “surge current” in the following description may be read as “overcurrent”. In particular, when an electric device having a high crest factor is included in the load LD1 or LD2, an overcurrent is likely to occur.

Ａ相にサージ電流が生じていると検出されたとき、Ａ相制御部１０Ａは、Ａ相サージ電流抑制処理を行う。Ａ相サージ電流抑制処理において、Ａ相制御部１０Ａは、通常状態を基準として交流電圧ＶAの大きさが低下するようにレグＬＧ１を制御する。これを実現するために、Ａ相正区間においてＡ相にサージ電流が生じていると検出されたとき、Ａ相制御部１０Ａは、通常状態との比較において、周期ＴPERIODに対する上アーム４３のオン時間（上アーム４３がオンになる時間）の割合を減少させる。逆に、Ａ相負区間においてＡ相にサージ電流が生じていると検出されたとき、Ａ相制御部１０Ａは、通常状態との比較において、周期ＴPERIODに対する下アーム４４（下アーム４４がオンになる時間）のオン時間の割合を減少させる。 When it is detected that a surge current is generated in the A phase, the A phase control unit 10A performs the A phase surge current suppressing process. In the A-phase surge current suppression process, the A-phase control unit 10A controls the leg LG1 so that the magnitude of the AC voltage V A is reduced with the normal state as a reference. In order to realize this, when it is detected that a surge current is generated in the A phase in the positive phase of the A phase, the A phase control unit 10A turns on the upper arm 43 with respect to the period T PERIOD in comparison with the normal state. The ratio of time (time when the upper arm 43 is turned on) is decreased. Conversely, when it is detected that a surge current is generated in the A phase in the negative phase of the A phase, the A phase control unit 10A determines that the lower arm 44 (the lower arm 44 is turned on) with respect to the cycle T PERIOD in comparison with the normal state. Decrease the percentage of on-time).

Ｂ相にサージ電流が生じていると検出されたとき、Ｂ相制御部１０Ｂは、Ｂ相サージ電流抑制処理を行う。Ｂ相サージ電流抑制処理において、Ｂ相制御部１０Ｂは、通常状態を基準として交流電圧ＶBの大きさが低下するようにレグＬＧ２を制御する。当該低下を実現するためのレグＬＧ２の制御方法は、Ａ相のサージ電流の検出時について上述した方法と同様である。 When it is detected that a surge current is generated in the B phase, the B phase control unit 10B performs a B phase surge current suppression process. In the B-phase surge current suppressing process, the B-phase control unit 10B controls the leg LG2 so that the magnitude of the AC voltage V B decreases with the normal state as a reference. The control method of the leg LG2 for realizing the reduction is the same as the method described above for the detection of the A-phase surge current.

Ａ相にサージ電流が発生した場合の電圧等の挙動を調べる基本シミュレーションを行った。基本シミュレーションでは、負荷ＬＤ２が存在せず、負荷ＬＤ１が、図７に示すような、スイッチ１０１、数オーム程度の抵抗１０２及び１００μＦ程度のコンデンサ１０３の直列接続回路であると仮定した。スイッチ１０１のターンオンは、例えば、負荷ＬＤ１に突入電流が流れることを模している。このシミュレーションで仮定した負荷の内容は勿論例示であり、負荷ＬＤ１又はＬＤ２は突入電流が流れ得る任意の負荷でありうる。また、目標電圧信号（ＶA *、ＶB *）の周波数は５０Ｈｚであるとする。 A basic simulation was conducted to investigate the behavior of voltage and the like when a surge current occurred in phase A. In the basic simulation, it is assumed that the load LD2 does not exist and the load LD1 is a series connection circuit of the switch 101, the resistor 102 of about several ohms, and the capacitor 103 of about 100 μF as shown in FIG. The switch 101 is turned on, for example, imitating that an inrush current flows through the load LD1. The content of the load assumed in this simulation is, of course, an example, and the load LD1 or LD2 can be any load through which an inrush current can flow. The frequency of the target voltage signal (V A * , V B * ) is 50 Hz.

図８において、波形３２０Ａ及び３２０Ｂは、夫々、シミュレーション区間における交流電圧ＶA及びＶBの波形であり、波形ＩＡは、シミュレーション区間における電力線３０Ａに流れる電流の波形である。但し、波形３２０Ｂは、後述の電圧変動抑制機能が無効（オフ）であると仮定したときの波形である。電力線３０Ａに流れる電流において、電力線３０Ａから負荷ＬＤ１を経由して中性線３０Ｎに流れる電流の極性を正にとる。シミュレーション区間は、基準時刻を起点とし、基準時刻から０．０２秒だけ後の時刻を終点とする区間である。 In FIG. 8, waveforms 320A and 320B are waveforms of AC voltages V A and V B in the simulation period, respectively, and waveform IA is a waveform of the current flowing through the power line 30A in the simulation period. However, the waveform 320B is a waveform when it is assumed that the voltage fluctuation suppressing function described later is invalid (off). In the current flowing through the power line 30A, the polarity of the current flowing from the power line 30A through the load LD1 to the neutral line 30N is positive. The simulation section is a section starting from the reference time and ending at a time 0.02 seconds after the reference time.

ここで、記号ｔは、基準時刻からの経過時間を表すものとする（単位は秒）。ｔ＝０からｔ＝０．０１の区間はＢ相正区間であり、ｔ＝０．０１からｔ＝０．０２の区間はＢ相負区間である。ｔ＝０からｔ＝０．００５の区間及びｔ＝０．０１からｔ＝０．０１５の区間においてスイッチ１０１をオフに固定し、ｔ＝０．００５からｔ＝０．０１の区間及びｔ＝０．０１５からｔ＝０．０２の区間においてスイッチ１０１をオンに固定した。図９には、ｔ＝０．００５の時刻周辺の、波形３２０Ａ、３２０Ｂ及びＩＡの拡大図が示されている。   Here, the symbol t represents an elapsed time from the reference time (unit: second). A section from t = 0 to t = 0.01 is a B-phase positive section, and a section from t = 0.01 to t = 0.02 is a B-phase negative section. In the interval from t = 0 to t = 0.005 and the interval from t = 0.01 to t = 0.015, the switch 101 is fixed to OFF, the interval from t = 0.005 to t = 0.01, and t = The switch 101 is fixed on in the interval from 0.015 to t = 0.02. FIG. 9 shows an enlarged view of the waveforms 320A, 320B and IA around the time t = 0.005.

図８及び図９に示す如く、ｔ＝０．００５及びその直後において、Ａ相に大きな電流が流れ、Ａ相制御部１０Ａによりサージ電流がＡ相に発生していると判断される。このため、ｔ＝０．００５及びその直後において、Ａ相サージ電流抑制処理が実行され、結果、交流電圧ＶAの大きさが通常状態を基準として低下する。交流電圧ＶAの低下は、コンデンサＣ０〜Ｃ２及びリアクトルＬ０〜Ｌ２の全部又は一部を介して、Ｂ相に電圧変動（即ちＶBの電圧変動）を引き起こす。検出値ＶBDETのフィードバックを利用したレグＬＧ２のＰＷＭ制御は、当該電圧変動を抑制するように作用するが、そのＰＷＭ制御は電圧変動を検知してからの制御になるため、電圧変動の抑制に遅延が生じる。 As shown in FIGS. 8 and 9, a large current flows in the A phase immediately after t = 0.005 and the A phase control unit 10A determines that a surge current is generated in the A phase. For this reason, the A-phase surge current suppression process is executed at t = 0.005 and immediately thereafter, and as a result, the magnitude of the AC voltage V A decreases with reference to the normal state. The decrease in the AC voltage V A causes a voltage fluctuation (that is, a voltage fluctuation of V B ) in the B phase via all or part of the capacitors C0 to C2 and the reactors L0 to L2. The PWM control of the leg LG2 using the feedback of the detection value V BDET acts to suppress the voltage fluctuation. However, since the PWM control is performed after detecting the voltage fluctuation, the voltage fluctuation is suppressed. There is a delay.

図９の例では、Ｂ相の電圧が１５５Ｖ程度にまで過渡的に上昇している。これは、交流１００Ｖに対する一般的な正常電圧範囲の上限値“１０６×√２”を超えており、また、過電圧保護レベル（例えば１７０Ｖ）に対するマージンも少ない。このようなＢ相の電圧変動は抑制されるべきである。仮に、交流側平滑用のコンデンサ（Ｃ０〜Ｃ２）に、十分に高容量のコンデンサを用いたならば、Ａ相のサージ電流に伴うＢ相の電圧変動を、問題の無い程度にまで低減させることができる。しかしながら、コンデンサの高容量化はコスト面及びスペース面から採用しがたい。交流側平滑用のコンデンサには一般的にフィルムコンデンサが使用されるため、尚更である。Ａ相にサージ電流が発生した場合について説明したが、Ｂ相にサージ電流が発生した場合も同様である。   In the example of FIG. 9, the B-phase voltage rises transiently to about 155V. This exceeds the upper limit “106 × √2” of a general normal voltage range for AC 100 V, and the margin for the overvoltage protection level (for example, 170 V) is small. Such B-phase voltage fluctuations should be suppressed. If a sufficiently high-capacitance capacitor is used for the AC-side smoothing capacitor (C0 to C2), the B-phase voltage fluctuation caused by the A-phase surge current should be reduced to a level where there is no problem. Can do. However, it is difficult to increase the capacity of the capacitor from the viewpoint of cost and space. This is especially true since a film capacitor is generally used as the AC side smoothing capacitor. Although the case where the surge current is generated in the A phase has been described, the same applies to the case where the surge current is generated in the B phase.

これらを考慮し、インバータ装置１では、電圧変動抑制機能（過電圧抑制機能）を制御部１０に持たせている。電圧変動抑制機能では、Ａ相の電流情報に基づきレグＬＧ２の通流率を制御及び変更することでＡ相のサージ電流発生時に生じうるＢ相の電圧変動（過電圧を含みうる）を抑制する、或いは、Ｂ相の電流情報に基づきレグＬＧ１の通流率を制御及び変更することでＢ相のサージ電流発生時に生じうるＡ相の電圧変動（過電圧を含みうる）を抑制する。   In consideration of these, the inverter device 1 has a control unit 10 having a voltage fluctuation suppressing function (overvoltage suppressing function). In the voltage fluctuation suppression function, by controlling and changing the conduction rate of the leg LG2 based on the current information of the A phase, the voltage fluctuation of the B phase (which may include overvoltage) that may occur when the A phase surge current is generated is suppressed. Alternatively, by controlling and changing the conduction rate of the leg LG1 based on the B-phase current information, the A-phase voltage fluctuation (including overvoltage) that may occur when the B-phase surge current is generated is suppressed.

つまり、制御部１０は、第１相の電流情報に基づき第１相にサージ電流が生じているか否かを検出し、その検出結果に応じ、第２相用レグの通流率を変更する。この変更は、第１相にサージ電流が生じている場合と第１相にサージ電流が生じていない場合との間における、第２相用レグの通流率の変更である。第１相はＡ相又はＢ相である。第１相がＡ相であるとき、第２相及び第２相用レグはＢ相及びレグＬＧ２である。第１相がＢ相であるとき、第２相及び第２相用レグはＡ相及びレグＬＧ１である。   That is, the control unit 10 detects whether or not a surge current is generated in the first phase based on the current information of the first phase, and changes the conduction rate of the second phase leg according to the detection result. This change is a change in the conduction rate of the second phase leg between the case where a surge current is generated in the first phase and the case where no surge current is generated in the first phase. The first phase is the A phase or the B phase. When the first phase is the A phase, the second and second phase legs are the B phase and the leg LG2. When the first phase is the B phase, the second and second phase legs are the A phase and the leg LG1.

上述の電圧変動抑制機能により、第１相のサージ電流によって誘発される第２相の電圧変動が抑制される。当該電圧変動には過電圧が含まれうる。このため、第２相の過電圧保護が作動することによるインバータ装置１自体の動作停止や、部品の破損、及び、第２相の負荷としての家電機器等の動作停止や破損などを防止することが期待される。   The voltage fluctuation suppression function described above suppresses voltage fluctuations in the second phase induced by the first-phase surge current. The voltage fluctuation can include an overvoltage. For this reason, it is possible to prevent the operation stop of the inverter device 1 itself due to the activation of the second-phase overvoltage protection, the breakage of parts, the operation stop or the damage of home appliances as the second-phase load, and the like. Be expected.

サージ電流発生時の動作について更に詳細に説明する。制御部１０は、第１相の電流情報である参照電流の情報を利用する。第１相がＡ相である場合、参照電流は、例えばリアクトルＬ１に流れる電流である（図１２参照）。そして、サージ電流検出部１５（図３参照）は、参照電流の大きさ（即ち絶対値）が所定の上限値ＩTH1より大きいとき、第１相にサージ電流が生じていると判断し、そうでない場合に、Ａ相にサージ電流が生じていないと判断する（ＩTH1＞０）。上限値ＩTH1は、例えば、インバータ装置１において定められた定格電流の値である。或いは、サージ電流検出部１５は、参照電流の変化の傾きの大きさ（即ち絶対値）が所定の上限値ＩTH2より大きい場合に第１相にサージ電流が生じていると判断し、そうでない場合に、第１相にサージ電流が生じていないと判断しても良い（ＩTH2＞０）。 The operation when a surge current is generated will be described in more detail. The control unit 10 uses reference current information that is current information of the first phase. When the first phase is the A phase, the reference current is, for example, a current flowing through the reactor L1 (see FIG. 12). Then, the surge current detector 15 (see FIG. 3) determines that a surge current is generated in the first phase when the magnitude of the reference current (that is, the absolute value) is greater than the predetermined upper limit value I TH1 , and so on. If not, it is determined that no surge current is generated in phase A (I TH1 > 0). The upper limit value I TH1 is, for example, a rated current value determined in the inverter device 1. Alternatively, the surge current detector 15 determines that the surge current is generated in the first phase when the magnitude of the change in the reference current (that is, the absolute value) is greater than the predetermined upper limit value I TH2 , and is not so In this case, it may be determined that no surge current is generated in the first phase (I TH2 > 0).

第１相がＡ相であるときの参照電流を特にＡ相参照電流と呼び、第１相がＢ相であるときの参照電流を特にＢ相参照電流と呼ぶ。以下では、説明の具体化のため、特に記述無き限り、第１相がＡ相であるとする。Ａ相にサージ電流が生じていると判断されたとき、上述のＡ相サージ電流抑制処理が実行される一方、ＰＷＭ制御器１３Ｂにて上記の電圧変動抑制機能が実現されてレグＬＧ２の通流率が変更される。図１０及び図１１に、バイポーラ変調の採用時及びユニポーラ変調の採用時における通流率の変化の様子を示す。   The reference current when the first phase is the A phase is particularly called an A phase reference current, and the reference current when the first phase is the B phase is particularly called a B phase reference current. In the following, for the sake of concrete explanation, it is assumed that the first phase is the A phase unless otherwise specified. When it is determined that a surge current is generated in the A phase, the above-described A-phase surge current suppression process is executed, while the PWM controller 13B realizes the above-described voltage fluctuation suppression function and allows the leg LG2 to flow. The rate is changed. FIG. 10 and FIG. 11 show changes in the conduction rate when bipolar modulation and unipolar modulation are employed.

電圧変動抑制機能の第１実現方法では、Ａ相参照電流の大きさが所定の上限値ＩTH1より大きいとき、Ａ相参照電流の大きさが上限値ＩTH1以下の時との比較において、レグＬＧ２の通流率（αP又はαN）を低下させる。 In the first method of realizing the voltage fluctuation suppression function, when the magnitude of the A-phase reference current is larger than the predetermined upper limit value I TH1 , the leg is compared with the case where the magnitude of the A-phase reference current is smaller than the upper limit value I TH1. The flow rate (α P or α N ) of LG2 is reduced.

具体的に例えば、信号値ＶB *が“１２０Ｖ（ボルト）”を示している特定タイミングにおいて、仮にＡ相参照電流の大きさが上限値ＩTH1以下であったならば、レグＬＧ２の通流率αPが９０％に設定される場合を考える（この場合の特定タイミングはＢ相正区間に属する）。この場合において、実際には、特定タイミングでのＡ相参照電流の大きさが上限値ＩTH1を超えていたとする。そうすると、Ａ相にサージ電流が発生していると判断して、特定タイミングにおけるレグＬＧ２の通流率αPを（０．９−Δ）に低下させる。
同様に例えば、信号値ＶB *が“−１２０Ｖ（ボルト）”を示している特定タイミングにおいて、仮にＡ相参照電流の大きさが上限値ＩTH1以下であったならば、レグＬＧ２の通流率αNが９０％に設定される場合を考える（この場合の特定タイミングはＢ相負区間に属する）。この場合において、実際には、特定タイミングでのＡ相参照電流の大きさが上限値ＩTH2を超えていたとする。そうすると、Ａ相にサージ電流が発生していると判断して、特定タイミングにおけるレグＬＧ２の通流率αNを（０．９−Δ）に低下させる。 Specifically, for example, if the magnitude of the A-phase reference current is less than or equal to the upper limit value I TH1 at a specific timing when the signal value V B * indicates “120 V (volts)”, the flow of the leg LG2 Consider a case where the rate α P is set to 90% (in this case, the specific timing belongs to the B-phase positive interval). In this case, it is actually assumed that the magnitude of the A-phase reference current at the specific timing exceeds the upper limit value I TH1 . Then, it is determined that a surge current is generated in the A phase, and the conduction ratio α P of the leg LG2 at a specific timing is reduced to (0.9−Δ).
Similarly, for example, at the specific timing when the signal value V B * indicates “−120 V (volts)”, if the magnitude of the A-phase reference current is less than or equal to the upper limit value I TH1 , the flow of the leg LG2 Consider a case where the rate α N is set to 90% (in this case, the specific timing belongs to the B phase negative interval). In this case, it is actually assumed that the magnitude of the A-phase reference current at a specific timing exceeds the upper limit value I TH2 . If it does so, it will be judged that the surge electric current has generate | occur | produced in the A phase, and will reduce the electric conduction rate (alpha) N of leg LG2 in a specific timing to (0.9- (DELTA)).

特定タイミングにおけるレグＬＧ２の通流率（αP又はαN）の低下量Δは、正の量であって、予め定められた固定値を有していて良い。或いは、Ａ相参照電流の大きさが上限値ＩTH1より大きいとき、Ａ相参照電流の大きさと上限値ＩTH1との差ＤＩＦ１に基づき、ＰＷＭ制御器１３Ｂが低下量Δを可変設定してもよい。具体的には、差ＤＩＦ１が増大するにつれて低下量Δを増大させると良い。但し、レグＬＧ２の通流率（αP又はαN）がゼロ未満とならないように低下量Δの値に制限が加えられる。差ＤＩＦ１が増大するにつれて（即ちＡ相のサージ電流の度合いが強くなるにつれて）Ｂ相の過電圧がより誘発されやすくなるが、差ＤＩＦ１の増大に伴う低下量Δの増大により、Ｂ相の過電圧発生を抑制する作用が強まる。尚、バイポーラ変調の採用時、ユニポーラ変調の採用時の何れにおいても、差ＤＩＦ１に応じ、特定タイミングにおけるレグＬＧ２の通流率をゼロにまで低下させても良い。 The decrease amount Δ of the leg LG2 flow rate (α P or α N ) at a specific timing is a positive amount and may have a predetermined fixed value. Alternatively, when the size of the A-phase reference current is greater than the upper limit value I TH1, based on a difference DIF1 between the magnitude and the upper limit value I TH1 in the A-phase reference current, PWM controller 13B is also variably set the decrease amount Δ Good. Specifically, the amount of decrease Δ may be increased as the difference DIF1 increases. However, a restriction is imposed on the value of the decrease amount Δ so that the flow rate (α P or α N ) of the leg LG2 does not become less than zero. As the difference DIF1 increases (that is, as the degree of the A-phase surge current increases), the B-phase overvoltage is more easily induced. However, the increase in the amount of decrease Δ accompanying the increase in the difference DIF1 causes the occurrence of the B-phase overvoltage. The action to suppress is strengthened. Note that, regardless of whether bipolar modulation is employed or unipolar modulation is employed, the flow rate of the leg LG2 at a specific timing may be reduced to zero according to the difference DIF1.

電圧変動抑制機能の第２実現方法では、Ａ相参照電流の変化の傾きの大きさが所定の上限値ＩTH2より大きいとき、その傾きの大きさが上限値ＩTH2以下の時との比較において、レグＬＧ２の通流率（αP又はαN）を低下させる。 In the second method of realizing the voltage fluctuation suppression function, when the magnitude of the slope of the change in the A-phase reference current is larger than the predetermined upper limit value I TH2 , the comparison is made when the magnitude of the slope is less than the upper limit value I TH2 . , Decrease the flow rate (α P or α N ) of the leg LG2.

具体的に例えば、信号値ＶB *が“１２０Ｖ（ボルト）”を示している特定タイミングにおいて、仮にＡ相参照電流の変化の傾きの大きさが上限値ＩTH2以下であったならば、レグＬＧ２の通流率αPが９０％に設定される場合を考える（この場合の特定タイミングはＢ相正区間に属する）。この場合において、実際には、特定タイミングでのＡ相参照電流の変化の傾きの大きさが上限値ＩTH2を超えていたとする。そうすると、Ａ相にサージ電流が発生していると判断して、特定タイミングにおけるレグＬＧ２の通流率αPを（０．９−Δ）に低下させる。
同様に例えば、信号値ＶB *が“−１２０Ｖ（ボルト）”を示している特定タイミングにおいて、仮にＡ相参照電流の変化の傾きの大きさが上限値ＩTH2以下であったならば、レグＬＧ２の通流率αNが９０％に設定される場合を考える（この場合の特定タイミングはＢ相負区間に属する）。この場合において、実際には、特定タイミングでのＡ相参照電流の変化の傾きの大きさが上限値ＩTH2を超えていたとする。そうすると、Ａ相にサージ電流が発生していると判断して、特定タイミングにおけるレグＬＧ２の通流率αNを（０．９−Δ）に低下させる。 Specifically, for example, at the specific timing when the signal value V B * indicates “120 V (volts)”, if the magnitude of the slope of the change in the A-phase reference current is less than or equal to the upper limit value I TH2 , Let us consider a case where the flow rate α P of LG2 is set to 90% (in this case, the specific timing belongs to the B-phase positive section). In this case, it is assumed that the magnitude of the gradient of the change in the A-phase reference current at a specific timing actually exceeds the upper limit value I TH2 . Then, it is determined that a surge current is generated in the A phase, and the conduction ratio α P of the leg LG2 at a specific timing is reduced to (0.9−Δ).
Similarly, for example, at a specific timing when the signal value V B * indicates “−120 V (volts)”, if the magnitude of the slope of the change in the A-phase reference current is less than or equal to the upper limit value I TH2 , Let us consider a case where the flow rate α N of LG2 is set to 90% (in this case, the specific timing belongs to the B phase negative interval). In this case, it is assumed that the magnitude of the gradient of the change in the A-phase reference current at a specific timing actually exceeds the upper limit value I TH2 . If it does so, it will be judged that the surge electric current has generate | occur | produced in the A phase, and will reduce the conduction ratio (alpha) N of leg LG2 in a specific timing to (0.9- (DELTA)).

上述したように、特定タイミングにおけるレグＬＧ２の通流率（αP又はαN）の低下量Δは、予め定められた固定値を有していて良い。或いは、Ａ相参照電流の変化の傾きの大きさが上限値ＩTH2より大きいとき、その傾きの大きさと上限値ＩTH2との差ＤＩＦ２に基づき、ＰＷＭ制御器１３Ｂが低下量Δを可変設定してもよい。具体的には、差ＤＩＦ２が増大するにつれて低下量Δを増大させると良い。但し、レグＬＧ２の通流率（αP又はαN）がゼロ未満とならないように低下量Δの値に制限が加えられる。差ＤＩＦ２が増大するにつれて（即ちＡ相のサージ電流の度合いが強くなるにつれて）Ｂ相の過電圧がより誘発されやすくなるが、差ＤＩＦ２の増大に伴う低下量Δの増大により、Ｂ相の過電圧発生を抑制する作用が強まる。尚、バイポーラ変調の採用時、ユニポーラ変調の採用時の何れにおいても、差ＤＩＦ２に応じ、特定タイミングにおけるレグＬＧ２の通流率をゼロにまで低下させても良い。 As described above, the decrease amount Δ of the current flow rate (α P or α N ) of the leg LG2 at the specific timing may have a predetermined fixed value. Alternatively, when the magnitude of the slope of the change in the A-phase reference current is greater than the upper limit value I TH2, based on a difference DIF2 of the magnitude of the slope and the upper limit value I TH2, PWM controller 13B is variably set the decrease amount Δ May be. Specifically, the decrease amount Δ may be increased as the difference DIF2 increases. However, a restriction is imposed on the value of the decrease amount Δ so that the flow rate (α P or α N ) of the leg LG2 does not become less than zero. As the difference DIF2 increases (that is, as the degree of surge current of the A phase increases), the overvoltage of the B phase is more likely to be induced. The action to suppress is strengthened. Note that, regardless of whether bipolar modulation is employed or unipolar modulation is employed, the flow rate of the leg LG2 at a specific timing may be reduced to zero according to the difference DIF2.

＜第２実施形態＞
本発明の第２実施形態を説明する。第２実施形態及び後述の第３〜第９実施形態は第１実施形態を基礎とする実施形態であり、第２〜第９実施形態において特に述べない事項に関しては、特に記述無き限り且つ矛盾の無い限り、第１実施形態の記載が第２〜第９実施形態にも適用される。 Second Embodiment
A second embodiment of the present invention will be described. The second embodiment and the third to ninth embodiments to be described later are embodiments based on the first embodiment, and matters that are not particularly described in the second to ninth embodiments are inconsistent unless otherwise stated. As long as there is no, description of 1st Embodiment is applied also to 2nd-9th embodiment.

図１２は、第２実施形態に係るインバータ装置１ａの回路図である。インバータ装置１ａは、第１実施形態のインバータ装置１の例であって、図２のインバータ装置１に電流センサＳＡ１及びＳＢ１を追加したものである。   FIG. 12 is a circuit diagram of the inverter device 1a according to the second embodiment. The inverter device 1a is an example of the inverter device 1 of the first embodiment, and is obtained by adding current sensors SA1 and SB1 to the inverter device 1 of FIG.

電流センサＳＡ１、ＳＢ１は、夫々、リアクトルＬ１、Ｌ２に流れる電流ＩA1、ＩB1の瞬時値を検出し、その検出結果を示す信号をＰＷＭ制御器１３Ｂ、１３Ａに出力する。インバータ装置１ａでは、電流センサＳＡ１及びＳＢ１によって検出された電流ＩA1及びＩB1の瞬時値をＡ相及びＢ相の電流情報として用いた上で、第１実施形態で述べた各種の動作を行う。故に、インバータ装置１ａでは、電流ＩA1及びＩB1が、夫々、上述のＡ相参照電流及びＢ相参照電流として機能する。 Current sensors SA1 and SB1 detect instantaneous values of currents I A1 and I B1 flowing through reactors L1 and L2, respectively, and output signals indicating the detection results to PWM controllers 13B and 13A. The inverter device 1a performs various operations described in the first embodiment after using instantaneous values of the currents I A1 and I B1 detected by the current sensors SA1 and SB1 as current information of the A phase and the B phase. . Therefore, in the inverter device 1a, the currents I A1 and I B1 function as the above-described A-phase reference current and B-phase reference current, respectively.

＜第３実施形態＞
本発明の第３実施形態を説明する。図１３は、第３実施形態に係るインバータ装置１ｂの回路図である。インバータ装置１ｂは、第１実施形態のインバータ装置１の例であって、図２のインバータ装置１に電流センサＳＡ２及びＳＢ２を追加したものである。 <Third Embodiment>
A third embodiment of the present invention will be described. FIG. 13 is a circuit diagram of an inverter device 1b according to the third embodiment. The inverter device 1b is an example of the inverter device 1 of the first embodiment, and is obtained by adding current sensors SA2 and SB2 to the inverter device 1 of FIG.

電流センサＳＡ２は、電力線３０Ａを流れる電流であって、且つ、レグＬＧ０〜ＬＧ２、リアクトルＬ０〜Ｌ２及びコンデンサＣ０〜Ｃ２を有して成る回路と負荷ＬＤ１との間に流れる電流ＩA2の瞬時値を検出し、その検出結果を示す信号をＰＷＭ制御器１３Ｂに出力する。電流センサＳＢ２は、電力線３０Ｂを流れる電流であって、且つ、レグＬＧ０〜ＬＧ２、リアクトルＬ０〜Ｌ２及びコンデンサＣ０〜Ｃ２を有して成る回路と負荷ＬＤ２との間に流れる電流ＩB2の瞬時値を検出し、その検出結果を示す信号をＰＷＭ制御器１３Ａに出力する。インバータ装置１ｂでは、電流センサＳＡ２及びＳＢ２によって検出された電流ＩA2及びＩB2の瞬時値をＡ相及びＢ相の電流情報として用いた上で、第１実施形態で述べた各種の動作を行う。故に、インバータ装置１ｂでは、電流ＩA2及びＩB2が、夫々、上述のＡ相参照電流及びＢ相参照電流として機能する。 Current sensor SA2 is a current that flows through power line 30A, and an instantaneous value of current I A2 that flows between a load LD1 and a circuit that includes legs LG0 to LG2, reactors L0 to L2, and capacitors C0 to C2. And a signal indicating the detection result is output to the PWM controller 13B. Current sensor SB2 is a current flowing through power line 30B, and an instantaneous value of current IB2 flowing between a load LD2 and a circuit including legs LG0 to LG2, reactors L0 to L2, and capacitors C0 to C2 . And a signal indicating the detection result is output to the PWM controller 13A. In the inverter device 1b, the instantaneous values of the currents I A2 and I B2 detected by the current sensors SA2 and SB2 are used as A-phase and B-phase current information, and various operations described in the first embodiment are performed. . Therefore, in the inverter device 1b, the currents I A2 and I B2 function as the above-described A-phase reference current and B-phase reference current, respectively.

＜第４実施形態＞
本発明の第４実施形態を説明する。図１４は、第４実施形態に係るインバータ装置１ｃの回路図である。インバータ装置１ｃは、第１実施形態のインバータ装置１の例であって、図２のインバータ装置１に電流センサＳＡ３及びＳＢ３を追加したものである。 <Fourth embodiment>
A fourth embodiment of the present invention will be described. FIG. 14 is a circuit diagram of an inverter device 1c according to the fourth embodiment. The inverter device 1c is an example of the inverter device 1 of the first embodiment, and is obtained by adding current sensors SA3 and SB3 to the inverter device 1 of FIG.

電流センサＳＡ３、ＳＢ３は、夫々、コンデンサＣ１、Ｃ２に流れる電流ＩA3、ＩB3の瞬時値を検出し、その検出結果を示す信号をＰＷＭ制御器１３Ｂ、１３Ａに出力する。インバータ装置１ｃでは、電流センサＳＡ３及びＳＢ３によって検出された電流ＩA3及びＩB3の瞬時値をＡ相及びＢ相の電流情報として用いた上で、第１実施形態で述べた各種の動作を行う。故に、インバータ装置１ｃでは、電流ＩA3及びＩB3が、夫々、上述のＡ相参照電流及びＢ相参照電流として機能する。 Current sensors SA3 and SB3 detect instantaneous values of currents I A3 and I B3 flowing in capacitors C1 and C2, respectively, and output signals indicating the detection results to PWM controllers 13B and 13A. The inverter device 1c performs various operations described in the first embodiment after using the instantaneous values of the currents I A3 and I B3 detected by the current sensors SA3 and SB3 as current information of the A phase and the B phase. . Therefore, in the inverter device 1c, the currents I A3 and I B3 function as the above-described A-phase reference current and B-phase reference current, respectively.

＜第５実施形態＞
本発明の第５実施形態を説明する。図１５は、第５実施形態に係るインバータ装置１ｄの回路図である。インバータ装置１ｄは、第１実施形態のインバータ装置１の例であって、図２のインバータ装置１に電流センサＳＡ４及びＳＢ４を追加したものである。 <Fifth Embodiment>
A fifth embodiment of the present invention will be described. FIG. 15 is a circuit diagram of an inverter device 1d according to the fifth embodiment. The inverter device 1d is an example of the inverter device 1 of the first embodiment, and is obtained by adding current sensors SA4 and SB4 to the inverter device 1 of FIG.

電流センサＳＡ４は、電力線３０Ａの内、電流ＩA1及びＩA3の合成電流が流れる配線上に設けられ（図１２及び図１４参照）、その配線に流れる電流（即ち、電流ＩA1及びＩA3の合成電流）ＩA4の瞬時値を検出して、その検出結果を示す信号をＰＷＭ制御器１３Ｂに出力する。電流センサＳＢ４は、電力線３０Ｂの内、電流ＩB1及びＩB3の合成電流が流れる配線上に設けられ（図１２及び図１４参照）、その配線に流れる電流（即ち、電流ＩB1及びＩB3の合成電流）ＩB4の瞬時値を検出して、その検出結果を示す信号をＰＷＭ制御器１３Ａに出力する。インバータ装置１ｄでは、電流センサＳＡ４及びＳＢ４によって検出された電流ＩA4及びＩB4の瞬時値をＡ相及びＢ相の電流情報として用いた上で、第１実施形態で述べた各種の動作を行う。故に、インバータ装置１ｄでは、電流ＩA4及びＩB4が、夫々、上述のＡ相参照電流及びＢ相参照電流として機能する。 The current sensor SA4 is provided on the wiring through which the combined current of the currents I A1 and I A3 flows (see FIGS. 12 and 14) in the power line 30A, and the current flowing through the wiring (that is, the currents I A1 and I A3 The instantaneous value of the combined current (I A4 ) is detected, and a signal indicating the detection result is output to the PWM controller 13B. The current sensor SB4 is provided on the wiring through which the combined current of the currents I B1 and I B3 flows in the power line 30B (see FIGS. 12 and 14), and the current flowing through the wiring (that is, the currents I B1 and I B3 The instantaneous value of the combined current (I B4 ) is detected, and a signal indicating the detection result is output to the PWM controller 13A. The inverter device 1d performs various operations described in the first embodiment after using the instantaneous values of the currents I A4 and I B4 detected by the current sensors SA4 and SB4 as current information of the A phase and the B phase. . Therefore, in the inverter device 1d, the currents I A4 and I B4 function as the above-described A-phase reference current and B-phase reference current, respectively.

＜第６実施形態＞
本発明の第６実施形態を説明する。図１６は、第６実施形態に係るインバータ装置１ｅの回路図である。インバータ装置１ｅは、第１実施形態のインバータ装置１の例であって、図２のインバータ装置１に電流センサＳＡ５及びＳＢ５を追加したものである。 <Sixth Embodiment>
A sixth embodiment of the present invention will be described. FIG. 16 is a circuit diagram of an inverter device 1e according to the sixth embodiment. The inverter device 1e is an example of the inverter device 1 of the first embodiment, and is obtained by adding current sensors SA5 and SB5 to the inverter device 1 of FIG.

電流センサＳＡ５は、コンデンサＣ０と電力線３０Ａを接続する配線上に設けられ、その配線に流れる電流ＩA5（即ち、コンデンサＣ０に流れる電流）の瞬時値を検出して、その検出結果を示す信号をＰＷＭ制御器１３Ｂに出力する。電流センサＳＢ５は、コンデンサＣ０と電力線３０Ｂを接続する配線上に設けられ、その配線に流れる電流ＩB5（即ち、コンデンサＣ０に流れる電流）の瞬時値を検出して、その検出結果を示す信号をＰＷＭ制御器１３Ａに出力する。インバータ装置１ｅでは、電流センサＳＡ５及びＳＢ５によって検出された電流ＩA5及びＩB5の瞬時値をＡ相及びＢ相の電流情報として用いた上で、第１実施形態で述べた各種の動作を行う。故に、インバータ装置１ｅでは、電流ＩA5及びＩB5が、夫々、上述のＡ相参照電流及びＢ相参照電流として機能する。 The current sensor SA5 is provided on the wiring connecting the capacitor C0 and the power line 30A, detects the instantaneous value of the current I A5 (that is, the current flowing in the capacitor C0) flowing through the wiring, and generates a signal indicating the detection result. Output to the PWM controller 13B. The current sensor SB5 is provided on the wiring connecting the capacitor C0 and the power line 30B, detects the instantaneous value of the current I B5 (that is, the current flowing in the capacitor C0) flowing through the wiring, and generates a signal indicating the detection result. Output to the PWM controller 13A. The inverter device 1e performs various operations described in the first embodiment after using the instantaneous values of the currents I A5 and I B5 detected by the current sensors SA5 and SB5 as the A-phase and B-phase current information. . Therefore, in the inverter device 1e, the currents I A5 and I B5 function as the above-described A-phase reference current and B-phase reference current, respectively.

尚、電流センサＳＡ５及びＳＢ５の検出対象は同じであるため、電流センサＳＡ５及びＳＢ５の一方を割愛しても良い（後述の第８及び第９実施形態においても同様）。電流センサＳＢ５を割愛する場合、電流ＩA5の瞬時値をＡ相及びＢ相の電流情報として用いれば良く、電流センサＳＡ５を割愛する場合、電流ＩB5の瞬時値をＡ相及びＢ相の電流情報として用いれば良い。 Since the detection targets of the current sensors SA5 and SB5 are the same, one of the current sensors SA5 and SB5 may be omitted (the same applies to the eighth and ninth embodiments described later). When the current sensor SB5 is omitted, the instantaneous value of the current I A5 may be used as the current information of the A phase and the B phase. When the current sensor SA5 is omitted, the instantaneous value of the current I B5 is the current of the A phase and the B phase. It can be used as information.

＜第７実施形態＞
本発明の第７実施形態を説明する。電圧変動抑制機能を作用及び効果を確認する第１及び第２シミュレーションを行った。 <Seventh embodiment>
A seventh embodiment of the present invention will be described. First and second simulations for confirming the operation and effect of the voltage fluctuation suppressing function were performed.

第１シミュレーションでは、インバータ装置１として図１３のインバータ装置１ｂを用い且つ電圧変動抑制機能の第１実現方法を用いており、それらの点を除き、第１シミュレーションの条件は上述の基本シミュレーションのそれと同じである。第１シミュレーションでは、３０Ａ（アンペア）以上の電流ＩA2が検出されたときに、レグＬＧ２の通流率をゼロにする制御を行った。 In the first simulation, the inverter device 1b of FIG. 13 is used as the inverter device 1 and the first method of realizing the voltage fluctuation suppression function is used. Except for these points, the conditions of the first simulation are the same as those of the basic simulation described above. The same. In the first simulation, when a current I A2 of 30 A (ampere) or more is detected, control is performed to make the current flow rate of the leg LG2 zero.

図１７のグラフ４１０に第１シミュレーションの結果を示す。グラフ４１０において、波形４１０Ａ及び４１０Ｂは、シミュレーション区間における交流電圧ＶA及びＶBの波形であり、波形４１５は、シミュレーション区間における電流ＩA2の波形である。図１７では、グラフ４１０と比較するためにグラフ４２０も示されている。グラフ４２０の作成時においては、電圧変動抑制機能をオフ（無効）にした。波形４２０Ａ、４２０Ｂ及び４２５が、夫々、波形４１０Ａ、４１０Ｂ及び４１５に対応している。電圧変動抑制機能をオン（有効）にすることにより、破線円４１７の部分において５Ｖ程度の電圧抑制が得られていることが分かる。 The graph 410 of FIG. 17 shows the result of the first simulation. In the graph 410, waveforms 410A and 410B are waveforms of the AC voltages V A and V B in the simulation period, and a waveform 415 is a waveform of the current I A2 in the simulation period. In FIG. 17, a graph 420 is also shown for comparison with the graph 410. When the graph 420 was created, the voltage fluctuation suppression function was turned off (invalid). Waveforms 420A, 420B, and 425 correspond to waveforms 410A, 410B, and 415, respectively. It turns out that the voltage suppression of about 5V is obtained in the part of the broken-line circle | round | yen 417 by turning on the voltage fluctuation suppression function (effective).

第２シミュレーションでは、インバータ装置１として図１４のインバータ装置１ｃを用い且つ電圧変動抑制機能の第１実現方法を用いており、それらの点を除き、第２シミュレーションの条件は上述の基本シミュレーションのそれと同じである。第２シミュレーションでも、３０Ａ（アンペア）以上の電流ＩA3が検出されたときに、レグＬＧ２の通流率をゼロにする制御を行った。 In the second simulation, the inverter device 1c of FIG. 14 is used as the inverter device 1 and the first method of realizing the voltage fluctuation suppression function is used. Except for these points, the conditions of the second simulation are the same as those of the basic simulation described above. The same. Also in the second simulation, when the current I A3 of 30 A (ampere) or more was detected, control was performed to make the conduction rate of the leg LG2 zero.

図１８のグラフ４３０に第２シミュレーションの結果を示す。グラフ４３０において、波形４３０Ａ及び４３０Ｂは、シミュレーション区間における交流電圧ＶA及びＶBの波形であり、波形４３５は、シミュレーション区間における電流ＩA3の波形である。図１８では、グラフ４３０と比較するためにグラフ４４０も示されている。グラフ４４０の作成時においては、電圧変動抑制機能をオフ（無効）にした。波形４４０Ａ、４４０Ｂ及び４４５が、夫々、波形４３０Ａ、４３０Ｂ及び４３５に対応している。電圧変動抑制機能をオン（有効）にすることにより、破線円４３７の部分において５Ｖ程度の電圧抑制が得られていることが分かる。 A graph 430 in FIG. 18 shows the result of the second simulation. In the graph 430, waveforms 430A and 430B are waveforms of the AC voltages V A and V B in the simulation period, and a waveform 435 is a waveform of the current I A3 in the simulation period. In FIG. 18, a graph 440 is also shown for comparison with the graph 430. When the graph 440 was created, the voltage fluctuation suppression function was turned off (invalid). Waveforms 440A, 440B, and 445 correspond to waveforms 430A, 430B, and 435, respectively. It turns out that the voltage suppression of about 5V is obtained in the part of the broken-line circle | round | yen 437 by turning on a voltage fluctuation suppression function (effective).

＜第８実施形態＞
本発明の第８実施形態を説明する。第２〜第６実施形態の内、任意の２つ、３つ又は４つの実施形態を組みあわせても良いし、第２〜第６実施形態の全てを組み合わせても良い。図１９は、第２〜第６実施形態の全てを組み合わせて形成されたインバータ装置１ｈの回路図である。インバータ装置１ｈは、第１実施形態のインバータ装置１の例であって、図２のインバータ装置１に、第２〜第６実施形態で述べた電流センサＳＡ１〜ＳＡ５及びＳＢ１〜ＳＢ５を追加したものである。尚、図１９では、図面の煩雑化防止のため、各電流センサとＰＷＭ制御器１３Ａ又は１３Ｂが接続される様子の図示を割愛している（後述の図２０でも同様）。 <Eighth Embodiment>
An eighth embodiment of the present invention will be described. Of the second to sixth embodiments, any two, three, or four embodiments may be combined, or all of the second to sixth embodiments may be combined. FIG. 19 is a circuit diagram of an inverter device 1h formed by combining all of the second to sixth embodiments. The inverter device 1h is an example of the inverter device 1 of the first embodiment, and is obtained by adding the current sensors SA1 to SA5 and SB1 to SB5 described in the second to sixth embodiments to the inverter device 1 of FIG. It is. In FIG. 19, illustration of the state in which each current sensor and the PWM controller 13 </ b> A or 13 </ b> B are connected is omitted to prevent the drawing from becoming complicated (the same applies to FIG. 20 described later).

インバータ装置１ｈでは、電流ＩA1〜ＩA5の内の任意の２つ、３つ若しくは４つ、又は、電流ＩA1〜ＩA5の全てを、Ａ相参照電流（Ａ相の電流情報）に含めて、第１実施形態で述べた各種の動作を行うことができる。同様に、電流ＩB1〜ＩB5の内の任意の２つ、３つ若しくは４つ、又は、電流ＩB1〜ＩB5の全てを、Ｂ相参照電流（Ｂ相の電流情報）に含めて、第１実施形態で述べた各種の動作を行うことができる。 In the inverter device 1h, any two of the current I A1 ~I A5, 3 one or four, or all of the current I A1 ~I A5, included in the A-phase reference current (current of A phase) Thus, various operations described in the first embodiment can be performed. Likewise, any two of the current I B1 ~I B5, 3 one or four, or all of the current I B1 ~I B5, including the B-phase reference current (current information B phase) Various operations described in the first embodiment can be performed.

＜第９実施形態＞
本発明の第９実施形態を説明する。上述の各実施形態にて述べた事項を、ハーフブリッジ方式の単相三線式インバータ装置に適用してもよい。図２０は、ハーフブリッジ方式の単相三線式インバータ装置としての、自立運転が可能なインバータ装置１Ｊの回路図である。インバータ装置１Ｊでは、図１９のインバータ装置１ｈを基準として、直流電源２及びレグＬＧ０の代わりに直流電源６１及び６２の直列接続回路とコンデンサ６３及び６４の直列接続回路が設けられている。この点を除き、インバータ装置１ｈ及び１Ｊ間で回路構成は同じである。但し、インバータ装置１Ｊでは、中性線３０Ｎが、リアクトルＬ０を介して、コンデンサ６３及び６４間の接続点と直流電源６１及び６２間の接続点に共通接続されている。 <Ninth Embodiment>
A ninth embodiment of the present invention will be described. The matters described in the above embodiments may be applied to a half-bridge single-phase three-wire inverter device. FIG. 20 is a circuit diagram of an inverter device 1J capable of independent operation as a half-bridge single-phase three-wire inverter device. In the inverter device 1J, a series connection circuit of DC power sources 61 and 62 and a series connection circuit of capacitors 63 and 64 are provided instead of the DC power source 2 and the leg LG0 based on the inverter device 1h of FIG. Except for this point, the circuit configuration is the same between the inverter devices 1h and 1J. However, in the inverter device 1J, the neutral wire 30N is commonly connected to the connection point between the capacitors 63 and 64 and the connection point between the DC power supplies 61 and 62 via the reactor L0.

直流電源６１及び６２は直流電源２と同様の直流電源であり、直流電源６１及び６２の各々がＶDC／２の直流電圧を出力する。直流電源６２が直流電源６１よりも高電圧側に位置する。従って、直流電源６１の負出力端子が配線３に接続されると共に直流電源６２の正出力端子が配線４に接続され、直流電源６１の正出力端子及び直流電源６２の負出力端子が互いに接続される。コンデンサ６３は直流電源６１に並列接続され、コンデンサ６４は直流電源６２に並列接続される。インバータ装置１ＪにはレグＬＧ０が存在しないため、インバータ装置１Ｊにおいて、レグＬＧ０をパルス幅変調するためのスイッチング制御は当然に不要である。レグＬＧ０へのスイッチング制御が無いことを除き、インバータ装置１Ｊにおける各部位の動作は、インバータ装置１ｈ（図１９）のそれと同様であり、第１〜第６及び第８実施形態の記載が第９実施形態に適用される。 The DC power supplies 61 and 62 are DC power supplies similar to the DC power supply 2, and each of the DC power supplies 61 and 62 outputs a DC voltage of V DC / 2. The DC power supply 62 is located on the higher voltage side than the DC power supply 61. Accordingly, the negative output terminal of the DC power supply 61 is connected to the wiring 3, the positive output terminal of the DC power supply 62 is connected to the wiring 4, and the positive output terminal of the DC power supply 61 and the negative output terminal of the DC power supply 62 are connected to each other. The The capacitor 63 is connected in parallel to the DC power supply 61, and the capacitor 64 is connected in parallel to the DC power supply 62. Since the inverter LG1 is not present in the inverter device 1J, the inverter device 1J naturally does not require switching control for pulse width modulation of the leg LG0. Except that there is no switching control to the leg LG0, the operation of each part in the inverter device 1J is the same as that of the inverter device 1h (FIG. 19), and the description of the first to sixth and eighth embodiments is ninth. Applied to the embodiment.

＜変形等＞
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。 <Deformation, etc.>
The embodiment of the present invention can be appropriately modified in various ways within the scope of the technical idea shown in the claims. The above embodiment is merely an example of the embodiment of the present invention, and the meaning of the term of the present invention or each constituent element is not limited to that described in the above embodiment. The specific numerical values shown in the above description are merely examples, and as a matter of course, they can be changed to various numerical values.

上述の各インバータ装置では、直流／交流変換のみが行われているが、交流／交流変換が行われても良い。即ち、上述の各インバータ装置（１、１ａ〜１ｅ、１ｈ、１Ｊ）において、直流電源２、６１及び６２は、インバータ装置に供給された交流電圧を整流することで得られても良い。この場合、供給された交流電圧から直流電圧ＶDC又はＶDC／２を得るコンバータが、インバータ装置（１、１ａ〜１ｅ、１ｈ、１Ｊ）に付加される。 In each of the inverter devices described above, only DC / AC conversion is performed, but AC / AC conversion may be performed. That is, in each of the above-described inverter devices (1, 1a to 1e, 1h, 1J), the DC power sources 2, 61 and 62 may be obtained by rectifying the AC voltage supplied to the inverter device. In this case, a converter that obtains a DC voltage V DC or V DC / 2 from the supplied AC voltage is added to the inverter devices (1, 1a to 1e, 1h, 1J).

上述の各実施形態では、レグ（ＬＧ０〜ＬＧ２）を形成するスイッチング素子がＩＧＢＴであることを想定したが、レグ（ＬＧ０〜ＬＧ２）を形成するスイッチング素子は、ＩＧＢＴ以外の任意の種類の半導体スイッチング素子（電界効果トランジスタ等）であっても良いし、リレー等の機械式のスイッチング素子であっても良い。   In the above-described embodiments, it is assumed that the switching elements that form the legs (LG0 to LG2) are IGBTs. However, the switching elements that form the legs (LG0 to LG2) are any type of semiconductor switching other than IGBTs. It may be an element (such as a field effect transistor) or a mechanical switching element such as a relay.

＜発明内容の考察＞
以下、本発明の内容について考察する。尚、以下の考察の文章中において、カッコ内に示された符号は、第１相がＡ相であると仮定した場合の符号であるが、第１相はＢ相でありうる。 <Consideration of Invention Content>
Hereinafter, the contents of the present invention will be considered. In the text of the following considerations, the code shown in parentheses is a code when the first phase is assumed to be the A phase, but the first phase can be the B phase.

本発明の一側面に係るインバータ装置は、直流電圧に基づき、中性線（３０Ｎ）と第１線（３０Ａ）、第２線（３０Ｂ）との間に、第１相、第２相の交流電圧（ＶA、ＶB）を生成するインバータ装置（１、１ａ〜１ｅ、１ｈ、１Ｊ）であって、第１相用リアクトル（Ｌ１）を介して前記第１線に接続され、前記直流電圧をパルス幅変調することで前記第１相の交流電圧を生成する第１相用レグ（ＬＧ１）と、第２相用リアクトル（Ｌ２）を介して前記第２線に接続され、前記直流電圧をパルス幅変調することで前記第２相の交流電圧を生成する第２相用レグ（ＬＧ２）と、前記パルス幅変調によって前記第１相用レグ及び第２相用レグを制御するとともに、前記第１相の電流情報に基づき前記第１相にサージ電流が生じているか否かを検出し、その検出結果に応じて前記第２相用レグの通流率を変更する制御部（１０）と、を備えている。 The inverter device according to one aspect of the present invention is based on a direct current voltage, and the alternating current of the first phase and the second phase between the neutral wire (30N) and the first wire (30A) and the second wire (30B). An inverter device (1, 1a to 1e, 1h, 1J) for generating voltages (V A , V B ), connected to the first line via a first-phase reactor (L1), and the DC voltage Is connected to the second line via a first phase leg (LG1) for generating the first phase AC voltage by pulse width modulation and a second phase reactor (L2), and the DC voltage is The second-phase leg (LG2) that generates the second-phase AC voltage by pulse width modulation, the first-phase leg and the second-phase leg by the pulse-width modulation, and the first-phase leg. Detects whether or not surge current is generated in the first phase based on current information of one phase , A control unit for changing the duty ratio of the second-phase leg in accordance with the detection result (10), the.

これにより、第１相のサージ電流によって誘発される第２相の電圧変動を抑制することが可能になる。当該電圧変動には過電圧が含まれうる。このため、第２相の過電圧保護が作動することによるインバータ装置自体の動作停止や、部品の破損、及び、第２相の負荷としての家電機器等の動作停止や破損などを防止することが期待される。   Thereby, it becomes possible to suppress the voltage fluctuation of the second phase induced by the surge current of the first phase. The voltage fluctuation can include an overvoltage. For this reason, it is expected to prevent the operation stop of the inverter device itself due to the operation of the second-phase overvoltage protection, the breakage of parts, the operation stop or the damage of home appliances as the second-phase load, etc. Is done.

具体的には例えば、前記制御部は、前記第１相に前記サージ電流が検出されたとき、前記サージ電流の非検出状態を基準として前記第１相の交流電圧（ＶA）の大きさが低下するように前記第１相用レグ（ＬＧ１）を制御する一方で、前記サージ電流の非検出状態を基準として前記第２相用レグ（ＬＧ２）の通流率（αP、αN）を変更しても良い。 Specifically, for example, when the surge current is detected in the first phase, the control unit determines the magnitude of the first phase AC voltage (V A ) based on the non-detection state of the surge current. While controlling the first phase leg (LG1) to decrease, the flow rate (α P , α N ) of the second phase leg (LG2) is determined based on the non-detection state of the surge current. It may be changed.

第１相においてサージ電流が検出されたとき、上記の如く第１相用レグを制御することで、サージ電流が抑制される方向に作用する。但し、このような制御を行うと第２相に電圧変動が生じることがあり、時として、第２相に過電圧が生じることがある。そこで、第１相においてサージ電流が検出されたときには、第２相用レグの通流率を変更する制御も行う。これにより、第２相に過電圧が生じることが抑制される。   When a surge current is detected in the first phase, the first phase leg is controlled as described above to act in a direction in which the surge current is suppressed. However, when such control is performed, voltage fluctuation may occur in the second phase, and sometimes overvoltage may occur in the second phase. Therefore, when a surge current is detected in the first phase, control is also performed to change the conduction rate of the second phase leg. Thereby, it is suppressed that an overvoltage arises in the 2nd phase.

より具体的には例えば、前記第１相の電流情報は、前記第１線に含まれる配線であって且つ前記第１相用リアクトルと前記第１相の交流電圧を受ける第１相負荷（ＬＤ１）との間の配線に流れる電流（ＩA1、ＩA2、ＩA4）の情報、及び、前記第１線と前記中性線又は前記第２線との間に接続されるコンデンサに流れる電流（ＩA3、ＩA5）の情報の内、少なくとも１つを含んでいて良い。 More specifically, for example, the first phase current information is a first phase load (LD1) that is a wiring included in the first line and receives the first phase reactor and the first phase AC voltage. ) And the current (I A1 , I A2 , I A4 ) flowing in the wiring between the first line and the current flowing in the capacitor connected between the first line and the neutral line or the second line ( At least one of the information of I A3 and I A5 ) may be included.

それらの電流は第１相の電流状態を示しているため、上述の電圧変動の抑制作用を得ることが可能になる。   Since these currents indicate the current state of the first phase, it is possible to obtain the above-described voltage fluctuation suppressing action.

より具体的には例えば、前記第１線及び前記中性線間に第１相用コンデンサ（Ｃ１）が接続されるとともに、前記第１線及び前記第２線間に相間コンデンサ（Ｃ０）が接続され、前記第１相の電流情報は、前記第１相用リアクトルに流れる第１電流（ＩA1）の情報と、前記第１相用リアクトル及び前記第１相用コンデンサを有する回路と前記第１相の交流電圧を受ける第１相負荷（ＬＤ１）との間に流れる第２電流（ＩA2）の情報と、前記第１相用コンデンサに流れる第３電流（ＩA3）の情報と、前記第１電流及び第３電流の合成電流である第４電流（ＩA4）の情報と、前記相間コンデンサに流れる第５電流（ＩA5）の情報の内、少なくとも１つを含んでいて良い。 More specifically, for example, a first phase capacitor (C1) is connected between the first line and the neutral line, and an interphase capacitor (C0) is connected between the first line and the second line. The first phase current information includes information on a first current (I A1 ) flowing through the first phase reactor, a circuit having the first phase reactor and the first phase capacitor, and the first phase information. Information on the second current (I A2 ) flowing between the first phase load (LD1) receiving the AC voltage of the phase, information on the third current (I A3 ) flowing in the first phase capacitor, It may include at least one of information on the fourth current (I A4 ), which is a combined current of the one current and the third current, and information on the fifth current (I A5 ) flowing through the interphase capacitor.

第１、第２、第３、第４又は第５電流は、第１相の電流状態を示しているため、上述の電圧変動の抑制作用を得ることが可能になる。   Since the first, second, third, fourth, or fifth current indicates the current state of the first phase, it is possible to obtain the above-described voltage fluctuation suppressing action.

そして例えば、前記制御部は、前記第１相の電流情報に対応する参照電流の大きさが所定の上限値（ＩTH1）より大きいとき、前記第１相にサージ電流が生じていると判断し、前記参照電流の大きさが前記上限値以下のときとの比較において前記第２相用レグ（ＬＧ２）の通流率（αP、αN）を低下させると良い。 For example, the control unit determines that a surge current is generated in the first phase when the magnitude of the reference current corresponding to the current information of the first phase is larger than a predetermined upper limit value (I TH1 ). It is preferable to reduce the conduction ratios (α P , α N ) of the second phase leg (LG2) in comparison with the case where the magnitude of the reference current is not more than the upper limit value.

このような通流率の低下により、第２相に誘発されうる過電圧の抑制が図られる。   Due to such a decrease in the conduction rate, the overvoltage that can be induced in the second phase is suppressed.

或いは例えば、前記制御部は、前記第１電流〜第５電流の何れかである参照電流の大きさが所定の上限値（ＩTH1）より大きいとき、前記第１相にサージ電流が生じていると判断し、前記参照電流の大きさが前記上限値以下のときとの比較において前記第２相用レグ（ＬＧ２）の通流率（αP、αN）を低下させると良い。 Alternatively, for example, the control unit generates a surge current in the first phase when the magnitude of the reference current, which is one of the first current to the fifth current, is larger than a predetermined upper limit value (I TH1 ). It is preferable to reduce the conduction ratios (α P , α N ) of the second phase leg (LG2) in comparison with the case where the magnitude of the reference current is not more than the upper limit value.

このような通流率の低下により、第２相に誘発されうる過電圧の抑制が図られる。   Due to such a decrease in the conduction rate, the overvoltage that can be induced in the second phase is suppressed.

この際例えば、前記制御部は、前記参照電流の大きさが前記上限値より大きいときにおける前記通流率の低下量を、前記参照電流の大きさ及び前記上限値間の差に応じて設定しても良い。   At this time, for example, the control unit sets a decrease amount of the conduction rate when the magnitude of the reference current is larger than the upper limit value according to a difference between the magnitude of the reference current and the upper limit value. May be.

これにより、サージ電流の程度に応じた適切な通流率低下を実現することができる。   As a result, it is possible to realize an appropriate reduction in the conduction rate according to the degree of surge current.

より具体的には例えば、前記制御部は、前記低下量を前記差の増大に伴って増大させことができる。   More specifically, for example, the control unit can increase the amount of decrease as the difference increases.

前記差が増大するにつれて第２相の過電圧がより誘発されやすくなるが、前記差の増大に伴う前記低下量の増大により、第２相の過電圧発生を抑制する作用が強まる。   As the difference increases, the second-phase overvoltage is more likely to be induced. However, the increase in the amount of decrease accompanying the increase in the difference increases the effect of suppressing the second-phase overvoltage generation.

また例えば、前記制御部は、前記第１相の電流情報に対応する参照電流の変化の傾きの大きさが所定の上限値（ＩTH2）より大きいとき、前記第１相にサージ電流が生じていると判断し、前記傾きの大きさが前記上限値以下のときとの比較において前記第２相用レグ（ＬＧ２）の通流率（αP、αN）を低下させても良い。 Further, for example, when the magnitude of the change in the reference current corresponding to the first phase current information is greater than a predetermined upper limit value (I TH2 ), the control unit generates a surge current in the first phase. The flow rate (α P , α N ) of the second phase leg (LG2) may be reduced in comparison with the case where the magnitude of the inclination is equal to or less than the upper limit value.

このような通流率の低下により、第２相に誘発されうる過電圧の抑制が図られる。   Due to such a decrease in the conduction rate, the overvoltage that can be induced in the second phase is suppressed.

或いは例えば、前記制御部は、前記第１電流〜第５電流の何れかである参照電流の変化の傾きの大きさが所定の上限値（ＩTH2）より大きいとき、前記第１相にサージ電流が生じていると判断し、前記傾きの大きさが前記上限値以下のときとの比較において前記第２相用レグ（ＬＧ２）の通流率（αP、αN）を低下させても良い。 Or, for example, when the magnitude of the slope of the change in the reference current, which is one of the first current to the fifth current, is greater than a predetermined upper limit value (I TH2 ), the control unit applies a surge current to the first phase. And the flow rate (α P , α N ) of the second phase leg (LG2) may be reduced in comparison with the case where the magnitude of the inclination is equal to or less than the upper limit value. .

このような通流率の低下により、第２相に誘発されうる過電圧の抑制が図られる。   Due to such a decrease in the conduction rate, the overvoltage that can be induced in the second phase is suppressed.

この際例えば、前記制御部は、前記参照電流の変化の傾きの大きさが前記上限値より大きいときにおける前記通流率の低下量を、前記傾きの大きさ及び前記上限値間の差に応じて設定しても良い。   At this time, for example, the control unit determines the amount of decrease in the conduction rate when the magnitude of the slope of the change in the reference current is larger than the upper limit value according to the difference between the magnitude of the slope and the upper limit value. May be set.

これにより、サージ電流の程度に応じた適切な通流率低下を実現することができる。   As a result, it is possible to realize an appropriate reduction in the conduction rate according to the degree of surge current.

より具体的には例えば、前記制御部は、前記低下量を前記差の増大に伴って増大させことができる。   More specifically, for example, the control unit can increase the amount of decrease as the difference increases.

前記差が増大するにつれて第２相の過電圧がより誘発されやすくなるが、前記差の増大に伴う前記低下量の増大により、第２相の過電圧発生を抑制する作用が強まる。   As the difference increases, the second-phase overvoltage is more likely to be induced. However, the increase in the amount of decrease accompanying the increase in the difference increases the effect of suppressing the second-phase overvoltage generation.

１、１ａ〜１ｅ、１ｈ、１Ｊ インバータ装置
２ 直流電源
１０ 制御部
１０Ａ Ａ相制御部
１０Ｂ Ｂ相制御部
３０Ａ、３０Ｂ 電力線
３０Ｎ 中性線
ＬＧ０〜ＬＧ２ レグ
Ｌ０〜Ｌ２ リアクトル
Ｃ０〜Ｃ２ コンデンサ
ＬＤ１、ＬＤ２ 負荷
ＳＡ１〜ＳＡ５、ＳＢ１〜ＳＢ５ 電流センサ 1, 1a to 1e, 1h, 1J Inverter device 2 DC power supply 10 Control unit 10A A phase control unit 10B B phase control unit 30A, 30B Power line 30N Neutral lines LG0 to LG2 Legs L0 to L2 Reactors C0 to C2 Capacitors LD1, LD2 Loads SA1 to SA5, SB1 to SB5 Current sensor

Claims (5)

直流電圧に基づき、中性線と第１線、第２線との間に、第１相、第２相の交流電圧を生成するインバータ装置であって、
第１相用リアクトルを介して前記第１線に接続され、前記直流電圧をパルス幅変調することで前記第１相の交流電圧を生成する第１相用レグと、
第２相用リアクトルを介して前記第２線に接続され、前記直流電圧をパルス幅変調することで前記第２相の交流電圧を生成する第２相用レグと、
前記パルス幅変調によって前記第１相用レグ及び第２相用レグを制御するとともに、前記第１相の電流情報に基づき前記第１相にサージ電流が生じているか否かを検出し、その検出結果に応じて前記第２相用レグの通流率をゼロより大きな率へと変更可能な制御部と、を備えた
ことを特徴とするインバータ装置。 An inverter device that generates an AC voltage of a first phase and a second phase between a neutral line, a first line, and a second line based on a DC voltage,
A first-phase leg connected to the first line via a first-phase reactor and generating the first-phase AC voltage by pulse-width modulating the DC voltage;
A second-phase leg connected to the second line via a second-phase reactor and generating the second-phase AC voltage by pulse width modulating the DC voltage;
The first phase leg and the second phase leg are controlled by the pulse width modulation, and whether or not a surge current is generated in the first phase based on the current information of the first phase is detected. An inverter device comprising: a control unit capable of changing a flow rate of the second phase leg to a rate larger than zero according to a result. 前記制御部は、前記第１相に前記サージ電流が検出されたとき、前記サージ電流の非検出状態を基準として前記第１相の交流電圧の大きさが低下するように前記第１相用レグを制御する一方で、前記サージ電流の非検出状態を基準として前記第２相用レグの通流率を変更する
ことを特徴とする請求項１に記載のインバータ装置。 When the surge current is detected in the first phase, the controller controls the first phase leg so that the magnitude of the first-phase AC voltage decreases with reference to the non-detected state of the surge current. 2. The inverter device according to claim 1, wherein the duty ratio of the second phase leg is changed on the basis of the non-detection state of the surge current while controlling the current. 前記第１相の電流情報は、
前記第１線に含まれる配線であって且つ前記第１相用リアクトルと前記第１相の交流電圧を受ける第１相負荷との間の配線に流れる電流の情報、及び、
前記第１線と前記中性線又は前記第２線との間に接続されるコンデンサに流れる電流の情報の内、少なくとも１つを含む
ことを特徴とする請求項１又は２に記載のインバータ装置。 The current information of the first phase is
Information on the current flowing in the wiring included in the first line and between the first-phase reactor and the first-phase load receiving the first-phase AC voltage; and
3. The inverter device according to claim 1, comprising at least one of information on a current flowing in a capacitor connected between the first line and the neutral line or the second line. 4. . 前記制御部は、前記第１相の電流情報に対応する参照電流の大きさが所定の上限値より大きいとき、前記第１相にサージ電流が生じていると判断し、前記参照電流の大きさが前記上限値以下のときとの比較において前記第２相用レグの通流率を低下させる
ことを特徴とする請求項３に記載のインバータ装置。 The control unit determines that a surge current is generated in the first phase when the magnitude of the reference current corresponding to the current information of the first phase is larger than a predetermined upper limit value, and the magnitude of the reference current 4. The inverter device according to claim 3, wherein a conduction ratio of the second-phase leg is reduced in comparison with a case where is less than or equal to the upper limit value. 5. 直流電圧に基づき、中性線と第１線、第２線との間に、第１相、第２相の交流電圧を生成するインバータ装置であって、
第１相用リアクトルを介して前記第１線に接続され、前記直流電圧をパルス幅変調することで前記第１相の交流電圧を生成する第１相用レグと、
第２相用リアクトルを介して前記第２線に接続され、前記直流電圧をパルス幅変調することで前記第２相の交流電圧を生成する第２相用レグと、
前記パルス幅変調によって前記第１相用レグ及び第２相用レグを制御するとともに、前記第１相の電流情報に基づき前記第１相にサージ電流が生じているか否かを検出し、その検出結果に応じて前記第２相用レグの通流率を変更する制御部と、を備え、
前記第１相の電流情報は、
前記第１線に含まれる配線であって且つ前記第１相用リアクトルと前記第１相の交流電圧を受ける第１相負荷との間の配線に流れる電流の情報、及び、
前記第１線と前記中性線又は前記第２線との間に接続されるコンデンサに流れる電流の情報の内、少なくとも１つを含み、
前記制御部は、前記第１相の電流情報に対応する参照電流の変化の傾きの大きさが所定の上限値より大きいとき、前記第１相にサージ電流が生じていると判断し、前記傾きの大きさが前記上限値以下のときとの比較において前記第２相用レグの通流率を低下させる
ことを特徴とするインバータ装置。 An inverter device that generates an AC voltage of a first phase and a second phase between a neutral line, a first line, and a second line based on a DC voltage,
A first-phase leg connected to the first line via a first-phase reactor and generating the first-phase AC voltage by pulse-width modulating the DC voltage;
A second-phase leg connected to the second line via a second-phase reactor and generating the second-phase AC voltage by pulse width modulating the DC voltage;
The first phase leg and the second phase leg are controlled by the pulse width modulation, and whether or not a surge current is generated in the first phase based on the current information of the first phase is detected. A controller that changes the flow rate of the second phase leg according to the result, and
The current information of the first phase is
Information on the current flowing in the wiring included in the first line and between the first-phase reactor and the first-phase load receiving the first-phase AC voltage; and
Including at least one of information on a current flowing in a capacitor connected between the first line and the neutral line or the second line;
The controller determines that a surge current is generated in the first phase when the magnitude of the slope of the change in the reference current corresponding to the current information of the first phase is greater than a predetermined upper limit value, and the slope An inverter device, characterized in that the flow rate of the second phase leg is reduced in comparison with a case where the size of the second phase leg is equal to or less than the upper limit value.
JP2013127631A 2013-06-18 2013-06-18 Inverter device Active JP6141697B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013127631A JP6141697B2 (en) 2013-06-18 2013-06-18 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013127631A JP6141697B2 (en) 2013-06-18 2013-06-18 Inverter device

Publications (2)

Publication Number Publication Date
JP2015002657A JP2015002657A (en) 2015-01-05
JP6141697B2 true JP6141697B2 (en) 2017-06-07

Family

ID=52296874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013127631A Active JP6141697B2 (en) 2013-06-18 2013-06-18 Inverter device

Country Status (1)

Country Link
JP (1) JP6141697B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6316152B2 (en) * 2014-09-16 2018-04-25 シャープ株式会社 Inverter
JP6992650B2 (en) 2018-03-28 2022-01-13 Tdk株式会社 Power converter
JP6950607B2 (en) 2018-03-28 2021-10-13 Tdk株式会社 Power converter
JP7347338B2 (en) * 2020-06-03 2023-09-20 住友電気工業株式会社 Power converter and its operating method
JP7528856B2 (en) 2021-04-23 2024-08-06 住友電気工業株式会社 Power conversion device and control method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3107687B2 (en) * 1993-09-30 2000-11-13 シャープ株式会社 Grid-connected inverse converter
JP3245504B2 (en) * 1994-09-27 2002-01-15 シャープ株式会社 Inverter device
JP2002112459A (en) * 2000-09-29 2002-04-12 Canon Inc Solar battery module and power generation device

Also Published As

Publication number Publication date
JP2015002657A (en) 2015-01-05

Similar Documents

Publication Publication Date Title
JP6141697B2 (en) Inverter device
JP6048928B2 (en) Power converter
US8958218B2 (en) System and method for power conversion for renewable energy sources
Dawood Review of different DC to DC converters based for renewable energy applications
JP5595444B2 (en) DC-AC converter
Vazquez et al. H5-HERIC based transformerless multilevel inverter for single-phase grid connected PV systems
Mnati et al. Analytical and calculation DC-link capacitor of a three-phase grid-tied photovoltaic inverter
CN104205597A (en) Power conversion device
JP2017055632A (en) Power conversion device
Garcia et al. Modeling and control design of the six-phase interleaved double dual boost converter
JP6316152B2 (en) Inverter
Rajesh et al. Power quality improvement in switched reluctance motor drive using Vienna rectifier
Lee et al. Single-stage common-ground boost inverter (S 2 CGBI) for solar photovoltaic systems
JP2014107931A (en) Method for operating inverter device, and inverter device
JP2017038435A (en) Power conversion device
JP5647449B2 (en) Inverter device and grid-connected inverter system provided with this inverter device
Rajendran et al. Open Switch Fault-Tolerant VOC-PI Controller based Vienna Rectifier for EV Charging Stations
TW201251295A (en) Five level power converter
Ayswarya et al. Leakage current suppression for transformerless inverter for grid connected PV power systems
Siriwattanasit et al. Performance comparison between HERIC and Z-source single-phase transformerless inverters
JP6285803B2 (en) Power converter
Maitra et al. A Transformerless Doubly Boost DC-DC Converter for grid connetced solar photovoltaic systems
JP6025663B2 (en) Uninterruptible power system
JPWO2014118818A1 (en) Power converter
Outazkrit et al. Performance of Modular Multilevel Converter under LS-PWM and NLC Modulation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170328

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6141697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150