Nothing Special   »   [go: up one dir, main page]

JP6090899B2 - エピタキシャルウェハの製造方法 - Google Patents

エピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP6090899B2
JP6090899B2 JP2012196104A JP2012196104A JP6090899B2 JP 6090899 B2 JP6090899 B2 JP 6090899B2 JP 2012196104 A JP2012196104 A JP 2012196104A JP 2012196104 A JP2012196104 A JP 2012196104A JP 6090899 B2 JP6090899 B2 JP 6090899B2
Authority
JP
Japan
Prior art keywords
silicon substrate
aluminum
thin film
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012196104A
Other languages
English (en)
Other versions
JP2014053411A (ja
Inventor
卓哉 美濃
卓哉 美濃
隆好 高野
隆好 高野
椿　健治
健治 椿
秀樹 平山
秀樹 平山
正和 杉山
正和 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
University of Tokyo NUC
RIKEN Institute of Physical and Chemical Research
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
University of Tokyo NUC
RIKEN Institute of Physical and Chemical Research
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, University of Tokyo NUC, RIKEN Institute of Physical and Chemical Research, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012196104A priority Critical patent/JP6090899B2/ja
Priority to PCT/JP2013/001502 priority patent/WO2014038105A1/ja
Priority to US14/426,351 priority patent/US20150221502A1/en
Priority to KR1020157008566A priority patent/KR20150052246A/ko
Priority to TW102109924A priority patent/TW201411698A/zh
Publication of JP2014053411A publication Critical patent/JP2014053411A/ja
Application granted granted Critical
Publication of JP6090899B2 publication Critical patent/JP6090899B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、シリコン基板上に窒化アルミニウム薄膜を備えたエピタキシャルウェハの製造方法に関するものである。
III族窒化物半導体を利用した半導体デバイスとしては、発光ダイオードに代表される発光デバイス、高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）に代表される電子デバイスなどが各所で研究開発されている。また、最近では、高効率白色照明、殺菌、医療、環境汚染物質の高速処理などの分野で、III族窒化物半導体を用いた紫外発光デバイスに大きな期待が集まっている。
ところで、III族窒化物半導体結晶は、エピタキシャル成長用の基板として利用可能なバルク結晶（例えば、ＧａＮ自立基板、ＡｌＮ自立基板など）の低コスト化及び大口径化が難しく、異種材料からなる基板上にエピタキシャル成長させて利用されることが多い。紫外発光デバイスに関しては、サファイア基板上に窒化アルミニウム層をエピタキシャル成長させた基板を用いることが提案されている（例えば、特許文献１）。
しかしながら、III族窒化物半導体結晶とサファイア基板とは、格子定数が大きく異なる。このため、サファイア基板上にエピタキシャル成長させたIII族窒化物半導体結晶には、III族窒化物半導体結晶とサファイア基板との格子定数差に起因した貫通転位が生じてしまう。そこで、半導体デバイスにおいては、III族窒化物半導体結晶の結晶性の向上及びデバイス特性の向上が望まれている。
また、サファイア基板は、硬度が非常に高く、研磨などの加工が難しい。このため、紫外発光デバイスの一種である紫外発光ダイオードにおいては、エピタキシャル成長用の基板に、光取り出し効率を向上させるための加工を施すのが難しかった。
そのため、従来から、III族窒化物半導体結晶をエピタキシャル成長させる基板としては、シリコン基板も検討されている（例えば、特許文献２）。シリコン基板は、サファイア基板に比べて、微細加工や研磨などの加工が比較的容易であり、且つ、放熱性も優れている。また、現状では、シリコン基板は、サファイア基板や、III族窒化物半導体結晶基板（例えば、ＧａＮ基板、ＡｌＮ基板など）に比べて、大口径のものを安価に購入可能である。このため、シリコン基板上へのIII族窒化物半導体結晶の成長技術は、次世代の高効率の紫外発光デバイスの開発において重要な要素技術と考えられている。
特開２００９−５４７８０号公報 特開平５−３４３７４１号公報
シリコン基板上に窒化アルミニウム薄膜をエピタキシャル成長させる結晶成長法としては、膜厚制御性及び量産性の観点から、例えば、有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法が考えられる。
しかしながら、シリコン基板は、サファイア基板と同様、III族窒化物半導体との格子定数差が大きい。このため、エピタキシャル成長用の基板としてシリコン基板を用いた場合には、基板上に結晶性の良い単結晶のIII族窒化物半導体薄膜を形成することが難しく、結晶性の良い単結晶の窒化アルミニウム薄膜を形成することも難しかった。
ここで、本願発明者らは、ＭＯＶＰＥ法によって結晶性の良い高品質の窒化アルミニウム薄膜をシリコン基板上に成長させるためには、サファイア基板上に成長させる場合と同様に、基板温度を１２００℃以上とする必要があると推考した。
そして、本願発明者らは、シリコン基板上に窒化アルミニウム薄膜をＭＯＶＰＥ法により成長させる実験を繰り返し行い、窒化アルミニウム薄膜の表面の平坦性を光学顕微鏡及び走査型電子顕微鏡（scanning electron microscope：ＳＥＭ）により評価した。その結果、本願発明者らは、基板温度を１２００℃以上としても、窒化アルミニウム薄膜の表面の平坦性の再現性が低く、窒化アルミニウム薄膜の表面に突起が存在する場合があるという知見を得た。
本発明は上記事由に鑑みて為されたものであり、その目的は、シリコン基板上に形成される窒化アルミニウム薄膜の表面の平坦性の向上を図ることが可能なエピタキシャルウェハの製造方法を提供することにある。
本発明のエピタキシャルウェハの製造方法は、一表面が（１１１）面のシリコン基板を準備して減圧ＭＯＶＰＥ装置の反応炉内に配置した状態において、前記シリコン基板の温度である基板温度を５００℃以上１１５０℃未満の第１所定温度としてからアルミニウムの原料ガスであるトリメチルアルミニウムとキャリアガスであるＨ２ガスとを前記反応炉内に供給することによって、前記シリコン基板の前記一表面上にアルミニウム堆積物を形成する第１工程と、前記第１工程の後で前記基板温度を１２００℃以上１４００℃以下の第２所定温度としてから前記トリメチルアルミニウムとキャリアガスであるＨ２ガスと窒素の原料ガスであるアンモニアとを前記反応炉内に供給することによって、前記シリコン基板の前記一表面側に窒化アルミニウム薄膜をエピタキシャル成長させる第２工程とを備え、前記第１工程では、前記アルミニウム堆積物の堆積厚さを、０．２ｎｍよりも大きく且つ２０ｎｍよりも小さな値に設定するようにし、前記第１工程と前記第２工程とを連続的に行うことを特徴とする。
このエピタキシャルウェハの製造方法において、前記第１工程では前記Ｈ２ガスの流量に対する前記トリメチルアルミニウムの濃度を、０．０１０μｍｏｌ／Ｌ以上１．０μｍｏｌ／Ｌ以下とするのが好ましい。
本発明のエピタキシャルウェハの製造方法においては、シリコン基板上に形成する窒化アルミニウム薄膜の表面の平坦性の向上を図ることが可能になるという効果がある。
実施形態のエピタキシャルウェハの概略断面図である。 （ａ）はシリコン基板をＨ２ガス中において１３００℃の基板温度でアニールした後のシリコン基板の鳥瞰ＳＥＭ像図、（ｂ）はシリコン基板をＨ２ガス中において１３００℃の基板温度でアニールした後のシリコン基板の断面ＳＥＭ像図、（ｃ）はシリコン基板をＨ２ガス中において１２００℃の基板温度でアニールした後のシリコン基板の鳥瞰ＳＥＭ像図、（ｄ）はシリコン基板をＨ２ガス中において１２００℃の基板温度でアニールした後のシリコン基板の断面ＳＥＭ像図である。 比較例１における窒化アルミニウム薄膜の表面を光学顕微鏡により観察した表面形態図である。 実施例のエピタキシャルウェハにおける窒化アルミニウム薄膜の表面を光学顕微鏡により観察した表面形態図である。 （ａ）は比較例２における窒化アルミニウム薄膜の表面を光学顕微鏡により観察した表面形態図、（ｂ）は実施例のエピタキシャルウェハにおける窒化アルミニウム薄膜の表面を光学顕微鏡により観察した表面形態図、（ｃ）は比較例３における窒化アルミニウム薄膜の表面を光学顕微鏡により観察した表面形態図である。
以下では、本実施形態のエピタキシャルウェハ１について図１に基づいて説明する。
エピタキシャルウェハ１は、シリコン基板１１と、シリコン基板１１の一表面側に形成された窒化アルミニウム薄膜１３と、シリコン基板１１と窒化アルミニウム薄膜１３との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物１２とを備えている。
アルミニウム堆積物１２及びIII族窒化物半導体結晶である窒化アルミニウム薄膜１３は、減圧ＭＯＶＰＥ装置により形成されている。
エピタキシャルウェハ１は、III族窒化物半導体を利用した半導体デバイスの製造に利用することができ、例えば、紫外発光ダイオードなどの製造に利用することができる。つまり、エピタキシャルウェハ１には、ウェハサイズ及び紫外発光ダイオードのチップサイズに基づいた複数の紫外発光ダイオードを形成することができる。ここにおいて、エピタキシャルウェハ１は、その上に形成されるIII族窒化物半導体層の結晶性を向上させることが可能となる。
紫外発光ダイオードを製造する場合には、例えば、エピタキシャルウェハ１上に第１導電形の第１窒化物半導体層を形成し、その後、第１窒化物半導体層におけるエピタキシャルウェハ１側とは反対側にＡｌＧａＮ系材料からなる発光層を形成し、その後、発光層における第１窒化物半導体層側とは反対側に第２導電形の第２窒化物半導体層を形成する。その後、第１窒化物半導体層に電気的に接続された第１電極と、第２窒化物半導体層に電気的に接続された第２電極とを形成する。この例では、第１窒化物半導体層と発光層と第２窒化物半導体層とが、エピタキシャルウェハ１上のIII族窒化物半導体層を構成する。このIII族窒化物半導体層は、例えば、減圧ＭＯＶＰＥ装置により形成することができる。よって、アルミニウム堆積物１２と窒化アルミニウム薄膜１３とIII族窒化物半導体層とは、同一の減圧ＭＯＶＰＥ装置により形成することができる。第１電極及び第２電極は、例えば、蒸着装置などを利用して形成することができる。
発光層は、量子井戸構造を有していることが好ましい。量子井戸構造は、多重量子井戸構造でもよいし、単一量子井戸構造でもよい。発光層は、所望の発光波長の紫外光を発光するように井戸層のＡｌの組成を設定すればよい。ここにおいて、ＡｌＧａＮ系材料からなる発光層では、Ａｌの組成を変化させることにより、発光波長（発光ピーク波長）を２１０〜３６０ｎｍの範囲で任意の発光波長に設定することが可能である。例えば、所望の発光波長が２６５ｎｍ付近である場合には、Ａｌの組成を０．５０に設定すればよい。また、紫外発光ダイオードは、発光層を単層構造として、発光層と発光層の厚み方向の両側の層（例えば、ｎ形窒化物半導体層及びｐ形窒化物半導体層）とでダブルヘテロ構造が形成されるようにしてもよい。
第１窒化物半導体層は、第１導電形がｎ形の場合、ｎ形窒化物半導体層となる。ｎ形窒化物半導体層は、発光層へ電子を輸送するためのものである。ｎ形窒化物半導体層の膜厚は一例として２μｍに設定することができるが、特に限定するものではない。また、ｎ形窒化物半導体層は、ｎ形ＡｌxＧａ1-xＮ（０＜ｘ＜１）層である。ここで、ｎ形窒化物半導体層を構成するｎ形ＡｌxＧａ1-xＮ（０＜ｘ＜１）層のＡｌの組成であるｘは、発光層で発光する紫外光を吸収しない組成であれば、特に限定するものではない。なお、ｎ形窒化物半導体層の材料は、ＡｌＧａＮに限らず、発光層で発光する紫外光を吸収しない組成であれば、例えば、ＡｌＩｎＮ、ＡｌＧａＩｎＮなどでもよい。
第２窒化物半導体層は、第２導電形がｐ形の場合、ｐ形窒化物半導体層となる。ｐ形窒化物半導体層は、発光層へ正孔を輸送するためのものである。また、ｐ形窒化物半導体層は、ｐ形ＡｌyＧａ1-yＮ（０＜ｙ＜１）層である。ここで、ｐ形窒化物半導体層を構成するｐ形ＡｌyＧａ1-yＮ（０＜ｙ＜１）層のＡｌの組成であるｙは、発光層で発光する紫外光を吸収しない組成であれば、特に限定するものではない。ｐ形窒化物半導体層の膜厚は、２００ｎｍ以下が好ましく、１００ｎｍ以下が、より好ましい。
以下、エピタキシャルウェハ１の各構成要素について詳細に説明する。
シリコン基板１１は、結晶構造がダイヤモンド構造の単結晶シリコン基板である。単結晶シリコン基板としては、例えば、直径が５０〜３００ｍｍ、厚みが２００〜１０００μｍ程度のシリコンウェハを用いることができる。シリコン基板１１の導電形は、ｐ形、ｎ形のいずれでもよい。また、シリコン基板１１の抵抗率は、特に限定するものではない。
ところで、窒化アルミニウム薄膜１３は、シリコン基板１１側とは反対側の表面が（０００１）面であることが好ましい。このため、シリコン基板１１は、結晶性の良い窒化アルミニウム薄膜１３をエピタキシャル成長させるという観点から、窒化アルミニウム薄膜１３との格子整合性を考慮し、上記一表面が（１１１）面の単結晶シリコン基板を採用するのが好ましい。
シリコン基板１１は、（１１１）面からのオフ角が、０〜０．３°のものが好ましい。これにより、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成する際には、多数のアルミニウム核が島状に形成されるのを抑制することが可能となり、アルミニウム堆積物１２を層状の連続膜ないし連続膜に近い状態とすることが可能となる。結果的に、エピタキシャルウェハ１は、窒化アルミニウム薄膜１３の高品質化を図ることが可能となる。これは、アルミニウム堆積物１２を形成するために供給される原子が、シリコン基板１１の上記一表面上で拡散し安定な場所で堆積しやすくなり、シリコン基板１１のオフ角が小さいほどテラス幅が長く、核の密度を減少させやすくなるからであると推考される。
ところで、本願発明者らは、減圧ＭＯＶＰＥ装置によりシリコン基板１１上に窒化アルミニウム薄膜１３を直接成長させた場合に、１２００℃以上の基板温度で平坦性の良好な窒化アルミニウム薄膜１３が形成されない原因について鋭意研究を行った。その一環として、本願発明者らは、減圧ＭＯＶＰＥ装置の反応炉内にシリコン基板１１を配置した状態で、Ｈ２ガスのみを供給して１２００℃以上の基板温度でアニール時間を変えてアニールする実験を行った。そして、本願発明者らは、減圧ＭＯＶＰＥ装置から取り出した、アニール後のシリコン基板１１について、光学顕微鏡及びＳＥＭそれぞれによる観察を行った。光学顕微鏡による観察の結果、本願発明者らは、シリコン基板１１の上記一表面側に、多数の黒い斑点の存在を確認した。そこで、本願発明者らは、斑点が何であるのか特定するために、アニール後のシリコン基板１１について、ＳＥＭによる観察を行った。ＳＥＭによる観察の結果、本願発明者らは、上述の斑点が、突起であるという知見を得た。
アニール後のシリコン基板１１には、高さが１〜２μｍ程度の突起が形成されたものや、高さが０．１〜０．２μｍ程度の突起が形成されたものなど、様々であった。本願発明者らは、上述の実験の結果から、基板温度が高いほど突起の高さ寸法が大きくなり、アニール時間が長いほど突起の高さ寸法が大きくなるという知見を得た。また、本願発明者らは、上述の実験の結果から、シリコン基板１１の上記一表面に形成された突起の高さが、０．１μｍ以上であるという知見を得た。図２（ａ），（ｂ）は、高さが１〜２μｍ程度の突起が形成されたシリコン基板１１のＳＥＭ像図である。図２（ｃ），（ｄ）は、高さが０．１〜１μｍ程度の突起が形成されたシリコン基板１１のＳＥＭ像図である。
また、本願発明者らは、シリコン基板１１に形成された突起の組成を調べるために、エネルギ分散Ｘ線分光法（energy dispersive X-ray spectroscopy：ＥＤＸ）による組成分析を行った。ＥＤＸによる組成分析の結果、突起は、主な成分がシリコンと窒素であった。そして、本願発明者らは、突起が発生した原因として、減圧ＭＯＶＰＥ装置の反応炉内に残留していたアンモニアがシリコン基板１１と１２００℃以上の高温下で反応し、窒化シリコンが形成されたものと推考した。
また、本願発明者らは、これらの突起が、窒化アルミニウム薄膜１３上に形成するIII族窒化物半導体層のエピタキシャル成長を阻害し、III族窒化物半導体層を備えた半導体デバイスの性能及び歩留まりの低下を引き起こす原因であると推考した。
そして、本願発明者らは、シリコン基板１１の上記一表面に窒化シリコンが形成されるのを抑制し、且つ、高品質な単結晶の窒化アルミニウム薄膜１３を形成可能とするために、シリコン基板１１と窒化アルミニウム薄膜１３との間にアルミニウム堆積物１２を設けることを考えた。要するに、アルミニウム堆積物１２は、ＳｉＮ形成抑制層として設けてある。
アルミニウム堆積物１２の堆積厚さは、０．２ｎｍよりも大きく且つ２０ｎｍよりも小さいことが好ましい。ここにおいて、アルミニウム堆積物１２の堆積厚さは、予め実験的に求めたアルミニウム堆積物１２の堆積速度に、アルミニウム堆積物１２の堆積時間を乗じた値である。ここで、堆積速度については、堆積速度を求めるためにシリコン基板１１上に比較的厚く堆積させたアルミニウム堆積物１２をＳＥＭにより観察し、断面ＳＥＭ像から求めたアルミニウム堆積物１２の膜厚を、このアルミニウム堆積物１２の堆積時間で除することにより求めた値である。
アルミニウム堆積物１２の堆積厚さが０．２ｎｍよりも小さい値に設定されている場合には、アルミニウム堆積物１２の形成後に、シリコン基板１１の上記一表面側に窒化シリコンが形成されてしまう。これは、アルミニウム堆積物１２が島状などの非連続膜となるため、アルミニウム堆積物１２の形成後にＨ２ガスを供給しながら基板温度を窒化アルミニウム薄膜１３の成長温度まで上昇させる際に、シリコン基板１１が反応炉内に残留しているアンモニア（ＮＨ３）や、加熱された周辺部材（例えば、シリコン基板１１を保持するサセプタや、原料ガスの流路を形成する部材など）に付着している反応生成物（窒化物半導体）から脱離した窒素原子と反応してしまうためであると推考される。
また、アルミニウム堆積物１２の堆積厚さが２０ｎｍよりも大きい値に設定されている場合には、窒化アルミニウム薄膜１３の表面の平坦性の低下の原因となる。これは、窒化アルミニウム薄膜１３を形成する際の基板温度が１２００℃以上であるため、窒化アルミニウム薄膜１３の形成前にアルミニウム堆積物１２の表面の平坦性が低下してしまうためであると推考される。
窒化アルミニウム薄膜１３は、その上に形成する窒化物半導体層の貫通転位を低減するとともに窒化物半導体層の残留歪みを低減するためのバッファ層として利用することができる。窒化アルミニウム薄膜１３は、シリコン基板１１の上記一表面上のアルミニウム堆積物１２を覆うように、上述の減圧ＭＯＶＰＥ装置により形成する。窒化アルミニウム薄膜１３を成長させる際には、減圧ＭＯＶＰＥ装置の反応炉内に、アルミニウムの原料ガスと窒素の原料ガスとを供給する。アルミニウムの原料ガスは、トリメチルアルミニウム（trimethyl aluminum：ＴＭＡ）である。ＴＭＡの分解温度は、３００℃である。窒素の原料ガスは、ＮＨ３である。
窒化アルミニウム薄膜１３の膜厚は、例えば、１００ｎｍ〜１０μｍ程度の範囲で設定するのが好ましい。窒化アルミニウム薄膜１３の膜厚は、表面の平坦性を考慮して１００ｎｍ以上とするのが好ましい。また、窒化アルミニウム薄膜１３の膜厚は、格子不整合に起因したクラックの発生を防止する観点から、１０μｍ以下であることが好ましい。
なお、窒化アルミニウム薄膜１３は、この窒化アルミニウム薄膜１３を形成する際に不可避的に混入されるＨ、Ｃ、Ｏ、Ｓｉ、Ｆｅなどの不純物が存在してもよい。また、窒化アルミニウム薄膜１３は、導電性制御のために意図的に導入されるＳｉ、Ｇｅ、Ｂｅ、Ｍｇ、Ｚｎ、Ｃなどの不純物を含んでもよい。
以下では、本実施形態のエピタキシャルウェハ１の製造方法について説明する。
（１）シリコン基板１１を反応炉に導入する工程
この工程では、上記一表面が（１１１）面であるシリコン基板１１を減圧ＭＯＶＰＥ装置の反応炉内に導入する。この工程では、反応炉へのシリコン基板１１の導入前に、シリコン基板１１に対して薬品による前処理を行うことにより、シリコン基板１１の表面を清浄化することが好ましい。前処理としては、例えば、硫酸過水により有機物の除去を行い、その後、フッ酸により酸化物の除去を行う。また、この工程では、反応炉へシリコン基板１１を導入した後、反応炉の内部の真空引きを行う。その後には、Ｎ２ガスなどを反応炉内へ流すことによって反応炉内をＮ２ガスで満たしてから、排気するようにしてもよい。
（２）アルミニウム堆積物１２を形成する工程（第１工程）
この工程は、反応炉内の圧力を第１所定圧力に減圧した後、反応炉内を規定圧力に保ちながらシリコン基板１１の温度である基板温度を、アルミニウム堆積物１２を堆積させる第１所定温度まで昇温する。この工程は、その後、反応炉内の圧力を第１所定圧力に保ちながら基板温度を第１所定温度で保持した状態で、アルミニウムの原料であるＴＭＡ及びキャリアガスであるＨ２ガスを第１所定時間だけ反応炉内に供給することによって、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成する。第１所定圧力は、例えば、１０ｋＰａ≒７６Ｔｏｒｒとすることができるが、これに限らず、例えば、１ｋＰａ〜４０ｋＰａ程度の範囲で設定することができる。第１所定温度は、例えば、９００℃に設定することができるが、これに限らず、３００℃以上１２００℃未満の温度範囲内で設定するのが好ましい。これは、基板温度が１２００℃未満であれば、１２００℃以上の高温下でのシリコン基板１１と残留ＮＨ３などとの反応を防止することが可能となり、窒化シリコンの突起が発生するのを抑制することができるからである。また、これは、基板温度を３００℃とすればＴＭＡが分解しアルミニウム原子が単独でシリコン基板１１上に到達可能となり、アルミニウム堆積物１２を形成することが可能となるからである。ところで、第１所定温度は、５００℃〜１１５０℃程度の温度範囲で設定するのが、より好ましい。これは、基板温度が１１５０℃よりも高い場合には、基板温度が高温側へオーバーシュートしたり変動したときに、１２００℃以上となる懸念が生じるからである。また、これは、基板温度を５００℃以上とすれば、ＴＭＡの分解効率を向上させることができ略１００％の分解効率とさせることができるからである。第１所定時間は、例えば、６秒に設定することができるが、これに限らず、例えば、３秒〜２０秒程度の範囲で設定することが好ましい。この工程では、キャリアガスであるＨ２ガスの流量に対するＴＭＡの濃度を、例えば、０．０１０μｍｏｌ／Ｌ以上１．０μｍｏｌ／Ｌ以下とすることが好ましい。このＴＭＡの濃度が０．０１０μｍｏｌ／Ｌ未満の場合には、アルミニウムがシリコン基板１１の上記一表面の全体に行き渡り難くなり、アルミニウム堆積物１２が形成されない箇所ができたり、アルミニウム堆積物１２の堆積厚さが薄い箇所ができてしまい、結果的に窒化アルミニウム薄膜１３を形成する前に窒化シリコンの突起が形成されてしまう。また、ＴＭＡの濃度が１．０μｍｏｌ／Ｌよりも高い場合には、アルミニウム堆積物１２の表面が荒れてしまい、その上に形成される窒化アルミニウム薄膜１３の表面も荒れてしまうためである。
なお、エピタキシャルウェハ１の製造方法においては、反応炉内に導入されたシリコン基板１１の基板温度を、第１工程の前に、規定の熱処理温度（例えば、９００℃）まで昇温し、さらに、この熱処理温度での加熱によりシリコン基板１１の上記一表面を清浄化するようにしてもよい。この場合には、反応炉内へＨ2ガスを供給した状態でシリコン基板１１を加熱することにより、清浄化を効果的に行うことができる。
（３）窒化アルミニウム薄膜１３を形成する工程（第２工程）
この工程では、第１工程の後で基板温度を１２００℃以上１４００℃以下の第２所定温度としてからＴＭＡ及び窒素の原料ガスであるＮＨ３を反応炉内に供給することによって、シリコン基板１１の上記一表面側に窒化アルミニウム薄膜１３を形成する。
より具体的に説明すれば、この工程では、シリコン基板１１の基板温度を、第２所定温度に設定する。この第２所定温度は、欠陥の少ない高品質な窒化アルミニウム薄膜１３を形成するために、１３００℃に設定しているが、これに限らず、１２００℃以上１４００℃以下の温度範囲で設定することが好ましく、１２５０〜１３５０℃の温度範囲で設定することが、より好ましい。この工程では、基板温度が１２００℃未満の場合、欠陥の少ない高品質の窒化アルミニウム薄膜１３を形成することができない。また、基板温度が１４００℃よりも高温になると、窒化アルミニウム薄膜の表面が荒れてしまい、平坦性が低下する。
この工程では、例えば、反応炉内にＨ２ガスのみを供給して反応炉内の圧力を第２所定圧力に保ちながら基板温度を第１所定温度から第２所定温度まで上昇させる。第２所定圧力は、第１所定圧力と同じ値が好ましいが、異なる値でもよい。この工程では、その後、基板温度を第２所定温度で保持した状態で、アルミニウムの原料であるＴＭＡ、ＴＭＡのキャリアガスであるＨ２ガス及び窒素の原料であるＮＨ３を反応炉内へ供給して窒化アルミニウム薄膜１３を形成する（エピタキシャル成長させる）。
この工程では、ＴＭＡとＮＨ３とを同時に供給して窒化アルミニウム薄膜１３をエピタキシャル成長させる成長方法（以下、同時供給成長法と称する）を採用している。この工程では、同時供給成長法に限らず、例えば、ＴＭＡとＮＨ３との供給タイミングをずらして窒化アルミニウム薄膜１３をエピタキシャル成長させる成長方法（以下、交互供給成長法と称する）を採用してもよい。また、この工程では、同時供給成長法と交互供給成長法とを時系列的に組み合わせてもよい。また、この工程では、ＴＭＡを連続して供給し且つＮＨ３を間欠的に供給して成長させる成長方法（以下、パルス供給成長法と称する）を採用してもよいし、同時供給成長法とパルス供給成長法とを時系列的に組み合わせてもよい。ＴＭＡとＮＨ３とのモル比を表すＶ/III比は、同時供給成長法、交互供給成長法、パルス供給成長法のいずれの場合でも、１以上５０００以下であることが好ましい。この工程における規定圧力（成長圧力）の値は、一例であり、特に限定するものではない。なお、窒化アルミニウム薄膜１３の表面の平坦性を左右する基板温度以外のパラメータとして、Ｖ／III比、ＴＭＡの供給量、成長圧力なども考えられるが、基板温度が最も本質的なパラメータであると考えられる。
（１）の工程において減圧ＭＯＶＰＥ装置の反応炉内にシリコン基板１１を導入した後、（３）の工程が終了するまでは、減圧ＭＯＶＰＥ装置の反応炉内で連続的に行うことで、エピタキシャルウェハ１が製造される。このエピタキシャルウェハ１を直ちに紫外発光ダイオードの製造に供する場合には、減圧ＭＯＶＰＥ装置からエピタキシャルウェハ１を取り出さずに、このエピタキシャルウェハ１上に上述の第１窒化物半導体層、発光層及び第２窒化物半導体層などからなるIII族窒化物半導体層を順次形成し、その後、基板温度を室温付近まで降温させ、減圧ＭＯＶＰＥ装置から取り出すようにすればよい。
以上説明した本実施形態のエピタキシャルウェハ１は、シリコン基板１１と、シリコン基板１１の一表面側に形成された窒化アルミニウム薄膜１３と、シリコン基板１１と窒化アルミニウム薄膜１３との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物１２とを備えている。これにより、エピタキシャルウェハ１は、窒化アルミニウム薄膜１３の形成前にシリコン基板１１の上記一表面側に窒化シリコンが形成されるのを抑制することが可能となり、シリコン基板１１上に形成される窒化アルミニウム薄膜１３の表面の平坦性の向上を図ることが可能となる。
また、本実施形態のエピタキシャルウェハ１の製造方法は、シリコン基板１１を準備して減圧ＭＯＶＰＥ装置の反応炉内に配置した状態において、第１工程、第２工程を順次行う。第１工程は、シリコン基板１１の温度である基板温度を３００℃以上１２００℃未満の第１所定温度としてからアルミニウムの原料ガスであるＴＭＡを反応炉内に供給することによって、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成する。第２工程は、シリコン基板１１の基板温度を１２００℃以上１４００℃以下の第２所定温度としてからＴＭＡ及び窒素の原料ガスであるＮＨ３を反応炉内に供給することによって、シリコン基板１１の上記一表面側に窒化アルミニウム薄膜１３を形成する。しかして、本実施形態のエピタキシャルウェハ１の製造方法では、第２工程の前に第１工程を設けることにより、シリコン基板１１の上記一表面側に窒化シリコンが形成されるのを抑制することが可能となり、シリコン基板１１上に形成する窒化アルミニウム薄膜１３の表面の平坦性の向上を図ることが可能になる。
本実施形態のエピタキシャルウェハ１の製造方法において、第１工程では、アルミニウム堆積物１２の堆積厚さを、０．２ｎｍよりも大きく且つ２０ｎｍよりも小さな値に設定することが好ましい。これにより、エピタキシャルウェハ１の製造方法では、シリコン基板１１上に形成する窒化アルミニウム薄膜１３の表面の平坦性の向上を図ることが可能になる。ここにおいて、第１工程では、キャリアガスであるＨ２ガスの流量に対するＴＭＡの濃度を、０．０１０μｍｏｌ／Ｌ以上１．０μｍｏｌ／Ｌ以下とすることが好ましい。これにより、エピタキシャルウェハ１の製造方法では、シリコン基板１１上に形成する窒化アルミニウム薄膜１３の表面の平坦性の向上を図ることが可能になる。
（実施例）
実施例では、実施形態において説明したエピタキシャルウェハ１の製造方法に基づいてエピタキシャルウェハ１を製造した。
シリコン基板１１としては、導電形がｎ形、比抵抗が１〜３Ω・ｃｍ、厚さが４３０μｍ、上記一表面が（１１１）面のシリコンウェハを準備した。
減圧ＭＯＶＰＥ装置にシリコン基板１１を導入する前の前処理としては、硫酸過水により有機物の除去を行い、その後、フッ酸により酸化物の除去を行った。
反応炉へシリコン基板１１を導入した後には、反応炉の内部の真空引きを行い、その後、反応炉内の圧力を第１所定圧力である１０ｋＰａに減圧した後、反応炉内を第１所定圧力に保ちながら基板温度を、第１所定温度である９００℃まで昇温した。第１工程では、反応炉内の圧力を第１所定圧力に保ちながら基板温度を９００℃で保持した状態で、ＴＭＡ及びＨ２ガスを第１所定時間である６秒だけ反応炉内に供給することによって、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成した。アルミニウム堆積物１２を形成する第１工程では、ＴＭＡの流量を標準状態で０．０２Ｌ／ｍｉｎ、つまり、２０ＳＣＣＭ（standard cc per minute）、Ｈ２ガスの流量を標準状態で１００Ｌ／ｍｉｎ、つまり、１００ＳＬＭ（standard liter per minute）にそれぞれ設定した。ここで、Ｈ２ガスの流量に対するＴＭＡの濃度は、０．２８μｍｏｌ／Ｌである。
アルミニウム堆積物１２を形成した後には、基板温度を第２所定温度である１３００℃まで昇温し、反応炉内の圧力を第１所定圧力と同じ第２所定圧力（１０ｋＰａ）に保ちながら基板温度を１３００℃で保持した状態で、ＴＭＡ、Ｈ２ガス及びＮＨ３を反応炉内に供給することによって、膜厚が約３００ｎｍの窒化アルミニウム薄膜１３を形成した。窒化アルミニウム薄膜１３を形成する第２工程では、ＴＭＡの流量を標準状態で０．１Ｌ／ｍｉｎ、Ｈ２ガスの流量を標準状態で１００Ｌ／ｍｉｎ、ＮＨ３の流量を標準状態で１Ｌ／ｍｉｎにそれぞれ設定した。
(比較例１)
実施例と同仕様のシリコン基板１１を準備した。減圧ＭＯＶＰＥ装置にシリコン基板１１を導入する前の前処理は、実施例と同じとした。反応炉へシリコン基板１１を導入した後には、反応炉の内部の真空引きを行い、その後、反応炉内の圧力を第２所定圧力（１０ｋＰａ）に減圧した後、反応炉内を第２所定圧力に保ちながら基板温度を、第２所定温度である１３００℃まで昇温し、実施例と同じ条件で窒化アルミニウム薄膜１３を形成した。
(比較例２)
実施例と同仕様のシリコン基板１１を準備した。減圧ＭＯＶＰＥ装置にシリコン基板１１を導入する前の前処理は、実施例と同じとした。反応炉へシリコン基板１１を導入した後には、反応炉の内部の真空引きを行い、その後、反応炉内の圧力を第１所定圧力（１０ｋＰａ）に減圧した後、反応炉内を第１所定圧力に保ちながら基板温度を、第１所定温度である９００℃まで昇温した。第１工程では、反応炉内の圧力を第１所定圧力に保ちながら基板温度を９００℃で保持した状態で、ＴＭＡ及びＨ２ガスを第１所定時間である６秒だけ反応炉内に供給することによって、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成した。アルミニウム堆積物１２を形成する第１工程では、ＴＭＡの流量を標準状態で０．０００７Ｌ／ｍｉｎ、つまり、０．７ＳＣＣＭ、Ｈ２ガスの流量を標準状態で１００Ｌ／ｍｉｎ、つまり、１００ＳＬＭにそれぞれ設定した。ここで、Ｈ２ガスの流量に対するＴＭＡの濃度は、０．００９８μｍｏｌ／Ｌである。なお、このアルミニウム堆積物１２の堆積条件は、堆積厚さを０．２ｎｍに設定した場合である。
アルミニウム堆積物１２を形成した後には、基板温度を第２所定温度である１３００℃まで昇温し、実施例と同じ条件で窒化アルミニウム薄膜１３を形成した。
(比較例３)
実施例と同仕様のシリコン基板１１を準備した。減圧ＭＯＶＰＥ装置にシリコン基板１１を導入する前の前処理は、実施例と同じとした。反応炉へシリコン基板１１を導入した後には、反応炉の内部の真空引きを行い、その後、反応炉内の圧力を第１所定圧力（１０ｋＰａ）に減圧した後、反応炉内を第１所定圧力に保ちながら基板温度を、第１所定温度である９００℃まで昇温した。第１工程では、反応炉内の圧力を第１所定圧力に保ちながら基板温度を９００℃で保持した状態で、ＴＭＡ及びＨ２ガスを第１所定時間である６秒だけ反応炉内に供給することによって、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成した。アルミニウム堆積物１２を形成する第１工程では、ＴＭＡの流量を標準状態で０．０８Ｌ／ｍｉｎ、つまり、８０ＳＣＣＭ、Ｈ２ガスの流量を標準状態で１００Ｌ／ｍｉｎ、つまり、１００ＳＬＭにそれぞれ設定した。ここで、Ｈ２ガスの流量に対するＴＭＡの濃度は、１．１μｍｏｌ／Ｌである。なお、このアルミニウム堆積物１２の堆積条件は、堆積厚さを２０ｎｍに設定した場合である。
アルミニウム堆積物１２を形成した後には、基板温度を第２所定温度である１３００℃まで昇温し、実施例と同じ条件で窒化アルミニウム薄膜１３を形成した。
比較例１の製造方法で作製したシリコン基板１１上の窒化アルミニウム薄膜１３の表面は、光学顕微鏡で観察したところ、図３に示すように、黒い斑点が多数発生していた。この斑点は、ＳＥＭによる観察結果から、高さが０．１μｍ以上の突起であることがわかった。また、ＥＤＸによる組成分析により、この突起の主な成分は、シリコンと窒素であることが分かった。これに対して、実施例の製造方法で作製したシリコン基板１１上の窒化アルミニウム薄膜１３の表面は、光学顕微鏡で観察した結果、図４に示すような鏡面が得られていた。
図５は、比較例２、実施例及び比較例３で形成した窒化アルミニウム薄膜１３それぞれの表面を光学顕微鏡により観察した結果を示している。
比較例２の窒化アルミニウム薄膜１３の表面には、図５（ａ）に示すように、突起（黒い斑点）が観察されたのに対し、実施例の窒化アルミニウム薄膜１３の表面は、図５（ｂ）に示すような鏡面であり、突起は存在しなかった。なお、比較例２の窒化アルミニウム薄膜１３の表面の突起の数は、窒化アルミニウム薄膜１３の面内全体で１０個であった。これにより、比較例２では、比較例１に比べて、窒化シリコンの形成がほとんど抑制されているものと推考される。そのため、第１工程におけるＴＭＡのＨ２ガスの流量に対する濃度は、０．０１０μｍｏｌ／Ｌ以上が望ましいと考えられる。
比較例３の窒化アルミニウム薄膜１３の表面には、図５（ｃ）に示すように、突起が見られないものの、やや荒れが見られた。窒化アルミニウム薄膜１３の表面が荒れた原因としては、シリコン基板１１の表面で過剰に堆積されたアルミニウム堆積物１２の表面が、第２工程の基板温度に起因して荒れてしまったことが影響したものと考えられる。そのため、第１工程におけるＴＭＡのＨ２ガスの流量に対する濃度は、１．０μｍｏｌ／Ｌ以下が望ましいと考えられる。
１ エピタキシャルウェハ
１１ シリコン基板
１２ アルミニウム堆積物
１３ 窒化アルミニウム薄膜

Claims (1)

  1. 一表面が（１１１）面のシリコン基板を準備して減圧ＭＯＶＰＥ装置の反応炉内に配置した状態において、前記シリコン基板の温度である基板温度を５００℃以上１１５０℃未満の第１所定温度としてからアルミニウムの原料ガスであるトリメチルアルミニウムとキャリアガスであるＨ２ガスとを前記反応炉内に供給することによって、前記シリコン基板の前記一表面上にアルミニウム堆積物を形成する第１工程と、
    前記第１工程の後で前記基板温度を１２００℃以上１４００℃以下の第２所定温度としてから前記トリメチルアルミニウムとキャリアガスであるＨ２ガスと窒素の原料ガスであるアンモニアとを前記反応炉内に供給することによって、前記シリコン基板の前記一表面側に窒化アルミニウム薄膜をエピタキシャル成長させる第２工程とを備え、
    前記第１工程では、前記アルミニウム堆積物の堆積厚さを、０．２ｎｍよりも大きく且つ２０ｎｍよりも小さな値に設定するようにし、
    前記第１工程と前記第２工程とを連続的に行うようにし、
    前記第１工程では前記Ｈ ２ ガスの流量に対する前記トリメチルアルミニウムの濃度を、０．０１０μｍｏｌ／Ｌ以上１．０μｍｏｌ／Ｌ以下とする
    ことを特徴とするエピタキシャルウェハの製造方法。
JP2012196104A 2012-09-06 2012-09-06 エピタキシャルウェハの製造方法 Expired - Fee Related JP6090899B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012196104A JP6090899B2 (ja) 2012-09-06 2012-09-06 エピタキシャルウェハの製造方法
PCT/JP2013/001502 WO2014038105A1 (ja) 2012-09-06 2013-03-08 エピタキシャルウェハ及びその製造方法
US14/426,351 US20150221502A1 (en) 2012-09-06 2013-03-08 Epitaxial wafer and method for producing same
KR1020157008566A KR20150052246A (ko) 2012-09-06 2013-03-08 에피택시얼 웨이퍼 및 그 제조 방법
TW102109924A TW201411698A (zh) 2012-09-06 2013-03-20 磊晶晶圓及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012196104A JP6090899B2 (ja) 2012-09-06 2012-09-06 エピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2014053411A JP2014053411A (ja) 2014-03-20
JP6090899B2 true JP6090899B2 (ja) 2017-03-08

Family

ID=50236746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012196104A Expired - Fee Related JP6090899B2 (ja) 2012-09-06 2012-09-06 エピタキシャルウェハの製造方法

Country Status (5)

Country Link
US (1) US20150221502A1 (ja)
JP (1) JP6090899B2 (ja)
KR (1) KR20150052246A (ja)
TW (1) TW201411698A (ja)
WO (1) WO2014038105A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6185398B2 (ja) 2014-01-31 2017-08-23 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
KR102416870B1 (ko) 2014-11-07 2022-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
JP6540270B2 (ja) * 2015-06-24 2019-07-10 株式会社デンソー 炭化珪素半導体のエピタキシャル成長装置
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403194B2 (ja) * 1991-12-26 2003-05-06 キヤノン株式会社 Ｃｖｄ装置及びｃｖｄ法
JPH10242055A (ja) * 1997-02-26 1998-09-11 Agency Of Ind Science & Technol 窒化物半導体成膜方法
JP3707211B2 (ja) * 1997-07-24 2005-10-19 富士電機ホールディングス株式会社 Ｉｉｉ族窒化物半導体薄膜の製造方法
JP4277361B2 (ja) * 1999-05-20 2009-06-10 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
GB9916549D0 (en) * 1999-07-14 1999-09-15 Arima Optoelectronics Corp Epitaxial growth method of semiconductors on highly lattice mismatched substrates using the buffer layer with solid-liquid phase transition
JP2003332126A (ja) * 2002-05-13 2003-11-21 National Institute Of Advanced Industrial & Technology 磁性材料及びその製造方法
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7910937B2 (en) * 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
JP2012054427A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 化合物半導体の製造方法

Also Published As

Publication number Publication date
KR20150052246A (ko) 2015-05-13
US20150221502A1 (en) 2015-08-06
WO2014038105A1 (ja) 2014-03-13
JP2014053411A (ja) 2014-03-20
TW201411698A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
JP6120204B2 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP5549338B2 (ja) 紫外光放射用窒素化合物半導体ｌｅｄおよびその製造方法
US8692287B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
JP2008109084A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
US20110204411A1 (en) Crystal growth method and semiconductor light emitting device
JP6090899B2 (ja) エピタキシャルウェハの製造方法
JP5911727B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2010199236A (ja) 発光素子の製造方法および発光素子
JP2012204540A (ja) 半導体装置およびその製造方法
JP4974635B2 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
TW201543548A (zh) 半導體基板、半導體基板的製造方法以及半導體裝置
WO2011099469A1 (ja) 構造体、及び半導体基板の製造方法
JP4284944B2 (ja) 窒化ガリウム系半導体レーザ素子の製造方法
JP2004096021A (ja) Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2008098245A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP2005101623A (ja) Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP5706696B2 (ja) 発光素子の製造方法及び発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170203

R150 Certificate of patent or registration of utility model

Ref document number: 6090899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees