Nothing Special   »   [go: up one dir, main page]

JP6089557B2 - Electronic component module - Google Patents

Electronic component module Download PDF

Info

Publication number
JP6089557B2
JP6089557B2 JP2012224748A JP2012224748A JP6089557B2 JP 6089557 B2 JP6089557 B2 JP 6089557B2 JP 2012224748 A JP2012224748 A JP 2012224748A JP 2012224748 A JP2012224748 A JP 2012224748A JP 6089557 B2 JP6089557 B2 JP 6089557B2
Authority
JP
Japan
Prior art keywords
wiring
mounting surface
conductor
land
proximity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012224748A
Other languages
Japanese (ja)
Other versions
JP2014078578A (en
Inventor
祐貴 若林
祐貴 若林
真大 小澤
真大 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012224748A priority Critical patent/JP6089557B2/en
Publication of JP2014078578A publication Critical patent/JP2014078578A/en
Application granted granted Critical
Publication of JP6089557B2 publication Critical patent/JP6089557B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、ICチップを固定して配線するための基板を備えた電子部品モジュールに関する。   The present invention relates to an electronic component module including a substrate for fixing and wiring an IC chip.

従来の電子部品モジュール(以下、単にモジュールという)としては、ICチップ(パッケージ)が回路基板にはんだで実装されている電子装置がある(例えば、特許文献1を参照)。   As a conventional electronic component module (hereinafter simply referred to as a module), there is an electronic device in which an IC chip (package) is mounted on a circuit board with solder (see, for example, Patent Document 1).

近年、この種のモジュールの小型化および高機能化が進められている。小型化等を進めるには、特に、ICチップの多端子化、および端子間ピッチの狭小化が必要になってくる。この場合、ICチップの端子と基板上のランド電極との接合部分の面積は小さくなり、これらの間で十分な接合強度を得ることが難しくなってきている。   In recent years, miniaturization and high functionality of this type of module have been promoted. In order to advance miniaturization and the like, in particular, it is necessary to increase the number of terminals of an IC chip and to reduce the pitch between terminals. In this case, the area of the bonding portion between the IC chip terminal and the land electrode on the substrate becomes small, and it has become difficult to obtain sufficient bonding strength between them.

また、モジュール単体のサイズが小さいことから、モジュールは、大略的には、以下の(1),(2)の工程で製造される。
(1)一枚の集合基板に、多数のモジュール分の電子部品(ICチップや他の受動素子を含む)が実装される。
(2)電子部品が実装された集合基板が個々のモジュールに分割される。
In addition, since the size of a single module is small, the module is generally manufactured by the following steps (1) and (2).
(1) A large number of electronic components (including IC chips and other passive elements) are mounted on a single assembly board.
(2) A collective board on which electronic components are mounted is divided into individual modules.

特開2003−92312号公報JP 2003-92312 A

しかしながら、分割時の衝撃で基板に発生したクラック等により、接合部分に負荷がかかるため、従来のモジュールには接合不良を引き起こすという問題点があった。また、落下衝撃等に対しても、充分な接合強度を得ることが難しいという問題点もあった。   However, since a load is applied to the joining portion due to a crack or the like generated in the substrate due to an impact at the time of division, the conventional module has a problem of causing a joining failure. In addition, there is a problem that it is difficult to obtain a sufficient bonding strength against a drop impact or the like.

それゆえに、本発明の目的は、外部から加わった力から接合部分を保護可能な電子部品モジュールを提供することである。   SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an electronic component module capable of protecting a joint portion from an externally applied force.

上記目的を達成するために、本発明の一局面は、所定面の一辺に近接して形成された近接端子と、前記所定面において該近接端子と異なる位置に形成された非近接端子とを含む、ICチップと、実装面と、前記実装面の一辺に沿って形成され、前記近接端子が接合する近接ランドと、前記実装面において該近接ランドとは異なる位置に形成され、前記非近接端子が接合する非近接ランドと、前記近接ランドおよび前記非近接ランドとは異なる位置に形成された平面導体と、を含むフレキシブル基板と、前記実装面の法線方向からの平面視で、前記近接ランドと前記実装面の一辺との間に延在するように、該実装面に形成される配線/保護導体と、を備え、前記配線/保護導体の一方端は、前記近接ランドまたは前記非近接ランドを介して、前記近接端子または前記非近接端子と接続され、該配線/保護導体の他方端は、前記平面導体に接続され、前記法線方向からの平面視で、前記所定面の一辺と前記実装面の一辺との間には、電子部品が実装されず、かつ、前記近接ランドと前記実装面の一辺との間には、配線/保護導体以外の導体が形成されておらず前記ICチップの一辺は、前記法線方向からの平面視で、前記配線/保護導体と重なっているTo achieve the above object, one aspect of the present invention includes a proximity terminal formed close to one side of a predetermined surface and a non-proximity terminal formed at a position different from the proximity terminal on the predetermined surface. An IC chip, a mounting surface, a proximity land formed along one side of the mounting surface, and the proximity terminal to which the proximity terminal is joined, and the non-proximity terminal is formed at a position different from the proximity land on the mounting surface. A non-proximity land to be joined; a flexible substrate including the proximity land and a planar conductor formed at a position different from the non-proximity land; and the proximity land in plan view from the normal direction of the mounting surface. A wiring / protective conductor formed on the mounting surface so as to extend between one side of the mounting surface, and one end of the wiring / protective conductor includes the adjacent land or the non-adjacent land. Through Connected to the proximity terminal or the non-proximity terminal, the other end of the wiring / protective conductor is connected to the planar conductor, and in plan view from the normal direction, one side of the predetermined surface and one side of the mounting surface between the electronic component is not mounted, and between one side of the mounting surface and the proximity lands Orazu formed conductor other than the wiring / protective conductor, one side of the IC chip, It overlaps with the wiring / protective conductor in a plan view from the normal direction .

前記配線/保護導体の一方端は、前記近接ランドまたは前記非近接ランドを介して、前記近接端子または前記非近接端子と接続され、該配線/保護導体の他方端は、前記平面導体に接続される。   One end of the wiring / protection conductor is connected to the proximity terminal or the non-proximity terminal via the proximity land or the non-proximity land, and the other end of the wiring / protection conductor is connected to the planar conductor. The

また、前記法線方向からの平面視で、前記所定面の一辺と前記実装面の一辺との間には、電子部品が実装されず、かつ、前記近接ランドと前記実装面の一辺との間には、配線/保護導体以外の導体が形成されていない。   Further, in a plan view from the normal direction, no electronic component is mounted between one side of the predetermined surface and one side of the mounting surface, and between the adjacent land and one side of the mounting surface. No conductor other than the wiring / protective conductor is formed.

上記局面によれば、配線/保護導体を備えることにより、近接端子および近接ランドの接合部分と、非近接端子および非近接ランドの接合部分とを、外部から基板に加わった力から保護可能な電子部品モジュールを提供することができる。   According to the above aspect, by providing the wiring / protective conductor, it is possible to protect the junction between the proximity terminal and the proximity land and the junction between the non-proximity terminal and the non-proximity land from the force applied to the substrate from the outside. A component module can be provided.

また、配線/保護導体は、上記各接合部分の保護だけでなく、配線として信号伝達にも用いられるため、実装面のスペースを効率的に利用することも可能となる。   Further, since the wiring / protective conductor is used not only for the protection of each joint portion but also for signal transmission as a wiring, the space on the mounting surface can be used efficiently.

第一実施形態に係る電子部品モジュールの正面図である。It is a front view of the electronic component module which concerns on 1st embodiment. 図1Aの電子部品モジュールの上面図である。It is a top view of the electronic component module of FIG. 1A. 図1Aに示すICチップの底面図である。It is a bottom view of the IC chip shown in FIG. 1A. 図1Bに示す各電子部品を取り除いた時の基板の上面図である。It is a top view of a board | substrate when each electronic component shown to FIG. 1B is removed. 第一変形例に係る電子部品モジュールの正面図である。It is a front view of the electronic component module which concerns on a 1st modification. 図2Aの電子部品モジュールの上面図である。It is a top view of the electronic component module of FIG. 2A. 図2Aの基板の内層上に形成された配線/保護導体を示す横断面図である。FIG. 2B is a cross-sectional view showing a wiring / protective conductor formed on the inner layer of the substrate of FIG. 2A. 第二変形例に係る電子部品モジュールの実装面を示す上面図である。It is a top view which shows the mounting surface of the electronic component module which concerns on a 2nd modification. 第二変形例に係る電子部品モジュールの内層を示す上面図である。It is a top view which shows the inner layer of the electronic component module which concerns on a 2nd modification.

(はじめに)
まず、各図に示されるX軸、Y軸およびZ軸について説明する。X軸、Y軸およびZ軸は互いに直交する。Z軸は、基板4の実装面4aの法線方向を示す。便宜上、Z軸の負方向側を下側(D)とし、Z軸の正方向側を上側(U)とする。また、X軸は左右方向を示す。特に、X軸の正方向側を右側(R)とし、負方向側を左側(L)とする。また、Y軸は前後方向を示す。特に、Y軸の正方向側を奥方向(F)とし、負方向側を手前方向(N)とする。
(Introduction)
First, the X axis, Y axis, and Z axis shown in each figure will be described. The X axis, the Y axis, and the Z axis are orthogonal to each other. The Z axis indicates the normal direction of the mounting surface 4 a of the substrate 4. For convenience, the negative direction side of the Z axis is defined as the lower side (D), and the positive direction side of the Z axis is defined as the upper side (U). The X axis indicates the left-right direction. In particular, the positive direction side of the X axis is the right side (R), and the negative direction side is the left side (L). The Y axis indicates the front-rear direction. In particular, the positive direction side of the Y axis is the back direction (F), and the negative direction side is the front direction (N).

(第一実施形態に係るモジュールの構成)
図1Aおよび図1Bは、本発明の第一実施形態に係る電子部品モジュール(以下、単にモジュールという)1の正面図および上面図である。また、図1Cは、図1A等に示すICチップ2の底面図である。また、図1Dは、図1Bに示すICチップ2および他の電子部品3を取り除いた時の基板4の上面図である。
(Configuration of module according to the first embodiment)
1A and 1B are a front view and a top view of an electronic component module (hereinafter simply referred to as a module) 1 according to a first embodiment of the present invention. FIG. 1C is a bottom view of the IC chip 2 shown in FIG. 1A and the like. FIG. 1D is a top view of the substrate 4 when the IC chip 2 and other electronic components 3 shown in FIG. 1B are removed.

上記各図において、モジュール1は、マザー基板上に実装可能に構成され、ICチップ2と、他の電子部品3と、基板4と、複数の外部電極5と、複数のランド6と、平面導体7と、配線導体8と、配線/保護導体9と、を備えている。   In each of the above drawings, the module 1 is configured to be mountable on a mother substrate, and includes an IC chip 2, another electronic component 3, a substrate 4, a plurality of external electrodes 5, a plurality of lands 6, and a planar conductor. 7, a wiring conductor 8, and a wiring / protection conductor 9.

ICチップ2は、例えばRFICチップである。このICチップ2は、フリップチップ実装により、基板4の実装面4a(後述)の隅に実装される。この実装には、実装面4a上に行列状(または格子状)に形成された複数のランド6(図1Dを参照)が用いられる。ここで、図1Dの例では、ICチップ2用のランド6は、左右方向および前後方向に四個からなる行列状に配列される。   The IC chip 2 is an RFIC chip, for example. The IC chip 2 is mounted on a corner of a mounting surface 4a (described later) of the substrate 4 by flip chip mounting. For this mounting, a plurality of lands 6 (see FIG. 1D) formed in a matrix (or grid) on the mounting surface 4a are used. Here, in the example of FIG. 1D, the lands 6 for the IC chip 2 are arranged in a matrix of four in the left-right direction and the front-rear direction.

ICチップ2は、より具体的には、図1Cに例示するように、矩形形状の底面2aを有する。この底面2aの互いに異なる位置には、複数の突起状端子(所謂、バンプ)21が設けられている。より具体的には、複数の突起状端子21は、複数のランド6に対応して行列状(または格子状)に配列されている。ここで、複数の突起状端子21のうち、底面2aの第一辺2bから最も近距離で、該第一辺2bに沿っているものを第一近接端子21aという。また、複数の突起状端子21のうち、底面2aの第二辺2cから最も近距離で、該第二辺2cに沿っているものを第二近接端子21bという。また、複数の突起状端子21のうち、第一近接端子21aでも第二近接端子21bでもないものを、非近接端子21cという。ここで、第一辺2bは、底面2aの左右方向に平行な二辺のうち、基板4の外縁から近い方の辺である。また、第二辺2cは、第一辺2bと隣り合っており、底面2aの前後方向に平行な二辺のうち、基板4の外縁から近い方の辺である。   More specifically, the IC chip 2 has a rectangular bottom surface 2a as illustrated in FIG. 1C. A plurality of protruding terminals (so-called bumps) 21 are provided at different positions on the bottom surface 2a. More specifically, the plurality of protruding terminals 21 are arranged in a matrix (or lattice) corresponding to the plurality of lands 6. Here, out of the plurality of protruding terminals 21, the one closest to the first side 2b of the bottom surface 2a and along the first side 2b is referred to as a first proximity terminal 21a. Of the plurality of protruding terminals 21, the one closest to the second side 2c of the bottom surface 2a and along the second side 2c is referred to as a second proximity terminal 21b. Of the plurality of protruding terminals 21, one that is neither the first proximity terminal 21a nor the second proximity terminal 21b is referred to as a non-proximity terminal 21c. Here, the first side 2b is a side closer to the outer edge of the substrate 4 out of two sides parallel to the left-right direction of the bottom surface 2a. The second side 2c is adjacent to the first side 2b and is the side closer to the outer edge of the substrate 4 out of the two sides parallel to the front-rear direction of the bottom surface 2a.

他の電子部品3は、ICチップ2と同様のICチップでも構わないし、キャパシタ素子やインダクタ素子等の受動素子でも構わない。これら電子部品3は、典型的には、表面実装により、基板4の実装面4a上に各部品3用に形成されたランドに実装される。この電子部品3用のランドは、平面導体7の一例である。   The other electronic component 3 may be an IC chip similar to the IC chip 2 or a passive element such as a capacitor element or an inductor element. These electronic components 3 are typically mounted on lands formed for each component 3 on the mounting surface 4a of the substrate 4 by surface mounting. The land for the electronic component 3 is an example of the planar conductor 7.

上記ICチップ2および電子部品3を、ランド6、平面導体7、配線導体8および配線/保護導体9等を用いて接続することで、例えば、13.56MHz帯のRFID(Radio Frequency IDentification)用の送受信回路が構成される。   By connecting the IC chip 2 and the electronic component 3 by using the land 6, the planar conductor 7, the wiring conductor 8, the wiring / protective conductor 9, and the like, for example, for 13.56 MHz band RFID (Radio Frequency IDentification) A transmission / reception circuit is configured.

基板4は、好ましくは多層基板であり、絶縁性材料からなる。基板4は、例えば、FR−4等のリジッド基板である。他にも、基板4は、ポリイミドまたはLCP(液晶ポリマー)等からなるフレキシブル基板であってもよい。   The substrate 4 is preferably a multilayer substrate and is made of an insulating material. The substrate 4 is, for example, a rigid substrate such as FR-4. In addition, the substrate 4 may be a flexible substrate made of polyimide or LCP (liquid crystal polymer).

この基板4は、上下方向に対向する底面および実装面4aを有する。まず、底面には、マザー基板上のランド位置に合うように、銅等の導電性材料からなる複数の外部電極5が形成される。複数の外部電極5は、上記送受信回路の入出力端と、基板4内に形成されたビア導体(図示せず)により電気的に接続される。   The substrate 4 has a bottom surface and a mounting surface 4a that face each other in the vertical direction. First, a plurality of external electrodes 5 made of a conductive material such as copper are formed on the bottom surface so as to match the land position on the mother substrate. The plurality of external electrodes 5 are electrically connected to the input / output ends of the transmission / reception circuit by via conductors (not shown) formed in the substrate 4.

実装面4aには、ランド6、平面導体7、配線導体8および配線/保護導体9が形成される。これらは銅等の導電性材料からなる。   On the mounting surface 4a, a land 6, a planar conductor 7, a wiring conductor 8, and a wiring / protective conductor 9 are formed. These are made of a conductive material such as copper.

複数のランド6は、ICチップ2に設けられた複数の突起状端子21に対応して形成される。これらランド6のうち、実装面4aの第一辺4bから最も近距離で、第一辺4bに沿っているものを第一近接ランド6aという。また、実装面4aの第二辺4cから最も近距離で、第二辺4cに沿っているものを第二近接ランド6bという。第一および第二近接ランド6a,6bには、第一および第二近接端子21a,21bが接合する。また、複数のランド6のうち、第一近接ランド6aでも第二近接ランド6bでもないものを、非近接ランド6cという。この非近接ランド6cには、非近接端子21cが接合する。   The plurality of lands 6 are formed corresponding to the plurality of protruding terminals 21 provided on the IC chip 2. Among these lands 6, the land closest to the first side 4b of the mounting surface 4a and along the first side 4b is referred to as a first adjacent land 6a. Further, the one closest to the second side 4c of the mounting surface 4a and along the second side 4c is referred to as a second adjacent land 6b. First and second proximity terminals 21a and 21b are joined to the first and second proximity lands 6a and 6b. Of the plurality of lands 6, one that is neither the first adjacent land 6a nor the second adjacent land 6b is referred to as a non-adjacent land 6c. The non-proximity terminal 21c is joined to the non-proximity land 6c.

ここで、図1Dには、ICチップ2を法線方向から実装面4aに投影した外形線が点線で示されている。第一辺4bは、実装面4aの左右方向に平行な二辺のうち、投影されたICチップ2の第一辺2bから近い方の辺である。また、第二辺4cは、第一辺4bと隣り合っており、実装面4aの前後方向に平行な二辺のうち、投影されたICチップ2の第二辺2cから近い方の辺である。   Here, in FIG. 1D, the outline of the IC chip 2 projected from the normal direction onto the mounting surface 4a is indicated by a dotted line. The first side 4b is a side closer to the projected first side 2b of the IC chip 2 out of two sides parallel to the horizontal direction of the mounting surface 4a. The second side 4c is adjacent to the first side 4b, and is the side closer to the projected second side 2c of the IC chip 2 out of the two sides parallel to the front-rear direction of the mounting surface 4a. .

また、平面導体7としては、図1Dに例示するように、電子部品3用のランド以外にも、ビア受け用電極(換言すると、ビア受けランド)やグランド導体が例示される。   Further, as illustrated in FIG. 1D, the planar conductor 7 is exemplified by a via receiving electrode (in other words, via receiving land) and a ground conductor in addition to the land for the electronic component 3.

配線導体8の一方端および他方端には、例えば、非近接ランド6cおよび平面導体7のいずれかが設けられる。この配線導体8には、ICチップ2や電子部品3から出力された高周波信号等が伝搬する。   At one end and the other end of the wiring conductor 8, for example, either the non-proximity land 6 c or the planar conductor 7 is provided. A high-frequency signal or the like output from the IC chip 2 or the electronic component 3 propagates to the wiring conductor 8.

また、図1Dには、二つの配線/保護導体9が例示されている。これら配線/保護導体9は、上記配線導体8よりも太く形成されている。また、実装面4a上の限られたスペースを効率的に使用する観点から、法線方向からの平面視で、各配線/保護導体9には、ICチップ2の各辺2b,2cがオーバーラップしていることが好ましい。   FIG. 1D illustrates two wiring / protective conductors 9. These wiring / protective conductors 9 are formed thicker than the wiring conductor 8. Further, from the viewpoint of efficiently using the limited space on the mounting surface 4a, each side 2b, 2c of the IC chip 2 overlaps each wiring / protective conductor 9 in plan view from the normal direction. It is preferable.

一方の配線/保護導体9に関し、一方端には、第一近接ランド6aが設けられ、他方端には、ある電子部品3用のランド(換言すると、平面導体7の一例)が設けられている。また、この配線/保護導体9は、実装面4aの法線方向(つまり、上下方向)からの平面視で、第一辺4bと第一近接ランド6aとの間に、前後方向に延在している。   With respect to one wiring / protective conductor 9, a first adjacent land 6a is provided at one end, and a land for an electronic component 3 (in other words, an example of a planar conductor 7) is provided at the other end. . The wiring / protective conductor 9 extends in the front-rear direction between the first side 4b and the first adjacent land 6a in a plan view from the normal direction (that is, the vertical direction) of the mounting surface 4a. ing.

また、一方の配線/保護導体9および第一辺4bの間、さらに、配線/保護導体9および第一近接ランド6aの間には、電子部品や導体パターンが何も形成されない。換言すると、実装面4aにおいて、第一近接ランド6aと第一辺4bの間には、配線/保護導体9以外の電子部品や導体が設けられていない。   Further, no electronic component or conductor pattern is formed between the one wiring / protective conductor 9 and the first side 4b, and between the wiring / protective conductor 9 and the first adjacent land 6a. In other words, on the mounting surface 4a, no electronic components or conductors other than the wiring / protective conductor 9 are provided between the first adjacent land 6a and the first side 4b.

また、他方の配線/保護導体9に関し、一方端には、第二近接ランド6bが設けられ、他方端には、別の電子部品3用のランド(換言すると、平面導体7の他の例)が設けられている。また、この配線/保護導体9は、主として、上記法線方向からの平面視で、第二辺4cと第二近接ランド6bとの間に、左右方向に延在している。また、この配線/保護導体9には、実装面4aの隅に近接する第二近接ランド6bを保護する観点で、第一辺4bと第二近接ランド6bの間にも延在する部分も設けられている。これにより、この配線/保護導体9は、隅の第二近接ランド6bに対し二方向から対向している。   Further, with respect to the other wiring / protective conductor 9, a second adjacent land 6b is provided at one end, and a land for another electronic component 3 is provided at the other end (in other words, another example of the planar conductor 7). Is provided. The wiring / protective conductor 9 extends in the left-right direction mainly between the second side 4c and the second adjacent land 6b in a plan view from the normal direction. The wiring / protective conductor 9 is also provided with a portion extending between the first side 4b and the second adjacent land 6b from the viewpoint of protecting the second adjacent land 6b adjacent to the corner of the mounting surface 4a. It has been. Thereby, this wiring / protective conductor 9 is opposed to the corner second adjacent land 6b from two directions.

以上の配線導体8および配線/保護導体9上を、ICチップ2や電子部品3から出力された高周波信号等が伝播する。   A high-frequency signal or the like output from the IC chip 2 or the electronic component 3 propagates on the wiring conductor 8 and the wiring / protection conductor 9 described above.

(モジュールの効果)
上記モジュール1では、法線方向からの平面視で、モジュール1の外縁と、突起状端子21およびランド6の接合部分との間には、銅等の導電性材料からなる配線/保護導体9が形成される。この配線/保護導体9は、樹脂製の基板4と比較して、強い応力耐性を有する。モジュール1の製造工程において分割時等の衝撃で基板4の外縁にクラックが発生することがある。しかし、本モジュール1によれば、もしクラックが基板4の外縁に発生しても、該クラックが、強い応力耐性を持つ配線/保護導体9を超えて、基板4の中央側に進行することを低減できる。これにより、接合部分をクラックから保護することが可能となる。ここで、配線/保護導体9は配線導体8よりも太く構成されているため、配線/保護導体9自体がクラックにより接合不良を起こすことを低減することが可能となっている。
(Module effect)
In the module 1, the wiring / protective conductor 9 made of a conductive material such as copper is provided between the outer edge of the module 1 and the joint between the protruding terminal 21 and the land 6 in a plan view from the normal direction. It is formed. The wiring / protective conductor 9 has higher stress resistance than the resin substrate 4. In the manufacturing process of the module 1, cracks may occur at the outer edge of the substrate 4 due to an impact during division or the like. However, according to the module 1, even if a crack occurs on the outer edge of the substrate 4, the crack proceeds beyond the wiring / protective conductor 9 having strong stress resistance to the center side of the substrate 4. Can be reduced. Thereby, it becomes possible to protect a junction part from a crack. Here, since the wiring / protective conductor 9 is configured to be thicker than the wiring conductor 8, it is possible to reduce the occurrence of poor bonding due to cracks in the wiring / protective conductor 9 itself.

また、配線/保護導体9は、接合部分の保護だけでなく、実際に信号伝送にも用いられる。また、法線方向からの平面視で、ICチップ2の各辺2b,2cと実装面4aの各辺4b,4cの間には、電子部品3が実装されず、かつ、近接ランド6a,6bと実装面4aの各辺4b,4cとの間には、配線/保護導体9以外の導体が形成されていない。これにより、ICチップ2を可能な限り実装面4aの隅に配置することが可能となる。これらにより、実装面4a上の限られたスペースを効率的に利用可能である。   Further, the wiring / protective conductor 9 is used not only for protecting the joint portion but also for signal transmission in practice. Further, the electronic component 3 is not mounted between the sides 2b and 2c of the IC chip 2 and the sides 4b and 4c of the mounting surface 4a in a plan view from the normal direction, and the adjacent lands 6a and 6b are not mounted. No conductors other than the wiring / protective conductor 9 are formed between the sides 4b and 4c of the mounting surface 4a. Thereby, the IC chip 2 can be arranged at the corner of the mounting surface 4a as much as possible. Thus, the limited space on the mounting surface 4a can be used efficiently.

また、好ましい構成として、法線方向からの平面視で、各配線/保護導体9にはICチップ2の各辺2b,2cがオーバーラップしている。これにより、ICチップ2を実装面4aの辺4b,4cの方に寄せて配置することが可能となるため、実装面4a上の限られたスペースを効率的に利用可能となる。換言すると、実装面4aにおいて、ICチップ2の実装スペース以外に、多くの他の電子部品3を実装可能になる。   Further, as a preferable configuration, each side 2b, 2c of the IC chip 2 overlaps each wiring / protective conductor 9 in plan view from the normal direction. As a result, the IC chip 2 can be arranged close to the sides 4b and 4c of the mounting surface 4a, so that the limited space on the mounting surface 4a can be used efficiently. In other words, many other electronic components 3 can be mounted on the mounting surface 4 a in addition to the mounting space of the IC chip 2.

また、好ましい構成として、配線/保護導体9は、隅の第二近接ランド6bに対し二方向から対向しているため、これを良好に保護することが可能となる。   Further, as a preferable configuration, the wiring / protective conductor 9 is opposed to the second adjacent land 6b at the corner from two directions, so that it can be well protected.

(各種変形例)
上記第一実施形態では、配線/保護導体9は基板4の実装面4aにのみ形成されていた。しかし、これに限らず、図2A〜図2Cに示すように、基板4が多層基板の場合には、配線/保護導体9は基板4の内層4d上に形成されても構わない。
(Various modifications)
In the first embodiment, the wiring / protective conductor 9 is formed only on the mounting surface 4 a of the substrate 4. However, not limited to this, as shown in FIGS. 2A to 2C, when the substrate 4 is a multilayer substrate, the wiring / protective conductor 9 may be formed on the inner layer 4 d of the substrate 4.

他にも、基板4が多層基板の場合には、図3Aおよび図3Bに示すように、少なくとも一つの配線/保護導体9が基板4の実装面4aに形成され、他の少なくとも一つの配線/保護導体9が基板の内層4d上に形成されても構わない。   In addition, when the substrate 4 is a multilayer substrate, as shown in FIGS. 3A and 3B, at least one wiring / protective conductor 9 is formed on the mounting surface 4a of the substrate 4, and at least one other wiring / The protective conductor 9 may be formed on the inner layer 4d of the substrate.

本発明に係る電子部品モジュールは、外部から加わった力から接合部分を保護可能であり、無線通信機器等に好適である。   The electronic component module according to the present invention can protect the joint from a force applied from the outside, and is suitable for a wireless communication device or the like.

1 電子部品モジュール
2 ICチップ
2a 底面
2b 第一辺
2c 第二辺
21 突起状端子
21a 第一近接端子
21b 第二近接端子
21c 非近接端子
3 電子部品
4 基板
4a 実装面
4b 第一辺
4c 第二辺
4d 内層
5 外部電極
6 ランド
6a 第一近接ランド
6b 第二近接ランド
6c 非近接ランド
7 平面導体
8 配線導体
9 保護導体
DESCRIPTION OF SYMBOLS 1 Electronic component module 2 IC chip 2a Bottom surface 2b First side 2c Second side 21 Projection terminal 21a First proximity terminal 21b Second proximity terminal 21c Non-proximity terminal 3 Electronic component 4 Substrate 4a Mounting surface 4b First side 4c Second Side 4d Inner layer 5 External electrode 6 Land 6a First adjacent land 6b Second adjacent land 6c Non-adjacent land 7 Planar conductor 8 Wiring conductor 9 Protective conductor

Claims (5)

所定面の一辺に近接して形成された近接端子と、前記所定面において該近接端子と異なる位置に形成された非近接端子とを含む、ICチップと、
実装面と、前記実装面の一辺に沿って形成され、前記近接端子が接合する近接ランドと、前記実装面において該近接ランドとは異なる位置に形成され、前記非近接端子が接合する非近接ランドと、前記近接ランドおよび前記非近接ランドとは異なる位置に形成された平面導体と、を含むフレキシブル基板と、
前記実装面の法線方向からの平面視で、前記近接ランドと前記実装面の一辺との間に延在するように、該実装面に形成される配線/保護導体と、を備え、
前記配線/保護導体の一方端は、前記近接ランドまたは前記非近接ランドを介して、前記近接端子または前記非近接端子と接続され、該配線/保護導体の他方端は、前記平面導体に接続され、
前記法線方向からの平面視で、前記所定面の一辺と前記実装面の一辺との間には、電子部品が実装されず、かつ、前記近接ランドと前記実装面の一辺との間には、配線/保護導体以外の導体が形成されておらず
前記ICチップの一辺は、前記法線方向からの平面視で、前記配線/保護導体と重なっている、電子部品モジュール。
An IC chip including a proximity terminal formed close to one side of the predetermined surface and a non-proximity terminal formed at a position different from the proximity terminal on the predetermined surface;
A mounting surface, a proximity land formed along one side of the mounting surface, to which the proximity terminal is bonded, and a non-proximity land formed at a position different from the proximity land on the mounting surface, to which the non-proximity terminal is bonded And a planar conductor formed at a position different from the adjacent land and the non-adjacent land, and a flexible substrate,
A wiring / protective conductor formed on the mounting surface so as to extend between the adjacent land and one side of the mounting surface in a plan view from the normal direction of the mounting surface;
One end of the wiring / protection conductor is connected to the proximity terminal or the non-proximity terminal via the proximity land or the non-proximity land, and the other end of the wiring / protection conductor is connected to the planar conductor. ,
In a plan view from the normal direction, no electronic component is mounted between one side of the predetermined surface and one side of the mounting surface, and between the adjacent land and one side of the mounting surface. , Orazu formed conductor other than the wiring / protective conductor,
An electronic component module , wherein one side of the IC chip overlaps the wiring / protective conductor in a plan view from the normal direction .
前記法線方向からの平面視で、前記近接ランドと前記実装面の一辺との間に延在しないように、前記実装面に形成される配線導体を、さらに備え、
前記配線/保護導体は、前記配線導体よりも太い、請求項1に記載の電子部品モジュール。
A wiring conductor formed on the mounting surface so as not to extend between the adjacent land and one side of the mounting surface in a plan view from the normal direction;
The electronic component module according to claim 1, wherein the wiring / protective conductor is thicker than the wiring conductor.
前記実装面において、前記法線方向からの平面視で、前記ICチップの実装スペース以外の部分には、他の電子部品が実装もしくは内蔵されている、請求項1または2に記載の電子部品モジュール。   3. The electronic component module according to claim 1, wherein another electronic component is mounted or built in a portion other than the mounting space of the IC chip in a plan view from the normal direction on the mounting surface. . 前記配線/保護導体は、前記実装面において隣り合う二辺と、前記近接ランドとの間に延在する、請求項1〜3のいずれかに記載の電子部品モジュール。   The electronic component module according to claim 1, wherein the wiring / protective conductor extends between two adjacent sides on the mounting surface and the adjacent land. 前記フレキシブル基板は多層基板であって、
前記配線/保護導体は、前記多層基板の表面および内部にそれぞれ形成されている、請求項1〜のいずれかに記載の電子部品モジュール。
The flexible substrate is a multilayer substrate,
The wiring / protective conductor, the are formed on the surface and inside of the multilayer substrate, the electronic component module according to any one of claims 1-4.
JP2012224748A 2012-10-10 2012-10-10 Electronic component module Active JP6089557B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012224748A JP6089557B2 (en) 2012-10-10 2012-10-10 Electronic component module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012224748A JP6089557B2 (en) 2012-10-10 2012-10-10 Electronic component module

Publications (2)

Publication Number Publication Date
JP2014078578A JP2014078578A (en) 2014-05-01
JP6089557B2 true JP6089557B2 (en) 2017-03-08

Family

ID=50783666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012224748A Active JP6089557B2 (en) 2012-10-10 2012-10-10 Electronic component module

Country Status (1)

Country Link
JP (1) JP6089557B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7430988B2 (en) * 2019-06-18 2024-02-14 ローム株式会社 electronic equipment
JP7425955B2 (en) * 2022-02-28 2024-02-01 日亜化学工業株式会社 Light-emitting device and method for manufacturing the light-emitting device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005235A (en) * 2004-06-18 2006-01-05 Murata Mfg Co Ltd Reinforcement structure of circuit board
JP2009239109A (en) * 2008-03-27 2009-10-15 Sharp Corp Electronic component wiring board, and component mounting module
JP5339928B2 (en) * 2009-01-15 2013-11-13 新光電気工業株式会社 Wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014078578A (en) 2014-05-01

Similar Documents

Publication Publication Date Title
US20070170582A1 (en) Component-containing module and method for producing the same
US8546927B2 (en) RFIC chip mounting structure
JP5574073B2 (en) High frequency module
JP2009278064A (en) Semiconductor device and method of manufacturing the same
KR20130089473A (en) Semiconductor package
KR101772490B1 (en) Printed circuit board assembly
US9538644B2 (en) Multilayer wiring substrate and module including same
US9220164B2 (en) High frequency module
JP6089557B2 (en) Electronic component module
US9922918B2 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
JP4556671B2 (en) Semiconductor package and flexible circuit board
US20140078700A1 (en) Circuit board device and electronic device
US9699908B2 (en) Component-embedded board and communication terminal device
US9437559B2 (en) High-frequency module
KR200478126Y1 (en) Electric component module
CN107958875B (en) Semiconductor device and method for designing wiring board
JP5023982B2 (en) Module and electronic equipment using it
KR101259754B1 (en) Stack chip semiconductor package and manufacturing method thereof
US20170034903A1 (en) Electronic module having electromagnetic shielding structure and manufacturing method thereof
JP6477894B2 (en) Resin circuit board, component-mounted resin circuit board
JP2011066122A (en) Circuit board
US10002839B2 (en) Electronic structure, and electronic structure array
JP2016046376A (en) High frequency module and method of manufacturing high frequency module
KR101681400B1 (en) Electronic component module and manufacturing method threrof
KR20150040578A (en) Substrate strip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6089557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150