JP6064362B2 - Multilayer capacitor - Google Patents
Multilayer capacitor Download PDFInfo
- Publication number
- JP6064362B2 JP6064362B2 JP2012107733A JP2012107733A JP6064362B2 JP 6064362 B2 JP6064362 B2 JP 6064362B2 JP 2012107733 A JP2012107733 A JP 2012107733A JP 2012107733 A JP2012107733 A JP 2012107733A JP 6064362 B2 JP6064362 B2 JP 6064362B2
- Authority
- JP
- Japan
- Prior art keywords
- connection conductor
- conductor
- internal
- external connection
- contour
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層コンデンサに関する。 The present invention relates to a multilayer capacitor.
積層コンデンサとして、複数の誘電体層が積層された素体と、素体の第一側面に配置された第一端子電極と、素体の第一側面に対向する第二側面に配置された第二端子電極と、素体の第三側面に配置された第一外部接続導体と、素体の第三側面に対向する第四側面に配置された第二外部接続導体と、第三側面に引き出されて第一外部接続導体に接続される第一内部電極と、第四側面に引き出されて第二外部接続導体に接続される第二内部電極と、を有する静電容量部と、第一側面に引き出されて第一端子電極に接続されると共に第三側面に引き出されて第一外部接続導体に接続される第一内部接続導体と、第二側面に引き出されて第二端子電極に接続されると共に第四側面に引き出されて第二外部接続導体に接続される第二内部接続導体と、を有する等価直列抵抗制御部と、を備えたものが知られている(たとえば、特許文献1参照)。 As a multilayer capacitor, an element body in which a plurality of dielectric layers are laminated, a first terminal electrode disposed on the first side surface of the element body, and a second surface disposed on the second side surface facing the first side surface of the element body. A two-terminal electrode, a first external connection conductor disposed on the third side surface of the element body, a second external connection conductor disposed on the fourth side surface facing the third side surface of the element body, and drawn out to the third side surface A first internal electrode connected to the first external connection conductor, a second internal electrode drawn to the fourth side surface and connected to the second external connection conductor, and a first side surface Connected to the first terminal electrode and connected to the first side connecting electrode and connected to the first external connecting conductor and connected to the second side electrode connected to the second terminal electrode. And a second inner connecting conductor that is pulled out to the fourth side surface and connected to the second outer connecting conductor, Those with equivalent series resistance control unit, the having are known (e.g., see Patent Document 1).
上述した構成を備える積層コンデンサでは、静電容量部において、第一内部電極が第一外部接続導体に接続され、第二内部電極が第二外部接続導体に接続され、等価直列抵抗制御部において、第一内部接続導体が第一端子電極と第一外部接続導体とにそれぞれ接続され、第二内部接続導体が第二端子電極と第二外部接続導体とにそれぞれ接続されている。したがって、第一内部電極が並列に接続された第一外部接続導体が第一端子電極に直列に接続されると共に、第二内部電極が並列に接続された第二外部接続導体が第二端子電極に直列に接続されるので、対応する端子電極にすべての内部電極が並列接続されている積層コンデンサと比較して高い等価直列抵抗(ESR:Equivalent Series Resistance)が実現される。 In the multilayer capacitor having the configuration described above, in the capacitance section, the first internal electrode is connected to the first external connection conductor, the second internal electrode is connected to the second external connection conductor, and in the equivalent series resistance control section, The first internal connection conductor is connected to the first terminal electrode and the first external connection conductor, respectively, and the second internal connection conductor is connected to the second terminal electrode and the second external connection conductor, respectively. Therefore, the first external connection conductor to which the first internal electrode is connected in parallel is connected in series to the first terminal electrode, and the second external connection conductor to which the second internal electrode is connected in parallel is the second terminal electrode Therefore, a high equivalent series resistance (ESR) is realized as compared with a multilayer capacitor in which all internal electrodes are connected in parallel to corresponding terminal electrodes.
本発明は、ESRの微調整を精度良く且つ簡易に行うことが可能な積層コンデンサを提供することを目的とする。 An object of the present invention is to provide a multilayer capacitor capable of performing fine adjustment of ESR accurately and easily.
本発明に係る積層コンデンサは、複数の誘電体層が積層された素体と、素体の第一側面に配置された第一端子電極と、素体の第一側面に対向する第二側面に配置された第二端子電極と、素体の第三側面に配置された第一外部接続導体と、素体の第三側面に対向する第四側面に配置された第二外部接続導体と、第三側面に引き出されて第一外部接続導体に接続される第一内部電極と、第四側面に引き出されて第二外部接続導体に接続される第二内部電極と、を有する静電容量部と、第一側面に引き出されて第一端子電極に接続されると共に第三側面に引き出されて第一外部接続導体に接続される第一内部接続導体と、第二側面に引き出されて第二端子電極に接続されると共に第四側面に引き出されて第二外部接続導体に接続される第二内部接続導体と、を有する等価直列抵抗制御部と、を備え、第一内部接続導体は、素体内に位置する輪郭の一部として、複数の誘電体の積層方向から見て第三側面に臨む第一輪郭部分を有し、第二内部接続導体は、素体内に位置する輪郭の一部として、積層方向から見て第四側面に臨む第二輪郭部分を有し、第一輪郭部分と第二輪郭部分とは、第一側面と第二側面との第一対向方向に延びる直線部分と、第三側面と第四側面との第二対向方向に延びる直線部分と、これらの直線部分同士を連結する線部分と、をそれぞれ含み、少なくとも一方の直線部分と線部分との連結位置が調整されることにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 The multilayer capacitor according to the present invention includes an element body in which a plurality of dielectric layers are laminated, a first terminal electrode disposed on a first side surface of the element body, and a second side surface facing the first side surface of the element body. A second terminal electrode disposed; a first external connection conductor disposed on a third side surface of the element body; a second external connection conductor disposed on a fourth side surface facing the third side surface of the element body; A capacitance part having a first internal electrode drawn to the three side surfaces and connected to the first external connection conductor; and a second internal electrode drawn to the fourth side surface and connected to the second external connection conductor; A first internal connection conductor drawn to the first side surface and connected to the first terminal electrode and drawn to the third side surface and connected to the first external connection conductor; and a second terminal drawn to the second side surface Second internal connection connected to the electrode and pulled out to the fourth side surface and connected to the second external connection conductor And a first internal connection conductor as a part of a contour located in the element body, facing the third side as viewed from the stacking direction of the plurality of dielectrics. The second inner connecting conductor has a second contour portion facing the fourth side as viewed from the stacking direction as a part of the contour located in the element body, and has a first contour portion and a second contour. The portion is a straight line portion extending in the first facing direction between the first side surface and the second side surface, a straight line portion extending in the second facing direction between the third side surface and the fourth side surface, and connecting these straight line portions. Each of the line portions, and the connection position between at least one straight line portion and the line portion is adjusted to set the equivalent series resistance to a desired value.
本発明に係る積層コンデンサでは、第一内部接続導体において、第一輪郭部分に含まれる少なくとも一方の直線部分と線部分との連結位置が調整されることにより、第一端子電極と第一外部接続導体との間の電流経路の長さが変わることとなる。同様に、第二内部接続導体において、第二輪郭部分に含まれる少なくとも一方の直線部分と線部分との連結位置が調整されることにより、第二端子電極と第二外部接続導体との間の電流経路の長さが変わることとなる。これらにより、積層コンデンサの等価直列抵抗が調整されて、所望の値に設定される。上述した電流経路が長くなることにより、等価直列抵抗が高い値に調整され、上述した電流経路が短くなることにより、等価直列抵抗が低い値に調整される。このように、本発明では、第一及び第二内部接続導体において、第一輪郭部分と第二輪郭部分とに含まれる少なくとも一方の直線部分と線部分との連結位置が調整されるという極めて簡易な構成にて、等価直列抵抗の微調整を精度良く行うことができる。 In the multilayer capacitor according to the present invention, in the first internal connection conductor, the first terminal electrode and the first external connection are adjusted by adjusting the connection position of at least one straight line portion and the line portion included in the first contour portion. The length of the current path between the conductors will change. Similarly, in the second inner connecting conductor, the connection position between at least one straight line portion and the line portion included in the second contour portion is adjusted, so that the second inner connecting conductor is connected between the second terminal electrode and the second outer connecting conductor. The length of the current path will change. As a result, the equivalent series resistance of the multilayer capacitor is adjusted and set to a desired value. The equivalent series resistance is adjusted to a high value by increasing the current path described above, and the equivalent series resistance is adjusted to a low value by shortening the current path described above. Thus, in the present invention, in the first and second inner connecting conductors, the connection position between at least one straight line portion and the line portion included in the first contour portion and the second contour portion is adjusted very simply. With this configuration, fine adjustment of the equivalent series resistance can be performed with high accuracy.
線部分が、湾曲していてもよい。この場合、第一輪郭部分と第二輪郭部分との線部分が、内部構造欠陥の起点となるのを防ぐことができる。ところで、線部分が湾曲している場合、線部分の曲率が変わることにより、直線部分と線部分との連結位置が調整されることとなる。曲率が大きくなることにより、電流経路が長くなって、等価直列抵抗が高い値に調整され、曲率が小さくなることにより、電流経路が短くなって、等価直列抵抗が低い値に調整される。 The line portion may be curved. In this case, the line portion between the first contour portion and the second contour portion can be prevented from becoming the starting point of the internal structural defect. By the way, when the line part is curved, the connection position between the straight line part and the line part is adjusted by changing the curvature of the line part. When the curvature is increased , the current path is lengthened and the equivalent series resistance is adjusted to a high value, and when the curvature is decreased , the current path is shortened and the equivalent series resistance is adjusted to a low value.
第一輪郭部分における直線部分と線部分との連結位置と、第二輪郭部分における直線部分と線部分との連結位置と、が異なっていてもよい。この場合、等価直列抵抗の微調整をより一層精度良く行うことができる。 The connection position between the straight line part and the line part in the first contour part and the connection position between the straight line part and the line part in the second contour part may be different. In this case, fine adjustment of the equivalent series resistance can be performed with higher accuracy.
本発明によれば、ESRの微調整を精度良く且つ簡易に行うことが可能な積層コンデンサを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the multilayer capacitor which can perform fine adjustment of ESR accurately and easily can be provided.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
まず、図1〜図3を参照して、本実施形態に係る積層コンデンサCの構成を説明する。図1は、本実施形態に係る積層コンデンサを示す斜視図である。図2は、素体の構成を示す分解斜視図である。図3は、図1におけるIII−III線に沿った断面構成を説明するための図である。 First, the configuration of the multilayer capacitor C according to the present embodiment will be described with reference to FIGS. FIG. 1 is a perspective view showing the multilayer capacitor in accordance with this embodiment. FIG. 2 is an exploded perspective view showing the configuration of the element body. FIG. 3 is a diagram for explaining a cross-sectional configuration along the line III-III in FIG. 1.
図1に示されるように、積層コンデンサCは、誘電特性を有する素体Lと、素体Lの外表面に配置された、一対の端子電極1,2及び一対の外部接続導体3,4を備えている。
As shown in FIG. 1, the multilayer capacitor C includes an element body L having dielectric characteristics, a pair of
素体Lは、図1に示されるように、略直方体形状であり、その外表面として、対向する略長方形状の第一及び第二主面La,Lbと、対向する第一及び第二側面Lc,Ldと、対向する第三及び第四側面Le,Lfと、を有する。第一及び第二側面Lc,Ldは、第一及び第二主面間を連結するように第一及び第二主面La,Lbの短辺方向に伸びている。第三及び第四側面Le,Lfは、第一及び第二主面間を連結するように第一及び第二主面La,Lbの長辺方向に伸びている。素体Lは、隣り合う二つの面La,Lb,Lc,Ld,Le,Lfの間に位置する稜線部分を含んでいる。各稜線部分は、湾曲するように丸められており、いわゆるR面取り加工が施されている。 As shown in FIG. 1, the element body L has a substantially rectangular parallelepiped shape, and has substantially rectangular first and second main surfaces La and Lb facing each other as outer surfaces thereof, and first and second side surfaces facing each other. Lc, Ld and opposing third and fourth side surfaces Le, Lf. The first and second side surfaces Lc and Ld extend in the short side direction of the first and second main surfaces La and Lb so as to connect the first and second main surfaces. The third and fourth side surfaces Le and Lf extend in the long side direction of the first and second main surfaces La and Lb so as to connect the first and second main surfaces. The element body L includes a ridge line portion located between two adjacent surfaces La, Lb, Lc, Ld, Le, and Lf. Each ridge portion is rounded so as to be curved, and so-called R chamfering is performed.
端子電極1は、素体Lの第一側面Lcに配置されている。端子電極1は、第一側面Lc全面を覆うように、第一及び第二主面La,Lb並びに第三及び第四側面Le,Lfの端部(第一側面Lc側の端部)に亘って形成されている。端子電極2は、素体Lの第二側面Ldに配置されている。端子電極2は、第二側面Ld全面を覆うように、第一及び第二主面La,Lb並びに第三及び第四側面Le,Lfの端部(第二側面Ld側の端部)に亘って形成されている。一対の端子電極1,2は、第一及び第二側面Lc,Ldの対向方向に対向している。
The
外部接続導体3は、素体Lの第三側面Leに配置されている。外部接続導体3は、第三側面Leの第一及び第二側面Lc,Ldの対向方向の略中央を、第一及び第二主面La,Lbの対向方向に沿って横断するように覆っている。外部接続導体3は、さらに第一及び第二主面La,Lbの第三側面Le側の端部の一部も覆っている。
The
外部接続導体4は、素体Lの第四側面Lfに配置されている。外部接続導体4は、第四側面Lfの第一及び第二側面Lc,Ldの対向方向の略中央を、第一及び第二主面La,Lbの対向方向に沿って横断するように覆っている。外部接続導体4は、さらに第一及び第二主面La,Lbの第四側面Lf側の端部の一部も覆っている。一対の外部接続導体3,4は、第三及び第四側面Le,Lfの対向方向に対向している。
The external connection conductor 4 is disposed on the fourth side face Lf of the element body L. The external connection conductor 4 covers substantially the center in the opposing direction of the first and second side faces Lc, Ld of the fourth side face Lf so as to cross along the opposing direction of the first and second main faces La, Lb. Yes. The external connection conductor 4 further covers part of the end portions on the fourth side face Lf side of the first and second main faces La and Lb. The pair of
端子電極1,2及び外部接続導体3,4は、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体Lの外表面に付与し、焼き付けることによって形成される。必要に応じて、焼き付けられた電極及び導体の上にめっき層が形成されることもある。端子電極1,2及び外部接続導体3,4は、離間して配置されており、素体Lの表面上において互いに電気的に絶縁されている。
The
積層コンデンサCでは、第一主面La又は第二主面Lbを、電子機器(たとえば、回路基板や電子部品など)に対する実装面として電子機器に実装する。素体Lの第二主面Lbが回路基板Bと対向するように積層コンデンサCを実装する場合、端子電極1,2を、回路基板B上に配置された配線パッドWP1,WP2に接続する。外部接続導体3,4は、回路基板B上に配置された配線パッドには接続されない。配線パッドWP1,WP2は、回路基板B上に形成された配線に接続されている。すなわち、端子電極1,2のみが配線と電気的に接続されることとなり、外部接続導体3,4は配線と電気的に接続されていない。外部接続導体3,4は、配線と電気的に絶縁されている配線パッドであれば、当該配線パッドに接続されていてもよい。
In the multilayer capacitor C, the first main surface La or the second main surface Lb is mounted on the electronic device as a mounting surface for the electronic device (for example, a circuit board or an electronic component). When the multilayer capacitor C is mounted so that the second main surface Lb of the element body L faces the circuit board B, the
素体Lは、図2及び図3に示されるように、第一及び第二主面La,Lbの対向方向に複数の誘電体層7が積層されて構成されている。素体Lでは、第一及び第二主面La,Lbの対向方向が、複数の誘電体層の積層方向(以下、単に「積層方向」と称する)である。各誘電体層7は、例えば誘電体セラミック(BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系等の誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体Lでは、各誘電体層7の間の境界が視認できない程度に一体化されている。
As shown in FIGS. 2 and 3, the element body L is configured by laminating a plurality of
積層コンデンサCは、静電容量部11と、一対の等価直列抵抗制御部(以下、「ESR制御部」と称する)13,15と、を有している。一対のESR制御部13,15は、第一及び第二主面La,Lbの対向方向、すなわち積層方向で静電容量部11を挟んでいる。ESR制御部13は、静電容量部11と第一主面Laとの間に位置し、ESR制御部15は、静電容量部11と第二主面Lbとの間に位置している。静電容量部11が、積層コンデンサCの静電容量成分の形成に主として寄与する。
The multilayer capacitor C includes an
静電容量部11は、複数の内部電極21及び複数の内部電極23を有している。静電容量部11は、これらの内部電極21,23が誘電体層7を介して配置されることにより形成されている。素体L内において、内部電極21と内部電極23とは、第一主面Laと第二主面Lbとの対向方向(積層方向)に間隔を有して対向するように交互に配置されている。
The
各内部電極21は、図4に示されるように、略矩形形状を呈した主電極部21aと、主電極部21aの一辺から延び第三側面Leに引き出されて露出する引出部21bと、を含んでいる。内部電極21は、素体L内に位置する各角部が湾曲するように丸められている。外部接続導体3は、各引出部21bの第三側面Leに露出した部分をすべて覆うように形成されており、引出部21bは、外部接続導体3に直接的に接続される。これにより、各内部電極21は、外部接続導体3を通して互いに電気的に接続されることとなる。
As shown in FIG. 4, each
各内部電極23は、図4に示されるように、略矩形形状を呈すると共に主電極部21aと対向する主電極部23aと、主電極部23aの一辺から延び第四側面Lfに引き出されて露出する引出部23bと、を含んでいる。内部電極23も、素体L内に位置する各角部が湾曲するように丸められている。誘電体層7のうち、内部電極21の主電極部21aと内部電極23の主電極部23aとに重なる部分は、静電容量成分を実質的に生じさせる領域となる。外部接続導体4は、各引出部23bの第四側面Lfに露出した部分をすべて覆うように形成されており、引出部23bは、外部接続導体4に直接的に接続される。これにより、各内部電極23は、外部接続導体4を通して互いに電気的に接続されることとなる。
As shown in FIG. 4, each
ESR制御部13,15は、複数の内部接続導体31,33及び複数の内部電極35,37をそれぞれ有している。ESR制御部13,15は、これらの内部接続導体31,33及び内部電極35,37が誘電体層7を介して配置されることにより形成されている。素体L内において、内部接続導体31,33及び内部電極35,37は、第一主面Laと第二主面Lbとの対向方向(積層方向)に間隔を有して互いに対向するように配置されている。本実施形態では、内部接続導体31,33及び内部電極35,37は、第一主面Laから第二主面Lbに向かう方向で、内部接続導体31、内部電極37、内部電極35、内部接続導体33の順で配置されている。
The
内部接続導体31は、図5に示されるように、略矩形形状を呈した主導体部31aと、主導体部31aから第一方向に延びて第三側面Leに引き出されて露出する引出部31bと、第一側面Lcに引き出されて露出する引出部31cと、第二方向に延びて主導体部31aと引出部31cとを連結する連結部31dと、を含んでいる。連結部31dは、主導体部31aにおける第四側面Lf側の端部と、引出部31cにおける第四側面Lf側の端部と、に接続されている。すなわち、連結部31dは、主導体部31aにおける引出部31bから遠い側の端部に接続されている。第一方向は、第四側面Lfから第三側面Leに向かう方向である。第二方向は、第一側面Lcと第二側面Ldとが対向している方向である。内部接続導体31は、素体L内に位置する各角部が湾曲するように丸められている。
As shown in FIG. 5, the
外部接続導体3は、引出部31bの第三側面Leに露出した部分もすべて覆うように形成されており、引出部31bも、外部接続導体3に直接的に接続される。端子電極1は、引出部31cの第一側面Lcに露出した部分をすべて覆うように形成されており、引出部31cは、端子電極1に直接的に接続される。これにより、端子電極1と外部接続導体3とは、内部接続導体31を通して互いに電気的に接続されることとなる。内部接続導体31は、外部接続導体3を通して内部電極21と電気的に接続されることとなる。
The
内部接続導体33は、図5に示されるように、略矩形形状を呈した主導体部33aと、主導体部33aから第三方向に延びて第四側面Lfに引き出されて露出する引出部33bと、第二側面Ldに引き出されて露出する引出部33cと、第四方向に延びて主導体部33aと引出部33cとを連結する連結部33dと、を含んでいる。連結部33dは、主導体部33aにおける第三側面Le側の端部と、引出部33cにおける第三側面Le側の端部と、に接続されている。すなわち、連結部33dは、主導体部33aにおける引出部33bから遠い側の端部に接続されている。第三方向は、第一方向とは反対の方向であり、第三側面Leから第四側面Lfに向かう方向である。第四方向は、第二方向と同じであり、第一側面Lcと第二側面Ldとが対向している方向である。内部接続導体33は、素体L内に位置する各角部が湾曲するように丸められている。
As shown in FIG. 5, the
外部接続導体4は、引出部33bの第四側面Lfに露出した部分もすべて覆うように形成されており、引出部33bも、外部接続導体4に直接的に接続される。端子電極2は、引出部33cの第二側面Ldに露出した部分をすべて覆うように形成されており、引出部33cは、端子電極2に直接的に接続される。これにより、端子電極2と外部接続導体4とは、内部接続導体33を通して互いに電気的に接続されることとなる。内部接続導体33は、外部接続導体4を通して内部電極23と電気的に接続されることとなる。
The external connection conductor 4 is formed so as to cover all the portions exposed to the fourth side face Lf of the
内部電極35は、図6に示されるように、略矩形形状を呈した主電極部35aと、主電極部35aの一辺から延び第三側面Leに引き出されて露出する引出部35bと、を含んでいる。内部電極35は、素体L内に位置する各角部が湾曲するように丸められている。外部接続導体3は、各引出部35bの第三側面Leに露出した部分もすべて覆うように形成されており、引出部35bは、外部接続導体3に直接的に接続される。これにより、内部電極35は、外部接続導体3を通して、内部電極21と内部接続導体31とに電気的に接続されることとなる。内部電極21,35は、外部接続導体3のみに接続されている。
As shown in FIG. 6, the
内部電極37は、図6に示されるように、略矩形形状を呈すると共に主電極部35aと対向する主電極部37aと、主電極部37aの一辺から延び第四側面Lfに引き出されて露出する引出部37bと、を含んでいる。内部電極37も、素体L内に位置する各角部が湾曲するように丸められている。外部接続導体4は、各引出部37bの第四側面Lfに露出した部分もすべて覆うように形成されており、引出部37bは、外部接続導体4に直接的に接続される。これにより、内部電極37は、外部接続導体4を通して、内部電極23と内部接続導体33とに電気的に接続されることとなる。内部電極23,37は、外部接続導体4のみに接続されている。
As shown in FIG. 6, the
誘電体層7のうち、内部接続導体31の主導体部31aと内部電極37の主電極部37aとに重なる部分、内部電極37の主電極部37aと内部電極35の主電極部35aとに重なる部分、及び内部電極35の主電極部35aと内部接続導体33の主導体部33aとに重なる部分は、静電容量成分を実質的に生じさせる領域となる。すなわち、本実施形態では、静電容量部11だけでなく、各ESR制御部13,15においても、静電容量成分が形成される。
Of the
図5に示されるように、連結部31d,33dの第二方向(第四方向)での長さl31d,l33dは、引出部31b,33bの第一方向(第三方向)での長さl31b,l33bよりも長い。連結部31d,33dの第二方向(第四方向)に直交する方向での幅w31d,w33dは、主導体部31a,33aの第二方向(第四方向)に直交する方向での幅w31a,w33aよりも狭い。
As shown in FIG. 5, the lengths l 31d and l 33d in the second direction (fourth direction) of the connecting
引出部31c,33cの第二方向(第四方向)に直交する方向での幅w31c,w33cは、連結部31d,33dの幅w31d,w33dよりも広い。本実施形態では、引出部31c,33cの幅w31c,w33cは、主導体部31a,33aの幅w31a,w33aと同等である。
The widths w 31c and w 33c in the direction orthogonal to the second direction (fourth direction) of the
内部接続導体31は、素体L内に位置する輪郭の一部として、積層方向から見て第三側面Leに臨む輪郭部分P1を有している。この輪郭部分P1は、主導体部31a、連結部31d、及び主導体部31aと連結部31dとで成す角部のそれぞれの輪郭からなる。すなわち、輪郭部分P1は、図7に示されるように、主導体部31aの輪郭である直線部分P1aと、連結部31dの輪郭である直線部分P1bと、主導体部31aと連結部31dとで成す角部の輪郭である線部分P1cと、からなる。
The
角部の輪郭である線部分P1cは、直線部分P1a,P1bがそれぞれ延びる方向から外れる方向に延びて、直線部分P1aと直線部分P1bとを連結している。本実施形態では、線部分P1cは、上述したように湾曲している。角部は、積層方向から見て、引出部31bが引き出された第三側面Leに臨んでいる。
The line portion P1c, which is the outline of the corner, extends in a direction away from the direction in which the straight portions P1a and P1b extend, and connects the straight portion P1a and the straight portion P1b. In the present embodiment, the line portion P1c is curved as described above. The corner faces the third side face Le from which the
線部分P1cの曲率が変わることにより、直線部分P1aと線部分P1cの連結位置及び直線部分P1bと線部分P1cの連結位置が変わることとなる。これにより、図7に示されるように、内部接続導体31における端子電極1と外部接続導体3との間の電流経路CP1の長さが変わることとなる。たとえば、図7の(a)に示されるように、線部分P1cの曲率が小さくなると、電流経路CP1の長さは短くなり、図7の(c)に示されるように、線部分P1cの曲率が大きくなると、電流経路CP1の長さは長くなる。
By changing the curvature of the line part P1c, the connection position between the straight line part P1a and the line part P1c and the connection position between the straight line part P1b and the line part P1c are changed. As a result, as shown in FIG. 7, the length of the current path CP <b> 1 between the
内部接続導体33は、素体L内に位置する輪郭の一部として、積層方向から見て第四側面Lfに臨む輪郭部分P2を有している。この輪郭部分P2は、主導体部33a、連結部33d、及び主導体部33aと連結部33dとで成す角部のそれぞれの輪郭からなる。すなわち、輪郭部分P2は、図8に示されるように、主導体部33aの輪郭である直線部分P2aと、連結部33dの輪郭である直線部分P2bと、角部の輪郭である線部分P2cと、からなる。
The
角部の輪郭である線部分P2cは、直線部分P2a,P2bがそれぞれ延びる方向から外れる方向に延びて、直線部分P2aと直線部分P2bとを連結している。本実施形態では、線部分P2cは、上述したように湾曲している。主導体部33aと連結部33dとで成す角部は、積層方向から見て、引出部33bが引き出された第四側面Lfに臨んでいる。
The line portion P2c, which is the outline of the corner, extends in a direction away from the direction in which the straight portions P2a and P2b extend, and connects the straight portion P2a and the straight portion P2b. In the present embodiment, the line portion P2c is curved as described above. The corner formed by the
線部分P2cの曲率が変わることにより、直線部分P2aと線部分P2cの連結位置及び直線部分P2bと線部分P2cの連結位置が変わることとなる。これにより、図8に示されるように、内部接続導体33における端子電極2と外部接続導体4との間の電流経路CP2の長さが変わることとなる。たとえば、図8の(a)に示されるように、線部分P2cの曲率が小さくなると、電流経路CP2の長さは短くなり、図8の(c)に示されるように、線部分P2cの曲率が大きくなると、電流経路CP2の長さは長くなる。
By changing the curvature of the line part P2c, the connection position between the straight line part P2a and the line part P2c and the connection position between the straight line part P2b and the line part P2c are changed. As a result, as shown in FIG. 8, the length of the current path CP <b> 2 between the
図7の(a)に示された内部接続導体31が採用されると共に、図8の(a)に示された内部接続導体33が採用された積層コンデンサCは、図7の(b)に示された内部接続導体31が採用されると共に、図8の(b)に示された内部接続導体33が採用された積層コンデンサCよりも、電流経路CP1の長さの差に起因して、ESRが低い値に調整される。図7の(c)に示された内部接続導体31が採用されると共に、図8の(c)に示された内部接続導体33が採用された積層コンデンサCは、図7の(b)に示された内部接続導体31が採用されると共に、図8の(b)に示された内部接続導体33が採用された積層コンデンサCよりも、電流経路CP1の長さの差に起因して、ESRが高い値に調整される。
A multilayer capacitor C in which the
以上のように、本実施形態では、静電容量部11において内部電極21,23が対応する外部接続導体3,4にのみ接続され、ESR制御部13,15において内部接続導体31,33が対応する端子電極1,2及び外部接続導体3,4にそれぞれ接続されている。したがって、内部電極21,23が並列に接続された外部接続導体3,4が端子電極1,2に直列に接続されるので、積層コンデンサCでは、対応する端子電極にすべての内部電極が並列接続されている積層コンデンサと比較して高ESRが実現される。
As described above, in the present embodiment, the
ところで、本実施形態では、内部接続導体31において、輪郭部分P1に含まれる直線部分P1a,P1bと線部分P1cとの連結位置が調整されることにより、端子電極1と外部接続導体3との間の電流経路CP1の長さが変わることとなる。同様に、内部接続導体33において、輪郭部分P2に含まれる直線部分P2a,P2bと線部分P2cとの連結位置が調整されることにより、端子電極2と外部接続導体4との間の電流経路CP2の長さが変わることとなる。これらにより、積層コンデンサCのESRが調整されて、所望の値に設定される。電流経路CP1,CP2が長くなることにより、ESRが高い値に調整され、電流経路CP1,CP2が短くなることにより、ESRが低い値に調整される。したがって、積層コンデンサCでは、内部接続導体31,33において、輪郭部分P1と輪郭部分P2とに含まれる直線部分P1a,P1b,P2a,P2bと線部分P1c,P2cとの連結位置が調整されるという極めて簡易な構成にて、ESRの微調整を精度良く行うことができる。
By the way, in this embodiment, in the
内部接続導体31,33における線部分P1c,P2c近傍には、積層コンデンサC製造工程、特にグリーンシートの積層工程において、空気が残り易く、空隙が生じやすい。近傍に空隙が生じている線部分P1c,P2cは、内部構造欠陥の起点になる。これに対して、線部分P1c,P2cが湾曲していることにより、グリーンシートの積層工程において空気が残り難くなり、空隙が生じるのを抑制することができる。したがって、線部分P1c,P2cが内部構造欠陥の起点となるのを防ぐことができる。
In the vicinity of the line portions P1c and P2c of the
線部分P1c,P2cが湾曲している場合、線部分P1c,P2cの曲率が変わることにより、直線部分P1a,P1b,P2a,P2bと線部分P1c,P2cとの連結位置が調整されることとなる。線部分P1c,P2cの曲率が大きくなることにより、電流経路CP1,CP2が長くなって、ESRが高い値に調整され、線部分P1c,P2cの曲率が小さくなることにより、電流経路CP1,CP2が短くなって、ESRが低い値に調整される。 When the line portions P1c and P2c are curved, the curvature of the line portions P1c and P2c changes, so that the connection position between the straight portions P1a, P1b, P2a and P2b and the line portions P1c and P2c is adjusted. . By increasing the curvature of the line portions P1c and P2c, the current paths CP1 and CP2 are lengthened and the ESR is adjusted to a high value, and by reducing the curvature of the line portions P1c and P2c, the current paths CP1 and CP2 are Shorter, the ESR is adjusted to a lower value.
連結部31d,33dの長さl31d,l33dは、引出部31b,33bの長さl31b,l33bよりも長い。連結部31d,33dの幅w31d,w33dは、主導体部31a,33aの幅w31a,w33aよりも狭い。したがって、内部接続導体31,33の連結部31d,33dにおいて、電流経路が絞られることとなり、より高いESRを得ることができる。
The lengths l 31d and l 33d of the connecting
引出部31c,33cの幅w31c,w33cは、連結部31d,33dの幅w31d,w33dよりも広い。これにより、内部接続導体31,33と端子電極1,2との接続面積が増加することとなり、内部接続導体31,33と端子電極1,2との電気的接続をより一層確実に確保することができる。
The widths w 31c and w 33c of the
ESR制御部13,15は、積層方向において静電容量部11を間に挟むように互いに離れて配置されている。これにより、積層コンデンサCを実装する際の積層方向での方向性がなくなり、実装の作業性を向上させることができる。
The
続いて、図9〜図14を参照して、本実施形態の変形例に係る積層コンデンサの構成を説明する。図9〜図14は、本実施形態の変形例における内部接続導体を示す平面図である。 Subsequently, the configuration of the multilayer capacitor in accordance with a modification of the present embodiment will be described with reference to FIGS. 9 to 14 are plan views showing internal connection conductors according to modifications of the present embodiment.
本変形例においては、積層コンデンサCは、ESR制御部13,15が図9〜図14に示された内部接続導体31,33を有している。内部接続導体31と内部接続導体33とは、線部分P1c,P2cの曲率が異なっている。すなわち、内部接続導体31と内部接続導体33とは、直線部分P1a,P1bと線部分P1cの連結位置と直線部分P2a,P2bと線部分P2cの連結位置とが異なっている。
In this modification, the multilayer capacitor C has the
図9に示された変形例に係る積層コンデンサCでは、内部接続導体31として、図7の(b)に示された内部接続導体31が採用され、内部接続導体33として、図8の(a)に示された内部接続導体33が採用されている。図10に示された変形例に係る積層コンデンサCでは、内部接続導体31として、図7の(a)に示された内部接続導体31が採用され、内部接続導体33として、図8の(b)に示された内部接続導体33が採用されている。図9に示された変形例に係る積層コンデンサCと図10に示された変形例に係る積層コンデンサCとでは、ESRが同等である。
In the multilayer capacitor C according to the modification shown in FIG. 9, the
図11に示された変形例に係る積層コンデンサCでは、内部接続導体31として、図7の(c)に示された内部接続導体31が採用され、内部接続導体33として、図8の(a)に示された内部接続導体33が採用されている。図12に示された変形例に係る積層コンデンサCでは、内部接続導体31として、図7の(a)に示された内部接続導体31が採用され、内部接続導体33として、図8の(c)に示された内部接続導体33が採用されている。図11に示された変形例に係る積層コンデンサCと図12に示された変形例に係る積層コンデンサCとでは、ESRが同等である。
In the multilayer capacitor C according to the modification shown in FIG. 11, the
図13に示された変形例に係る積層コンデンサCでは、内部接続導体31として、図7の(c)に示された内部接続導体31が採用され、内部接続導体33として、図8の(b)に示された内部接続導体33が採用されている。図14に示された変形例に係る積層コンデンサCでは、内部接続導体31として、図7の(b)に示された内部接続導体31が採用され、内部接続導体33として、図8の(c)に示された内部接続導体33が採用されている。図13に示された変形例に係る積層コンデンサCと図14に示された変形例に係る積層コンデンサCとでは、ESRが同等である。
In the multilayer capacitor C according to the modification shown in FIG. 13, the
図9〜図14に示された内部接続導体31,33を有している積層コンデンサCでは、図9に示された変形例に係る積層コンデンサC(図10に示された変形例に係る積層コンデンサC)、図11に示された変形例に係る積層コンデンサC(図12に示された変形例に係る積層コンデンサC)、図13に示された変形例に係る積層コンデンサC(図14に示された変形例に係る積層コンデンサC)、の順にESRが高い値に調整される。
In the multilayer capacitor C having the
図9に示された変形例に係る積層コンデンサC(図10に示された変形例に係る積層コンデンサC)は、内部接続導体31として、図7の(a)に示された内部接続導体31が採用されると共に、内部接続導体33として、図8の(a)に示された内部接続導体33が採用された積層コンデンサCよりも、ESRが高い値に調整される。図13に示された変形例に係る積層コンデンサC(図14に示された変形例に係る積層コンデンサC)は、内部接続導体31として、図7の(c)に示された内部接続導体31が採用されると共に、内部接続導体33として、図8の(c)に示された内部接続導体33が採用された積層コンデンサCよりも、ESRが低い値に調整される。
The multilayer capacitor C according to the modification example shown in FIG. 9 (the multilayer capacitor C according to the modification example shown in FIG. 10) has the
本変形例では、輪郭部分P1における直線部分P1a,P1bと線部分P1cの連結位置と、輪郭部分P2における直線部分P2a,P2bと線部分P2cの連結位置と、が異なっている。これにより、ESRの微調整をより一層精度良く行うことができる。 In this modification, the connecting position of the straight line parts P1a, P1b and the line part P1c in the contour part P1 is different from the connecting position of the straight line parts P2a, P2b and the line part P2c in the contour part P2. Thereby, fine adjustment of ESR can be performed with higher accuracy.
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.
内部接続導体31,33の形状は、図7〜図14に示された形状に限られない。内部接続導体31,33の形状は、たとえば、図15及び図16に示されるような形状であってもよい。図15に示された内部接続導体31,33は、連結部31d,33dの第一方向(第三方向)での位置、すなわち、連結部31d,33dの第三側面Leと第四側面Lfとの対向方向での位置に関して、図7〜図14に示された内部接続導体31,33と相違する。図16に示された内部接続導体31,33は、連結部31d,33dの幅w31d,w33dが引出部31c,33cの幅w31c,w33c及び主導体部31a,33aの幅w31a,w33aと同等である点で、図7〜図14に示された内部接続導体31,33と相違する。図15に示された内部接続導体31,33においても、図7〜図14に示されるように、線部分P1c,P2cの曲率(直線部分P1a,P1bと線部分P1cの連結位置と直線部分P2a,P2bと線部分P2cの連結位置)が異なることにより、ESRの値が所望の値に微調整される。
The shape of the
線部分P1c,P2cの曲率は、図7〜図14に示された曲率に限られることなく、ESRの所望の値に応じて設定される。また、線部分P1c,P2cの形状は、湾曲した形状に限られることなく、直線状であってもよい。この場合でも、線部分P1cは、直線部分P1a,P1bがそれぞれ延びる方向から外れる方向に延びて、直線部分P1aと直線部分P1bとを連結し、線部分P2cは、直線部分P2a,P2bがそれぞれ延びる方向から外れる方向に延びて、直線部分P2aと直線部分P2bとを連結する。 The curvatures of the line portions P1c and P2c are not limited to the curvatures shown in FIGS. 7 to 14 and are set according to a desired value of ESR. Further, the shape of the line portions P1c and P2c is not limited to a curved shape, and may be a straight shape. Even in this case, the line portion P1c extends in a direction away from the direction in which the straight line portions P1a and P1b extend to connect the straight line portion P1a and the straight line portion P1b, and the line portion P2c extends in the straight line portions P2a and P2b, respectively. It extends in a direction deviating from the direction, and connects the straight portion P2a and the straight portion P2b.
本実施形態及び変形例に係る積層コンデンサCは、一対のESR制御部13,15を有しているが、これに限られない。積層コンデンサCは、一対のESR制御部13,15のうちいずれか一方のみを備えていてもよい。
Although the multilayer capacitor C according to the present embodiment and the modification includes the pair of
1,2…端子電極、3,4…外部接続導体、7…誘電体層、11…静電容量部、13…等価直列抵抗(ESR)制御部、21,23…内部電極、31,33…内部接続導体、35,37…内部電極、C…積層コンデンサ、L…素体、P1,P2…輪郭部分、P1a,P1b,P2a,P2b…直線部分、P1c,P2c…線部分。
DESCRIPTION OF
Claims (1)
前記素体の第一側面に配置された第一端子電極と、
前記素体の前記第一側面に対向する第二側面に配置された第二端子電極と、
前記素体の第三側面に配置された第一外部接続導体と、
前記素体の前記第三側面に対向する第四側面に配置された第二外部接続導体と、
前記第三側面に引き出されて前記第一外部接続導体に接続される第一内部電極と、前記第四側面に引き出されて前記第二外部接続導体に接続される第二内部電極と、を有する静電容量部と、
前記第一側面に引き出されて前記第一端子電極に接続されると共に前記第三側面に引き出されて前記第一外部接続導体に接続される第一内部接続導体と、前記第二側面に引き出されて前記第二端子電極に接続されると共に前記第四側面に引き出されて前記第二外部接続導体に接続される第二内部接続導体と、を有する等価直列抵抗制御部と、を備え、
前記第一内部接続導体は、第一主導体部と、前記第一主導体部から前記第三側面に向かうように延びて前記第一外部接続導体に接続される第一引出部と、前記第一端子電極に接続される第二引出部と、前記第一主導体部と前記第二引出部とを連結する第一連結部と、を含むと共に、前記素体内に位置する輪郭の一部として、前記複数の誘電体の積層方向から見て前記第三側面に臨む第一輪郭部分を有し、
前記第二内部接続導体は、第二主導体部と、前記第二主導体部から前記第四側面に向かうように延びて前記第二外部接続導体に接続される第三引出部と、前記第二端子電極に接続される第四引出部と、前記第二主導体部と前記第四引出部とを連結する第二連結部と、を含むと共に、前記素体内に位置する輪郭の一部として、前記積層方向から見て前記第四側面に臨む第二輪郭部分を有し、
前記第一輪郭部分は、
前記第一側面と前記第二側面との第一対向方向に延び、前記第一連結部の輪郭である第一直線部分と、
前記第三側面と前記第四側面との第二対向方向に延び、前記第一主導体部の輪郭である第二直線部分と、
前記第一直線部分と前記第二直線部分とを連結し、前記第一連結部と前記第一主導体部とで成す角部の輪郭である第一線部分と、を含み、
前記第二輪郭部分は、
前記第一対向方向に延び、前記第二連結部の輪郭である第三直線部分と、
前記第二対向方向に延び、前記第二主導体部の輪郭である第四直線部分と、
前記第三直線部分と前記第四直線部分とを連結し、前記第二連結部と前記第二主導体部とで成す角部の輪郭である第二線部分と、を含み、
前記第一及び第二線部分が、湾曲しており、
前記第一線部分の曲率と前記第二線部分の曲率とが異なり、前記第一輪郭部分における前記第一及び第二直線部分と前記第一線部分との連結位置と、前記第二輪郭部分における前記第三及び第四直線部分と前記第二線部分との連結位置と、が異なっていることを特徴とする積層コンデンサ。 An element body in which a plurality of dielectric layers are laminated;
A first terminal electrode disposed on a first side surface of the element body;
A second terminal electrode disposed on a second side surface facing the first side surface of the element body;
A first outer connecting conductor disposed on the third side surface of the element body;
A second external connection conductor disposed on a fourth side facing the third side of the element body;
A first internal electrode drawn to the third side surface and connected to the first external connection conductor; and a second internal electrode drawn to the fourth side surface and connected to the second external connection conductor. A capacitance section;
A first internal connection conductor which is pulled out to the first side surface and connected to the first terminal electrode and is pulled out to the third side surface and connected to the first external connection conductor; and is pulled out to the second side surface. An equivalent series resistance control unit having a second internal connection conductor connected to the second terminal electrode and pulled out to the fourth side surface and connected to the second external connection conductor,
The first internal connection conductor includes a first main conductor portion, a first lead portion extending from the first main conductor portion toward the third side surface and connected to the first external connection conductor, and the first As a part of the contour located in the element body, including a second lead portion connected to one terminal electrode, and a first connecting portion for linking the first main conductor portion and the second lead portion. , Having a first contour portion facing the third side as seen from the stacking direction of the plurality of dielectrics,
The second internal connection conductor includes a second main conductor portion, a third lead portion extending from the second main conductor portion toward the fourth side surface and connected to the second external connection conductor; As a part of the contour located in the element body, including a fourth lead portion connected to the two-terminal electrode, a second connecting portion for connecting the second main conductor portion and the fourth lead portion. , Having a second contour portion facing the fourth side as seen from the stacking direction,
The first contour portion is
A first linear portion that extends in a first facing direction between the first side surface and the second side surface and is an outline of the first connecting portion;
Extending in the second opposing direction of the third side surface and the fourth side surface, and a second straight line portion that is an outline of the first main conductor portion;
Connecting the first straight line part and the second straight line part, including a first line part that is an outline of a corner formed by the first connection part and the first main conductor part,
The second contour portion is
A third linear portion extending in the first opposing direction and being an outline of the second connecting portion;
A fourth linear portion extending in the second opposing direction and being the contour of the second main conductor portion;
Connecting the third straight line part and the fourth straight line part, and including a second line part that is an outline of a corner formed by the second connection part and the second main conductor part,
The first and second line portions are curved;
The curvature of the first line portion and the curvature of the second line portion are different, the connection position of the first and second straight line portions and the first line portion in the first contour portion, and the second contour portion. A multilayer capacitor, wherein the third and fourth straight line portions and the second line portion are connected at different positions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107733A JP6064362B2 (en) | 2012-05-09 | 2012-05-09 | Multilayer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107733A JP6064362B2 (en) | 2012-05-09 | 2012-05-09 | Multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013235976A JP2013235976A (en) | 2013-11-21 |
JP6064362B2 true JP6064362B2 (en) | 2017-01-25 |
Family
ID=49761853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012107733A Active JP6064362B2 (en) | 2012-05-09 | 2012-05-09 | Multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6064362B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101452070B1 (en) | 2012-12-20 | 2014-10-16 | 삼성전기주식회사 | Multi-layered ceramic capacitor and method of manufacturing the same |
CN106415757B (en) * | 2014-07-24 | 2018-08-28 | 京瓷株式会社 | Multilayer capacitor |
JP6746594B2 (en) | 2015-09-18 | 2020-08-26 | 株式会社ティラド | Laminated heat sink |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6127327U (en) * | 1984-07-25 | 1986-02-18 | 東北金属工業株式会社 | Laminated ceramic parts |
JPH11297508A (en) * | 1998-04-09 | 1999-10-29 | Matsushita Electric Ind Co Ltd | Laminated ceramic electronic component |
JP4645637B2 (en) * | 2007-11-15 | 2011-03-09 | Tdk株式会社 | Multilayer capacitor |
JP5093044B2 (en) * | 2008-10-20 | 2012-12-05 | Tdk株式会社 | Multilayer capacitor |
JP5035318B2 (en) * | 2009-10-23 | 2012-09-26 | Tdk株式会社 | Multilayer capacitor |
JP5170066B2 (en) * | 2009-11-16 | 2013-03-27 | Tdk株式会社 | Multilayer capacitor |
-
2012
- 2012-05-09 JP JP2012107733A patent/JP6064362B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013235976A (en) | 2013-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4374041B2 (en) | Multilayer capacitor | |
JP6107080B2 (en) | Multilayer capacitor | |
JP5234135B2 (en) | Feed-through multilayer capacitor | |
JP4475298B2 (en) | Multilayer capacitor | |
US10622146B2 (en) | Multilayer capacitor and electronic component device | |
JP4462194B2 (en) | Multilayer feedthrough capacitor array | |
JP2007317786A (en) | Multilayer capacitor | |
JP2014036214A (en) | Multilayer capacitor | |
KR101020528B1 (en) | Multilayer condenser | |
JP5870674B2 (en) | Multilayer capacitor array | |
JP4539715B2 (en) | Multilayer capacitor array | |
JP2016149484A (en) | Multilayer capacitor | |
JP4475338B2 (en) | Multilayer capacitor | |
JP2016149487A (en) | Multilayer capacitor | |
JP6273672B2 (en) | Multilayer feedthrough capacitor | |
JP6064362B2 (en) | Multilayer capacitor | |
JP6111768B2 (en) | Feedthrough capacitor | |
JP5251834B2 (en) | Multilayer capacitor | |
JP5042892B2 (en) | Feedthrough capacitor | |
JP2013206966A (en) | Multilayer capacitor | |
JP5353757B2 (en) | Multilayer capacitor | |
JP6459717B2 (en) | Multilayer ceramic capacitor | |
JP2009146947A (en) | Multilayer capacitor array | |
JP5857871B2 (en) | Multilayer capacitor | |
JP4710998B2 (en) | Multilayer capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160420 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161024 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6064362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |