JP5981394B2 - センサインタフェース回路及び制御方法 - Google Patents

Description

本発明は、各種トランスデューサの電気出力をセンサ回路が測定しやすい形態に変換する技術に関する。

光や変位をはじめとする物理量を電気信号に変換するトランスデューサの価格は低廉化しつつある。そのため、これまでの工業応用だけでなく、民間で複雑な手順を踏むことなく手軽に使用可能なセンサへのニーズが高まりつつある。

センサが普及するためにはセンサ回路の低コスト化が課題となる。これまではセンサＡ，Ｂ，Ｃ，Ｄそれぞれに対して最適なセンサインタフェースＡ’，Ｂ’，Ｃ’，Ｄ’が個別に製造されていた。それぞれのセンサインタフェースは生産個数が増えないことでコストが増加するため、普及阻害の一因となっていた。この課題に対しては、多種のトランスデューサを接続した場合に生じるオフセットを調整する機構を備えたセンサ回路を用い、多種のトランスデューサの計測が可能となる回路構成が提案されている。また、低コスト化には集積回路内に素子を配置することが有効であり、集積回路への内蔵に適している容量型センサインタフェース回路が提案されている。

しかしながら、従来のセンサ回路は、トランスデューサが持つ高い出力抵抗から電圧を取り出すために高い入力インピーダンスを持ったセンサインタフェースを備えている。そのため、電力の損失が生じ、トランスデューサが出力する電力を有効利用することがてきていないという問題があった。

本発明は、上記に鑑みてなされたものであり、トランスデューサの信号エネルギを最大化して取り出すことを目的とする。

第１の本発明に係るセンサインタフェース回路は、トランスデューサに接続するセンサインタフェース回路であって、モード変換増幅器と、容量、前記トランスデューサの出力端子と前記容量の一端との間に接続された第１のスイッチ、前記容量の一端とグランドとの間に接続された第２のスイッチ、前記容量の他端と前記モード変換増幅器の入力端子との間に接続された第３のスイッチ、前記容量の他端とグランドとの間に接続された第４のスイッチで構成された正相回路と、クロック信号を発生する周波数可変のクロック発生器と、前記クロック信号に従って前記第１乃至第４のスイッチのオン・オフを制御するスイッチ制御回路と、前記モード変換増幅器の出力をモニタして前記クロック信号の周波数を調整するインピーダンス調整回路と、を備え、前記スイッチ制御回路は、前記容量の一端に接続された第１、第２のスイッチ並びに前記容量の他端に接続された第３、第４のスイッチを相補的にオン・オフすることを特徴とする。

上記センサインタフェース回路において、前記正相回路と同じ構成の逆相回路をさらに備え、前記スイッチ制御回路は、前記正相回路と前記逆相回路との間で対応する前記スイッチを相補的にオン・オフすることを特徴とする。

第２の本発明に係る制御方法は、モード変換増幅器と、容量、前記トランスデューサの出力端子と前記容量の一端との間に接続された第１のスイッチ、前記容量の一端とグランドとの間に接続された第２のスイッチ、前記容量の他端と前記モード変換増幅器の入力端子との間に接続された第３のスイッチ、前記容量の他端とグランドとの間に接続された第４のスイッチで構成された正相回路と、クロック信号を発生する周波数可変のクロック発生器と、前記クロック信号に従って前記第１乃至第４のスイッチのオン・オフを制御するスイッチ制御回路を備えたセンサインタフェース回路の制御方法であって、前記モード変換増幅器の出力を第１の出力値として保持するステップと、前記クロック信号の周波数を増加するステップと、周波数を増加させた後の前記モード変換増幅器の出力を第２の出力値とし、前記第１の出力値と前記第２の出力値を比較するステップと、前記比較するステップで比較した結果、前記第２の出力値のほうが大きい場合は、前記第２の出力値を前記第１の出力値として再び周波数を増加するステップを行い、前記第１の出力値のほうが大きい場合は、前記第１の出力値が得られたときの周波数を最適な周波数とするステップと、を有することを特徴とする。

本発明によれば、トランスデューサの信号エネルギを最大化して取り出すことができる。

第１の実施の形態におけるセンサインタフェース回路の構成を示す機能ブロック図である。 基準クロック信号とスイッチの制御信号のタイムチャートである。 第１の実施の形態における別のセンサインタフェース回路の構成を示す機能ブロック図である。 第２の実施の形態におけるセンサインタフェース回路の構成を示す機能ブロック図である。 第２の実施の形態における別のセンサインタフェース回路の構成を示す機能ブロック図である。 第３の実施の形態におけるセンサインタフェース回路の構成を示す機能ブロック図である。 基準クロック信号制御回路の処理の流れを示すフローチャートである。 基準クロック信号の周波数の変化とシフトレジスタに書き込まれる値の変化を示す図である。 第３の実施の形態における別のセンサインタフェース回路の構成を示す機能ブロック図である。 図９のセンサインタフェース回路にフォトディテクタを接続した実施例を示す図である。 図９のセンサインタフェース回路に圧電センサまたは焦電センサを接続した実施例を示す図である。

以下、本発明の実施の形態について図面を用いて説明する。

［第１の実施の形態］
図１は、第１の実施の形態におけるセンサインタフェース回路の構成を示す機能ブロック図である。同図に示すセンサインタフェース回路は、トランスデューサ５０とインピーダンス整合をとるインピーダンス変換器１０と電力信号を電圧信号に変換するモード変換増幅器２０を備える。インピーダンス変換器１０は、少なくとも１つの出力端子を備えるトランスデューサ５０とモード変換増幅器２０の間に接続される。インピーダンス変換器１０は、容量１１、トランスデューサ５０の出力端子と容量１１の一端との間に接続されたスイッチ１２Ａ、容量１１の一端とグランドとの間に接続されたスイッチ１２Ｂ、容量１１の他端とグランドとの間に接続されたスイッチ１２Ｃ、容量１１の他端とモード変換増幅器２０の入力端子との間に接続されたスイッチ１２Ｄ、周波数可変な基準クロック発生器１３、およびスイッチ制御回路１４を備える。

スイッチ制御回路１４は、基準クロック発生器１３が出力する基準クロック信号に従ってスイッチ１２Ａ〜１２Ｄのオン・オフを制御する。具体的には、スイッチ１２Ａ，１２Ｂの組、並びにスイッチ１２Ｃ，１２Ｄの組において、各組内のスイッチが相補的にオン・オフするようにスイッチ１２Ａ〜１２Ｄのオン・オフを制御する。つまり、スイッチ１２Ａがオンのときはスイッチ１２Ｂがオフ、スイッチ１２Ａがオフのときはスイッチ１２Ｂがオン、同様に、スイッチ１２Ｃがオンのときはスイッチ１２Ｄがオフ、スイッチ１２Ｃがオフのときはスイッチ１２Ｄがオンとなる。

図２に、基準クロック信号とスイッチ１２Ａ〜１２Ｄを制御する制御信号φ₁，φ₂のタイムチャートを示す。基準クロック信号のデューティ比は５０％で、スイッチ制御回路１４は、基準クロック信号と同位相の制御信号φ₁と基準クロック信号と逆位相の制御信号φ₂を出力してスイッチ１２Ａ〜１２Ｄのオン・オフを制御する。図１の例では、制御信号φ₁でスイッチ１２Ａとスイッチ１２Ｄのオン・オフを制御し、制御信号φ₂でスイッチ１２Ｂとスイッチ１２Ｃのオン・オフを制御した。なお、図３に示すように、スイッチ１２Ｃ，１２Ｄを制御する制御信号φ₁，φ₂を入れ替えて、制御信号φ₁でスイッチ１２Ａとスイッチ１２Ｃのオン・オフを制御し、制御信号φ₂でスイッチ１２Ｂとスイッチ１２Ｄのオン・オフを制御してもよい。図３の例の場合も、容量１１の同じ端子側に接続されたスイッチの組は相補的にオン・オフとなる。

続いて、本実施の形態におけるインピーダンス変換器の動作について説明する。

トランスデューサ５０は、テブナンの定理により、電圧信号源と信号源抵抗を直列に接続した回路にモデル化できる。４つのスイッチ１２Ａ〜１２Ｄを開閉することによって容量１１に流れる電荷量は、信号源電圧をＶｓ、容量の値をＣｓとしたときにその積で表現され、トランスデューサ５０から容量１１へ電荷が流れたスイッチのオン時間をｔとしたときには平均的に見た電流値Ｉは次式（１）が成り立つ。

Ｉ＝ＣｓＶｓ／ｔ・・・（１）

よって、平均的に見たインピーダンスＺは次式（２）で表現できる。

Ｚ＝Ｖｓ／Ｉ＝ｔ／Ｃｓ・・・（２）

スイッチのオン時間ｔとスイッチの開閉周波数ｆの間には次式（３）の関係があるため、平均的に見たインピーダンスＺは次式（４）となる。

ｔ＝１／ｆ・・・（３）
Ｚ＝１／ｆＣｓ・・・（４）

式（４）によると、インピーダンスＺはスイッチの開閉周波数ｆの関数となっていることから、スイッチの開閉周波数ｆつまり基準クロック信号の周波数を調整することによってセンサインタフェース回路の入力インピーダンスを可変にすることができる。本実施の形態では、周波数可変の基準クロック発生器１３を備えて、基準クロック信号を調節可能とした。

以上説明したように、本実施の形態によれば、センサインタフェース回路が、インピーダンス変換器１０とモード変換増幅器２０を備え、インピーダンス変換器１０が容量１１、４つのスイッチ１２Ａ〜１２Ｄ、周波数可変な基準クロック発生器１３、および４つのスイッチ１２Ａ〜１２Ｄのオン・オフを制御するスイッチ制御回路１４を備えて、基準クロック発生器１３が出力する基準クロック信号の周波数を調節することで、トランスデューサの出力インピーダンスとモード変換増幅器２０の入力インピーダンスを整合させることができる。また、インピーダンス変換器１０を容量１１とスイッチ１２Ａ〜１２Ｄで構成することで、集積化に適するようになる。

［第２の実施の形態］
第２の実施の形態は、２相でサンプリングするセンサインタフェース回路である。

図４は、第２の実施の形態におけるセンサインタフェース回路の構成を示す機能ブロック図である。同図に示すセンサインタフェース回路は、図１で示したインピーダンス変換器１０に、１つの容量１１−２と４つのスイッチ１２Ａ−２〜１２Ｄ−２で構成された回路を追加した。容量１１−１とスイッチ１２Ａ−１〜１２Ｄ−１で構成された回路を正相回路、容量１１−２とスイッチ１２Ａ−２〜１２Ｄ−２で構成された回路を逆相回路と呼称する。正相回路と逆相回路の構造は同じである。トランスデューサ５０の出力端子に正相回路と逆相回路を並列に接続し、正相回路と逆相回路それぞれの出力を加算器１５で加算してモード変換増幅器２０に入力した。

スイッチ制御回路１４は、正相回路と逆相回路との間で対応するスイッチ同士が互いに逆に動作するようにスイッチを制御する。図４の例では、正相回路のスイッチ１２Ａ−１，１２Ｄ−１を制御信号φ₁で制御し、対応する逆相回路のスイッチ１２Ａ−２，１２Ｄ−２を制御信号φ₂で制御する。また、正相回路のスイッチ１２Ｂ−１，１２Ｃ−１を制御信号φ₂で制御し、逆相回路のスイッチ１２Ｂ−２，１２Ｃ−２を制御信号φ₁で制御する。つまり、正相回路のスイッチ１２Ａ−１，１２Ｄ−１がオンのときは逆相回路のスイッチ１２Ａ−２，１２Ｄ−２がオフ、正相回路のスイッチ１２Ｂ−１，１２Ｃ−１がオフのときは逆相回路のスイッチ１２Ｂ−２，１２Ｃ−２がオンとなるように制御する。また、第２の実施の形態でも、第１の実施の形態と同じように、容量１１−１，１１−２それぞれの同じ端子側に接続されたスイッチの組は相補的にオン・オフとする。つまり、スイッチ１２Ａ−１，１２Ｄ−１がオンのときはスイッチ１２Ｂ−１，１２Ｃ−１がオフ、スイッチ１２Ａ−２，１２Ｄ−２がオフのときはスイッチ１２Ｂ−２，１２Ｃ−２がオンとなるように制御する。

なお、図５に示すように、第１の実施の形態と同様に、スイッチ１２Ｃ−１，１２Ｄ−１並びにスイッチ１２Ｃ−２，１２Ｄ−２を制御する制御信号φ₁，φ₂を入れ替えてもよい。図５の例では、制御信号φ₁で制御されるスイッチ１２Ａ−１，１２Ｃ−１およびスイッチ１２Ｂ−２，１２Ｄ−２が同じタイミングでオンオフし、制御信号φ₂で制御されるスイッチ１２Ｂ−１，１２Ｄ−１およびスイッチ１２Ａ−２，１２Ｃ−２が同じタイミングでオンオフする。

以上説明したように、本実施の形態によれば、正相回路と逆相回路の２相でスイッチングを行うことにより、インピーダンス変換器１０のダイナミックレンジを拡張可能であり、さらに、スイッチングの際に生じるインピーダンスの変化を安定化させることができる。また、本構成により、最大電力伝送定理を満たし、トランスデューサから最大の信号電力を取り出すことが可能となる。

［第３の実施の形態］
第３の実施の形態は、基準クロック信号の周波数を最適な値に制御する基準クロック信号制御回路を備えたセンサインタフェース回路である。

図６は、第３の実施の形態におけるセンサインタフェース回路の構成を示す機能ブロック図である。同図に示すセンサインタフェース回路は、図１で示したセンサインタフェース回路に基準クロック信号制御回路３０を追加した。基準クロック信号制御回路３０は、モード変換増幅器２０の出力をデジタル信号に変換するＡＤ変換器３１、基準クロック発生器１３が出力する基準クロック信号の周波数を制御する制御ロジック３２、およびＡＤ変換器３１の変換結果を格納するシフトレジスタ３３を備える。なお、図６では、図１で示したセンサインタフェース回路に基準クロック信号制御回路３０を追加したが、図３で示したセンサインタフェース回路に基準クロック信号制御回路３０を追加してもよい。

続いて、基準クロック信号制御回路の動作について説明する。

図７は、基準クロック信号制御回路の処理の流れを示すフローチャートである。図８は、基準クロック信号の周波数の変化とシフトレジスタに書き込まれる値の変化を示す図である。

最初に、制御ロジック３２が基準クロック信号の周波数を初期周波数ｆ₀に設定し（ステップＳ１１）、ＡＤ変換器３１がモード変換増幅器２０の出力をデジタル信号に変換し（ステップＳ１２）、デジタル信号をシフトレジスタ３３に書き込む（ステップＳ１３）。図８に示すように、基準クロック信号の周波数が初期周波数ｆ₀のときのモード変換増幅器２０の出力値（Ｄ０）がレジスタ０に書き込まれる。

続いて、基準クロック信号の周波数の値をδｆ増加させた後（ステップＳ１４）、モード変換増幅器２０の出力をデジタル信号に変換し（ステップＳ１５）、デジタル信号をシフトレジスタ３３に書き込む（ステップＳ１６）。図８に示すように、周波数を増加させる前の出力値（Ｄ０）がレジスタ１に書き込まれ、周波数を増加させた後の出力値（Ｄ１）がレジスタ０に書き込まれる。

基準クロック信号の周波数を増加する前後でモード変換増幅器２０の出力が減少したか否か判定する（ステップＳ１７）。具体的には、シフトレジスタ３３のレジスタ０の値とレジスタ１の値を比較し、レジスタ０の値＜レジスタ１の値の場合は、モード変換増幅器２０の出力が減少したと判定する。

モード変換増幅器２０の出力が増加した場合は（ステップＳ１７のＮｏ）、ステップＳ１４に戻り、基準クロック信号の周波数をさらに増加させる。

モード変換増幅器２０の出力が減少した場合は（ステップＳ１７のＹｅｓ）、基準クロック信号の周波数の値を増加させる前が最適な周波数の値となる。図８の例では、Ｄ６＜Ｄ５となったので、モード変換増幅器２０の出力値がＤ５となったときの基準クロック信号の周波数の値が最適な周波数の値となる。

基準クロック信号の周波数の値を増加させると、式（４）に示したように、インピーダンスＺが低下するため、モード変換増幅器２０に入力される電力値が増加し、モード変換増幅器２０のゲインが同じ場合には出力値が高くなる。基準クロック信号の周波数の値の増加によってモード変換増幅器２０の出力値が小さくなるまで周波数を増加させて最適な周波数を求める。以上の処理により、電力損失の生じない最適な入力インピーダンス値を自動で探索することが可能となる。

なお、図９に示すように、図４で示した２相でサンプリングするセンサインタフェース回路に基準クロック信号制御回路３０を追加して、最適な基準クロック信号の周波数を自動で探索してもよい。もちろん、図５で示したセンサインタフェース回路に基準クロック信号制御回路３０を追加してもよい。

以上説明したように、本実施の形態によれば、モード変換増幅器２０の出力をモニタしつつ基準クロック信号の周波数を制御する基準クロック信号制御回路３０を備えることにより、電力損失を抑えた最適な入力インピーダンス値を自動で探索することが可能となる。

［実施例］
図１０に、トランスデューサ５０としてフォトディテクタを接続し、図９で示したセンサインタフェース回路のスイッチ１２Ａ−１〜１２Ｄ−１，１２Ａ−２〜１２Ｄ−２をトランジスタで構成した実施例を示す。また、図１１にトランスデューサ５０として圧電センサまたは焦電センサを接続した実施例を示す。入力インピーダンスを可変にした本発明のセンサインタフェース回路を用いることで、光を検出するフォトディテクタ、歪みを検出する抵抗センサ、圧電現象を利用した圧電センサ、遠赤外線を検出可能な焦電センサや温度センサなどの多種のセンサに対して共通のセンサインタフェース回路を用いることが可能となる。その結果、センサインタフェース回路を大量生産することができ、コストを下げることが可能となる。

１０…インピーダンス変換器
１１，１１−１，１１−２…容量
１２Ａ〜１２Ｄ，１２Ａ−１〜１２Ｄ−１，１２Ａ−２〜１２Ｄ−２…スイッチ
１３…基準クロック発生器
１４…スイッチ制御回路
１５…加算器
２０…モード変換増幅器
３０…基準クロック信号制御回路
３１…ＡＤ変換器
３２…制御ロジック
３３…シフトレジスタ
５０…トランスデューサ

Claims (3)

1. トランスデューサに接続するセンサインタフェース回路であって、
   モード変換増幅器と、
   容量、前記トランスデューサの出力端子と前記容量の一端との間に接続された第１のスイッチ、前記容量の一端とグランドとの間に接続された第２のスイッチ、前記容量の他端と前記モード変換増幅器の入力端子との間に接続された第３のスイッチ、前記容量の他端とグランドとの間に接続された第４のスイッチで構成された正相回路と、
   クロック信号を発生する周波数可変のクロック発生器と、
   前記クロック信号に従って前記第１乃至第４のスイッチのオン・オフを制御するスイッチ制御回路と、
   前記モード変換増幅器の出力をモニタして前記クロック信号の周波数を調整するインピーダンス調整回路と、を備え、
   前記スイッチ制御回路は、前記容量の一端に接続された第１、第２のスイッチ並びに前記容量の他端に接続された第３、第４のスイッチを相補的にオン・オフすること
   を特徴とするセンサインタフェース回路。
2. 前記正相回路と同じ構成の逆相回路をさらに備え、
   前記スイッチ制御回路は、前記正相回路と前記逆相回路との間で対応する前記スイッチを相補的にオン・オフすることを特徴とする請求項１記載のセンサインタフェース回路。
3. トランスデューサに接続する、モード変換増幅器と、容量、前記トランスデューサの出力端子と前記容量の一端との間に接続された第１のスイッチ、前記容量の一端とグランドとの間に接続された第２のスイッチ、前記容量の他端と前記モード変換増幅器の入力端子との間に接続された第３のスイッチ、前記容量の他端とグランドとの間に接続された第４のスイッチで構成された正相回路と、クロック信号を発生する周波数可変のクロック発生器と、前記クロック信号に従って前記第１乃至第４のスイッチのオン・オフを制御するスイッチ制御回路を備えたセンサインタフェース回路の制御方法であって、
   前記モード変換増幅器の出力を第１の出力値として保持するステップと、
   前記クロック信号の周波数を増加するステップと、
   周波数を増加させた後の前記モード変換増幅器の出力を第２の出力値とし、前記第１の出力値と前記第２の出力値を比較するステップと、
   前記比較するステップで比較した結果、前記第２の出力値のほうが大きい場合は、前記第２の出力値を前記第１の出力値として再び周波数を増加するステップを行い、前記第１の出力値のほうが大きい場合は、前記第１の出力値が得られたときの周波数を最適な周波数とするステップと、
   を有することを特徴とする制御方法。

Images