Nothing Special   »   [go: up one dir, main page]

JP5823098B2 - セルバランスシステム - Google Patents

セルバランスシステム Download PDF

Info

Publication number
JP5823098B2
JP5823098B2 JP2010122009A JP2010122009A JP5823098B2 JP 5823098 B2 JP5823098 B2 JP 5823098B2 JP 2010122009 A JP2010122009 A JP 2010122009A JP 2010122009 A JP2010122009 A JP 2010122009A JP 5823098 B2 JP5823098 B2 JP 5823098B2
Authority
JP
Japan
Prior art keywords
nmos transistor
voltage
circuit
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010122009A
Other languages
English (en)
Other versions
JP2011250609A (ja
Inventor
正一 小久保
正一 小久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2010122009A priority Critical patent/JP5823098B2/ja
Publication of JP2011250609A publication Critical patent/JP2011250609A/ja
Application granted granted Critical
Publication of JP5823098B2 publication Critical patent/JP5823098B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Description

本発明は、半導体装置、特に、直列接続された複数個の電池各々の電圧差が大きくならないようにバランスさせる半導体装置に関するものである。
一般に、複数個の二次電池を直列接続して構成された組電池の保護回路において、バランス回路等の半導体装置により、二次電池各々の電圧差が大きくならないようにバランスさせることが知られている(例えば、特許文献1〜4参照)。
このようなバランス回路の一例として、二次電池に印加される電流をバイパスさせるバイパススイッチ回路がある。従来のバイパススイッチ回路の一例の概略構成図を図4に示す。また、1つの二次電池102に対するバイパススイッチ回路の概略構成の一例を図5に示す。なお、図4では、一例として、電源電圧VCC_INからの電源電圧の印加により充電される10個の二次電池102が直列に接続された組電池に適用する場合を示している。また、図5は、NMOSトランジスタequ_sw5を含む構成について示したが、全てのNMOSトランジスタ(equ_sw1〜equ_sw10)を含む場合においても同様の構成となっている。
図4に示したバイパススイッチ回路110では、例えば、二次電池102の電圧が高い場合は放電させるように、当該二次電池102に接続されたNMOSトランジスタequ_sw1〜equ_sw10をオン状態にして、二次電池102に印加される充電電流をバイパスさせると共に、当該二次電池102を放電させる。
バイパススイッチ回路110は、バイパススイッチとして機能するNMOSトランジスタequ_sw1〜equ_sw10と、電源電圧VCC_IN−GND間の分圧抵抗128によりNMOSトランジスタequ_sw1〜equ_sw10各々のゲート電圧を生成する駆動回路120と、バイパススイッチのオン・オフを制御する制御信号が入力されるレベルシフタ回路LVSと、を備えて構成されている。また、駆動回路120は、分圧抵抗128、制御信号によりオン・オフが制御されるNMOSトランジスタhvp、抵抗126、インバータ122、及びインバータ124を備えて構成されており、インバータ122の出力電圧がNMOSトランジスタequ_sw5のゲートに入力される。
特開2002−058169号公報 特開2004−248348号公報 特開2007−318950号公報 特開2009−148125号公報
図5の駆動回路をさらに簡略化して図示したものを図6に示す。従来のバイパススイッチ回路110では、接続された二次電池102各々の電圧がほぼ等しい場合には、問題無く、十分に二次電池102の電圧をバイパスさせることができた。しかしながら、充電を繰り返して劣化してきた二次電池102の場合では、二次電池102間で電圧が大きくばらつくようになる。これにより、電源電圧VCC_INを抵抗分圧128で分圧することにより作成したゲート電圧では、抵抗分圧比と、二次電池102の電池電圧が一致せず、図6に示すように、二次電池102の電池端電圧とインバータ130の電圧(GNDに対する電位)とのずれが生じ、バイパススイッチであるNMOSトランジスタ114のゲート・ソース間電圧が一定でなくなる。従って、NMOSトランジスタ114のオン抵抗がばらつくことになり、十分なバランス電流が得られずに、バランス回路としての機能を果たせない場合がある。さらには、オン・オフが行えないNMOSトランジスタ114が生じたり、ゲート耐圧を超すNMOSトランジスタ114が生じたりする可能性がある。
本発明は、上述した問題を解決するために提案されたものであり、直列接続された複数個の電池毎に備えられた、各電池の電圧をバイパスさせるためのNMOSトランジスタのオン抵抗のばらつきを抑制することができるセルバランスシステムを提供することを目的とする。
上記目的を達成するために、請求項1に記載のセルバランスシステムは、直列に接続された複数の電池と、前記直列に接続された複数の電池毎に備えられると共に、ドレインが前記電池の一端に接続され、且つソースが前記電池の他端に接続されたNMOSトランジスタと、定電流源と、一端が前記定電流源に接続され、且つ他端が前記NMOSトランジスタのソースに接続された抵抗と、を含む電圧生成回路と、前記NMOSトランジスタをオン状態にする場合は、前記NMOSトランジスタのゲートを前記定電流源と前記抵抗との間に接続し、前記NMOSトランジスタをオフ状態にする場合は、前記NMOSトランジスタのゲートを前記NMOSトランジスタのソースに接続するよう切り替える切替回路と、を備える。
請求項2に記載のセルバランスシステムは、請求項1に記載のセルバランスシステムにおいて、前記電圧生成回路は、アノードが前記抵抗の他端に接続され、且つカソードが前記NMOSトランジスタのソースに接続されたダイオードを含む。
請求項3に記載のセルバランスシステムは、請求項2に記載のセルバランスシステムにおいて、前記ダイオードのカソードとアノードとの電位差に基づいて温度を検出する検出回路を備えた。
請求項4に記載のセルバランスシステムは、請求項3に記載のセルバランスシステムにおいて、前記切替回路は、前記検出回路で検出した温度が予め定められた温度以上である場合に前記NMOSトランジスタをオフ状態に制御する制御手段からの信号に応じて前記NMOSトランジスタのゲートを前記NMOSトランジスタのソースに接続するよう切り替える。
本発明によれば、直列接続された複数個の電池毎に備えられた、各電池の電圧をバイパスさせるためのNMOSトランジスタのオン抵抗のばらつきを抑制することができる、という効果を奏する。
第1の実施の形態に係る、1つの二次電池に対するバイパススイッチ回路の概略構成の一例を示す概略構成図である。 第2の実施の形態に係る、1つの二次電池に対するバイパススイッチ回路の概略構成の一例を示す概略構成図である。 第3の実施の形態に係る、1つの二次電池に対するバイパススイッチ回路の概略構成の一例を示す概略構成図である。 従来の、バイパススイッチ回路の概略構成の一例を示す概略構成図である。 従来の、1つの二次電池に対するバイパススイッチ回路の概略構成の一例を示す概略構成図である。 従来の、バイパススイッチ回路における問題を説明するために図5の概略構成図を簡略化した説明図である。
[第1の実施の形態]
以下、図面を参照して本実施の形態の半導体装置であるセルバランス回路(バイパススイッチ回路)について詳細に説明する。
図1に、本実施の形態に係る、1つの二次電池に対するバイパススイッチ回路の概略構成の一例の概略構成図を示す。なお、図1に示した本実施の形態のバイパススイッチ回路10は、従来のバイパススイッチ回路110に対応している。 本実施の形態のセルバランス回路は、複数有る二次電池2毎に図1に示したバイパススイッチ回路10、及び電源電圧VCC_IN等を備えることにより構成されている。
バイパススイッチ回路10は、接続端子12、NMOSトランジスタ14、及び駆動回路20を含んで構成されている。バイパススイッチ回路10は、接続端子12により抵抗4(本実施の形態では具体的一例として抵抗値が18Ωの抵抗)を介して二次電池2(本実施の形態では具体的一例として電圧値が4.3Vの二次電池)の両端に接続されており、当該二次電池2に印加される電流をNMOSトランジスタ14のオン・オフによりバイパスする機能を有するものである。
NMOSトランジスタ14のドレインは二次電池2の電源電圧VCC_IN(図示省略)側に接続されており、ソースは二次電池2のグランド側に接続されている。
駆動回路20は、ゲート電圧生成回路22及び制御回路24を含んで構成されており、NMOSトランジスタ14のゲートのオン・オフを駆動する機能を有するものである。ゲート電圧生成回路22は、定電流回路26、及び一端が定電流回路26に接続され他端がNMOSトランジスタ14のソースに接続された抵抗28を含んで構成されており、NMOSトランジスタ14のゲートをオン状態にするためのゲート電圧を生成する機能を有するものである。
制御回路24は、NMOSトランジスタ14のゲートのオン・オフを切り替えるよう制御する回路であり、NMOSトランジスタ14のゲートに印加されるゲート電圧をゲート電圧生成回路22により生成されたゲート電圧とするか、NMOSトランジスタ14のソース電位とするかを切り替える。具体的には、制御回路24は、NMOSトランジスタ14のゲートの接続先をゲート電圧生成回路22の定電流回路26と抵抗28との間にするか、NMOSトランジスタ14のソースにするかを切り替えるものであり、例えば、スイッチ回路等により構成される。
本実施の形態の制御回路24は、二次電池2の電圧をモニタ等し、バイパスするか否かを判断する制御手段(図示省略)から入力された制御信号により、NMOSトランジスタ14の接続先を切り替える。なお、当該制御手段は、バイパススイッチ回路10内に備えるようにしてもよいし、バイパススイッチ回路10外部に備えたものを使用するようにしてもよい。
バイパススイッチ回路10では、まず、定電流回路26が起動すると、電源電圧VCC_INや二次電池2の電圧に因らず一定の電流(定電流)を抵抗28に供給する。抵抗28に流れる定電流に因る電圧降下によって、抵抗28端に現れる電圧も電源電圧VCC_INや二次電池2の電圧に因らず一定の電圧(定電圧)となる。このようにゲート電圧生成回路22により生成される定電圧であるゲート電圧の電圧値は、定電流をI、抵抗28の抵抗値をRとすると定電圧V=I×Rになる。
制御回路24は、NMOSトランジスタ14をオン状態にする場合には、上述のようにしてゲート電圧生成回路22により生成された定電圧であるゲート電圧がNMOSトランジスタ14のゲートに印加されるように制御するため、NMOSトランジスタ14のゲート・ソース間電圧Vgsを二次電池2の電圧等に因らず一定にすることができ、NMOSトランジスタ14のオン抵抗を一定にすることができる。
以上説明したように、本実施の形態のバイパススイッチ回路10では、ゲート電圧生成回路22が、定電流回路26、及び一端が定電流回路26に接続され他端がNMOSトランジスタ14のソースに接続された抵抗28を備え、定電流回路26により出力された定電流が供給された抵抗28に因る電圧降下により定電圧のゲート電圧を生成し、制御回路24が、NMOSトランジスタ14をオン状態にする場合は、ゲート電圧生成回路22により生成されたゲート電圧がNMOSトランジスタ14のゲートに印加されるようにNMOSトランジスタ14のゲートの接続先を切り替える。
このように本実施の形態では、電源電圧VCC_INや二次電池2の電圧に因らず一定の電圧であるゲート電圧により、NMOSトランジスタ14をオン状態にすることができるため、NMOSトランジスタ14のオン抵抗を一定にすることができ、従って、NMOSトランジスタ14のオン抵抗のばらつきを抑制することができる。これにより、バイパススイッチ回路10のバイパス機能を確実なものとすることができる。
また、図4〜図6に示した従来のバイパススイッチ回路110では、抵抗分圧によりゲート電圧を生成する場合、抵抗分圧に精度が必要になるため、分圧抵抗128にはスイッチを挿入できず、常時数μAの電流を流すため、当該電流の消費が生じていたが、本実施の形態のバイパススイッチ回路10では、ゲート電圧生成回路22の定電流源26のオン・オフを制御することができるため、バイパススイッチ回路10(セルバランス回路)を使用しない場合は、定電流回路26をオフ状態に制御することにより、消費電流を無くすことができる。従って、従来に比べて消費電流を抑制することができる。
[第2の実施の形態]
以下、図面を参照して本発明の実施の形態について詳細に説明する。本実施の形態のセルバランス回路(バイパススイッチ回路)は、第1の実施の形態のバイパススイッチ回路10と略同様であるため同様な部分には同一符号を付し、詳細な説明を省略する。
図2に、本実施の形態に係る、1つの二次電池に対するバイパススイッチ回路の概略構成の一例の概略構成図を示す。本実施の形態のバイパススイッチ回路30は、接続端子12、NMOSトランジスタ14、及び駆動回路40を備えて構成されており、駆動回路40は、ゲート電圧生成回路42及び制御回路44を備えて構成されている。
本実施の形態のゲート電圧生成回路42は、定電流回路26、抵抗28、ダイオード46、ダイオード46と直列に接続されたダイオード47を備えた構成となっている。図2に示すように、ダイオード46、47は抵抗28とNMOSトランジスタ14のソースとの間に接続されており、本実施の形態では、ダイオード46のアノードが抵抗28に接続され、ダイオード47のカソードがNMOSトランジスタ14のソースに接続されている。制御回路44は、NMOSトランジスタ14のゲートに印加されるゲート電圧をゲート電圧生成回路42により生成されたゲート電圧とするか、NMOSトランジスタ14のソース電位とするかを切り替える。
また、本実施の形態のバイパススイッチ回路30では、温度検出回路(例えば、電池電圧検出回路)を備えており、ダイオード46、47の両端子(ダイオード46のアノード側端子、及びダイオード47のカソード側端子)をアナログスイッチ等を介して接続することにより、ダイオード46、47の両端の電位差を検出することにより温度(ダイオード46、47が配置された周辺の環境温度)を検出する。
バイパススイッチ回路30では、まず、定電流回路26が起動すると、電源電圧VCC_INや二次電池2の電圧に因らず一定の電流(定電流)を抵抗28及びダイオード46、47に供給する。抵抗28に流れる定電流に因る電圧降下及びダイオード46、47に因る電圧降下Vfから、抵抗28端に現れる電圧も電源電圧VCC_INや二次電池2の電圧に因らず一定の電圧(定電圧)となる。このようにゲート電圧生成回路22により生成される定電圧であるゲート電圧の電圧値は、定電流をI、抵抗28の抵抗値をRとすると定電圧V=I×R+Vfになる。
制御回路44は、NMOSトランジスタ14をオン状態にする場合には、上述のようにしてゲート電圧生成回路42により生成された定電圧であるゲート電圧がNMOSトランジスタ14のゲートに印加されるように制御するため、NMOSトランジスタ14のゲート・ソース間電圧Vgsを二次電池2の電圧等に因らず一定にすることができ、NMOSトランジスタ14のオン抵抗を一定にすることができる。
また、本実施の形態では、ダイオード46、47の両端の電位差により温度検出回路で温度を検出している。これにより、NMOSトランジスタ14をオン状態にした際にNMOSトランジスタ14の発熱により温度上昇が生じているか否かを判断することができる。温度を検出することにより、例えば制御回路44と別の制御回路(セルバランス回路内部に備えられていても外部に備えられていてもよい)が、検出した温度が予め定められた温度以上であると判断した場合に、NMOSトランジスタ14をオフ状態にするよう(NMOSトランジスタ14のゲートをソースに接続するよう)に制御信号を制御回路44に出力し、当該制御信号に応じて制御回路44がNMOSトランジスタ14をオフ状態にする。従って、安全性を向上させることができる。
なお、本実施の形態では、ゲート電圧生成回路42が2つのダイオード46、47を備える構成としているが備えるダイオードの数はこれに限らず、例えば、1つでもよいし、3つ以上であってもよい。
以上説明したように、本実施の形態のバイパススイッチ回路30では、ゲート電圧生成回路42が、定電流回路26、抵抗28、及びダイオード46、47を備え、定電流回路26により出力された定電流が供給された抵抗28に因る電圧降下及び定電流が供給されたダイオード46、47に因る電圧降下Vfにより定電圧のゲート電圧を生成し、制御回路44が、NMOSトランジスタ14をオン状態にする場合は、ゲート電圧生成回路42により生成されたゲート電圧がNMOSトランジスタ14のゲートに印加されるようにNMOSトランジスタ14のゲートの接続先を切り替える。
このように本実施の形態では、電源電圧VCC_INや二次電池2の電圧に因らず一定の電圧であるゲート電圧により、NMOSトランジスタ14をオン状態にすることができるため、NMOSトランジスタ14のオン抵抗を一定にすることができ、従って、NMOSトランジスタ14のオン抵抗のばらつきを抑制することができる。これにより、バイパススイッチ回路30のバイパス機能を確実なものとすることができる。
また、本実施の形態では、ダイオード46、47を用いているが、ダイオードの電圧降下Vfの温度特性が負である(温度が上がると、電圧降下Vfが下がる)ため、抵抗28にダイオード46、47とは逆に正の温度特性を有する素子をしようすることで、ゲート電圧生成回路42が生成するゲート電圧の温度特性を第1の実施例のゲート電圧生成回路22が生成するゲート電圧の温度特性に比較して、小さくすることができる。
また、本実施の形態では、ダイオード46、47の電圧降下Vfの値は、ダイオード46、47に供給される電流によって変化することが無いとみなせるため、ダイオード46、47に供給する電流を小さくすることができ、従って、消費電流を削減することができる。
さらに、本実施の形態では、ダイオード46、47を温度センサとして用い、ダイオード46、47の両端の電位差により温度を検出するため、NMOSトランジスタ14がオン状態である際に発熱で生じた温度上昇を検出することができる。従って、予め定められた温度以上の場合に、NMOSトランジスタ14をオフ状態にすることができるため、安全性を向上させることができる。
[第3の実施の形態]
以下、図面を参照して本発明の実施の形態について詳細に説明する。本実施の形態のセルバランス回路(バイパススイッチ回路)は、第1の実施の形態のバイパススイッチ回路10及び第2の実施の形態のバイパススイッチ回路30と略同様であるため同様な部分には同一符号を付し、詳細な説明を省略する。
図3に、本実施の形態に係る、1つの二次電池に対するバイパススイッチ回路の概略構成の一例の概略構成図を示す。本実施の形態のバイパススイッチ回路50は、接続端子12、NMOSトランジスタ14、及び駆動回路60を備えて構成されており、駆動回路60は、ゲート電圧生成回路62及び制御回路64を備えて構成されている。
本実施の形態のゲート電圧生成回路62は、基準電圧源66、アンプ68、及びNMOSトランジスタ14のソースに接続されたレベルシフト回路70を備えた構成となっている。図3に示すように、基準電圧源66はアンプ68の反転入力端子に接続され、レベルシフト回路70はアンプ68の非反転入力端子に接続されている。
本実施の形態のレベルシフト回路70は、アンプ68の非反転入力端子に接続されたGND電位をNMOSトランジスタ14のソース電位に基づいて、レベルシフトする機能を有するものである。
制御回路64は、NMOSトランジスタ14のゲートに印加されるゲート電圧をゲート電圧生成回路62により生成されたゲート電圧とするか、NMOSトランジスタ14のソース電位とするかを切り替える。
バイパススイッチ回路50では、まず、ゲート電圧生成回路62において基準電圧源66により5Vの基準電圧が印加される。その後、選択回路76によりオン状態にするNMOSトランジスタ14のソースとレベルシフト回路70のアンプ74の非反転端子とを接続する。これにより、レベルシフト回路70は、基準電圧源66の基準をGND電位から、オン状態にするNMOSトランジスタ14のソース電位に基づいてレベルシフトする。 制御回路64は、NMOSトランジスタ14をオン状態にする場合には、上述のようにしてゲート電圧生成回路62により生成された基準電圧をNMOSトランジスタ14のソース電位に応じてレベルシフとしたゲート電圧がNMOSトランジスタ14のゲートに印加されるように制御するため、NMOSトランジスタ14のゲート・ソース間電圧Vgsを二次電池2の電圧等に因らず一定にすることができ、NMOSトランジスタ14のオン抵抗を一定にすることができる。
なお、本実施の形態では、基準電圧原66(基準電圧)を5Vとしたがこれに限らず、NMOSトランジスタ14の特性、具体的にはゲートをオン状態にする電圧や、耐圧に応じて定めればよい。
以上説明したように、本実施の形態のバイパススイッチ回路50では、ゲート電圧生成回路62が、基準電圧源66、アンプ68、及びレベルシフト回路70を備え、基準電圧源66により出力された基準電圧をレベルシフト回路70がNMOSトランジスタ14のソース電位に基づいてレベルシフトさせてゲート電圧を生成し、制御回路64が、NMOSトランジスタ14をオン状態にする場合は、ゲート電圧生成回路62により生成されたゲート電圧がNMOSトランジスタ14のゲートに印加されるようにNMOSトランジスタ14のゲートの接続先を切り替える。
このように本実施の形態では、レベルシフト回路70がNMOSトランジスタ14のソース電位の変化に応じて基準電圧をレベルシフトさせるため、NMOSトランジスタ14のゲート・ソース間電圧Vgsが、電源電圧VCC_INや二次電池2の電圧に因らず一定になる。これにより、NMOSトランジスタ14のオン抵抗を一定にすることができ、従って、NMOSトランジスタ14のオン抵抗のばらつきを抑制することができる。これにより、バイパススイッチ回路60のバイパス機能を確実なものとすることができる。
また、第1の実施の形態では抵抗28が、第2の実施の形態では抵抗28及びダイオード46、47が温度特性を有することにより、温度変化により、NMOSトランジスタ14のゲート電圧が変化するが、本実施の形態では、基準電圧源66に温度特性を有しないものを使用することにより、温度変化によらず、NMOSトランジスタ14のゲート・ソース間電圧Vgsを一定にすることができる。
なお、図3に示した本実施の形態のレベルシフト回路70は、二次電池2毎(NMOSトランジスタ14毎)に備えるようにしてもよいし、二次電池2の個数以下としてもよい。二次電池2の個数以下とする場合は、図3に示すように、レベルシフト回路70を選択回路76を含む構成とし、選択回路がアンプ74の非反転入力端子の接続先をバイパスさせる二次電池2(オン状態にするNMOSトランジスタ14)のソースとなるように選択すればよい。このようにすることにより、同時にオン状態にするNMOSトランジスタ14の個数をレベルシフト回路70の個数以下に制限することができ、例えば、NMOSトランジスタ14の発熱を鑑みた個数とすることにより、発熱の管理と共に、バイパススイッチ回路50が形成されるチップ面積の削減をすることができる。
なお、図3に示したレベルシフト回路70の構造は具体的一例であり、二次電池2の個数とレベルシフト回路70との個数を同じにする場合は、選択回路76を備えなくてよいし、レベルシフト機能に関する部分の構成もこれに限定されるものではない。
2 二次電池
10、30、50 バイパススイッチ回路(セルバランス回路)
14 NMOSトランジスタ
20、40、60 駆動回路
22、42、62 ゲート電圧生成回路
24、44、64 制御回路
26 定電流回路
28 抵抗
46、47 ダイオード
66 基準電圧源
70 レベルシフト回路

Claims (4)

  1. 直列に接続された複数の電池と、
    前記直列に接続された複数の電池毎に備えられると共に、ドレインが前記電池の一端に接続され、且つソースが前記電池の他端に接続されたNMOSトランジスタと、
    定電流源と、一端が前記定電流源に接続され、且つ他端が前記NMOSトランジスタのソースに接続された抵抗と、を含む電圧生成回路と、
    前記NMOSトランジスタをオン状態にする場合は、前記NMOSトランジスタのゲートを前記定電流源と前記抵抗との間に接続し、前記NMOSトランジスタをオフ状態にする場合は、前記NMOSトランジスタのゲートを前記NMOSトランジスタのソースに接続するよう切り替える切替回路と、
    を備えたセルバランスシステム
  2. 前記電圧生成回路は、アノードが前記抵抗の他端に接続され、且つカソードが前記NMOSトランジスタのソースに接続されたダイオードを含む、請求項1に記載のセルバランスシステム
  3. 前記ダイオードのカソードとアノードとの電位差に基づいて温度を検出する検出回路を備えた、請求項2に記載のセルバランスシステム
  4. 前記切替回路は、前記検出回路で検出した温度が予め定められた温度以上である場合に前記NMOSトランジスタをオフ状態に制御する制御手段からの信号に応じて前記NMOSトランジスタのゲートを前記NMOSトランジスタのソースに接続するよう切り替える、請求項3に記載のセルバランスシステム
JP2010122009A 2010-05-27 2010-05-27 セルバランスシステム Active JP5823098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010122009A JP5823098B2 (ja) 2010-05-27 2010-05-27 セルバランスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010122009A JP5823098B2 (ja) 2010-05-27 2010-05-27 セルバランスシステム

Publications (2)

Publication Number Publication Date
JP2011250609A JP2011250609A (ja) 2011-12-08
JP5823098B2 true JP5823098B2 (ja) 2015-11-25

Family

ID=45415160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010122009A Active JP5823098B2 (ja) 2010-05-27 2010-05-27 セルバランスシステム

Country Status (1)

Country Link
JP (1) JP5823098B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826958A (zh) * 2015-01-09 2016-08-03 比亚迪股份有限公司 用于电池保护系统的平衡装置及电池保护系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311583B (zh) * 2012-03-06 2015-09-30 北京联动天翼科技有限公司 一种通过mos管实现锂电池单体均衡的装置和方法
JP5991299B2 (ja) 2012-12-26 2016-09-14 株式会社デンソー 組電池の電圧検出装置
JP5920291B2 (ja) 2013-08-02 2016-05-18 株式会社デンソー 組電池の均等化装置
JP6340736B2 (ja) 2013-08-29 2018-06-13 パナソニックIpマネジメント株式会社 組電池制御装置
CN112255547B (zh) * 2020-10-23 2023-11-10 北京空间飞行器总体设计部 一种基于电平触发的锂电池Bypass组件模拟器及模拟方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2621115B2 (ja) * 1987-11-25 1997-06-18 松下電工株式会社 充電器の制御回路
JPH04245715A (ja) * 1991-01-30 1992-09-02 Fujitsu Ltd 無接点スイッチ回路および電源装置
JP2002369397A (ja) * 2001-06-12 2002-12-20 Fdk Corp 一次電池の過放電防止回路並びにこの回路を備えた多系統給電回路
JP3967270B2 (ja) * 2003-02-18 2007-08-29 日産ディーゼル工業株式会社 蓄電装置
JP2009201345A (ja) * 2007-12-27 2009-09-03 O2 Micro Inc 電流レギュレータを使用した電池セルバランシングシステム
TW200937701A (en) * 2008-02-18 2009-09-01 Fortune Semiconductor Corp Temperature sensor for charging/discharging control circuit of secondary battery

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826958A (zh) * 2015-01-09 2016-08-03 比亚迪股份有限公司 用于电池保护系统的平衡装置及电池保护系统

Also Published As

Publication number Publication date
JP2011250609A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5823098B2 (ja) セルバランスシステム
US8970163B2 (en) Charge control system of battery pack
JP3966016B2 (ja) クランプ回路
WO2019235027A1 (ja) 組電池監視システム
JP2019533961A (ja) トランジスタ電力スイッチのための電流感知及び制御
US9329649B2 (en) Dual input single output regulator for an inertial sensor
TW201909508A (zh) 二次電池保護電路、二次電池保護積體電路以及電池組
EP2355303B1 (en) Battery pack
EP3190680B1 (en) Battery protection circuit
JP2013153597A (ja) 保護回路
US20150145443A1 (en) Autonomous Battery Balancing
JP2014087082A (ja) エネルギーハーベスタ装置およびエネルギーハーベスタシステム
KR101751547B1 (ko) 출력 회로, 온도 스위치 ic, 및 전지 팩
US20160380443A1 (en) Battery management system
US20150062762A1 (en) Semiconductor device
JP4655850B2 (ja) 電源供給制御回路
US20140055119A1 (en) Power Supply of a Load at a Floating-Potential
JP5666694B2 (ja) 負荷電流検出回路
JP7345416B2 (ja) 充放電制御装置及びバッテリ装置
US11841721B2 (en) Voltage regulator and in-vehicle backup power supply
CN112313489B (zh) 车载用的温度检测电路
JP3780993B2 (ja) 組電池の異常検出装置
CN112649712A (zh) 半导体设备
US8525554B2 (en) High-side signal sensing circuit
JP2017036938A (ja) 電圧検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151007

R150 Certificate of patent or registration of utility model

Ref document number: 5823098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150