JP5867814B2

JP5867814B2 - Manufacturing method of semiconductor device

Info

Publication number: JP5867814B2
Application number: JP2012005575A
Authority: JP
Inventors: 一暁松浦; 務駒谷
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2012-01-13
Filing date: 2012-01-13
Publication date: 2016-02-24
Anticipated expiration: 2032-01-13
Also published as: JP2013145805A

Description

本発明は、半導体装置の製造方法に関し、例えば金属層に接する窒化シリコン膜を形成する半導体装置の製造方法に関する。 The present invention relates to a semiconductor device manufacturing method, for example, a semiconductor device manufacturing method for forming a silicon nitride film in contact with a metal layer.

半導体装置においては、トランジスタ等の半導体素子を保護するため、半導体素子を覆うように保護膜を形成することがある。特許文献１には、保護膜および配線間の層間絶縁膜としてポリイミドを用いることが記載されている。このように、保護膜として樹脂を用いることが知られている。 In a semiconductor device, in order to protect a semiconductor element such as a transistor, a protective film may be formed so as to cover the semiconductor element. Patent Document 1 describes that polyimide is used as a protective film and an interlayer insulating film between wirings. As described above, it is known to use a resin as the protective film.

一方、ＧａＡｓ系半導体や窒化物半導体等の化合物半導体を用いた半導体装置においては、配線層や半導体素子を外部と電気的に接続するためのパッド等の金属層として金を用いることが多い。 On the other hand, in a semiconductor device using a compound semiconductor such as a GaAs-based semiconductor or a nitride semiconductor, gold is often used as a metal layer such as a wiring layer or a pad for electrically connecting a semiconductor element to the outside.

特開平１０−２２３８４号公報Japanese Patent Laid-Open No. 10-22384

金を含む金属層を覆うように保護膜として樹脂層を形成した場合、金属層と樹脂層との密着が悪く、樹脂層が金属層から剥がれてしまう。本発明は上記課題に鑑み、金属層上の樹脂層の剥離を抑制することを目的とする。 When the resin layer is formed as a protective film so as to cover the metal layer containing gold, the adhesion between the metal layer and the resin layer is poor, and the resin layer is peeled off from the metal layer. An object of this invention is to suppress peeling of the resin layer on a metal layer in view of the said subject.

本発明は、半導体層上に金を含む金属層を形成する工程と、平行平板型プラズマ化学気相成長装置を用い、プラズマ励起周波数が５００ｋＨｚ以下かつシース電位が１００Ｖ以上の条件において窒素に対するシリコンの組成比が０．７５より大きい窒化シリコン膜を前記金属層に接して形成する工程と、前記窒化シリコン膜上に熱硬化性樹脂層を形成する工程と、前記熱硬化性樹脂層を熱処理する工程と、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、金属層上の樹脂層の剥離を抑制することができる。
The present invention uses a step of forming a metal layer containing gold on a semiconductor layer and a parallel plate type plasma chemical vapor deposition apparatus, and uses silicon with respect to nitrogen under conditions where the plasma excitation frequency is 500 kHz or less and the sheath potential is 100 V or more. a step of composition ratio is formed in contact with greater than 0.75 silicon nitride layer on the metal layer, forming a thermosetting resin layer on the silicon nitride film, heat-treating the thermosetting resin layer A method for manufacturing a semiconductor device, comprising: According to the present invention, peeling of the resin layer on the metal layer can be suppressed.

本発明は、半導体層上に金を含む金属層を形成する工程と、誘導結合型または電子サイクロトロン共鳴型のプラズマ化学気相成長装置を用い、真空度が１０Ｐａ以下かつシース電位が１００Ｖ以上の条件において窒素に対するシリコンの組成比が０．７５より大きい窒化シリコン膜を前記金属層に接して形成する工程と、前記窒化シリコン膜上に熱硬化性樹脂層を形成する工程と、前記熱硬化性樹脂層を熱処理する工程と、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、金属層上の樹脂層の剥離を抑制することができる。
The present invention uses a step of forming a metal layer containing gold on a semiconductor layer, and an inductively coupled or electron cyclotron resonance type plasma chemical vapor deposition apparatus, with a degree of vacuum of 10 Pa or less and a sheath potential of 100 V or more. a step the composition ratio of silicon to form a step which is formed in contact with a greater than 0.75 silicon nitride layer on the metal layer, a thermosetting resin layer on the silicon nitride film to nitrogen in, the thermosetting resin And a step of heat-treating the layer. According to the present invention, peeling of the resin layer on the metal layer can be suppressed.

上記構成において、前記熱処理する工程の前に前記金属層上の前記熱硬化性樹脂層および前記窒化シリコン膜に開口を形成する工程を含む構成とすることができる。 In the above-described configuration, the method may include a step of forming openings in the thermosetting resin layer and the silicon nitride film on the metal layer before the heat treatment step.

上記構成において、前記熱硬化性樹脂層の材料はポリイミドまたはＢＣＢである構成とすることができる。 The said structure WHEREIN: The material of the said thermosetting resin layer can be set as the structure which is a polyimide or BCB.

上記構成において、前記金属層の最上面は、金である構成とすることができる。 The said structure WHEREIN: The uppermost surface of the said metal layer can be set as the structure which is gold | metal | money.

上記構成において、前記プラズマ励起周波数は、３７５ｋＨｚまたは４６０ｋＨｚである構成とすることができる。 The said structure WHEREIN: The said plasma excitation frequency can be set as the structure which is 375 kHz or 460 kHz.

上記構成において、前記窒化シリコン膜を形成する工程における原料ガスは、アンモニアガス、シランガスおよびヘリウムガスである構成とすることができる。 In the above structure, the source gas in the step of forming the silicon nitride film may be ammonia gas, silane gas, and helium gas.

本発明によれば、金属層上の樹脂層の剥離を抑制することができる。 According to the present invention, peeling of the resin layer on the metal layer can be suppressed.

図１（ａ）から図１（ｃ）は、比較例１に係る半導体装置の製造方法を示す断面図である。FIG. 1A to FIG. 1C are cross-sectional views illustrating a method for manufacturing a semiconductor device according to Comparative Example 1. 図２は、実施例１に係る半導体装置の製造方法を示す断面図である。FIG. 2 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the first embodiment. 図３は、実施例２に係る半導体装置の上面図である。FIG. 3 is a top view of the semiconductor device according to the second embodiment. 図４（ａ）から図４（ｆ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。FIG. 4A to FIG. 4F are cross-sectional views (part 1) illustrating the method for manufacturing the semiconductor device according to the second embodiment. 図５（ａ）から図５（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。FIG. 5A to FIG. 5D are cross-sectional views (part 2) illustrating the method for manufacturing the semiconductor device according to the second embodiment. 図６（ａ）から図６（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その３）である。6A to 6D are cross-sectional views (part 3) illustrating the method for manufacturing the semiconductor device according to the second embodiment.

まず、窒化物半導体層を用いたＦＥＴ（Field Effect Transistor）を例に、比較例１について説明する。図１（ａ）から図１（ｃ）は、比較例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）から図１（ｃ）においては、ＦＥＴとパッドを図示している。図１（ａ）を参照し、基板１０上に半導体層として窒化物半導体層１１が形成されている。窒化物半導体層１１上にゲート電極２０を形成する。ゲート電極２０を挟むようにソース電極２２とドレイン電極２４とを形成する。さらに、オーミック電極２５を形成する。ゲート電極２０、ソース電極２２、ドレイン電極２４およびオーミック電極２５を覆うように、窒化物半導体層１１上に絶縁膜２６を形成する。ソース電極２２、ドレイン電極２４およびオーミック電極２５上の絶縁膜２６に開口を形成する。絶縁膜２６上に金属層３０を形成する。金属層３０は金を含み、例えば金メッキ層である。金属層３０は、ソース電極２２と接するソース配線３２、ゲート電極２０上を覆うソースウォール３４、ドレイン電極２４と接するドレイン配線３６およびオーミック電極２５と接するパッド３８を含む。図１（ａ）の例では、ドレイン配線３６とパッド３８とは金属層３０により電気的に接続されている。 First, Comparative Example 1 will be described using an FET (Field Effect Transistor) using a nitride semiconductor layer as an example. FIG. 1A to FIG. 1C are cross-sectional views illustrating a method for manufacturing a semiconductor device according to Comparative Example 1. In FIG. 1A to FIG. 1C, an FET and a pad are illustrated. Referring to FIG. 1A, a nitride semiconductor layer 11 is formed on a substrate 10 as a semiconductor layer. A gate electrode 20 is formed on the nitride semiconductor layer 11. A source electrode 22 and a drain electrode 24 are formed so as to sandwich the gate electrode 20. Further, an ohmic electrode 25 is formed. An insulating film 26 is formed on the nitride semiconductor layer 11 so as to cover the gate electrode 20, the source electrode 22, the drain electrode 24, and the ohmic electrode 25. Openings are formed in the insulating film 26 on the source electrode 22, the drain electrode 24 and the ohmic electrode 25. A metal layer 30 is formed on the insulating film 26. The metal layer 30 contains gold, for example, a gold plating layer. The metal layer 30 includes a source wiring 32 in contact with the source electrode 22, a source wall 34 covering the gate electrode 20, a drain wiring 36 in contact with the drain electrode 24, and a pad 38 in contact with the ohmic electrode 25. In the example of FIG. 1A, the drain wiring 36 and the pad 38 are electrically connected by the metal layer 30.

図１（ｂ）を参照し、絶縁膜２６および金属層３０上に窒化シリコン膜４６を形成する。窒化シリコン膜４６は、例えば平行平板型ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長）法を用い形成する。このとき、窒化シリコン膜４６は、窒化シリコンの化学量論的な組成よりシリコンの組成比を高くする。このように、化学量論的な組成よりシリコンの組成比が高いことをシリコンリッチという。窒化シリコン膜４６をシリコンリッチとすることにより、金属層３０内の金と余剰のシリコンとが共晶反応する。これにより、金属層３０と窒化シリコン膜４６との密着性が向上する。窒化シリコン膜４６上に樹脂層５０を形成する。樹脂層５０としては、例えばポリイミド膜等の熱硬化樹脂層を用いる。樹脂層５０、窒化シリコン膜４６に開口５２を設ける。例えば、パッド３８上に、バンプを形成する、またはワイヤボンディングを行なう。これにより、パッド３８は、開口５２を介し外部と電気的に接続することができる。すなわち、パッド３８によりオーミック電極（例えばソース電極２２もしくはドレイン電極２４）またはゲート電極２０を外部に電気的に接続することができる。 With reference to FIG. 1B, a silicon nitride film 46 is formed on the insulating film 26 and the metal layer 30. The silicon nitride film 46 is formed by using, for example, a parallel plate type PECVD (Plasma Enhanced Chemical Vapor Deposition) method. At this time, the silicon nitride film 46 has a silicon composition ratio higher than the stoichiometric composition of silicon nitride. A silicon composition ratio higher than the stoichiometric composition is called silicon rich. By making the silicon nitride film 46 rich in silicon, the gold in the metal layer 30 and excess silicon undergo a eutectic reaction. Thereby, the adhesion between the metal layer 30 and the silicon nitride film 46 is improved. A resin layer 50 is formed on the silicon nitride film 46. As the resin layer 50, for example, a thermosetting resin layer such as a polyimide film is used. An opening 52 is provided in the resin layer 50 and the silicon nitride film 46. For example, bumps are formed on the pads 38 or wire bonding is performed. Thereby, the pad 38 can be electrically connected to the outside through the opening 52. That is, the ohmic electrode (for example, the source electrode 22 or the drain electrode 24) or the gate electrode 20 can be electrically connected to the outside by the pad 38.

図１（ｃ）を参照し、ポリイミド膜等の熱硬化性樹脂層５０はキュア等の熱硬化のための熱処理により縮退する。例えば、感光性ポリイミドの場合、キュアにより膜厚が約４０％〜５０％減少する。非感光性ポリイミドの場合、キュアにより膜厚が約２０％減少する。このため、金属層３０には引張応力が加わる。特に、開口５２付近においては、引張応力が集中するため、樹脂層５０が窒化シリコン膜４６と金属層３０との界面から剥がれてしまう（符号４４参照）。このように、金とシリコンとの共晶反応により、金属層３０と窒化シリコン膜４６との密着性を高めた場合であっても、樹脂層５０の縮退により、膜剥がれが生じてしまう。 Referring to FIG. 1C, the thermosetting resin layer 50 such as a polyimide film is degenerated by heat treatment for thermosetting such as curing. For example, in the case of photosensitive polyimide, the film thickness is reduced by about 40% to 50% by curing. In the case of non-photosensitive polyimide, the film thickness is reduced by about 20% by curing. For this reason, tensile stress is applied to the metal layer 30. Particularly, the tensile stress concentrates in the vicinity of the opening 52, and the resin layer 50 is peeled off from the interface between the silicon nitride film 46 and the metal layer 30 (see reference numeral 44). As described above, even when the adhesion between the metal layer 30 and the silicon nitride film 46 is improved by the eutectic reaction of gold and silicon, the film peeling occurs due to the degeneration of the resin layer 50.

また、図１（ｃ）以外に、金属層３０上にポリイミド膜等の樹脂層５０を形成しキュアした場合（開口５２を形成しない場合）でも、上記のように樹脂層５０が窒化シリコン膜４６と金属層３０との界面から剥がれてしまう。以下に、このような問題を解決する実施例について説明する。 Further, in addition to FIG. 1C, even when the resin layer 50 such as a polyimide film is formed on the metal layer 30 and cured (when the opening 52 is not formed), the resin layer 50 is formed of the silicon nitride film 46 as described above. And the metal layer 30 are peeled off. Hereinafter, an embodiment for solving such a problem will be described.

図２は、実施例１に係る半導体装置の製造方法を示す断面図である。比較例１の図１（ｂ）と比べ、窒化シリコン膜４６の代わりに窒化シリコン膜４２が形成されている。その他の構成は、図１（ｂ）と同じであり説明を省略する。 FIG. 2 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the first embodiment. Compared to FIG. 1B of Comparative Example 1, a silicon nitride film 42 is formed instead of the silicon nitride film 46. Other configurations are the same as those in FIG.

窒化シリコン膜４２について説明する。窒化シリコン膜４２は、平行平板型ＰＥＣＶＤ装置を用い、プラズマ励起周波数が５００ｋＨｚ以下かつシース電位（成膜時のプラズマ電位と反応電極（例えばウエハを配置するためのステージ）電位との電位差）Ｖｄｃが１００Ｖ以上の条件において成長された膜である。プラズマ電位とは、成膜ガスが装置内において電離したプラズマイオンの電位を示すものである。例えば、プラズマ電位は、ラングミュアプローブ法などにより測定できる。さらに、シリコン／窒素の組成比（窒素に対するシリコンの組成比）は０．７５より大きい。一方、比較例１の窒化シリコン膜４６は、平行平板型ＰＥＣＶＤ装置を用い、プラズマ励起周波数が１３．５６ＭＨｚかつプラズマ電位と反応電極電位との電位差Ｖｄｃが５０Ｖ〜８０Ｖの条件において成長されている。 The silicon nitride film 42 will be described. The silicon nitride film 42 uses a parallel plate type PECVD apparatus, has a plasma excitation frequency of 500 kHz or less, and a sheath potential (potential difference between a plasma potential at the time of film formation and a reaction electrode (for example, a stage for placing a wafer)) Vdc. It is a film grown under the condition of 100V or more. The plasma potential indicates the potential of plasma ions obtained by ionizing the film forming gas in the apparatus. For example, the plasma potential can be measured by the Langmuir probe method or the like. Furthermore, the composition ratio of silicon / nitrogen (composition ratio of silicon to nitrogen) is greater than 0.75. On the other hand, the silicon nitride film 46 of Comparative Example 1 is grown using a parallel plate type PECVD apparatus under conditions where the plasma excitation frequency is 13.56 MHz and the potential difference Vdc between the plasma potential and the reaction electrode potential is 50V to 80V.

比較例１の窒化シリコン膜４６と実施例１の窒化シリコン膜４２とをＴＥＭ（Transmission Electron Microscope）法を用い観察した。この結果、比較例１の窒化シリコン膜４６においては、短距離秩序なアモルファスが方向性無く折り重なるように成膜された構造が観察された。一方、平行平板型ＰＥＣＶＤ装置を用いプラズマ励起周波数が４６０ｋＨｚかつ電位差Ｖｄｃが１００Ｖの条件を用い成膜した窒化シリコン膜４２においては、柱状に成長された構造が観測された。平行平板型ＰＥＣＶＤ装置においては、プラズマ励起周波数を小さくすると、プラズマ内の荷電粒子が大きい振幅で振動する（その衝突エネルギーは大きく、ラジカルを生成するよりもイオン化し易くなる）。また、プラズマ電位と反応電極電位との電位差Ｖｄｃを大きくすると、振動する反応性イオンの指向性が高まる（反応性イオンの基板に対する垂直方向性を高める）。これらにより、窒化シリコン膜４２が異方的に成膜される。よって、プラズマ励起周波数を低くし、かつ電位差Ｖｄｃを大きくすると窒化シリコン膜４２に柱状構造が形成され易くなるのではないかと考えられる。 The silicon nitride film 46 of Comparative Example 1 and the silicon nitride film 42 of Example 1 were observed using a TEM (Transmission Electron Microscope) method. As a result, in the silicon nitride film 46 of Comparative Example 1, a structure was observed in which the short-range ordered amorphous film was formed to be folded without directionality. On the other hand, in the silicon nitride film 42 formed using the parallel plate type PECVD apparatus under the conditions of the plasma excitation frequency of 460 kHz and the potential difference Vdc of 100 V, a structure grown in a columnar shape was observed. In the parallel plate type PECVD apparatus, when the plasma excitation frequency is decreased, charged particles in the plasma vibrate with a large amplitude (its collision energy is large and ionization is easier than generation of radicals). Further, when the potential difference Vdc between the plasma potential and the reaction electrode potential is increased, the directivity of the oscillating reactive ions is increased (the directionality of the reactive ions with respect to the substrate is increased). As a result, the silicon nitride film 42 is formed anisotropically. Therefore, it is considered that when the plasma excitation frequency is lowered and the potential difference Vdc is increased, a columnar structure is likely to be formed in the silicon nitride film 42.

柱状構造を有する窒化シリコン膜４２においては、窒化シリコン膜４２に樹脂層５０から加わる横方向の応力が柱状構造により縦方向に開放される。これにより、横方向に発生する応力歪が抑制されているのではないかと考えられる。さらに、窒化シリコン膜４２はシリコンリッチであるため、余剰なシリコンと金とが共晶反応し、窒化シリコン膜４２と金属層３０との密着が強くなる。これらにより、実施例１においては、窒化シリコン膜４２が金属層３０から剥がれることが抑制されると考えられる。なお、窒化シリコン膜４２のシリコン／窒素組成比は、化学量論的な組成比０．７５より大きければよいが、好ましくは０．８以上であり、より好ましくは０．９以上、さらに好ましくは１．０以上である。これにより、窒化シリコン膜４２内に、より余剰なシリコンが存在する。よって、窒化シリコン膜４２と金属層３０との密着がより強くなる。なお、窒化シリコン膜４２のシリコン／窒素組成比は、１．２以下であることが好ましい。絶縁破壊耐圧が２ＭＶ／ｃｍ^２未満となり、一般的には絶縁機能を果さないためである。 In the silicon nitride film 42 having a columnar structure, the lateral stress applied to the silicon nitride film 42 from the resin layer 50 is released in the vertical direction by the columnar structure. Thereby, it is thought that the stress distortion generated in the lateral direction is suppressed. Further, since the silicon nitride film 42 is rich in silicon, surplus silicon and gold undergo a eutectic reaction, and adhesion between the silicon nitride film 42 and the metal layer 30 becomes strong. Thus, in Example 1, it is considered that the silicon nitride film 42 is prevented from peeling from the metal layer 30. The silicon / nitrogen composition ratio of the silicon nitride film 42 may be larger than the stoichiometric composition ratio of 0.75, preferably 0.8 or more, more preferably 0.9 or more, and still more preferably. 1.0 or more. Thereby, surplus silicon is present in the silicon nitride film 42. Therefore, the adhesion between the silicon nitride film 42 and the metal layer 30 becomes stronger. The silicon / nitrogen composition ratio of the silicon nitride film 42 is preferably 1.2 or less. This is because the dielectric breakdown voltage is less than ² MV / cm ² and generally does not perform an insulating function.

窒化シリコン膜４２の平行平板型ＰＥＣＶＤ装置を用いた成膜条件としては、例えば以下の範囲とすることができる。
プラズマ励起周波数：１００ｋＨｚ〜１ＭＨｚ
原料ガス流量：
ＳｉＨ_４（シランガス）：２〜１００ｓｃｃｍ
ＮＨ_４（アンモニアガス）：０〜１０ｓｃｃｍ
Ｎ_２（窒素ガス）：２０〜２０００ｓｃｃｍ
Ｈｅ（ヘリウムガス）：２０００〜２０ｓｃｃｍ
真空度：０．２〜１．９Ｔｏｒｒ
基板温度：２５０〜３５０℃
電位差Ｖｄｃ：１００Ｖ以上 The film forming conditions of the silicon nitride film 42 using a parallel plate type PECVD apparatus can be set, for example, in the following range.
Plasma excitation frequency: 100 kHz to 1 MHz
Raw material gas flow:
SiH ₄ (silane gas): 2 to 100 sccm
NH ₄ (ammonia gas): 0 to 10 sccm
N ₂ (nitrogen gas): 20 to 2000 sccm
He (helium gas): 2000 to 20 sccm
Degree of vacuum: 0.2 to 1.9 Torr
Substrate temperature: 250-350 ° C
Potential difference Vdc: 100V or more

平行平板型ＰＥＣＶＤ装置において、プラズマ励起周波数を４６０ｋＨｚまたは３７５ｋＨｚとすることにより、柱状構造を有する窒化シリコン膜が形成されることを確認した。よって、プラズマ励起周波数は、４８０ｋＨｚ以下が好ましく、４６０ｋＨｚ以下がより好ましい。一方、プラズマ励起周波数が１００ｋＨｚより小さい場合、プラズマが励起されない場合がある。よって、プラズマ励起周波数は、１００ｋＨｚ以上が好ましく、２００ｋＨｚ以上がより好ましい。電位差Ｖｄｃは、１２０Ｖ以上が好ましく、１４０Ｖ以上がより好ましい。電位差を所望の値とするためには、例えば、真空度またはプラズマ励起高周波のパワーを設定することにより行なうことができる。窒化シリコン膜４２をシリコンリッチとするためには、例えばシリコン原料ガスと窒素原料ガスの流量比を変えることにより行なうことができる。 In the parallel plate type PECVD apparatus, it was confirmed that a silicon nitride film having a columnar structure was formed by setting the plasma excitation frequency to 460 kHz or 375 kHz. Therefore, the plasma excitation frequency is preferably 480 kHz or less, and more preferably 460 kHz or less. On the other hand, when the plasma excitation frequency is less than 100 kHz, the plasma may not be excited. Therefore, the plasma excitation frequency is preferably 100 kHz or more, and more preferably 200 kHz or more. The potential difference Vdc is preferably 120 V or more, and more preferably 140 V or more. The potential difference can be set to a desired value by, for example, setting the degree of vacuum or the power of the plasma excitation high frequency. In order to make the silicon nitride film 42 rich in silicon, for example, it can be performed by changing the flow ratio of the silicon source gas and the nitrogen source gas.

窒化シリコン膜４２のＩＣＰ（Inductive Coupled Plasma：誘導結合）型またはＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）型ＣＶＤ装置を用いた成膜条件としては、例えば以下の範囲とすることができる。
プラズマ励起周波数：２〜１３．５６ＭＨｚ（ＩＣＰの場合）、２．４５ＧＨｚ（ＥＣＲの場合）
原料ガス流量：
ＳｉＨ_４：２〜１０ｓｃｃｍ
ＮＨ_４：０〜５ｓｃｃｍ
Ｎ_２：２０〜６００ｓｃｃｍ
真空度：１０Ｐａ以下
基板温度：２５０〜３５０℃
ＩＣＰまたはＥＣＲパワー：１００〜８００Ｗ
電位差Ｖｄｃ：１００Ｖ以上 The film formation conditions of the silicon nitride film 42 using an ICP (Inductive Coupled Plasma) type or ECR (Electron Cyclotron Resonance) type CVD apparatus can be, for example, in the following ranges.
Plasma excitation frequency: 2 to 13.56 MHz (for ICP), 2.45 GHz (for ECR)
Raw material gas flow:
SiH ₄ : 2 to 10 sccm
NH4: 0 to ₅ sccm
N _2: 20~600sccm
Degree of vacuum: 10 Pa or less Substrate temperature: 250 to 350 ° C.
ICP or ECR power: 100-800W
Potential difference Vdc: 100V or more

ＩＣＰまたはＥＣＲ型ＣＶＤ装置においては、平行平板型ＰＥＣＶＤ装置に比べ、真空度が高くとも高密度プラズマを生成できる。このため、成膜時の反応チャンバ内の真空度を高くし、かつ電位差Ｖｄｃを大きくすることにより、柱状構造を有する窒化シリコン膜が形成できる。例えば、真空度を１０Ｐａ以下にすることで、反応性イオンの平均自由工程がさらに長くなるので指向性が高くなる。また、電位差Ｖｄｃを１００Ｖ以上にすることで、さらに反応性イオンの指向性が高くなる。例えば、真空度を１０Ｐａ以下とする、好ましくは８Ｐａ以下、さらに好ましくは６Ｐａ以下とする。真空度は、プラズマ励起するため０．１Ｐａ以上であることが好ましい。電位差Ｖｄｃは、１２０Ｖ以上が好ましく、１４０Ｖ以上がより好ましい。電位差を所望の値とするためには、例えば、ＲＦ（Radio Frequency）パワーを設定することにより行なうことができる。窒化シリコン膜４２をシリコンリッチとするためには、例えばシリコン原料ガスと窒素原料ガスの流量比を変えることにより行なうことができる。 An ICP or ECR type CVD apparatus can generate high-density plasma even if the degree of vacuum is higher than that of a parallel plate type PECVD apparatus. Therefore, a silicon nitride film having a columnar structure can be formed by increasing the degree of vacuum in the reaction chamber during film formation and increasing the potential difference Vdc. For example, by setting the degree of vacuum to 10 Pa or less, the mean free path of reactive ions becomes further longer, and the directivity becomes higher. Further, by setting the potential difference Vdc to 100 V or more, the directivity of reactive ions is further increased. For example, the degree of vacuum is 10 Pa or less, preferably 8 Pa or less, more preferably 6 Pa or less. The degree of vacuum is preferably 0.1 Pa or more in order to excite plasma. The potential difference Vdc is preferably 120 V or more, and more preferably 140 V or more. In order to set the potential difference to a desired value, for example, RF (Radio Frequency) power can be set. In order to make the silicon nitride film 42 rich in silicon, for example, it can be performed by changing the flow ratio of the silicon source gas and the nitrogen source gas.

図３は、実施例２に係る半導体装置の上面図である。なお、樹脂層、窒化シリコン膜および絶縁膜は図示していない。窒化物半導体層１１上に、ゲートフィンガ６０ａ、ゲートバスバー６０ｂおよびゲートパッド６０ｃが形成されている。ゲートバスバー６０ｂから複数のゲートフィンガ６０ａが延伸している。ゲートバスバー６０ｂはゲートパッド６０ｃに電気的に接続されている。窒化物半導体層１１上に、ソースフィンガ６２ａ、ソースバスバー６２ｂおよびソースパッド６２ｃが形成されている。ソースバスバー６２ｂから複数のソースフィンガ６２ａが延伸している。ソースバスバー６２ｂはソースパッド６２ｃに電気的に接続されている。窒化物半導体層１１上に、ドレインフィンガ６４ａ、ドレインバスバー６４ｂおよびドレインパッド６４ｃが形成されている。ドレインバスバー６４ｂから複数のドレインフィンガ６４ａが延伸している。ドレインバスバー６４ｂはドレインパッド６４ｃに電気的に接続されている。ソースフィンガ６２ａからゲートフィンガ６０ａを覆うようにソースウォール３４（点線にて図示）が設けられている。このように、実施例２は、マルチフィンガ型のＦＥＴである。なお、実際に作製したＦＥＴとは、各フィンガーの本数等は異なる。 FIG. 3 is a top view of the semiconductor device according to the second embodiment. The resin layer, silicon nitride film, and insulating film are not shown. On the nitride semiconductor layer 11, a gate finger 60a, a gate bus bar 60b, and a gate pad 60c are formed. A plurality of gate fingers 60a extend from the gate bus bar 60b. The gate bus bar 60b is electrically connected to the gate pad 60c. On the nitride semiconductor layer 11, a source finger 62a, a source bus bar 62b, and a source pad 62c are formed. A plurality of source fingers 62a extend from the source bus bar 62b. The source bus bar 62b is electrically connected to the source pad 62c. On the nitride semiconductor layer 11, a drain finger 64a, a drain bus bar 64b, and a drain pad 64c are formed. A plurality of drain fingers 64a extend from the drain bus bar 64b. The drain bus bar 64b is electrically connected to the drain pad 64c. A source wall 34 (shown by a dotted line) is provided so as to cover the gate finger 60a from the source finger 62a. Thus, Example 2 is a multi-finger type FET. Note that the number of fingers is different from the actually fabricated FET.

図４（ａ）から図６（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図４（ａ）から図４（ｃ）、図５（ａ）、図５（ｂ）、図６（ａ）および図６（ｂ）は、図３のＡ−Ａ断面に相当するＦＥＴの断面図である。図４（ｄ）から図４（ｆ）、図５（ｃ）、図５（ｄ）、図６（ｃ）および図６（ｄ）は、図３のＢ−Ｂ断面に相当するパッドの断面図である。 FIG. 4A to FIG. 6D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second embodiment. 4 (a) to 4 (c), FIG. 5 (a), FIG. 5 (b), FIG. 6 (a) and FIG. 6 (b) are cross sections of the FET corresponding to the AA cross section of FIG. FIG. 4 (d) to FIG. 4 (f), FIG. 5 (c), FIG. 5 (d), FIG. 6 (c) and FIG. 6 (d) are cross sections of the pad corresponding to the BB cross section of FIG. FIG.

図４（ａ）および図４（ｄ）を参照し、ＳｉＣ基板１０上に、窒化物半導体層１１として、バリア層１２、チャネル層１４、電子供給層１６およびキャップ層１８を順にＭＯＣＶＤ（Metal Organic CVD）法を用い形成する。バリア層１２は、厚さ３００ｎｍの窒化アルミニウム（ＡｌＮ）層である。チャネル層１４は厚さ１０００ｎｍのノンドープ窒化ガリウム（ＧａＮ）層である。電子供給層１６は、厚さ３００ｎｍのｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）層である。キャップ層１８は、厚さ５ｎｍのｎ型窒化ガリウム層である。窒化物半導体層１１上に、窒化物半導体層１１を保護する保護膜として窒化シリコン膜２７をＰＥＣＶＤ法を用い形成する。 4A and 4D, a barrier layer 12, a channel layer 14, an electron supply layer 16, and a cap layer 18 are sequentially formed on the SiC substrate 10 as a nitride semiconductor layer 11 by MOCVD (Metal Organic). It is formed using the CVD method. The barrier layer 12 is an aluminum nitride (AlN) layer having a thickness of 300 nm. The channel layer 14 is a non-doped gallium nitride (GaN) layer having a thickness of 1000 nm. The electron supply layer 16 is an n-type aluminum gallium nitride (AlGaN) layer having a thickness of 300 nm. The cap layer 18 is an n-type gallium nitride layer having a thickness of 5 nm. A silicon nitride film 27 is formed on the nitride semiconductor layer 11 as a protective film for protecting the nitride semiconductor layer 11 by PECVD.

図４（ｂ）および図４（ｅ）を参照し、窒化シリコン膜２７に開口を形成し、開口にソース電極２２、ドレイン電極２４およびオーミック電極２５を蒸着法およびリフトオフ法を用い形成する。これらの電極は、窒化物半導体層１１側からＴｉ膜およびＡｌ膜を含む。窒化シリコン膜２７並びにソース電極２２、ドレイン電極２４およびオーミック電極２５上に、窒化シリコン膜２８をＰＥＣＶＤ法を用い形成する。 4B and 4E, an opening is formed in the silicon nitride film 27, and the source electrode 22, the drain electrode 24, and the ohmic electrode 25 are formed in the opening by using a vapor deposition method and a lift-off method. These electrodes include a Ti film and an Al film from the nitride semiconductor layer 11 side. A silicon nitride film 28 is formed on the silicon nitride film 27, the source electrode 22, the drain electrode 24, and the ohmic electrode 25 by PECVD.

図４（ｃ）および図４（ｆ）を参照し、窒化シリコン膜２８および２７に開口を形成する。開口を覆うようにゲート電極２０を蒸着法およびリフトオフ法を用い形成する。ゲート電極２０は、窒化物半導体層１１側からＮｉ膜およびＡｕ膜を含む。 With reference to FIG. 4C and FIG. 4F, openings are formed in the silicon nitride films 28 and 27. The gate electrode 20 is formed using an evaporation method and a lift-off method so as to cover the opening. The gate electrode 20 includes a Ni film and an Au film from the nitride semiconductor layer 11 side.

図５（ａ）および図５（ｃ）を参照し、窒化シリコン膜２８およびゲート電極上に、窒化シリコン膜２９をＰＥＣＶＤ法を用い形成する。窒化シリコン膜２７から２９により絶縁膜２６が形成される。 Referring to FIGS. 5A and 5C, a silicon nitride film 29 is formed on the silicon nitride film 28 and the gate electrode by PECVD. An insulating film 26 is formed by the silicon nitride films 27 to 29.

図５（ｂ）および図５（ｄ）を参照し、絶縁膜２６に開口を形成する。開口内および絶縁膜２６上に金属層３０をＡｕめっき法を用い形成する。金属層３０は、ソース配線３２、ソースウォール３４、ドレイン配線３６およびパッド３８を含む。ソース配線３２は、ソース電極２２上に形成されている。ソースウォール３４は、ソース配線３２からゲート電極２０を覆うようにゲート電極２０とドレイン電極２４の間まで形成されている。ドレイン配線３６は、ドレイン電極２４上に形成されている。パッド３８は、オーミック電極２５上に形成されている。ソース電極２２とソース配線３２は、図３のソースフィンガ６２ａに相当する。ゲート電極２０は、図３のゲートフィンガ６０ａに相当する、ドレイン電極２４とドレイン配線３６は図３のドレインフィンガ６４ａに相当する。オーミック電極２５およびパッド３８は、図３のパッド６０ｃ、６２ｃおよび６４ｃに相当する。 With reference to FIGS. 5B and 5D, an opening is formed in the insulating film 26. A metal layer 30 is formed in the opening and on the insulating film 26 using an Au plating method. The metal layer 30 includes a source wiring 32, a source wall 34, a drain wiring 36 and a pad 38. The source wiring 32 is formed on the source electrode 22. The source wall 34 is formed from the source line 32 to the gate electrode 20 and the drain electrode 24 so as to cover the gate electrode 20. The drain wiring 36 is formed on the drain electrode 24. The pad 38 is formed on the ohmic electrode 25. The source electrode 22 and the source wiring 32 correspond to the source finger 62a in FIG. The gate electrode 20 corresponds to the gate finger 60a in FIG. 3, and the drain electrode 24 and the drain wiring 36 correspond to the drain finger 64a in FIG. The ohmic electrode 25 and the pad 38 correspond to the pads 60c, 62c and 64c in FIG.

図６（ａ）および図６（ｃ）を参照し、金属層３０を覆うように、絶縁膜２６上に窒化シリコン膜４２を形成する。窒化シリコン膜４２の成膜条件は、以下である。
成膜装置：平行平板型ＰＥＣＶＤ装置
プラズマ励起周波数：４６０ｋＨｚ、
原料ガス：ＳｉＨ_４、ＮＨ_４、Ｈｅ
基板温度：２５０℃
電位差Ｖｄｃ：１５０Ｖ
形成した窒化シリコン膜４２のシリコン／窒素組成比は１．１である。窒化シリコン膜４２上に樹脂層５０としてポジ型の感光性ポリイミド膜を形成する。樹脂層５０に露光現像することにより、パッド３８上の樹脂層５０に開口５２を形成する。 With reference to FIGS. 6A and 6C, a silicon nitride film 42 is formed on the insulating film 26 so as to cover the metal layer 30. The conditions for forming the silicon nitride film 42 are as follows.
Film forming apparatus: Parallel plate type PECVD apparatus Plasma excitation frequency: 460 kHz
Source gas: SiH ₄ , NH ₄ , He
Substrate temperature: 250 ° C
Potential difference Vdc: 150V
The silicon nitride film 42 thus formed has a silicon / nitrogen composition ratio of 1.1. A positive photosensitive polyimide film is formed as a resin layer 50 on the silicon nitride film 42. By opening and developing the resin layer 50, an opening 52 is formed in the resin layer 50 on the pad 38.

図６（ｂ）および図６（ｄ）を参照し、窒化シリコン膜４２をドライエッチングし、開口５２を形成する。これにより、パッド３８は開口５２を介し外部と電気的に接続することができる。なお、樹脂層５０を形成した後に、樹脂層５０が熱硬化する温度において熱処理を行なう。 Referring to FIGS. 6B and 6D, the silicon nitride film 42 is dry-etched to form an opening 52. Thereby, the pad 38 can be electrically connected to the outside through the opening 52. In addition, after forming the resin layer 50, it heat-processes in the temperature which the resin layer 50 thermosets.

比較例２として、窒化シリコン膜４２の代わりに、比較例１と同様に、窒化シリコン膜４６を形成したＦＥＴを試作した。その他の製造方法は、実施例２と同じである。比較例２の窒化シリコン膜４６は、平行平板型ＰＥＣＶＤ装置を用い、プラズマ励起周波数が１３．５３ＭＨｚ、電位差Ｖｄｃが６０〜８０Ｖにおいて成膜した。窒化シリコン膜４６の膜厚は６００ｎｍ、シリコン／窒素組成比は１．１である。 As Comparative Example 2, an FET having a silicon nitride film 46 formed thereon was produced as a trial, as in Comparative Example 1, instead of the silicon nitride film 42. Other manufacturing methods are the same as those in the second embodiment. The silicon nitride film 46 of Comparative Example 2 was formed using a parallel plate type PECVD apparatus with a plasma excitation frequency of 13.53 MHz and a potential difference Vdc of 60 to 80V. The silicon nitride film 46 has a thickness of 600 nm and a silicon / nitrogen composition ratio of 1.1.

実施例２としては、窒化シリコン膜４２の膜厚が１００、２００、４００、６００、１０００および１２００ｎｍのサンプルを試作した。試作したサンプルのチップサイズは、実施例２および比較例２とも約２ｍｍ×３ｍｍである。 As Example 2, samples with the silicon nitride film 42 having thicknesses of 100, 200, 400, 600, 1000, and 1200 nm were made as prototypes. The chip size of the prototype sample is about 2 mm × 3 mm in both Example 2 and Comparative Example 2.

実施例２および比較例２のそれぞれについて、ピーリング試験を行った。ピーリング試験は、チップの樹脂層５０側をテープに貼り付け剥がすことにより、膜剥がれを観察する試験である。膜剥がれがあるチップは不良と判断する。表１は、ピーリング試験の結果をまとめた表である。表１において、膜厚は、窒化シリコン膜４２の膜厚を示している。不良個数は、ピーリング試験において１００個中不良となった個数を示している。剥がれは、ウエハプロセス中において、図１（ｃ）のように、樹脂層５０の膜剥がれがあるかないかを示している。クラックは、窒化シリコン膜４２のクラックの有無を示している。

A peeling test was performed for each of Example 2 and Comparative Example 2. The peeling test is a test in which film peeling is observed by attaching and peeling the resin layer 50 side of the chip to the tape. A chip with film peeling is judged to be defective. Table 1 summarizes the results of the peeling test. In Table 1, the film thickness indicates the film thickness of the silicon nitride film 42. The number of defects indicates the number of defects in 100 in the peeling test. The peeling indicates whether or not the resin layer 50 is peeled off as shown in FIG. 1C during the wafer process. The crack indicates the presence or absence of a crack in the silicon nitride film 42.

表１のように、比較例２においては、ピーリング試験の結果は１００個中６７個不良である。また、ウエハプロセス中に膜剥がれが発生する。窒化シリコン膜４６にクラックは発生しない。実施例２においては、窒化シリコン膜４２の膜厚が１００ｎｍにおいては、ウエハプロセス中の膜剥がれが発生する。これは、窒化シリコン膜４２の膜厚が１００ｎｍのサンプルでは、樹脂層５０からの応力を縦方向に緩和する機能が十分に発揮させていないためと考えられる。また、ピーリング試験の結果は、１００個中７個が不良である。一方、窒化シリコン膜４２の膜厚が１２００ｎｍのサンプルでは、膜剥がれはないものの窒化シリコン膜４２自体にクラックが発生してしまう。また、ピーリング試験の結果は、１００個中３４個が不良である。窒化シリコン膜４２の膜厚が２００ｎｍ〜１０００ｎｍのサンプルについては、ピーリング試験の結果、いずれのサンプルにおいても、１００個中１個の不良も発生しなかった。以上のように、窒化シリコン膜４２の膜厚を２００ｎｍ以上かつ１０００ｎｍ以下とすることにより、金属層３０と窒化シリコン膜４２との密着性がよく、樹脂層５０の縮退による応力に起因する膜剥がれを抑制できる。 As shown in Table 1, in Comparative Example 2, the result of the peeling test is 67 out of 100. Further, film peeling occurs during the wafer process. Cracks do not occur in the silicon nitride film 46. In the second embodiment, when the thickness of the silicon nitride film 42 is 100 nm, film peeling occurs during the wafer process. This is presumably because the sample in which the film thickness of the silicon nitride film 42 is 100 nm does not sufficiently exhibit the function of relaxing the stress from the resin layer 50 in the vertical direction. Moreover, as for the result of a peeling test, 7 out of 100 are defective. On the other hand, in the sample having the silicon nitride film 42 having a thickness of 1200 nm, although the film is not peeled off, the silicon nitride film 42 itself is cracked. In addition, as a result of the peeling test, 34 out of 100 pieces are defective. As for the sample having the silicon nitride film 42 having a thickness of 200 nm to 1000 nm, as a result of the peeling test, one of 100 defects did not occur in any sample. As described above, by setting the thickness of the silicon nitride film 42 to 200 nm or more and 1000 nm or less, the adhesion between the metal layer 30 and the silicon nitride film 42 is good, and the film is peeled off due to the stress due to the degeneration of the resin layer 50. Can be suppressed.

次に、実施例２と比較例２に対し不飽和加圧蒸気試験（ＨＡＳＴ）を行った。試験したＦＥＴは、実施例２および比較例２とも、ゲート幅が１２ｍｍである。また、窒化シリコン膜４２の膜厚は６００ｎｍである。試験条件は以下である。
温度：１３０℃、
湿度：８５％ＲＨ
通電Ｖｄｓ：５５Ｖ
通電Ｖｇｓ：閾値電圧から−３Ｖ
通電Ｖｄｓは、ＨＡＳＴ中にＦＥＴに通電するドレイン−ソース電圧、通電ＶｇｓはＨＡＳＴ中にＦＥＴに通電するゲート−ソース電圧を示している。 Next, an unsaturated pressurized steam test (HAST) was performed on Example 2 and Comparative Example 2. The tested FET has a gate width of 12 mm in both Example 2 and Comparative Example 2. The film thickness of the silicon nitride film 42 is 600 nm. The test conditions are as follows.
Temperature: 130 ° C
Humidity: 85% RH
Energization Vds: 55V
Energization Vgs: -3V from threshold voltage
The energization Vds indicates a drain-source voltage for energizing the FET during HAST, and the energization Vgs indicates a gate-source voltage for energizing the FET during HAST.

比較例２においては、２４０時間のＨＡＳＴ後、５０個中５０個が不良となった。実施例２においては、３３６時間のＨＡＳＴ後、５０個中不良は０個であった。比較例２においては、樹脂層５０が剥がれたパッド３８から水分がＦＥＴに達し、ＦＥＴが劣化したものと考えられる。実施例２においては、樹脂層５０がパッド３８から剥がれないため、水分のＦＥＴへの侵入を抑制できたものと考えられる。以上のように、実施例２によれば、耐湿性も改善できる。 In Comparative Example 2, 50 pieces out of 50 pieces were defective after 240 hours of HAST. In Example 2, after the HAST of 336 hours, the number of defects out of 50 was 0. In Comparative Example 2, it is considered that moisture reached the FET from the pad 38 from which the resin layer 50 was peeled off, and the FET was deteriorated. In Example 2, since the resin layer 50 is not peeled off from the pad 38, it is considered that moisture can be prevented from entering the FET. As mentioned above, according to Example 2, moisture resistance can also be improved.

以上のように、実施例１および２によれば、金を含む金属層３０に接して、平行平板型ＰＥＣＶＤ装置を用い、プラズマ励起周波数が５００ｋＨｚ以下かつプラズマ電位と反応電極電位との電位差が１００Ｖ以上の条件においてシリコン／窒素組成比が０．７５より大きい窒化シリコン膜４２を形成する。これにより、窒化シリコン膜４２上に樹脂層５０を形成しその後熱処理しても、樹脂層５０の応力により、金属層３０から樹脂層５０が剥離することを抑制できる。
As described above, according to Examples 1 and 2, the parallel plate PECVD apparatus is used in contact with the metal layer 30 containing gold, the plasma excitation frequency is 500 kHz or less, and the potential difference between the plasma potential and the reaction electrode potential is 100 V. Under the above conditions, the silicon nitride film 42 having a silicon / nitrogen composition ratio larger than 0.75 is formed. Thereby, even if the resin layer 50 is formed on the silicon nitride film 42 and then heat-treated, it is possible to prevent the resin layer 50 from being peeled from the metal layer 30 due to the stress of the resin layer 50.

窒化シリコン膜４２は、実施例１において例示したように、ＩＣＰ型またはＥＣＲ型ＰＥＣＶＤ装置を用い、真空度が１０Ｐａ以下かつプラズマ電位と反応電極電位との電位差が１００Ｖ以上の条件において形成してもよい。 As illustrated in Example 1, the silicon nitride film 42 may be formed using an ICP type or ECR type PECVD apparatus under a condition where the degree of vacuum is 10 Pa or less and the potential difference between the plasma potential and the reaction electrode potential is 100 V or more. Good.

原料ガスは、アンモニアガス、シランガスおよびヘリウムガスでもよい。また、シランガス、窒素ガスおよびヘリムガスでもよい。さらに、シランガス、アンモニアガスおよび窒素ガスでもよい。さらに、アンモニアガス、シランガス、窒素ガスおよびヘリウムガスでもよい。 The source gas may be ammonia gas, silane gas, and helium gas. Silane gas, nitrogen gas, and helium gas may also be used. Furthermore, silane gas, ammonia gas, and nitrogen gas may be used. Further, ammonia gas, silane gas, nitrogen gas and helium gas may be used.

金属層３０上の樹脂層５０および窒化シリコン膜４２に開口が形成されている場合、開口端に応力が集中するため、図１（ｃ）のように、樹脂層５０が剥離しやすい。よって、窒化シリコン膜４２を用いることが有効である。 When openings are formed in the resin layer 50 and the silicon nitride film 42 on the metal layer 30, stress concentrates on the ends of the openings, so that the resin layer 50 is easily peeled as shown in FIG. Therefore, it is effective to use the silicon nitride film 42.

また、ソースウォール３４は形成されていなくともよいが、ソースウォール３４のように、面積の大きい金属層３０上に樹脂層５０が設けられている場合、樹脂層５０が剥がれ易い。よって、窒化シリコン膜４２を用いることが有効である。ゲート電極２０を覆うようにソースウォール３４を形成することにより、ドレイン−ゲート容量を抑制することができる。 Further, the source wall 34 may not be formed, but when the resin layer 50 is provided on the metal layer 30 having a large area like the source wall 34, the resin layer 50 is easily peeled off. Therefore, it is effective to use the silicon nitride film 42. By forming the source wall 34 so as to cover the gate electrode 20, the drain-gate capacitance can be suppressed.

金を含む金属層３０は、最上面が金であることが好ましい。この構造では、金層と窒化シリコン膜とが直接接するため、金属層３０と窒化シリコン膜とが剥がれ易い。よって、窒化シリコン膜４２を用いることが有効である。また、金層とシリコンの共晶反応により、窒化シリコン膜４２と金属層３０との密着性を向上させることができる。 The metal layer 30 containing gold preferably has a top surface made of gold. In this structure, since the gold layer and the silicon nitride film are in direct contact with each other, the metal layer 30 and the silicon nitride film are easily peeled off. Therefore, it is effective to use the silicon nitride film 42. Further, the adhesion between the silicon nitride film 42 and the metal layer 30 can be improved by a eutectic reaction between the gold layer and silicon.

樹脂層５０の材料はポリイミド以外の熱硬化性樹脂でもよいが、ポリイミドの場合、縮退率が大きく、窒化シリコン膜４２を用いることが有効である。特に、感光性ポリイミドは縮退率が大きく、窒化シリコン膜４２を用いることが有効である。樹脂層５０として、ポリイミド以外に、ＢＣＢ（ベンゾシクロブテン）を用いることもできる。 The material of the resin layer 50 may be a thermosetting resin other than polyimide, but in the case of polyimide, the degeneration rate is large, and it is effective to use the silicon nitride film 42. In particular, photosensitive polyimide has a large degeneration rate, and it is effective to use the silicon nitride film 42. As the resin layer 50, BCB (benzocyclobutene) can be used in addition to polyimide.

半導体層として、窒化物半導体層１１を例に接続したが、ＧａＡｓ系半導体層またはＳｉ半導体層でもよい。窒化物半導体層としては、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ，ＩｎＡｌＧａＮおよびこれらの積層を用いることができる。ＧａＡｓ系半導体層としては、例えば、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓおよびこれらの積層を用いることができる。窒化物半導体層１１は、例えばＳｉＣ基板、Ｓｉ基板、サファイア基板またはＧａＮ基板上に形成することができる。 Although the nitride semiconductor layer 11 is connected as an example of the semiconductor layer, a GaAs-based semiconductor layer or a Si semiconductor layer may be used. As the nitride semiconductor layer, for example, GaN, InN, AlN, InGaN, AlGaN, InAlN, InAlGaN, and a stacked layer thereof can be used. As the GaAs-based semiconductor layer, for example, GaAs, InGaAs, AlGaAs, and a stacked layer thereof can be used. The nitride semiconductor layer 11 can be formed on, for example, a SiC substrate, a Si substrate, a sapphire substrate, or a GaN substrate.

実施例１および実施例２は、ＦＥＴを例に説明したが、窒化シリコン膜４２をＦＥＴ以外の半導体装置に適用することもできる。 In the first and second embodiments, the FET has been described as an example. However, the silicon nitride film 42 can also be applied to a semiconductor device other than the FET.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０基板
１１窒化物半導体層
２６絶縁膜
３０金属層
４２窒化シリコン膜
５０樹脂層 DESCRIPTION OF SYMBOLS 10 Substrate 11 Nitride semiconductor layer 26 Insulating film 30 Metal layer 42 Silicon nitride film 50 Resin layer

Claims

Forming a metal layer containing gold on the semiconductor layer;
Using a parallel plate type plasma chemical vapor deposition apparatus, a silicon nitride film having a composition ratio of silicon to nitrogen of greater than 0.75 is formed in contact with the metal layer under conditions where the plasma excitation frequency is 500 kHz or less and the sheath potential is 100 V or more. And a process of
Forming a thermosetting resin layer on the silicon nitride film;
Heat- treating the thermosetting resin layer;
A method for manufacturing a semiconductor device, comprising:

Forming a metal layer containing gold on the semiconductor layer;
Using a plasma chemical vapor deposition apparatus of inductively coupled or electron cyclotron resonance type, a silicon nitride film having a composition ratio of silicon with respect to nitrogen of greater than 0.75 under a vacuum degree of 10 Pa or less and a sheath potential of 100 V or more Forming in contact with the layer;
Forming a thermosetting resin layer on the silicon nitride film;
Heat- treating the thermosetting resin layer;
A method for manufacturing a semiconductor device, comprising:

3. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming openings in the thermosetting resin layer and the silicon nitride film on the metal layer before the heat treatment step.

4. The method of manufacturing a semiconductor device according to claim 1, wherein a material of the thermosetting resin layer is polyimide or BCB. 5.

The method for manufacturing a semiconductor device according to claim 1, wherein an uppermost surface of the metal layer is gold.

The method of manufacturing a semiconductor device according to claim 1, wherein the plasma excitation frequency is 375 kHz or 460 kHz.

3. The method of manufacturing a semiconductor device according to claim 1, wherein the source gas in the step of forming the silicon nitride film is ammonia gas, silane gas, and helium gas.