JP5451123B2

JP5451123B2 - 電源装置，電源制御装置及び電源装置の制御方法

Info

Publication number: JP5451123B2
Application number: JP2009063897A
Authority: JP
Inventors: 善彦松尾; 武士木村; 修高橋
Original assignee: スパンションエルエルシー
Priority date: 2009-03-17
Filing date: 2009-03-17
Publication date: 2014-03-26
Anticipated expiration: 2029-03-17
Also published as: US8319482B2; JP2010220378A; US20100237841A1

Description

本発明は，電源装置及び電源制御装置に関する。

電源装置は，ある電圧の入力直流電源から所望の電圧の出力直流電源を生成する。生成された出力直流電源は，システムＬＳＩやメモリ装置などの様々な電子回路装置に電源として供給される。

このような電源装置は，入力直流電圧をそれとは異なる電圧の出力直流電圧に変換するＤＣ・ＤＣコンバータとも称される。近年の省電力化の要請は，電源装置に対しても例外ではなく，出力電源が供給される電子回路装置の負荷状態に応じて最適な効率で出力電源を生成することが必要である。特に，近年のＬＳＩは，省電力化の要請から，複数の電源ドメインを有し，電源ドメイン毎に電源供給状態と電源停止状態とを細かく制御される。そのため，電源装置の負荷状態は複雑に変化する。それに対応して，電源装置は負荷状態の変化に柔軟に対応して効率よく電源を生成することが求められる。具体的には，軽負荷を検出してそれに対応した高い効率の電源生成を行う必要がある。

以下の特許文献１には，スイッチング電源回路が開示されている。

特開２０００−２４５１５０号公報

電源装置は，例えば，ハイサイドの出力トランジスタとロウサイドの出力トランジスタとを交互にスイッチングさせて，両トランジスタの接続点に接続された出力端子に電荷を供給する。そして，出力の負荷が増大すればハイサイドトランジスタの駆動時間を長くし，出力の負荷が低減すればその駆動時間を短くし，出力電圧を目標値に制御する。

電源装置は，出力の負荷が低減したことを検知して，低消費電流モードにすることが望ましい。そのために，たとえば，ハイサイドの出力トランジスタの電流を監視し，電流が低下したときに軽負荷の検出が行われる。

しかしながら，出力トランジスタの電流低下を検知する方法では，電流低下を高精度に検知することが困難であり，高精度の低負荷検知を行うことができない。さらに，電流を監視する方法では，応答性が高くない。

そこで，本発明の目的は，負荷の低下を高精度に検出して低消費電流モードに移行する電源装置及び電源制御装置を提供することにある。

開示の装置は，入力電圧が印加される入力電圧端子と前記入力電圧より低い基準電圧が印加される基準電圧端子との間に直列に接続される第１のスイッチ及び第２のスイッチと，
前記第１及び第２のスイッチの接続点と出力電圧が出力される出力端子との間に設けられるインダクタと，
前記出力電圧の目標電圧に対する誤差に応じて，所定のスイッチング周期で前記第１及び第２のスイッチを交互にスイッチング制御する制御ユニットとを有し，
前記制御ユニットは，前記第２のスイッチが導通状態の時の前記接続点の電圧に応じて，前記スイッチング周期を第１の周期から，前記第１の周期より周期が長い第２の周期に切り替える第１の切り替え制御を行う。

軽負荷状態を精度良く検出することができる。

電源装置の概略構成図である。図１の電源装置の動作波形図である。軽負荷検出回路を有する電源装置の構成図である。インダクタ電流ILXと検出電流Idetとの関係を示す図である。本実施の形態における電源装置の構成図である。本実施の形態の変形例の電力装置の構成図である。図５，６の電源装置の動作を示すタイミングチャート図である。図５，６の電源装置の動作を示すタイミングチャート図である。 tonパルス発生回路２３の構成図である。 tonパルス発生回路２３の動作を示すタイミング波形図である。通常モードから低消費電流モードに切り替わるときの動作を示すタイミングチャート図である。軽負荷検出回路の第１の例を示す図である。図１２の動作を示すタイミングチャート図である。軽負荷検出回路の第２の例を示す図である。図１４の動作を示すタイミングチャート図である。軽負荷検出回路の第３の例を示す図である。図１６の動作を示すタイミングチャート図である。軽負荷検出回路の第４の例を示す図である。図１８の動作を示すタイミングチャート図である。本実施の形態における電源装置の電源制御のフローチャート図である。

図１は，電源装置の概略構成図である。図１の電源装置は，入力電圧VINが印加される入力電圧端子ｎ０１と，入力電圧より低い基準電圧Ｖｓｓ（例えばグランド）が印加される基準電圧端子ｎ０２との間に，直列に接続される第１のスイッチＭ１及び第２のスイッチＭ２と，第１及び第２のスイッチの接続点ｎ０３と出力電圧Ｖｏｕｔが出力される出力端子ｎ０４との間に設けられるインダクタＬＯＵＴと，出力電圧Ｖｏｕｔの目標電圧に対する誤差に応じて，所定のスイッチング周期で第１及び第２のスイッチを交互にスイッチング制御する制御ユニット１とを有する。

第１のスイッチＭ１は，ＰチャネルＭＯＳトランジスタで構成されるハイサイドのトランジスタであり，制御ユニット１が生成するゲートドライブ信号Ｖｇｈにより導通と非導通の制御がされる。第２のスイッチＭ２は，ＮチャネルＭＯＳトランジスタで構成されるロウサイドのトランジスタであり，制御ユニット１が生成するゲートドライブ信号Ｖｇｌにより導通と非導通の制御がされる。

出力端子ｎ０４と基準電圧Ｖｓｓとの間にはキャパシタＣＯＵＴが設けられ，インダクタＬＯＵＴとキャパシタＣＯＵＴとで平滑化回路が構成される。出力端子ｎ０４は図示しない負荷回路の電源端子に接続され，負荷電流Iloadを負荷回路に供給する。

入力電圧VINは所定電圧の直流電圧であり，出力電圧Ｖｏｕｔは入力電圧VINより低い直流電圧である。また，基準電圧Ｖｓｓは，例えばグランド電圧である。

制御ユニット１は，出力電圧Ｖｏｕｔをフィードバック抵抗Ｒ１，Ｒ２で抵抗分圧したフィードバック電圧Ｖｆｂと目標基準電圧Ｖｒｅｆとの誤差を増幅する誤差増幅器１４と，誤差増幅器１４が生成した誤差Verrorと比較電圧Vslopeとを比較する第１の比較器１５と，第１の比較器１５の結果Voに応じて第１，第２のスイッチM1,M2を駆動するドライブ制御回路２０とを有する。そして，第１の比較器１５が，出力電圧Voutが目標電圧より低下したことを検出して出力信号VoをHレベルにし，ドライブ制御回路２０はそれに応答してゲートドライブ信号VghをLレベルにして第１のスイッチM1を導通する。

通常モードでは，第１の比較器１５は，誤差Verrorと第１の周期で上昇下降するスロープ電圧Vslopeとを比較し，ドライブ制御回路２０は，入出力電圧比に応じて，第１のスイッチＭ１を導通状態に制御するパルス幅変調制御を行う。例えば、ドライブ制御回路２０は，誤差Verrorが大きいとき（出力電圧Voutが目標電圧より大きく下回ったとき）に誤差が小さいときよりも長い時間の間、第１のスイッチＭ１を導通状態に制御するパルス幅変調制御を行う。発振器１７は第１の周期で発振し，発振器１７の発振信号に基づいて，比較電圧生成回路１６は，第１の周期で上昇下降するスロープ電圧Vslopeを生成する。

制御ユニット１の第１の比較器１５は，目標基準電圧Vrefと比較電圧Vslopeとを加算した電圧と，フィードバック電圧Vfbとを比較しても，上記と同様の出力信号Voを生成することができる。

制御ユニット１は，通常モードでは，第１の周期で，第１のスイッチＭ１と第２のスイッチＭ２とを交互に導通，非導通制御をする。そのために，第１の比較器１５は，第１の周期を持つスロープ電圧Vslopeと誤差電圧Verrorとを比較し，誤差電圧Verrorの誤差の大きさを出力信号Voのパルス幅に変調するＰＷＭ変調を行う。そして，ドライブ制御回路２０は，第１の比較器１５の出力信号Voに応じてゲートドライブ信号Vgh,Vglを生成し，第１，第２のスイッチM1,M2の導通と非導通とを制御する。

図２は，図１の電源装置の動作波形図である。図２中，第１の周期T1の前半期間tonで，ゲートドライブ信号VghがLレベルになり第１のスイッチM1が導通し，ハイサイド出力電流IoutHが流れる。その時，ゲートドライブ信号VglはLレベルであり第２のスイッチM2は非導通になる。前半期間tonでは，第１のスイッチM1が導通すると接続点電圧VLXは入力電圧VIN近くまで上昇し，ハイサイド出力電流IoutHがインダクタLOUTに応じて徐々に増加し，それに伴って接続点電圧VLXは徐々に低下する。ハイサイド出力電流IoutHは，インダクタ電流ILXと同じであり，前半期間tonの間上昇し，インダクタLOUTは電磁エネルギーを蓄積する。また，それに応答して，フィードバック電圧Vfbも上昇する。

図２中，第１の周期T1の後半期間toffで，ゲートドライブ信号VghがHレベルになり第１のスイッチM1が非導通し，ゲートドライブ信号VglがHレベルになり第２のスイッチM2が導通する。第２のスイッチM2が導通すると，インダクタLOUTは蓄積した電磁エネルギーによる回生動作によりインダクタ電流ILXを流し続けるため，第２のスイッチM2には，基準電圧Vssから接続点n03に向かってロウサイド出力電流IoutLが流れる。そのため，接続点電圧VLXは，図示されるとおり，一旦負電位になる。そして，インダクタLOUTの回生動作で電磁エネルギーを放出し，インダクタ電流ILXは徐々に低下し，それに伴って接続点電圧VLXは負電圧から０Vに向かって上昇する。また，インダクタ電流ILXの低下に伴い，フィードバック電圧Vfbも下降する。

上記の通り，第１の周期T1の前半期間tonで第１のスイッチM1が導通して入力電圧VINから出力端子n04に電荷を供給し，出力電圧Voutが上昇しフィードバック電圧Vfbも上昇する。一方，後半期間toffで第２のスイッチM2が導通してインダクタLOUTの回生動作で出力端子n04に電荷を供給し，出力電圧Voutは下降しフィードバック電圧Vfbも下降する。

図２に示されるとおり，制御ユニット１内の第１の比較器１５は，誤差Verrorがスロープ電圧Vslopeより低い間に出力信号VoをHレベルにし，高い間に出力信号VoをLレベルにする。負荷が低下すると出力電圧Voutは上昇しフィードバック電圧Vfbも上昇するため，比較器１５は出力信号VoのHレベル期間が短くなる。出力信号VoのHレベル期間が短くなると、第１のスイッチM1の導通期間tonが短くなるため，出力電圧Voutが低下する。

通常動作の平衡状態において，第１のスイッチM1のオンデューティであるtonは次の式で表される。

Duty＝ton/T1＝Vout/VIN （１）
ここで，出力電圧Voutは平衡状態において目標電圧になると仮定する。つまり，第１のスイッチM1が導通する期間tonを長く制御すれば，出力電圧Voutは上昇する。

図２において，インダクタ電流ILXの実線は重負荷の時を示し，インダクタ電流ILXの破線は軽負荷の時を示す。また，接続点電圧VLXの実線は重負荷の時を示し，破線は軽負荷の時を示す。重負荷の間は，第１のスイッチM1の導通期間tonが長いので，インダクタLOUTは十分なエネルギーを蓄積し，インダクタ電流ILXは０Aより低下することはない。

一方，軽負荷になると，第１のスイッチM1の導通期間tonが短くなり，インダクタLOUTの蓄積エネルギーが低下し，インダクタ電流ILXは０Aより低くなりマイナス電流（逆流電流）になる。図中矢印は重負荷から軽負荷に遷移したことを示す。それに伴って，接続点電圧VLXは負電位から０V（＝Vss）を越えて正電位になる。つまり，軽負荷では，第２のスイッチM2に流れるロウサイド電流IoutLは接続点n03から基準電圧点n02に向かって流れることになる。

以上の通り，制御ユニット１は，第１の周期T1のスロープ電圧Vslopeと誤差電圧Verrorとを比較するPWM制御を行うため，第１のスイッチM1を第１の周期T1で導通状態に制御する。

図３は，軽負荷検出回路を有する電源装置の構成図である。図３の電源装置は，図１の電源装置に軽負荷検出を行うためのＰチャネルＭＯＳトランジスタM3と，平均化回路１２と比較器１３とを有する。トランジスタM3は，第１のスイッチM1とゲートが共通接続されてミラー回路を構成する。そして，トランジスタM3はトランジスタサイズが第１のスイッチM1と１：ｍに設計される。そのため，トランジスタM3には，第１のスイッチM1のハイサイド電流IoutHの１／ｍ倍の検出電流Idetが流れる。

図４は，インダクタ電流ILXと検出電流Idetとの関係を示す図である。図４に示されるとおり，検出電流Idetは，第１のスイッチM1のハイサイド電流IoutHの１／ｍ倍になる。

図２に示したとおり，ハイサイド電流IoutHとインダクタ電流ILXとは，前半期間tonにおいては同じであるので，重負荷になれば第１のスイッチM1の導通期間が長くなりハイサイド電流IoutHは大きくなり，逆に，軽負荷になればハイサイド電流IoutHは小さくなる。

そこで，平均化回路１２が，ハイサイド電流IoutHを検出電流Idetを介して監視し，所定期間内の平均電流が低下したことを検出する。平均化回路１２は，検出電流Idetを電圧に変換し，比較器１３がその電圧を基準電圧Vbと比較する。検出電流Idetが低下して平均化回路１２の出力電圧が基準電圧Vbより低下すると，比較器１３の出力が反転し，軽負荷が検出される。この比較器１３の出力の反転に応答して，発振器１７が発振を停止し，比較電圧生成回路１６はスロープ電圧Vslopeの生成を停止し，比較電圧Vslopeは例えば低い電圧になる。その結果，第１のスイッチM1の導通制御が停止し，低消費電流モードになる。

第１のスイッチM1の導通制御が停止すると，インダクタLOUTへの電荷供給はなくなり，インダクタLOUTが蓄積していた電磁エネルギーだけで負荷に電荷を供給する。そのため，電源装置は電流消費が低下する。

図３に示した電源装置は，ハイサイド電流IoutHを監視し，軽負荷を検出すると低消費電流モードに切り替わる。しかし，第１に，ミラー回路のトランジスタサイズ比１：ｍをできるだけ小さくして（例えばｍ＝１０００）検出電流Idetを小さくする必要があるが，レイアウト上高精度に相対精度を得ることは困難である。第２に，電流を電圧に変換する平均化回路１２と比較器１３のオフセット誤差，インダクタのインダクタンス誤差，入出力電圧変動などが存在し，正確に負荷電流IoutHを検出することは困難である。また，平均化回路１２は応答性が悪く高速応答には不向きである。

［本実施の形態における電源装置］
図５は，本実施の形態における電源装置の構成図である。この電源装置は，図１の電源装置に加えて，接続点ノードn03と基準電圧Vssのノードn02の電圧を比較する第２の比較器１９と，第２の比較器１９の検出信号Vcに基づいて軽負荷を検出する軽負荷検出回路２２と，第１の比較器１５の出力Vk1に応答してドライブ制御信号Voを生成する制御信号生成回路２４とを有する。それ以外の構成は，図１の電源装置と同じである。

本実施の形態の電源装置は，図２で説明したとおり，軽負荷時にインダクタ電流ILXが低下してマイナス電流になり，つまり，第２のスイッチM2のロウサイド電流IoutLが接続点ノードn03から基準電圧ノードn02に向かって流れ，接続点電圧VLXが負電圧から正電圧になることに着目している。すなわち，第２の比較器１９が接続点電圧VLXと基準電圧Vssとを比較し，第２のスイッチM2が導通状態のときにVLX≧Vssになることを検出し，検出パルスVcを生成する。そして，軽負荷検出回路２２が，その検出パルスVcに基づいて，後述する一定の条件を満たすときに軽負荷になったことを示す軽負荷検出信号Vd（＝Hレベル）を出力する。また，軽負荷検出回路２２は，検出パルスVcに基づいて，後述する一定の条件を満たすときに軽負荷でなくなったことを示す軽負荷検出信号Vd（＝Lレベル）を出力する。

制御信号生成回路２４は，第１の比較器１５の出力パルスVk1に応答して，制御信号Voを生成し，ドライブ制御回路２０に出力する。通常負荷状態では，制御信号生成回路２４は，出力パルスVk1のパルス幅と同じパルス幅の制御信号Voを生成する。ただし，制御信号生成回路２４は，制御信号Voのパルス幅が所定の最小パルス幅より狭くならないように制御する。そのために，制御信号生成回路２４は，所定のパルス幅を有するtonパルスPtonを生成し，出力パルスVk1かtonパルスPtonのうちいずれかパルス幅が長いパルスを制御信号Voとして出力する。そのために，tonパルス発生回路２３は，出力パルスVk1に応答してあらかじめ決められた最小パルス幅のtonパルスPtonを生成し，SRフリップフロップ２１とインバータINV1,INV2とアンドゲートANDとが，出力パルスVk1かtonパルスPtonのうちいずれかパルス幅が長いパルスを制御信号Voとして出力する。具体的な動作は後述する。

比較電圧生成回路１６は，軽負荷が検出されていない通常モードでは，発振器１７の発振信号の周期を有するスロープ信号からなる比較電圧Vslopeを生成し，軽負荷が検出された後の低消費電流モードでは，軽負荷検出信号Vdに応答して，固定電圧の比較電圧を生成する。これにより，軽負荷モードでは発振器１７と比較電圧生成回路１６の消費電流を低減する。しかも，制御信号生成回路２４が最小パルス幅のtonパルスPtonと同じパルス幅のドライブ制御パルスVoを生成するため，軽負荷モードでは，負荷が軽くなったことに伴って，第１のスイッチM1が導通する周期は，通常モードでの周期T１より長くなり，スイッチング回数が減り，高い効率を実現する。また，軽負荷モードでtonパルスPtonの最小パルス幅をより広く切り替えることで，通常モードの時よりも第１のスイッチM1がオンする周期を確実に長くすることができる。

ドライブ制御回路２０は，図１と同様に，ドライブ制御信号Voに基づいて，ゲートドライブ信号Vgh,Vglを生成し，第１，第２のスイッチM1,M2を交互に導通，非導通に制御する。さらに，ドライブ制御回路２０は，第２の比較器１９の検出信号Vcに応答して，インダクタ電流ILXが負電流，つまり第２のスイッチM2のロウサイド電流IoutLが接続点n03から基準電圧ノードn02に向かって流れないように制御する。この制御は，不連続電流制御（DCM）と称される制御である。

このDCM制御により，低消費電流モードである軽負荷時にインダクタ電流ILXが逆流してコンデンサCOUTに蓄積した電荷を無駄に廃棄してしまうことが防止され，低消費電流に寄与することができる。

上記の通り，図５の実施の形態では，第１に，接続点電圧VLXを監視し接続点電圧VLXの電圧に応じて軽負荷状態を検出する。よって，検出感度が高く，高速応答可能である。第２に，軽負荷状態を検出すると低消費電流モードになり，比較電圧生成回路１６のスロープ電流の生成を停止し固定電圧の比較電圧Vslopeに切り替える。この時，同時に発振器１７を停止してもよい。よって，省電力化が可能である。第３に，ドライブ制御回路２０は，検出信号Vcに応答してトランジスタM2を非導通にするDCM制御するので，さらに省電力化が可能である。第４に，低消費電流モードでは，通常モードに比較して，第１のトランジスタM1を導通する最小パルス幅を長くするので，第１のトランジスタM1がオンする周期を長くすることができ，スイッチング損失を抑制できる。

図６は，本実施の形態の変形例の電力装置の構成図である。図５の電力装置と異なる点は，第１の比較器１５が，加算器１８により生成される目標基準電圧Vrefと比較電圧Vslopeとを加算した電圧と，フィードバック電圧Vfbとを比較していることである。それ以外の構成は，図５と同じである。図５の場合は，第１の比較器１５が，フィードバック電圧Vfbと目標基準電圧Vrefとの誤差Verrorと，比較電圧Vslopeとを比較している。それに対して，図６の場合は，第１の比較器１５が，フィードバック電圧Vfbと，Vref+Vslopeとを比較している。いずれの構成でも，第１の比較器１５は，出力電圧Voutが目標電圧より高いか低いかを検出している。

［不連続電流モード（DCM）制御］
図７は，図５，６の電源装置の動作を示すタイミングチャート図である。図中，左側が重負荷時，右側が軽負荷時を示す。図２でも説明したとおり，重負荷時はインダクタ電流ILXがゼロアンペア（０A）より充分高く，インダクタ電流ILXが逆流してマイナスになることはない。つまり，ロウサイドの第２のスイッチM2の電流IoutLは基準電圧Vssから接続点VLXに向かって電流が流れ，第２のスイッチM2が導通状態では接続点電圧VLXはマイナス電圧である。よって，第２の比較器１９の検出信号VcはLレベルを維持する。そして，ドライブ制御回路２０は，ドライブ制御信号Voに基づいて，それと逆相のゲートドライブ信号Vgh,Vglを生成し，周期T1の前半で第１のスイッチM1をオン，第２のスイッチM2をオフにし，後半で第１のスイッチM1をオフ，第２のスイッチM2をオンにする。

一方，軽負荷時は，インダクタ電流ILXが低下し，インダクタの回生動作中にマイナス電流（逆流電流）になる。図２で示したとおり，周期T1の後半で第２のスイッチM2が導通中にインダクタ電流ILXがマイナスになると，出力端子n04のコンデンサCOUTに蓄積した電荷が無駄にグランドVss側に捨てられることになる。そこで，ドライブ制御回路２０は，第２のスイッチM2が導通状態のときに，第２の比較器１９が接続点電圧VLXが基準電圧Vssに達したことを検出して検出信号VcをHレベルにすると，それに応答して，ロウサイドのゲートドライブ信号Vglを強制的にLレベルに切り替える。これにより，第２のスイッチM2がオフになり，インダクタンス電流ILXの逆流を防止することができる。つまり，第２のスイッチM2がオフになると，インダクタンス電流ILXは負にならずにゼロアンペアに維持される。

図中，軽負荷側において，インダクタンス電流ILXは，連続電流制御（CCM）の場合に破線の波形に，不連続電流制御（DCM）の場合に太線の波形になる。破線は，図２と同じである。太線のDCM制御では，周期T１の前半期間tonの間，第１のスイッチM1がオン，第２のスイッチM2がオフになり，後半期間では最初は第１，第２のスイッチM1,M2はオフ，オンになり，その後，オフ，オフになる。つまり，ドライブ制御回路２０は，検出信号VcがHレベルになると，それに応答してロウサイドのゲートドライブ信号VglをLレベルに切り替えている。これにより，インダクタンス電流ILXは遮断されるので，不連続電流制御になっている。

図７に示したDCM制御では，第２のスイッチM2が導通中に接続電圧VLXがマイナスからゼロに達したことで，インダクタ電流ILX＝０を検出する。この検出信号Vcを利用することで，本実施の形態では，後述するとおり軽負荷状態を検出する。

式（１）で示した平衡状態のton＝（Vout/VIN）*T1に対比すると，上記のインダクタ電流ILXがゼロになる条件は，ton＜（Vout/VIN）*T1の場合である。さらに，第１のスイッチM1が導通中のインダクタ電流ILXの傾きdILXは，以下の通りである。

dILX＝（Vin-Vout）/L （２）
よって，第１のスイッチM1が時間ton中に流す負荷電流の平均値Iloadは，傾きdILXに時間tonを乗じて得たピーク電流値に時間tonを乗じて１／２倍し、期間tonで除算した以下の式で表される。

Iload＝dILX*ton*ton/2＝((Vin-Vout)/L)*（ton/2）（３）
この負荷電流Iloadを越える電流を負荷側が消費すると，上記のインダクタ電流ILX=0が検出される。つまり，DCM制御が行われる境界条件である。

［通常モードと低消費電流モード］
図８は，図５，６の電源装置の動作を示すタイミングチャート図である。図中，左側が通常モードREG-MODE，右側が低消費電流モードLCC-MODEつまり軽負荷時を示す。通常モードでは，比較電圧Vslopeが一定周期T1のスロープ電圧であるので，第１の比較器１５は，一定周期のパルス信号Vk1を生成する。この出力パルスVk1は，図１，２の出力パルスVoとは反転論理になっている。そして，図５のインバータINV1の出力信号/Vk1が図１，２の出力パルスVoと同じ論理になっていて，図８中にも示されている。第１の比較器１５は，誤差電圧Verror(図５の例)またはフィードバック電圧Vfb(図６の例)と比較電圧Vslopeとを比較する。よって，比較器１５の出力パルスVk1のLパルスは，通常負荷時は破線で示すとおりパルス幅がながく，軽負荷時は実線で示すとおりパルス幅が短くなる。

一方，ドライブ制御信号生成回路２４では，tonパルス発生回路２３が，出力パルスVk1に応答してあらかじめ決められた最小パルス幅tonmin1のtonパルスPtonを生成する。そして，RSフリップフロップ２１が，出力パルスVk1の反転パルス/Vk1の立ち上がりエッジでセットしてドライブ制御信号VoをHレベルにし，出力パルスVk1＝H且つtonパルスPton＝Lで，つまり/Vk1＝L且つPton=Lでリセットしてドライブ制御信号VoをLレベルにする。これにより，ドライブ制御信号Voは，第１の比較器１５の出力パルスVk1のLパルスかtonパルスPtonかのいずれかパルス幅が長い方のパルス幅に制御される。

したがって，通常負荷時は，ドライブ制御信号Voは，PWMコンパレータである第１の比較器１５の出力パルスVk1と同じパルス幅を有し，そのパルス幅で第１のスイッチM1がオンになる。また，軽負荷時は，第１の比較器１５の出力パルスVk1のパルス幅は狭くなるが，ドライブ制御信号Voは最小パルス幅tonmin1を有するtonパルスPtonのパルス幅を有し，そのパルス幅で第１のスイッチM1がオンになる。つまり，第１のスイッチM1をオンにするパルス幅の最小値をtonパルスPtonで規定している。

通常モードREG-MODEでは，第２のスイッチM2が導通中にインダクタ電流ILXはゼロにならないので，低負荷検出信号VdはLレベルのままである。信号vclkについては後述する。

一方，軽負荷状態になると，第２のスイッチM2が導通中にインダクタ電流ILXは頻繁にゼロになる。このゼロ電流を検知する第２の比較器１９の検知信号Vcが連続して発生した場合に，軽負荷検出回路２２は，軽負荷状態と判断し，軽負荷検出信号VdをHレベルに切り替える。この動作については，軽負荷検出回路２２の説明で詳述する。

または，軽負荷状態になると，第１の比較器１５の出力パルスVk1のパルス幅が狭くなり，最小パルス幅tonmin1より狭くなる。これを検出すれば，軽負荷検出回路２２は，軽負荷状態と判断し，軽負荷検出信号VdをHレベルに切り替える。この動作についても，軽負荷検出回路２２の説明で詳述する。

軽負荷検出信号VdがHレベルになると，低消費電流モードLCC-MODEになる。図８に示されるとおり，軽負荷検出信号Vd=Hに応答して，比較電圧Vslopeは固定電圧になる。これにより，比較電圧生成回路１６と発振器１７の消費電流が抑制されると共に，通常モード時の周期T1毎に第１のスイッチM1がオンに制御されることはなくなる。ただし，第１の比較器１５は，誤差電圧Verrorまたはフィードバック電圧Vfbが比較電圧Vslopeより低くなるたびに，出力パルスVk1（Lパルス）を生成する。そして，ドライブ制御信号発生回路２４が，この出力パルスVk1＝Lに応答して，ドライブ制御信号VoをHレベルにするとともに，そのパルス幅をtonパルスPtonの最小パルス幅tonmin2に制御する。この動作は，通常モード時と最小パルス幅tonmin2が狭いことを除くと同じである。

この最小パルス幅tonmin2を有するドライブ制御信号Voにより，最小パルス幅の期間第１のスイッチM1が導通し，ハイサイドの出力電流IoutHによりインダクタLOUTにエネルギーを蓄積する。この時，フィードバック電圧Vfbは上昇する。そして，ドライブ制御信号VoがLレベルの間は，第１のスイッチM1はオフになりインダクタLOUTは蓄積したエネルギーを放出する回生動作を行う。したがって，軽負荷の負荷のレベルに応じた傾きで，フィードバック電圧Vfbが低下する。負荷が軽いほど傾きは緩慢になる。

このように，軽負荷が検出された後の低消費電流モードでは，最小パルス幅tonmin2（＞tonmin1）の固定パルス幅で第１のスイッチM1を導通させるので，通常モード時の周期T1での制御よりも長い期間第１のスイッチM1が導通し，インダクタにエネルギーを蓄積する。そして，軽負荷により出力電圧Vout（フィードバック電圧Vfb）の低下が緩慢であるので，低消費電流モード時の第１のスイッチM1の導通する周期は，通常モード時の周期T1より長くなる。つまり，低消費電流モードでの第１のスイッチのオンする周期は，負荷の低下と最小パルス幅tonmin2を長くしたことにより，通常モード時よりも短くなり，周波数は低くなる。その結果，スイッチング頻度が下がり，回路の動作効率が向上する。つまり，低消費電流モード時での第１のスイッチM1の導通タイミングが，通常モード時よりも間引かれたことになる。

［tonパルス発生回路］
図９は，tonパルス発生回路２３の構成図である。また，図１０は，tonパルス発生回路２３の動作を示すタイミング波形図である。図８において，通常モードREG-MODEでのtonパルスPtonのパルス幅tonmin1よりも，低消費電流モードLCC-MODEでのtonパルスPtonのパルス幅tonmin2のほうが長くなっている。これにより，前述したとおり低消費電流モードでの第１のスイッチM1の導通周期を長くすることができる。さらに，後述する軽負荷検出回路２２での軽負荷検出と通常モードへの復帰との間に，ヒステリシス特性を持たせることができる。

Tonパルス発生回路２３は，tonパルスPtonのHレベルの最小パルス幅tonminを決める第１の電圧Va1生成部２３１と，tonパルスPtonのLレベルの最小幅toffを決める第２の電圧Va2生成部２３２とを有する。

第１の電圧生成部２３１では，スイッチSWva1がオフの間に電流源I1=A*(Vin-Vout)がキャパシタ２３７（またはキャパシタ２３７と２３８）を充電し，第１の電圧va1がHレベルになるとフリップフロップ２３５をセットし，出力Q=HによりスイッチSWva1をオンにし，キャパシタ２３７が放電し，第１の電圧va1がLレベルに下がるという動作を繰り返す。それにより，バッファ２３６からtonパルスPtonが出力される。このtonパルスPtonのパルス幅は，第１の電圧va1の三角波の期間と一致する。

一方，第２の電圧生成部２３２では，スイッチSWva2がオフの間に電流源I2=A*Voutがキャパシタ２３９を充電し，第２の電圧va2がHレベルになるとフリップフロップ２３５をリセットし，出力/Q=HによりスイッチSwva2をオンにし，キャパシタ２３９が放電し，第２の電圧va2がLレベルに下がるという動作を繰り返す。

そして，通常モードにおいて，軽負荷検出信号VdがLレベルであるため，スイッチ２３６がオフにされ，第１の電圧回路２３１はキャパシタ２３７のみを充放電する。また，インバータINV5の出力がHレベルになり，オアゲートOR2の出力もHレベルになり，スイッチSWva2がオンとなり第２の電圧生成部２３２は動作しない。また，Ｖｄ＝Ｌの間，インバータINV5の出力がHレベルであるので，ＡＮＤゲートＡＮＤ２は停止状態，ＡＮＤ１はアクティブ状態になる。

図１０の時間ｔ１に示されるとおり，第１の電圧生成部２３１では，出力パルスVk1のLレベルに応答して，フリップフロップ２３５がリセットされ，出力がQ=Lになり，スイッチSWva1がオフになり，コンデンサ２３７が電流源I1の電流で充電を開始する。電圧va1がHレベルになると，フリップフロップ２３５がセットされ，Q=HになりスイッチSWva1がオンになり，コンデンサ２３７は放電する。この第１の電圧va1の充放電に同期してバッファ２３６からtonパルスPtonが生成される。つまり，通常モードでは，tonパルスPtonは，出力パルスVk1＝Lに応答してHレベルになり，最小パルス幅tonmin1後にLレベルになる。その周期は，キャパシタ２３７の容量Cと電流源I1＝A*（Vin-Vout）とで決まるtonmin1である。つまり，周期T1と最小パルス幅tonmin1とは，（Vin-Vout）に依存した電流I1により決まる。

次に，低消費電流モードでは，軽負荷検出信号Vd=Hになる。これにより，スイッチ２３６がオンになり第１の電圧回路２３１ではキャパシタ２３７，２３８が並列に接続され，周期はキャパシタ２３７，２３８の容量C＋YCと電流源I1＝A*（Vin-Vout）とで決まるtonmin2になる。また，インバータINV5の出力はLレベルになる。その結果，ＡＮＤゲートAND1は停止状態になる。また，ANDゲートAND2はアクティブ状態になり，出力パルスVk1＝Lと第２の電圧va2＝Hの両方が成立したときに，AND2の出力がHになり，フリップフロップ２３５をリセットする。また，ORゲートOR2は，第２の電圧va2がHになる時の/Q＝Hに応答してスイッチSWva2をオンにする。これにより，第２の電圧va2は周期toff2で充電放電される。

その結果，図１０の時間ｔ３では，時間ｔ１と同じ動作でtonパルスPtonが生成されるが，時間ｔ７では，出力パルスVk1が第２の電圧va2の周期toff2より早いタイミングでLレベルになっても，第２の電圧va2が周期toff2後にHレベルになるまでは，フリップフロップ２３５はリセットされない。図１０のR(t7)に示される通りである。その結果，tonパルスPtonのLレベルの期間は，周期toff2以上に制限されることになる。

なお，図９には，発振器１７の構成も示されている。発振器１７は，電流源I1=A*(Vin-Vout)によりキャパシタ１７２を充電し，ノード１７３がHレベルになると，ORゲート１７０を介してスイッチ１７１がオンになり，キャパシタ１７２を放電する。それにより，周期Tのパルス信号を生成する。また，発振器１７は軽負荷検出信号VdがLレベルになると，電流源が停止して発振を停止する。

キャパシタ１７２の容量はX*C，キャパシタ２３７，２３８の容量はC,Y*C，キャパシタ２３９の容量は(1+Y)*Cにそれぞれ設計されている。すなわち，通常モードでの周期T1、tonmin1を決める容量X*CとCとは，次のように設定される。

C：X*C＝Vout*Z:Vin （４）
ここでZはtonmin1<Vout/Vinを満足する値である。

また，最小パルス幅tonmin1とtonmin2とは，次のように設定される。

tonmin1：tonmin2＝C：（1+Y）*C （５）
さらに，tonパルスPtonのLレベルのパルス幅toff2は，出力電圧Voutに依存した電流I2=A*Voutにより設定される。

以上の通り，tonパルス発生回路２３は，通常モードでは，出力パルスVk1をトリガにして最小パルス幅tonmin1のtonパルスPtonを生成し，低消費電流モードでは，出力パルスVk1をトリガにしてHレベルが最小パルス幅tonmin2>tonmin1のtonパルスPtonを生成し，且つ，tonパルスPtonのLレベルは少なくともtoff2を有する。また，低消費電流モードでは，出力パルスVk1がLレベルの間は，最小パルス幅tonmin2のtonパルスPtonをtoff2毎に生成する。

［軽負荷検出による低消費電流モードへの切り替え］
図１１は，通常モードから低消費電流モードに切り替わるときの動作を示すタイミングチャート図である。負荷電流Iloadが通常負荷のレベルの場合は，第１の比較器１５によるフィードバック電圧Vfb（または誤差電圧Verror）とスロープ電圧Vslopeとの比較によるPWM制御で第１のスイッチM1が周期T1で導通し，インダクタ電流ILXはゼロアンペアより高いレベルで上下する。いわゆるリップルと呼ばれる動作である。図示されるとおり，第１の比較器１５の出力パルスVk1は周期T1でLレベルを繰り返す。そして，インダクタ電流ILXが正の間は，第２の比較器１９による検出信号VcはLレベルを維持する。

時間ｔ１０で急に軽負荷になると負荷電流Iloadが下がる。それに伴って，インダクタがエネルギーを放出させる間（インダクタ電流ILX＞０の間），フィードバック電圧Vfbが上昇し，第１の比較器１５の出力パルスVk1はHレベルに維持され第１のスイッチM1の周期T1の導通はストップし，第２のスイッチM2の導通状態が継続する。その結果，インダクタ電流ILXが低下し，やがて時間ｔ１１でゼロアンペアに達し，検出信号VcはHレベルになる。このVc=Hに応答して，ドライブ制御回路２０は，第２のスイッチM2を非導通に制御する。図７のDCM制御である。そして，時間ｔ１１から時間ｔ１２までは，第１，第２のスイッチM1,M2は共にオフ状態を維持し，その間，負荷には出力コンデンサCOUTから電荷が供給され，出力電圧Voutは徐々に低下する。

時間ｔ１２では，フィードバック電圧Vfbがスロープ電圧Vslopeまで下がると，再びスイッチング動作が再開する。この状態は軽負荷の平衡状態である。ただし，軽負荷状態であるので，第１の比較器１５の出力パルスVk1のパルス幅tonaが短く，第１のスイッチM1から供給される電荷量は少なく，インダクタ電流ILXはゼロアンペア近辺を上下する。つまり，軽負荷状態で平衡状態に安定すると，周期T1毎にインダクタ電流ILXがゼロアンペアに達し，検出信号VcがHレベルになり，次ONのタイミングで出力パルスVk1がLレベルになる。

図１１の動作においては，tonパルス発生回路２３のtonパルスPtonの生成が停止していることを前提にしている。したがって，軽負荷の平衡状態での出力パルスVk1のパルス幅tonaは，最小パルス幅tonmin1にクランプされていない。もし，この軽負荷の平衡状態で制御パルスVoのパルス幅を最小パルス幅tonmin1にクランプすると，負荷に必要以上のエネルギーがインダクタに与えられるので，図１１中のフィードバックVfbのようにスロープ電圧Vslopeを越える動作が発生し，第１のスイッチM1のオン周期は，周期T1より長くなる。つまり，通常モードにおいて，第１のスイッチM1のオン期間を最小パルス幅tonmin1にクランプする固定オン制御を行えば，軽負荷時の第１のスイッチM1のオンを間引くことができ，効率を上げることができる。

図１１の動作を考慮して，本実施の形態における軽負荷検出回路２２は，検出信号Vc=Hと出力パルスVk1=Lとの繰り返し動作が複数回連続して発生したときに，軽負荷状態と判断して，軽負荷検出信号VdをHレベルに切り替える。図１１の例では，時間ｔ１３の６回目のVc=Hで軽負荷検出信号VdがHレベルになっており，最初にVc=Hになってから時間Tdet後に軽負荷を検出している。これにより，軽負荷検出回路２２は，時間ｔ１０で軽負荷になり一旦はインダクタ電流ILXがゼロになった後で再度通常負荷に戻るような意図しない軽微な負荷変動で低消費電流モードになることを回避できる。

［軽負荷検出回路（１）］
図１２は，軽負荷検出回路の第１の例を示す図である。この軽負荷検出回路LL-DET(1)は，図１１の通常モード中に軽負荷状態を検出する回路である。この軽負荷検出回路LL-DET(1)は，インダクタ電流がゼロになることを検出する検出信号VcのHレベルをカウントするカウンタ２４０と，その直後の出力パルスVk1＝LによるカウンタクリアをマスクするANDゲート２４５とを有する。ゲート２４２，２４３，２４４とフリップフロップ２４１は，通常モードでは出力パルスVk1＝Lに応答してカウンタ２４０をクリアし，軽負荷検出中は出力パルスVk1=Lによるカウンタクリアを妨げる機能を有する。

図１３は，図１２の動作を示すタイミングチャート図である。通常モードにおいて軽負荷状態になると，時間ｔ２１でインダクタ電流ILXがゼロになり検出信号Vc=Hが発生し，カウンタ２４０はカウントアップされ，フリップフロップ２４１はセットされ出力/Q=LになりANDゲート２４５はブロック状態になる。よって，その直後の時間ｔ２２で出力パルスVk1＝Lによるインバータ２４４の出力Hレベルは，ANDゲート２４５でブロックされ，カウンタ２４０はクリアされない。時間ｔ２３，ｔ２４でも同様の動作になっている。

しかし，時間ｔ２５では負荷が通常レベルに戻った結果，Vc=Hが発生せずにVk1=Lが発生している。そのため，フリップフロップ２４１がリセットされず/Q=Hのままであり，ANDゲート２４５を経由して，Vk1=Lによりカウンタ２４０がクリアされる。つまり，負荷が通常レベルでインダクタ電流ILX＝０が発生しないと，カウンタ２４０はVk1=L毎にクリアされる。これにより軽微な負荷変動では軽負荷が検出されない。

再度時間ｔ２６〜ｔ２８で，Vc=H,Vk1=Lが繰り返されカウンタ２４０がVc=Hをカウントアップし，時間ｔ２９でカウンタ２４０がVc=Hをカウントアップした時点で，軽負荷検出回路LL-DET(1)は，軽負荷検出信号Vd1をHレベルに切り替えている。つまり，図１２の例では，Vc=Hを連続して４回検出すると，軽負荷状態が検出されている。

［軽負荷検出回路（２）］
図１４は，軽負荷検出回路の第２の例を示す図である。この軽負荷検出回路LL-DET(2)も，図１１の通常モード中に軽負荷状態を検出する回路であるが，図１２の第１の例と異なり，インダクタ電流ILXがゼロを検出する検出信号Vcを利用していない。第２の例では，図８で示したとおり，通常負荷状態では第１の比較器１５の出力パルスVk1のパルス幅は広く，軽負荷状態では狭くなることを検出する。具体的には，軽負荷検出回路LL-DET(2)は，出力パルスVk1がtonパルスPtonのパルス幅tonmin1より狭くなれば，軽負荷状態と判断する。

軽負荷検出回路LL-DET(2)は，カウンタ２５０を有し，Vk1のパルス幅がPtonのパルス幅tonmin1より狭いとカウントアップし，広いとカウンタをクリアする。ゲート２５０〜２５４はそのための回路である。

図１５は，図１４の動作を示すタイミングチャート図である。時間ｔ３１，ｔ３２では，通常負荷であるため，Vk1のパルス幅がPtonのパルス幅tonmin1より広い。よって，周期T1毎にクリア信号vclrがHレベルになり，カウンタ２５０はクリアされる。時間ｔ３３〜ｔ３６では，軽負荷になったため，Vk1のパルス幅がPtonのパルス幅tonmin1より狭くなる。よって，周期T毎にANDゲート２５１がクロック信号vclkをHレベルにし，カウンタ２５０はカウントアップされる。この例では，カウンタ２５０が４回のカウント時に出力QをHレベルにし，軽負荷検出信号Vd2が軽負荷検出を示すHレベルになる。つまり，軽負荷状態になってから時間Tdec経過後に，軽負荷検出回路LL-DET(2)は，軽負荷検出信号Vd2=Hを出力する。

そして，一旦軽負荷検出信号Vd2=Hが出力されると，図９で説明したとおり，tonパルス発生回路２３は，tonパルスPtonのパルス幅をtonmin2＞tonmin1と広くする。これにより，一旦軽負荷を検出した後に通常負荷を検出しにくくして，軽負荷検出回路LL-DET(2)の軽負荷検出にヒステリシス特性を持たせて，制御の安定性を高めている。さらに，tonパルスPtonのパルス幅をtonmin2＞tonmin1と広くすることで，低消費電流モードでの第１のスイッチM1のオン周期を通常モード時よりも確実に長くしている。

通常負荷時のデューティ比は，式（１）に示したとおり
ton＝（Vout/Vin）*T1
である。よって，上記の検出回路は，tonmin1＜ton＝（Vout/Vin）*T1を生成して，出力パルスVk1が最小パルス幅tonmin1より短くなったことを検出した時に，軽負荷状態と判定している。

本実施の形態における軽負荷検出回路２２は，図１２と図１４の軽負荷検出回路LL-DET(1)，LL-DET(2)の両方を備えて，いずれの検出回路が軽負荷を検出しても軽負荷検出信号VdをHレベルにする構成でもよい。つまり，軽負荷検出回路LL-DET(1)，LL-DET(2)の検出信号Vd1,Vd2の論理和を軽負荷検出信号Vdとして出力する。そのように構成することで，より確実に軽負荷状態を検出することができる。

［通常モードへの復帰動作］
［軽負荷検出回路（３）］
図１６は，軽負荷検出回路の第３の例を示す図である。この軽負荷検出回路LL-DET(3)は，軽負荷状態から通常負荷状態を検出する。図１７は，図１６の動作を示すタイミングチャート図である。

軽負荷検出回路L-DET(3)は，出力電圧Voutが目標電圧より低下した状態が継続したことに伴って第１の比較器１５の出力パルスVk1＝Lが継続している間に，tonパルスPtonを連続して複数回検出したときに，軽負荷検出信号Vd3をLレベルにし，電源制御を通常モードに復帰させる。すなわち，図１７に示されるとおり，軽負荷状態では，Vd3=Hであり，時間ｔ４１で，第１の比較回路１５の出力パルスVk1=Lに応答してtonパルスPton＝Hが生成され，カウンタ２６０がカウントアップされる。しかし，カウンタ２６０は，出力パルスVk1=Hに応答してクリアされる。

時間ｔ４２で軽負荷から通常負荷に遷移すると，出力電圧Voutが低下し，フィードバック電圧Vfb（または誤差電圧Verror）が低下する。時間ｔ４３で，フィードバック電圧Vfbが比較電圧Vslopeに達すると，第１の比較回路１５の出力パルスVk1=Lが維持される。この出力パルスVk1=Lに応答して，tonパルスPton＝Hが繰り返し生成される。前述の図９のtonパルス生成回路２３では，軽負荷検出信号Vd=Hと出力パルスVk1=Lにより，ゲートAND2がtoffパルスに対応する第２の電圧va2のHレベル毎にフリップフロップ２３５をリセットしてスイッチSWva1をオフにするので，出力パルスVk1=Lの間はtonパルスPtonが繰り返し生成される。このtonパルスPtonは，幅tonmin2のHパルスと幅toff2のLパルスである。そのため，カウンタ２６０はtonパルスPton=Hを連続してカウントし，期間Tdec2で所定回数のPton=Hをカウントすると，インバータ２６１，フリップフロップ２６２を経由して，軽負荷検出信号Vd3=Hを出力する。これにより通常負荷状態への遷移が検出される。

通常モードに復帰すると，比較電圧Vslopeはスロープ波形になり，PWM制御により第１のスイッチM1が導通制御される。

上記の期間Tdec2では，フィードバック電圧Vfbが比較電圧Vslopeより低くなっているが，図９，図１０で説明したとおり，tonパルス発生回路２３は，tonパルスPtonとして，パルス幅tonmin2のHレベルと幅toff2のLレベルとを繰り返すので，カウンタ２６０は，Pton=Hを所定回数カウントアップすることができる。

［軽負荷検出回路（４）］
図１８は，軽負荷検出回路の第４の例を示す図である。この軽負荷検出回路LL-DET(4)は，軽負荷状態から通常負荷状態を検出する。図１９は，図１８の動作を示すタイミングチャート図である。

前述したとおり，電源装置では，低消費電流モードLCC-MODEでは，時間ｔ５１，５２に示されるとおり，フィードバック電圧Vfb（または誤差電圧Verror）が比較電圧Vslopeを下回ると出力パルスVk1＝Lが生成され，それに応答して，tonパルスPtonのHレベルの期間（tonmin2）の間，第１のスイッチM1を導通する。つまり，固定された時間tonmin2だけオンする制御（固定オン制御）を行う。また，ドライブ制御回路２０は，インダクタ電流ILX=0を検出する検出信号Vo＝Hに応答して，第２のスイッチM2をオフにするDCM制御を行う。

時間ｔ５１で負荷電流Iloadが上昇しはじめると，第１のスイッチM1がオフする時間ｔ５２，ｔ５４後のフィードバック電圧Vfbの低下が除除に急峻になり，tonパルスPton＝Hのタイミングが早くなる。つまり，第１のスイッチM1のオン状態の周期が短くなる。それに応答して，インダクタLOUTにはより多くのエネルギーが蓄えられる。tonパルスPtonは，やがて，tonmin2のHレベルとtoff2のLレベルの周期T2で繰り返し発生し，やがて第１のスイッチM1がオフの間でもインダクタ電流ILXはゼロアンペアに達しなくなる。すなわち，時間ｔ５７，ｔ５９，ｔ６１では，インダクタ電流ILXはゼロアンペアに達せず，検出信号Vc=Hは生成されていない。

そこで，軽負荷検出回路LL-DET(4)は，Vc=Hが生成されない間，tonパルスPton＝Hをカウンタ２７０によりカウントアップし，所定回数カウントすると（図１９の例では２回），インバータ２７０，フリップフロップ２７２を経由して，軽負荷検出信号Vd4をHレベルにし，通常負荷状態を検出する。つまり，期間Tdec2で所定回数Pton=Hをカウントすると，通常負荷状態が検出され，通常モードREG-MODEに遷移する。

この場合も，図９，図１０で説明したとおり，tonパルス発生回路２３は，tonパルスPtonとして，パルス幅tonmin2のHレベルとtoff2のLレベルとを繰り返すので，カウンタ２７０は，Pton=Hを所定回数カウントアップすることができる。

このように，低消費電流モードLCC-MODEでは，固定オン制御が行われ，tonパルスPtonに一定のオフ期間（Lレベル期間）toff2を設けて，第１のスイッチM1のオン周期が1/tonmin2まで上昇しないように制限している。つまり，最短の周期はT2=1/(tonmin2+toff2)になる。

そして，前記の周期T2で第１のスイッチM1のオン制御が行われている時に負荷の増大でインダクタ電流ILXがゼロに達しないようにするために，パルス幅tonmin2，toff2は以下のように設定されることが望ましい。

インダクタ電流ILXは，第１のスイッチM1がオンで上昇し，オフで下降する。そして，上昇時の傾きは，(Vin-Vout)/Loutであり，下降時の傾きは，（Vout-Vss）/Lout=Vout/Loutであるので，上昇量は，tonmin2*((Vin-Vout)/Lout)であり，下降量は，toff2*(Vout/Lout)である。よって，以下の式を満たすようにパルス幅tonmin2,toff2を設定することで，負荷上昇時にインダクタ電流ILXがゼロアンペアに達しないようにすることができる。

tonmin2*((Vin-Vout)/Lout)＞toff2*(Vout/Lout) （６）
つまり
tonmin2*(Vin-Vout)＞toff2*Vout （７）
ここで，Loutはインダクタのインダクタンス，Voutは目標電圧である。

このように，上記式（７）のようにtonパルスPtonのパルス幅を設定することで，低消費電流モード中に負荷が増加すると，インダクタ電流ILXがゼロアンペアに達しなくなり，検出信号Vo=Hが生成されず，DCMモードから抜けることになる。そこで，軽負荷検出回路は，一定期間検出信号Vo=Hが検出されなくなることを監視して，通常負荷状態を検出し，検出信号Vd4をLレベルに戻して，通常モードに復帰させる。

本実施の形態における軽負荷検出回路２２は，図１６と図１８の軽負荷検出回路LL-DET(3)，LL-DET(4)の両方を備えて，いずれの検出回路が軽負荷を検出しても軽負荷検出信号VdをLレベルにする構成でもよい。つまり，軽負荷検出回路LL-DET(3)，LL-DET(4)の検出信号Vd3,Vd4の論理和を軽負荷検出信号Vdとして出力する。そのように構成することで，より確実に通常負荷状態を検出することができる。

図２０は，本実施の形態における電源装置の電源制御のフローチャート図である。上記の説明をまとめると，電源装置は，電源制御を図２０のフローチャート図のように行う。通常モードでは，工程S12のとおり，第１の比較器１５が出力電圧Vout（Vfb,Verror）とスロープ波形の比較電圧Vslopeとを比較してPWM制御により第１のスイッチM1を導通制御し，ドライブ制御信号生成回路２４が，第１の比較器１５の出力パルスVk1=Lに応答してドライブ制御信号Voを生成し且つこのドライブ制御信号Vo＝Hのパルス幅を最小パルス幅tonmin1以上にクランプする固定オン制御を行い，ドライブ制御回路２０がインダクタ電流ILX=0検出時（Vd=H）に第２のスイッチM2をオフにするDCM制御を行う。

そして，通常モード中に，軽負荷検出回路２２が，インダクタ電流ILX=0を所定回数検出するか（S14のYES），出力パルスVk1が最小パルス幅tonmin1より狭くなる（Vk1<tonmin1）ことを所定回数検出するか（S16のYES）すれば，低消費電流モードS18に遷移する。この工程S14は，前述の図１２に示した第１の軽負荷検出回路LL-DET(1)に対応し，工程S16は，前述の図１４に示した第２の軽負荷検出回路LL-DET(2)に対応する。

低消費電流モードでは，工程S14のとおり，比較電圧Vslopeが固定電位にされ，第１の比較器１５が出力電圧Vout（Vfb,Verror）と固定電位の比較電圧Vslopeとを比較してPWM制御により第１のスイッチM1を導通制御し，ドライブ制御信号生成回路２４が，第１の比較器１５の出力パルスVk1=Lに応答してドライブ制御信号Voを生成し且つこのドライブ制御信号Vo＝Hのパルス幅を最小パルス幅tonmin2（＞tonmin1）以上に，Vo=Lのパルス幅を最小パルス幅toff2以上にそれぞれクランプする固定オン制御を行い，ドライブ制御回路２０がインダクタ電流ILX=0検出時（Vd=H）に第２のスイッチM2をオフにするDCM制御を行う。

そして，低消費電流モード中に，軽負荷検出回路２２が，所定期間にわたりインダクタ電流ILX=0を検出しないか（S20のYES），Vk1=Lが所定期間継続することを検出するか（S22のYES）すれば，通常モードS12に復帰する。この工程S20は，前述の図１６に示した第３の軽負荷検出回路LL-DET(3)に対応し，工程S22は，前述の図１８に示した第４の軽負荷検出回路LL-DET(4)に対応する。

なお，通常モードS12において，必ずしも固定オン制御を行わなくてもよい。ただし，固定オン制御を行えば，通常モード時の軽負荷時に第１のスイッチM1のオン状態を間引くことができる。図１１の時間ｔ１０〜ｔ１２に示した通りである。また，通常モードS12において，DCM制御を行わなくてもよい。ただし，インダクタ電流ILX=0を検出する第２の比較器１９を設けて，その検出信号Vc＝Hによって工程S14の軽負荷検出を行う必要はある。工程S14の軽負荷検出を行わずに工程S16のみを行うのであれば，第２の比較器１９も不要になる。

低消費電流モードS18において，比較電圧生成回路１６は必ずしも比較電圧Vslopeを固定電位にする必要はない。スロープ波形のままでも良い。ただし，比較電圧生成回路１６において固定電位にすることでスロープ波形を生成するための消費電流を節約することができる。さらに，固定オン制御において，オンパルスの最小パルス幅tonmin2を通常モード中の最小パルス幅tonmin1より長くすることで，低消費電流モードでの第１のスイッチM1のオン周期を長くすることができる。また，DCM制御は必ずしも必要ではないが，DCM制御を行わない場合は工程S22を採用することができない。

以上の通り，本実施の形態の電源装置によれば，通常負荷状態から軽負荷状態への遷移を高精度に且つ応答性良く検出することができる。また，軽負荷状態から通常負荷状態への遷移も同様に検出することができる。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）
入力電圧が印加される入力電圧端子と前記入力電圧より低い基準電圧が印加される基準電圧端子との間に直列に接続される第１のスイッチ及び第２のスイッチと，
前記第１及び第２のスイッチの接続点と出力電圧が出力される出力端子との間に設けられるインダクタと，
前記出力電圧の目標電圧に対する誤差に応じて，所定のスイッチング周期で前記第１及び第２のスイッチを交互にスイッチング制御する制御ユニットとを有し，
前記制御ユニットは，前記第２のスイッチが導通状態の時の前記接続点の電圧に応じて，前記スイッチング周期を第１の周期から前記第１の周期より周期が長い第２の周期に切り替える第１の切り替え制御を行うことを特徴とする電源装置。

（付記２）
付記１において，
前記制御ユニットは，前記スイッチング周期が前記第１の周期の場合に，前記第２のスイッチが導通状態の時の前記接続点の電圧と前記基準電圧との差分を監視し，当該差分に応じて，前記第１の切り替え制御を行う電源装置。

（付記３）
付記１において，
前記制御ユニットは，前記スイッチング周期が前記第１の周期の場合に，前記第２のスイッチが導通状態の時に前記接続点の電圧が前記基準電圧に達した場合に，前記第１の切り替え制御を行う電源装置。

（付記４）
付記１〜３のいずれかにおいて，
前記制御ユニットは，前記スイッチング周期が前記第１の周期の場合に，前記第２のスイッチが導通状態の時に前記接続点の電圧が前記基準電圧に達した後，前記誤差に応じて前記第１のスイッチを所定回数導通状態に制御した場合に，前記第１の切り替え制御を行う電源装置。

（付記５）
付記１〜４のいずれかにおいて，
前記制御ユニットは，前記スイッチング周期が前記第２の周期の場合に，前記第１のスイッチの導通時間を固定時間に制御する電源装置。

（付記６）
付記５において，
前記制御ユニットは，前記出力電圧と比較電圧とを比較する第１の比較器と，前記第１の比較器の結果に応じて前記第１，第２のスイッチを駆動するドライブ制御回路とを有し，
前記ドライブ制御回路は，前記出力電圧が比較電圧より低いときに前記第１のスイッチを導通状態に制御するとともに，前記第１のスイッチの導通状態を少なくとも固定期間継続する制御を行い，前記通常モードでは前記固定期間を第１の固定期間にし，前記低消費電流モードでは前記固定期間を前記第１の固定期間より長い第２の固定期間にする電源装置。

（付記７）
付記６において，
前記制御ユニットは，前記第２のスッチが導通状態において前記インダクタに流れるインダクタ電流がゼロに達した場合に，前記第２のスイッチを非導通状態にする不連続電流制御を行う電源装置。

（付記８）
付記７において，
前記制御ユニットは，前記スイッチング周期が前記第１の周期の場合に，前記不連続電流制御と，前記第１の比較器の出力パルスの発生とが，所定回数連続して発生した場合に，前記通常モードから前記低消費電流モードに切り替えることを特徴とする電源装置。

（付記９）
付記６において，
前記制御ユニットは，前記スイッチング周期が前記第１の周期の場合に，前記第１の比較器の出力パルスを監視し，前記出力パルスのパルス幅が前記固定期間より狭くなった場合に，前記通常モードから前記低消費電力モードに切り替えることを特徴とする電源装置。

（付記１０）
付記６において，
前記制御ユニットは，前記スイッチング周期が前記第２の周期の場合に，前記出力電圧が前記比較電圧より低い間に前記第１のスイッチの導通制御が所定回数発生した場合に，前記低消費電流モードから通常モードに切り替えることを特徴とする電源装置。

（付記１１）
付記７において，
前記制御ユニットは，前記スイッチング周期が前記第２の周期の場合に，前記不連続電流制御が行われない間に前記第１のスイッチの導通制御が所定回数発生した場合に，前記低消費電流モードから通常モードに切り替えることを特徴とする電源装置。

（付記１２）
入力電圧が印加される入力電圧端子と前記入力電圧より低い基準電圧が印加される基準電圧端子との間に直列に接続される第１のスイッチ及び第２のスイッチを，スイッチング制御する電源制御装置であって，
前記第１及び第２のスイッチの接続点に設けられるインダクタを介して生成される出力電圧の目標電圧に対する誤差に応じて，所定のスイッチング周期で前記第１のスイッチ及び第２のスイッチを交互にスイッチング制御し，
前記第２のスイッチが導通状態の時の前記接続点の電圧に応じて，前記スイッチング周期を第１の周期から前記第１の周期より周期が長い第２の周期に切り替えることを特徴とする電源制御装置。

（付記１３）
入力電圧が印加される入力電圧端子と前記入力電圧より低い基準電圧が印加される基準電圧端子との間に直列に接続される第１のスイッチ及び第２のスイッチと，前記第１及び第２のスイッチの接続点と出力電圧が出力される出力端子との間に設けられるインダクタとを有する電源装置の制御方法において，
前記出力電圧の目標電圧に対する誤差に応じて，所定のスイッチング周期で前記第１及び第２のスイッチを交互にスイッチング制御し，
前記第２のスイッチが導通状態の時の前記接続点の電圧に応じて，前記スイッチング周期を第１の周期から前記第１の周期より周期が長い第２の周期に切り替える第１の切り替え制御を行うことを特徴とする電源装置の制御方法。

（付記１４）
入力電圧が印加される入力電圧端子と前記入力電圧より低い基準電圧が印加される基準電圧端子との間に直列に接続される第１のスイッチ及び第２のスイッチと，
前記第１及び第２のスイッチの接続点と出力電圧が出力される出力端子との間に設けられるインダクタと，
前記出力電圧の目標電圧に対する誤差に応じて，所定のスイッチング周期で前記第１及び第２のスイッチを交互にスイッチング制御する制御ユニットとを有し，
前記制御ユニットは，通常負荷の場合に前記スイッチング周期を第１の周期にする通常モードに制御し，前記通常負荷より軽い低負荷の場合に前記スイッチング周期を前記第１の周期より長い第２の周期にする低消費電流モードに制御し，
前記制御ユニットは，前記出力電圧と比較電圧とを比較する第１の比較器と，前記第１の比較器の結果に応じて前記第１，第２のスイッチを駆動するドライブ制御回路とを有し，
前記ドライブ制御回路は，前記出力電圧が比較電圧より低いときに前記第１のスイッチを導通状態に制御するとともに，前記第１のスイッチの導通状態を少なくとも固定期間継続する制御を行い，前記通常モードでは前記固定期間を第１の固定期間にし，前記低消費電流モードでは前記固定期間を前記第１の固定期間より長い第２の固定期間にする電源装置。

（付記１５）
付記１４において，
前記制御ユニットは，前記通常モードにおいて，前記第２のスイッチが導通状態の時の前記接続点の電圧を監視し，当該接続点の電圧が前記基準電圧に達した場合に，前記通常モードから前記低消費電流モードに切り替えることを特徴とする電源装置。

（付記１６）
付記１５において，
前記制御ユニットは，前記第２のスイッチが導通状態において前記インダクタに流れるインダクタ電流がゼロに達した場合に，前記第２のスイッチを非導通状態にする不連続電流制御を行う電源装置。

（付記１７）
付記１６において，
前記制御ユニットは，前記通常モードにおいて，前記不連続電流制御と，前記第１の比較器の出力パルスの発生とが，所定回数連続して発生した場合に，前記通常モードから前記低消費電流モードに切り替えることを特徴とする電源装置。

（付記１８）
付記１４において，
前記制御ユニットは，前記通常モードにおいて，前記第１の比較器の出力パルスを監視し，前記出力パルスのパルス幅が前記固定期間より狭くなった場合に，前記通常モードから前記低消費電力モードに切り替えることを特徴とする電源装置。

（付記１９）
付記１４において，
前記制御ユニットは，前記低消費電流モードにおいて，前記出力電圧が前記比較電圧より低い間に前記第１のスイッチの導通制御が所定回数発生した場合に，前記低消費電流モードから通常モードに切り替えることを特徴とする電源装置。

（付記２０）
付記１６において，
前記制御ユニットは，前記低消費電流モードにおいて，前記不連続電流制御が行われない間に前記第１のスイッチの導通制御が所定回数発生した場合に，前記低消費電流モードから通常モードに切り替えることを特徴とする電源装置。

Vin:入力電圧 Vout:出力電圧
M1:第１のスイッチ M2:第２のスイッチ
VLX:接続点電圧 Lout:インダクタ
１：制御ユニット１５：第１の比較器
１９：第２の比較器２４：ドライブ制御信号生成回路
Vo:ドライブ制御信号２０：ドライブ制御回路
Vd:軽負荷検出信号

Claims

入力電圧が印加される入力電圧端子と前記入力電圧より低い基準電圧が印加される基準電圧端子との間に直列に接続される第１のスイッチ及び第２のスイッチと，
前記第１及び第２のスイッチの接続点と出力電圧が出力される出力端子との間に設けられるインダクタと，
前記出力電圧の目標電圧に対する誤差に応じて，前記第１及び第２のスイッチを交互にスイッチング制御する制御ユニットとを有し，
前記制御ユニットは，前記第２のスイッチが導通状態の時の前記接続点の電圧に応じて，第１の周期で前記スイッチング制御する通常モードから前記第１の周期より周期が長い第２の周期で前記スイッチング制御する低消費電流モードに切り替える第１の切り替え制御を行い，
前記制御ユニットは，前記出力電圧が前記目標電圧より低いときに前記第１のスイッチを導通状態に制御するとともに，前記第１のスイッチの導通状態を少なくとも固定期間継続する制御を行い，前記通常モードでは前記固定期間を第１の固定期間にし，前記低消費電流モードでは前記固定期間を前記第１の固定期間より長い第２の固定期間にする電源装置。
請求項１において，
前記制御ユニットは，前記通常モードの場合に，前記第２のスイッチが導通状態の時の前記接続点の電圧と前記基準電圧との差分を監視し，当該差分に応じて，前記第１の切り替え制御を行う電源装置。
請求項１において，
前記制御ユニットは，前記通常モードの場合に，前記第２のスイッチが導通状態の時に前記接続点の電圧が前記基準電圧に達した場合に，前記第１の切り替え制御を行う電源装置。
請求項１〜３のいずれかにおいて，
前記制御ユニットは，前記通常モードの場合に，前記第２のスイッチが導通状態の時に前記接続点の電圧が前記基準電圧に達した後，前記誤差に応じて前記第１のスイッチを所定回数導通状態に制御した場合に，前記第１の切り替え制御を行う電源装置。
入力電圧が印加される入力電圧端子と前記入力電圧より低い基準電圧が印加される基準電圧端子との間に直列に接続される第１のスイッチ及び第２のスイッチを，スイッチング制御する電源制御装置であって，
前記第１及び第２のスイッチの接続点に設けられるインダクタを介して生成される出力電圧の目標電圧に対する誤差に応じて，前記第１のスイッチ及び第２のスイッチを交互にスイッチング制御し，
前記第２のスイッチが導通状態の時の前記接続点の電圧に応じて，第１の周期で前記スイッチング制御する通常モードから前記第１の周期より周期が長い第２の周期で前記スイッチング制御する低消費電流モードに切り替える第１の切り替え制御を行い，
前記出力電圧が前記目標電圧より低いときに前記第１のスイッチを導通状態に制御するとともに，前記第１のスイッチの導通状態を少なくとも固定期間継続する制御を行い，前記通常モードでは前記固定期間を第１の固定期間にし，前記低消費電流モードでは前記固定期間を前記第１の固定期間より長い第２の固定期間にする電源制御装置。
入力電圧が印加される入力電圧端子と前記入力電圧より低い基準電圧が印加される基準電圧端子との間に直列に接続される第１のスイッチ及び第２のスイッチと，前記第１及び第２のスイッチの接続点と出力電圧が出力される出力端子との間に設けられるインダクタとを有する電源装置の制御方法において，
前記出力電圧の目標電圧に対する誤差に応じて，前記第１及び第２のスイッチを交互にスイッチング制御し，
前記第２のスイッチが導通状態の時の前記接続点の電圧に応じて，第１の周期で前記スイッチング制御する通常モードから前記第１の周期より周期が長い第２の周期で前記スイッチング制御する低消費電流モードに切り替える第１の切り替え制御を行い，
前記出力電圧が前記目標電圧より低いときに前記第１のスイッチを導通状態に制御するとともに，前記第１のスイッチの導通状態を少なくとも固定期間継続する制御を行い，前記通常モードでは前記固定期間を第１の固定期間にし，前記低消費電流モードでは前記固定期間を前記第１の固定期間より長い第２の固定期間にする電源装置の制御方法。
入力電圧が印加される入力電圧端子と前記入力電圧より低い基準電圧が印加される基準電圧端子との間に直列に接続される第１のスイッチ及び第２のスイッチと，
前記第１及び第２のスイッチの接続点と出力電圧が出力される出力端子との間に設けられるインダクタと，
前記出力電圧の目標電圧に対する誤差に応じて，前記第１及び第２のスイッチを交互にスイッチング制御する制御ユニットとを有し，
前記制御ユニットは，通常負荷の場合に第１の周期で前記スイッチング制御をする通常モードに制御し，前記通常負荷より軽い低負荷の場合に前記第１の周期より長い第２の周期で前記スイッチング制御する低消費電流モードに制御し，
前記制御ユニットは，前記誤差に応じた電圧と比較電圧とを比較する第１の比較器と，前記第１の比較器の結果に応じて前記第１，第２のスイッチを駆動するドライブ制御回路とを有し，
前記ドライブ制御回路は，前記出力電圧が前記目標電圧より低いときに前記第１のスイッチを導通状態に制御するとともに，前記第１のスイッチの導通状態を少なくとも固定期間継続する制御を行い，前記通常モードでは前記固定期間を第１の固定期間にし，前記低消費電流モードでは前記固定期間を前記第１の固定期間より長い第２の固定期間にする電源装置。
請求項７において，
前記制御ユニットは，前記通常モードにおいて，前記第２のスイッチが導通状態の時の前記接続点の電圧を監視し，当該接続点の電圧が前記基準電圧に達した場合に，前記通常モードから前記低消費電流モードに切り替えることを特徴とする電源装置。
入力電圧が印加される入力電圧端子と前記入力電圧より低い基準電圧が印加される基準電圧端子との間に直列に接続される第１のスイッチ及び第２のスイッチと，
前記第１及び第２のスイッチの接続点と出力電圧が出力される出力端子との間に設けられるインダクタと，
前記出力電圧の目標電圧に対する誤差に応じて，前記第１及び第２のスイッチを交互にスイッチング制御する制御ユニットとを有し，
前記制御ユニットは，前記出力電圧が前記目標電圧より低いときに前記第１のスイッチを導通状態に制御するとともに，前記第１のスイッチの導通状態を少なくとも固定期間継続する制御を行い，通常負荷状態の通常モードでは前記固定期間を第１の固定期間にし，前記通常負荷より軽い負荷状態の低消費電流モードでは前記固定期間を前記第１の固定期間より長い第２の固定期間にする電源装置。