JP5370915B2 - 電圧制限回路 - Google Patents

Description

本発明は、負荷などに流れる電流やスイッチング素子の電圧を計測するときに、電圧計測回路を保護するための電圧制限回路に関するものである。

従来、モータなどの負荷に流れる電流を計測し、インバータやコンバータに備えられたスイッチング素子を制御している。例えば、図７に示すように、インバータ２の出力線にシャント抵抗Ｒｓを接続し、シャント抵抗Ｒｓの両端に分圧抵抗ｒ１，ｒ２を接続する。分圧抵抗ｒ１，ｒ２の出力を電圧計測回路ＯＰに入力し、シャント抵抗Ｒｓの電位差を差動出力する。差動出力は制御回路４ｃに入力され、差動出力から電流が求められ、インバータ２のスイッチングのタイミングを制御する。同様の回路は、特許文献１にも開示されている。インバータ２の上側アームのスイッチング素子Ｓ１がオンになったときに、高電圧が出力されるが、分圧抵抗ｒ１，ｒ２によって電圧計測回路ＯＰを保護することができる。

しかし、シャント抵抗Ｒｓの抵抗値は小さいため、分圧することによって測定する電位差がさらに小さくなる。このため、電流の検出精度が低下するおそれがある。

また、インバータ２の上側アームのスイッチング素子Ｓ１がオンになったときは高電圧が出力される。そのとき、分圧抵抗ｒ１，ｒ２における消費電力が大きくなる。消費電力を低減させようとすると、インピーダンスを高くする必要がある。しかし、インピーダンスを高くすると、インバータ２から低電圧が出力されたときにノイズの影響を受けやすくなる。

特開２００４−３０９３８６号公報

本発明の目的は、負荷などに流れる電流やスイッチング素子の両端電圧を計測するための回路を保護しながら、消費電力を低減できる電圧制限回路を提供することにある。

本発明の電圧制限回路は、上側アームと下側アームにスイッチング素子を有する電力変換回路の該下側アームのスイッチング素子と並列に接続され、両端電圧が所定値よりも小さい、もしくは所定の範囲内である場合、該両端電圧と同じ電圧を出力し、前記両端電圧が所定値よりも大きい場合、該所定値と同じ電圧を出力し、もしくは前記所定の範囲外である場合、該所定の範囲内の電圧を出力し、前記スイッチング素子と出力の間に抵抗成分を有し、前記抵抗成分のインピーダンスを低下させるゲート制御回路を備えた電圧制限回路であって、前記抵抗成分が、第１抵抗、該第１抵抗に直列接続されたユニポーラ素子、該ユニポーラ素子に並列接続され、第１抵抗よりもインピーダンスの高い第２抵抗を備え、前記抵抗成分にツェナーダイオードが直列接続されており、前記ゲート制御回路は、下側アームのスイッチング素子がオンの場合にユニポーラ素子をオン状態にする信号を出力することによって、前記両端電圧が所定値よりも大きい、もしくは前記所定の範囲外である場合には、前記抵抗成分のインピーダンスを低下させず、ツェナーダイオードをブレークダウさせ、前記両端電圧が所定値よりも小さい、もしくは前記所定の範囲内である場合に、前記抵抗成分のインピーダンスを低下させる。

前記ゲート制御回路は、制御回路が下側アームのスイッチング素子をオンにする信号を出力するとき、制御回路からゲート制御回路に出力されたユニポーラ素子をオンにする信号に応じて、ゲート制御回路がユニポーラ素子にオンの信号を送って、前記抵抗成分のインピーダンスの低下を制御するように構成される。

前記抵抗成分は、前記ユニポーラ素子がオフ状態からオン状態になることにより、前記抵抗成分のインピーダンスを低下させる。

前記ユニポーラ素子がノーマリーオフ型のユニポーラ素子である。

前記ツェナーダイオードがブレークダウンした場合に、前記ゲート制御回路の出力電圧によらずに、前記ユニポーラ素子のゲート・ソース電圧値が該ユニポーラ素子のスレッショールド電圧を下回るように、該ツェナーダイオードのブレークダウン電圧が設定されている。

前記電力変換回路が、上側アームと下側アームにそれぞれスイッチング素子を備えたインバータまたはコンバータであり、電圧制限回路は下側アームのスイッチング素子と並列接続されている。

本発明は、ツェナーダイオードによって所望の電圧の範囲に制限することができ、電圧制限回路に接続される回路の保護をおこなうことができる。ユニポーラ素子のオン・オフを制御することにより、回路設計の自由度が増している。ユニポーラ素子と並列に高抵抗を接続することにより、ユニポーラ素子がオフになったときの消費電力を低減することができ、また高抵抗を介してツェナーダイオードに通電させることができるので安定に動作させることができる。従来のように分圧抵抗を使用していないため、電圧制限回路に接続された回路での動作精度を上げることができる。

本発明の電圧制限回路を負荷に流れる電流を計測するためにインバータに取り付けた図である。 本発明の電圧制限回路の具体的な回路構成を示す図である。 本発明の電圧制限回路をインバータのスイッチング素子の両端電圧を計測するためにインバータに取り付けた図である。 図２の電圧制限回路に保護のためのダイオードやツェナーダイオードを取り付けた図である。 本発明の電圧制限回路をコンバータに入力される電流を計測するためにコンバータに取り付けた図である。 本発明の電圧制限回路をコンバータのスイッチング素子の両端電圧を計測するためにコンバータに取り付けた図である。 従来の分圧抵抗を使用して負荷に流れる電流を計測するための構成を示す図である。

本発明について図面を用いて説明する。本発明の電圧制限回路は、インバータやコンバータなどの電力変換回路のスイッチング素子に並列接続されるものである。電圧制限回路は、負荷に流れる電流やスイッチング素子の電圧を計測するときに、電圧計測回路を保護する。まず、インバータから負荷に流れる電流を計測する場合を説明する。

図１に示すように、インバータ２の出力線に電流計測用のシャント抵抗Ｒｓが直列接続されている。そのシャント抵抗Ｒｓの両端に電圧制限回路１０が接続されている。電位差を検出する電圧計測回路ＯＰが電圧制限回路１０に接続されている。制御回路４は、電圧計測回路ＯＰの出力によってシャント抵抗Ｒｓに流れる電流を求め、インバータ２のスイッチングのタイミングを調節する。電圧計測回路ＯＰは、例えば、差動増幅回路やインスツルメンテーション・アンプを使用してもよいし、Ａ／Ｄ変換器により直接ディジタル値に変換してもよい。

図１ではインバータ２は１相のみを示しており、３相交流出力のインバータであれば少なくとも２相に電圧制限回路１０などを取り付ける。インバータ２の構成に応じて適宜電圧制限回路１０を取り付ける。

インバータ２は上側アームと下側アームの電力線にスイッチング素子Ｓ１，Ｓ２が接続されており、それらのスイッチング素子Ｓ１，Ｓ２のオン・オフが交互に切り替わる。上側アームのスイッチング素子Ｓ１がオンになると高電圧が出力される。下側アームのスイッチング素子Ｓ２がオンになると低電圧が出力される。高電圧の一例としては２８０Ｖ、低電圧の一例としては−３〜＋３Ｖである。インバータ２からの出力電圧は大きく変動するため、電圧制限回路１０がインバータ２から高電圧が出力されてときに電圧計測回路ＯＰを保護する。

具体的な電圧制限回路１０の構成を図２に示す。電圧制限回路１０は、第１抵抗Ｒ１と、第１抵抗Ｒ１に直列接続されたユニポーラ素子Ｓ０と、ユニポーラ素子Ｓ０に直列接続されたツェナーダイオードＺＤと、ユニポーラ素子Ｓ０に並列に接続された第２抵抗Ｒ２と、ユニポーラ素子Ｓ０のゲートＧにオンまたはオフの信号を入力するゲート制御回路１２とを備える。

第１抵抗Ｒ１がインバータ２の出力線に接続され、ツェナーダイオードＺＤのアノードＡがインバータ２の下側アームに接続される。したがって、電圧制限回路１０はインバータ２の下側アームのスイッチング素子Ｓ２と並列になる。また、ユニポーラ素子Ｓ０のドレインＤは第１抵抗Ｒ１に接続され、ユニポーラ素子Ｓ０のソースＳが電圧計測回路ＯＰおよびツェナーダイオードＺＤに接続されている。

ユニポーラ素子Ｓ０は、ノーマリーオフ（エンハンスメント）型の素子である。例えば、ＭＯＳＦＥＴを使用する。ユニポーラ素子Ｓ０のゲートＧにオンの信号を入力することによって、ユニポーラ素子Ｓ０がオンになる。

ゲート制御回路１２がユニポーラ素子Ｓ０をオン・オフ制御する。このオン・オフ制御によって、電圧制御回路１０の抵抗成分のインピーダンスが制御される。ツェナーダイオードの動作とあわせて、インピーダンスを制御する理由と具体的な制御について以下説明する。

上記のように、インバータ２は高電圧と低電圧とを交互に出力するため、下側アームのスイッチング素子Ｓ２の両端電圧が大きく変動する。スイッチング素子Ｓ２と並列に接続された電圧制限回路１０の両端電圧が所定値よりも大きい、もしくは所定の範囲外になったときに、電圧計測回路ＯＰを保護する必要がある。すなわち、インバータ２から高電圧が出力されたときに、電圧計測回路ＯＰに入力される電圧が電圧計測回路ＯＰの許容電圧よりも低くなればよい。ツェナーダイオードＺＤに電圧計測回路ＯＰの許容電圧よりも高い値が印加されたときに、ツェナーダイオードＺＤがブレークダウンすれば電圧計測回路ＯＰが保護される。したがって、ツェナーダイオードＺＤのブレークダウン電圧は、電圧計測回路ＯＰの許容電圧よりも低い。

また、スイッチング素子Ｓ２と並列に接続された電圧制限回路１０の両端電圧が所定値よりも小さい、もしくは所定の範囲内に入ったときは、電圧計測回路ＯＰは通常に動作し、シャント抵抗Ｒｓの両端の電位差を差動出力すればよい。したがって、インバータ２の下側アームのスイッチング素子Ｓ２がオンになったとき、ツェナーダイオードＺＤがブレークダウンしないようにする。ツェナーダイオードＺＤがブレークダウンしないときには、ツェナーダイオードＺＤには電流が流れないので、電圧制限回路１０の出力端の電位はシャント抵抗Ｒｓの両端と同電位になり、電圧計測回路ＯＰによりシャント抵抗Ｒｓの両端の電位差、すなわちシャント抵抗Ｒｓに流れる電流値を測定できる。

以上をまとめると、インバータ２の上側アームのスイッチング素子Ｓ１がオンになったときに、ツェナーダイオードＺＤがブレークダウンし、下側アームのスイッチング素子Ｓ２がオンになったときに、ツェナーダイオードＺＤはブレークダウンしない。ツェナーダイオードＺＤのブレークダウン電圧が、例えば１５Ｖであるとする。上側アームのスイッチング素子Ｓ１がオンになると、ツェナーダイオードＺＤに逆バイアスが印加されて１５Ｖの電圧が電圧計測回路ＯＰに入力される。下側アームのスイッチング素子Ｓ２がオンになると、シャント抵抗Ｒｓの両端電圧が入力される。なお、実際のツェナーダイオードＺＤのブレークダウン電圧は負電圧であるが、逆バイアスに接続されているので、ブレークダウン電圧は正電圧としている。

ユニポーラ素子Ｓ０と並列に第２抵抗Ｒ２が接続されている。ユニポーラ素子Ｓ０のオン状態の時の内部抵抗よりも第２抵抗Ｒ２の抵抗値の方が高い。上記のようにユニポーラ素子Ｓ０は、ノーマリーオフ型である。インバータ２の上側アームのスイッチング素子Ｓ２がオンになったときには、常にユニポーラ素子Ｓ０がオフにして、第２抵抗Ｒ２によって電流を低減させ、消費電力を低くする。そのために、インバータ２の上側アームのスイッチング素子Ｓ１がオンになったときには、常にユニポーラ素子Ｓ０がオフになるようにゲート信号を制御してもよいし、ツェナーダイオードＺＤがブレークダウンしたときに、ユニポーラ素子Ｓ０のゲート・ソース電圧値がユニポーラ素子Ｓ０のスレッショールド電圧を下回るように、ブレークダウン電圧を設定してもよい。例えば、ツェナーダイオードＺＤのブレークダウン電圧を、ユニポーラ素子Ｓ０のゲートＧへのオン信号の電圧と同じにする。

ツェナーダイオードＺＤのブレークダウン電圧を、ユニポーラ素子Ｓ０のゲートＧへのオン信号の電圧と同じ電圧値に設定し、ユニポーラ素子Ｓ０のゲートＧにオン信号を印加したとき、インバータ２から高電圧が出力されてツェナーダイオードＺＤがブレークダウンしたとする。この場合、ユニポーラ素子Ｓ０のゲート電圧とソース電圧が同一となる。ユニポーラ素子Ｓ０はオフになり、ユニポーラ素子Ｓ０ではなく第２抵抗Ｒ２に電流が流れることになる。また、ユニポーラ素子Ｓ０のゲートＧにオン信号が印加されなければ、ユニポーラ素子Ｓ０はオフのままである。したがって、ユニポーラ素子Ｓ０のオン・オフに関係なく、インバータ２から高電圧が出力されれば常にユニポーラ素子Ｓ０はオフになる。インバータ２から高電圧が出力されたときは、常に第２抵抗Ｒ２に電流が流れ、消費電力を低減することができる。言い換えると、ユニポーラ素子Ｓ０がオフになることにより、電圧制限回路１０の抵抗成分のインピーダンスが上昇し、消費電力が低減される。

インバータ２の上側アームのスイッチング素子Ｓ１がオンになると、電圧計測回路ＯＰに入力される電圧は、いずれもツェナーダイオードＺＤのブレークダウン電圧であり、電圧計測回路ＯＰはツェナーダイオードＺＤのブレークダウン電圧の電位差を出力する。そのため、制御回路４ではシャント抵抗Ｒｓに流れる電流は求められない。制御回路４は待機することとなる。この場合、上記のように第２抵抗Ｒ２が消費電力を低減しており、本発明は待機時の消費電力低減がなされている。

また、第２抵抗Ｒ２を第１抵抗Ｒ１よりも大きくする。例えば、第１抵抗Ｒ１が１ｋΩであり、第２抵抗Ｒ２が２７ｋΩである。第２抵抗Ｒ２が大きくなるため、ツェナーダイオードＺＤがブレークダウンしたときに、ツェナーダイオードＺＤに流れる電流を小さくすることができる。また、第２抵抗Ｒ２を介してツェナーダイオードＺＤに電流が流れるので、ツェナーダイオードＺＤの電圧を安定させることができる。この安定により、ユニポーラ素子Ｓ０の発振を防ぐことができる。

インバータ２から低電圧が出力されたときにシャント抵抗Ｒｓの両端電圧の電位差を精度よく測定するためには、電圧制限回路１０のインピーダンスを下げ、電圧制限回路１０による影響を低減することが必要である。そのためには、インバータ２から低電圧が出力されたときにユニポーラ素子Ｓ０がオンになるように、ユニポーラ素子Ｓ０のゲートＧにオン信号を印加する。ツェナーダイオードＺＤがブレークダウンしなければ、ツェナーダイオードＺＤには電流が流れず、電圧計測回路ＯＰに流れる電流のみが第１抵抗Ｒ１やユニポーラ素子Ｓ０に流れる。電圧計測回路ＯＰの入力インピーダンスは一般的には大きいので、消費電力は少ない。また、第１抵抗Ｒ１のインピーダンスは、電圧計測回路ＯＰの入力インピーダンスに比べ、十分に小さくなるように選定することが望ましい。このように選定すると、第１抵抗Ｒ１に高精度な抵抗を使用しなくとも、精度よく測定することができる。

インバータ２の下側アームのスイッチング素子Ｓ２がオンになったときにユニポーラ素子Ｓ０もオンにする。このために、制御回路４からインバータ２の下側アームのトランジスタＳｎｕにオンの信号が出力されたとき、制御回路４からゲート制御回路１２に信号を送信して、ゲート制御回路１２からユニポーラ素子Ｓ０にオンの信号を出力させるようにする。また、インバータ２の下側アームの全てのスイッチング素子がオンになったときにユニポーラ素子Ｓ０にオンの信号を出力してもよい。なお、ユニポーラ素子Ｓ０のゲート信号はスイッチング素子のオン・オフ状態の切り替わりと同期して切り替わる必要はなく、電圧測定をおこなう期間のみユニポーラ素子Ｓ０にオンの信号を出力してもよく、またスイッチング素子Ｓ２がオフでも、ユニポーラ素子Ｓ０にオンの信号を出力してもよい。

なお、インバータ２から低電圧が出力されたときにユニポーラ素子Ｓ０がオフであると、電圧制限回路１０のインピーダンスが高くなる。制御回路４は、インバータ２から低電圧が出力され、かつユニポーラ素子Ｓ０がオンのときの電圧計測回路ＯＰからの差動出力を使用する。

電圧計測回路ＯＰの出力は、制御回路４に入力され、インバータ２のスイッチングのタイミングなどを決定するのに使用される。

本発明は、インバータ２からの出力が低電圧であり、かつ、ユニポーラ素子Ｓ０のゲートＧにオンの信号が入力されたときにシャント抵抗Ｒｓの両端電圧の電位差を電圧計測回路ＯＰが差動出力する。ツェナーダイオードＺＤのブレークダウン電圧を適宜選択することによって、電圧計測回路ＯＰの保護をおこなうことができる。ユニポーラ素子Ｓ０に並列に第２抵抗Ｒ２を接続しているため、電流計測をおこなわないときは消費電力を低減することができる。ユニポーラ素子Ｓ０のオン・オフを制御することにより、インピーダンスを低くできるので回路設計の自由度を増すことができる。

なお、インバータ２の出力線にシャント抵抗Ｒｓを直列接続しているため、負荷がインダクタンス負荷であれば、上側アームのトランジスタＳｐｕがオフになった後もインバータ２から電流が流れようとする。この場合、負荷から下側アームのトランジスタＳｎｕに並列接続された還流ダイオードＤｎｕ、他相の下側アームのトランジスタを介して負荷に電流が流れる。このときにシャント抵抗Ｒｓに流れる電流を検出することもできる。

上記の説明はインバータ２から負荷に流れる電流の検出であったが、インバータ２のスイッチング素子Ｓ２の電圧を検出するために本願の電圧制限回路１０を使用することができる。図３に示すように、インバータ２に並列に電圧制限回路１０を接続する。電圧制限回路１０は、図２の回路１０と同じである。電圧計測回路ＯＰには電圧制限回路１０とインバータ２の下側アームが接続される。

インバータ２の下側アームのスイッチング素子Ｓ２がオンになると、ツェナーダイオードＺＤはブレークダウンしない。このときに、スイッチング素子Ｓ２の両端電圧が電圧計測回路ＯＰに入力される。

インバータ２の下側アームのスイッチング素子Ｓ２がオン、かつユニポーラ素子Ｓ０がオンのときに、電圧計測回路ＯＰの差動出力をインバータ２のスイッチング制御に使用する。

インバータ２の上側アームのスイッチング素子Ｓ１がオンになると、ツェナーダイオードＺＤはブレークダウンする。ユニポーラ素子Ｓ０のゲートＧにオンまたはオフのいずれの信号が入力されていても、ユニポーラ素子Ｓ０は自動的にオフになる。電圧計測回路ＯＰには同電位が入力され、差動出力は０になる。このとき、第２抵抗Ｒ２に電流が流れるが、第２抵抗Ｒ２の抵抗値が高いため、消費電力が低減される。

また、図４に示すように、必要に応じて回路保護のためのダイオードＤｏやツェナーダイオードＺＤｏを設けても良い。図４の回路１０ｂでは、ユニポーラ素子Ｓ０に並列に保護ダイオードＤｏが取り付けられ、ツェナーダイオードＺＤと直列にツェナーダイオードＺＤｏが取り付けられている。低電圧が出力されたときに、電圧制限回路１０ｂには電流が流れないため、インピーダンスの変化はない。回路構成上、保護のためのダイオードＤｏなどが電圧計測回路ＯＰの動作に影響を及ぼさない。ツェナーダイオードＺＤｏを設けると、電圧制限回路１０の出力電圧の下限値が、ツェナーダイオードＺＤの順電圧からツェナーダイオードＺＤｏのブレークダウン電圧となり、計測可能な電圧範囲を広げることができる。

本発明の電圧制限回路１０をインバータ２に適用した実施形態を説明したが、コンバータ６に適用することもできる。図５に示すように、コンバータ６の入力線にシャント抵抗Ｒｓが接続されており、その両端に電圧制限回路１０が取り付けられる。電圧制限回路１０に電圧計測回路ＯＰが接続され、電圧計測回路ＯＰがシャント抵抗Ｒｓの両端電圧の電位差を差動出力する。差動出力は制御回路８に入力され、制御回路８がコンバータ６のスイッチング制御をおこなうタイミングなどを決定するのに使用される。

図５のコンバータ６は１相のみであるが、３相入力のコンバータであれば少なくとも２相に電圧制限回路１０などが取り付けられる。

電圧制限回路１０の回路構成は、図２の回路１０と同じである。第１抵抗Ｒ１と、第１抵抗Ｒ１に直列接続されたユニポーラ素子Ｓ０と、ユニポーラ素子Ｓ０にカソードＣが直列接続されたツェナーダイオードＺＤと、ユニポーラ素子Ｓ０に並列に接続された第２抵抗Ｒ２と、ユニポーラ素子Ｓ０のゲートＧにオンまたはオフの信号を入力するゲート制御回路１２とを備える。ツェナーダイオードＺＤのアノードＡは、コンバータ６の下側アームに接続される。

コンバータ６の下側アームのスイッチング素子Ｓ２がオンになると、ツェナーダイオードＺＤもブレークダウンしない。ユニポーラ素子Ｓ０のゲートＧにオンの信号が入力されたときに、電圧計測回路ＯＰから出力されるシャント抵抗Ｒｓの両端電圧の電位差を、コンバータ６のスイッチング制御に使用される。

コンバータ６の上側アームのスイッチング素子Ｓ１がオンになると、ツェナーダイオードＺＤはブレークダウンする。ユニポーラ素子Ｓ０のゲートＧへの信号に関わらず、ユニポーラ素子Ｓ０はオフになる。電圧計測回路ＯＰには２つの電圧制限回路１０から同電位が入力され、差動出力は０になる。このとき、第２抵抗Ｒ２に電流が流れるが、第２抵抗Ｒ２の抵抗値が高いため、消費電力が低減される。

また、コンバータ６の下側アームのスイッチング素子Ｓ２の両端電圧を計測するために、本発明の電圧制限回路１０を使用することもできる（図６）。電圧制限回路１０はスイッチング素子Ｓ２と並列に接続される。電圧計測回路ＯＰは、電圧制限回路１０とコンバータ６の下側アームの差動出力を出力するようにする。

インバータ２の場合と同様に、コンバータ６の下側アームのスイッチング素子Ｓ２がオンになると、ツェナーダイオードＺＤもブレークダウンしない。このとき、ユニポーラ素子Ｓ０がオンになれば、電圧計測回路ＯＰから出力されるスイッチング素子Ｓ２の両端電圧の電位差を制御回路８がコンバータのスイッチングに使用する。コンバータ６の上側アームのスイッチング素子Ｓ１がオンになると、ツェナーダイオードＺＤはブレークダウンする。ユニポーラ素子Ｓ０はゲートＧへの信号にかかわらず、オフになる。電圧計測回路ＯＰには同電位が入力され、差動出力は０になる。

コンバータ６に本発明の電圧制限回路１０を使用した場合であっても、図４に示したような保護のためのダイオードＤｏやツェナーダイオードＺＤｏを取り付けても良い。

以上のように、コンバータ６に本発明の電圧制限回路１０を適用した場合でも、ツェナーダイオードＺＤによって電圧計測回路ＯＰの保護をおこなうことができる。シャント抵抗Ｒｓの両端電圧が電圧計測回路ＯＰに入力され、差動出力が出力される。この差動出力は、コンバータ６のスイッチング制御に使用される。ユニポーラ素子Ｓ０のオン・オフ制御によって、回路設計の自由度が増す。

その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。

２：インバータ
４，４ｂ、８，８ｂ：制御回路
６：コンバータ
１０，１０ｂ：電圧制限回路
１２：ゲート制御回路
Ｓ０：ユニポーラ素子
Ｒｓ：シャント抵抗
Ｒ１，Ｒ２：抵抗
ＯＰ：電圧計測回路
ＺＤ，ＺＤｏ：ツェナーダイオード
Ｓ１，Ｓ２，Ｓ３，Ｓ４：スイッチング素子
Ｓｐｕ，Ｓｎｕ，Ｓｐｒ，Ｓｎｒ：トランジスタ
Ｄｐｕ，Ｄｎｕ，Ｄｐｒ，Ｄｎｒ，Ｄｏ：ダイオード

Claims (6)

1. 上側アームと下側アームにスイッチング素子を有する電力変換回路の該下側アームのスイッチング素子と並列に接続され、
   両端電圧が所定値よりも小さい、もしくは所定の範囲内である場合、該両端電圧と同じ電圧を出力し、
   前記両端電圧が所定値よりも大きい場合、該所定値と同じ電圧を出力し、もしくは前記所定の範囲外である場合、該所定の範囲内の電圧を出力し、
   前記スイッチング素子と出力の間に抵抗成分を有し、
   前記抵抗成分のインピーダンスを低下させるゲート制御回路を備えた電圧制限回路であって、
   前記抵抗成分が、第１抵抗、該第１抵抗に直列接続されたユニポーラ素子、該ユニポーラ素子に並列接続され、第１抵抗よりもインピーダンスの高い第２抵抗を備え、
   前記抵抗成分にツェナーダイオードが直列接続されており、
   前記ゲート制御回路は、下側アームのスイッチング素子がオンの場合にユニポーラ素子をオン状態にする信号を出力することによって、
   前記両端電圧が所定値よりも大きい、もしくは前記所定の範囲外である場合には、前記抵抗成分のインピーダンスを低下させず、ツェナーダイオードをブレークダウンさせ、
   前記両端電圧が所定値よりも小さい、もしくは前記所定の範囲内である場合に、前記抵抗成分のインピーダンスを低下させる電圧制限回路。
2. 前記ゲート制御回路は、制御回路が下側アームのスイッチング素子をオンにする信号を出力するとき、制御回路からゲート制御回路に出力されたユニポーラ素子をオンにする信号に応じて、ゲート制御回路がユニポーラ素子にオンの信号を送って、前記抵抗成分のインピーダンスの低下を制御するように構成された請求項１の電圧制限回路。
3. 前記抵抗成分は、前記ユニポーラ素子がオフ状態からオン状態になることにより、前記抵抗成分のインピーダンスを低下させる請求項１または２の電圧制限回路。
4. 前記ユニポーラ素子がノーマリーオフ型のユニポーラ素子である請求項１から３のいずれかの電圧制限回路。
5. 前記ツェナーダイオードがブレークダウンした場合に、前記ゲート制御回路の出力電圧によらずに、前記ユニポーラ素子のゲート・ソース電圧値が該ユニポーラ素子のスレッショールド電圧を下回るように、該ツェナーダイオードのブレークダウン電圧が設定されている請求項４の電圧制限回路。
6. 前記電力変換回路が、上側アームと下側アームにそれぞれスイッチング素子を備えたインバータまたはコンバータであり、電圧制限回路は下側アームのスイッチング素子と並列接続されている請求項１乃至５のいずれかの電圧制限回路。

Images