Nothing Special   »   [go: up one dir, main page]

JP5350184B2 - Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method - Google Patents

Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method Download PDF

Info

Publication number
JP5350184B2
JP5350184B2 JP2009251399A JP2009251399A JP5350184B2 JP 5350184 B2 JP5350184 B2 JP 5350184B2 JP 2009251399 A JP2009251399 A JP 2009251399A JP 2009251399 A JP2009251399 A JP 2009251399A JP 5350184 B2 JP5350184 B2 JP 5350184B2
Authority
JP
Japan
Prior art keywords
insulating layer
plating
circuit
circuit pattern
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009251399A
Other languages
Japanese (ja)
Other versions
JP2011096948A (en
Inventor
博光 高下
剛 武田
弘明 藤原
愼悟 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009251399A priority Critical patent/JP5350184B2/en
Priority to PCT/JP2010/006367 priority patent/WO2011052207A1/en
Priority to TW099137220A priority patent/TWI451820B/en
Publication of JP2011096948A publication Critical patent/JP2011096948A/en
Application granted granted Critical
Publication of JP5350184B2 publication Critical patent/JP5350184B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a multilayer circuit board having mutually connected electric circuits and interlayer connection holes. <P>SOLUTION: The method of manufacturing the multilayer circuit board includes: forming an insulating layer 20 on a circuit formation surface of a board 10 where circuits 11 are formed; forming holes 21 in the insulating layer 20 from an outer surface and filling the holes 21 with plating metal to form metal columns 22; forming a second insulating layer 23 and a resin film 24 on the outer surface of the insulating layer 20 and tops of the metal columns 22; forming a circuit pattern 25 by forming grooves and holes having predetermined shapes and depths from an outer surface of the resin film 24; bonding a plating catalyst 26 to the surface of the resin film 24 and a surface of the circuit pattern 25; removing the resin film 24 from the second insulating layer 23; subjecting the insulating layer 20 and second insulating layer 23 to electroless plating to form an electroless plating film at the part of the circuit pattern 25 and exposed parts of the metal columns 22; and forming circuits 27 on the insulating layer 20 and second insulating layer 23 and making interlayer connections between the circuits 11 and circuits 27 through the metal columns 22. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、多層回路基板の技術分野に属し、アディティブ法を用いた多層回路基板の製造方法及び該製造方法により製造された多層回路基板に関する。   The present invention belongs to the technical field of multilayer circuit boards, and relates to a method of manufacturing a multilayer circuit board using an additive method and a multilayer circuit board manufactured by the manufacturing method.

近年、携帯電話をはじめとする携帯情報端末機器、コンピュータ及びその周辺機器、各種情報家電機器、等の電気機器においては、高機能化が急速に進行している。それに伴い、これら電気機器に搭載される回路基板には電気回路の高密度化がますます要求されている。このような回路基板の高密度化を実現するために、より狭い線幅及び線間隔を有する回路を正確に形成する方法が求められている。高密度化された配線においては、配線間における短絡やマイグレーションの発生が生じ易くなる。また、細い幅の配線においては、配線の機械的強度が低下して、衝撃等により回路切れが生じ易くなる。さらに、積層数が増えることにより、回路形成面に生じる凹凸が大きくなることにより微細回路の形成が困難になる。   2. Description of the Related Art In recent years, functions of mobile information terminal devices such as mobile phones, computers and peripheral devices, and various information home appliances have been highly advanced. Accordingly, circuit boards mounted on these electric devices are increasingly required to have higher density of electric circuits. In order to realize such a high density circuit board, a method for accurately forming a circuit having a narrower line width and line spacing is required. In high-density wiring, short-circuiting or migration between wirings is likely to occur. Further, in a narrow width wiring, the mechanical strength of the wiring is lowered, and the circuit is easily cut off by an impact or the like. Furthermore, as the number of stacked layers increases, the unevenness generated on the circuit formation surface becomes larger, so that it becomes difficult to form a fine circuit.

従来から、回路基板の回路の形成方法として、サブトラクティブ法やアディティブ法が知られている。サブトラクティブ法は、金属箔張積層板の表面の回路を形成したい部分以外の金属箔を除去(サブトラクティブ)することにより、回路を形成する方法である。一方、アディティブ法は、絶縁基材上の回路を形成したい部分のみに無電解メッキを施すことにより、回路を形成する方法である。   Conventionally, a subtractive method and an additive method are known as a method of forming a circuit on a circuit board. The subtractive method is a method of forming a circuit by removing (subtractive) a metal foil other than a portion where a circuit is desired to be formed on the surface of the metal foil-clad laminate. On the other hand, the additive method is a method of forming a circuit by performing electroless plating only on a portion on the insulating base material where the circuit is to be formed.

一般に、サブトラクティブ法は、厚膜の金属箔をエッチングすることにより、回路形成部分のみに金属箔を残す方法である。この方法によれば、除去される部分の金属を浪費することになる。一方、アディティブ法は、金属配線を形成したい部分のみに無電解メッキ膜を形成することができるために金属を浪費しない。この点からも、アディティブ法は好ましい回路形成方法である。   In general, the subtractive method is a method of leaving a metal foil only in a circuit formation portion by etching a thick metal foil. According to this method, a portion of the metal to be removed is wasted. On the other hand, the additive method does not waste metal because the electroless plating film can be formed only on the portion where the metal wiring is to be formed. Also in this respect, the additive method is a preferable circuit forming method.

従来の代表的なアディティブ法の一つであるフルアディティブ法は、例えば次のようにして行われる。まず、絶縁基材の表面にメッキ触媒を被着させる。次に、メッキ触媒の上にフォトレジスト層を形成する。次に、所定の回路パターンが形成されたフォトマスクを介してフォトレジスト層の表面を露光する。次に、回路パターンを現像する。そして、現像により形成された回路パターンの表面に無電解メッキを施すことにより、回路パターンの部分に金属配線を形成する。このような工程により絶縁基材に電気回路が形成される。   The full additive method, which is one of conventional representative additive methods, is performed as follows, for example. First, a plating catalyst is deposited on the surface of the insulating substrate. Next, a photoresist layer is formed on the plating catalyst. Next, the surface of the photoresist layer is exposed through a photomask on which a predetermined circuit pattern is formed. Next, the circuit pattern is developed. Then, by applying electroless plating to the surface of the circuit pattern formed by development, metal wiring is formed on the circuit pattern portion. An electric circuit is formed on the insulating base material by such a process.

前述した従来のアディティブ法においては、絶縁基材の表面全体にメッキ触媒が被着される。そのために、次のような問題が生じていた。すなわち、フォトレジスト層が高精度に現像された場合は、フォトレジストで保護されていない部分のみにメッキ膜を形成させることができる。しかし、フォトレジスト層が高精度に現像されなかった場合には、本来回路を形成したくない部分に不要にメッキ膜が形成される可能性がある。これは、絶縁基材の表面全体にメッキ触媒が被着されるために起こる。不要に形成されたメッキ膜は、隣接する回路間に短絡やマイグレーションを引き起こす。このような短絡やマイグレーションは、線幅及び線間隔が狭い回路を形成する場合にはより生じ易くなる。   In the conventional additive method described above, the plating catalyst is deposited on the entire surface of the insulating substrate. As a result, the following problems have arisen. That is, when the photoresist layer is developed with high accuracy, the plating film can be formed only on the portion not protected by the photoresist. However, if the photoresist layer is not developed with high accuracy, a plating film may be unnecessarily formed in a portion where a circuit is not originally desired to be formed. This occurs because the plating catalyst is deposited on the entire surface of the insulating substrate. Unnecessarily formed plating films cause short circuits and migration between adjacent circuits. Such a short circuit or migration is more likely to occur when a circuit having a narrow line width and line interval is formed.

このような問題に対処するために、例えば特許文献1に記載されている次のような技術を適用することが考えられる。まず、絶縁基材上に樹脂の保護膜をコーティングする。次に、前記保護膜でコーティングされた絶縁基材上に機械加工あるいはレーザービームの照射により回路パターンに対応した溝及びスルーホールを描画形成する。次に、前記絶縁基材全面に活性化層を形成する。次に、前記樹脂保護膜を剥離することにより、溝及びスルーホールの内壁面のみに活性化層を残留させる。そして、前記絶縁基材にメッキを施すことにより、前記活性化された溝及びスルーホールの内壁面のみに選択的に導電層を形成する。   In order to cope with such a problem, for example, it is conceivable to apply the following technique described in Patent Document 1. First, a protective film of resin is coated on the insulating substrate. Next, grooves and through holes corresponding to the circuit pattern are drawn and formed on the insulating substrate coated with the protective film by machining or laser beam irradiation. Next, an activation layer is formed on the entire surface of the insulating substrate. Next, the activation layer is left only on the inner wall surface of the groove and the through hole by peeling off the resin protective film. Then, by plating the insulating base material, a conductive layer is selectively formed only on the inner surfaces of the activated grooves and through holes.

この技術に関連して、本願出願人は、無電解メッキのためのメッキ触媒を、例えば回路パターンの部分やスルーホールの内壁面等、無電解メッキをしたい部分のみに高精度に残留させる発明についてすでに特許出願をした(特願2008−118818及びこれを基礎とする特願2009−104086等)。この特許出願に係る回路形成方法を図5を参照して説明する。   In connection with this technology, the applicant of the present invention relates to an invention in which a plating catalyst for electroless plating is left with high accuracy only on a portion where electroless plating is desired, such as a circuit pattern portion or an inner wall surface of a through hole. Patent applications have already been filed (Japanese Patent Application No. 2008-118818 and Japanese Patent Application No. 2009-104086 based on this). A circuit forming method according to this patent application will be described with reference to FIG.

まず、図5Aに示すように、絶縁基材aの表面に樹脂皮膜bをコーティングする。次に、図5Bに示すように、樹脂皮膜bでコーティングされた絶縁基材a上に、所望の回路パターンの溝cやスルーホールdを形成する。なお、図5Bでは、溝cの底面は絶縁基材aの表面に一致しているが、溝cを絶縁基材aの表面より深く掘り下げても構わない。次に、図5Cに示すように、溝c及びスルーホールdの表面、並びに樹脂皮膜bの表面にメッキ触媒eを被着させる。ここで、メッキ触媒は、その前駆体を含む概念である。次に、図5Dに示すように、樹脂皮膜bを剥離することにより、溝c及びスルーホールdの表面のみにメッキ触媒eを残留させる。そして、図5Eに示すように、メッキ触媒eを残留させた部分のみに無電解メッキ膜fを形成することにより、溝c及びスルーホールdの内壁面のみに精度よく導電層が形成された回路基板xが得られる。   First, as shown in FIG. 5A, a resin film b is coated on the surface of the insulating base material a. Next, as shown in FIG. 5B, a groove c or a through hole d having a desired circuit pattern is formed on the insulating base material a coated with the resin film b. In FIG. 5B, the bottom surface of the groove c coincides with the surface of the insulating base material a, but the groove c may be dug deeper than the surface of the insulating base material a. Next, as shown in FIG. 5C, a plating catalyst e is deposited on the surface of the groove c and the through hole d and the surface of the resin film b. Here, the plating catalyst is a concept including its precursor. Next, as shown in FIG. 5D, the plating film e is left only on the surfaces of the groove c and the through hole d by peeling off the resin film b. Then, as shown in FIG. 5E, a circuit in which a conductive layer is accurately formed only on the inner wall surfaces of the groove c and the through hole d by forming the electroless plating film f only on the portion where the plating catalyst e remains. A substrate x is obtained.

特開昭58−186994号公報JP 58-186994 A

ところで、近年、高密度化された多層回路基板の製造方法として、各層の電気回路を逐次に一層ずつ形成し、層間接続用孔としてのビアホールを形成しながら積層するビルドアップ法が知られている。しかしながら、そのようなビルドアップ法に、図5A〜図5Eで説明したようなアディティブ法を適用すると、以下に説明するような問題が生じる場合がある。この問題を図6を参照して説明する。   By the way, in recent years, as a method for manufacturing a high-density multilayer circuit board, there is known a build-up method in which an electric circuit of each layer is sequentially formed one by one and stacked while forming a via hole as an interlayer connection hole. . However, when the additive method as described with reference to FIGS. 5A to 5E is applied to such a build-up method, the following problem may occur. This problem will be described with reference to FIG.

まず、図6Aに示すように、第1の電気回路hが形成された回路基板gを準備する。なお、図6Aでは、回路hは回路基板gの上面に載っているが、回路基板gの上面に埋設されていてもよい。また、第1回路hの形成方法もここでは問わない。次に、図6Bに示すように、第1回路hが形成された回路基板gの上面に絶縁層iを形成する。次に、図6Cに示すように、絶縁層iの上面(外表面)に樹脂皮膜jを形成する。次に、図6Dに示すように、形成した樹脂皮膜jの外表面からレーザー加工をすることにより、樹脂皮膜jの厚み以上の深さの回路パターンk及び層間接続用の孔mを形成する。回路パターンkは、配線用の溝や電極用パッド部用の孔等を含んで構成されている。また、層間接続用孔mは、回路基板gの第1回路hまで到達しており、該第1回路hを露出させている。   First, as shown in FIG. 6A, a circuit board g on which a first electric circuit h is formed is prepared. In FIG. 6A, the circuit h is mounted on the upper surface of the circuit board g, but may be embedded in the upper surface of the circuit board g. The method for forming the first circuit h is not limited here. Next, as shown in FIG. 6B, an insulating layer i is formed on the upper surface of the circuit board g on which the first circuit h is formed. Next, as shown in FIG. 6C, a resin film j is formed on the upper surface (outer surface) of the insulating layer i. Next, as shown in FIG. 6D, by performing laser processing from the outer surface of the formed resin film j, a circuit pattern k having a depth greater than or equal to the thickness of the resin film j and an interlayer connection hole m are formed. The circuit pattern k includes a wiring groove, an electrode pad hole, and the like. The interlayer connection hole m reaches the first circuit h of the circuit board g and exposes the first circuit h.

次に、図6Eに示すように、樹脂皮膜jの表面、回路パターンkの表面、層間接続用孔mの表面、及び露出した第1回路hの表面にメッキ触媒nを被着させる。なお、後述する無電解メッキの観点からは、第1回路hの表面にわざわざメッキ触媒nを被着させる必要はないが、絶縁層iの全体にメッキ触媒nを被着させることで作業の容易化が図られる。次に、図6Fに示すように、樹脂皮膜jを絶縁層iから除去する。そして、図6Gに示すように、絶縁層iを無電解メッキに供することにより、メッキ触媒nが残留する回路パターンkの部分に無電解メッキ膜を形成して絶縁層iに第2の電気回路pを形成する。また、層間接続用孔mの底部の第1回路hから無電解メッキ膜を成長させることにより、層間接続用孔mをメッキ金属で充填して金属柱qを形成する。その結果、絶縁層iの第2回路pと回路基板gの第1回路hとが金属柱qを介して層間接続される。   Next, as shown in FIG. 6E, a plating catalyst n is deposited on the surface of the resin film j, the surface of the circuit pattern k, the surface of the interlayer connection hole m, and the exposed surface of the first circuit h. From the viewpoint of electroless plating, which will be described later, it is not necessary to apply the plating catalyst n to the surface of the first circuit h, but the work can be facilitated by applying the plating catalyst n to the entire insulating layer i. Is achieved. Next, as shown in FIG. 6F, the resin film j is removed from the insulating layer i. Then, as shown in FIG. 6G, by subjecting the insulating layer i to electroless plating, an electroless plating film is formed in the portion of the circuit pattern k where the plating catalyst n remains, and the second electric circuit is formed on the insulating layer i. p is formed. In addition, by growing an electroless plating film from the first circuit h at the bottom of the interlayer connection hole m, the interlayer connection hole m is filled with a plating metal to form a metal column q. As a result, the second circuit p of the insulating layer i and the first circuit h of the circuit board g are interlayer-connected through the metal pillar q.

ところが、このように回路パターンkの部分と層間接続用孔mの部分とを同時に無電解メッキで導体形成しようとすると、回路部分の配線用溝は線幅が微細で深さが浅く、またパッド部用孔も深さが浅いので、どちらも短時間で導体形成が完了するが、層間接続用孔は径が配線用溝の線幅よりも大きく、かつ深さが回路部分よりも深いので、メッキ金属が充填するのに長時間がかかる。したがって、回路部分の導体形成が完了した時点で無電解メッキを終了すると、図6Gに例示したように、層間接続用孔の金属充填が不十分となり、回路と層間接続用孔との接続不良の原因となる。逆に、層間接続用孔が十分金属充填されるまで無電解メッキを続けると、回路部分の導体形成が過剰となって短絡等が起り易くなる。また、層間接続用孔の金属充填が短時間で完了するように層間接続用孔の容積を縮小することが考えられ、そのために、層間接続用孔の深さを浅くしたり、層間接続用孔の径を小さくすることが提案される。しかし、前者は、回路基板の設計上困難な場合が多く、実現が難しい。また、後者は、層間接続用孔と回路との接触面積が小さくなり、層間接続の信頼性が低下する。仮に、層間接続用孔の径を回路パターンの配線用溝の幅と同じかそれ以下に小さくすると、金属充填が短時間で完了するが、その際、メッキ膜が層間接続用孔の内壁面及び底部から成長することに加えて、回路パターン側からも成長してくるので、金属柱の内部にボイドが発生し易くなる。   However, if the conductor of the circuit pattern k portion and the interlayer connection hole m portion is simultaneously formed by electroless plating, the wiring groove in the circuit portion has a fine line width and a shallow depth. Since the hole for the part is also shallow, both of them complete the conductor formation in a short time, but the hole for the interlayer connection is larger than the line width of the wiring groove and the depth is deeper than the circuit part. It takes a long time to fill with plating metal. Therefore, when the electroless plating is completed at the time when the conductor formation of the circuit portion is completed, as illustrated in FIG. 6G, the metal filling of the interlayer connection hole is insufficient, and the connection between the circuit and the interlayer connection hole is poor. Cause. On the other hand, if electroless plating is continued until the interlayer connection holes are sufficiently filled with metal, the conductor formation in the circuit portion becomes excessive and short circuits or the like are likely to occur. In addition, it is conceivable to reduce the volume of the interlayer connection hole so that the metal filling of the interlayer connection hole can be completed in a short time. For this purpose, the depth of the interlayer connection hole can be reduced, or the interlayer connection hole can be reduced. It is proposed to reduce the diameter of the. However, the former is often difficult in designing a circuit board and is difficult to realize. In the latter, the contact area between the interlayer connection hole and the circuit is reduced, and the reliability of the interlayer connection is lowered. If the diameter of the interlayer connection hole is made smaller than or equal to the width of the circuit pattern wiring groove, the metal filling is completed in a short time. In addition to growing from the bottom, it also grows from the circuit pattern side, so voids are easily generated inside the metal pillar.

本発明は、ビルドアップ法により多層回路基板を製造するに際してアディティブ法を適用した場合における上記問題点を解決しようとするものであり、微細な回路パターンと層間接続用孔とが混在していても、層間接続用孔の金属充填が十分かつ良好に行われ、かつ回路部分の過剰な導体形成を回避することができる多層回路基板の製造方法の提供を課題とする。   The present invention is intended to solve the above-described problems when the additive method is applied when manufacturing a multilayer circuit board by the build-up method, and even if a fine circuit pattern and interlayer connection holes are mixed. Another object of the present invention is to provide a method for manufacturing a multilayer circuit board, in which the metal filling of the interlayer connection holes is sufficiently and satisfactorily performed and excessive conductor formation in the circuit portion can be avoided.

すなわち、本発明の多層回路基板の製造方法は、相互に接続する電気回路と層間接続用孔とを有する多層回路基板の製造方法であって、第1の電気回路が形成された回路基板の回路形成面に第1の絶縁層を形成する第1絶縁層形成工程、前記第1絶縁層に外表面から孔を形成し、第1の電気回路を露出させる孔形成工程、露出させた第1の電気回路から前記孔をメッキ金属で充填して金属柱を形成する金属柱形成工程、前記第1絶縁層の外表面及び前記金属柱の頂部に第2の絶縁層を形成する第2絶縁層形成工程、前記第2絶縁層の外表面に樹脂皮膜を形成する皮膜形成工程、前記樹脂皮膜の外表面から少なくとも該樹脂皮膜の厚みと前記第2絶縁層の厚みとの合計値以上の所定の深さ及び所定の形状を有する溝及び/又は孔を形成することにより回路パターンを形成する回路パターン形成工程、前記樹脂皮膜の表面及び前記回路パターンの表面にメッキ触媒を被着させる触媒被着工程、前記樹脂皮膜を前記第2絶縁層から除去する皮膜除去工程、及び、前記第1絶縁層及び前記第2絶縁層に無電解メッキを施すことにより、メッキ触媒が残留する回路パターンの部分及び前記金属柱の露出部分にメッキ膜を形成して前記第1絶縁層及び前記第2絶縁層に第2の電気回路を形成すると共に、この絶縁層の第2の電気回路と前記回路基板の第1の電気回路とを前記金属柱を介して層間接続するメッキ工程、を備える。   That is, the method for manufacturing a multilayer circuit board according to the present invention is a method for manufacturing a multilayer circuit board having interconnected electrical circuits and interlayer connection holes, and the circuit board circuit on which the first electrical circuit is formed. A first insulating layer forming step of forming a first insulating layer on a forming surface; a hole forming step of forming a hole in the first insulating layer from an outer surface to expose the first electric circuit; A metal column forming step of forming a metal column by filling the hole with plating metal from an electric circuit, and forming a second insulating layer on the outer surface of the first insulating layer and the top of the metal column A step of forming a resin film on the outer surface of the second insulating layer, a predetermined depth not less than a total value of at least the thickness of the resin film and the thickness of the second insulating layer from the outer surface of the resin film And forming grooves and / or holes having a predetermined shape A circuit pattern forming process for forming a circuit pattern, a catalyst deposition process for depositing a plating catalyst on the surface of the resin film and the surface of the circuit pattern, a film removal process for removing the resin film from the second insulating layer, And, by applying electroless plating to the first insulating layer and the second insulating layer, a plating film is formed on the portion of the circuit pattern where the plating catalyst remains and the exposed portion of the metal pillar, thereby forming the first insulating layer. And a plating step of forming a second electric circuit in the second insulating layer and inter-layer-connecting the second electric circuit of the insulating layer and the first electric circuit of the circuit board via the metal pillars, Is provided.

上記構成によれば、回路パターンを形成する前の第1絶縁層形成工程と孔形成工程と金属柱形成工程とにより、予め層間接続用孔だけをメッキ金属で充填するので、回路部分の過剰な導体形成を気にすることなく、層間接続用孔の金属充填を時間をかけて十分に行うことができる。また、回路パターンがまだ形成されていないので、メッキ膜が回路パターン側から成長してくることがなく、ボイドの発生が抑制された良好な金属充填が実現する。そして、層間接続用孔の金属充填を完了した後に、第2絶縁層形成工程と皮膜形成工程と回路パターン形成工程と触媒被着工程と皮膜除去工程とメッキ工程とにより、図5A〜図5Eで説明したようなアディティブ法で回路部分の導体形成を行うので、短時間で微細な導体を精度よく形成することができ、回路部分に導体を過剰に形成することが回避される。以上により、微細な回路パターンと層間接続用孔とが混在していても、アディティブ法を良好に適用しつつ、ビルドアップ法により多層回路基板を支障なく製造することができる。   According to the above configuration, the first insulating layer forming step, the hole forming step, and the metal pillar forming step before forming the circuit pattern are previously filled with the plated metal only in the interlayer connection hole. Without worrying about conductor formation, the metal filling of the interlayer connection holes can be sufficiently performed over time. In addition, since the circuit pattern is not yet formed, the plating film does not grow from the circuit pattern side, and good metal filling with suppressed generation of voids is realized. Then, after the metal filling of the interlayer connection holes is completed, the second insulating layer forming step, the film forming step, the circuit pattern forming step, the catalyst deposition step, the film removing step, and the plating step are performed. Since the conductor formation of the circuit portion is performed by the additive method as described, a fine conductor can be accurately formed in a short time, and excessive formation of the conductor in the circuit portion is avoided. As described above, even when a fine circuit pattern and interlayer connection holes are mixed, a multilayer circuit board can be produced without any problem by the build-up method while applying the additive method satisfactorily.

金属柱形成工程で形成する「金属柱」は、電気回路を構成する導体層に比べて厚みが大きく、電気回路に略垂直方向に突設された導電性の凸部であればよく、その形状は特に限定されない。例えば、円柱や角柱のような断面形状が一定の柱状の他、断面形状が長さ方向に変化する円錐台状や角錐台状のものも含まれる。   The “metal pillar” formed in the metal pillar forming step is not limited as long as it has a thickness larger than that of the conductor layer constituting the electric circuit and is a conductive convex portion protruding substantially perpendicular to the electric circuit. Is not particularly limited. For example, in addition to a columnar shape having a constant cross-sectional shape such as a cylinder or a prism, a truncated cone shape or a truncated pyramid shape whose cross-sectional shape changes in the length direction is also included.

回路パターン形成工程で形成する回路パターンの「溝」は、主として配線用の溝であり、「孔」は、例えば電極用パッド部用の孔である。ただし、状況に応じて、層間接続用孔(先に金属充填を完了したものとは別の層間接続用孔)であってもよい。   The “groove” of the circuit pattern formed in the circuit pattern forming step is mainly a groove for wiring, and the “hole” is, for example, a hole for an electrode pad portion. However, depending on the situation, it may be an interlayer connection hole (an interlayer connection hole different from the one that has been previously filled with metal).

また、上記構成によれば、第1絶縁層の外表面に第2絶縁層を形成し、第2絶縁層の外表面に樹脂皮膜を形成し、少なくとも樹脂皮膜の厚みと第2絶縁層の厚みとの合計値以上の深さの回路パターンを形成した後、樹脂皮膜を除去するので、回路パターンの部分は必ず第2絶縁層が加工されて除去されていることになる。したがって、回路パターンの底面は第2絶縁層の外表面より掘り下げられた位置に位置し、電気回路を構成する導体層は第2絶縁層の外表面に一部又は全部が埋設される状態となる。その結果、導体層の厚みを大きくできて、回路の機械的強度を確保できる。また、導体層の第2絶縁層からの突出量をなくす又は減らすことができて、回路を保護すること、回路の絶縁層からの脱落を抑制すること、回路形成面に生じる凹凸をなくす又は減らすことが可能となる。   Further, according to the above configuration, the second insulating layer is formed on the outer surface of the first insulating layer, the resin film is formed on the outer surface of the second insulating layer, and at least the thickness of the resin film and the thickness of the second insulating layer Since the resin film is removed after the circuit pattern having a depth equal to or greater than the total value is formed, the second insulating layer is always processed and removed. Therefore, the bottom surface of the circuit pattern is located at a position dug down from the outer surface of the second insulating layer, and the conductor layer constituting the electric circuit is partially or entirely embedded in the outer surface of the second insulating layer. . As a result, the thickness of the conductor layer can be increased, and the mechanical strength of the circuit can be ensured. Further, the amount of protrusion of the conductor layer from the second insulating layer can be eliminated or reduced to protect the circuit, suppress the falling of the circuit from the insulating layer, and eliminate or reduce irregularities generated on the circuit formation surface. It becomes possible.

本発明では、回路パターン形成工程で、回路パターンの底面から金属柱の頂部が露出し、かつ突出するように回路パターンを形成し、この金属柱の頂部を覆うように形成された第2電気回路の部分を電極用パッド部とすることが好ましい。金属柱の頂部がパッド部の導体層に食い込んで、アンカー効果によりパッド部の脱落が効果的に抑制され、実装部品の重みに十分耐え得るパッド部が得られるからである。   In the present invention, in the circuit pattern forming step, the circuit pattern is formed so that the top of the metal pillar is exposed and protrudes from the bottom surface of the circuit pattern, and the second electric circuit formed so as to cover the top of the metal pillar It is preferable that this part is an electrode pad part. This is because the top portion of the metal pillar bites into the conductor layer of the pad portion, and the drop-off of the pad portion is effectively suppressed by the anchor effect, and a pad portion that can sufficiently withstand the weight of the mounted component is obtained.

また、本発明では、回路パターン形成工程で、回路パターンの底面から金属柱の頂部が露出し、かつ突出しないように回路パターンを形成してもよい。この場合は、金属柱の頂部の上に形成される導体層が絶縁層の外表面から突出することが回避でき、回路形成面に生じる凹凸をなくすことが可能となる。   Moreover, in this invention, you may form a circuit pattern so that the top part of a metal pillar may be exposed and may not protrude from the bottom face of a circuit pattern at a circuit pattern formation process. In this case, it is possible to avoid the conductor layer formed on the top of the metal pillar from protruding from the outer surface of the insulating layer, and it is possible to eliminate the unevenness generated on the circuit forming surface.

その場合に、金属柱形成工程において、回路パターンの底面となる位置までメッキ金属を充填することにより、回路パターン形成工程において、金属柱の頂部が露出し、かつ突出しないようにすることが可能である。つまり、回路パターンの底面が第1絶縁層の外表面と一致する場合は、金属柱を第1絶縁層の外表面まで成長させればよい。一方、回路パターンの底面が第1絶縁層の外表面より掘り下げられた位置にある場合には、金属柱を第1絶縁層の外表面まで成長させるのではなく、それより手前の高さで成長を止めるのである。これにより、回路パターン形成工程より前の金属柱形成工程の段階で、回路パターンの底面から金属柱の頂部が突出しないようにすることが容易に達成できる。   In that case, it is possible to prevent the top of the metal pillar from being exposed and protruding in the circuit pattern forming process by filling the plated metal up to the position which becomes the bottom surface of the circuit pattern in the metal pillar forming process. is there. That is, when the bottom surface of the circuit pattern coincides with the outer surface of the first insulating layer, the metal pillar may be grown to the outer surface of the first insulating layer. On the other hand, when the bottom surface of the circuit pattern is in a position dug down from the outer surface of the first insulating layer, the metal pillar is not grown to the outer surface of the first insulating layer, but is grown at a height earlier than that. It stops. Thereby, it can be easily achieved that the top of the metal pillar does not protrude from the bottom surface of the circuit pattern at the stage of the metal pillar forming process prior to the circuit pattern forming process.

あるいは、金属柱形成工程の後、回路パターンの底面となる位置まで金属柱の頂部を除去することにより、回路パターン形成工程において、金属柱の頂部が露出し、かつ突出しないようにすることも可能である。これにより、金属柱の頂部の位置を修正して、回路パターンの底面から金属柱の頂部が突出しないようにすることが確実に達成できる。   Alternatively, after the metal pillar forming step, the top of the metal pillar can be removed to the position that becomes the bottom surface of the circuit pattern, so that the top of the metal pillar can be exposed and not protruded in the circuit pattern forming process. It is. Accordingly, it is possible to reliably achieve the correction of the position of the top of the metal column so that the top of the metal column does not protrude from the bottom surface of the circuit pattern.

本発明では、金属柱形成工程で、露出させた第1の電気回路から無電解メッキによりメッキ膜を成長させることにより、孔をメッキ金属で充填することができる。導体である電気回路を、無電解メッキのメッキ核に利用するので、合理的に金属柱を形成できる。   In the present invention, in the metal column forming step, the hole can be filled with the plating metal by growing the plating film from the exposed first electric circuit by electroless plating. Since the electric circuit which is a conductor is used as a plating nucleus of electroless plating, a metal column can be rationally formed.

また、本発明では、金属柱形成工程で、第1絶縁層の表面、孔の内壁面、及び露出させた第1の電気回路の表面にメッキ触媒を被着させ、メッキ触媒被着部に無電解メッキを施した後、電解メッキを施すことにより、孔をメッキ金属で充填し、その後、第1絶縁層の表面を含む第1絶縁層の外表面側に析出したメッキ金属を除去してもよい。第1絶縁層の表面を含む第1絶縁層の外表面側に形成した無電解メッキ層を、電解メッキで必要な給電層として利用するので、合理的に金属柱を形成できる。   In the present invention, in the metal column forming step, a plating catalyst is deposited on the surface of the first insulating layer, the inner wall surface of the hole, and the exposed surface of the first electric circuit. After electrolytic plating, electrolytic plating is performed to fill the holes with plating metal, and then the plating metal deposited on the outer surface side of the first insulating layer including the surface of the first insulating layer can be removed. Good. Since the electroless plating layer formed on the outer surface side of the first insulating layer including the surface of the first insulating layer is used as a power feeding layer necessary for electrolytic plating, a metal column can be rationally formed.

本発明では、樹脂皮膜は、所定の液体で溶解又は膨潤することにより絶縁層から溶解除去又は剥離除去が可能な樹脂皮膜であることが好ましい。このような樹脂皮膜を用いることにより、絶縁層表面から樹脂皮膜を容易かつ良好に除去できる。樹脂皮膜を除去するときに樹脂皮膜を崩壊させると、その樹脂皮膜に被着したメッキ触媒が飛散し、飛散したメッキ触媒が絶縁層に再被着してその部分に不要なメッキ膜が形成される問題がある。絶縁層表面から樹脂皮膜を容易かつ良好に除去できるから、そのような問題が防止できる。   In the present invention, the resin film is preferably a resin film that can be dissolved or removed from the insulating layer by dissolving or swelling with a predetermined liquid. By using such a resin film, the resin film can be easily and satisfactorily removed from the surface of the insulating layer. If the resin film is collapsed when removing the resin film, the plating catalyst deposited on the resin film will be scattered, and the scattered plating catalyst will be re-deposited on the insulating layer, and an unnecessary plating film will be formed on that part. There is a problem. Such a problem can be prevented because the resin film can be easily and satisfactorily removed from the surface of the insulating layer.

そして、本発明の多層回路基板は、以上のような製造方法により製造された多層回路基板である。したがって、微細な回路パターンと層間接続用孔とが混在していても、層間接続用孔の金属充填が十分かつ良好に行われて、回路と層間接続用孔との接続が良好で、かつ回路部分の過剰な導体形成が回避されて、短絡等が起り難い多層回路基板が得られる。   And the multilayer circuit board of this invention is a multilayer circuit board manufactured by the above manufacturing methods. Therefore, even if a fine circuit pattern and an interlayer connection hole are mixed, the metal filling of the interlayer connection hole is sufficiently and satisfactorily performed, and the connection between the circuit and the interlayer connection hole is good. Excessive conductor formation in the portion is avoided, and a multilayer circuit board in which a short circuit or the like hardly occurs is obtained.

本発明によれば、微細な回路パターンと層間接続用孔とが混在していても、アディティブ法を良好に適用しつつ、ビルドアップ法により多層回路基板を支障なく製造することができる。しかも、絶縁層に埋設された状態の電気回路が得られるので、回路の機械的強度の確保、回路の保護、回路の絶縁層からの脱落の抑制、回路形成面に生じる凹凸の抑制等が図られる。   According to the present invention, even if a fine circuit pattern and interlayer connection holes are mixed, a multilayer circuit board can be produced without any problem by the build-up method while applying the additive method satisfactorily. In addition, since an electric circuit embedded in the insulating layer can be obtained, it is possible to secure the mechanical strength of the circuit, protect the circuit, suppress the falling off of the circuit from the insulating layer, suppress unevenness generated on the circuit forming surface, etc. It is done.

本発明の実施形態に係る多層回路基板における電気回路の構成及び層間接続用孔の配置等を示すための部分平面図である。It is a fragmentary top view for showing the structure of the electric circuit in the multilayer circuit board which concerns on embodiment of this invention, arrangement | positioning of the hole for interlayer connection, etc. FIG. 図1のI−I線に沿う端面図であって、第1実施形態に係る多層回路基板の製造方法における(A)回路基板準備工程、(B)第1絶縁層形成工程、(C)孔形成工程、(D)金属柱形成工程、(E)第2絶縁層形成工程及び皮膜形成工程、(F)回路パターン形成工程、(G)触媒被着工程、(H)皮膜除去工程、及び(I)メッキ工程を示す図である。FIG. 2 is an end view taken along line II of FIG. 1, and (A) a circuit board preparation step, (B) a first insulating layer formation step, and (C) a hole in the multilayer circuit board manufacturing method according to the first embodiment. Forming step, (D) metal column forming step, (E) second insulating layer forming step and film forming step, (F) circuit pattern forming step, (G) catalyst deposition step, (H) film removing step, and ( I) It is a figure which shows a plating process. 図1のI−I線に沿う端面図であって、第2実施形態に係る多層回路基板の製造方法における(A)回路基板準備工程、(B)第1絶縁層形成工程、(C)孔形成工程、(D)金属柱形成工程、(E)第2絶縁層形成工程及び皮膜形成工程、(F)回路パターン形成工程、(G)触媒被着工程、(H)皮膜除去工程、及び(I)メッキ工程を示す図である。It is an end elevation which meets the II line of Drawing 1, and (A) circuit board preparatory process in the manufacturing method of the multilayer circuit board concerning a 2nd embodiment, (B) 1st insulating layer formation process, (C) hole Forming step, (D) metal column forming step, (E) second insulating layer forming step and film forming step, (F) circuit pattern forming step, (G) catalyst deposition step, (H) film removing step, and ( I) It is a figure which shows a plating process. 図1のI−I線に沿う端面図であって、第3実施形態に係る多層回路基板の製造方法における(A)回路基板準備工程、(B)第1絶縁層形成工程、(C)孔形成工程、(D)金属柱形成工程、(E)第2絶縁層形成工程及び皮膜形成工程、(F)回路パターン形成工程、(G)触媒被着工程、(H)皮膜除去工程、及び(I)メッキ工程を示す図である。It is an end elevation which meets an II line of Drawing 1, and (A) circuit board preparation process in a manufacturing method of a multilayer circuit board concerning a 3rd embodiment, (B) 1st insulating layer formation process, (C) hole Forming step, (D) metal column forming step, (E) second insulating layer forming step and film forming step, (F) circuit pattern forming step, (G) catalyst deposition step, (H) film removing step, and ( I) It is a figure which shows a plating process. アディティブ法による回路基板の回路の形成を説明するための工程図である。It is process drawing for demonstrating formation of the circuit of the circuit board by an additive method. ビルドアップ法により多層回路基板を製造するに際してアディティブ法を適用した場合の問題を説明するための工程図である。FIG. 10 is a process diagram for explaining a problem when the additive method is applied when manufacturing a multilayer circuit board by a build-up method.

[第1実施形態]
図1は、本実施形態に係る多層回路基板1における電気回路27の構成及び層間接続用孔21(ないし金属柱22)の配置等を示すための部分平面図である。図示したように、本実施形態においては、電気回路27と層間接続用孔21であるビアホールとが相互に接続している多層回路基板1が製造される。回路27は、線幅の微細な配線27aと、電極用パッド部27bとを含む。電極用パッド部27bは、層間接続用孔21に重ねて設けられている。
[First Embodiment]
FIG. 1 is a partial plan view for illustrating the configuration of the electric circuit 27 and the arrangement of the interlayer connection holes 21 (or the metal pillars 22) in the multilayer circuit board 1 according to the present embodiment. As shown in the drawing, in the present embodiment, the multilayer circuit board 1 in which the electric circuit 27 and the via hole which is the interlayer connection hole 21 are connected to each other is manufactured. The circuit 27 includes a wiring 27a having a fine line width and an electrode pad portion 27b. The electrode pad portion 27 b is provided so as to overlap the interlayer connection hole 21.

図1中のI−I線は、図2〜図4の端面図の切断箇所を示す。図2中、符号10は回路基板、符号11は第1電気回路、符号20は第1絶縁層、符号21は層間接続用孔、符号22は金属柱、符号23は第2絶縁層、符号24は樹脂皮膜、符号25は回路パターン、符号26はメッキ触媒、符号27は第2電気回路、符号30は第1絶縁層20と第2絶縁層23とを合わせた絶縁層全体を示す。図2Iに示すように、この多層回路基板1においては、回路基板10に形成された第1電気回路11と、回路基板10の上に積層された絶縁層30(第1絶縁層20及び第2絶縁層23)に形成された第2電気回路27とが、第1絶縁層20に形成された層間接続用孔21(ないし金属柱22)を介して層間接続されている。   The II line in FIG. 1 shows the cutting location of the end view of FIGS. In FIG. 2, reference numeral 10 is a circuit board, reference numeral 11 is a first electric circuit, reference numeral 20 is a first insulating layer, reference numeral 21 is an interlayer connection hole, reference numeral 22 is a metal pillar, reference numeral 23 is a second insulating layer, reference numeral 24. Is a resin film, 25 is a circuit pattern, 26 is a plating catalyst, 27 is a second electric circuit, and 30 is the entire insulating layer including the first insulating layer 20 and the second insulating layer 23. As shown in FIG. 2I, in the multilayer circuit board 1, the first electric circuit 11 formed on the circuit board 10 and the insulating layer 30 (the first insulating layer 20 and the second insulating layer 20 stacked on the circuit board 10). The second electrical circuit 27 formed in the insulating layer 23) is interlayer-connected through an interlayer connection hole 21 (or metal pillar 22) formed in the first insulating layer 20.

<回路基板準備工程>
本実施形態の製造方法においては、まず、図2Aに示すように、第1電気回路11が形成された回路基板10を準備する(回路基板準備工程)。なお、図2Aでは、第1回路11は回路基板10の上面に載っているが、回路基板10の上面に埋設されていてもよい。また、第1回路11の形成方法もここでは問わない。例えばサブトラクティブ法やアディティブ法等の従来から知られた回路形成方法で形成されたものでよい。さらに、回路基板は、片面のみに回路形成されたものでも、あるいは両面とも回路形成されたものでもよい。また、多層回路基板であってもよい。
<Circuit board preparation process>
In the manufacturing method of the present embodiment, first, as shown in FIG. 2A, the circuit board 10 on which the first electric circuit 11 is formed is prepared (circuit board preparation step). In FIG. 2A, the first circuit 11 is placed on the upper surface of the circuit board 10, but may be embedded in the upper surface of the circuit board 10. Further, the method for forming the first circuit 11 is not limited here. For example, it may be formed by a conventionally known circuit forming method such as a subtractive method or an additive method. Further, the circuit board may be formed on only one side or may be formed on both sides. A multilayer circuit board may also be used.

回路基板10としては、従来から多層回路基板の製造に使用される各種有機基板が特に限定なく採用可能である。有機基板の具体例としては、例えば、エポキシ樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリイミド樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンエーテル樹脂、シアネート樹脂、ベンゾオキサジン樹脂、ビスマレイミド樹脂等からなる基板が挙げられる。回路基板10の形態としては、シート、フィルム、プリプレグ、三次元形状の成形体等、特に限定されない。回路基板10の厚みも特に限定されず、例えば、シート、フィルム、プリプレグ等の場合は、10〜500μm、好ましくは20〜200μm程度の厚みである。その他、回路基板10の詳しい説明は、次に記載する第1絶縁層20の詳しい説明に準じて同様である。   As the circuit board 10, various organic substrates conventionally used for manufacturing a multilayer circuit board can be used without any particular limitation. Specific examples of the organic substrate include substrates made of epoxy resin, acrylic resin, polycarbonate resin, polyimide resin, polyphenylene sulfide resin, polyphenylene ether resin, cyanate resin, benzoxazine resin, bismaleimide resin, and the like. The form of the circuit board 10 is not particularly limited, such as a sheet, a film, a prepreg, and a three-dimensional shaped molded body. The thickness of the circuit board 10 is also not particularly limited. For example, in the case of a sheet, a film, a prepreg, etc., the thickness is about 10 to 500 μm, preferably about 20 to 200 μm. In addition, the detailed description of the circuit board 10 is the same as the detailed description of the first insulating layer 20 described below.

<絶縁層形成工程>
次に、図2Bに示すように、第1回路11が形成された回路基板10の上面(回路形成面)に第1絶縁層20を形成する(第1絶縁層形成工程)。この第1絶縁層20の形態としては、特に限定されない。具体的には、シート、フィルム、プリプレグ、及び三次元形状の成形体等、樹脂溶液塗布により形成したもの等が挙げられる。前記第1絶縁層20の厚みは、特に限定されない。具体的には、シート、フィルム、プリプレグの場合には、例えば、10〜200μmであることが好ましく、20〜100μm程度であることがより好ましい。また、前記第1絶縁層20としては、シリカ粒子等の無機微粒子を含有してもよい。第1絶縁層20は、例えば、回路基板10の上面に、シート、フィルム、あるいはプリプレグを積層し、加圧して張り合わせた後、硬化させることで形成できるし、加熱加圧により硬化させることでも形成できる。また、第1絶縁層20は、回路基板10の上面に樹脂溶液を塗布した後、硬化させることにより形成することもできる。また、金型及び枠型等を用いて絶縁層となる材料を入れて、加圧し、硬化させることで三次元形状の成形体等を形成してもよいし、シート、フィルム、あるいはプリプレグを打ち抜き、くりぬいたものを、回路基板10の上面に積層し、加圧張り合わせた後、硬化させること、もしくは、加熱加圧により硬化させることにより三次元形状の成形体等を形成してもよい。
<Insulating layer formation process>
Next, as shown in FIG. 2B, the first insulating layer 20 is formed on the upper surface (circuit forming surface) of the circuit board 10 on which the first circuit 11 is formed (first insulating layer forming step). The form of the first insulating layer 20 is not particularly limited. Specific examples include a sheet, a film, a prepreg, and a three-dimensional molded article formed by applying a resin solution. The thickness of the first insulating layer 20 is not particularly limited. Specifically, in the case of a sheet, film, or prepreg, for example, the thickness is preferably 10 to 200 μm, and more preferably about 20 to 100 μm. Further, the first insulating layer 20 may contain inorganic fine particles such as silica particles. The first insulating layer 20 can be formed, for example, by laminating a sheet, a film, or a prepreg on the upper surface of the circuit board 10, pressing and bonding, and curing, or by curing by heating and pressing. it can. The first insulating layer 20 can also be formed by applying a resin solution to the upper surface of the circuit board 10 and then curing it. In addition, a material to be an insulating layer may be put in using a mold and a frame mold, and pressed and cured to form a three-dimensional molded body, or a sheet, film, or prepreg is punched out. A three-dimensional shaped molded body or the like may be formed by laminating the hollowed material on the upper surface of the circuit board 10 and pressurizing and then curing, or curing by heating and pressing.

前記第1絶縁層20は、従来から多層回路基板の製造に使用される各種有機基板が特に限定なく採用可能である。有機基板の具体例としては、従来から多層回路基板の製造に使用される、例えば、エポキシ樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリイミド樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンエーテル樹脂、シアネート樹脂、ベンゾオキサジン樹脂、ビスマレイミド樹脂等からなる基板が挙げられる。   As the first insulating layer 20, various organic substrates conventionally used for manufacturing a multilayer circuit board can be used without any particular limitation. Specific examples of organic substrates include those conventionally used in the manufacture of multilayer circuit boards, such as epoxy resins, acrylic resins, polycarbonate resins, polyimide resins, polyphenylene sulfide resins, polyphenylene ether resins, cyanate resins, benzoxazine resins, bis Examples include a substrate made of maleimide resin or the like.

前記エポキシ樹脂としては、回路基板の製造に用いられうる各種有機基板を構成するエポキシ樹脂であれば、特に限定されない。具体的には、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、アラルキルエポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。さらに、難燃性を付与するために、臭素化又はリン変性した、上記エポキシ樹脂、窒素含有樹脂、シリコーン含有樹脂等も挙げられる。また、前記エポキシ樹脂及び樹脂としては、上記各エポキシ樹脂および樹脂を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。   The epoxy resin is not particularly limited as long as it is an epoxy resin constituting various organic substrates that can be used for manufacturing a circuit board. Specifically, for example, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, aralkyl epoxy resin, phenol novolac type epoxy resin, alkylphenol novolac type epoxy resin, biphenol type epoxy resin, naphthalene type epoxy resin , Dicyclopentadiene type epoxy resins, epoxidized products of condensates of phenols and aromatic aldehydes having a phenolic hydroxyl group, triglycidyl isocyanurate, alicyclic epoxy resins, and the like. Furthermore, the epoxy resin, nitrogen-containing resin, and silicone-containing resin that are brominated or phosphorus-modified to impart flame retardancy are also included. Moreover, as said epoxy resin and resin, said each epoxy resin and resin may be used independently, and may be used in combination of 2 or more type.

また、上記各樹脂で基材を構成する場合、一般的に、硬化させるために、硬化剤を含有させる。前記硬化剤としては、硬化剤として用いることができるものであれば、特に限定されない。具体的には、例えば、ジシアンジアミド、フェノール系硬化剤、酸無水物系硬化剤、アミノトリアジンノボラック系硬化剤、シアネート樹脂等が挙げられる。   Moreover, when comprising a base material with said each resin, in order to make it harden | cure, a hardening | curing agent is generally contained. The curing agent is not particularly limited as long as it can be used as a curing agent. Specific examples include dicyandiamide, phenolic curing agents, acid anhydride curing agents, aminotriazine novolac curing agents, and cyanate resins.

前記フェノール系硬化剤としては、例えば、ノボラック型、アラルキル型、テルペン型等が挙げられる。更に難燃性を付与するためリン変性したフェノール樹脂または、リン変性したシアネート樹脂等もあげられる。また、前記硬化剤としては、上記各硬化剤を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。   As said phenol type hardening | curing agent, a novolak type, an aralkyl type, a terpene type etc. are mentioned, for example. Further examples include phosphorus-modified phenolic resins or phosphorus-modified cyanate resins for imparting flame retardancy. Moreover, as said hardening | curing agent, said each hardening | curing agent may be used independently, and may be used in combination of 2 or more type.

また特に限定されないが、レーザー加工により回路パターンを形成することから、100nm〜400nm波長領域でのレーザー光の吸収率が良い樹脂等を用いることが好ましい。例えば、具体的には、ポリイミド樹脂等が挙げられる。   Although not particularly limited, it is preferable to use a resin or the like that has a good laser light absorption rate in a wavelength region of 100 nm to 400 nm because a circuit pattern is formed by laser processing. For example, specifically, a polyimide resin or the like can be given.

また、前記絶縁基材(絶縁層)には、フィラーを含有していてもよい。前記フィラーとしては、無機微粒子であっても、有機微粒子であってもよく、特に限定されない。フィラーを含有することで、レーザー加工部にフィラーが露出し、フィラーの凹凸によるメッキと樹脂との密着性を向上することが可能である。   The insulating base material (insulating layer) may contain a filler. The filler may be inorganic fine particles or organic fine particles, and is not particularly limited. By containing the filler, the filler is exposed in the laser processed part, and it is possible to improve the adhesion between the plating due to the unevenness of the filler and the resin.

前記無機微粒子を構成する材料としては、具体的には、例えば、酸化アルミニウム(Al)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、窒化アルミニウム(AlN)、シリカ(SiO)、チタン酸バリウム(BaTiO)、酸化チタン(TiO)等の高誘電率充填材;ハードフェライト等の磁性充填材;水酸化マグネシウム(Mg(OH))、水酸化アルミニウム(Al(OH))、三酸化アンチモン(Sb)、五酸化アンチモン(Sb)、グアニジン塩、ホウ酸亜鉛、モリブテン化合物、スズ酸亜鉛等の無機系難燃剤;タルク(Mg(Si10)(OH))、硫酸バリウム(BaSO)、炭酸カルシウム(CaCO)、雲母等が挙げられる。前記無機微粒子としては、上記無機微粒子を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。これらの無機微粒子は、熱伝導性、比誘電率、難燃性、粒度分布、色調の自由度等が高いことから、所望の機能を選択的に発揮させる場合には、適宜配合及び粒度設計を行って、容易に高充填化を行うことができる。また、特に限定はされないが、絶縁層の厚み以下の平均粒径のフィラーを用いるのが好ましく、更には0.01μm〜10μm、更に好ましくは、0.05μm〜5μmの平均粒径のフィラーを用いるのがよい。 Specific examples of the material constituting the inorganic fine particles include aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), boron nitride (BN), aluminum nitride (AlN), silica (SiO 2 ), High dielectric constant fillers such as barium titanate (BaTiO 3 ) and titanium oxide (TiO 2 ); magnetic fillers such as hard ferrite; magnesium hydroxide (Mg (OH) 2 ), aluminum hydroxide (Al (OH) 2 ), Antimony trioxide (Sb 2 O 3 ), antimony pentoxide (Sb 2 O 5 ), guanidine salts, zinc borate, molybdate compounds, zinc stannate, and other inorganic flame retardants; talc (Mg 3 (Si 4 O 10) (OH) 2), barium sulfate (BaSO 4), calcium carbonate (CaCO 3), mica, and the like. As said inorganic fine particle, the said inorganic fine particle may be used independently, and may be used in combination of 2 or more type. Since these inorganic fine particles have high thermal conductivity, relative dielectric constant, flame retardancy, particle size distribution, color tone freedom, etc., when selectively exerting a desired function, appropriate blending and particle size design should be performed. And high filling can be easily performed. Although not particularly limited, it is preferable to use a filler having an average particle diameter equal to or smaller than the thickness of the insulating layer, more preferably 0.01 μm to 10 μm, and still more preferably a filler having an average particle diameter of 0.05 μm to 5 μm. It is good.

また、前記無機微粒子は、前記絶縁基材中での分散性を高めるために、シランカップリング剤で表面処理してもよい。また、前記絶縁基材は、前記無機微粒子の、前記絶縁基材中での分散性を高めるために、シランカップリング剤を含有してもよい。前記シランカップリング剤としては、特に限定されない。具体的には、例えば、エポキシシラン系、メルカプトシラン系、アミノシラン系、ビニルシラン系、スチリルシラン系、メタクリロキシシラン系、アクリロキシシラン系、チタネート系等のシランカップリング剤等が挙げられる。前記シランカップリング剤としては、上記シランカップリング剤を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。   The inorganic fine particles may be surface-treated with a silane coupling agent in order to improve dispersibility in the insulating base material. The insulating base material may contain a silane coupling agent in order to increase the dispersibility of the inorganic fine particles in the insulating base material. The silane coupling agent is not particularly limited. Specific examples include silane coupling agents such as epoxy silane, mercapto silane, amino silane, vinyl silane, styryl silane, methacryloxy silane, acryloxy silane, and titanate. As said silane coupling agent, the said silane coupling agent may be used independently, and may be used in combination of 2 or more type.

また、前記絶縁基材は、前記無機微粒子の、前記絶縁基材中での分散性を高めるために、分散剤を含有してもよい。前記分散剤としては、特に限定されない。具体的には、例えば、アルキルエーテル系、ソルビタンエステル系、アルキルポリエーテルアミン系、高分子系等の分散剤等が挙げられる。前記分散剤としては、上記分散剤を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。   The insulating base material may contain a dispersant in order to enhance the dispersibility of the inorganic fine particles in the insulating base material. The dispersant is not particularly limited. Specific examples include dispersants such as alkyl ether, sorbitan ester, alkyl polyether amine, and polymer. As said dispersing agent, the said dispersing agent may be used independently, and may be used in combination of 2 or more type.

また、前記有機微粒子としては、具体的には、例えば、ゴム微粒子等が挙げられる。   Specific examples of the organic fine particles include rubber fine particles.

また、例えば、回路基板10及び第1絶縁層20としてプリプレグを用いる場合には、回路基板10の上面(回路形成面)に第1絶縁層20を重ね合わせ、加熱プレスすることにより積層し硬化させてもよい。   Further, for example, when prepreg is used as the circuit board 10 and the first insulating layer 20, the first insulating layer 20 is overlaid on the upper surface (circuit formation surface) of the circuit board 10, and is heated and pressed to be laminated and cured. May be.

なお、回路基板10を構成する素材の種類及び樹脂の種類等と、第1絶縁層20を構成する素材の種類及び樹脂の種類等とは、互いに異なっていてもよい。ただし、回路基板10と第1絶縁層20とを良好に密着させ積層させる観点からは、互いになじみの良い種類同士とすることが好ましく、典型的には同じ種類同士とすることがより好ましい。   It should be noted that the type of material constituting the circuit board 10 and the type of resin, and the type of material constituting the first insulating layer 20 and the type of resin may be different from each other. However, from the viewpoint of satisfactorily adhering and laminating the circuit board 10 and the first insulating layer 20, it is preferable that the types be familiar with each other, and it is more preferable that the types are typically the same.

<孔形成工程>
次に、図2Cに示すように、第1絶縁層20の上面(外表面)側からレーザー加工することにより、第1絶縁層20に上面(外表面)から層間接続用孔21を形成する(孔形成工程)。このとき、層間接続用孔21は、回路基板10の第1回路11まで到達しており、該第1回路11を露出させている。その他、レーザー加工及びその周辺技術の詳しい説明は、他の工程で記載するレーザー加工及びその周辺技術の詳しい説明に準じて同様である。
<Hole formation process>
Next, as shown in FIG. 2C, interlayer connection holes 21 are formed in the first insulating layer 20 from the upper surface (outer surface) by laser processing from the upper surface (outer surface) side of the first insulating layer 20 ( Hole formation step). At this time, the interlayer connection hole 21 reaches the first circuit 11 of the circuit board 10 and exposes the first circuit 11. In addition, the detailed description of the laser processing and the peripheral technology is the same as the detailed description of the laser processing and the peripheral technology described in other steps.

なお、レーザー加工により露出させた第1回路11の上には、第1絶縁層20の樹脂残渣であるスミア(図示せず)が残る。スミアは導通不良の原因となるため、デスミア処理により除去することが好ましい。デスミア処理としては、例えば、過マンガン酸溶液に浸漬することによりスミアを溶解除去する等の公知の方法が限定なく用いられる。ただし、状況に応じて、デスミア処理を省略することもできる。   Note that a smear (not shown) that is a resin residue of the first insulating layer 20 remains on the first circuit 11 exposed by the laser processing. Since smear causes conduction failure, it is preferably removed by desmear treatment. As the desmear treatment, for example, a known method such as dissolving and removing smear by immersing in a permanganic acid solution is used without limitation. However, the desmear process can be omitted depending on the situation.

<金属柱形成工程>
次に、図2Dに示すように、露出させた第1回路11から、無電解メッキ又は電解メッキにより、前記層間接続用孔21をメッキ金属で充填して、層間接続用孔21に金属柱22を形成する(金属柱形成工程)。なお、無電解メッキの場合は、第1回路11がメッキ核として機能し、第1回路11からメッキ膜が成長する。一方、電解メッキの場合は、第1絶縁層20の表面、孔21の内壁面、及び露出させた第1回路11の表面にメッキ触媒を被着させ、メッキ触媒被着部に無電解メッキを施した後、電解メッキを施すことにより、孔21をメッキ金属で充填し、その後、第1絶縁層20の表面を含む第1絶縁層20の外表面側に析出したメッキ金属を除去する。
<Metal pillar formation process>
Next, as shown in FIG. 2D, the interlayer connection hole 21 is filled with plating metal from the exposed first circuit 11 by electroless plating or electrolytic plating, and the metal column 22 is filled in the interlayer connection hole 21. (Metal pillar forming step). In the case of electroless plating, the first circuit 11 functions as a plating nucleus, and a plating film grows from the first circuit 11. On the other hand, in the case of electrolytic plating, a plating catalyst is applied to the surface of the first insulating layer 20, the inner wall surface of the hole 21, and the exposed surface of the first circuit 11, and electroless plating is applied to the plating catalyst applied portion. After the application, electrolytic plating is performed to fill the holes 21 with the plating metal, and thereafter, the plating metal deposited on the outer surface side of the first insulating layer 20 including the surface of the first insulating layer 20 is removed.

金属柱22の形状、大きさ、間隔等は特に限定されない。具体的には、例えば、略円柱状であって、高さが5〜200μm程度、底面の直径が10〜500μm程度の金属柱22が好ましく実現可能である。なお、角柱状や円錐台状あるいは角錐台状等の金属柱22でも構わない。   The shape, size, interval and the like of the metal pillar 22 are not particularly limited. Specifically, for example, a metal column 22 having a substantially cylindrical shape and a height of about 5 to 200 μm and a bottom surface diameter of about 10 to 500 μm can be preferably realized. A metal column 22 having a prism shape, a truncated cone shape, or a truncated pyramid shape may be used.

なお、図2Dは、この金属柱形成工程で、金属柱22が第1絶縁層20の外表面(上面)の高さまで成長した場合を示している。   FIG. 2D shows a case where the metal column 22 has grown to the height of the outer surface (upper surface) of the first insulating layer 20 in this metal column forming step.

このような方法によれば、後述する第2絶縁層形成工程で第2絶縁層23を形成する前及び皮膜形成工程で樹脂皮膜24を形成する前に、第1回路11と第2回路26とを層間接続する層間接続用孔21に、ボイドの発生が抑制された良好な金属柱22を十分量充填して形成することができる。   According to such a method, the first circuit 11 and the second circuit 26 are formed before the second insulating layer 23 is formed in the second insulating layer forming step, which will be described later, and before the resin film 24 is formed in the film forming step. It is possible to form the interlayer connection hole 21 that connects the two layers with a sufficient amount of a good metal column 22 in which generation of voids is suppressed.

<第2絶縁層形成工程>
次に、図2Eに示すように、第1絶縁層20の外表面及び金属柱22の頂部に第2の絶縁層23を形成する(第2絶縁層形成工程)。第2絶縁層23は、第1絶縁層20の場合と同様である。具体的には、第2絶縁層23は、シート、フィルム、プリプレグ、及び三次元形状の成形体等、樹脂溶液塗布により形成したもの等が挙げられる。前記第2絶縁層23の厚みは、特に限定されない。具体的には、シート、フィルム、プリプレグの場合には、例えば、3〜50μmであることが好ましく、5〜40μm程度であることがより好ましい。また、前記第2絶縁層23としては、シリカ粒子等の無機微粒子を含有してもよい。
<Second insulating layer forming step>
Next, as shown in FIG. 2E, a second insulating layer 23 is formed on the outer surface of the first insulating layer 20 and the top of the metal pillar 22 (second insulating layer forming step). The second insulating layer 23 is the same as that of the first insulating layer 20. Specifically, examples of the second insulating layer 23 include a sheet, a film, a prepreg, and a three-dimensional molded body formed by applying a resin solution. The thickness of the second insulating layer 23 is not particularly limited. Specifically, in the case of a sheet, film, or prepreg, for example, it is preferably 3 to 50 μm, and more preferably about 5 to 40 μm. Further, the second insulating layer 23 may contain inorganic fine particles such as silica particles.

第2絶縁層23は、例えば、第1絶縁層20の外表面にシート及びフィルム、プリプレグを積層し、加圧張り合わせた後、硬化させることで形成してもよいし、また、第1絶縁層20の外表面に樹脂溶液を塗布した後、硬化させることにより形成してもよい。また、金型及び枠型等を用いて第2絶縁層23となる材料を入れて、加圧し、硬化させることで三次元形状の成形体等を形成してもよい。   The second insulating layer 23 may be formed by, for example, laminating a sheet, a film, and a prepreg on the outer surface of the first insulating layer 20 and pressurizing them, followed by curing, or the first insulating layer You may form by apply | coating a resin solution to the outer surface of 20, and making it harden | cure. Alternatively, a three-dimensional shaped molded body or the like may be formed by putting a material for the second insulating layer 23 using a mold, a frame mold, or the like, pressurizing, and curing.

前記第2絶縁層23は、従来から多層回路基板の製造に使用される各種有機基板が特に限定なく採用可能である。有機基板の具体例としては、従来から多層回路基板の製造に使用される、例えば、エポキシ樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリイミド樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンエーテル樹脂、シアネート樹脂、ベンゾオキサジン樹脂、ビスマレイミド樹脂等からなる基板が挙げられる。その他、第2絶縁層23の詳しい説明は、先に記載した第1絶縁層20の詳しい説明に準じて同様である。   As the second insulating layer 23, various organic substrates conventionally used for manufacturing a multilayer circuit board can be employed without any particular limitation. Specific examples of organic substrates include those conventionally used in the manufacture of multilayer circuit boards, such as epoxy resins, acrylic resins, polycarbonate resins, polyimide resins, polyphenylene sulfide resins, polyphenylene ether resins, cyanate resins, benzoxazine resins, bis Examples include a substrate made of maleimide resin or the like. In addition, the detailed description of the second insulating layer 23 is the same as the detailed description of the first insulating layer 20 described above.

なお、第1絶縁層20を構成する素材の種類及び樹脂の種類等と、第2絶縁層23を構成する素材の種類及び樹脂の種類等とは、互いに異なっていてもよい。ただし、第1絶縁層20と第2絶縁層23とを良好に密着させ積層させる観点からは、互いになじみの良い種類同士とすることが好ましく、典型的には同じ種類同士とすることがより好ましい。   It should be noted that the type of material and the type of resin that constitute the first insulating layer 20 and the type of material and the type of resin that constitute the second insulating layer 23 may be different from each other. However, from the viewpoint of satisfactorily adhering and laminating the first insulating layer 20 and the second insulating layer 23, it is preferable that the types be familiar with each other, and typically the same types are more preferable. .

<皮膜形成工程>
次に、同じく図2Eに示すように、第2絶縁層23の外表面に樹脂皮膜24を形成する(皮膜形成工程)。樹脂皮膜(レジスト)24は、後述する皮膜除去工程で除去可能なものであれば、特に限定されない。樹脂皮膜24は、所定の液体で溶解又は膨潤することにより第2絶縁層23の表面から容易に溶解除去又は剥離除去が可能な樹脂皮膜が好ましい。具体的には、例えば、有機溶剤やアルカリ溶液により容易に溶解し得る可溶型樹脂からなる皮膜や、所定の液体(膨潤液)で膨潤し得る膨潤性樹脂からなる皮膜等が挙げられる。なお、膨潤性樹脂皮膜には、所定の液体に対して実質的に溶解せず、膨潤により第2絶縁層23の表面から容易に剥離するような樹脂皮膜だけではなく、所定の液体に対して膨潤し、さらに少なくとも一部が溶解し、その膨潤や溶解により第2絶縁層23の表面から容易に剥離するような樹脂皮膜や、所定の液体に対して溶解し、その溶解により第2絶縁層23の表面から容易に剥離するような樹脂皮膜も含まれる。このような樹脂皮膜を用いることにより、絶縁層表面から樹脂皮膜を容易かつ良好に除去できる。樹脂皮膜を除去するときに樹脂皮膜を崩壊させると、その樹脂皮膜に被着したメッキ触媒が飛散し、飛散したメッキ触媒が絶縁層に再被着してその部分に不要なメッキ膜が形成される問題がある。絶縁層表面から樹脂皮膜を容易かつ良好に除去できるから、そのような問題が防止できる。
<Film formation process>
Next, as shown in FIG. 2E, a resin film 24 is formed on the outer surface of the second insulating layer 23 (film formation process). The resin film (resist) 24 is not particularly limited as long as it can be removed by a film removal step described later. The resin film 24 is preferably a resin film that can be easily dissolved or removed from the surface of the second insulating layer 23 by dissolving or swelling with a predetermined liquid. Specifically, for example, a film made of a soluble resin that can be easily dissolved by an organic solvent or an alkaline solution, a film made of a swellable resin that can swell with a predetermined liquid (swelling liquid), and the like can be given. In addition, the swellable resin film does not substantially dissolve in a predetermined liquid, and not only a resin film that easily peels off from the surface of the second insulating layer 23 by swelling, but also in a predetermined liquid. Resin film that swells and dissolves at least in part and easily peels off from the surface of the second insulating layer 23 by the swelling and dissolution, or a predetermined liquid, and the second insulating layer by the dissolution A resin film that easily peels from the surface of 23 is also included. By using such a resin film, the resin film can be easily and satisfactorily removed from the surface of the insulating layer. If the resin film is collapsed when removing the resin film, the plating catalyst deposited on the resin film will be scattered, and the scattered plating catalyst will be re-deposited on the insulating layer, and an unnecessary plating film will be formed on that part. There is a problem. Such a problem can be prevented because the resin film can be easily and satisfactorily removed from the surface of the insulating layer.

樹脂皮膜24の形成方法は、特に限定されない。具体的には、例えば、第2絶縁層23の外表面(上面)に、樹脂皮膜24を形成し得る液状材料を塗布した後、乾燥させる方法や、支持基板に前記液状材料を塗布した後、乾燥することにより形成される樹脂皮膜を第2絶縁層23の表面に転写する方法等が挙げられる。また、別の方法としては、第2絶縁層23の外表面(上面)に、予め形成された樹脂皮膜24からなる樹脂フィルムを貼り合せる方法等も挙げられる。なお、液状材料を塗布する方法としては、特に限定されない。具体的には、例えば、従来から知られたスピンコート法やバーコータ法等が挙げられる。   The method for forming the resin film 24 is not particularly limited. Specifically, for example, after applying a liquid material capable of forming the resin film 24 on the outer surface (upper surface) of the second insulating layer 23, a method of drying, or after applying the liquid material to the support substrate, Examples thereof include a method of transferring a resin film formed by drying onto the surface of the second insulating layer 23. Another method includes a method of bonding a resin film made of a resin film 24 formed in advance to the outer surface (upper surface) of the second insulating layer 23. The method for applying the liquid material is not particularly limited. Specifically, for example, conventionally known spin coating method, bar coater method and the like can be mentioned.

樹脂皮膜24を形成するための材料としては、所定の液体で溶解又は膨潤することにより第2絶縁層23の表面から容易に溶解除去又は剥離除去が可能な樹脂であれば特に限定なく用いられ得る。好ましくは、所定の液体に対する膨潤度が50%以上、より好ましくは、100%以上、さらに好ましくは、500%以上であるような膨潤度の樹脂が用いられる。なお、膨潤度が低すぎる場合には、樹脂皮膜が剥離しにくくなる傾向がある。   As a material for forming the resin film 24, any resin can be used without particular limitation as long as it can be easily dissolved or removed from the surface of the second insulating layer 23 by dissolving or swelling with a predetermined liquid. . Preferably, a resin having a degree of swelling with respect to a predetermined liquid is 50% or more, more preferably 100% or more, and still more preferably 500% or more. In addition, when the degree of swelling is too low, the resin film tends to be difficult to peel.

なお、樹脂皮膜の膨潤度(SW)は、膨潤前重量m(b)及び膨潤後重量m(a)から、「膨潤度SW={(m(a)−m(b))/m(b)}×100(%)」の式で求められる。   In addition, the swelling degree (SW) of the resin film can be calculated from the weight m (b) before swelling and the weight m (a) after swelling by “swelling degree SW = {(m (a) −m (b)) / m (b )} × 100 (%) ”.

このような樹脂皮膜は、第2絶縁層23の表面にエラストマーのサスペンジョン又はエマルジョンを塗布した後、乾燥する方法や、支持基材にエラストマーのサスペンジョン又はエマルジョンを塗布した後、乾燥することにより形成される皮膜を第2絶縁層23の表面に転写する方法等により容易に形成され得る。   Such a resin film is formed by applying an elastomer suspension or emulsion to the surface of the second insulating layer 23 and then drying, or by applying an elastomer suspension or emulsion to the support substrate and then drying. The film can be easily formed by a method of transferring the film to the surface of the second insulating layer 23 or the like.

エラストマーの具体例としては、スチレン−ブタジエン系共重合体等のジエン系エラストマー、アクリル酸エステル系共重合体等のアクリル系エラストマー、及びポリエステル系エラストマー等が挙げられる。このようなエラストマーによれば、サスペンジョン又はエマルジョンとして分散されたエラストマー樹脂粒子の架橋度またはゲル化度等を調整することにより所望の膨潤度の樹脂皮膜を容易に形成することができる。   Specific examples of the elastomer include diene elastomers such as a styrene-butadiene copolymer, acrylic elastomers such as an acrylate ester copolymer, and polyester elastomers. According to such an elastomer, a resin film having a desired swelling degree can be easily formed by adjusting the degree of crosslinking or gelation of the elastomer resin particles dispersed as a suspension or emulsion.

なお、このような樹脂皮膜としては、特に、膨潤度が膨潤液のpHに依存して変化するような皮膜であることが好ましい。このような、皮膜を用いた場合には、後述する触媒被着工程における液性条件と、後述する皮膜除去工程における液性条件とを相異させることにより、触媒被着工程におけるpHにおいては樹脂皮膜24は第2絶縁層23に対する高い密着力を維持し、皮膜除去工程におけるpHにおいては容易に樹脂皮膜24を剥離除去することができる。   Such a resin film is particularly preferably a film whose degree of swelling changes depending on the pH of the swelling liquid. In the case of using such a film, the liquid condition in the catalyst deposition process described later is different from the liquid condition in the film removal process described later, so that the resin is used at the pH in the catalyst deposition process. The film 24 maintains high adhesion to the second insulating layer 23, and the resin film 24 can be easily peeled and removed at the pH in the film removal step.

さらに具体的には、例えば、後述する触媒被着工程が、例えば、pH1〜3の範囲の酸性触媒金属コロイド溶液中で処理する工程を備え、後述する皮膜除去工程がpH12〜14の範囲のアルカリ性溶液中で樹脂皮膜を膨潤させる工程を備える場合には、前記樹脂皮膜は、前記酸性触媒金属コロイド溶液に対する膨潤度が60%以下、さらには40%以下であり、前記アルカリ性溶液に対する膨潤度が50%以上、さらには100%以上、さらには500%以上であるような樹脂皮膜であることが好ましい。   More specifically, for example, the catalyst deposition step described later includes a step of treating in an acidic catalyst metal colloid solution having a pH in the range of 1 to 3, for example, and the coating removal step described later is alkaline in the range of pH 12 to 14. When the step of swelling the resin film in a solution is provided, the resin film has a swelling degree of 60% or less, further 40% or less with respect to the acidic catalyst metal colloid solution, and a swelling degree with respect to the alkaline solution of 50% or less. % Or more, preferably 100% or more, and more preferably 500% or more.

このような樹脂皮膜の例としては、所定量のカルボキシル基を有するエラストマーから形成されるシートや、プリント配線板のパターニング用のドライフィルムレジスト(以下「DFR」と記す場合がある)等に用いられる光硬化性のアルカリ現像型のレジストを全面硬化して得られるシートや、熱硬化性やアルカリ現像型のシート等が挙げられる。   Examples of such a resin film are used for a sheet formed from an elastomer having a predetermined amount of carboxyl groups, a dry film resist for patterning a printed wiring board (hereinafter sometimes referred to as “DFR”), and the like. Examples thereof include a sheet obtained by completely curing a photocurable alkali-developing resist, a thermosetting or alkali-developing sheet, and the like.

カルボキシル基を有するエラストマーの具体例としては、カルボキシル基を有するモノマー単位を共重合成分として含有することにより、分子中にカルボキシル基を有する、スチレン−ブタジエン系共重合体等のジエン系エラストマーや、アクリル酸エステル系共重合体等のアクリル系エラストマー、あるいはポリエステル系エラストマー等が挙げられる。このようなエラストマーによれば、サスペンジョン又はエマルジョンとして分散されたエラストマーの、酸当量、架橋度又はゲル化度等を調整することにより、所望のアルカリ膨潤度を有する樹脂皮膜を形成することができる。また、皮膜除去工程において用いる所定の液体に対する膨潤度をより大きくでき、前記液体に対して溶解する樹脂皮膜も容易に形成することができる。エラストマー中のカルボキシル基はアルカリ水溶液に対して樹脂皮膜を膨潤させて、第2絶縁層23の表面から樹脂皮膜を剥離する作用をする。また、酸当量とは、カルボキシル基1個当たりのポリマー分子量である。   Specific examples of the elastomer having a carboxyl group include diene elastomers such as a styrene-butadiene copolymer having a carboxyl group in the molecule by containing a monomer unit having a carboxyl group as a copolymerization component, and acrylic. Examples include acrylic elastomers such as acid ester copolymers, and polyester elastomers. According to such an elastomer, a resin film having a desired degree of alkali swelling can be formed by adjusting the acid equivalent, the degree of crosslinking or the degree of gelation of the elastomer dispersed as a suspension or emulsion. Moreover, the swelling degree with respect to the predetermined liquid used in a film removal process can be increased, and a resin film that dissolves in the liquid can be easily formed. The carboxyl group in the elastomer swells the resin film with respect to the alkaline aqueous solution and acts to peel the resin film from the surface of the second insulating layer 23. The acid equivalent is the polymer molecular weight per carboxyl group.

カルボキシル基を有するモノマー単位の具体例としては、(メタ)アクリル酸、フマル酸、ケイ皮酸、クロトン酸、イタコン酸、及びマレイン酸無水物等が挙げられる。   Specific examples of the monomer unit having a carboxyl group include (meth) acrylic acid, fumaric acid, cinnamic acid, crotonic acid, itaconic acid, maleic anhydride, and the like.

このようなカルボキシル基を有するエラストマー中のカルボキシル基の含有割合としては、酸当量で100〜2000、さらには100〜800であることが好ましい。酸当量が小さ過ぎる場合(カルボキシル基の数が相対的に多過ぎる場合)には、溶媒または他の組成物との相溶性が低下することにより、無電解メッキの前処理液に対する耐性が低下する傾向がある。また、酸当量が大き過ぎる場合(カルボキシル基の数が相対的に少な過ぎる場合)には、アルカリ水溶液に対する剥離性が低下する傾向がある。   The content ratio of the carboxyl group in the elastomer having such a carboxyl group is preferably 100 to 2000, more preferably 100 to 800 in terms of acid equivalent. When the acid equivalent is too small (when the number of carboxyl groups is relatively large), the compatibility with a pretreatment solution for electroless plating is reduced due to a decrease in compatibility with a solvent or other composition. Tend. In addition, when the acid equivalent is too large (when the number of carboxyl groups is relatively small), the peelability with respect to the alkaline aqueous solution tends to decrease.

また、エラストマーの分子量としては、1万〜100万、さらには、2万〜50万、さらには、2万〜6万であることが好ましい。エラストマーの分子量が大き過ぎる場合には剥離性が低下する傾向があり、小さ過ぎる場合には粘度が低下するために樹脂皮膜の厚みを均一に維持することが困難になると共に、無電解メッキの前処理液に対する耐性も低下する傾向がある。   The molecular weight of the elastomer is preferably 10,000 to 1,000,000, more preferably 20,000 to 500,000, and more preferably 20,000 to 60,000. When the molecular weight of the elastomer is too large, the peelability tends to decrease. When the molecular weight is too small, the viscosity decreases and it becomes difficult to maintain a uniform thickness of the resin film. There is also a tendency that the resistance to the treatment liquid also decreases.

また、DFRとしては、例えば、所定量のカルボキシル基を含有する、アクリル系樹脂、エポキシ系樹脂、スチレン系樹脂、フェノール系樹脂、ウレタン系樹脂等を樹脂成分とし、光重合開始剤を含有する光硬化性樹脂組成物のシートが用いられ得る。このようなDFRの具体例としては、特開2000−231190号公報、特開2001−201851号公報、特開平11−212262号公報に開示されるような光重合性樹脂組成物のドライフィルムを全面硬化させて得られるシートや、アルカリ現像型のDFRとして市販されている、例えば、旭化成工業社製のUFGシリーズ等が挙げられる。   In addition, as DFR, for example, an acrylic resin, an epoxy resin, a styrene resin, a phenol resin, a urethane resin, or the like containing a predetermined amount of a carboxyl group is used as a resin component, and a photopolymerization initiator is included. A sheet of curable resin composition may be used. Specific examples of such DFR include a dry film of a photopolymerizable resin composition as disclosed in JP-A-2000-231190, JP-A-2001-201851, and JP-A-11-212262. Sheets obtained by curing, and commercially available as an alkali development type DFR, for example, UFG series manufactured by Asahi Kasei Kogyo Co., Ltd. may be mentioned.

さらに、その他の樹脂皮膜の例としては、カルボキシル基を含有する、ロジンを主成分とする樹脂(例えば、吉川化工社製の「NAZDAR229」)や、フェノールを主成分とする樹脂(例えば、LEKTRACHEM社製の「104F」)等が挙げられる。   Furthermore, as other examples of the resin film, a resin containing a carboxyl group and containing rosin as a main component (for example, “NAZDAR229” manufactured by Yoshikawa Chemical Co., Ltd.) or a resin containing phenol as a main component (for example, LEKTRACHEM) Manufactured "104F").

樹脂皮膜24は、第2絶縁層23の表面に樹脂のサスペンジョン又はエマルジョンを従来から知られたスピンコート法やバーコーター法等の塗布手段を用いて塗布した後、乾燥する方法や、支持基材に形成されたDFRを真空ラミネーター等を用いて第2絶縁層23の表面に貼り合わせた後、全面硬化することにより容易に形成することができる。   The resin film 24 may be formed by applying a resin suspension or emulsion on the surface of the second insulating layer 23 using a conventionally known application method such as a spin coat method or a bar coater method, and then drying. After the DFR formed in (1) is bonded to the surface of the second insulating layer 23 using a vacuum laminator or the like, it can be easily formed by curing the entire surface.

樹脂皮膜24の厚みとしては、例えば、10μm以下が好ましく、5μm以下がさらに好ましい。また、0.1μm以上が好ましく、1μm以上がさらに好ましい。厚みが厚過ぎる場合は、微細な回路パターン25をレーザー加工や機械加工等により形成する際に精度が低下する傾向がある。また、厚みが薄過ぎる場合は、均一な膜厚の樹脂皮膜24を形成し難くなる傾向がある。   For example, the thickness of the resin film 24 is preferably 10 μm or less, and more preferably 5 μm or less. Moreover, 0.1 micrometer or more is preferable and 1 micrometer or more is further more preferable. When the thickness is too thick, the accuracy tends to decrease when the fine circuit pattern 25 is formed by laser processing, machining, or the like. Moreover, when the thickness is too thin, it tends to be difficult to form the resin film 24 having a uniform thickness.

また、前記樹脂皮膜24として、例えば、酸等量が100〜800程度のカルボキシル基を有するアクリル系樹脂からなる樹脂(カルボキシル基含有アクリル系樹脂)を主成分とする樹脂皮膜もまた好ましく用いられ得る。   In addition, as the resin film 24, for example, a resin film mainly composed of a resin (carboxyl group-containing acrylic resin) made of an acrylic resin having a carboxyl group with an acid equivalent of about 100 to 800 can also be used. .

さらに、上記のものの他に、前記樹脂皮膜23として、次のようなものもまた好適である。すなわち、前記樹脂皮膜を構成するレジスト材料に必要な特性としては、例えば、(1)後述の触媒被着工程で、樹脂皮膜が形成された絶縁基材(回路基板や絶縁層等)を浸漬させる液体(めっき核付け薬液)に対する耐性が高いこと、(2)後述の皮膜除去工程、例えば、樹脂皮膜が形成された絶縁基材をアルカリに浸漬させる工程によって、樹脂皮膜(レジスト)が容易に除去できること、(3)成膜性が高いこと、(4)ドライフィルム(DFR)化が容易なこと、(5)保存性が高いこと等が挙げられる。めっき核付け薬液としては、後述するが、例えば、酸性Pd−Snコロイドキャタリストシステムの場合、全て酸性(例えばpH1〜3)水溶液である。また、アルカリ性Pdイオンキャタリストシステムの場合は、触媒付与アクチベーターが弱アルカリ(pH8〜12)であり、それ以外は酸性である。以上のことから、めっき核付け薬液に対する耐性としては、pH1〜11、好ましくはpH1〜12に耐え得ることが必要である。なお、耐え得るとは、レジストを成膜したサンプルを薬液に浸漬した際、レジストの膨潤や溶解が充分に抑制され、レジストとしての役割を果たすことである。また、浸漬温度は、室温〜60℃、浸漬時間は、1〜10分間、レジスト膜厚は、1〜10μm程度が一般的であるが、これらに限定されない。皮膜除去工程に用いるアルカリ剥離の薬液としては、後述するが、例えば、NaOH水溶液や炭酸ナトリウム水溶液が一般的である。そのpHは、11〜14であり、好ましくはpH12から14でレジスト膜が簡単に除去できることが望ましい。NaOH水溶液濃度は、1〜10%程度、処理温度は、室温〜50℃、処理時間は、1〜10分間で、浸漬やスプレイ処理をすることが一般的であるが、これらに限定されない。絶縁材料上にレジストを形成するため、成膜性も重要となる。はじき等がない均一性な膜形成が必要である。また、製造工程の簡素化や材料ロスの低減等のためにドライフィルム化されるが、ハンドリング性を確保するためにフィルムの屈曲性が必要である。また絶縁材料上にドライフィルム化されたレジストをラミネーター(ロール、真空)で貼り付ける。貼り付けの温度は、室温〜160℃、圧力や時間は任意である。このように、貼り付け時に粘着性が求められる。そのために、ドライフィルム化されたレジストはゴミの付着防止も兼ねて、キャリアフィルム、カバーフィルムでサンドイッチされた3層構造にされることが一般的であるが、これらに限定されない。保存性は、室温での保存できることがもっとも良いが、冷蔵、冷凍での保存ができることも必要である。このように低温時にドライフィルムの組成が分離したり、屈曲性が低下して割れたりしないようにすることが必要である。   Further, in addition to the above, the following is also suitable as the resin film 23. That is, as a characteristic required for the resist material constituting the resin film, for example, (1) an insulating base material (circuit board, insulating layer, etc.) on which the resin film is formed is immersed in a catalyst deposition process described later. High resistance to liquid (plating nucleation chemical), (2) Easily remove resin film (resist) by the film removal process described later, for example, the process of immersing the insulating substrate on which the resin film is formed in alkali (3) High film formability, (4) Easy dry film (DFR) formation, (5) High storage stability, and the like. As the plating nucleation chemical solution, as will be described later, for example, in the case of an acidic Pd—Sn colloid catalyst system, all are acidic (for example, pH 1 to 3) aqueous solutions. Moreover, in the case of an alkaline Pd ion catalyst system, the catalyst imparting activator is a weak alkali (pH 8 to 12), and the others are acidic. From the above, it is necessary to withstand pH 1 to 11, and preferably pH 1 to 12, as the resistance to the plating nucleating solution. In addition, being able to withstand is that when a sample on which a resist is formed is immersed in a chemical solution, swelling and dissolution of the resist are sufficiently suppressed, and the resist plays a role as a resist. The immersion temperature is generally room temperature to 60 ° C., the immersion time is 1 to 10 minutes, and the resist film thickness is generally about 1 to 10 μm, but is not limited thereto. As described later, the alkali stripping chemical used in the film removal step is generally an aqueous NaOH solution or an aqueous sodium carbonate solution. Its pH is 11 to 14, and it is desirable that the resist film can be easily removed preferably at pH 12 to 14. The NaOH aqueous solution concentration is generally about 1 to 10%, the processing temperature is room temperature to 50 ° C., the processing time is 1 to 10 minutes, and the immersion or spray treatment is generally performed, but is not limited thereto. Since a resist is formed on an insulating material, film formability is also important. A uniform film formation without repelling or the like is necessary. Moreover, although it is made into a dry film for the simplification of a manufacturing process, reduction of material loss, etc., the flexibility of a film is required in order to ensure handling property. Also, a dry film resist is pasted on the insulating material with a laminator (roll, vacuum). The pasting temperature is room temperature to 160 ° C., and the pressure and time are arbitrary. Thus, adhesiveness is required at the time of pasting. For this reason, the resist formed into a dry film is generally used as a three-layer structure sandwiched by a carrier film and a cover film to prevent dust from adhering, but is not limited thereto. The best preservation is that it can be stored at room temperature, but it must also be refrigerated or frozen. As described above, it is necessary to prevent the composition of the dry film from being separated at low temperatures or to be cracked due to a decrease in flexibility.

以上のような観点から、前記樹脂皮膜24として、(a)分子中に重合性不飽和基を少なくとも1個有するカルボン酸又は酸無水物の少なくとも1種類以上の単量体と、(b)(a)単量体と重合しうる少なくとも1種類以上の単量体と、を重合させることで得られる重合体樹脂、又はこの重合体樹脂を含む樹脂組成物であってもよい。公知技術として、特開平7−281437、特開2000−231190、特開2001−201851等が挙げられる。(a)単量体の一例として、(メタ)アクリル酸、フマル酸、ケイ皮酸、クロトン酸、イタコン酸、マレイン酸無水物、マレイン酸半エステル、アクリル酸ブチル等が挙げられ、単独、もしくは2種類以上を組み合わせても良い。(b)単量体の例としては、非酸性で分子中に重合性不飽和基を(1個)有するものが一般的であり、その限りではない。めっき工程での耐性、硬化膜の可とう性等の種々の特性を保持するように選ばれる。具体的には、メチル(メタ)アクリレート、エチル(メタ)アクリレート、iso−プロピル(メタ)アクリレート、n−ブチル(メタ)アクリレート、sec−ブチル(メタ)アクリレート、tert−ブチル(メタ)アクリレート、2−ヒドロキシルエチル(メタ)アクリレート、2−ヒドロキシルプロピル(メタ)アクリレート類がある。また酢酸ビニル等のビニルアルコールのエステル類や(メタ)アクリロニトリル、スチレンまたは重合可能なスチレン誘導体等がある。また上記の重合性不飽和基を分子中に1個有するカルボン酸または酸無水物のみの重合によっても得ることが出来る。さらには、3次元架橋できるように、重合体に用いる単量体に複数の不飽和基を持つ単量体を選定することができる。また、分子骨格にエポキシ基、水酸基、アミノ基、アミド基、ビニル基などの反応性官能基を導入することができる。   From the above viewpoint, as the resin film 24, (a) at least one monomer of carboxylic acid or acid anhydride having at least one polymerizable unsaturated group in the molecule, and (b) ( It may be a polymer resin obtained by polymerizing a) at least one monomer that can be polymerized with a monomer, or a resin composition containing this polymer resin. Known techniques include JP-A-7-281437, JP-A-2000-231190, JP-A-2001-201851, and the like. (A) As an example of the monomer, (meth) acrylic acid, fumaric acid, cinnamic acid, crotonic acid, itaconic acid, maleic anhydride, maleic acid half ester, butyl acrylate, etc. may be mentioned alone or Two or more types may be combined. Examples of the monomer (b) are generally non-acidic and have (1) a polymerizable unsaturated group in the molecule, but are not limited thereto. It is selected so as to maintain various properties such as resistance in the plating process and flexibility of the cured film. Specifically, methyl (meth) acrylate, ethyl (meth) acrylate, iso-propyl (meth) acrylate, n-butyl (meth) acrylate, sec-butyl (meth) acrylate, tert-butyl (meth) acrylate, 2 -There are hydroxylethyl (meth) acrylates and 2-hydroxylpropyl (meth) acrylates. Further, there are esters of vinyl alcohol such as vinyl acetate, (meth) acrylonitrile, styrene or polymerizable styrene derivatives. It can also be obtained by polymerization of only a carboxylic acid or acid anhydride having one polymerizable unsaturated group in the molecule. Furthermore, a monomer having a plurality of unsaturated groups can be selected as the monomer used for the polymer so that three-dimensional crosslinking can be performed. In addition, reactive functional groups such as epoxy groups, hydroxyl groups, amino groups, amide groups, and vinyl groups can be introduced into the molecular skeleton.

樹脂中にカルボキシル基が含まれる場合、樹脂中に含まれるカルボキシル基の量は酸当量で100〜2000が良く、100〜800が好ましく、100〜600がさらに好ましい。酸当量が低すぎると、溶媒または他の組成物との相溶性の低下やめっき前処理液耐性が低下する。酸当量が高すぎると剥離性が低下する。また、(a)単量体の組成比率は5〜70質量%が好ましい。   When a carboxyl group is contained in the resin, the amount of the carboxyl group contained in the resin is preferably 100 to 2000, preferably 100 to 800, and more preferably 100 to 600 in terms of acid equivalent. If the acid equivalent is too low, the compatibility with the solvent or other composition is lowered and the resistance to the plating pretreatment solution is lowered. If the acid equivalent is too high, the peelability is lowered. Further, the composition ratio of the monomer (a) is preferably 5 to 70% by mass.

樹脂組成物は、メイン樹脂(バインダー樹脂)として前記重合体樹脂を必須成分とし、オリゴマー、モノマー、フィラーや、その他の添加剤の少なくとも1種類を添加してもよい。メイン樹脂は、熱可塑的性質を持ったリニア型のポリマーが良い。流動性、結晶性などをコントロールするためにグラフトさせて枝分かれさせることもある。分子量としては、重量平均分子量で1,000〜500,000程度であり、5,000〜50,000が好ましい。重量平均分子量が小さいと膜の屈曲性やめっき核付け薬液耐性(耐酸性)が低下する。また分子量が大きいとアルカリ剥離性やドライフィルムにした場合の貼り付け性が悪くなる。さらに、めっき核付け薬液耐性向上やレーザー加工時の熱変形抑制、流動制御のために架橋点を導入してもよい。   The resin composition may contain the polymer resin as an essential component as a main resin (binder resin), and may contain at least one of oligomers, monomers, fillers, and other additives. The main resin is preferably a linear polymer having thermoplastic properties. In order to control fluidity and crystallinity, it may be branched by grafting. The molecular weight is about 1,000 to 500,000 in terms of weight average molecular weight, and preferably 5,000 to 50,000. When the weight average molecular weight is small, the flexibility of the film and the resistance to the plating nucleation solution (acid resistance) are lowered. On the other hand, when the molecular weight is large, the alkali peelability and the sticking property when a dry film is formed deteriorate. Furthermore, a crosslinking point may be introduced to improve resistance to plating nucleus chemicals, suppress thermal deformation during laser processing, and control flow.

モノマーやオリゴマーとしては、めっき核付け薬液への耐性やアルカリで容易に除去できるようなものであれば何でも良い。またドライフィルム(DFR)の貼り付け性を向上させるために粘着性付与材として可塑剤的に用いることが考えられる。さらに各種耐性をあげるために架橋剤を添加することが考えられる。具体的には、メチル(メタ)アクリレート、エチル(メタ)アクリレート、iso−プロピル(メタ)アクリレート、n−ブチル(メタ)アクリレート、sec−ブチル(メタ)アクリレート、tert−ブチル(メタ)アクリレート、2−ヒドロキシルエチル(メタ)アクリレート、2−ヒドロキシルプロピル(メタ)アクリレート類がある。また酢酸ビニル等のビニルアルコールのエステル類や(メタ)アクリロニトリル、スチレンまたは重合可能なスチレン誘導体等がある。また上記の重合性不飽和基を分子中に1個有するカルボン酸または酸無水物のみの重合によっても得ることが出来る。さらに、多官能性不飽和化合物を含んでも良い。上記のモノマーもしくはモノマーを反応させたオリゴマーのいずれでも良い。上記のモノマー以外に他の光重合性モノマーを2種類以上含むことも可能である。モノマーの例としては、1,6−ヘキサンジオールジ(メタ)アクリレート、1,4−シクロヘキサンジオールジ(メタ)アクリレート、またポリプロピレングリコールジ(メタ)アクリレート、ポリエチレングリコールジ(メタ)アクリレート、ポリオキシエチレンポリオキシプロピレングリコールジ(メタ)アクリレート等のポリオキシアルキレングリコールジ(メタ)アクリレート、2−ジ(p−ヒドロキシフェニル)プロパンジ(メタ)アクリレート、グリセロールトリ(メタ)アクリレート、ジペンタエリスリトールペンタ(メタ)アクリレート、トリメチロールプロパントリグリシジルエーテルトリ(メタ)アクリレート、ビスフェノールAジグリシジルエーテルトリ(メタ)アクリレート、2,2−ビス(4−メタクリロキシペンタエトキシフェニル)プロパン、ウレタン基を含有する多官能(メタ)アクリレート等がある。上記のモノマーもしくはモノマーを反応させたオリゴマーのいずれでも良い。   Any monomer or oligomer may be used as long as it is resistant to plating nucleation chemicals and can be easily removed with alkali. Further, in order to improve the sticking property of the dry film (DFR), it can be considered that it is used as a tackifier as a plasticizer. Further, it is conceivable to add a crosslinking agent in order to increase various resistances. Specifically, methyl (meth) acrylate, ethyl (meth) acrylate, iso-propyl (meth) acrylate, n-butyl (meth) acrylate, sec-butyl (meth) acrylate, tert-butyl (meth) acrylate, 2 -There are hydroxylethyl (meth) acrylates and 2-hydroxylpropyl (meth) acrylates. Further, there are esters of vinyl alcohol such as vinyl acetate, (meth) acrylonitrile, styrene or polymerizable styrene derivatives. It can also be obtained by polymerization of only a carboxylic acid or acid anhydride having one polymerizable unsaturated group in the molecule. Furthermore, a polyfunctional unsaturated compound may be included. Any of the above monomers or oligomers obtained by reacting the monomers may be used. In addition to the above monomers, it is possible to include two or more other photopolymerizable monomers. Examples of monomers include 1,6-hexanediol di (meth) acrylate, 1,4-cyclohexanediol di (meth) acrylate, polypropylene glycol di (meth) acrylate, polyethylene glycol di (meth) acrylate, polyoxyethylene Polyoxyalkylene glycol di (meth) acrylate such as polyoxypropylene glycol di (meth) acrylate, 2-di (p-hydroxyphenyl) propane di (meth) acrylate, glycerol tri (meth) acrylate, dipentaerythritol penta (meth) Acrylate, trimethylolpropane triglycidyl ether tri (meth) acrylate, bisphenol A diglycidyl ether tri (meth) acrylate, 2,2-bis (4-methacryloxy) Pointer ethoxyphenyl) propane, there is a polyfunctional (meth) acrylate containing urethane groups. Any of the above monomers or oligomers obtained by reacting the monomers may be used.

フィラーは特に限定されないが、シリカ、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、クレー、カオリン、酸化チタン、硫酸バリウム、アルミナ、酸化亜鉛、タルク、マイカ、ガラス、チタン酸カリウム、ワラストナイト、硫酸マグネシウム、ホウ酸アルミニウム、有機フィラー等が挙げられる。また、レジストの好ましい厚みは、0.1〜10μmと薄いため、フィラーサイズも小さいものが好ましい。平均粒径が小さく、粗粒をカットしたものを用いることが良いが、分散時に砕いたり、ろ過で粗粒を除去することもできる。   The filler is not particularly limited, but silica, aluminum hydroxide, magnesium hydroxide, calcium carbonate, clay, kaolin, titanium oxide, barium sulfate, alumina, zinc oxide, talc, mica, glass, potassium titanate, wollastonite, sulfuric acid Magnesium, aluminum borate, an organic filler, etc. are mentioned. Moreover, since the preferable thickness of a resist is as thin as 0.1-10 micrometers, the thing with a small filler size is preferable. Although it is preferable to use a material having a small average particle size and cut coarse particles, the coarse particles can be crushed during dispersion or removed by filtration.

その他の添加剤として、光重合性樹脂(光重合開始剤)、重合禁止剤、着色剤(染料、顔料、発色系顔料)、熱重合開始剤、エポキシやウレタンなどの架橋剤等が挙げられる。   Examples of other additives include a photopolymerizable resin (photopolymerization initiator), a polymerization inhibitor, a colorant (dye, pigment, coloring pigment), a thermal polymerization initiator, and a crosslinking agent such as epoxy and urethane.

次に説明する回路パターン形成工程では、樹脂皮膜23は、レーザー加工等されるため、レジスト材料にレーザーによるアブレーション性を付与することが必要である。レーザー加工機は、例えば、炭酸ガスレーザーやエキシマレーザー、UV−YAGレーザーなどが選定される。これらのレーザー加工機は種々の固有の波長を持っており、この波長に対してUV吸収率の高い材料にすることで、生産性を向上させることができる。そのなかでもUV−YAGレーザーは微細加工に適しており、レーザー波長は3倍高調波355nm、4倍高調波266nmであるため、レジスト材料(樹脂皮膜24の材料)としては、これらの波長に対して、UV吸収率が相対的に高いことが望ましい。UV吸収率が高くなるほど、レジスト24の加工がきれいに仕上がり、生産性の向上が図れる。もっとも、これに限らず、UV吸収率の相対的に低いレジスト材料を選定するほうがよい場合もあり得る。UV吸収率が低くなるほど、UV光がレジスト24を通過するので、その下の第2絶縁層23および第1絶縁層20の加工にUVエネルギーを集中させることができ、絶縁層20,23が加工しにくい材料である場合等に特に好ましい結果が得られる。このように、レジスト24のレーザー加工のしやすさ、絶縁層20,23のレーザー加工のしやすさ、およびこれらの関係等に応じて、レジスト材料を設計することが好ましい。   In the circuit pattern forming process to be described next, the resin film 23 is subjected to laser processing or the like. Therefore, it is necessary to impart a laser ablation property to the resist material. As the laser processing machine, for example, a carbon dioxide laser, an excimer laser, a UV-YAG laser, or the like is selected. These laser processing machines have various intrinsic wavelengths, and productivity can be improved by using a material having a high UV absorption rate for these wavelengths. Among them, the UV-YAG laser is suitable for microfabrication, and the laser wavelength is 3rd harmonic 355 nm and 4th harmonic 266 nm. Therefore, as a resist material (material of the resin film 24), these wavelengths are used. Therefore, it is desirable that the UV absorption rate is relatively high. The higher the UV absorption rate, the finer the processing of the resist 24 is, and the productivity can be improved. However, the present invention is not limited to this, and it may be better to select a resist material having a relatively low UV absorption rate. The lower the UV absorption rate, the more UV light passes through the resist 24. Therefore, the UV energy can be concentrated on the processing of the second insulating layer 23 and the first insulating layer 20 thereunder, and the insulating layers 20, 23 are processed. Particularly favorable results can be obtained when the material is difficult to form. Thus, it is preferable to design the resist material according to the ease of laser processing of the resist 24, the ease of laser processing of the insulating layers 20 and 23, and their relationship.

<回路パターン形成工程>
次に、図2Fに示すように、樹脂皮膜24の上面(外表面)から少なくとも該樹脂皮膜24の厚みと第2絶縁層23の厚みとの合計値(以下「合計厚み」と記す場合がある)以上の所定の深さ及び所定の形状を有する溝及び/又は孔を形成することにより回路パターン25を形成する(回路パターン形成工程)。回路パターン25は、レーザー加工、切削加工又は型押加工等により形成される。また、回路パターン25の溝は、主として配線27a(図1参照)用の溝であり、回路パターン25の孔は、例えば電極用パッド部27b(図1参照)用の孔である。また、状況に応じて、回路パターン25は、層間接続用孔(すでに金属柱形成工程で金属柱22が形成された孔21とは別の層間接続用孔)を含んでもよい。この場合において、合計厚みの分だけ回路パターン25を形成した場合は、図2Fに示すように、第1絶縁層20は掘り込まれず、第1絶縁層20の外表面(上面)に回路パターン25が載った状態となる。一方、合計厚みの分を超えて回路パターン25を形成した場合には、第2実施形態の図3Fや第3実施形態の図4Fに示すように、第1絶縁層20が掘り込まれて、第1絶縁層20の外表面(上面)に回路パターン25が埋設された状態となる。
<Circuit pattern formation process>
Next, as shown in FIG. 2F, a total value (hereinafter referred to as “total thickness”) of at least the thickness of the resin film 24 and the thickness of the second insulating layer 23 from the upper surface (outer surface) of the resin film 24 may be described. ) The circuit pattern 25 is formed by forming grooves and / or holes having the above predetermined depth and predetermined shape (circuit pattern forming step). The circuit pattern 25 is formed by laser processing, cutting processing, embossing processing, or the like. The groove of the circuit pattern 25 is mainly a groove for the wiring 27a (see FIG. 1), and the hole of the circuit pattern 25 is, for example, a hole for the electrode pad portion 27b (see FIG. 1). Further, depending on the situation, the circuit pattern 25 may include an interlayer connection hole (an interlayer connection hole different from the hole 21 in which the metal column 22 has already been formed in the metal column forming step). In this case, when the circuit pattern 25 is formed by the total thickness, the first insulating layer 20 is not dug and the circuit pattern 25 is formed on the outer surface (upper surface) of the first insulating layer 20 as shown in FIG. 2F. Will be put on. On the other hand, when the circuit pattern 25 is formed exceeding the total thickness, as shown in FIG. 3F of the second embodiment and FIG. 4F of the third embodiment, the first insulating layer 20 is dug, The circuit pattern 25 is embedded in the outer surface (upper surface) of the first insulating layer 20.

回路パターン25における配線27a用の溝の幅は特に限定されない。なお、レーザー加工を用いた場合には線幅20μm以下のような微細な溝も容易に形成できる。   The width of the groove for the wiring 27a in the circuit pattern 25 is not particularly limited. When laser processing is used, a fine groove having a line width of 20 μm or less can be easily formed.

回路パターン25を形成する方法は特に限定されない。具体的には、レーザー加工、ダイシング加工等による切削加工、型押加工等が用いられる。高精度の微細な回路パターン25を形成するためには、レーザー加工が好ましい。レーザー加工によれば、レーザーの出力(エネルギー又はパワー)を制御することにより、第1絶縁層20の掘り込み深さ等を容易に調整することができる。また、型押加工としては、例えば、ナノインプリントの分野において用いられるような微細樹脂型による型押加工が好ましく用いられ得る。   The method for forming the circuit pattern 25 is not particularly limited. Specifically, cutting by laser processing, dicing processing, etc., embossing, etc. are used. In order to form the highly accurate fine circuit pattern 25, laser processing is preferable. According to laser processing, the digging depth and the like of the first insulating layer 20 can be easily adjusted by controlling the output (energy or power) of the laser. As the embossing, for example, embossing with a fine resin mold used in the field of nanoimprinting can be preferably used.

このように所定の回路パターン25を形成することにより、後に無電解メッキ膜が付与されて第2電気回路27が形成される部分が規定される。   By forming the predetermined circuit pattern 25 in this way, a portion where the electroless plating film is provided later and the second electric circuit 27 is formed is defined.

なお、第2実施形態を示す図3Fは、この回路パターン形成工程で、回路パターン25の底面から、先の金属柱形成工程で形成された金属柱22の頂部が露出し、かつ突出するように回路パターン25を形成した場合を示している。これは、後述するように、レーザー加工により第1絶縁層20を掘り込んだときに、第1絶縁層20を構成する樹脂等は容易に除去され得るが、金属柱22を構成するメッキ金属は除去され難いことにより起る。   In FIG. 3F showing the second embodiment, the top of the metal pillar 22 formed in the previous metal pillar forming process is exposed and protrudes from the bottom surface of the circuit pattern 25 in this circuit pattern forming process. The case where the circuit pattern 25 is formed is shown. As will be described later, when the first insulating layer 20 is dug by laser processing, the resin or the like constituting the first insulating layer 20 can be easily removed, but the plating metal constituting the metal pillar 22 is Caused by being difficult to remove.

<触媒被着工程>
次に、図2Gに示すように、樹脂皮膜24の表面及び回路パターン25の表面にメッキ触媒26を被着させる(触媒被着工程)。つまり、回路パターン25が形成された樹脂皮膜24及び絶縁層30の表面、及び回路パターン25が形成されなかった樹脂皮膜24及び絶縁層30の表面の全体にメッキ触媒26を被着するのである。なお、後述する無電解メッキの観点からは、金属柱22の表面にわざわざメッキ触媒26を被着させる必要はないが、樹脂皮膜24及び絶縁層30の全体にメッキ触媒26を被着させることで作業の容易化が図られる。ここで、メッキ触媒26は、その前駆体を含む概念である。
<Catalyst deposition process>
Next, as shown in FIG. 2G, a plating catalyst 26 is deposited on the surface of the resin film 24 and the surface of the circuit pattern 25 (catalyst deposition step). That is, the plating catalyst 26 is deposited on the entire surface of the resin film 24 and the insulating layer 30 on which the circuit pattern 25 is formed and on the entire surface of the resin film 24 and the insulating layer 30 on which the circuit pattern 25 is not formed. In addition, from the viewpoint of electroless plating described later, it is not necessary to apply the plating catalyst 26 to the surface of the metal column 22, but the plating catalyst 26 is applied to the entire resin film 24 and the insulating layer 30. The work is facilitated. Here, the plating catalyst 26 is a concept including its precursor.

メッキ触媒26は、後述するメッキ工程において無電解メッキ膜を形成したい部分のみに該メッキ膜を形成させるために予め付与される触媒である。メッキ触媒26としては、無電解メッキ用の触媒として知られたものであれば特に限定なく用いられ得る。また、予めメッキ触媒26の前駆体を被着させ、樹脂皮膜24の除去後にメッキ触媒26を生成させてもよい。メッキ触媒26の具体例としては、例えば、金属パラジウム(Pd)、白金(Pt)、銀(Ag)等の他、これらを生成させるような前駆体等が挙げられる。   The plating catalyst 26 is a catalyst that is applied in advance in order to form the plating film only in a portion where it is desired to form the electroless plating film in a plating process described later. The plating catalyst 26 can be used without particular limitation as long as it is known as a catalyst for electroless plating. Alternatively, the precursor of the plating catalyst 26 may be deposited in advance, and the plating catalyst 26 may be generated after the resin film 24 is removed. Specific examples of the plating catalyst 26 include, for example, metal palladium (Pd), platinum (Pt), silver (Ag), and the like, and precursors that generate these.

メッキ触媒26を被着させる方法としては、例えば、pH1〜3の酸性条件下で処理される酸性Pd−Snコロイド溶液で処理した後、酸溶液で処理するような方法が挙げられる。より具体的には次のような方法が挙げられる。   Examples of the method of depositing the plating catalyst 26 include a method of treating with an acidic Pd—Sn colloid solution treated under acidic conditions of pH 1 to 3 and then treating with an acid solution. More specifically, the following methods can be mentioned.

はじめに、回路パターン25が形成された樹脂皮膜24及び絶縁層30の表面に付着している油分等を界面活性剤の溶液(クリーナー・コンディショナー)中で所定の時間湯洗する。次に、必要に応じて、過硫酸ナトリウム−硫酸系のソフトエッチング剤でソフトエッチング処理する。そして、pH1〜2の硫酸水溶液や塩酸水溶液等の酸性溶液中でさらに酸洗する。次に、濃度0.1%程度の塩化第一錫水溶液等を主成分とするプリディップ液に浸漬して樹脂皮膜24及び絶縁層30の表面に塩化物イオンを吸着させるプリディップ処理を行う。その後、塩化第一錫と塩化パラジウムを含む、pH1〜3の酸性Pd−Snコロイド等の酸性触媒金属コロイド溶液にさらに浸漬することによりPd及びSnを凝集させて吸着させる。そして、吸着した塩化第一錫と塩化パラジウムとの間で、酸化還元反応(SnCl+PdCl→SnCl+Pd↓)を起こさせる。これによりメッキ触媒26である金属パラジウムが析出する。 First, the resin film 24 on which the circuit pattern 25 is formed and the oil adhering to the surface of the insulating layer 30 are washed with hot water in a surfactant solution (cleaner / conditioner) for a predetermined time. Next, if necessary, a soft etching treatment is performed with a sodium persulfate-sulfuric acid based soft etching agent. And it pickles further in acidic solutions, such as sulfuric acid aqueous solution of pH 1-2, and aqueous hydrochloric acid. Next, a pre-dip treatment is performed in which chloride ions are adsorbed on the surfaces of the resin film 24 and the insulating layer 30 by immersing in a pre-dip solution mainly containing a stannous chloride aqueous solution having a concentration of about 0.1%. Thereafter, Pd and Sn are aggregated and adsorbed by further dipping in an acidic catalytic metal colloid solution such as acidic Pd—Sn colloid having pH 1 to 3 containing stannous chloride and palladium chloride. Then, an oxidation-reduction reaction (SnCl 2 + PdCl 2 → SnCl 4 + Pd ↓) is caused between the adsorbed stannous chloride and palladium chloride. As a result, metallic palladium as the plating catalyst 26 is deposited.

なお、酸性触媒金属コロイド溶液としては、公知の酸性Pd−Snコロイドキャタリスト溶液等が使用でき、酸性触媒金属コロイド溶液を用いた市販のメッキプロセスを用いてもよい。このようなプロセスは、例えば、ローム&ハース電子材料社からシステム化されて販売されている。   In addition, as an acidic catalyst metal colloid solution, a well-known acidic Pd-Sn colloid catalyst solution etc. can be used, and the commercially available plating process using an acidic catalyst metal colloid solution may be used. Such a process is systematized and sold by, for example, Rohm & Haas Electronic Materials.

このような触媒被着処理により、図2Gに示したように、樹脂皮膜24の表面及び回路パターン25の表面にメッキ触媒26を被着させることができる。   By such a catalyst deposition process, the plating catalyst 26 can be deposited on the surface of the resin film 24 and the surface of the circuit pattern 25 as shown in FIG. 2G.

<皮膜除去工程>
次に、図2Hに示すように、樹脂皮膜24を絶縁層30(より具体的には第2絶縁層23)から除去する(皮膜除去工程)。つまり、樹脂皮膜24が可溶型の樹脂でなる場合は、有機溶剤やアルカリ溶液を用いて樹脂皮膜24を溶解し、絶縁層30の表面から除去する。また、樹脂皮膜24が膨潤性の樹脂でなる場合は、所定の液体を用いて樹脂皮膜24を膨潤させ、絶縁層30の表面から剥離して除去する。
<Film removal process>
Next, as shown in FIG. 2H, the resin film 24 is removed from the insulating layer 30 (more specifically, the second insulating layer 23) (film removal step). That is, when the resin film 24 is made of a soluble resin, the resin film 24 is dissolved using an organic solvent or an alkaline solution and removed from the surface of the insulating layer 30. When the resin film 24 is made of a swellable resin, the resin film 24 is swollen using a predetermined liquid, and is peeled off from the surface of the insulating layer 30 and removed.

この皮膜除去工程によれば、絶縁層30において回路パターン25が形成された部分の表面のみにメッキ触媒26を残留させることができる。一方、樹脂皮膜24の表面に被着されたメッキ触媒26は、樹脂皮膜24と共に絶縁層30から除去される。ここで、絶縁層30から除去されたメッキ触媒26が飛散して絶縁層30の表面に再被着することを防ぐ観点から、樹脂皮膜24は、絶縁層30から除去されるときにバラバラに崩壊することなく全体が連続したまま除去され得るものが好ましい。   According to this film removal step, the plating catalyst 26 can be left only on the surface of the insulating layer 30 where the circuit pattern 25 is formed. On the other hand, the plating catalyst 26 deposited on the surface of the resin film 24 is removed from the insulating layer 30 together with the resin film 24. Here, from the viewpoint of preventing the plating catalyst 26 removed from the insulating layer 30 from scattering and re-depositing on the surface of the insulating layer 30, the resin film 24 collapses apart when removed from the insulating layer 30. It is preferable that the whole can be removed without being continuous.

樹脂皮膜24を溶解又は膨潤させる液体としては、回路基板10、絶縁層30及びメッキ触媒26を実質的に分解や溶解させることなく、樹脂皮膜24が容易に絶縁層30から溶解除去又は剥離除去され得る程度に溶解又は膨潤させ得る液体であれば特に限定なく用いられ得る。このような樹脂皮膜除去用液体は、樹脂皮膜24の種類や厚み等により適宜選択され得る。具体的には、例えば、レジスト樹脂として、光硬化性エポキシ樹脂を用いた場合には、有機溶剤、又はアルカリ水溶液のレジスト除去剤等が用いられる。また、例えば、樹脂皮膜24がジエン系エラストマー、アクリル系エラストマー、及びポリエステル系エラストマーのようなエラストマーから形成されている場合、あるいは、樹脂皮膜24として、(a)分子中に重合性不飽和基を少なくとも1個有するカルボン酸又は酸無水物の少なくとも1種類以上の単量体と、(b)(a)単量体と重合しうる少なくとも1種類以上の単量体と、を重合させることで得られる重合体樹脂、又はこの重合体樹脂を含む樹脂組成物である場合、あるいは、前述のカルボキシル基含有アクリル系樹脂から形成されている場合には、例えば、1〜10%程度の濃度の水酸化ナトリウム水溶液等のアルカリ水溶液が好ましく用いられ得る。   As the liquid for dissolving or swelling the resin film 24, the resin film 24 is easily dissolved or removed from the insulating layer 30 without substantially decomposing or dissolving the circuit board 10, the insulating layer 30, and the plating catalyst 26. Any liquid that can be dissolved or swollen to the extent possible can be used without particular limitation. Such a resin film removing liquid can be appropriately selected depending on the type and thickness of the resin film 24. Specifically, for example, when a photocurable epoxy resin is used as the resist resin, an organic solvent, a resist remover in an alkaline aqueous solution, or the like is used. For example, when the resin film 24 is formed of an elastomer such as a diene elastomer, an acrylic elastomer, and a polyester elastomer, or as the resin film 24, (a) a polymerizable unsaturated group is included in the molecule. It is obtained by polymerizing at least one monomer of carboxylic acid or acid anhydride having at least one and at least one monomer that can be polymerized with (b) (a) monomer. In the case of a polymer resin to be produced, or a resin composition containing this polymer resin, or formed from the aforementioned carboxyl group-containing acrylic resin, for example, hydroxylation at a concentration of about 1 to 10% An aqueous alkali solution such as an aqueous sodium solution can be preferably used.

なお、触媒被着工程において上述したような酸性条件で処理するメッキプロセスを用いた場合には、樹脂皮膜24が、酸性条件下においては膨潤度が60%以下、好ましくは40%以下であり、アルカリ性条件下では膨潤度が50%以上であるような、例えば、ジエン系エラストマー、アクリル系エラストマー、及びポリエステル系エラストマーのようなエラストマーから形成されていること、あるいは、(a)分子中に重合性不飽和基を少なくとも1個有するカルボン酸又は酸無水物の少なくとも1種類以上の単量体と、(b)(a)単量体と重合しうる少なくとも1種類以上の単量体と、を重合させることで得られる重合体樹脂、又はこの重合体樹脂を含む樹脂組成物から形成されていること、あるいは、前述のカルボキシル基含有アクリル系樹脂から形成されていることが好ましい。このような樹脂皮膜は、pH11〜14、好ましくはpH12〜14であるようなアルカリ水溶液、例えば、1〜10%程度の濃度の水酸化ナトリウム水溶液等に浸漬等することにより、容易に溶解又は膨潤し、溶解除去又は剥離除去される。なお、溶解性又は剥離性を高めるために、浸漬中に超音波照射してもよい。また、必要に応じて軽い力で引き剥がすことにより除去してもよい。   In the case of using a plating process that is performed under acidic conditions as described above in the catalyst deposition step, the resin film 24 has a swelling degree of 60% or less, preferably 40% or less under acidic conditions. It is formed of an elastomer such as a diene elastomer, an acrylic elastomer, and a polyester elastomer that has a degree of swelling of 50% or more under alkaline conditions, or (a) polymerizable in the molecule. Polymerizing at least one monomer of carboxylic acid or acid anhydride having at least one unsaturated group and at least one monomer capable of polymerizing with (b) (a) monomer Or a resin composition containing this polymer resin, or the aforementioned carboxyl group-containing active polymer. It is preferably formed from Le resin. Such a resin film is easily dissolved or swelled by being immersed in an alkaline aqueous solution having a pH of 11 to 14, preferably a pH of 12 to 14, such as a sodium hydroxide aqueous solution having a concentration of about 1 to 10%. Then, it is removed by dissolution or peeling. In addition, in order to improve solubility or peelability, you may irradiate with an ultrasonic wave during immersion. Moreover, you may remove by peeling with a light force as needed.

樹脂皮膜24を除去させる方法としては、例えば、樹脂皮膜除去用液体に、樹脂皮膜24で被覆された絶縁層30を所定の時間浸漬する方法等が挙げられる。また、剥離除去性又は溶解除去性を高めるために、浸漬中に超音波照射すること等が特に好ましい。なお、剥離除去又は溶解除去し難い場合等には、例えば、必要に応じて軽い力で引き剥がしてもよい。   Examples of the method of removing the resin film 24 include a method of immersing the insulating layer 30 covered with the resin film 24 in a resin film removal liquid for a predetermined time. Moreover, in order to improve peeling removal property or melt | dissolution removal property, it is especially preferable to irradiate with an ultrasonic wave during immersion. In addition, when it is difficult to remove or remove, for example, it may be peeled off with a light force as necessary.

<メッキ工程>
次に、図2Iに示すように、絶縁層30に無電解メッキを施すことにより、メッキ触媒26が残留する回路パターン25の部分及び金属柱22の露出部分に無電解メッキ膜を形成して前記絶縁層30(つまり第1絶縁層20及び第2絶縁層23)に第2電気回路27を形成する。併せて、この絶縁層30の第2回路27と回路基板10の第1回路11とを前記金属柱22を介して層間接続する(メッキ工程)。このような無電解メッキ処置により、回路パターン25が形成された部分のみに精度よく無電解メッキ膜が析出する。
<Plating process>
Next, as shown in FIG. 2I, electroless plating is performed on the insulating layer 30 to form an electroless plating film on the portion of the circuit pattern 25 where the plating catalyst 26 remains and on the exposed portion of the metal pillar 22. A second electric circuit 27 is formed on the insulating layer 30 (that is, the first insulating layer 20 and the second insulating layer 23). At the same time, the second circuit 27 of the insulating layer 30 and the first circuit 11 of the circuit board 10 are interlayer-connected via the metal pillar 22 (plating process). By such electroless plating treatment, the electroless plating film is deposited with high precision only on the portion where the circuit pattern 25 is formed.

無電解メッキ処理の方法としては、部分的にメッキ触媒26が被着された絶縁層30を無電解メッキ液に浸漬して、メッキ触媒26が被着された部分のみに無電解メッキ膜を析出させるような方法が用いられ得る。   As an electroless plating method, the insulating layer 30 partially coated with the plating catalyst 26 is immersed in an electroless plating solution, and an electroless plated film is deposited only on the portion where the plating catalyst 26 is deposited. Such a method can be used.

無電解メッキに用いられる金属としては、例えば、銅(Cu)、ニッケル(Ni)、コバルト(Co)、アルミニウム(Al)等が挙げられる。これらのうちでは、Cuを主成分とするメッキが導電性に優れている点から好ましい。また、Niを含む場合には、耐食性や、はんだとの密着性に優れる点から好ましい。   Examples of the metal used for electroless plating include copper (Cu), nickel (Ni), cobalt (Co), and aluminum (Al). Of these, plating mainly composed of Cu is preferable because of its excellent conductivity. Moreover, when Ni is included, it is preferable from the point which is excellent in corrosion resistance and adhesiveness with a solder.

無電解メッキ膜の膜厚は、特に限定されない。具体的には、例えば、0.1〜10μm、さらには1〜5μm程度であることが好ましい。   The film thickness of the electroless plating film is not particularly limited. Specifically, for example, it is preferably about 0.1 to 10 μm, more preferably about 1 to 5 μm.

メッキ工程により、絶縁層30の表面のメッキ触媒26が残留する部分のみに無電解メッキ膜が析出する。そのために、第2回路27を形成したい部分のみに精度よく導体層を形成することができる。一方、回路パターン25を形成していない部分に対する無電解メッキ膜の析出を抑制することができる。したがって、狭いピッチ間隔で線幅が狭いような微細な配線27aを複数本形成するような場合でも、隣接する配線27a間に不要なメッキ膜が残らない。そのために、短絡の発生やマイグレーションの発生を抑制することができる。   Through the plating process, an electroless plating film is deposited only on the portion of the surface of the insulating layer 30 where the plating catalyst 26 remains. Therefore, the conductor layer can be formed with high precision only in the portion where the second circuit 27 is to be formed. On the other hand, the deposition of the electroless plating film on the portion where the circuit pattern 25 is not formed can be suppressed. Therefore, even when a plurality of fine wirings 27a having a narrow line width and a narrow pitch are formed, an unnecessary plating film does not remain between the adjacent wirings 27a. Therefore, the occurrence of a short circuit and the occurrence of migration can be suppressed.

このようなメッキ工程により、絶縁層30の表面のレーザー加工された部分のみに無電解メッキ膜を析出させることができる。これにより、絶縁層30の表面に新たに第2回路27が形成されると共に、この絶縁層30の第2回路27と回路基板10の第1回路11とが、層間接続用孔21ないし金属柱22を介して層間接続される。   By such a plating process, the electroless plating film can be deposited only on the laser processed portion of the surface of the insulating layer 30. As a result, a second circuit 27 is newly formed on the surface of the insulating layer 30, and the second circuit 27 of the insulating layer 30 and the first circuit 11 of the circuit board 10 are connected to the interlayer connection hole 21 or the metal pillar. Interlayer connection is made via 22.

このような工程を経てあるいは繰り返すことにより、図1に示したような、絶縁層30の表面に第2回路27を有する多層回路基板1が製造される。そして、この多層回路基板1においては、各層において電気回路11,27と層間接続用孔21とが相互に接続していると共に、各層の電気回路11,27同士が層間接続用孔21を介して層間接続している。   Through such a process or by repeating, the multilayer circuit board 1 having the second circuit 27 on the surface of the insulating layer 30 as shown in FIG. 1 is manufactured. In the multilayer circuit board 1, the electrical circuits 11 and 27 and the interlayer connection holes 21 are connected to each other in each layer, and the electrical circuits 11 and 27 in each layer are connected to each other through the interlayer connection holes 21. Interlayer connection.

本実施形態で説明した製造方法を用いれば、絶縁層30に対する回路パターン25の深さを調整することにより、第2回路27の膜厚や深さを自由に調整できる。例えば、第2回路27を絶縁層30の深い部分に形成することや、複数の第2回路27を相互に深さの異なる位置に形成することができる。また、絶縁層30の深い部分に第2回路27を形成することにより、厚みの厚い回路27を形成することができる。厚膜の回路は断面積が大きいために、高い強度及び電気容量を有する。   By using the manufacturing method described in this embodiment, the film thickness and depth of the second circuit 27 can be freely adjusted by adjusting the depth of the circuit pattern 25 with respect to the insulating layer 30. For example, the second circuit 27 can be formed in a deep portion of the insulating layer 30, or the plurality of second circuits 27 can be formed at positions having different depths. Further, by forming the second circuit 27 in a deep portion of the insulating layer 30, the thick circuit 27 can be formed. A thick film circuit has a high cross-sectional area, and thus has high strength and electric capacity.

本実施形態の製造方法においては、回路パターン25を形成する前の第1絶縁層形成工程と孔形成工程と金属柱形成工程とにより、予め層間接続用孔21だけをメッキ金属で充填するので、第2回路27の過剰な導体形成を気にすることなく、層間接続用孔21の金属充填を時間をかけて十分に行うことができる。また、層間接続用孔21の金属充填時には、回路パターン25がまだ形成されていないので、メッキ膜が回路パターン側から成長してくることがなく、ボイドの発生が抑制された良好な金属充填が実現する。そして、層間接続用孔21の金属充填を完了した後に、第2絶縁層形成工程と皮膜形成工程と回路パターン形成工程と触媒被着工程と皮膜除去工程とメッキ工程とにより、アディティブ法で第2回路27の導体形成を行うので、短時間で微細な導体を精度よく形成することができ、第2回路27に導体を過剰に形成することが回避される。以上により、微細な回路パターン25と層間接続用孔21とが混在していても、アディティブ法を良好に適用しつつ、ビルドアップ法により多層回路基板1を支障なく製造することができる。   In the manufacturing method of the present embodiment, only the interlayer connection holes 21 are filled with the plating metal in advance by the first insulating layer forming step, the hole forming step, and the metal pillar forming step before the circuit pattern 25 is formed. Without worrying about excessive conductor formation in the second circuit 27, the metal filling of the interlayer connection hole 21 can be sufficiently performed over time. In addition, since the circuit pattern 25 is not yet formed when the interlayer connection hole 21 is filled with metal, the plating film does not grow from the circuit pattern side, and good metal filling with suppressed generation of voids is achieved. Realize. Then, after the metal filling of the interlayer connection hole 21 is completed, the second insulating layer forming process, the film forming process, the circuit pattern forming process, the catalyst deposition process, the film removing process, and the plating process are performed by the additive method. Since the conductor of the circuit 27 is formed, a fine conductor can be formed with high accuracy in a short time, and excessive formation of the conductor in the second circuit 27 is avoided. As described above, even if the fine circuit pattern 25 and the interlayer connection hole 21 are mixed, the multilayer circuit board 1 can be manufactured without any trouble by the build-up method while applying the additive method satisfactorily.

本実施形態の製造方法においては、第1絶縁層20の外表面に第2絶縁層23を形成し、第2絶縁層23の外表面に樹脂皮膜24を形成し、少なくとも樹脂皮膜24の厚みと第2絶縁層23の厚みとの合計値以上の深さの回路パターン25を形成した後、樹脂皮膜24を除去するので、回路パターン25の部分は必ず第2絶縁層23が加工されて除去されていることになる。したがって、回路パターン25の底面は第2絶縁層23の外表面より掘り下げられた位置に位置し、第2回路27を構成する導体層は第2絶縁層23の外表面に一部又は全部が埋設される状態となる。その結果、導体層の厚みを大きくできて、第2回路27の機械的強度を確保できる。また、導体層の第2絶縁層23からの突出量をなくす又は減らすことができて、第2回路27を保護すること、第2回路27の絶縁層30からの脱落を抑制すること、回路形成面に生じる凹凸をなくす又は減らすことが可能となる。   In the manufacturing method of the present embodiment, the second insulating layer 23 is formed on the outer surface of the first insulating layer 20, the resin film 24 is formed on the outer surface of the second insulating layer 23, and at least the thickness of the resin film 24 is Since the resin film 24 is removed after the circuit pattern 25 having a depth equal to or greater than the total value of the thickness of the second insulating layer 23 is formed, the portion of the circuit pattern 25 is always removed by processing the second insulating layer 23. Will be. Accordingly, the bottom surface of the circuit pattern 25 is located at a position dug down from the outer surface of the second insulating layer 23, and the conductor layer constituting the second circuit 27 is partially or entirely embedded in the outer surface of the second insulating layer 23. It will be in a state to be. As a result, the thickness of the conductor layer can be increased, and the mechanical strength of the second circuit 27 can be ensured. Further, the protruding amount of the conductor layer from the second insulating layer 23 can be eliminated or reduced, the second circuit 27 can be protected, the second circuit 27 can be prevented from falling off the insulating layer 30, and the circuit can be formed. It is possible to eliminate or reduce the unevenness generated on the surface.

本実施形態の製造方法においては、金属柱形成工程で、露出させた第1の電気回路11から無電解メッキによりメッキ膜を成長させることにより、層間接続用孔21をメッキ金属で充填することができる。導体である電気回路11を、無電解メッキのメッキ核に利用するので、合理的に金属柱22を形成できる。   In the manufacturing method of this embodiment, the interlayer connection hole 21 can be filled with a plating metal by growing a plating film from the exposed first electric circuit 11 by electroless plating in the metal column forming step. it can. Since the electric circuit 11 which is a conductor is used for a plating nucleus of electroless plating, the metal pillar 22 can be rationally formed.

また、本実施形態の製造方法においては、金属柱形成工程で、第1絶縁層20の表面、層間接続用孔21の内壁面、及び露出させた第1の電気回路11の表面にメッキ触媒25を被着させ、メッキ触媒被着部に無電解メッキを施した後、電解メッキを施すことにより、層間接続用孔21をメッキ金属で充填し、その後、第1絶縁層20の表面を含む第1絶縁層20の外表面側に析出したメッキ金属を除去してもよい。第1絶縁層20の表面を含む第1絶縁層20の外表面側に形成した無電解メッキ層を、電解メッキで必要な給電層として利用するので、合理的に金属柱22を形成できる。   In the manufacturing method of the present embodiment, the plating catalyst 25 is formed on the surface of the first insulating layer 20, the inner wall surface of the interlayer connection hole 21, and the exposed surface of the first electric circuit 11 in the metal column forming step. After the electroless plating is applied to the plating catalyst coating portion, the electroplating is performed to fill the interlayer connection hole 21 with the plating metal, and then the first insulating layer 20 including the surface of the first insulating layer 20 is deposited. The plating metal deposited on the outer surface side of the insulating layer 20 may be removed. Since the electroless plating layer formed on the outer surface side of the first insulating layer 20 including the surface of the first insulating layer 20 is used as a power feeding layer necessary for electrolytic plating, the metal pillars 22 can be rationally formed.

本実施形態の製造方法においては、樹脂皮膜24は、所定の液体で溶解又は膨潤することにより第2絶縁層23(あるいは絶縁層30)から溶解除去又は剥離除去が可能な樹脂皮膜であることが好ましい。このような樹脂皮膜24を用いることにより、第2絶縁層23の表面から樹脂皮膜24を容易かつ良好に溶解除去又は剥離除去することができる。樹脂皮膜24を除去するときに樹脂皮膜24を崩壊させると、その樹脂皮膜24に被着したメッキ触媒26が飛散し、飛散したメッキ触媒26が絶縁層30に再被着してその部分に不要なメッキ膜が形成される問題がある。絶縁層30表面から樹脂皮膜24を容易かつ良好に除去できるから、そのような問題が防止できる。   In the manufacturing method of the present embodiment, the resin film 24 is a resin film that can be dissolved or removed from the second insulating layer 23 (or the insulating layer 30) by dissolving or swelling with a predetermined liquid. preferable. By using such a resin film 24, the resin film 24 can be easily and satisfactorily removed or removed from the surface of the second insulating layer 23. If the resin film 24 is collapsed when the resin film 24 is removed, the plating catalyst 26 deposited on the resin film 24 scatters, and the scattered plating catalyst 26 is re-deposited on the insulating layer 30 and is unnecessary in that portion. There is a problem that a thick plating film is formed. Since the resin film 24 can be easily and satisfactorily removed from the surface of the insulating layer 30, such a problem can be prevented.

本実施形態の製造方法により製造された多層回路基板1は、微細な回路パターン25と層間接続用孔21とが混在していても、層間接続用孔21の金属充填が十分かつ良好に行われて、回路11,27と層間接続用孔21との接続が良好で、かつ回路27部分の過剰な導体形成が回避されて、短絡等が起り難い多層回路基板1が得られる。したがって、アディティブ法を良好に適用しつつ、ビルドアップ法により多層回路基板1を支障なく製造することができる。その結果、形状精度の高い電気回路27が形成された多層回路基板1が提供される。このような多層回路基板1の製造方法を用いることにより、配線27aの幅及び配線27aの間隔が狭いICサブストレート、携帯電話用プリント配線板、立体回路基板等の用途に用いられる多層回路基板1を製造することができる。   In the multilayer circuit board 1 manufactured by the manufacturing method of the present embodiment, even when the fine circuit pattern 25 and the interlayer connection hole 21 are mixed, the metal filling of the interlayer connection hole 21 is sufficiently and satisfactorily performed. Thus, the connection between the circuits 11 and 27 and the interlayer connection hole 21 is good, and excessive conductor formation in the circuit 27 portion is avoided, so that the multilayer circuit board 1 in which a short circuit or the like hardly occurs is obtained. Therefore, the multilayer circuit board 1 can be manufactured without any problem by the build-up method while applying the additive method satisfactorily. As a result, the multilayer circuit board 1 on which the electric circuit 27 with high shape accuracy is formed is provided. By using such a method of manufacturing the multilayer circuit board 1, the multilayer circuit board 1 used for applications such as an IC substrate, a printed wiring board for a mobile phone, a three-dimensional circuit board, etc., in which the width of the wiring 27a and the distance between the wirings 27a are narrow. Can be manufactured.

なお、多層回路基板の製造方法においては、樹脂皮膜24に蛍光性物質を含有させることにより、上述した皮膜除去工程の後、検査対象面に紫外光や近紫外光を照射することによる蛍光性物質からの発光を用いて皮膜除去不良を検査することができる。本実施形態の多層回路基板の製造方法においては、配線27aの線幅及び配線27aの間隔が極端に小さい金属配線27aを形成することができる。このような場合においては、例えば、隣接する金属配線27a間の樹脂皮膜24が完全に除去されずに残留することが懸念される。金属配線27a間に樹脂皮膜24が残留した場合には、その部分にメッキ膜が形成されてしまい、マイグレーションや短絡の原因になり得る。このような場合、樹脂皮膜24に蛍光性物質を含有させ、皮膜除去工程の後、皮膜除去面に所定の発光源を照射して皮膜24が残留している部分のみを蛍光性物質により発光させることにより、皮膜除去不良の有無や皮膜除去不良の箇所を検査することができる。   In the method of manufacturing the multilayer circuit board, the fluorescent material is obtained by irradiating the surface to be inspected with ultraviolet light or near ultraviolet light after the above-described film removing step by containing the fluorescent material in the resin film 24. The film removal failure can be inspected using the luminescence from In the method for manufacturing a multilayer circuit board according to the present embodiment, the metal wiring 27a having an extremely small line width of the wiring 27a and an interval between the wirings 27a can be formed. In such a case, for example, there is a concern that the resin film 24 between the adjacent metal wirings 27a may remain without being completely removed. When the resin film 24 remains between the metal wirings 27a, a plating film is formed in that portion, which may cause migration or a short circuit. In such a case, the resin film 24 is made to contain a fluorescent substance, and after the film removal step, the film removal surface is irradiated with a predetermined light emission source so that only the portion where the film 24 remains is caused to emit light. Thus, it is possible to inspect the presence or absence of film removal failure and the location of film removal failure.

本検査工程に用いられる樹脂皮膜24に含有させ得る蛍光性物質は、所定の光源により光を照射することにより発光特性を示すものであればとくに限定されない。その具体例としては、例えば、Fluoresceine、Eosine、Pyronine G等が挙げられる。   The fluorescent substance that can be contained in the resin film 24 used in this inspection process is not particularly limited as long as it exhibits light emission characteristics when irradiated with light from a predetermined light source. Specific examples thereof include Fluoresceine, Eosine, Pyroline G, and the like.

本検査工程により蛍光性物質からの発光が検出された部分は、樹脂皮膜24が残留する部分である。したがって、発光が検出された部分を除去することにより、その部分にメッキ膜が形成されることを抑制できる。これにより、マイグレーションや短絡の発生を未然に抑制することができる。   The portion where the light emission from the fluorescent substance is detected by this inspection process is the portion where the resin film 24 remains. Therefore, by removing the portion where light emission is detected, it is possible to suppress the formation of a plating film on that portion. Thereby, generation | occurrence | production of a migration or a short circuit can be suppressed beforehand.

[第2実施形態]
図3を参照して、本発明の第2実施形態を説明する。なお、第1実施形態と同じ又は相当する構成要素には同じ符号を用い、その説明は省略し、第2実施形態の特徴部分のみ説明を加える。
[Second Embodiment]
A second embodiment of the present invention will be described with reference to FIG. In addition, the same code | symbol is used for the component which is the same as that of 1st Embodiment, or it corresponds, The description is abbreviate | omitted, and only the characteristic part of 2nd Embodiment is added.

この第2実施形態では、図3Fに示すように、回路パターン形成工程において、樹脂皮膜24の外表面から樹脂皮膜24の厚みと第2絶縁層23の厚みとの合計値を超えて回路パターン25を形成している。これにより、回路パターン25の部分においては、樹脂皮膜24及び第2絶縁層23が除去された上に、第1絶縁層20が掘り込まれて、回路パターン25の底面が第1絶縁層20の外表面より内方に位置している。そして、この第2実施形態では、図3Fに示すように、回路パターン形成工程において、回路パターン25の底面から、図3Dの金属柱形成工程で形成された金属柱22の頂部が突出するように回路パターン25を形成している。これは、レーザー加工により第1絶縁層20を掘り込んだときに、第1絶縁層20を構成する樹脂等は容易に除去されるが、金属柱22を構成するメッキ金属は除去され難いことにより起る。   In the second embodiment, as shown in FIG. 3F, in the circuit pattern forming step, the circuit pattern 25 exceeds the total value of the thickness of the resin film 24 and the thickness of the second insulating layer 23 from the outer surface of the resin film 24. Is forming. Thereby, in the part of the circuit pattern 25, after the resin film 24 and the second insulating layer 23 are removed, the first insulating layer 20 is dug so that the bottom surface of the circuit pattern 25 is the first insulating layer 20. Located inward from the outer surface. In the second embodiment, as shown in FIG. 3F, in the circuit pattern forming process, the top of the metal pillar 22 formed in the metal pillar forming process of FIG. 3D protrudes from the bottom surface of the circuit pattern 25. A circuit pattern 25 is formed. This is because when the first insulating layer 20 is dug by laser processing, the resin or the like constituting the first insulating layer 20 is easily removed, but the plating metal constituting the metal pillar 22 is difficult to remove. To happen.

本実施形態の製造方法においては、回路パターン形成工程で、回路パターン25の底面から金属柱22の頂部が突出するように回路パターン25を形成し、この金属柱22の頂部を覆うように形成された第2電気回路27の部分(図3I参照)を電極用パッド部27bとすることが好ましい(図1参照)。金属柱22の頂部がパッド部27bの導体層に食い込んで、アンカー効果によりパッド部27bの絶縁層30からの脱落が効果的に抑制され、実装部品の重みに十分耐え得るパッド部27bが得られるからである。   In the manufacturing method of the present embodiment, in the circuit pattern forming step, the circuit pattern 25 is formed so that the top of the metal pillar 22 protrudes from the bottom surface of the circuit pattern 25, and the top of the metal pillar 22 is covered. Further, it is preferable that the portion of the second electric circuit 27 (see FIG. 3I) is an electrode pad portion 27b (see FIG. 1). The top portion of the metal pillar 22 bites into the conductor layer of the pad portion 27b, and the drop off of the pad portion 27b from the insulating layer 30 is effectively suppressed by the anchor effect, and the pad portion 27b that can sufficiently withstand the weight of the mounted component is obtained. Because.

[第3実施形態]
図4を参照して、本発明の第3実施形態を説明する。なお、第1実施形態と同じ又は相当する構成要素には同じ符号を用い、その説明は省略し、第3実施形態の特徴部分のみ説明を加える。
[Third Embodiment]
A third embodiment of the present invention will be described with reference to FIG. In addition, the same code | symbol is used for the component which is the same as that of 1st Embodiment, or is equivalent, The description is abbreviate | omitted, and only the characteristic part of 3rd Embodiment is added.

この第3実施形態では、図4Dに示すように、金属柱形成工程において、金属柱22が第1絶縁層20の外表面の高さまで成長していない。代わりに、金属柱22は、回路パターン25の底面となる位置(図4F参照)までメッキ膜が成長されて構成されている。すなわち、金属柱22を第1絶縁層20の外表面まで成長させるのではなく、それより手前の高さで成長を止めるのである。これにより、回路パターン形成工程より前の金属柱形成工程の段階で、回路パターン25の底面から金属柱22の頂部が突出しないようにすることが容易に達成できる。そして、図4Fに示すように、回路パターン形成工程において、回路パターン25の底面から金属柱22の頂部が突出しないように回路パターン25が形成される。この結果、図4Iに示すように、メッキ工程において、金属柱22の頂部の上に形成される導体層が第2絶縁層23の外表面から突出することが回避でき、絶縁層30の回路27形成面に生じる凹凸をなくす又は減らすことが可能となる。したがって、積層数が増えても、回路形成面に生じる凹凸が大きくならず、微細回路の形成が可能となる。   In the third embodiment, as shown in FIG. 4D, the metal column 22 does not grow to the height of the outer surface of the first insulating layer 20 in the metal column forming step. Instead, the metal pillar 22 is configured by growing a plating film up to a position (see FIG. 4F) that becomes the bottom surface of the circuit pattern 25. That is, the metal pillar 22 is not grown to the outer surface of the first insulating layer 20, but is stopped at a height before that. Thereby, it can be easily achieved that the top of the metal pillar 22 does not protrude from the bottom surface of the circuit pattern 25 at the stage of the metal pillar forming process prior to the circuit pattern forming process. Then, as shown in FIG. 4F, in the circuit pattern forming step, the circuit pattern 25 is formed so that the top of the metal pillar 22 does not protrude from the bottom surface of the circuit pattern 25. As a result, as shown in FIG. 4I, it is possible to avoid the conductor layer formed on the top of the metal pillar 22 from protruding from the outer surface of the second insulating layer 23 in the plating step, and the circuit 27 of the insulating layer 30. It is possible to eliminate or reduce unevenness generated on the formation surface. Therefore, even if the number of stacked layers increases, the unevenness generated on the circuit formation surface does not increase, and a fine circuit can be formed.

あるいは、第1実施形態の図2Dに示したように、金属柱形成工程で、金属柱22を第1絶縁層20の上面の高さまで成長させた後に、回路パターン25の底面となる位置まで金属柱22の頂部を例えばソフトエッチング等により除去することにより、図4Fに示すように、回路パターン形成工程において、回路パターン25の底面から金属柱22の頂部が突出しないように回路パターン25を形成することも可能である。これにより、金属柱22の頂部の位置を修正して、回路パターン25の底面から金属柱22の頂部が突出しないようにすることが確実に達成できる。   Alternatively, as shown in FIG. 2D of the first embodiment, after the metal pillar 22 is grown to the height of the top surface of the first insulating layer 20 in the metal pillar forming step, the metal is made to the position that becomes the bottom surface of the circuit pattern 25. By removing the tops of the pillars 22 by, for example, soft etching or the like, the circuit pattern 25 is formed so that the tops of the metal pillars 22 do not protrude from the bottom surface of the circuit pattern 25 in the circuit pattern forming step, as shown in FIG. It is also possible. Thereby, it is possible to reliably achieve the correction of the position of the top of the metal column 22 so that the top of the metal column 22 does not protrude from the bottom surface of the circuit pattern 25.

以下、本発明を実施例を通してさらに具体的に説明する。なお、本発明の範囲は、以下の実施例により何ら限定されて解釈されるものではない。   Hereinafter, the present invention will be described more specifically through examples. The scope of the present invention is not construed as being limited in any way by the following examples.

(A)回路基板準備工程:硬化した銅張積層板(パナソニック電工株式会社製の「R1515T」)の銅箔をエッチング除去して所定の電気回路が形成された回路基板(厚み:500μm)を準備した。   (A) Circuit board preparation step: Prepare a circuit board (thickness: 500 μm) on which a predetermined electric circuit is formed by etching away the copper foil of a cured copper clad laminate (“R1515T” manufactured by Panasonic Electric Works Co., Ltd.) did.

(B)第1絶縁層形成工程:この回路基板の回路形成面上にエポキシ樹脂シートでなる第1絶縁層を積層させた。すなわち、ビスフェノールA型エポキシ樹脂(DIC株式会社製の「850S」)と、硬化剤としてのジシアンジアミド(日本カーバイド工業株式会社製の「DICY」)と、硬化促進剤としての2−エチル−4−メチルイミダゾール(四国化成工業株式会社製の「2E4MZ」)と、無機フィラーとしての溶融シリカ(電気化学工業株式会社製の「FB1SDX」)と、シランカップリング剤(モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社製の「A−187」)と、溶剤としてのメチルエチルケトン(MEK)及びN,N−ジメチルホルムアミド(DMF)とを含む樹脂組成物からなるシート(厚み:60μm)を、前記回路基板の回路形成面上に載置し、さらに、この樹脂組成物からなるシートの外表面にPETフィルム(東洋紡績株式会社製の「TN100」)を載置し、この積層体を、0.4Pa、100℃で、1分間、加圧加熱成形し張り合わせた後、さらに、175℃で、90分間、加熱硬化した後に、前記シートを硬化させた。その後、PETフィルムを剥離することにより、回路基板の上に第1絶縁層を積層させた積層体を得た。   (B) 1st insulating layer formation process: The 1st insulating layer which consists of an epoxy resin sheet was laminated | stacked on the circuit formation surface of this circuit board. That is, bisphenol A type epoxy resin (“850S” manufactured by DIC Corporation), dicyandiamide (“DICY” manufactured by Nippon Carbide Industries Co., Ltd.) as a curing agent, and 2-ethyl-4-methyl as a curing accelerator. Imidazole (“2E4MZ” manufactured by Shikoku Kasei Kogyo Co., Ltd.), fused silica as inorganic filler (“FB1SDX” manufactured by Denki Kagaku Kogyo Co., Ltd.), and silane coupling agent (Momentive Performance Materials Japan GK) A sheet (thickness: 60 μm) made of a resin composition containing “A-187” manufactured by the manufacturer) and methyl ethyl ketone (MEK) and N, N-dimethylformamide (DMF) as a solvent is formed on the circuit forming surface of the circuit board. The PET sheet is placed on the outer surface of the sheet made of this resin composition. Rum (“TN100” manufactured by Toyobo Co., Ltd.) was placed, and this laminate was press-heated and bonded at 0.4 Pa and 100 ° C. for 1 minute, and then further bonded at 175 ° C. for 90 minutes. After the heat curing, the sheet was cured. Then, the laminated body which laminated | stacked the 1st insulating layer on the circuit board was obtained by peeling PET film.

(C)孔形成工程:前記第1絶縁層に対して、外表面から、レーザー加工を行うことにより、50μmの径の孔を第1回路の上に形成し、第1回路を露出させた。レーザー加工は、UV−YAGレーザーを備えたレーザー光照射装置(ESI社製の「MODEL5330」)を用いて行った。   (C) Hole forming step: By performing laser processing on the first insulating layer from the outer surface, a hole having a diameter of 50 μm was formed on the first circuit, and the first circuit was exposed. Laser processing was performed using a laser beam irradiation apparatus (“MODEL5330” manufactured by ESI) equipped with a UV-YAG laser.

(D)金属柱形成工程:孔を形成した後、基板を硫酸系のエッチング液に35℃で5分間浸漬し、基板の孔の形成により露出した第1回路の表面の酸性クリーナー処理を行った。さらに、水洗いをした後に、基板の孔形成箇所に金属柱を形成するために、無電解銅メッキ液(上村工業株式会社製の「SP−2」)に、70℃、7〜8時間、基板を浸漬し、孔の底部の第1電気回路部からメッキを析出成長させて金属柱を形成した。   (D) Metal column forming step: After forming the holes, the substrate was immersed in a sulfuric acid-based etching solution at 35 ° C. for 5 minutes, and the surface of the first circuit exposed by forming the holes in the substrate was subjected to acidic cleaner treatment. . Further, after washing with water, in order to form metal pillars at the hole forming portions of the substrate, the substrate was placed in an electroless copper plating solution (“SP-2” manufactured by Uemura Kogyo Co., Ltd.) at 70 ° C. for 7 to 8 hours. Was immersed and the plating was deposited and grown from the first electric circuit portion at the bottom of the hole to form a metal column.

(E)第2絶縁層形成工程及び皮膜形成工程:次に、前記第1絶縁層形成工程と同様にして、第1絶縁層と同様の第2絶縁層(厚み:10μm)を、前記第1絶縁層の外表面及び前記金属柱の頂部の上に積層させ形成した。次に、この第2絶縁層の外表面にスピンコート法を用いて、スチレン−ブタジエン共重合体(SBR)のメチルエチルケトン(MEK)サスペンジョン(日本ゼオン(株)製、粒子径200nm、固形分15%)を塗布し、80℃で30分間乾燥することにより、2μm厚の樹脂皮膜を形成した。   (E) Second insulating layer forming step and film forming step: Next, in the same manner as in the first insulating layer forming step, a second insulating layer (thickness: 10 μm) similar to the first insulating layer is replaced with the first insulating layer. It was formed by laminating on the outer surface of the insulating layer and the top of the metal pillar. Next, a spin coat method is used on the outer surface of the second insulating layer to form a styrene-butadiene copolymer (SBR) methyl ethyl ketone (MEK) suspension (manufactured by Nippon Zeon Co., Ltd., particle size 200 nm, solid content 15%). ) And dried at 80 ° C. for 30 minutes to form a 2 μm thick resin film.

(F)回路パターン形成工程:次に、樹脂皮膜が形成された積層体に対して、レーザー加工により所定の位置に幅20μm、深さ15μmの微細溝を回路パターンとして形成した。なお、レーザー加工にはUV−YAGレーザーを備えたESI社製のMODEL5330を用いた。   (F) Circuit pattern forming step: Next, a fine groove having a width of 20 μm and a depth of 15 μm was formed as a circuit pattern in a predetermined position by laser processing on the laminate on which the resin film was formed. For laser processing, MODEL 5330 manufactured by ESI equipped with a UV-YAG laser was used.

(G)触媒被着工程:次に、レーザー加工された積層体をクリーナーコンディショナー(C/N3320)中に浸漬した後、水洗した。そして、付着されるスズ−パラジウムコロイドの分解を抑制するために、PD404(シプレイ・ファーイースト(株)製)を用いてプリディップ工程を行った。そして、キャタリスト液(CAT44、シプレイ・ファーイースト(株)製)に浸漬し、無電解銅メッキの核となるパラジウムをスズ−パラジウムコロイドの状態で樹脂皮膜が形成された積層体に吸着させた。   (G) Catalyst deposition step: Next, the laser-processed laminate was immersed in a cleaner conditioner (C / N 3320) and then washed with water. And in order to suppress decomposition | disassembly of the tin- palladium colloid adhering, the pre-dip process was performed using PD404 (made by Shipley Far East Co., Ltd.). Then, it was immersed in a catalyst liquid (CAT44, manufactured by Shipley Far East Co., Ltd.), and palladium serving as the core of electroless copper plating was adsorbed to the laminate in which a resin film was formed in a tin-palladium colloid state. .

(H)皮膜除去工程:次に、スズ−パラジウムコロイドが吸着された積層体を、5%水酸化ナトリウム水溶液中に超音波処理しながら10分間浸漬することにより、表面のSBR皮膜を膨潤させることにより、樹脂皮膜を剥離除去した。次に、積層体表面に紫外光を照射した。このとき、紫外光の照射により部分的に蛍光発光が認められた。蛍光部分が認められた部分は、布でラビングすることにより除去した。   (H) Film removal step: Next, the SBR film on the surface is swollen by immersing the laminate on which the tin-palladium colloid has been adsorbed in a 5% aqueous sodium hydroxide solution while being ultrasonically treated for 10 minutes. Thus, the resin film was peeled and removed. Next, the laminated body surface was irradiated with ultraviolet light. At this time, fluorescence emission was partially recognized by irradiation with ultraviolet light. The part where the fluorescent part was recognized was removed by rubbing with a cloth.

(I)メッキ工程:次に、積層体をアクセレータ薬液(ACC19E、シプレイ・ファーイースト(株)製)に浸漬することにより、パラジウム核を発生させた。そして、積層体を無電解メッキ液(CM328A,CM328L、CM328C、シプレイ・ファーイースト(株)製)に浸漬させて無電解銅メッキ処理を行った。これにより、厚み3μmの無電解銅メッキ膜が析出した。さらに、前記回路溝を埋めるまで、無電解銅メッキ処理(フィルアップめっき)を行った。   (I) Plating process: Next, palladium nuclei were generated by immersing the laminate in an accelerator chemical (ACC19E, manufactured by Shipley Far East Co., Ltd.). Then, the laminate was immersed in an electroless plating solution (CM328A, CM328L, CM328C, manufactured by Shipley Far East Co., Ltd.) to perform an electroless copper plating process. Thereby, an electroless copper plating film having a thickness of 3 μm was deposited. Further, electroless copper plating (fill-up plating) was performed until the circuit groove was filled.

上述のような無電解メッキ処理された積層体表面をSEM(走査型顕微鏡)により観察したところ、レーザー加工された溝部分には、無電解メッキ膜により形成された金属配線が高精度に形成されていることが確認できた。   When the surface of the laminate subjected to the electroless plating treatment as described above was observed with an SEM (scanning microscope), the metal wiring formed of the electroless plating film was formed with high precision in the laser-processed groove portion. It was confirmed that

なお、樹脂皮膜の膨潤度は、以下のように測定した。すなわち、離型紙上に、絶縁基材上に樹脂皮膜を形成するために塗布したSBRサスペンジョンを塗布し、80℃で30分間乾燥することにより、エポキシ樹脂基板に形成した厚みと同様の厚みである、2μm厚の皮膜を形成した。そして、形成された皮膜を強制的に剥離したものを試料とした。そして、得られた試料0.02g程度を秤量した。このときの試料重量を膨潤前重量m’とする。そして、秤量された試料を20±2℃の水酸化ナトリウム5%水溶液10ml中に15分間浸漬した。そして、遠心分離器を用いて1000Gで約10分間遠心分離処理を行い、試料に付着した水分等を除去した。そして、遠心分離後の膨潤した試料の重量を測定し、膨潤後重量mとする。得られた、膨潤前重量m’及び膨潤後重量mから、「膨潤度SW=(m−m’)/m’×100(%)」の式から、膨潤度を算出した。なお、その他の条件は、JIS L1015 8.27(アルカリ膨潤度の測定方法)に準じて行った。このとき、得られた膨潤度は約750%であった。   In addition, the swelling degree of the resin film was measured as follows. That is, the thickness is the same as the thickness formed on the epoxy resin substrate by applying the SBR suspension applied to form a resin film on the insulating base material on the release paper and drying at 80 ° C. for 30 minutes. A film having a thickness of 2 μm was formed. And what peeled the formed membrane | film | coat forcibly was made into the sample. And about 0.02 g of the obtained sample was weighed. The sample weight at this time is defined as a weight m ′ before swelling. The weighed sample was immersed in 10 ml of 5% aqueous sodium hydroxide solution at 20 ± 2 ° C. for 15 minutes. Then, centrifugation was performed at 1000 G for about 10 minutes using a centrifuge to remove moisture and the like attached to the sample. Then, the weight of the swollen sample after centrifugation is measured, and the weight after swelling is defined as m. From the obtained weight m ′ before swelling and weight m after swelling, the degree of swelling was calculated from the formula “degree of swelling SW = (m−m ′) / m ′ × 100 (%)”. Other conditions were performed in accordance with JIS L1015 8.27 (measurement method of alkali swelling degree). At this time, the degree of swelling obtained was about 750%.

1 多層回路基板
10 回路基板
11 第1電気回路
20 第1絶縁層
21 層間接続用孔
22 金属柱
23 第2絶縁層
24 樹脂皮膜
25 回路パターン
26 メッキ触媒
27 第2電気回路
27a 配線
27b 電極用パッド部
30 絶縁層(絶縁層全体)
DESCRIPTION OF SYMBOLS 1 Multilayer circuit board 10 Circuit board 11 1st electric circuit 20 1st insulating layer 21 Hole for interlayer connection 22 Metal pillar 23 2nd insulating layer 24 Resin film 25 Circuit pattern 26 Plating catalyst 27 2nd electric circuit 27a Wiring 27b Electrode pad Part 30 Insulating layer (whole insulating layer)

Claims (9)

相互に接続する電気回路と層間接続用孔とを有する多層回路基板の製造方法であって、
第1の電気回路が形成された回路基板の回路形成面に第1の絶縁層を形成する第1絶縁層形成工程、
前記第1絶縁層に外表面から孔を形成し、第1の電気回路を露出させる孔形成工程、
露出させた第1の電気回路から前記孔をメッキ金属で充填して金属柱を形成する金属柱形成工程、
前記第1絶縁層の外表面及び前記金属柱の頂部に第2の絶縁層を形成する第2絶縁層形成工程、
前記第2絶縁層の外表面に樹脂皮膜を形成する皮膜形成工程、
前記樹脂皮膜の外表面から少なくとも該樹脂皮膜の厚みと前記第2絶縁層の厚みとの合計値以上の所定の深さ及び所定の形状を有する溝及び/又は孔を形成することにより回路パターンを形成する回路パターン形成工程、
前記樹脂皮膜の表面及び前記回路パターンの表面にメッキ触媒を被着させる触媒被着工程、
前記樹脂皮膜を前記第2絶縁層から除去する皮膜除去工程、及び、
前記第1絶縁層及び前記第2絶縁層に無電解メッキを施すことにより、メッキ触媒が残留する回路パターンの部分及び前記金属柱の露出部分にメッキ膜を形成して前記第1絶縁層及び前記第2絶縁層に第2の電気回路を形成すると共に、この絶縁層の第2の電気回路と前記回路基板の第1の電気回路とを前記金属柱を介して層間接続するメッキ工程、
を備える多層回路基板の製造方法。
A method of manufacturing a multilayer circuit board having electrical circuits and interlayer connection holes connected to each other,
A first insulating layer forming step of forming a first insulating layer on a circuit forming surface of a circuit board on which the first electric circuit is formed;
Forming a hole from the outer surface in the first insulating layer and exposing the first electric circuit;
A metal column forming step of filling the hole with plating metal from the exposed first electric circuit to form a metal column;
A second insulating layer forming step of forming a second insulating layer on the outer surface of the first insulating layer and the top of the metal pillar;
A film forming step of forming a resin film on the outer surface of the second insulating layer;
A circuit pattern is formed by forming a groove and / or a hole having a predetermined depth and a predetermined shape at least equal to or greater than the total value of the thickness of the resin film and the thickness of the second insulating layer from the outer surface of the resin film. Circuit pattern forming step to be formed,
A catalyst deposition step of depositing a plating catalyst on the surface of the resin film and the surface of the circuit pattern;
A film removing step of removing the resin film from the second insulating layer; and
By performing electroless plating on the first insulating layer and the second insulating layer, a plating film is formed on the portion of the circuit pattern where the plating catalyst remains and on the exposed portion of the metal pillar, and the first insulating layer and the second insulating layer A plating step of forming a second electric circuit in the second insulating layer and inter-connecting the second electric circuit of the insulating layer and the first electric circuit of the circuit board via the metal pillar;
A method for manufacturing a multilayer circuit board.
回路パターン形成工程では、回路パターンの底面から金属柱の頂部が露出し、かつ突出するように回路パターンを形成し、この金属柱の頂部を覆うように形成された第2電気回路の部分を電極用パッド部とする請求項1に記載の多層回路基板の製造方法。   In the circuit pattern forming step, the top of the metal column is exposed from the bottom surface of the circuit pattern and the circuit pattern is formed so as to protrude, and the portion of the second electric circuit formed so as to cover the top of the metal column is an electrode. The method of manufacturing a multilayer circuit board according to claim 1, wherein the pad part is used for a pad. 回路パターン形成工程では、回路パターンの底面から金属柱の頂部が露出し、かつ突出しないように回路パターンを形成する請求項1に記載の多層回路基板の製造方法。   2. The method of manufacturing a multilayer circuit board according to claim 1, wherein in the circuit pattern forming step, the circuit pattern is formed so that the top of the metal pillar is exposed from the bottom surface of the circuit pattern and does not protrude. 金属柱形成工程において、回路パターンの底面となる位置までメッキ金属を充填することにより、回路パターン形成工程において、金属柱の頂部が露出し、かつ突出しないようにする請求項3に記載の多層回路基板の製造方法。   The multilayer circuit according to claim 3, wherein the top of the metal pillar is exposed and does not protrude in the circuit pattern forming process by filling the plating metal up to a position which becomes a bottom surface of the circuit pattern in the metal pillar forming process. A method for manufacturing a substrate. 金属柱形成工程の後、回路パターンの底面となる位置まで金属柱の頂部を除去することにより、回路パターン形成工程において、金属柱の頂部が露出し、かつ突出しないようにする請求項3に記載の多層回路基板の製造方法。   4. The top of the metal pillar is exposed and does not protrude in the circuit pattern forming process by removing the top of the metal pillar to a position that becomes a bottom surface of the circuit pattern after the metal pillar forming process. Manufacturing method for multilayer circuit board. 金属柱形成工程では、露出させた第1の電気回路から無電解メッキによりメッキ膜を成長させることにより、孔をメッキ金属で充填する請求項1〜5のいずれか1項に記載の多層回路基板の製造方法。   6. The multilayer circuit board according to claim 1, wherein in the metal column forming step, the hole is filled with a plating metal by growing a plating film from the exposed first electric circuit by electroless plating. Manufacturing method. 金属柱形成工程では、第1絶縁層の表面、孔の内壁面、及び露出させた第1の電気回路の表面にメッキ触媒を被着させ、メッキ触媒被着部に無電解メッキを施した後、電解メッキを施すことにより、孔をメッキ金属で充填し、その後、第1絶縁層の表面を含む第1絶縁層の外表面側に析出したメッキ金属を除去する請求項1〜5のいずれか1項に記載の多層回路基板の製造方法。   In the metal column forming step, after the plating catalyst is deposited on the surface of the first insulating layer, the inner wall surface of the hole, and the exposed surface of the first electric circuit, electroless plating is performed on the plating catalyst deposition portion. The electrolytic plating is performed to fill the holes with a plating metal, and thereafter, the plating metal deposited on the outer surface side of the first insulating layer including the surface of the first insulating layer is removed. 2. A method for producing a multilayer circuit board according to item 1. 樹脂皮膜は、所定の液体で溶解又は膨潤することにより絶縁層から溶解除去又は剥離除去が可能な樹脂皮膜である請求項1〜7のいずれか1項に記載の多層回路基板の製造方法。   The method of manufacturing a multilayer circuit board according to claim 1, wherein the resin film is a resin film that can be dissolved or removed from the insulating layer by dissolving or swelling with a predetermined liquid. 請求項1〜8のいずれか1項に記載の製造方法により製造された多層回路基板。   The multilayer circuit board manufactured by the manufacturing method of any one of Claims 1-8.
JP2009251399A 2009-10-30 2009-10-30 Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method Expired - Fee Related JP5350184B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009251399A JP5350184B2 (en) 2009-10-30 2009-10-30 Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method
PCT/JP2010/006367 WO2011052207A1 (en) 2009-10-30 2010-10-28 Circuit board and manufacturing method thereof
TW099137220A TWI451820B (en) 2009-10-30 2010-10-29 Circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009251399A JP5350184B2 (en) 2009-10-30 2009-10-30 Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method

Publications (2)

Publication Number Publication Date
JP2011096948A JP2011096948A (en) 2011-05-12
JP5350184B2 true JP5350184B2 (en) 2013-11-27

Family

ID=44113544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009251399A Expired - Fee Related JP5350184B2 (en) 2009-10-30 2009-10-30 Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method

Country Status (1)

Country Link
JP (1) JP5350184B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101486712B1 (en) 2013-12-28 2015-01-28 (재)한국나노기술원 Method of Producing a Three-Dimensional Metal Structure on Flexible Substrate
CN111491458A (en) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 Circuit board and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255374B2 (en) * 1992-11-24 2002-02-12 大日本印刷株式会社 Transfer substrate and transfer pattern forming method
JP2001156453A (en) * 1999-11-29 2001-06-08 Karentekku:Kk Forming method for embedded via at printed wiring board
JP2007317823A (en) * 2006-05-25 2007-12-06 Cmk Corp Printed wiring board and its manufacturing method

Also Published As

Publication number Publication date
JP2011096948A (en) 2011-05-12

Similar Documents

Publication Publication Date Title
WO2011052211A1 (en) Circuit board, and semiconductor device having component mounted on circuit board
JP5583384B2 (en) Circuit board manufacturing method and circuit board obtained by the manufacturing method
US9332642B2 (en) Circuit board
US8698003B2 (en) Method of producing circuit board, and circuit board obtained using the manufacturing method
WO2010087336A1 (en) Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, and three-dimensional structure, on the surface of which wiring is provided and fabrication method thereof
TWI441879B (en) Resin composition and method of manufacturing circuit board
WO2011052207A1 (en) Circuit board and manufacturing method thereof
US20140182887A1 (en) Three-dimensional structure for wiring formation
JP5432672B2 (en) Circuit board
WO2012157249A1 (en) Circuit board production method, and circuit board obtained by production method
KR101238966B1 (en) Method for manufacturing circuit board, and circuit board obtained using the manufacturing method
JP5350184B2 (en) Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method
JP5465512B2 (en) Circuit board manufacturing method
JP5399803B2 (en) Circuit board manufacturing method
JP5411829B2 (en) Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method
JP5330156B2 (en) Circuit board manufacturing method and circuit board obtained by the manufacturing method
JP5374321B2 (en) Circuit board
JP2011100778A (en) Circuit board, and semiconductor device mounted with component
WO2012060091A1 (en) Method for forming wiring on surface of three-dimensional structure, intermediate structure for obtaining three-dimensional structure provided with wiring on surface thereof, and three-dimensional structure provided with wiring on surface thereof
JP2017117906A (en) Multilayer circuit board manufacturing method
JP5295931B2 (en) Circuit board manufacturing method and circuit board obtained by the manufacturing method
JP2011100796A (en) Circuit board
WO2010064602A1 (en) Method for manufacturing circuit board, and circuit board obtained using the manufacturing method
JP2011100798A (en) Circuit board

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120831

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees