Nothing Special   »   [go: up one dir, main page]

JP5225451B2 - 配線基板の製造方法及び半導体パッケージの製造方法 - Google Patents

配線基板の製造方法及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP5225451B2
JP5225451B2 JP2011241946A JP2011241946A JP5225451B2 JP 5225451 B2 JP5225451 B2 JP 5225451B2 JP 2011241946 A JP2011241946 A JP 2011241946A JP 2011241946 A JP2011241946 A JP 2011241946A JP 5225451 B2 JP5225451 B2 JP 5225451B2
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring board
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011241946A
Other languages
English (en)
Other versions
JP2012069972A (ja
Inventor
啓 村山
光敏 東
昌宏 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011241946A priority Critical patent/JP5225451B2/ja
Publication of JP2012069972A publication Critical patent/JP2012069972A/ja
Application granted granted Critical
Publication of JP5225451B2 publication Critical patent/JP5225451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板の製造方法及び半導体パッケージの製造方法に関し、特に、支持基板上に配線層及び絶縁層を積層する工程と、前記支持基板を除去する工程とを含む工程により製造される、半導体チップが実装される半導体チップ実装面を有する配線基板の製造方法、及び、前記配線基板に半導体チップを実装した半導体パッケージの製造方法に関する。
例えば、半導体チップが実装される半導体チップ実装面を有する配線基板の製造方法として、Ｃｕからなる支持基板上に所定の配線層を順次積層してビルドアップ配線層を形成した後、支持基板を除去して配線基板を得る方法が提案されている。
この種の配線基板の製造方法では、ビルドアップ配線層の形成時には支持基板が存在するため、ビルドアップ配線層を確実に精度よく形成することができる。又、ビルドアップ配線層が形成された後は、支持基板が除去されるため、製造される配線基板の薄型化及び電気的特性の向上を図ることができる。
図１は、従来のビルドアップ配線層を有する配線基板１００を例示する断面図である。図１（ａ）はビルドアップ配線層が支持基板１１１に支持されていない状態、図１（ｂ）はビルドアップ配線層が支持基板１１１に支持されている状態を示している。図１（ｂ）に示すように、ビルドアップ配線層は、支持基板１１１上に形成され、図１（ａ）に示すように、最終的には支持基板１１１が除去されて配線基板１００が得られる。
図１を参照するに、配線基板１００は、第１絶縁層１６０と、第２絶縁層２１０と、第３絶縁層２４０と、第１配線層１７０と、第２配線層２００と、第３配線層２３０と、第４配線層２６０と、ソルダーレジスト２７０とからなるビルドアップ配線層を有する配線基板である。
第１配線層１７０上には第１絶縁層１６０が形成され、第１絶縁層１６０上には第２配線層２００が形成されている。更に、第２配線層２００を覆うように第２絶縁層２１０が形成され、第２絶縁層２１０上には第３配線層２３０が形成されている。更に、第３配線層２３０を覆うように第３絶縁層２４０が形成され、第３絶縁層２４０上には第４配線層２６０が形成されている。
第１配線層１７０は、第１絶縁層１６０から露出するように構成されており、第１配線層１７０が第１絶縁層１６０から露出している面は、半導体チップが実装される半導体チップ実装面となる。第１配線層１７０は、電極パッドとして機能し、半導体チップの対応する電極と電気的に接続される。Ｐ１は、第１配線層１７０のピッチを示している。
第１配線層１７０と第２配線層２００とは、第１絶縁層１６０に形成された第１ビアホール１６０ｘを介して電気的に接続されている。又、第２配線層２００と第３配線層２３０とは、第２絶縁層２１０に形成された第２ビアホール２１０ｘを介して電気的に接続されている。又、第３配線層２３０と第４配線層２６０とは、第３絶縁層２４０に形成された第３ビアホール２４０ｘを介して電気的に接続されている。
第４配線層２６０上には、ソルダーレジスト２７０が形成されている。ソルダーレジスト２７０は、第４配線層２６０上に開口部２７０ｘを有する。第４配線層２６０の開口部２７０ｘに対応する部分は、例えばマザーボード等と電気的に接続される電極パッドとして機能する。
図２は、配線基板１００に半導体チップ８１０を実装した半導体パッケージ８００を例示する断面図である。図２を参照するに、半導体パッケージ８００は、配線基板１００と、はんだバンプ２９０と、半導体チップ８１０と、アンダーフィル樹脂８３０とを有する。半導体チップ８１０は、薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）や電極パッド（図示せず）が形成されたものであり、電極パッド（図示せず）上には電極となるボール状端子８２０が形成されている。Ｐ２は、ボール状端子８２０のピッチを示している。
配線基板１００の第１配線層１７０上には、はんだバンプ２９０（接合金属）が形成されている。半導体チップ８１０のボール状端子８２０は、配線基板１００のはんだバンプ２９０と電気的に接続されている。半導体チップ８１０と第１絶縁層１６０との間にはアンダーフィル樹脂８３０が充填されている（例えば、特許文献１参照）。
特開２０００−３２３６１３号公報
図１に示すように、配線基板１００は、配線層と絶縁層とが積層された構造を有するが、配線基板１００の製造工程では、Ｃｕからなる支持基板上に配線層と絶縁層とが積層され、支持基板は最終的に除去される。ここで、Ｃｕからなる支持基板の熱膨張率は１８ｐｐｍ／℃程度である。又、例えば、各配線層にＣｕを用いた場合、その熱膨張率は１８ｐｐｍ／℃程度であり、各絶縁層にエポキシ系樹脂を用いた場合、その熱膨張率は５５ｐｐｍ／℃程度である。
配線基板１００の製造工程において、Ｃｕからなる支持基板上に配線層と絶縁層とが積層される工程は１９０℃程度の高温下で行われる。又、配線層と絶縁層とが積層される工程が終了すると、その後の工程は常温下で行われ、最終工程でＣｕからなる支持基板はウェットエッチングにより除去される。
このように、配線基板１００が製造される過程において加熱冷却を繰り返す結果、配線層と絶縁層との熱膨張率の違いから熱応力（ストレス）に起因する反りや歪みが生じるが、配線層と絶縁層とを支持する支持基板の熱膨張率も配線層の熱膨張率と同等であるから、前記反りや歪みの発生を抑えることはできない。その結果、配線基板１００の完成時には、半導体チップの対応する電極と電気的に接続される電極パッドである第１配線層１７０のピッチＰ１は、所望のピッチからずれる場合がある。
一方、図２に示す半導体パッケージ８００における半導体チップ８１０は、薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）や電極パッド（図示せず）が形成され、電極パッド（図示せず）上には電極となるボール状端子８２０が形成されたものであるが、例えば、半導体基板にシリコンを用いた場合、その熱膨張率は３〜４ｐｐｍ／℃程度と小さく、電極となるボール状端子８２０のピッチＰ２は、所望のピッチから大きくずれることはない。
従って、配線基板１００の第１配線層１７０に、はんだバンプ２９０を形成し、配線基板１００のはんだバンプ２９０と半導体チップ８１０のボール状端子８２０とを電気的に接続する際に、はんだバンプ２９０とボール状端子８２０との間にピッチのずれが生じる場合がある。
このようなピッチのずれは、Ｃ４バンプピッチに代表されるように、ピッチＰ１及びＰ２が、１００μｍ〜２００μｍ程度と比較的広かった従来の配線基板１００と半導体チップ８１０とを電気的に接続する場合には大きな問題とはならなかったが、ピッチが１００μｍを下回るような狭ピッチとなり、それに対応すべくはんだバンプやボール状端子も小型化された配線基板と半導体チップとを電気的に接続する際には、所望の部分どうしを接続することが困難であるという問題があった。
本発明は、上記に鑑みてなされたもので、半導体チップと電気的に接続される電極パッドのピッチの、所望のピッチからのずれを小さくすることができる配線基板の製造方法、及び、前記電極パッドのピッチと前記電極パッドと電気的に接続される半導体チップの電極のピッチとのずれを小さくすることができる半導体パッケージの製造方法を提供することを目的とする。
本配線基板の製造方法は、支持基板上に配線層及び絶縁層を積層する工程と、前記支持基板を除去する工程とを含む工程により製造される、半導体チップが実装される半導体チップ実装面を有する配線基板の製造方法であって、前記半導体チップを構成する半導体基板と同等の熱膨張率を有する材料からなる支持基板の上面に凹部を形成する工程、及び前記凹部が形成された前記支持基板の上面に剥離層を形成する工程を含む剥離層形成工程と、前記剥離層上に金属層を形成する金属層形成工程と、前記金属層上に第１絶縁層を形成する第１絶縁層形成工程と、前記凹部に対応する位置の前記金属層が露出するように、前記第１絶縁層を貫通する貫通穴を形成する貫通穴形成工程と、前記金属層をシード層として、前記貫通穴内に露出した前記金属層上に第１配線層を形成する第１配線層形成工程と、前記第１配線層及び前記第１絶縁層上に更に配線層及び絶縁層を積層する積層工程と、前記剥離層に所定の処理を施すことにより、前記支持基板を除去する支持基板除去工程とを有し、更に、前記支持基板除去工程よりも前に、前記半導体チップ実装面の反対側の面に補助基板を配設する補助基板配設工程を有することを要件とする。
本発明によれば、半導体チップと電気的に接続される電極パッドのピッチの、所望のピッチからのずれを小さくすることができる配線基板の製造方法、及び、前記電極パッドのピッチと前記電極パッドと電気的に接続される半導体チップの電極のピッチとのずれを小さくすることができる半導体パッケージの製造方法を提供することができる。
従来のビルドアップ配線層を有する配線基板１００を例示する断面図である。 配線基板１００に半導体チップ８１０を実装した半導体パッケージ８００を例示する断面図である。 本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板１０を例示する平面図である。 本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板１０を例示する断面図である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その２）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その３）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その４）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その５）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その６）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その７）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その８）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その９）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１０）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１１）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１２）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１３）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１４）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１５）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１６）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１７）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１８）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１９）である。 本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その２０）である。 本発明の第１の実施の形態の変形例に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その１）である。 本発明の第１の実施の形態の変形例に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その２）である。 本発明の第１の実施の形態の変形例に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図（その３）である。 本発明の第２の実施の形態に係る集合配線基板３０及び配線基板３０ａの製造工程を例示する図（その１）である。 本発明の第２の実施の形態に係る集合配線基板３０及び配線基板３０ａの製造工程を例示する図（その２）である。 本発明の第２の実施の形態に係る集合配線基板３０及び配線基板３０ａの製造工程を例示する図（その３）である。 本発明の第２の実施の形態に係る集合配線基板３０及び配線基板３０ａの製造工程を例示する図（その４）である。 本発明の第２の実施の形態に係る集合配線基板３０及び配線基板３０ａの製造工程を例示する図（その５）である。 本発明の第３の実施の形態に係る集合配線基板４０及び配線基板４０ａの製造工程を例示する図（その１）である。 本発明の第３の実施の形態に係る集合配線基板４０及び配線基板４０ａの製造工程を例示する図（その２）である。 本発明の第３の実施の形態に係る集合配線基板４０及び配線基板４０ａの製造工程を例示する図（その３）である。 本発明の第４の実施の形態に係るビルドアップ配線層を有する集合配線基板５０を例示する底面図である。 本発明の第４の実施の形態に係るビルドアップ配線層を有する集合配線基板５０を例示する断面図である。 本発明の第５の実施の形態に係るビルドアップ配線層を有する集合配線基板６０を例示する断面図である。 本発明の第５の実施の形態に係る集合配線基板６０及び配線基板６０ａの製造工程を例示する図（その１）である。 本発明の第５の実施の形態に係る集合配線基板６０及び配線基板６０ａの製造工程を例示する図（その２）である。 本発明の第５の実施の形態に係る集合配線基板６０及び配線基板６０ａの製造工程を例示する図（その３）である。 本発明の第５の実施の形態に係る集合配線基板６０及び配線基板６０ａの製造工程を例示する図（その４）である。 本発明の第５の実施の形態に係る集合配線基板６０及び配線基板６０ａの製造工程を例示する図（その５）である。 本発明に係る半導体パッケージ８０を例示する断面図である。 本発明に係る半導体パッケージ９０を例示する断面図である。 本発明に係る半導体パッケージ１１０を例示する断面図である。 本発明に係る半導体パッケージ８０の製造工程を例示する図（その1）である。 本発明に係る半導体パッケージ８０の製造工程を例示する図（その２）である。 本発明に係る半導体パッケージ８０の製造工程を例示する図（その３）である。 本発明に係る半導体パッケージ８０の製造工程を例示する図（その４）である。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
〈第１の実施の形態〉
図３は、本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板１０を例示する平面図である。図４は、本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板１０を例示する断面図である。
図３を参照するに、集合配線基板１０は、複数のビルドアップ配線層形成領域Ａを有する配線基板である。なお、複数のビルドアップ配線層形成領域Ａを有する配線基板を便宜上集合配線基板と呼ぶ。Ｂはダイシングブレード等が集合配線基板１０を切断する位置（以下、「切断位置Ｂ」とする）を示している。
集合配線基板１０は、切断位置Ｂにおいて切断されることにより個片化され、配線基板１０ａとなる。集合配線基板１０の外形寸法は、例えば、Ｗ４００ｍｍ×Ｄ３００ｍｍ×Ｈ２ｍｍとすることができる。図３は、１枚の集合配線基板１０を個片化することにより４枚の配線基板１０ａが製造される集合配線基板の例であるが、集合化の枚数はこれに限定されるものではない。
図４を参照するに、集合配線基板１０は、第１絶縁層１６と、第２絶縁層２１と、第３絶縁層２４と、第１配線層１７と、第２配線層２０と、第３配線層２３と、第４配線層２６と、第２金属層１８と、第３金属層２２、第４金属層２５と、ソルダーレジスト２７と、補助基板２８とからなるビルドアップ配線層を有する配線基板である。但し、集合配線基板１０において、補助基板２８は除去しておいても構わない。
第１絶縁層１６上には第２金属層１８及び第２配線層２０が積層形成されている。更に、第２配線層２０を覆うように第２絶縁層２１が形成され、第２絶縁層２１上には第３金属層２２及び第３配線層２３が積層形成されている。更に、第３配線層２３を覆うように第３絶縁層２４が形成され、第３絶縁層２４上には第４金属層２５及び第４配線層２６が積層形成されている。
第１配線層１７は、第１絶縁層１６から露出しており、第１配線層１７が第１絶縁層１６から露出している面は、半導体チップが実装される半導体チップ実装面となる。第１配線層１７は電極パッドとして機能し、半導体チップの対応する電極と電気的に接続される。Ｐ３は、第１配線層１７のピッチを示している。
第１配線層１７と第２金属層１８及び第２配線層２０とは、第１絶縁層１６に形成された第１ビアホール１６ｘを介して電気的に接続されている。又、第２配線層２０と第３金属層２２及び第３配線層２３とは、第２絶縁層２１に形成された第２ビアホール２１ｘを介して電気的に接続されている。又、第３配線層２３と第４金属層２５及び第４配線層２６とは、第３絶縁層２４に形成された第３ビアホール２４ｘを介して電気的に接続されている。
第４配線層２６を覆うように、開口部２７ｘを有するソルダーレジスト２７が形成されている。ソルダーレジスト２７上には、補助基板２８が配設されている。補助基板２８は、集合配線基板１０の機械的強度を高めること等を目的として設けられ、例えば、集合配線基板１０に半導体チップが実装される工程の後等に除去される。補助基板２８が除去された後、第４配線層２６の開口部２７ｘに対応する部分は、例えばマザーボード等と電気的に接続される電極パッドとして機能する。
続いて、集合配線基板１０及び配線基板１０ａの製造方法について説明する。図５〜図２４は、本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図である。図５〜図２４において、図３及び図４と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、図５に示す工程では、支持基板１１を用意する。支持基板１１としては、例えば、シリコン（熱膨張率：３〜４ｐｐｍ／℃程度）、又は、シリコンと同等の熱膨張率を有する材料を用いることができる。支持基板１１として用いることができる材料の熱膨張率の範囲（半導体基板を構成するシリコンと同等の熱膨張率の範囲）は、０〜６ｐｐｍ／℃であるが、好適な熱膨張率の範囲としては、３〜４ｐｐｍ／℃である。
又、ビルドアップ配線層形成領域Ａの一部である半導体チップが実装される半導体チップ実装領域Ｃ（後述する図３６参照）に対応する領域はシリコン又はシリコンと同等の熱膨張率を有する材料から構成し、その他の領域は他の材料から構成してもよい。
又、ビルドアップ配線層形成領域Ａの一部である半導体チップが実装される半導体チップ実装領域Ｃ（後述する図３６参照）に対応する領域はシリコンから構成し、その他の領域はシリコンと同等の熱膨張率を有する材料から構成してもよい。
シリコンと同等の熱膨張率を有する材料としては、例えば、硼珪酸ガラス等を用いることができる。硼珪酸ガラスは、硼酸（Ｂ２Ｏ３）と珪酸（ＳｉＯ２）を主成分として含むガラスであり、熱膨張率は３ｐｐｍ／℃程度である。支持基板１１の厚さは、例えば、２００μｍ〜２０００μｍとすることができる。
支持基板１１として、シリコン、又は、シリコンと同等の熱膨張率を有する材料を用いる理由は、集合配線基板１０又は配線基板１０ａの完成後に実装される半導体チップを構成する半導体基板がシリコンからなるためである。すなわち、支持基板１１として、半導体チップを構成する半導体基板と同等の熱膨張率を有する材料を用い、支持基板１１上にビルドアップ配線層を形成することにより、集合配線基板１０及び配線基板１０ａが製造される過程において加熱冷却を繰り返しても、熱膨張率の小さいシリコン等からなる支持基板１１に支持されたビルドアップ配線層には、熱応力（ストレス）に起因する反りや歪みが生じ難くなる。
その結果、集合配線基板１０及び配線基板１０ａの完成時に、半導体チップの対応する電極と電気的に接続される電極パッドである第１配線層１７のピッチＰ３が、所望のピッチから大きくずれることなく、シリコンからなる半導体基板の電極パッド上に形成された電極のピッチの所望のピッチからのずれと同程度に抑えられるからである。
次いで、図６に示す工程では、支持基板１１の上面に、レジスト膜１２を形成する。レジスト膜１２としては、例えば、ドライフィルム等を用いることができる。次いで、図７に示す工程では、レジスト膜１２に対して露光等のパターニング処理を行い、凹部１３の形成位置（後述する図８参照）に対応する部分に開口部１２ｘを形成する。なお、ドライフィルム状のレジスト膜１２に対して予め開口部１２ｘを形成しておき、開口部１２ｘが形成されたレジスト膜１２を支持基板１１上に配設してもよい。
次いで、図８に示す工程では、異方性ドライエッチング又は異方性ウェットエッチングにより、支持基板１１の上面の開口部１２ｘに対応する位置に凹部１３を形成する。凹部１３の深さとしては、例えば、０．５μｍ〜２０μｍとすることができる。又、凹部１３は、平面視略円形形状であり、その直径としては、例えば、１μｍ〜５０μｍ、そのピッチとしては、例えば、２μｍ〜１００μｍとすることができる。なお、凹部１３は、後述する図１５に示す工程において、第１配線層１７を形成するための窪みである。
次いで、図９に示す工程では、図８に示すレジスト膜１２を除去する。次いで、図１０に示す工程では、無電解めっき法又はスパッタ法により、支持基板１１の上面に第１金属層１４を形成する。第１金属層１４は、電解めっき法により第１配線層１７を形成する際に、めっき給電層（シード層）となる層である（後述する図１５参照）。
第１金属層１４の材料としては、例えば、ＴｉやＴｉ／Ｃｕ（Ｔｉ層上にＣｕ層を積層した構造）を用いることができる。第１金属層１４の厚さは、Ｔｉの場合には、例えば、０．５μｍ〜１．０μｍとすることができる。Ｔｉ／Ｃｕ（Ｔｉ層上にＣｕ層を積層した構造）の場合には、例えば、Ｔｉの厚さは０．１μｍ〜１．０μｍ、Ｃｕの厚さは０．１μｍ〜１．０μｍとすることができる。又、第１金属層１４の材料として、Ｐｔ、Ａｕ、Ｃｒ、Ｃｒ／Ａｕ（Ｃｒ層上にＡｕ層を積層した構造）、Ｔｉ／Ａｕ（Ｔｉ層上にＡｕ層を積層した構造）等を用いても構わない。
なお、第１金属層１４として、第１配線層１７との密着性の低い金属を選定することにより、支持基板１１を除去する際に、第１金属層１４から第１配線層１７を剥離することが容易であり好適である。
次いで、図１１に示す工程では、第１金属層１４上に剥離層１５を形成する。剥離層１５は、支持基板１１を除去するために用いる層である（後述する図２３参照）。剥離層１５は、例えば、常温では粘着力があり、加熱する（熱エネルギーを付与する）と粘着力が低下し簡単に剥離する熱発泡タイプの両面粘着テープを貼り付けることにより形成することができる。
又、自然光下では粘着力があり、紫外線を照射する（特定の波長の光エネルギーを付与する）と粘着力が低下し簡単に剥離するＵＶ（紫外線）発泡タイプの両面粘着テープや溶剤に溶解すると粘着力が低下し簡単に剥離する溶剤溶解タイプの両面粘着テープ等を貼り付けることにより形成してもよい。又、フッ素樹脂等をコーティングすることにより形成してもよい。剥離層１５の厚さは、例えば、０．５μｍ〜１００μｍとすることができる。
次いで、図１２に示す工程では、剥離層１５上に第１絶縁層１６を形成する。第１絶縁層１６の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第１絶縁層１６の形成方法の一例としては、剥離層１５上に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、１９０℃程度の温度で熱処理して硬化させることにより第１絶縁層１６を得ることができる。
次いで、図１３に示す工程では、凹部１３に対応する位置の第１金属層１４が露出するように、レーザ加工法等を用いて剥離層１５及び第１絶縁層１６を貫通する貫通穴である第１ビアホール１６ｘを形成する。レーザとしては、例えば、ＣＯ２レーザやＹＡＧレーザ等を使用することができる。
なお、第１ビアホール１６ｘは、図１４に示すように、第１ビアホール１６ｘに対応する凸形状２９ａが形成された面を有するスタンパー２９を用いてインプリントし、凸形状２９ａを転写する方法を用いて形成してもよい。インプリントは、例えば、被転写体を１２０℃程度に加熱し、スタンパー２９を押圧することで被転写体に所定の形状を転写する熱インプリントを用いることができる。
図１４では、一つのビルドアップ配線層形成領域Ａに対応する凸形状２９ａが設けられた一つのスタンパー２９を用いて、一つのビルドアップ配線層形成領域Ａに第１ビアホール１６ｘを形成する例を示したが、複数のビルドアップ配線層形成領域Ａに対応する凸形状が設けられた一つのスタンパーを用いて、複数のビルドアップ配線層形成領域Ａに第１ビアホール１６ｘを形成してもよい。
次いで、図１５に示す工程では、第１ビアホール１６ｘにより開口された第１金属層１４上に、第１金属層１４をめっき給電層（シード層）に利用した電解めっき法により、はんだから構成される第１配線層１７を形成する。第１配線層１７は、溶融したはんだをインクジェット法により供給することにより形成しても構わない。又、第１金属層１４をめっき給電層（シード層）に利用した電解めっき法や無電解めっき法等により、表面めっき層と第１配線層本体とから構成される第１配線層１７を形成してもよい。
表面めっき層は、集合配線基板１０及び配線基板１０ａが完成した際に、外部に露出する層がＡｕからなる構造となり、例えば、第１金属層１４上にＡｕ膜のみを形成した構造、Ａｕ膜、Ｎｉ膜を順次積層した構造、Ａｕ膜、Ｐｄ膜，Ｎｉ膜を順次積層した構造等とすることができる。表面めっき層を構成するＡｕ膜の厚さは、例えば、０．０１μｍ〜１μｍとすることができる。続いて、表面めっき層上にＣｕ等からなる第１配線層本体をめっき等により形成することができる。第１配線層１７は、半導体チップの対応する電極と電気的に接続される電極パッドとして機能する。
次いで、図１６に示す工程では、第１絶縁層１６及び第１配線層１７上に、無電解めっき法等を用いて第２金属層１８を形成する。第２金属層１８は、電解めっき法により第２配線層２０を形成する際に、めっき給電層（シード層）となる層である（後述する図１９参照）。第２金属層１８の材料としては、例えば、Ｃｕ等を用いることができる。第２金属層１８の厚さは、例えば、０．５μｍ〜１．０μｍとすることができる。
次いで、図１７に示す工程では、第２金属層１８上にレジスト膜１９を形成する。レジスト膜１９としては、例えば、ドライフィルム等を用いることができる。次いで、図１８に示す工程では、レジスト膜１９に対して露光等のパターニング処理を行い、第２配線層２０の形成位置（後述する図１９参照）に対応する部分に開口部１９ｘを形成する。なお、ドライフィルム状のレジスト膜１９に対して予め開口部１９ｘを形成しておき、開口部１９ｘが形成されたレジスト膜１９を第２金属層１８上に配設してもよい。
次いで、図１９に示す工程では、第２金属層１８をめっき給電層（シード層）に利用した電解めっき法により、第２金属層１８のレジスト膜１９の開口部１９ｘに対応する部分に第２配線層２０を形成する。第２金属層１８及び第２配線層２０は、第１ビアホール１６ｘを介して第１配線層１７と電気的に接続される。第２配線層２０の材料としては、例えば、Ｃｕ等を用いることができる。次いで、図２０に示す工程では、図１９に示すレジスト膜１９を除去し、更に、第２金属層１８の第２配線層２０が形成されていない部分を除去する。
次いで、図２１に示す工程では、上記と同様な工程を繰り返すことにより、第２絶縁層２１、第３金属層２２、第３配線層２３、第３絶縁層２４、第４金属層２５、第４配線層２６を順次積層する。すなわち、第２配線層２０を被覆する第２絶縁層２１を形成した後に、第２絶縁層２１の第２配線層２０上の部分に第２ビアホール２１ｘを形成する。
更に、第２絶縁層２１上に、第３金属層２２及び第２ビアホール２１ｘを介して第２配線層２０と電気的に接続される第３配線層２３を形成する。第３金属層２２及び第３配線層２３の材料としては、例えば、Ｃｕ等を用いることができる。
更に、第３配線層２３を被覆する第３絶縁層２４を形成した後に、第３絶縁層２４の第３配線層２３上の部分に第３ビアホール２４ｘを形成する。更に、第３絶縁層２４上に、第４金属層２５及び第３ビアホール２４ｘを介して第３配線層２３と電気的に接続される第４配線層２６を形成する。第４金属層２５及び第４配線層２６の材料としては、例えば、Ｃｕ等を用いることができる。
続いて、第４配線層２６上に、開口部２７ｘが設けられたソルダーレジスト２７が形成される。これにより、第４配線層２６は、ソルダーレジスト２７の開口部２７ｘ内に露出し、マザーボード等と接続される電極パッドとして機能する。なお、必要に応じてソルダーレジスト２７の開口部２７ｘ内の第４配線層２６上にＮｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等のコンタクト層を形成してもよい。
このようにして、支持基板１１上に所定のビルドアップ配線層が形成される。本実施例では、４層のビルドアップ配線層（第１配線層〜第４配線層）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次いで、図２２に示す工程では、図２１に示す構造体の半導体チップが実装される面の反対側の面に形成されているソルダーレジスト２７上に、補助基板２８を配設する。補助基板２８は、例えば、両面粘着テープを用いて貼り付けることで配設できる。この際、剥離層１５と同様に熱発泡タイプの両面粘着テープやＵＶ（紫外線）発泡タイプの両面粘着テープを用いても構わない。
補助基板２８は、集合配線基板１０の機械的強度を高めること等を目的として設けられ、例えば、集合配線基板１０に半導体チップが実装される工程の後等に除去される。補助基板２８の材料としては、支持基板１１と同様にシリコンや硼珪酸ガラス等を用いることができる。補助基板２８の厚さは、例えば、２ｍｍとすることができる。
次いで、図２３に示す工程では、図２２に示す剥離層１５に所定の処理を施すことにより、支持基板１１、第１金属層１４及び剥離層１５を除去し、集合配線基板１０が完成する。所定の処理とは、例えば、図１１に示す工程において剥離層１５として熱発泡タイプの両面粘着テープを貼り付けた場合には、所定の温度に加熱する（熱エネルギーを付与する）処理である。
又、例えば、図１１に示す工程において剥離層１５としてＵＶ（紫外線）発泡タイプの両面粘着テープを貼り付けた場合には、紫外線を照射する（特定の波長の光エネルギーを付与する）処理である。所定の処理を施すことにより、剥離層１５の粘着力が低下するため、支持基板１１、第１金属層１４及び剥離層１５を容易に除去することができる。
次いで、図２４に示す工程では、図２３に示す集合配線基板１０をダイシングブレード等を用いて切断位置Ｂで切断することにより、集合配線基板１０は個片化される。次いで、個片化後に補助基板２８を除去することにより、複数の配線基板１０ａが完成する。なお、図２３に示す集合配線基板１０から補助基板２８を除去した後に、ダイシングブレード等を用いて切断位置Ｂで切断することにより集合配線基板１０を個片化し、複数の配線基板１０ａを作製しても構わない。このようにして、本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａが製造される。
本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａによれば、熱膨張率の小さいシリコン等からなる支持基板１１の上面に凹部１３を形成し、凹部１３に半導体チップの対応する電極と電気的に接続される電極パッドとなる第１配線層１７を形成し、更に、ビルドアップ配線層を形成する。これにより、集合配線基板１０及び配線基板１０ａが製造される過程において加熱冷却を繰り返しても、熱膨張率の小さいシリコン等からなる支持基板１１に支持されたビルドアップ配線層には、熱応力（ストレス）に起因する反りや歪みが生じ難くなるため、集合配線基板１０及び配線基板１０ａの完成時に、第１配線層１７のピッチＰ３が、所望のピッチから大きくずれることを防止することができる。
又、従来の配線基板１００の製造工程で使用されるＣｕからなる支持基板は、最終工程でウェットエッチングにより除去されるため、一度しか使用できないが、本発明に係るシリコン等からなる支持基板１１は、剥離層１５を設けたことにより、ウェットエッチングを行わなくても容易に除去することが可能となるため、集合配線基板１０をダイシングブレード等を用いて個片化する前に支持基板１１を除去する場合には、支持基板１１を繰り返し使用することができ、集合配線基板１０及び配線基板１０ａの製造コストを低減することができる。
〈第１の実施の形態の変形例〉
本発明の第１の実施の形態の変形例では、ビルドアップ配線層を有する集合配線基板１０及び配線基板１０ａの、本発明の第１の実施の形態とは異なる製造方法について例示する。本発明の第１の実施の形態の変形例では、支持基板１１の上面に凹部１３を形成せず、平坦な支持基板１１の上面に第１配線層１７を形成する。なお、支持基板１１、剥離層１５等の材料や厚さ等は、本発明の第１の実施の形態の場合と同様であるため、その説明は省略する。
図２５〜図２７は、本発明の第１の実施の形態の変形例に係る集合配線基板１０及び配線基板１０ａの製造工程を例示する図である。図２５〜図２７において、図５〜図２４と同一部品については、同一符号を付し、その説明は省略する場合がある。始めに、図２５に示す工程では、支持基板１１を用意し、支持基板１１の上面に第１金属層１４、剥離層１５を順次形成する。
次いで、剥離層１５上に第１絶縁層１６を形成し、第１配線層１７の形成位置（後述する図２６参照）に対応する位置の第１金属層１４が露出するように、レーザ加工法等を用いて剥離層１５及び第１絶縁層１６を貫通する貫通穴である第１ビアホール１６ｘを形成する。なお、第１ビアホール１６ｘは、図１４に示すように、第１ビアホール１６ｘに対応する凸形状２９ａが形成された面を有するスタンパー２９を用いてインプリントし、凸形状２９ａを転写する方法を用いて形成してもよい。
次いで、本発明の第１の実施の形態における図４〜図２１と同様な工程により、図２６に示すように、第１ビアホール１６ｘに露出した第１金属層１４上に、例えば、第１金属層１４をめっき給電層（シード層）に利用した電解めっき法により、表面めっき層と第１配線層本体とから構成される第１配線層１７を形成し、更に、第１配線層１７上にビルドアップ配線層を形成する。本実施例では、４層のビルドアップ配線層（第１配線層〜第４配線層）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
第１配線層１７において、表面めっき層は、集合配線基板１０及び配線基板１０ａが完成した際に、外部に露出する層がＡｕからなる構造となり、例えば、第１金属層１４上にＡｕ膜のみを形成した構造、Ａｕ膜、Ｎｉ膜を順次積層した構造、Ａｕ膜、Ｐｄ膜，Ｎｉ膜を順次積層した構造等とすることができる。表面めっき層を構成するＡｕ膜の厚さは、例えば、０．０１μｍ〜１μｍとすることができる。続いて、表面めっき層上にＣｕ等からなる第１配線層本体をめっき等により形成することができる。第１配線層１７は、半導体チップの対応する電極と電気的に接続される電極パッドとして機能する。
次いで、本発明の第１の実施の形態における図２２〜図２４と同様な工程により、図２７に示すように、本発明の第１の実施の形態の変形例に係る集合配線基板１０及び配線基板１０ａが製造される。
本発明の第１の実施の形態の変形例に係る集合配線基板１０及び配線基板１０ａによれば、熱膨張率の小さいシリコン等からなる支持基板１１の上面に第１配線層１７を形成し、更に、ビルドアップ配線層を形成する。これにより、集合配線基板１０及び配線基板１０ａが製造される過程において加熱冷却を繰り返しても、熱膨張率の小さいシリコン等からなる支持基板１１に支持されたビルドアップ配線層には、熱応力（ストレス）に起因する反りや歪みが生じ難くなるため、集合配線基板１０及び配線基板１０ａの完成時に、第１配線層１７のピッチＰ３が、所望のピッチから大きくずれることを防止することができる。
又、従来の配線基板１００の製造工程で使用されるＣｕからなる支持基板は、最終工程でウェットエッチングにより除去されるため、一度しか使用できないが、本発明に係るシリコン等からなる支持基板１１は、剥離層１５を設けたことにより、ウェットエッチングを行わなくても容易に除去することが可能となるため、集合配線基板１０をダイシングブレード等を用いて個片化する前に支持基板１１を除去する場合には、支持基板１１を繰り返し使用することができ、集合配線基板１０及び配線基板１０ａの製造コストを低減することができる。
〈第２の実施の形態〉
本発明の第２の実施の形態では、ビルドアップ配線層を有する集合配線基板１０及び配線基板１０ａの、本発明の第１の実施の形態とは異なる製造方法について例示する。本発明の第２の実施の形態に係る方法で製造された集合配線基板及び配線基板を、便宜上、集合配線基板３０及び配線基板３０ａとする。集合配線基板１０及び配線基板１０ａと集合配線基板３０及び配線基板３０ａは製造方法が異なるが、物としては同一である。
図２８〜図３２は、本発明の第２の実施の形態に係る集合配線基板３０及び配線基板３０ａの製造工程を例示する図である。図２８〜図３２において、図５〜図２４と同一部品については、同一符号を付し、その説明は省略する場合がある。始めに、本発明の第１の実施の形態における図５〜図９と同様な工程により、図９に示す構造体を作製する。次いで、図２８に示す工程では、ＣＶＤ法又は熱酸化等により、支持基板１１の上面に剥離層３５を形成する。剥離層３５の材料としては、例えば、ＳｉＯ２等を用いることができる。剥離層３５の厚さは、例えば、０．５μｍ〜１０μｍとすることができる。
次いで、図２９に示す工程では、無電解めっき法又はスパッタ法により、剥離層３５上に第１金属層３４を形成する。第１金属層３４の材料としては、例えば、ＴｉやＴｉ／Ｃｕ（Ｔｉ層上にＣｕ層を積層した構造）を用いることができる。第１金属層３４の厚さは、Ｔｉの場合には、例えば、０．５μｍ〜１．０μｍとすることができる。Ｔｉ／Ｃｕ（Ｔｉ層上にＣｕ層を積層した構造）の場合には、例えば、Ｔｉの厚さは０．１μｍ〜１．０μｍ、Ｃｕの厚さは０．１μｍ〜１．０μｍとすることができる。又、第１金属層３４の材料として、Ｐｔ、Ａｕ、Ｃｒ、Ｃｒ／Ａｕ（Ｃｒ層上にＡｕ層を積層した構造）、Ｔｉ／Ａｕ（Ｔｉ層上にＡｕ層を積層した構造）等を用いても構わない。
次いで、本発明の第１の実施の形態における図１２〜図２１と同様な工程により、支持基板１１上にビルドアップ配線層を形成する。本実施例では、４層のビルドアップ配線層（第１配線層〜第４配線層）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次いで、図３０に示す工程では、半導体チップが実装される面の反対側の面であるソルダーレジスト２７上に、補助基板２８を配設する。補助基板２８は、例えば、両面粘着テープを用いて貼り付けることで配設できる。両面粘着テープとしては、熱発泡タイプの両面粘着テープやＵＶ（紫外線）発泡タイプの両面粘着テープを用いても構わない。
次いで、図３１に示す工程では、図３０に示す第１金属層３４及び剥離層３５に所定の処理を施すことにより、第１金属層３４及び剥離層３５を除去する。所定の処理とは、第１金属層３４及び剥離層３５をフッ酸蒸気を用いてエッチングする処理である。なお、フッ酸蒸気を用いてエッチングすることにより、ＳｉＯ２から構成されている剥離層３５とともに第１金属層３４が除去されるのは、第１金属層３４がＴｉから構成されている場合である。
例えば、第１金属層３４がＴｉ／Ｃｕ（Ｔｉ層上にＣｕ層を積層した構造）等から構成されている場合のようにＴｉ以外の材料を含む場合には、フッ酸蒸気を用いてエッチングすることにより除去されるのは、第１金属層３４を構成するＴｉ及び剥離層３５を構成するＳｉＯ２のみである。この場合には、別途第１金属層３４を構成するＣｕを除去する工程が必要になる。
次いで、図３２に示す工程では、図３１に示す支持基板１１を除去することにより、集合配線基板３０が完成する。次いで、本発明の第１の実施の形態における図２４と同様な工程により、図３２に示す集合配線基板３０をダイシングブレード等を用いて切断位置Ｂで切断することにより、集合配線基板３０は個片化される。次いで、個片化後に補助基板２８を除去することにより、複数の配線基板３０ａが完成する。なお、図３２に示す集合配線基板３０から補助基板２８を除去した後に、ダイシングブレード等を用いて切断位置Ｂで切断することにより集合配線基板３０を個片化し、複数の配線基板３０ａを作製しても構わない。
このようにして、本発明の第２の実施の形態に係る集合配線基板３０及び配線基板３０ａが製造される。なお、本発明の第２の実施の形態では、支持基板１１の上面に凹部１３を形成し、凹部１３に半導体チップの対応する電極と電気的に接続される電極パッドとなる第１配線層１７を形成する例を示したが、本発明の第１の実施の形態の変形例と同様に、支持基板１１の上面に凹部１３を形成せず、平坦な支持基板１１の上面に第１配線層１７を形成しても構わない。
本発明の第２の実施の形態に係る集合配線基板３０及び配線基板３０ａによれば、本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａと同様に、熱膨張率の小さいシリコン等からなる支持基板１１の上面に凹部１３を形成し、凹部１３に半導体チップの対応する電極と電気的に接続される電極パッドとなる第１配線層１７を形成し、更に、ビルドアップ配線層を形成する。これにより、集合配線基板３０及び配線基板３０ａが製造される過程において加熱冷却を繰り返しても、熱膨張率の小さいシリコン等からなる支持基板１１に支持されたビルドアップ配線層には、熱応力（ストレス）に起因する反りや歪みが生じ難くなるため、集合配線基板３０及び配線基板３０ａの完成時に、第１配線層１７のピッチＰ３が、所望のピッチから大きくずれることを防止することができる。
又、従来の配線基板１００の製造工程で使用されるＣｕからなる支持基板は、最終工程でウェットエッチングにより除去されるため、一度しか使用できないが、本発明に係るシリコン等からなる支持基板１１は、剥離層３５を設けたことにより、ウェットエッチングを行わなくても容易に除去することが可能となるため、集合配線基板３０をダイシングブレード等を用いて個片化する前に支持基板１１を除去する場合には、支持基板１１を繰り返し使用することができ、集合配線基板３０及び配線基板３０ａの製造コストを低減することができる。
〈第３の実施の形態〉
本発明の第３の実施の形態では、ビルドアップ配線層を有する集合配線基板１０及び配線基板１０ａの、本発明の第１の実施の形態とは異なる製造方法について例示する。本発明の第３の実施の形態に係る方法で製造された集合配線基板及び配線基板を、便宜上、集合配線基板４０及び配線基板４０ａとする。集合配線基板１０及び配線基板１０ａと集合配線基板４０及び配線基板４０ａは製造方法が異なるが、物としては同一である。
図３３〜図３５は、本発明の第３の実施の形態に係る集合配線基板４０及び配線基板４０ａの製造工程を例示する図である。図３３〜図３５において、図５〜図２４と同一部品については、同一符号を付し、その説明は省略する場合がある。始めに、図３３に示す工程では、貫通電極４１ａを有する支持基板４１を用意する。貫通電極４１ａは、支持基板４１の上面から下面に貫通する電極である。
支持基板４１としては、例えば、シリコン（熱膨張率：３〜４ｐｐｍ／℃程度）、又は、シリコンと同等の熱膨張率を有する材料を用いることができる。支持基板４１として用いることができる材料の熱膨張率の範囲（半導体基板を構成するシリコンと同等の熱膨張率の範囲）は、０〜６ｐｐｍ／℃であるが、好適な熱膨張率の範囲としては、３〜４ｐｐｍ／℃である。
又、ビルドアップ配線層形成領域Ａの一部である半導体チップが実装される半導体チップ実装領域Ｃ（後述する図３６参照）に対応する領域はシリコン又はシリコンと同等の熱膨張率を有する材料から構成し、その他の領域は他の材料から構成してもよい。
又、ビルドアップ配線層形成領域Ａの一部である半導体チップが実装される半導体チップ実装領域Ｃ（後述する図３６参照）に対応する領域はシリコンから構成し、その他の領域はシリコンと同等の熱膨張率を有する材料から構成してもよい。
シリコンと同等の熱膨張率を有する材料としては、例えば、硼珪酸ガラス等を用いることができる。硼珪酸ガラスは、硼酸（Ｂ２Ｏ３）と珪酸（ＳｉＯ２）を主成分として含むガラスであり、熱膨張率は３ｐｐｍ／℃程度である。支持基板４１の厚さは、例えば、２００μｍ〜２０００μｍとすることができる。貫通電極４１ａは、例えば、Ｃｕ等で構成されている。
次いで、本発明の第１の実施の形態における図６及び図７と同様な工程により、支持基板４１の上面にレジスト膜を形成し、レジスト膜に対して露光等のパターニング処理を行い、第１配線層１７の形成位置に対応する部分である貫通電極４１ａ上に開口部を形成する。次いで、図３４に示す工程では、異方性ドライエッチング又は異方性ウェットエッチングにより、支持基板４１の上面の開口部に対応する位置に凹部１３を形成し、レジスト膜を除去する。凹部１３の深さとしては、例えば、０．５μｍ〜２０μｍとすることができる。又、凹部１３は、平面視略円形形状であり、その直径としては、例えば、１μｍ〜５０μｍ、そのピッチとしては、例えば、２μｍ〜１００μｍとすることができる。なお、凹部１３は、第１配線層１７を形成するための窪みである。
次いで、本発明の第１の実施の形態における図１１〜図２１と同様な工程により、支持基板４１上に図３５に示すビルドアップ配線層を形成する。本実施例では、４層のビルドアップ配線層（第１配線層〜第４配線層）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。なお、支持基板４１は貫通電極４１ａを有するため、貫通電極４１ａをめっき給電層（シード層）に利用した電解めっき法により、第１配線層１７を形成することができる。従って、図１０に示す第１金属層１４を形成する工程は不要となる。
図３５に示す構造体において、支持基板４１は貫通電極４１ａを有するため、例えば、所定の貫通電極４１ａ及び所定の貫通電極４１ａと電気的に接続されている第４配線層２６に、図３５の矢印のようにプローブを接触させることにより、導通検査を行うことができる。
導通検査で良品と判定された物のみをその後の工程に進めることが可能になるため、集合配線基板４０及び配線基板４０ａの生産性を向上させることができる。次いで、本発明の第１の実施の形態における図２２〜図２４と同様な工程により、本発明の第３の実施の形態に係る集合配線基板４０及び配線基板４０ａが製造される。
なお、本発明の第３の実施の形態では、支持基板４１の上面に凹部１３を形成し、凹部１３に半導体チップの対応する電極と電気的に接続される電極パッドとなる第１配線層１７を形成する例を示したが、本発明の第１の実施の形態の変形例と同様に、支持基板４１の上面に凹部１３を形成せず、平坦な支持基板４１の上面に第１配線層１７を形成しても構わない。
本発明の第３の実施の形態に係る集合配線基板４０及び配線基板４０ａによれば、本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａと同様に、熱膨張率の小さいシリコン等からなる支持基板４１の上面に凹部１３を形成し、凹部１３に半導体チップの対応する電極と電気的に接続される電極パッドとなる第１配線層１７を形成し、更に、ビルドアップ配線層を形成する。これにより、集合配線基板４０及び配線基板４０ａが製造される過程において加熱冷却を繰り返しても、熱膨張率の小さいシリコン等からなる支持基板４１に支持されたビルドアップ配線層には、熱応力（ストレス）に起因する反りや歪みが生じ難くなるため、集合配線基板４０及び配線基板４０ａの完成時に、第１配線層１７のピッチＰ３が、所望のピッチから大きくずれることを防止することができる。
又、従来の配線基板１００の製造工程で使用されるＣｕからなる支持基板は、最終工程でウェットエッチングにより除去されるため、一度しか使用できないが、本発明に係るシリコン等からなる支持基板４１は、剥離層１５を設けたことにより、ウェットエッチングを行わなくても容易に除去することが可能となるため、集合配線基板４０をダイシングブレード等を用いて個片化する前に支持基板４１を除去する場合には、支持基板４１を繰り返し使用することができ、集合配線基板４０及び配線基板４０ａの製造コストを低減することができる。
又、貫通電極４１ａを有する支持基板４１を用いることにより、貫通電極４１ａをめっき給電層（シード層）に利用した電解めっき法により、第１配線層１７を形成することができるため、図１０に示す第１金属層１４を形成する工程が不要となり、集合配線基板４０及び配線基板４０ａの生産性を向上させることができる。
又、貫通電極４１ａを有する支持基板４１を用いることにより、ビルドアップ配線層形成時点で貫通電極４１ａを通して導通検査を行うことが可能となり、導通検査で良品と判定された物のみをその後の工程に進めることが可能になるため、集合配線基板４０及び配線基板４０ａの生産性を向上させることができる。
〈第４の実施の形態〉
図３６は、本発明の第４の実施の形態に係るビルドアップ配線層を有する集合配線基板５０を例示する底面図である。図３７は、本発明の第４の実施の形態に係るビルドアップ配線層を有する集合配線基板５０を例示する断面図である。図３６及び図３７において、図３及び図４と同一部品については、同一符号を付し、その説明は省略する場合がある。図３６及び図３７において、５９は補強枠、Ｃは半導体チップが実装される領域（以下、「半導体チップ実装領域Ｃ」とする）を示している。
図３６及び図３７を参照するに、集合配線基板５０は、半導体チップ実装領域Ｃの外縁部に補強枠５９を設けた以外は、本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板１０と同様に構成される。補強枠５９は、集合配線基板５０及び集合配線基板５０を個片化した配線基板５０ａの機械的強度を高め、変形等を防止するために設ける。
又、集合配線基板５０又は集合配線基板５０を個片化した配線基板５０ａに半導体チップが実装された後に、半導体チップで発生する熱の放熱を補助するために設ける。補強枠５９の材料としては、シリコン、Ｃｕ、ＳＵＳ等を用いることができる。補強枠５９の高さＨ１は、特に制限はないが、十分な効果を発揮するためには半導体チップ実装領域Ｃよりも高くすることが好ましい。
続いて、集合配線基板５０及び配線基板５０ａの製造方法について説明をする。始めに、本発明の第１の実施の形態における図５〜図２３と同様な工程により、図２３に示す構造体を作製する。次いで、図３７に示すように、図２３に示す構造体の半導体チップ実装領域Ｃの外縁部に補強枠５９を設けることにより、集合配線基板５０が完成する。補強枠５９は、例えば、エポキシ系の熱硬化性接着剤、プリプレグ等を用いて第１絶縁層１６に固定することができる。なお、プリプレグとは、接着剤に相当する樹脂をあらかじめガラス繊維や炭素繊維に含浸させた中間素材である。
次いで、本発明の第１の実施の形態における図２４と同様な工程により、図３７に示す集合配線基板５０をダイシングブレード等を用いて切断位置Ｂで切断することにより、集合配線基板５０は個片化される。次いで、個片化後に補助基板２８を除去することにより、複数の配線基板５０ａが完成する。なお、図３７に示す集合配線基板５０から補助基板２８を除去した後に、ダイシングブレード等を用いて切断位置Ｂで切断することにより集合配線基板５０を個片化し、複数の配線基板５０ａを作製しても構わない。このようにして、本発明の第４の実施の形態に係る集合配線基板５０及び配線基板５０ａが製造される。
なお、本発明の第４の実施の形態では、支持基板１１の上面に凹部１３を形成し、凹部１３に半導体チップの対応する電極と電気的に接続される電極パッドとなる第１配線層１７を形成する例を示したが、本発明の第１の実施の形態の変形例と同様に、支持基板１１の上面に凹部１３を形成せず、平坦な支持基板１１の上面に第１配線層１７を形成しても構わない。
本発明の第４の実施の形態に係る集合配線基板５０及び配線基板５０ａによれば、本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａと同様に、熱膨張率の小さいシリコン等からなる支持基板１１の上面に凹部１３を形成し、凹部１３に半導体チップの対応する電極と電気的に接続される電極パッドとなる第１配線層１７を形成し、更に、ビルドアップ配線層を形成する。これにより、集合配線基板５０及び配線基板５０ａが製造される過程において加熱冷却を繰り返しても、熱膨張率の小さいシリコン等からなる支持基板１１に支持されたビルドアップ配線層には、熱応力（ストレス）に起因する反りや歪みが生じ難くなるため、集合配線基板５０及び配線基板５０ａの完成時に、第１配線層１７のピッチＰ３が、所望のピッチから大きくずれることを防止することができる。
又、従来の配線基板１００の製造工程で使用されるＣｕからなる支持基板は、最終工程でウェットエッチングにより除去されるため、一度しか使用できないが、本発明に係るシリコン等からなる支持基板１１は、剥離層１５を設けたことにより、ウェットエッチングを行わなくても容易に除去することが可能となるため、集合配線基板５０をダイシングブレード等を用いて個片化する前に支持基板１１を除去する場合には、支持基板１１を繰り返し使用することができ、集合配線基板５０及び配線基板５０ａの製造コストを低減することができる。
又、半導体チップ実装領域Ｃの外縁部に補強枠５９を設けたことにより、集合配線基板５０及び配線基板５０ａの機械的強度を高くすることが可能となり、集合配線基板５０及び配線基板５０ａの変形等を防止することができる。補強枠５９を設けたことにより、補助基板２８を除去した後においても、高い機械的強度を維持することができる。又、半導体チップ実装領域Ｃの外縁部に補強枠５９を設けたことにより、集合配線基板５０又は配線基板５０ａに半導体チップが実装された後に、半導体チップで発生する熱の放熱性を向上することができる。
〈第５の実施の形態〉
図３８は、本発明の第５の実施の形態に係るビルドアップ配線層を有する集合配線基板６０を例示する断面図である。なお、本発明の第５の実施の形態に係るビルドアップ配線層を有する集合配線基板６０を例示する平面図は、図３と同一であるため、図示及び説明は省略する。但し、集合配線基板６０において、支持基板１１、第１金属層６４及び剥離層６５は除去しておいても構わない。
図３８を参照するに、集合配線基板６０は、支持基板１１と、第１金属層６４と、剥離層６５と、第１絶縁層６６と、第２絶縁層７１と、第３絶縁層７４と、第１配線層６７と、第２配線層７０と、第３配線層７３と、第４配線層７６と、第２金属層６８と、第３金属層７２、第４金属層７５と、ソルダーレジスト７７と、第５金属層７８とからなるビルドアップ配線層を有する配線基板である。なお、第１金属層６４、剥離層６５、第１絶縁層６６等の材料や厚さ等は、本発明の第１の実施の形態の第１金属層１４、剥離層１５、第１絶縁層１６等の材料や厚さ等と同様であるため、その説明は省略する。
支持基板１１の上面には第１金属層６４、剥離層６５、第１絶縁層６６が積層されている。第１絶縁層６６には、剥離層６５及び第１絶縁層６６を貫通し、第１金属層６４を露出する第１ビアホール６６ｘが形成されている。第１ビアホール６６ｘの第１金属層６４上には、第１配線層６７が形成されている。
第１絶縁層６６上には第２金属層６８及び第２配線層７０が積層形成されている。更に、第２配線層７０を覆うように第２絶縁層７１が形成され、第２絶縁層７１上には第３金属層７２及び第３配線層７３が積層形成されている。更に、第３配線層７３を覆うように第３絶縁層７４が形成され、第３絶縁層７４上には第４金属層７５及び第４配線層７６が積層形成されている。
集合配線基板６０が個片化された配線基板６０ａが、マザーボード等に接続される際には、支持基板１１、第１金属層６４及び剥離層６５は除去され、第１配線層６７は、第１絶縁層６６から露出する。第１配線層６７は、例えばマザーボード等と電気的に接続される電極パッドとして機能する。
第１配線層６７と第２金属層６８及び第２配線層７０とは、第１絶縁層６６に形成された第１ビアホール６６ｘを介して電気的に接続されている。又、第２配線層７０と第３金属層７２及び第３配線層７３とは、第２絶縁層７１に形成された第２ビアホール７１ｘを介して電気的に接続されている。又、第３配線層７３と第４金属層７５及び第４配線層７６とは、第３絶縁層７４に形成された第３ビアホール７４ｘを介して電気的に接続されている。
第４配線層７６を覆うように、開口部７７ｘを有するソルダーレジスト７７が形成されている。第４配線層７６上の開口部７７ｘに対応する部分には、第５金属層７８が形成されている。第５金属層７８が形成されている面は、半導体チップが実装される半導体チップ実装面となる。ソルダーレジスト７７の開口部７７ｘ内に露出する第５金属層７８は、電極パッドとして機能し、半導体チップの対応する電極と電気的に接続される。Ｐ４は、第５金属層７８のピッチを示している。集合配線基板６０は、切断位置Ｂにおいて切断されることにより個片化され、配線基板６０ａとなる。
続いて、集合配線基板６０及び配線基板６０ａの製造方法について説明する。図３９〜図４３は、本発明の第５の実施の形態に係る集合配線基板６０及び配線基板６０ａの製造工程を例示する図である。図３９〜図４３において、図３８と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、本発明の第１の実施の形態における図５及び図６と同様な工程により、支持基板１１の上面にレジスト膜６２を形成する。次いで、図３９に示す工程では、レジスト膜６２に対して露光等のパターニング処理を行い、第１配線層６７の形成位置（後述する図４１参照）に対応する部分に開口部６２ｘを形成する。なお、ドライフィルム状のレジスト膜６２に対して予め開口部６２ｘを形成しておき、開口部６２ｘが形成されたレジスト膜６２を支持基板１１上に配設してもよい。
第１配線層６７は半導体チップには接続されずマザーボード等と接続される電極パッドであるため、第１配線層６７の形成位置に対応する開口部６２ｘのピッチは、図７に示す本発明の第１の実施の形態における第１配線層１７の形成位置に対応する開口部１２ｘのピッチよりも広くなっている。
次いで、図４０に示す工程では、異方性ドライエッチング又は異方性ウェットエッチングにより、支持基板１１の上面の開口部６２ｘに対応する位置に凹部６３を形成し、図３９に示すレジスト膜６２を除去する。凹部６３の深さとしては、例えば、０．５μｍ〜２０μｍとすることができる。又、凹部６３は、平面視略円形形状であり、その直径としては、例えば、１００μｍ〜２００μｍ、そのピッチとしては、例えば、２００μｍ〜４００μｍとすることができる。
次いで、図４１に示す工程では、本発明の第１の実施の形態における図１０〜図２１と同様な工程により、支持基板１１上にビルドアップ配線層を形成する。本実施例では、４層のビルドアップ配線層（第１配線層〜第４配線層）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次いで、図４２に示す工程では、第４配線層７６上の開口部７７ｘに対応する部分に、第５金属層７８を形成することにより、集合配線基板６０が完成する。第５金属層７８は、例えば、電解めっき法、無電解めっき法等により、第４配線層７６上に直接Ａｕ膜を形成したものである。又、例えば、Ｎｉ膜、Ａｕ膜を第４配線層７６上に順次積層した構造としても構わない。又、Ｎｉ膜、Ｐｄ膜、Ａｕ膜を第４配線層７６上に順次積層した構造としても構わない。第５金属層７８を構成するＡｕ膜の厚さは、例えば、０．０１μｍ〜１μｍとすることができる。
第５金属層７８が形成されている面は、半導体チップが実装される半導体チップ実装面となる。ソルダーレジスト７７の開口部７７ｘ内に露出する第５金属層７８は、電極パッドとして機能し、半導体チップの対応する電極と電気的に接続される。
なお、図４２に示す構造体において、第５金属層７８が形成されている半導体チップ実装面は、支持基板１１に接している面と反対側の面であるため、支持基板１１を除去することなく半導体チップを実装することができる。従って、図４２に示す構造体に補助基板２８を設ける工程は不要となる。
次いで、図４３に示す工程では、図４２に示す集合配線基板６０をダイシングブレード等を用いて切断位置Ｂで切断することにより、集合配線基板６０は個片化される。次いで、個片化後に剥離層６５に所定の処理を施し、支持基板１１、第１金属層６４及び剥離層６５を除去することにより、複数の配線基板６０ａが完成する。
なお、図４２に示す集合配線基板６０から支持基板１１、第１金属層６４及び剥離層６５を除去した後に、ダイシングブレード等を用いて切断位置Ｂで切断することにより集合配線基板６０を個片化し、複数の配線基板６０ａを作製しても構わない。
所定の処理とは、例えば、剥離層６５として熱発泡タイプの両面粘着テープを貼り付けた場合には、所定の温度に加熱する（熱エネルギーを付与する）処理である。又、例えば、剥離層６５としてＵＶ（紫外線）発泡タイプの両面粘着テープを貼り付けた場合には、紫外線を照射する（特定の波長の光エネルギーを付与する）処理である。所定の処理を施すことにより、剥離層６５の粘着力が低下するため、支持基板１１、第１金属層６４及び剥離層６５を容易に除去することができる。
支持基板１１、第１金属層６４及び剥離層６５を除去することにより、第１配線層６７は第１絶縁層１６から露出する。第１配線層６７は、例えばマザーボード等と電気的に接続される電極パッドとして機能する。このようにして、本発明の第５の実施の形態に係る集合配線基板６０及び配線基板６０ａが製造される。
なお、本発明の第５の実施の形態では、支持基板１１の上面に凹部６３を形成し、凹部６３にマザーボード等と電気的に接続される電極パッドとなる第１配線層６７を形成する例を示したが、本発明の第１の実施の形態の変形例と同様に、支持基板１１の上面に凹部６３を形成せず、平坦な支持基板１１の上面に第１配線層６７を形成しても構わない。
本発明の第５の実施の形態に係る集合配線基板６０及び配線基板６０ａによれば、本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａと同様に、熱膨張率の小さいシリコン等からなる支持基板１１の上面に凹部６３を形成し、凹部６３にマザーボード等と電気的に接続される電極パッドとなる第１配線層６７を形成し、更に、ビルドアップ配線層を形成する。本発明の第１の実施の形態に係る集合配線基板１０及び配線基板１０ａの場合と異なり、半導体チップの対応する電極と電気的に接続される第５金属層７８は、支持基板１１の上面に形成された凹部６３には形成されないが、支持基板１１に支持された状態で形成されるため、集合配線基板６０及び配線基板６０ａが製造される過程において加熱冷却を繰り返しても、熱膨張率の小さいシリコン等からなる支持基板１１に支持されたビルドアップ配線層には、熱応力（ストレス）に起因する反りや歪みが生じ難くなるため、集合配線基板６０及び配線基板６０ａの完成時に、第５金属層７８のピッチＰ４が、所望のピッチから大きくずれることを防止することができる。
又、従来の配線基板１００の製造工程で使用されるＣｕからなる支持基板は、最終工程でウェットエッチングにより除去されるため、一度しか使用できないが、本発明に係るシリコン等からなる支持基板１１は、剥離層６５を設けたことにより、ウェットエッチングを行わなくても容易に除去することが可能となるため、集合配線基板６０をダイシングブレード等を用いて個片化する前に支持基板１１を除去する場合には、支持基板１１を繰り返し使用することができ、集合配線基板６０及び配線基板６０ａの製造コストを低減することができる。
又、集合配線基板６０及び配線基板６０ａにおいて、半導体チップが実装される面は、支持基板１１に接している面と反対側の面であるため、支持基板１１を除去することなく半導体チップを実装することができるため、補助基板２８を設ける工程が不要となり、集合配線基板６０及び配線基板６０ａの生産性を向上させることができる。
〈第６の実施の形態〉
本発明の第６の実施の形態では、本発明に係る配線基板に半導体チップを実装した半導体パッケージの形態、及び、本発明に係る半導体パッケージの製造方法について例示する。
図４４は、本発明に係る半導体パッケージ８０を例示する断面図である。図４４において、図２４と同一部品については、同一符号を付し、その説明は省略する場合がある。図４４を参照するに、半導体パッケージ８０は、図２４に示す配線基板１０ａと、半導体チップ８１と、アンダーフィル樹脂８３とを有する。なお、配線基板１０ａは、本発明の第１の実施の形態に示す製造方法で製造されたものでも、本発明の第１の実施の形態の変形例に示す製造方法で製造されたものでも、いずれでも構わない。
半導体チップ８１は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）や電極パッド（図示せず）が形成され、電極パッド（図示せず）上には電極となるボール状端子８２が形成されたものである。半導体チップ８１のボール状端子８２は、配線基板１０ａの第１配線層１７と電気的に接続されている。半導体チップ８１と第１絶縁層１６との間にはアンダーフィル樹脂８３が充填されている。
なお、半導体チップ８１のボール状端子８２及び配線基板１０ａの第１配線層１７のいずれもが、はんだから構成されている場合には、半導体チップ８１の実装時に、ボール状端子８２及び第１配線層１７は溶融し合金となり、一つのバンプが形成される。
図４４に示す半導体パッケージ８０において、配線基板１０ａは、本発明の第１の実施の形態で示したように、シリコン（熱膨張率：３〜４ｐｐｍ／℃程度）等からなる支持基板１１の上面に凹部１３を形成し、凹部１３に半導体チップの対応する電極と電気的に接続される電極パッドとなる第１配線層１７を形成し、更に、ビルドアップ配線層を形成することにより製造される。
その結果、配線基板１０ａが製造される過程において加熱冷却を繰り返しても、熱膨張率の小さいシリコン等からなる支持基板１１に支持されたビルドアップ配線層には、熱応力（ストレス）に起因する反りや歪みが生じ難くなるため、配線基板１０ａの完成時に、第１配線層１７のピッチは、所望のピッチから大きくずれることはない。
一方、図４４に示す半導体パッケージ８０における半導体チップ８１を構成する半導体基板にシリコンを用いた場合、その熱膨張率は３〜４ｐｐｍ／℃程度と小さく、電極となるボール状端子８２のピッチは、所望のピッチから大きくずれることはない。
従って、例えば、第１配線層１７のピッチ（＝ボール状端子８２のピッチ）が１００μｍを下回るような狭ピッチとなり、それに対応すべく第１配線層１７やボール状端子８２が小型化されている場合においても、配線基板１０ａの第１配線層１７と半導体チップ８１のボール状端子８２とをピッチずれを生じさせることなく電気的に接続することができる。
図４５は、本発明に係る半導体パッケージ９０を例示する断面図である。図４５において、図３７及び図４４と同一部品については、同一符号を付し、その説明は省略する場合がある。図４５を参照するに、半導体パッケージ９０は、配線基板５０ａと、半導体チップ８１と、アンダーフィル樹脂８３とを有する。配線基板５０ａは、図３７に示す集合配線基板５０を個片化した後に補助基板２８を除去した配線基板である。ただし、図３７に示す集合配線基板５０から補助基板２８を除去した後に個片化しても構わない。
半導体パッケージ８０の場合と同様な理由により、半導体パッケージ９０において、例えば、第１配線層１７のピッチ（＝ボール状端子８２のピッチ）が１００μｍを下回るような狭ピッチとなり、それに対応すべく第１配線層１７やボール状端子８２が小型化されている場合においても、配線基板５０ａの第１配線層１７と半導体チップ８１のボール状端子８２とをピッチずれを生じさせることなく電気的に接続することができる。又、半導体チップ８１が実装されている領域の外縁部に補強枠５９を設けたことにより、半導体パッケージ９０の機械的強度を高めることができる。
図４６は、本発明に係る半導体パッケージ１１０を例示する断面図である。図４６において、図４３及び図４４と同一部品については、同一符号を付し、その説明は省略する場合がある。図４６を参照するに、半導体パッケージ１１０は、図４３に示す配線基板６０ａと、半導体チップ８１と、アンダーフィル樹脂８３とを有する。第５配線層７８上には、はんだペースト塗布等によりプレソルダ（図示せず）が形成されている。
半導体パッケージ８０の場合と同様な理由により、半導体パッケージ１１０において、例えば、第５配線層７８のピッチ（＝ボール状端子８２のピッチ）が１００μｍを下回るような狭ピッチとなり、それに対応すべく第５配線層７８やボール状端子８２が小型化されている場合においても、配線基板６０ａの第５配線層７８と半導体チップ８１のボール状端子８２とをピッチずれを生じさせることなく電気的に接続することができる。
以上、半導体パッケージ８０、９０及び１１０の形態について説明したが、この中から半導体パッケージ８０を例にとり、その製造方法について説明する。図４７〜図５０は、本発明に係る半導体パッケージ８０の製造工程を例示する図である。図４７〜図５０において、図４４と同一部品については、同一符号を付し、その説明は省略する場合がある。
なお、図４７〜図５０に示す工程は、図２３に示す集合配線基板１０を用意し、集合配線基板１０に半導体チップ８１を実装し、その後個片化してから補助基板２８を除去する例を示すが、集合配線基板１０が個片化され補助基板２８が除去されている図２４に示す配線基板１０ａを用意し、配線基板１０ａに半導体チップ８１を実装しても構わない。
始めに、図４７に示す工程では、図２３に示す集合配線基板１０を用意し、半導体チップ８１のボール状端子８２と集合配線基板１０の第１配線層１７とを電気的に接続する。なお、半導体チップ８１のボール状端子８２及び集合配線基板１０の第１配線層１７のいずれもが、はんだから構成されている場合には、半導体チップ８１の実装時に、ボール状端子８２及び第１配線層１７は溶融し合金となり、一つのバンプが形成される。
第１配線層１７がはんだではなく、例えば、Ａｕ等からなる表面めっき層とＣｕ等からなる第１配線層本体から構成されている場合には、第１配線層１７上に、はんだバンプ（接合金属）を形成する。はんだバンプは、第１配線層１７に、はんだペーストを塗布しリフロー処理することにより得られる。又、第１配線層１７に、はんだボールを実装しても構わない。
半導体チップ８１のボール状端子８２と集合配線基板１０の第１配線層１７との電気的な接続は、例えば、２３０℃に加熱して、はんだを融解させることにより行う。次いで、図４８に示す工程では、半導体チップ８１と第１絶縁層１６との間にアンダーフィル樹脂８３を充填する。次いで、図４９に示す工程では、図４８に示す集合配線基板１０をダイシングブレード等を用いて切断位置Ｂで切断することにより、集合配線基板１０は個片化され、複数の配線基板１０ａとなる。
次いで、図５０に示す工程では、図４９に示す補助基板２８を除去することにより、半導体パッケージ８０が完成する。なお、図４８に示す集合配線基板１０から補助基板２８を除去した後に、ダイシングブレード等を用いて切断位置Ｂで切断することにより集合配線基板１０を個片化し、半導体パッケージ８０を作製しても構わない。
このようにして、半導体パッケージ８０が製造される。なお、半導体パッケージ９０及び１１０も半導体パッケージ８０と概略同様の工程により製造される。ただし、図４６に示す半導体パッケージ１１０は、図３８に示す集合配線基板６０に半導体チップ８１を実装した後、剥離層６５に所定の処理を施し、支持基板１１、第１金属層６４及び剥離層６５を除去し、その後、集合配線基板６０をダイシングブレード等を用いて切断位置Ｂで切断することにより製造しても構わない。
本発明の第６の実施の形態によれば、半導体チップの対応する電極と電気的に接続される電極パッドとなる第１配線層１７又は第５配線層７８が所望のピッチから大きくずれることなく形成されている本発明に係る集合配線基板１０、５０、６０、又は、配線基板１０ａ、５０ａ、６０ａを用いることにより、例えば、第１配線層１７又は第５配線層７８のピッチ（＝ボール状端子８２のピッチ）が１００μｍを下回るような狭ピッチとなり、それに対応すべく第１配線層１７又は第５配線層７８やボール状端子８２が小型化されている場合においても、集合配線基板１０、５０、６０、又は、配線基板１０ａ、５０ａ、６０ａの第１配線層１７又は第５配線層７８と半導体チップ８１ボール状端子８２とをピッチずれを生じさせることなく電気的に接続することができる。
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、上述した実施の形態においては、配線層をセミアディティブ法で形成する例を示したが、配線層は、セミアディティブ法の他にサブトラクティブ法等の各種の方法を用いて形成することができる。
１０，３０，５０，６０ 集合配線基板
１０ａ，６０ａ，１００ 配線基板
１１，４１，１１１ 支持基板
１２，６２，１９ レジスト膜
１２ｘ，１９ｘ，２７ｘ，６２ｘ，７７ｘ，２７０ｘ 開口部
１３，６３ 凹部
１４，３４，６４ 第１金属層
１５，３５，６５ 剥離層
１６，６６，１６０ 第１絶縁層
１６ｘ，６６ｘ，１６０ｘ 第１ビアホール
１７，６７，１７０ 第１配線層
１８，６８ 第２金属層
２０，７０，２００ 第２配線層
２１，７１，２１０ 第２絶縁層
２１ｘ，７１ｘ，２１０ｘ 第２ビアホール
２２，７２ 第３金属層
２３，７３，２３０ 第３配線層
２４，７４，２４０ 第３絶縁層
２４ｘ，７４ｘ，２４０ｘ 第３ビアホール
２５，７５ 第４金属層
２６，７６，２６０ 第４配線層
２７，７７，２７０ ソルダーレジスト
２８ 補助基板
２９ スタンパー
２９ａ 凸形状
４１ａ 貫通電極
５９ 補強枠
７８ 第５金属層
８０，９０，１１０，８００ 半導体パッケージ
８１，８１０ 半導体チップ
８２，８２０ ボール状端子
８３，８３０ アンダーフィル樹脂
２９０ はんだバンプ
Ａ ビルドアップ配線層形成領域
Ｂ 切断位置
Ｃ 半導体チップ実装領域
Ｈ１ 高さ
Ｐ１ 第１配線層１７０のピッチ
Ｐ２ ボール状端子８２０のピッチ
Ｐ３ 第１配線層１７のピッチ
Ｐ４ 第５金属層７８のピッチ

Claims (11)

  1. 支持基板上に配線層及び絶縁層を積層する工程と、前記支持基板を除去する工程とを含む工程により製造される、半導体チップが実装される半導体チップ実装面を有する配線基板の製造方法であって、
    前記半導体チップを構成する半導体基板と同等の熱膨張率を有する材料からなる支持基板の上面に凹部を形成する工程、及び前記凹部が形成された前記支持基板の上面に剥離層を形成する工程を含む剥離層形成工程と、
    前記剥離層上に金属層を形成する金属層形成工程と、
    前記金属層上に第１絶縁層を形成する第１絶縁層形成工程と、
    前記凹部に対応する位置の前記金属層が露出するように、前記第１絶縁層を貫通する貫通穴を形成する貫通穴形成工程と、
    前記金属層をシード層として、前記貫通穴内に露出した前記金属層上に第１配線層を形成する第１配線層形成工程と、
    前記第１配線層及び前記第１絶縁層上に更に配線層及び絶縁層を積層する積層工程と、
    前記剥離層に所定の処理を施すことにより、前記支持基板を除去する支持基板除去工程とを有し、
    更に、前記支持基板除去工程よりも前に、前記半導体チップ実装面の反対側の面に補助基板を配設する補助基板配設工程を有することを特徴とする配線基板の製造方法。
  2. 前記貫通穴は、前記貫通穴に対応する凸形状が形成された面を有するスタンパーを用いて、前記凸形状を転写することにより形成されることを特徴とする請求項１記載の配線基板の製造方法。
  3. 前記第１配線層は、前記半導体チップの対応する電極と電気的に接続される電極パッドとして機能することを特徴とする請求項１又は２記載の配線基板の製造方法。
  4. 前記剥離層は、熱エネルギーを付与すると粘着力が低下する部材を貼り付けることにより形成され、前記所定の処理は、前記熱エネルギーを付与する処理であることを特徴とする請求項１乃至３の何れか一項記載の配線基板の製造方法。
  5. 前記剥離層は、光エネルギーを付与すると粘着力が低下する部材を貼り付けることにより形成され、前記所定の処理は、前記光エネルギーを付与する処理であることを特徴とする請求項１乃至３の何れか一項記載の配線基板の製造方法。
  6. 前記剥離層は、溶剤に溶解すると粘着力が低下する部材を貼り付けることにより形成され、前記所定の処理は、前記溶剤に溶解する処理であることを特徴とする請求項１乃至３の何れか一項記載の配線基板の製造方法。
  7. 前記剥離層は、ＳｉＯ２から構成され、前記所定の処理は、前記ＳｉＯ２をエッチングにより除去する処理であることを特徴とする請求項１乃至３の何れか一項記載の配線基板の製造方法。
  8. 更に、前記半導体チップ実装面の前記半導体チップが実装される領域の外縁部に補強枠を配設する補強枠配設工程を有することを特徴とする請求項１乃至７の何れか一項記載の配線基板の製造方法。
  9. 前記支持基板の、少なくとも前記半導体チップ実装面の前記半導体チップが実装される領域に対応する領域は、シリコンから構成されていることを特徴とする請求項１乃至８の何れか一項記載の配線基板の製造方法。
  10. 前記支持基板の、少なくとも前記半導体チップ実装面の前記半導体チップが実装される領域に対応する領域は、硼珪酸ガラスから構成されていることを特徴とする請求項１乃至８の何れか一項記載の配線基板の製造方法。
  11. 請求項１乃至１０の何れか一項記載の製造方法で製造された配線基板の、前記半導体チップ実装面に前記半導体チップを実装する半導体チップ実装工程と、
    前記半導体チップ実装面と前記半導体チップとの間に樹脂を充填する樹脂充填工程とを有することを特徴とする半導体パッケージの製造方法。
JP2011241946A 2011-11-04 2011-11-04 配線基板の製造方法及び半導体パッケージの製造方法 Active JP5225451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011241946A JP5225451B2 (ja) 2011-11-04 2011-11-04 配線基板の製造方法及び半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011241946A JP5225451B2 (ja) 2011-11-04 2011-11-04 配線基板の製造方法及び半導体パッケージの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008050910A Division JP4981712B2 (ja) 2008-02-29 2008-02-29 配線基板の製造方法及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2012069972A JP2012069972A (ja) 2012-04-05
JP5225451B2 true JP5225451B2 (ja) 2013-07-03

Family

ID=46166776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011241946A Active JP5225451B2 (ja) 2011-11-04 2011-11-04 配線基板の製造方法及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5225451B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109997419A (zh) * 2016-11-28 2019-07-09 三井金属矿业株式会社 多层布线板的制造方法
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
CN112017977B (zh) * 2019-05-31 2022-06-17 成都辰显光电有限公司 微型发光二极管基板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Also Published As

Publication number Publication date
JP2012069972A (ja) 2012-04-05

Similar Documents

Publication Publication Date Title
JP4981712B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5902931B2 (ja) 配線基板の製造方法、及び、配線基板製造用の支持体
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
JP2010034403A (ja) 配線基板及び電子部品装置
JP6029958B2 (ja) 配線基板の製造方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
JP5225451B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5372112B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP2017050464A (ja) 配線基板積層体、その製造方法及び半導体装置の製造方法
JP2004119729A (ja) 回路装置の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP4837696B2 (ja) 配線基板の製造方法及び半導体装置の製造方法
JP5355363B2 (ja) 半導体装置内蔵基板及びその製造方法
WO2020085382A1 (ja) 半導体パッケージ用配線基板、および半導体パッケージ用配線基板の製造方法
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
JP2013171916A (ja) 半導体装置の製造方法
JP2017168639A (ja) 配線基板及びこれを用いた半導体装置の製造方法
JP2016111275A (ja) 配線基板及びラミネート装置
JP4461801B2 (ja) 半導体装置およびその製造方法
JP7087369B2 (ja) 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

R150 Certificate of patent or registration of utility model

Ref document number: 5225451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3