Nothing Special   »   [go: up one dir, main page]

JP5273459B2 - Manufacturing method of semiconductor laser - Google Patents

Manufacturing method of semiconductor laser Download PDF

Info

Publication number
JP5273459B2
JP5273459B2 JP2008302579A JP2008302579A JP5273459B2 JP 5273459 B2 JP5273459 B2 JP 5273459B2 JP 2008302579 A JP2008302579 A JP 2008302579A JP 2008302579 A JP2008302579 A JP 2008302579A JP 5273459 B2 JP5273459 B2 JP 5273459B2
Authority
JP
Japan
Prior art keywords
groove
semiconductor
layer
substrate
cleavage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008302579A
Other languages
Japanese (ja)
Other versions
JP2010129763A (en
Inventor
賢太郎 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008302579A priority Critical patent/JP5273459B2/en
Publication of JP2010129763A publication Critical patent/JP2010129763A/en
Application granted granted Critical
Publication of JP5273459B2 publication Critical patent/JP5273459B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor laser capable of suppressing the displacement of the cleavage position and the extension of a small dislocation to an active layer, and to provide a method of manufacturing the same. <P>SOLUTION: A multi steps trench 45 including a trench 45A and a trench 45B formed in at least the trench 45A, is formed on a cleavage line L. The trenches 45A, 45B have strip shapes parallel to the cleavage line L, and are formed on a non-formation region of an upper electrode 32 and between ridge parts 20A formed on a wafer W of surfaces of wafer W. A substrate 10 is cleaved by using the multi steps trench 45 to form a front and a rear edge surfaces S1, S2 along the cleavage line L. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、へき開により形成された共振器端面を有する半導体レーザの製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor lasers having a cavity end face formed by cleavage.

GaN、AlGaN、GaInNなどの窒化物半導体は、AlGaINAsやAlGaInPなどの、すでに実用化されている半導体レーザに用いられている半導体よりも、大きなバンドギャップを持っている。そのため、窒化物半導体レーザは、高密度光ディスク装置や、レーザビームプリンタ、フルカラーディスプレイなどの光源などの広い応用が期待されているレーザである。   Nitride semiconductors such as GaN, AlGaN, and GaInN have a larger band gap than semiconductors that are already used in semiconductor lasers such as AlGaINAs and AlGaInP. Therefore, the nitride semiconductor laser is a laser that is expected to be widely used in light sources such as high-density optical disk devices, laser beam printers, and full-color displays.

ところで、窒化物半導体レーザに使用されるGaNは、赤外から赤色の半導体レーザに使用されるGaAsと比べてへき開性が低い。そのため、製造工程において、へき開ラインずれによる不良が1〜2%程度発生している。また、へき開により形成された断面には、積層方向に微小な段差が存在することが走査型電子顕微鏡(Scanning Electron Microscope:SEM)による観察からわかっている。この微小な段差は、クラッド層に使用されるAlGaN層と、Inを含む活性層との材質の固さの違いに起因していると考えられる。このような微細な断層がへき開面の活性層部分に生じると、この断層によって光の射出方向が変化してしまうという問題があった。   By the way, GaN used for a nitride semiconductor laser has a lower cleavage property than GaAs used for an infrared to red semiconductor laser. Therefore, in the manufacturing process, about 1 to 2% of defects due to cleavage line deviation occur. Moreover, it is known from observation with a scanning electron microscope (SEM) that a cross-section formed by cleavage has a minute step in the stacking direction. This minute step is considered to be caused by the difference in material hardness between the AlGaN layer used for the cladding layer and the active layer containing In. When such a fine fault occurs in the active layer portion of the cleavage plane, there is a problem that the light emission direction is changed by this fault.

この微小な断層の対策として、例えば、特許文献1に記載の技術を応用して、リッジストライプ脇に、深さ2μm程度の溝(幅10μm程度)をへき開ラインに平行に形成することが考えられる。これにより、断層が活性層にまで延びるのを阻害することが可能となる。   As a countermeasure against this minute fault, for example, it is conceivable to apply a technique described in Patent Document 1 to form a groove (width about 10 μm) having a depth of about 2 μm parallel to the cleavage line beside the ridge stripe. . This makes it possible to inhibit the fault from extending to the active layer.

特許第3822976号公報Japanese Patent No. 3822976

ところで、へき開位置がずれるのを抑制するために、例えば、上記の溝の幅を1μm程度にまで狭めることが考えられる。確かに、上記の溝の幅を狭めることにより、へき開位置のずれを抑制し、歩留りを向上させることが可能である。しかし、上記の溝の幅をあまり狭めてしまうと、へき開位置が上記の溝からずれやすくなり、一旦ずれてしまった場合には、へき開した断面に微細な断層が形成されるのを抑制することができなくなってしまう。だからといって、上記の溝の幅を広くしたのでは、上記の溝の幅の範囲でへき開ずれが存在することになり、歩留りを高くすることができなくなってしまう。   By the way, in order to suppress the shift of the cleavage position, for example, it is conceivable to reduce the width of the groove to about 1 μm. Certainly, by narrowing the width of the groove, it is possible to suppress the cleavage position shift and improve the yield. However, if the width of the groove is narrowed too much, the cleavage position is likely to be shifted from the groove, and once it is shifted, the formation of a fine fault on the cleaved cross section is suppressed. Will not be able to. However, if the width of the groove is increased, cleavage will occur in the range of the width of the groove, and the yield cannot be increased.

このように、従来の方法では、へき開位置がずれるのを抑制すると同時に、微細な断層が活性層にまで延びるのを抑制することは容易ではなかった。   As described above, in the conventional method, it is not easy to suppress the cleavage position from shifting and at the same time to prevent the minute fault from extending to the active layer.

本発明はかかる問題点に鑑みてなされたもので、その目的は、へき開位置がずれるのを抑制すると同時に、微細な断層が活性層にまで延びるのを抑制することの可能な半導体レーザの製造方法を提供することにある。 The present invention has been made in view of the above problems, its object, at the same time to inhibit the cleavage position is shifted, producing fine fault of possible semiconductor lasers of suppressing extend into the active layer It is to provide a method.

参考例の半導体レーザは、半導体基板上に、帯状の光導波路を有すると共に、光導波路を当該光導波路の延在方向から挟み込む一対のへき開面を有するレーザ構造部を備えたものである。レーザ構造部は、半導体基板上に、光導波路を有する半導体層を形成したのち、へき開ラインに平行な第1の溝を、半導体基板のうち半導体層側の表面に形成すると共に、少なくとも第1の溝の内部に第2の溝を形成することにより第1の溝および第2の溝を含む多段溝を形成し、多段溝を利用して半導体基板をへき開することにより形成されたものである。 The semiconductor laser of the reference example is provided with a laser structure portion having a pair of cleaved surfaces sandwiching the optical waveguide from the extending direction of the optical waveguide on the semiconductor substrate. The laser structure portion forms a semiconductor layer having an optical waveguide on the semiconductor substrate, and then forms a first groove parallel to the cleavage line on the surface of the semiconductor substrate on the semiconductor layer side, and at least the first layer The second groove is formed inside the groove to form a multistage groove including the first groove and the second groove, and the semiconductor substrate is cleaved using the multistage groove.

本発明の半導体レーザの製造方法は、以下の2つの工程を含むものである。
(A)半導体基板上に、帯状の光導波路を有する半導体層を形成したのち、へき開ラインに平行であって、かつ、前記半導体基板のうち前記半導体層側の表面に達する第1の溝を、半導体基板のうち半導体層側の表面に形成すると共に、少なくとも第1の溝の内部に第2の溝を形成することにより第1の溝および第2の溝を含む多段溝を形成する第1の工程
(B)多段溝を利用して半導体基板をへき開することにより、光導波路を当該光導波路の延在方向から挟み込む一対のへき開面を有するレーザ構造部を形成する第2の工程
The semiconductor laser manufacturing method of the present invention includes the following two steps.
(A) After forming a semiconductor layer having a strip-shaped optical waveguide on a semiconductor substrate, a first groove that is parallel to the cleavage line and reaches the surface of the semiconductor substrate on the semiconductor layer side , A first step of forming a multistage groove including the first groove and the second groove by forming the second groove at least inside the first groove while forming on the surface of the semiconductor substrate on the semiconductor layer side. Step (B) A second step of forming a laser structure portion having a pair of cleavage surfaces that sandwich the optical waveguide from the extending direction of the optical waveguide by cleaving the semiconductor substrate using the multistage groove.

参考例の半導体レーザおよび本発明の半導体レーザの製造方法では、へき開ラインには、第1の溝と、少なくとも第1の溝の内部に設けられた第2の溝とを含む多段溝が形成されている。これにより、第1の溝よりも幅の狭い第2の溝によって、へき開を高い位置精度で行うことができる。また、へき開位置が第2の溝から外れた場合でも、幅の広い第1の溝の内側にへき開位置がくる。また、第1の溝は、へき開の際にへき開面に発生し得る、微細な断層が活性層にまで延びるのを阻害することが可能である。 In the semiconductor laser of the reference example and the semiconductor laser manufacturing method of the present invention, a multistage groove including a first groove and at least a second groove provided inside the first groove is formed in the cleavage line. ing. Thereby, cleavage can be performed with high positional accuracy by the second groove having a width smaller than that of the first groove. Further, even when the cleavage position deviates from the second groove, the cleavage position comes inside the wide first groove. In addition, the first groove can prevent a fine fault that can occur on the cleavage plane during cleavage from extending to the active layer.

参考例の半導体レーザおよび本発明の半導体レーザの製造方法によれば、へき開ラインには、第1の溝と、少なくとも第1の溝の内部に設けられた第2の溝とを含む多段溝を形成するようにしたので、へき開位置がずれるのを抑制すると同時に、微細な断層が活性層にまで延びるのを抑制することができる。 According to the semiconductor laser of the reference example and the semiconductor laser manufacturing method of the present invention , the cleavage line includes a multi-stage groove including a first groove and a second groove provided at least inside the first groove. Since it is formed, it is possible to suppress the cleavage position from being shifted, and at the same time, it is possible to suppress the minute fault from extending to the active layer.

以下、本発明を実施するための最良の形態(以下、単に実施の形態という)について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.実施の形態(第1の溝の内部にだけ第2の溝あり)
2.変形例(第1の溝と第2の溝の位置関係のバリエーション)
Hereinafter, the best mode for carrying out the present invention (hereinafter simply referred to as an embodiment) will be described in detail with reference to the drawings. The description will be given in the following order.

1. Embodiment (there is a second groove only inside the first groove)
2. Modified example (variation of positional relationship between the first groove and the second groove)

[半導体レーザ1の構造]
図1は、本発明の第1の実施の形態に係る半導体レーザ1の概略構成を斜視的に表したものである。なお、図1は、模式的に表したものであり、実際の寸法,形状とは異なっている。
[Structure of semiconductor laser 1]
FIG. 1 is a perspective view showing a schematic configuration of a semiconductor laser 1 according to a first embodiment of the present invention. FIG. 1 is a schematic representation, which differs from actual dimensions and shapes.

本実施の形態の半導体レーザ1は、後に詳述するように、帯状のリッジ部20A(光導波路)を共振器方向(リッジ部20Aの延在方向)から一対の前端面S1および後端面S2によって挟み込んだ構造となっており、いわゆる端面発光型の半導体レーザである。この半導体レーザ1は、例えば、基板10(半導体基板)上に、下部クラッド層21、活性層22、上部クラッド層23およびコンタクト層24を基板10側からこの順に含む半導体層20(レーザ構造部)を備えたものである。なお、半導体層20には、上記した層以外の層(例えば、バッファ層やガイド層など)がさらに設けられていてもよい。   In the semiconductor laser 1 of the present embodiment, as will be described in detail later, the band-shaped ridge portion 20A (optical waveguide) is separated from the resonator direction (the extending direction of the ridge portion 20A) by a pair of front end surface S1 and rear end surface S2. It is a so-called edge-emitting semiconductor laser with a sandwiched structure. The semiconductor laser 1 includes, for example, a semiconductor layer 20 (laser structure portion) including a lower cladding layer 21, an active layer 22, an upper cladding layer 23, and a contact layer 24 in this order from the substrate 10 on a substrate 10 (semiconductor substrate). It is equipped with. Note that the semiconductor layer 20 may be further provided with a layer (for example, a buffer layer or a guide layer) other than the above-described layers.

基板10は、例えばGaNなどのIII−V族窒化物半導体からなる。ここで、「III−V族窒化物半導体」とは、短周期型周期率表における3B族元素群のうちの少なくとも1種と、短周期型周期率表における5B族元素のうちの少なくともNとを含むものを指している。III−V族窒化物半導体としては、例えば、GaとNとを含んだ窒化ガリウム系化合物が挙げられる。窒化ガリウム系化合物には、例えば、GaN、AlGaN、AlGaInNなどが含まれる。III−V族窒化物半導体には、必要に応じてSi、Ge、O、SeなどのIV族またはVI族元素のn型不純物、または、Mg、Zn、CなどのII族またはIV族元素のp型不純物がドープされている。   The substrate 10 is made of a group III-V nitride semiconductor such as GaN, for example. Here, the “III-V nitride semiconductor” means at least one of the group 3B elements in the short period periodic table, and at least N of the group 5B elements in the short period periodic table. Points to things that contain Examples of the III-V nitride semiconductor include gallium nitride compounds containing Ga and N. Examples of the gallium nitride compound include GaN, AlGaN, AlGaInN, and the like. For group III-V nitride semiconductors, an n-type impurity of a group IV or VI element such as Si, Ge, O, or Se, or a group II or group IV element such as Mg, Zn, or C, if necessary. A p-type impurity is doped.

半導体層20は、例えば、III−V族窒化物半導体を主に含んで構成されている。下部クラッド層21は、例えばAlGaNにより構成されている。活性層22は、例えば、組成比の互いに異なるGaInNによりそれぞれ形成された井戸層およびバリア層を交互に積層してなる多重量子井戸構造となっている。上部クラッド層23は、例えばAlGaNにより構成されている。コンタクト層24は、例えばGaNにより構成されている。   The semiconductor layer 20 includes, for example, a group III-V nitride semiconductor mainly. The lower cladding layer 21 is made of, for example, AlGaN. The active layer 22 has, for example, a multiple quantum well structure in which well layers and barrier layers respectively formed of GaInN having different composition ratios are alternately stacked. The upper cladding layer 23 is made of, for example, AlGaN. The contact layer 24 is made of, for example, GaN.

半導体層20の上部、具体的には、上部クラッド層23の上部およびコンタクト層24には、帯状のリッジ部20Aが形成されている。このリッジ部20Aは、半導体層20のうち、リッジ部20Aの両脇の部分と共に、光導波路を構成しており、横方向(共振器方向と直交する方向)の屈折率差を利用して横方向の光閉じ込めを行うと共に、半導体層20へ注入される電流を狭窄するものである。活性層22のうち上述の光導波路の直下の部分が、電流注入領域に対応しており、この電流注入領域が発光領域22Aとなる。   A strip-shaped ridge portion 20 </ b> A is formed on the semiconductor layer 20, specifically, on the upper cladding layer 23 and the contact layer 24. The ridge portion 20A constitutes an optical waveguide together with portions on both sides of the ridge portion 20A in the semiconductor layer 20, and uses the difference in refractive index in the lateral direction (direction perpendicular to the resonator direction). In addition to performing optical confinement in the direction, the current injected into the semiconductor layer 20 is confined. A portion of the active layer 22 immediately below the above-described optical waveguide corresponds to a current injection region, and this current injection region becomes a light emitting region 22A.

半導体層20には、リッジ部20Aをリッジ部20Aの延在方向から挟み込む一対の前端面S1および後端面S2(一対のへき開面)が形成されている。これら前端面S1および後端面S2は、例えばへき開によって形成されたへき開面であり、これら前端面S1および後端面S2によって共振器が構成されている。前端面S1はレーザ光を射出する面であり、前端面S1の表面には多層反射膜(図示せず)が形成されている。一方、後端面S2はレーザ光を反射する面であり、後端面S2の表面にも多層反射膜(図示せず)が形成されている。後端面S2側の多層反射膜は、当該多層反射膜と後端面S2とにより構成される射出側端面の反射率が例えば10%程度となるように調整された低反射率膜である。一方、後端面S2側の多層反射膜は、当該多層反射膜と後端面S2とにより構成される反射側端面の反射率が例えば95%程度となるように調整された高反射率膜である。   The semiconductor layer 20 is formed with a pair of front end surfaces S1 and rear end surfaces S2 (a pair of cleavage surfaces) that sandwich the ridge portion 20A from the extending direction of the ridge portion 20A. The front end surface S1 and the rear end surface S2 are cleaved surfaces formed by cleavage, for example, and the front end surface S1 and the rear end surface S2 constitute a resonator. The front end surface S1 is a surface for emitting laser light, and a multilayer reflective film (not shown) is formed on the surface of the front end surface S1. On the other hand, the rear end surface S2 is a surface that reflects laser light, and a multilayer reflective film (not shown) is also formed on the surface of the rear end surface S2. The multilayer reflective film on the rear end surface S2 side is a low reflectance film adjusted so that the reflectance of the emission side end surface constituted by the multilayer reflective film and the rear end surface S2 is about 10%, for example. On the other hand, the multilayer reflective film on the rear end surface S2 side is a high reflectance film adjusted so that the reflectance of the reflective side end surface constituted by the multilayer reflective film and the rear end surface S2 is about 95%, for example.

リッジ部20Aの上面(コンタクト層24の表面)には上部電極32が設けられている。この上部電極32は、例えばTi、Pt、Auをこの順に積層して構成されており、コンタクト層24と電気的に接続されている。一方、基板10の裏面には下部電極33が設けられている。この下部電極33は、例えばAuとGeとの合金,NiおよびAuを基板10側から順に積層して構成されており、基板10と電気的に接続されている。また、リッジ部20Aの側面および裾野には、絶縁層31が設けられている。この絶縁層31は、例えば、SiO、SiN、ZrOなどによって構成されている。 An upper electrode 32 is provided on the upper surface of the ridge portion 20A (the surface of the contact layer 24). The upper electrode 32 is formed by, for example, laminating Ti, Pt, and Au in this order, and is electrically connected to the contact layer 24. On the other hand, a lower electrode 33 is provided on the back surface of the substrate 10. The lower electrode 33 is configured by stacking, for example, an alloy of Au and Ge, Ni, and Au sequentially from the substrate 10 side, and is electrically connected to the substrate 10. Further, an insulating layer 31 is provided on the side surface and the skirt of the ridge portion 20A. The insulating layer 31 is made of, for example, SiO 2 , SiN, ZrO 2 or the like.

また、半導体レーザ1では、前端面S1および後端面S2のそれぞれに、多段切欠き30が設けられている。多段切欠き30は、リッジ部20Aの両脇に設けられており、基板10にまで達する深さを有している。多段切欠き30は、基板10内において、少なくとも1つの段差を有しており、例えば、図1に示したように、基板10にまで達する第1の切欠き30Aと、第1の切欠き30Aの底面に形成された第2の切欠き30Bとによって構成されている。   Moreover, in the semiconductor laser 1, the multistage notch 30 is provided in each of front end surface S1 and rear end surface S2. The multistage notches 30 are provided on both sides of the ridge portion 20 </ b> A and have a depth reaching the substrate 10. The multistage notch 30 has at least one step in the substrate 10. For example, as illustrated in FIG. 1, the first notch 30 </ b> A reaching the substrate 10 and the first notch 30 </ b> A are provided. And a second notch 30B formed on the bottom surface of the.

第1の切欠き30Aおよび第2の切欠き30Bは共に、積層方向から見たときに、共振器方向と直交する方向に延在する多角形状となっている。第1の切欠き30Aのうちリッジ部20A側の端部は、例えば、共振器方向と交差する方向に切り欠かれたテーパー状となっている。基板10内において、第1の切欠き30Aの深さは、例えば、第2の切欠き30Bの深さとほぼ等しくなっている。また、第1の切欠き30Aの底面の幅は、例えば、第2の切欠き30Bの底面の幅の3倍以上となっている。なお、第1の切欠き30Aの底面の幅は、第2の切欠き30Bの底面の幅の10倍程度とすることも可能である。また、多段切欠き30は、例えば、第2の切欠き30Bの底面に、さらに切欠きを有していてもよい。   Both the first notch 30A and the second notch 30B have a polygonal shape extending in a direction orthogonal to the resonator direction when viewed from the stacking direction. The end of the first cutout 30A on the ridge 20A side has, for example, a taper shape cut out in a direction intersecting the resonator direction. In the substrate 10, the depth of the first notch 30A is substantially equal to the depth of the second notch 30B, for example. Further, the width of the bottom surface of the first notch 30A is, for example, three times or more the width of the bottom surface of the second notch 30B. Note that the width of the bottom surface of the first notch 30A can be about 10 times the width of the bottom surface of the second notch 30B. Moreover, the multistage notch 30 may have a notch further in the bottom face of the 2nd notch 30B, for example.

[半導体レーザ1の製造方法]
このような構成を有する半導体レーザ1は、例えば次のようにして製造することができる。
[Method of Manufacturing Semiconductor Laser 1]
The semiconductor laser 1 having such a configuration can be manufactured as follows, for example.

図2(A),(B)〜図7(A),(B)は、製造過程における素子の断面形状および上面形状をそれぞれ表したものである。なお、各図の(B)におけるA−A矢視方向の断面構成の一例が各図の(A)に示されている。基板10の表面を例えばサーマルクリーニングにより清浄する。次に、清浄された基板10上に、例えばMOCVD法により、下部クラッド層21,活性層22,上部クラッド層23およびコンタクト層24を順次成長させて、半導体層20を形成する。   2A and 2B to FIG. 7A and FIG. 7B respectively show the cross-sectional shape and the top surface shape of the element in the manufacturing process. In addition, an example of a cross-sectional configuration in the direction of arrows A-A in each figure (B) is shown in each figure (A). The surface of the substrate 10 is cleaned by, for example, thermal cleaning. Next, the lower clad layer 21, the active layer 22, the upper clad layer 23, and the contact layer 24 are sequentially grown on the cleaned substrate 10 by, for example, the MOCVD method to form the semiconductor layer 20.

次に、例えば、蒸着もしくはスパッタリングにより、半導体層20(コンタクト層24)上に絶縁層31を形成したのち、帯状の開口42Aを有するレジスト層42を形成する(図2(A),(B))。レジスト層42の開口42Aは、へき開ラインL(図8参照)に相当する箇所に形成されており、へき開ラインLと平行な帯状の形状となっている。また、開口42Aは、ウェハW(図8参照)の表面のうち、ウェハW上に形成されたリッジ部20A同士の間であって、かつ上部電極32の未形成領域に形成される。   Next, after forming the insulating layer 31 on the semiconductor layer 20 (contact layer 24) by vapor deposition or sputtering, for example, a resist layer 42 having a strip-shaped opening 42A is formed (FIGS. 2A and 2B). ). The opening 42 </ b> A of the resist layer 42 is formed at a location corresponding to the cleavage line L (see FIG. 8), and has a strip shape parallel to the cleavage line L. Further, the opening 42A is formed between the ridge portions 20A formed on the wafer W in the surface of the wafer W (see FIG. 8) and in a region where the upper electrode 32 is not formed.

次に、例えばドライエッチングにより、開口42Aを介して、絶縁層31を選択的に除去する。これにより、絶縁層31に帯状の開口31Aが形成される(図3(A),(B))。その後、レジスト層42を除去する。   Next, the insulating layer 31 is selectively removed through the opening 42A, for example, by dry etching. As a result, a strip-shaped opening 31A is formed in the insulating layer 31 (FIGS. 3A and 3B). Thereafter, the resist layer 42 is removed.

次に、例えばドライエッチングにより、開口31Aを介して、半導体層20および基板10を選択的に除去する。これにより、半導体層20のうち開口31Aとの対向領域に貫通孔が形成され、さらに基板10の半導体層20側の表面に、矩形状の溝43が形成される(図4(A),(B))。   Next, the semiconductor layer 20 and the substrate 10 are selectively removed through the opening 31A, for example, by dry etching. As a result, a through hole is formed in a region of the semiconductor layer 20 facing the opening 31A, and a rectangular groove 43 is formed on the surface of the substrate 10 on the semiconductor layer 20 side (see FIGS. B)).

次に、溝43を含む所定の領域に開口44Aを有するレジスト層44を形成する(図5(A),(B))。この開口44Aは、積層方向から見たときに、例えば、溝43の延在方向と同一の方向に延在する帯状となっており、開口44Aのうち、当該開口44Aの延在方向の端部が、例えば、尖形状となっている。   Next, a resist layer 44 having an opening 44A is formed in a predetermined region including the groove 43 (FIGS. 5A and 5B). When viewed from the stacking direction, the opening 44A has, for example, a strip shape extending in the same direction as the extending direction of the groove 43, and the end of the opening 44A in the extending direction of the opening 44A. However, it has a pointed shape, for example.

次に、例えばドライエッチングにより、開口44Aを介して、絶縁層31を選択的に除去する。これにより、絶縁層31のうち開口44Aとの対向領域に、開口44Aと同一形状の開口31Bが形成される(図6(A),(B))。その後、レジスト層44を除去する。   Next, the insulating layer 31 is selectively removed through the openings 44A, for example, by dry etching. Thereby, an opening 31B having the same shape as the opening 44A is formed in a region of the insulating layer 31 facing the opening 44A (FIGS. 6A and 6B). Thereafter, the resist layer 44 is removed.

次に、例えばドライエッチングにより、開口31Bを介して、半導体層20および基板10を選択的に除去する。これにより、半導体層20のうち開口31Bとの対向領域に貫通孔が形成される。また、基板10のうち開口31Bとの対向領域に、帯状の溝45A(第1の溝)が形成されると共に、基板10のうち溝43に対応する領域に、帯状の溝45B(第2の溝)が形成される(図7(A),(B))。   Next, the semiconductor layer 20 and the substrate 10 are selectively removed through the openings 31B, for example, by dry etching. Thereby, a through hole is formed in a region of the semiconductor layer 20 facing the opening 31B. In addition, a belt-like groove 45A (first groove) is formed in a region of the substrate 10 facing the opening 31B, and a belt-like groove 45B (second groove) is formed in a region of the substrate 10 corresponding to the groove 43. A groove) is formed (FIGS. 7A and 7B).

ここで、溝45Aは、積層方向から見たときに、共振器方向と直交する方向に延在する多角形状となっている。溝45Aのうち長手方向の端部は、例えば尖形状となっている。なお、溝45Aのうち長手方向の端部が尖形状となっている場合には、溝45Aに、へき開のガイド性を強く持たせることができる。また、基板10内において、溝45Aの深さD1は、例えば、溝45Bの深さD2とほぼ等しくなっている。溝45Aの深さD1は、例えば、1〜2μm程度であり、溝45Bの深さD2は、例えば、2〜2.5μm程度である。また、溝45Aの底面の幅W1は、例えば、溝45Bの底面の幅W2の3倍以上となっている。なお、溝45Aの底面の幅W1は、溝45Bの底面の幅W2の10倍程度とすることも可能である。溝45Aの底面の幅W1は、例えば、10μm程度であり、緩やかなガイド性を有している。   Here, the groove 45A has a polygonal shape extending in a direction orthogonal to the resonator direction when viewed from the stacking direction. An end in the longitudinal direction of the groove 45A has, for example, a pointed shape. In addition, in the case where the end portion in the longitudinal direction of the groove 45A has a pointed shape, the groove 45A can be given a strong cleaving guide property. In the substrate 10, the depth D1 of the groove 45A is, for example, substantially equal to the depth D2 of the groove 45B. The depth D1 of the groove 45A is, for example, about 1 to 2 μm, and the depth D2 of the groove 45B is, for example, about 2 to 2.5 μm. Further, the width W1 of the bottom surface of the groove 45A is, for example, three times or more the width W2 of the bottom surface of the groove 45B. The width W1 of the bottom surface of the groove 45A can be about 10 times the width W2 of the bottom surface of the groove 45B. The width W1 of the bottom surface of the groove 45A is, for example, about 10 μm and has a gentle guide property.

また、溝45Bは、溝45Aの底面に形成されており、基板10の半導体層20側の表面には、浅い溝45Aと、少なくとも浅い溝45Aの内部に形成された深い溝45Bとによって多段溝45が形成されている。溝45A,45B(多段溝45)は、例えば、図8に示したように、へき開ラインLに相当する箇所に形成されており、へき開ラインLと平行な帯状の形状となっている。また、溝45A,45B(多段溝45)は、例えば、図8に示したように、ウェハWの表面のうち、ウェハW上に形成されたリッジ部20A同士の間であって、かつ上部電極32の未形成領域に形成されている。   The groove 45B is formed on the bottom surface of the groove 45A, and a multi-stage groove is formed on the surface of the substrate 10 on the semiconductor layer 20 side by a shallow groove 45A and a deep groove 45B formed at least inside the shallow groove 45A. 45 is formed. For example, as shown in FIG. 8, the grooves 45 </ b> A and 45 </ b> B (multi-stage grooves 45) are formed at locations corresponding to the cleavage line L, and have a strip shape parallel to the cleavage line L. Further, the grooves 45A and 45B (multi-stage grooves 45) are, for example, between the ridge portions 20A formed on the wafer W on the surface of the wafer W as shown in FIG. It is formed in 32 unformed regions.

なお、図8には、溝45Bが溝45Aの短手方向の中央部分に形成されている場合が例示されているが、例えば、図9に示したように、溝45Bが溝45Aの短手方向の中央から外れた部分に形成されていてもよい。このとき、溝45Bが、例えば、図9に示したように、溝45Aの底面のうち、後端面S2側に形成されていてもよいし、図示しないが、溝45Aの底面のうち、前端面S1側に形成されていてもよい。   FIG. 8 illustrates the case where the groove 45B is formed in the central portion in the short direction of the groove 45A. For example, as shown in FIG. 9, the groove 45B is short of the groove 45A. You may form in the part which remove | deviated from the center of the direction. At this time, for example, as shown in FIG. 9, the groove 45B may be formed on the rear end surface S2 side of the bottom surface of the groove 45A, and although not shown, the front end surface of the bottom surface of the groove 45A. It may be formed on the S1 side.

次に、多段溝45を利用して(具体的には基板10が半導体層20側に反るような力を基板10に加え、多段溝45に応力を集中させることにより)、基板10をへき開し、へき開ラインLに沿って前端面S1および後端面S2を形成する。続いて、前端面S1および後端面S2に多層反射膜を形成する。最後に、バー状の基板10をダイシングする。このようにして、本実施の形態の半導体レーザ1が製造される。   Next, the substrate 10 is cleaved by using the multi-step groove 45 (specifically, by applying a force that warps the substrate 10 to the semiconductor layer 20 side and concentrating the stress on the multi-step groove 45). Then, the front end surface S1 and the rear end surface S2 are formed along the cleavage line L. Subsequently, a multilayer reflective film is formed on the front end face S1 and the rear end face S2. Finally, the bar-shaped substrate 10 is diced. In this way, the semiconductor laser 1 of the present embodiment is manufactured.

[半導体レーザ1の作用・効果]
次に、本実施の形態の半導体レーザ1の作用および効果について説明する。
[Operation and effect of semiconductor laser 1]
Next, the operation and effect of the semiconductor laser 1 of the present embodiment will be described.

本実施の形態の半導体レーザ1では、上部電極32および下部電極33に所定の電流が供給されると、リッジ部20Aにより電流狭窄された電流が活性層22の電流注入領域(発光領域22A)に注入され、これにより電子と正孔の再結合による発光が生じる。この光は、前端面S1および後端面S2に形成された多層反射膜により反射され、所定の波長でレーザ発振を生じ、前端面S1側からビームとして外部に射出される。   In the semiconductor laser 1 of the present embodiment, when a predetermined current is supplied to the upper electrode 32 and the lower electrode 33, the current confined by the ridge portion 20A enters the current injection region (light emitting region 22A) of the active layer 22. Injected, light emission is caused by recombination of electrons and holes. This light is reflected by the multilayer reflective film formed on the front end surface S1 and the rear end surface S2, causes laser oscillation at a predetermined wavelength, and is emitted to the outside as a beam from the front end surface S1 side.

ところで、本実施の形態では、へき開ラインLには、浅い溝45Aと、少なくとも浅い溝45Aの内部に形成された深い溝45Bとを含む多段溝45が、基板10の半導体層20側の表面に形成されている。これにより、溝45Aよりも幅の狭い溝45Bによるガイド効果によって、へき開を高い位置精度で行うことができる。また、幅の広い溝45Aは、緩やかなガイド性を持っているので、へき開位置が溝45Bから外れた場合でも、幅の広い溝45Aの内側にへき開位置を確実に持ってくることができる。これにより、へき開に起因する歩留りを向上させることができる。また、溝45Aは、へき開の際にへき開面に発生し得る、微細な断層が活性層22にまで延びるのを阻害することが可能である。これにより、CODレベルおよびESDレベルを高くすることが可能となる。さらに、溝45Bが、溝45Aの底面のうち、後端面S2側に形成されている場合には、前端面S1側の多段切欠き30の方が、後端面S2側の多段切欠き30よりも、切欠き量が大きくなる。これにより、前端面S1近傍の歪みの緩和量をより大きくすることができるので、CODレベルおよびESDレベルをさらに高くすることが可能となる。   By the way, in the present embodiment, the cleavage line L has a multistage groove 45 including a shallow groove 45A and at least a deep groove 45B formed inside the shallow groove 45A on the surface of the substrate 10 on the semiconductor layer 20 side. Is formed. Thereby, cleavage can be performed with high positional accuracy by the guide effect by the groove 45B narrower than the groove 45A. In addition, since the wide groove 45A has a gentle guide property, even when the cleavage position deviates from the groove 45B, the cleavage position can be surely brought inside the wide groove 45A. Thereby, the yield resulting from cleavage can be improved. Further, the groove 45 </ b> A can prevent a fine fault that can occur on the cleavage plane during cleavage from extending to the active layer 22. As a result, the COD level and the ESD level can be increased. Further, when the groove 45B is formed on the rear end surface S2 side of the bottom surface of the groove 45A, the multistage notch 30 on the front end surface S1 side is more than the multistage notch 30 on the rear end surface S2 side. The notch amount increases. As a result, the amount of strain relaxation in the vicinity of the front end face S1 can be further increased, so that the COD level and ESD level can be further increased.

このように、本実施の形態では、微細な断層が活性層22にまで延びるのを抑制すると同時に、へき開位置がずれるのを抑制することができるので、CODレベルおよびESDレベルを高くすることができるだけでなく、へき開に起因する歩留りを向上させることができる。   As described above, in the present embodiment, it is possible to suppress a minute fault from extending to the active layer 22 and at the same time to prevent the cleavage position from being shifted, so that the COD level and the ESD level can be increased. In addition, the yield resulting from cleavage can be improved.

[変形例]
上記実施の形態では、例えばドライエッチングプロセスにおいて、開口31B内に露出している半導体層20を基板10のエッチングを遅らせるマスクとして使いながら、基板10を選択的にエッチングすることにより、溝45A,45Bを一括で形成していたが、他の方法を用いて溝45A,45Bを一括で形成することも可能である。例えば、まず、図10(A),(B)に示したように、絶縁層31上に形成したレジスト層46を多重露光したのち、例えばドライエッチングにより選択的に除去(現像)することにより、レジスト層46に多段開口46Aを形成する。ここで、多段開口46A内には、貫通孔の他に、他の部分よりも薄くなっている箇所が存在する。この薄い部分が、次のエッチングプロセスにおいて、基板10のエッチングを遅らせるマスクとして機能する。次に、例えばドライエッチングにより、多段開口46Aを介して、絶縁層31、半導体層20および基板10を選択的に除去する。このとき、多段開口46A内には、上述したように基板10のエッチングを遅らせるマスクとして機能する薄い部分があるので、この薄い部分の無いところに溝部45Bが形成され、薄い部分のあるところに溝部45Aが形成される。このように、レジスト層46に多段開口46Aを設け、その多段開口46Aを介して、絶縁層31、半導体層20および基板10を選択的に除去することによっても、溝45A,45Bを一括で形成することができる。また、この方法を用いた場合には、上記実施の形態で説明したプロセスよりも工程数を減らすことができるので、上記実施の形態で説明した方法よりも、安価に半導体レーザ1を製造することができる。
[Modification]
In the above embodiment, for example, in the dry etching process, the semiconductor layer 20 exposed in the opening 31B is used as a mask for delaying the etching of the substrate 10, and the substrate 10 is selectively etched to thereby form the grooves 45A and 45B. However, it is also possible to form the grooves 45A and 45B all together using other methods. For example, first, as shown in FIGS. 10A and 10B, the resist layer 46 formed on the insulating layer 31 is subjected to multiple exposure and then selectively removed (developed) by dry etching, for example. A multistage opening 46 </ b> A is formed in the resist layer 46. Here, in the multistage opening 46A, there is a portion that is thinner than other portions in addition to the through hole. This thin portion functions as a mask for delaying the etching of the substrate 10 in the next etching process. Next, the insulating layer 31, the semiconductor layer 20, and the substrate 10 are selectively removed through the multistage opening 46A, for example, by dry etching. At this time, since there is a thin portion that functions as a mask for delaying the etching of the substrate 10 in the multistage opening 46A as described above, the groove portion 45B is formed where there is no thin portion, and the groove portion exists where there is a thin portion. 45A is formed. As described above, the grooves 45A and 45B are collectively formed by providing the resist layer 46 with the multi-stage openings 46A and selectively removing the insulating layer 31, the semiconductor layer 20, and the substrate 10 through the multi-stage openings 46A. can do. Further, when this method is used, the number of steps can be reduced as compared with the process described in the above embodiment, and therefore the semiconductor laser 1 can be manufactured at a lower cost than the method described in the above embodiment. Can do.

また、上記実施の形態では、溝45Bは、溝45Aの底面内に、溝45Aの長手方向の長さよりも短く形成されていたが、例えば、図11(A)に示したように、溝45Aの長手方向の長さと同じ長さで形成されていてもよい。また、上記実施の形態では、溝部45Bは、溝45Aの底面内にだけ形成されていたが、例えば、図11(B)に示したように、溝45Aの底面からはみ出して形成されていてもよい。また、溝部45Aが、例えば、図11(C)に示したように、溝部45Bの端部にだけ形成されていてもよい。   In the above embodiment, the groove 45B is formed in the bottom surface of the groove 45A shorter than the length in the longitudinal direction of the groove 45A. For example, as shown in FIG. It may be formed with the same length as the length in the longitudinal direction. In the above embodiment, the groove 45B is formed only in the bottom surface of the groove 45A. For example, as shown in FIG. 11B, the groove 45B may be formed so as to protrude from the bottom surface of the groove 45A. Good. Further, for example, as shown in FIG. 11C, the groove 45A may be formed only at the end of the groove 45B.

以上、実施の形態およびその変形例を挙げて本発明を説明したが、本発明は上記の実施の形態等に限定されるものではなく、種々変形可能である。   Although the present invention has been described with reference to the embodiment and its modifications, the present invention is not limited to the above-described embodiment and the like, and various modifications can be made.

例えば、上記実施の形態等では、半導体レーザ1がリッジ部20Aを1つだけ備えている場合について説明していたが、複数備えていてもよい。   For example, in the above-described embodiment and the like, the case where the semiconductor laser 1 includes only one ridge portion 20A has been described, but a plurality of semiconductor lasers 1 may be provided.

また、上記実施の形態等では、窒化ガリウム系の半導体レーザを例にして本発明を説明したが、他の化合物半導体レーザ、例えば、例えば、GaInAsP系などの赤色半導体レーザ、ZnCdMgSSeTeなどのII−VI族の半導体レーザにも適用可能である。また、AlGaAs系、InGaAs系、InP系、GaInAsNP系などの、発振波長が可視域とは限らないような半導体レーザにも適用可能である。   In the above-described embodiments and the like, the present invention has been described by taking a gallium nitride based semiconductor laser as an example. The present invention can also be applied to group III semiconductor lasers. The present invention is also applicable to semiconductor lasers whose oscillation wavelength is not always in the visible range, such as AlGaAs, InGaAs, InP, and GaInAsNP.

本発明の一実施の形態に係る半導体レーザの斜視図である。1 is a perspective view of a semiconductor laser according to an embodiment of the present invention. 図1の半導体レーザの製造方法の一例について説明するための断面図および上面図である。FIG. 6 is a cross-sectional view and a top view for explaining an example of a manufacturing method of the semiconductor laser of FIG. 図2に続く工程について説明するための断面図および上面図である。FIG. 3 is a cross-sectional view and a top view for explaining a process following FIG. 2. 図3に続く工程について説明するための断面図および上面図である。FIG. 4 is a cross-sectional view and a top view for explaining a process following FIG. 3. 図4に続く工程について説明するための断面図および上面図である。FIG. 5 is a cross-sectional view and a top view for explaining a process following FIG. 4. 図5に続く工程について説明するための断面図および上面図である。FIG. 6 is a cross-sectional view and a top view for explaining a process following FIG. 5. 図6に続く工程について説明するための断面図および上面図である。FIG. 7 is a cross-sectional view and a top view for explaining a step following FIG. 6. 図7の工程における上面の全体構成の一例を表す上面図である。FIG. 8 is a top view illustrating an example of an overall configuration of an upper surface in the step of FIG. 7. 図7の工程における上面の全体構成の他の例を表す上面図である。FIG. 8 is a top view illustrating another example of the overall configuration of the upper surface in the step of FIG. 7. 図1の半導体レーザの製造方法の他の例について説明するための上面図である。FIG. 10 is a top view for explaining another example of the method for manufacturing the semiconductor laser of FIG. 1. 図1の半導体レーザの製造方法のその他の例について説明するための上面図である。FIG. 10 is a top view for explaining another example of the method for manufacturing the semiconductor laser of FIG. 1.

符号の説明Explanation of symbols

1…半導体レーザ、10…基板、20…半導体層、20A…リッジ部、21…下部クラッド層、22…活性層、22A…発光領域、23…上部ガイド層、24…コンタクト層、30…多段切欠き、30A…第1の切欠き、30B…第2の切欠き、31…絶縁層、32…上部電極、33…下部電極、45…多段溝、45A,45B…溝、S1…前端面、S2…後端面。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor laser, 10 ... Board | substrate, 20 ... Semiconductor layer, 20A ... Ridge part, 21 ... Lower clad layer, 22 ... Active layer, 22A ... Light-emitting region, 23 ... Upper guide layer, 24 ... Contact layer, 30 ... Multi-stage cutting Notch, 30A ... first notch, 30B ... second notch, 31 ... insulating layer, 32 ... upper electrode, 33 ... lower electrode, 45 ... multi-step groove, 45A, 45B ... groove, S1 ... front end surface, S2 ... rear end face.

Claims (2)

半導体基板上に、帯状の光導波路を有する半導体層を形成したのち、へき開ラインに平行であって、かつ、前記半導体基板のうち前記半導体層側の表面に達する第1の溝を前記半導体基板のうち前記半導体層側の表面に形成すると共に、少なくとも前記第1の溝の内部に第2の溝を形成することにより前記第1の溝および前記第2の溝を含む多段溝を形成する第1の工程と、
前記多段溝を利用して前記半導体基板をへき開することにより、前記光導波路を当該光導波路の延在方向から挟み込む一対のへき開面を有するレーザ構造部を形成する第2の工程と
を含む半導体レーザの製造方法。
After forming a semiconductor layer having a strip-shaped optical waveguide on the semiconductor substrate, a first groove that is parallel to the cleavage line and reaches the surface on the semiconductor layer side of the semiconductor substrate is formed in the semiconductor substrate. Of these, the first groove is formed on the surface on the semiconductor layer side, and at least a second groove is formed inside the first groove, thereby forming a multistage groove including the first groove and the second groove. And the process of
A second step of forming a laser structure having a pair of cleaved surfaces sandwiching the optical waveguide from an extending direction of the optical waveguide by cleaving the semiconductor substrate using the multistage groove. Manufacturing method.
前記第1の工程において、多重露光および現像によって形成された多段開口を有するレジスト層を配置したのち、前記多段開口を介して前記半導体基板をエッチングすることにより、前記第1の溝および前記第2の溝を一括で形成する
請求項に記載の半導体レーザの製造方法。
In the first step, a resist layer having a multistage opening formed by multiple exposure and development is disposed, and then the semiconductor substrate is etched through the multistage opening, whereby the first groove and the second groove are formed. The method for manufacturing a semiconductor laser according to claim 1 , wherein the grooves are formed in a lump.
JP2008302579A 2008-11-27 2008-11-27 Manufacturing method of semiconductor laser Active JP5273459B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008302579A JP5273459B2 (en) 2008-11-27 2008-11-27 Manufacturing method of semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008302579A JP5273459B2 (en) 2008-11-27 2008-11-27 Manufacturing method of semiconductor laser

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013104001A Division JP5610032B2 (en) 2013-05-16 2013-05-16 Manufacturing method of semiconductor laser

Publications (2)

Publication Number Publication Date
JP2010129763A JP2010129763A (en) 2010-06-10
JP5273459B2 true JP5273459B2 (en) 2013-08-28

Family

ID=42329959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008302579A Active JP5273459B2 (en) 2008-11-27 2008-11-27 Manufacturing method of semiconductor laser

Country Status (1)

Country Link
JP (1) JP5273459B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5927916B2 (en) * 2012-01-11 2016-06-01 三菱電機株式会社 Manufacturing method of semiconductor laser device
JP2013171883A (en) * 2012-02-17 2013-09-02 Sony Corp Semiconductor laser and manufacturing method thereof
JP6636357B2 (en) * 2016-02-23 2020-01-29 スタンレー電気株式会社 Semiconductor light emitting device and method of manufacturing the same
JP2016189496A (en) * 2016-08-10 2016-11-04 ソニー株式会社 Semiconductor laser and manufacturing method of the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230121A (en) * 1996-02-27 1997-09-05 Olympus Optical Co Ltd Production of diffraction grating plate
JP3449201B2 (en) * 1997-11-28 2003-09-22 日亜化学工業株式会社 Method for manufacturing nitride semiconductor device
JP2003017791A (en) * 2001-07-03 2003-01-17 Sharp Corp Nitride semiconductor device and its manufacturing method
JP4832221B2 (en) * 2006-09-01 2011-12-07 パナソニック株式会社 Manufacturing method of semiconductor laser device

Also Published As

Publication number Publication date
JP2010129763A (en) 2010-06-10

Similar Documents

Publication Publication Date Title
JP3822976B2 (en) Semiconductor device and manufacturing method thereof
JP4963060B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP3897186B2 (en) Compound semiconductor laser
US7763527B2 (en) Semiconductor element, semiconductor device, and method for fabrication thereof
JP2010267871A (en) Semiconductor laser, and method of manufacturing the same
JP5273459B2 (en) Manufacturing method of semiconductor laser
JP2011124521A (en) Semiconductor laser and method of manufacturing the same
US7674391B2 (en) Manufacturing method of optical semiconductor device
US20080298412A1 (en) Semiconductor laser device and manufacturing method thereof
JP4244058B2 (en) Manufacturing method of semiconductor light emitting device
JP5610032B2 (en) Manufacturing method of semiconductor laser
JP2010123726A (en) Semiconductor laser and manufacturing method thereof
JP2009290122A (en) Semiconductor laser device, method for manufacturing same, and method for manufacturing semiconductor element
JP2009105184A (en) Nitride semiconductor laser device and method of producing the same
JP2006093682A (en) Semiconductor laser and method of manufacturing the same
JP2008066571A (en) Semiconductor laser element, and its manufacturing method
JP5556922B2 (en) Manufacturing method of semiconductor laser
JP7586007B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP2000091696A (en) Semiconductor element, semiconductor light-emitting element and manufacture thereof
WO2012061166A1 (en) Long semiconductor laser cavity in a compact chip
JP4973261B2 (en) Nitride semiconductor device and manufacturing method thereof
JP3950473B2 (en) Compound semiconductor laser
JP2009277926A (en) Semiconductor light-emitting device and method of manufacturing the same
JP2007043215A (en) Compound semiconductor laser
JP2009283573A (en) Nitride semiconductor laser element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130501

R151 Written notification of patent or utility model registration

Ref document number: 5273459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250