JP5253006B2 - トランジスタの製造方法 - Google Patents

Description

本発明は、ｐ型窒化物半導体層の表層部にｎ型のソース領域とｎ型のドレイン領域が設けられているトランジスタと、そのトランジスタの製造方法に関する。

図１０に例示するトランジスタ１１０が開発されており、非特許文献１に開示されている。トランジスタ１１０は横型の素子であり、サファイア基板１０２の表面にｐ型窒化物半導体層１０６が設けられている。ｐ型窒化物半導体層１０６の表層部には、ｎ^＋型のソース領域１１８とｎ^＋型のドレイン領域１１２が設けられている。ソース領域１１８の表面にソース電極１２０が設けられており、ソース領域１１８に電気的に接続している。ソース電極１２０は、ソース領域１１８だけでなくｐ型窒化物半導体層１０６にも接触している。ドレイン領域１１２の表面にドレイン電極１１４が設けられており、ドレイン領域１１２に電気的に接続している。ソース領域１１８とドレイン領域１１２の間のｐ型窒化物半導体層１０６に、ゲート絶縁膜１１７を介してゲート電極１１６が対向している。

上記したように、トランジスタ１１０では、ソース電極１２０が、ソース領域１１８だけでなくｐ型窒化物半導体層１０６にも接触している。ソース電極１２０をｐ型窒化物半導体層１０６に接触させることによって、ｐ型窒化物半導体層１０６内で発生するホール（正孔）がｐ型窒化物半導体層１０６内に蓄積されることを防止する。すなわち、ｐ型窒化物半導体層１０６内で発生したホールをｐ型窒化物半導体層１０６外に排出するために、ソース電極１２０をｐ型窒化物半導体層１０６に接触させている。ホールをｐ型窒化物半導体層１０６外に排出することができれば、トランジスタ１１０の破壊を防止することができる。

W . Huang, T . Khan and T . P . Chow, "Enhancement-Mode n-Channel GaN MOSFETs on P and n- GaN / Sapphire Substrates," ISPDS Technical Digests Session, 10. 1. 2006

トランジスタ１１０のゲート電極１１６に正の電圧を印加すると、ｎ型ソース領域１１８とｎ型ドレイン領域１１２を隔てているｐ型窒化物半導体層１０６がｎ型に反転してチャネルが形成される。ソース電極１２０から供給される電子は、ｎ型ソース領域１１８、ｎ型に反転したチャネル、ｎ型ドレイン領域１１２を移動し、ドレイン電極１１４に至る。ｐ型窒化物半導体層１０６のｐ型不純物の濃度が濃いと、ｐ型窒化物半導体層１０６がｎ型に反転しにくい。すなわち、トランジスタ１１０のしきい値電圧が高くなってしまう。トランジスタ１１０のしきい値電圧が高くなることを防止するためには、ｐ型窒化物半導体層１０６のｐ型不純物の濃度を薄くしなくてはいけない。非特許文献１では、ｐ型窒化物半導体層１０６のｐ型不純物の濃度の例として、４×１０^１５ｃｍ^−３という薄い濃度が例示されている。

しかしながら、ｐ型窒化物半導体層１０６のｐ型不純物の濃度が薄いと、ソース電極１２０とｐ型窒化物半導体層１０６の間に良好なコンタクトが得られない。そのため、ｐ型窒化物半導体層１０６内で発生したホールを、ソース電極１２０を介してｐ型窒化物半導体層１０６外に排出することが困難になってしまう。ｐ型窒化物半導体層１０６内で発生したホールを窒化物半導体層１０６外に排出するためには、ｐ型窒化物半導体層１０６のｐ型不純物の濃度を濃くしなくてはいけない。従来のトランジスタ１１０では、ｐ型窒化物半導体層１０６のｐ型不純物の濃度を濃くするとしきい値電圧が高くなり、薄くするとホールがｐ型窒化物半導体層１０６内に蓄積される。

本発明は、ｐ型窒化物半導体層の表層部にｎ型のソース領域とｎ型のドレイン領域が設けられているトランジスタにおいて、しきい値電圧を数Ｖに設定して（しきい値電圧を高くすることなく）、ｐ型窒化物半導体層内におけるホールの蓄積が抑制されたトランジスタを提供することを目的とする。

本明細書で開示されるトランジスタの製造方法は、ｐ型窒化物半導体層を結晶成長させる工程に特徴を有する。この結晶成長工程では、ｐ型不純物の供給量を経時的に変更することによって、ｐ型不純物の濃度が表層部よりも濃い高濃度領域を深部に形成する。基準電位に接続する基準電極は、この高濃度領域に接するように形成される。高濃度領域のｐ型不純物の濃度は濃いので、高濃度領域と基準電極は良好にコンタクトすることができる。このため、ｐ型窒化物半導体層内で発生したホールは、基準電極を介してｐ型窒化物半導体層外にスムーズに排出される。また、ソース領域とドレイン領域は、ｐ型窒化物半導体層の表層部に形成される。ｐ型窒化物半導体層の表層部は、ｐ型不純物の濃度が薄いので、しきい値電圧を数Ｖ程度と低くすることができる。
本明細書で開示される製造方法によると、しきい値電圧を数Ｖ程度と低くすることができるとともに、ｐ型窒化物半導体層内におけるホールの蓄積が抑制されたトランジスタを簡易に製造することができる。
さらに、上記の結晶成長工程は、ｐ型不純物の供給を停止してから所定時間経過後に終了する。なお、「ｐ型不純物の供給を停止する」とは、「ｐ型不純物の供給量を０に変更する」と同義である。
結晶成長工程のうち、ｐ型不純物を供給している間は、ｐ型不純物の濃度が濃い高濃度領域が結晶成長する。ｐ型不純物の供給を停止した後は、高濃度領域に含まれているｐ型不純物が拡散しながら、高濃度領域上にｐ型不純物の濃度が薄い窒化物半導体が結晶成長する。すなわち、ｐ型不純物の濃度が深部よりも薄い領域を表層部に有するｐ型窒化物半導体層を結晶成長させることができる。ｐ型不純物の濃度が表層部と深部で異なるｐ型窒化物半導体層を結晶成長させることができる。

すなわち、本明細書では、ｐ型窒化物半導体層の表層部にｎ型のソース領域とｎ型のドレイン領域が設けられているトランジスタの製造方法を開示する。その製造方法は、ｐ型不純物の供給量を径時的に変更することによって、ｐ型不純物の濃度が表層部よりも濃い高濃度領域を深部に有するｐ型窒化物半導体層を基板上に結晶成長させる結晶成長工程と、基準電位に接続する基準電極を高濃度領域に接するように形成する電極形成工程を備えている。

本明細書で開示される製造方法では、ソース領域とドレイン領域の形成範囲以外のｐ型窒化物半導体層の一部を、表面から高濃度領域に達するまでエッチングするエッチング工程をさらに備えているのが望ましい。この場合、電極形成工程では、エッチングして露出した高濃度領域の表面に基準電極を形成する。
この製造方法によると、ｐ型窒化物半導体層の表層部に浅いトレンチを形成するだけで、高濃度領域と基準電極を接続することができる。また、この製造方法で得られるトランジスタは、基準電極、ソース電極、ドレイン電極及びゲート電極が基板に対して同一面側に配置される。

上記の結晶成長工程は、ｐ型不純物の供給を停止するまで、ｐ型不純物を一定の供給量で供給することが好ましい。ｐ型不純物の供給量を一定とすれば、流量計を１つだけ用意すればよく、例えば高流量計と低流量計の２つを用意する必要がない。

ｐ型窒化物半導体層の材料が窒化ガリウムであり、ｐ型不純物がマグネシウムであることが好ましい。
マグネシウムは、窒化ガリウム内で拡散しやすい。そのため、高濃度領域上に不純物を含まない（ｉ型の）窒化物半導体を結晶成長させると、ｉ型であるはずの窒化物半導体が容易にｐ型の窒化物半導体になる。ｐ型不純物の濃度が高濃度領域よりも薄い領域を表層部に有するｐ型窒化物半導体層を、確実に得ることができる。

ソース領域は、基準電極とドレイン領域の間に設けられていてもよい。
ソース領域と基準電極とドレイン領域の位置関係を上記のようにすると、ｐ型窒化物半導体層内で発生したホールを、ｐ型窒化物半導体層外に効率よく排出することができる。

本明細書では、上記製造方法で得られるトランジスタも提供する。そのトランジスタは、ｐ型不純物の濃度が表層部よりも濃い高濃度領域を深部に有しているｐ型窒化物半導体層と、ｐ型窒化物半導体層の表層部に設けられているｎ型のソース領域と、ｐ型窒化物半導体層の表層部に設けられており、ソース領域から離反しているｎ型のドレイン領域と、少なくともソース領域とドレイン領域を隔てているｐ型窒化物半導体層に対向しているゲート電極と、高濃度領域に接するとともに基準電位に接続される基準電極を備えている。

上記のトランジスタは、ｐ型窒化物半導体層の表層部の濃度が薄いので、ソース領域とドレイン領域を隔てているｐ型窒化物半導体層にチャネルが形成されやすい。すなわち、トランジスタのしきい値電圧が低い。また、高濃度領域に接している基準電極を備えているので、ｐ型窒化物半導体層内で発生したホールを、その基準電極を介してｐ型窒化物半導体層外に排出することができる。トランジスタの破壊を防止することができる。

本明細書で開示されるトランジスタでは、ｐ型窒化物半導体層に表面から高濃度領域に至るトレンチが形成されており、基準電極がそのトレンチの底面に露出する高濃度領域の表面の少なくとも一部に接していることが好ましい。

本明細書で開示されるトランジスタでは、ｐ型窒化物半導体層のｐ型不純物の濃度が、高濃度半導体領域からｐ型窒化物半導体層の表層部に向けて連続的に低下していることが好ましい。
上記トランジスタは、ｐ型窒化物半導体層の表層部が高濃度領域に含まれていたｐ型不純物の拡散を伴いながら形成されたことを反映している構造である。

本明細書で開示する技術によると、ｐ型窒化物半導体層の表層部にｎ型のソース電極とｎ型のドレイン電極が設けられているトランジスタにおいて、しきい値電圧が低く、ｐ型窒化物半導体層内におけるホールの蓄積が抑制されたトランジスタを得ることができる。

（第１実施形態）
図１に、横型のトランジスタ１０の要部断面図を示す。トランジスタ１０では、ｐ型窒化物半導体層６の表面に、ソース電極２０とドレイン電極１４が設けられている。ソース電極２０とドレイン電極１４の間に、ゲート電極１６が設けられている。後述するが、トランジスタ１０では、ゲート電極１６に印加する電圧を変化することにより、オン・オフを切換える。以下、トランジスタ１０の形態を裏面側から詳細に説明する。

サファイアを材料とする基板２の表面に、窒化ガリウム（ＧａＮ）を材料とするｐ型窒化物半導体層６が設けられている。後述するように、基板２は、ｐ型窒化物半導体層６を結晶成長する際の下地層である。したがって、基板２に用いられる材料は、サファイアに代えて、例えば炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）及びシリコン（Ｓｉ）等を利用することができる。ｐ型窒化物半導体層６は、高濃度領域４と低濃度領域５を備えている。高濃度領域４はｐ型窒化物半導体層６のうち深部に配置されており、低濃度領域５はｐ型窒化物半導体層６のうち表層部に配置されている。高濃度領域４に含まれるｐ型不純物の濃度は、低濃度領域５に含まれるｐ型不純物の濃度よりも濃い。

ｐ型窒化物半導体層６には、表面から高濃度領域４に至るトレンチ２４が形成されている。トレンチ２４の底部の一部に、ニッケルと金を材料とするボディ電極（基準電極）２２が設けられている。ボデイ電極２２は、トレンチ２４の底部の少なくとも一部に形成されていればよい。ボディ電極２２は、高濃度領域４に電気的に接続している。低濃度領域（ｐ型窒化物半導体層６の表層部）５には、ｎ^＋型のソース領域１８とｎ^＋型のドレイン領域１２が設けられている。ソース領域１８とドレイン領域１２は離反しており、両者の間に低濃度領域５の一部が介在している。ソース領域１８の表面に、チタン、アルミニウム、ニッケル及び金を材料とするソース電極２０が設けられている。ソース電極２０は、ソース領域１８に電気的に接続している。また、ドレイン領域１２の表面に、チタン、アルミニウム、ニッケル及び金を材料とするドレイン電極１４が設けられている。ドレイン電極１４は、ドレイン領域１２に電気的に接続している。なお、図示は省略しているが、ボディ電極２２とソース電極２０は基準電位（接地電位）に接続されており、ドレイン電極１４は電源の高電位側に接続されている。

ｐ型窒化物半導体層６に含まれている不純物はマグネシウム（Ｍｇ）であり、高濃度領域４の不純物濃度はおよそ１×１０^１９ｃｍ^−３であり、低濃度領域５の不純物濃度は表層に向かうに従って薄くなっている。低濃度領域５の不純物濃度については後述する。ソース領域１８及びドレイン領域１２に含まれている不純物はシリコン（Ｓｉ）であり、その不純物濃度はおよそ１×１０^１９ｃｍ^−３である。

ソース領域１８とドレイン領域１２の間の低濃度領域５の表面に、酸化シリコン（ＳｉＯ_２）を材料とするゲート絶縁膜１７が設けられており、そのゲート絶縁膜１７上に、アルミニウムを材料とするゲート電極１６が設けられている。すなわち、ゲート電極１６が、ゲート絶縁膜１７を介して、ソース領域１８とドレイン領域１２を隔てている低濃度領域５に対向している。

トランジスタ１０の動作について説明する。
ｎ^＋型のソース領域１８とｎ^＋型のドレイン領域１２の間にｐ⁻型の低濃度領域５が介在しているので、ゲート電極１６に正の電圧が印加されていないときは、ソース領域１８からドレイン領域１２に向けて電子が移動することができない。そのため、ゲート電極１６に正の電圧が印加されていないときは、トランジスタ１０がオフしている。ゲート電極１６に正の電圧が印加されると、ゲート電極１６に対向している低濃度領域５がｎ型に反転し、電子のチャネルが形成される。ソース電極２０から供給される電子は、ソース領域１８、チャネル及びドレイン領域１２を移動し、ドレイン電極１４に至る。すなわちトランジスタ１０は、ゲート電極１６に正の電圧を印加することによりオンする。トランジスタ１０は、ノーマリーオフ型のトランジスタである。

上記したように、ソース領域１８とドレイン領域１２はｐ型窒化物半導体層６の低濃度領域５内に設けられている。ソース領域１８とドレイン領域１２の間に電子の反転層（チャネル）が形成されやすいので、トランジスタ１０のしきい値電圧を低くすることができる。また、ボディ電極２２がｐ型窒化物半導体層６の高濃度領域４の表面に設けられている。ボディ電極２２とｐ型窒化物半導体層６の間に良好なコンタクトが得られるので、ｐ型窒化物半導体層６内で生じたホールをボディ電極２２を介してｐ型窒化物半導体層６外に排出することができる。トランジスタ１０の破壊を防止することができる。また、トランジスタ１０を平面視したときに、ソース領域１８が、ボディ電極２２とドレイン領域１２の間に設けられているので、ｐ型窒化物半導体層６内で生じたホールを効率よく排出することができる。すなわち、トランジスタ１０は、ｐ型窒化物半導体層６内におけるホールの蓄積を抑制することができる。

図２〜５を参照し、トランジスタ１０の製造方法を説明する。
まず図２に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて、基板２上にｐ型窒化物半導体層６を結晶成長させる（結晶成長工程）。結晶成長工程では、高濃度領域４が形成された時にマグネシウム（不純物）の供給を停止し、マグネシウムの供給を停止した後も結晶成長を継続する。すなわち、高濃度領域４を形成した後に、連続して、高濃度領域４上にマグネシウムを含まない窒化物半導体を結晶成長させる。マグネシウムの供給を停止しても、高濃度領域４に含まれているマグネシウムが拡散するので、マグネシウムを含む窒化物半導体（低濃度領域５）が高濃度領域４上に形成される。不純物の供給を停止して所定時間経過後に結晶成長を終了すれば、高濃度領域４上に低濃度領域５が形成されているｐ型窒化物半導体層６を得ることができる。低濃度領域５の不純物濃度は、表層に向かうに従って連続的に低下する。そのため、低濃度領域５の厚みを調整することによって、ｐ型窒化物半導体層６の表層の不純物濃度を調整することができる。

次に、図３に示すように、ｐ型窒化物半導体層６の表面に開口３０ａを有するマスク層３０を形成する。マスク層３０に形成されている開口３０ａは、ソース領域１８とドレイン領域１２に対応する（図１を参照）。その後、開口３０ａに向けてｎ型不純物をイオン注入する。具体的には、シリコンをドーズ量３×１０^１５ｃｍ^−２、加速電圧３０ｋｅＶでイオン注入する。その後、マスク層３０を除去し、ｐ型窒化物半導体層６の表面に再度マスク層（図示省略）を形成した状態で熱処理を行う。熱処理を行うことによって、イオン注入された不純物を活性化させることができる。なお、熱処理は、アンモニア（ＮＨ_３）ガス中で１０００℃で実施する。

次に、図４に示すように、ｐ型窒化物半導体層６の表面に開口３２ａを有するマスク層３２を形成し、ｐ型窒化物半導体層６の表面から高濃度領域４に達するまでドライエッチングする（エッチング工程）。ｐ型窒化物半導体層６をドライエッチングすることにより、トレンチ２４が形成される。トレンチ２４は、高濃度領域４の内部にまで達していてもよい。なお、トレンチ２４を形成する工程は、ソース領域１８とドレイン領域１２を形成するのに先立って実施してもよい。

次に、図５に示すように、ｐ型窒化物半導体層６の表面に絶縁膜１７を形成する。その後、図示は省略するが、トレンチ２４の底部に形成されている絶縁膜１７の一部を除去し、高濃度領域４を露出させる。そして、露出した高濃度領域４の表面にボディ電極２２を形成する。同様に、ソース領域１８の表面に位置する絶縁膜１７の一部を除去し、ソース領域１８の表面にソース電極２０を形成する。ドレイン領域１２の表面に位置する絶縁膜１７の一部を除去し、ドレイン電極１４を形成する。その後、ソース電極２０とドレイン電極１４の間の絶縁膜１７（ゲート絶縁膜）上にゲート電極１６を形成する。ゲート電極１６は、トランジスタ１０を平面視したときに、少なくともソース領域１８とドレイン領域１２の間の低濃度領域５に対向する範囲に形成する。以上の工程により、トランジスタ１０が完成する。

上記したように、低濃度領域５の厚みを調整することによって、ｐ型窒化物半導体層６の表層の不純物濃度を調整することができる。そのため、トランジスタ１０のオン抵抗を調整することができる。以下に、低濃度領域５の厚みを変化させたときのｐ型窒化物半導体層６内の不純物濃度と、トランジスタ１０のオン抵抗について説明する。

図６、７に、ｐ型窒化物半導体層６の表面からの深さと、ｐ型窒化物半導体層６内に含まれる不純物（マグネシウム）の濃度の関係を示す。グラフの横軸は表面からの深さ（単位：ｎｍ）を示し、縦軸は不純物の濃度（単位：ｃｍ^−３）を示している。なお、グラフの縦軸では対数目盛を使用している。また、図中の符号５と符号４はそれぞれ、低濃度領域５と高濃度領域４を示している。すなわち、図６は、低濃度領域５の厚みが４００ｎｍのときの不純物濃度のカーブを示し、図７は、低濃度領域５の厚みが２００ｎｍのときの不純物濃度のカーブを示している。

図６、７に示すように、高濃度領域４内では、ｐ型窒化物半導体層６の表面からの位置に係わらず、不純物濃度はほぼ一定（１×１０^１９ｃｍ^−３）である。そのため、上記エッチング工程において、高濃度領域４の表面が露出した時にエッチングを停止する必要はない。高濃度領域４の内部に達するまでエッチングしてもよい。エッチング深さを高度に制御する必要がない。また、図６、７から明らかなように、低濃度領域５の厚みに係わらず、高濃度領域４からの距離が２００ｎｍまでは、高濃度領域４から距離が増すに従って不純物濃度が低下している。そのため、低濃度領域５の厚みを調整することによって、ソース領域１８とドレイン領域１２が形成される部分のｐ型窒化物半導体層６の不純物濃度を調整することができる。なお、高濃度領域４からの距離が２００ｎｍの位置における不純物濃度は、およそ１×１０^１７ｃｍ^−３である。高濃度領域４からの距離が４００ｎｍの位置における不純物濃度は、およそ１×１０^１６ｃｍ^−３である。なお、図６では、高濃度領域４からの距離が２００〜４００ｎｍの位置では、不純物濃度があまり変化していない。これは、不純物濃度が１×１０^１７ｃｍ^−３以下という低濃度になると、不純物検出装置で正確に検出することが困難になることを示している。実際には、高濃度領域４からの距離が増すに従って不純物濃度が低下している。

図８、９に、ゲート電極１６に印加する電圧と、ソース領域１８−ドレイン領域１２間に流れる電流密度の関係を示す。グラフの横軸はゲート電極１６に印加する電圧（単位：Ｖ）を示し、縦軸はソース領域１８−ドレイン領域１２間に流れる電流密度（単位：ｍＡ／ｍｍ）を示す。図８の実線は、低濃度領域５の厚みが４００ｎｍのときの電流密度のカーブを示し、図９の実線は、低濃度領域５の厚みが２００ｎｍのときの電流密度のカーブを示している。なお、図８、９の破線は、電流密度のカーブが直線的に変化している部分を延長したものである。それぞれの破線と横軸の交点における電圧値が、ゲート電極１６のしきい値電圧を示す。なお、ドレイン電極１４には、１Ｖの電圧が印加されている。

図８、９に示すように、低濃度領域５の厚みが４００ｎｍのときのしきい値電圧（１．２Ｖ）は、低濃度領域５の厚みが２００ｎｍのときのしきい値電圧（５．２Ｖ）よりも小さい。また、図８の曲線の傾きは、図９の曲線の傾きよりも大きい。すなわち、ｐ型窒化物半導体層６の表層の不純物濃度が薄いほど、ゲート電極１６のしきい値電圧を低くすることができるとともに、トランジスタ１０のオン抵抗を低くすることができることを示している。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

第１実施形態のトランジスタの縦断面図を示す。 第１実施形態のトランジスタの製造工程を示す。 第１実施形態のトランジスタの製造工程を示す。 第１実施形態のトランジスタの製造工程を示す。 第１実施形態のトランジスタの製造工程を示す。 低濃度領域の厚みが４００ｎｍのときの不純物濃度のカーブを示す。 低濃度領域の厚みが２００ｎｍのときの不純物濃度のカーブを示す。 低濃度領域の厚みが４００ｎｍのときのソース領域−ドレイン領域間の電流密度カーブを示す。 低濃度領域の厚みが２００ｎｍのときのソース領域−ドレイン領域間の電流密度カーブを示す。 従来のトランジスタの縦断面図を示す。

符号の説明

２：基板
５：高濃度領域
６：ｐ型窒化物半導体層
１０：トランジスタ
１２：ソース領域
１６：ゲート電極
１８：ドレイン領域
２２：ボディ電極（基準電極）
２４：トレンチ

Claims (5)

1. ｐ型窒化物半導体層の表層部にｎ型のソース領域とｎ型のドレイン領域が設けられているトランジスタの製造方法であって、
   ｐ型不純物の供給量を経時的に変更することによって、ｐ型不純物の濃度が表層部よりも濃い高濃度領域を深部に有する前記ｐ型窒化物半導体層を基板上に結晶成長させる結晶成長工程と、
   基準電位に接続する基準電極を前記高濃度領域に接するように形成する電極形成工程と、を備えており、
   前記結晶成長工程は、ｐ型不純物の供給を停止してから所定時間経過後に終了することを特徴とするトランジスタの製造方法。
2. 前記ソース領域と前記ドレイン領域の形成範囲以外の前記ｐ型窒化物半導体層の一部を、表面から前記高濃度領域に達するまでエッチングするエッチング工程をさらに備えており、
   前記電極形成工程では、エッチングして露出した前記高濃度領域の表面に基準電極を形成することを特徴とする請求項１に記載のトランジスタの製造方法。
3. 前記結晶成長工程は、ｐ型不純物の供給を停止するまで、ｐ型不純物を一定の供給量で供給することを特徴とする請求項１又は２に記載のトランジスタ。
4. 前記ｐ型窒化物半導体層の材料は窒化ガリウムであり、
   前記ｐ型不純物はマグネシウムであることを特徴とする請求項３に記載のトランジスタの製造方法。
5. 前記ソース領域は、前記基準電極と前記ドレイン領域の間に設けられていることを特徴とする請求項２〜４のいずれか一項に記載のトランジスタの製造方法。

Images