JP5110049B2

JP5110049B2 - 電子制御装置

Info

Publication number: JP5110049B2
Application number: JP2009168016A
Authority: JP
Inventors: 信介大多
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2009-07-16
Filing date: 2009-07-16
Publication date: 2012-12-26
Anticipated expiration: 2029-07-16
Also published as: US8355254B2; JP2011023593A; US20110013365A1; KR20110007581A; CN101958312B; KR101078452B1; CN101958312A; DE102010017815A1

Description

本発明は、電子制御装置に関する。

近年、車両に搭載されるモータ、及びこのモータを駆動する電子制御装置が増加傾向にある。一方、モータ及び電子制御装置を配置する空間は、車室空間を広げるために減少している。したがって、モータ及び電子制御装置の体格を小型化することが望まれている。
特許文献１では、基板の両面にトランジスタを設け、体格を小さくした混成集積回路が記載されている。

特許第２６８４８９３号公報

ところで、例えば、運転者による操舵をアシストする電動式パワーステアリングシステム（以下、「ＥＰＳ」という）のモータを駆動する電子制御装置は、大電流を通電するため発熱量が大きい。このようなＥＰＳの電子制御装置は、エンジンルーム又はインパネ奥の狭い空間に設置される。このため、特許文献１のように電子制御装置を構成すると、通電に伴い発熱する電子部品（以下、「発熱部品」という）間に熱干渉が生じるので、大電流を流すことが困難になることが懸念される。
本発明は上記問題に鑑みてなられたものであり、その目的は、各発熱部品間の熱干渉を抑制することで体格を小型にすることの可能な電子制御装置を提供することにある。

請求項１に記載の発明によると、複数の半導体素子は、基板の回路パターンに実装される。半導体素子と回路パターンとは、リードよって電気的及び機械的に接続される。第１〜第４の半導体素子の発する熱の伝導を抑制可能な熱伝導抑制部は、第１の半導体素子を設置する第１の回路パターンと第２の半導体素子を設置する第２の回路パターンと第３の半導体素子を設置する第３の回路パターンと第４の半導体素子を設置する第４の回路パターンとの間に設けられる。
第１〜第４の半導体素子は、一枚の前記基板上に配置され、第１〜第４の回路パターンおよびリードとともにＨブリッジ回路を構成する。
同時に通電される第１の半導体素子と第２の半導体素子とが前記基板に対角状に配置され、同時に通電される第３の半導体素子と第４の半導体素子とが前記基板に対角状に配置される。
これにより、各回路パターンの間の熱伝導を低減することで、各半導体素子間の熱干渉を抑制することができる。したがって、発熱部品となる各半導体素子の間の距離を近くすることで、電子制御装置の体格を小型にすることができる。
また、同時に発熱する各半導体素子を一枚の基板に対角状に配置することで、その間の距離が遠くなるので、熱干渉を抑制することができる。
ここで、対角状とは、例えば４個の半導体素子を矩形に配置した場合、対角線上に位置
することをいう。

請求項２に記載の発明によると、熱伝導抑制部は、第１の半導体素子に接続するリードと第２の半導体素子を設置する第２の回路パターンとの間に設けられる。これにより、第１の半導体素子に接続するリードと、第２の半導体素子を設置する回路パターンとの熱伝導を低減することで、各半導体素子間の熱干渉を抑制することができる。

請求項３に記載の発明によると、熱伝導抑制部は、基板の厚さ方向に凹む溝部を有する。このため、溝部内に形成される空間によって、各回路パターンの間の熱伝導を確実に低減することができる。

請求項４に記載の発明によると、各半導体素子の発する熱を伝導する熱伝導経路手段が、基板表面及び基板内部に設けられる。これにより、半導体素子の発する熱の伝達経路をコントロールすることで、一方の半導体素子の発する熱が他方の半導体素子に伝導することを抑制することができる。

請求項５に記載の発明によると、熱伝導経路手段は、端部を回路パターンと接続し、基板の表面と裏面とを連通するスルーホールを有する。これにより、半導体素子の発する熱を基板の表面及び裏面から放熱することができる。

請求項６に記載の発明によると、リードは、半導体素子よりも基板側へ延びることで、基板と半導体素子との間に空間を形成する。これにより、半導体素子の発する熱が基板に伝導することを低減することができる。

請求項７に記載の発明によると、熱伝導経路手段は、基板の表面又は裏面に配置される半導体素子の直下に設けられる。したがって、熱伝導経路手段は、半導体素子の発する熱を基板の直下へ高効率に放熱することができる。
なお、直下とは、基板に実装される半導体素子から見て基板側の方向をいう。

請求項８に記載の発明によると、半導体素子の発する熱をケースへ伝導する放熱ゲルが、半導体素子とケースとの間に設けられる。これにより、半導体素子の発する熱をケースへ伝導することができる。

請求項９に記載の発明によると、ケースは、第１の半導体素子と第２の半導体素子との間で、基板側へ突出する突出部を有する。このため、放熱ゲルの移動を抑制することができる。また、ケースの表面積を大きくすることで、放熱性を高めることができる。さらに、ケースの剛性を高め、歪みを抑制することができる。

請求項１０に記載の発明によると、放熱ゲルは、基板の表面側と裏面側とに充填される。これにより、半導体素子の発する熱を基板の表面側のケース及び裏面側のケースへ伝導することができる。

請求項１１に記載の発明によると、ケースは、アルミダイカストから形成される。これにより、ケースの熱容量が大きくなり、半導体素子の発する熱をケースへ放熱することができる。

請求項１２に記載の発明によると、放熱ゲルは、各半導体素子に対応し個別に充填される。このため、各半導体素子の間の熱干渉を抑制することができる。

請求項１３に記載の発明によると、一方の側面が半導体素子側へ露出する金属プレートがケースと一体で設けられる。金属プレートの体積を、半導体素子に通電される電流値により設定することで、ニーズに応じた熱容量を確保し、放熱性の高い電子制御装置を提供することができる。

請求項１４に記載の発明によると、金属プレートは、半導体素子を囲うように設けられる。これにより、金属プレートが半導体素子側へ露出する面積を大きくし、半導体素子の上面及び側面から発せられる熱を高効率に放熱することができる。

請求項１５に記載の発明によると、金属プレートは、複数の半導体素子毎に設けられ、第１の半導体素子に対応する第１の金属プレートと、第２の半導体素子に対応する第２の金属プレートとの間に熱干渉抑制部が設けられる。これにより、金属プレートを経由し、第１の半導体素子と第２の半導体素子とが熱干渉することを抑制することができる。

請求項１６に記載の発明によると、金属プレートは、端部がケースの外部へ露出している。この露出面にステアリングシャフトのコラム等を接続することで、半導体素子の発する熱を熱容量の大きいコラム等へ放熱することができる。

請求項１７に記載の発明によると、金属プレートは、他方の側面がケースの半導体素子とは反対側へ露出している。この露出面にステアリングシャフトのコラム等を接続することで、半導体素子の発する熱を基板と反対側へ短い距離で放熱することができる。

請求項１８に記載の発明によると、金属プレートは、基板の表側に配置される半導体素子と、裏面に配置される半導体素子とを囲うように設けられる。このように構成することで、基板の表側と裏面に配置される半導体素子の発する熱を高効率に放熱することができる。また、金属プレートとケースとを一体で形成することにより、ケースの剛性を高くすることができる。

本発明の第１実施形態による電子制御装置の断面図である。本発明の第１実施形態の電子制御装置に用いられる半導体素子において、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線断面図、（ｃ）は底面図である。本発明の第１実施形態による電子制御装置の組立図である。本発明の第１実施形態による電子制御装置の回路図である。本発明の第１実施形態による電子制御装置の要部平面図である。本発明の第２実施形態による電子制御装置の要部平面図である。本発明の第３実施形態による電子制御装置の要部平面図である。本発明の第４実施形態による電子制御装置の要部平面図である。本発明の第５実施形態による電子制御装置の要部平面図である。本発明の第６実施形態の電子制御装置の要部断面図である。本発明の第７実施形態による電子制御装置の要部断面図である。本発明の第８実施形態による電子制御装置の要部断面図である。本発明の第９実施形態による電子制御装置の要部断面図である。本発明の第１０実施形態による電子制御装置の要部断面図である。本発明の第１１実施形態による電子制御装置の要部断面図である。本発明の第１２実施形態による電子制御装置の要部断面図である。本発明の第１３実施形態による電子制御装置の要部断面図である。本発明の第１４実施形態による電子制御装置の要部断面図である。本発明の第１５実施形態による電子制御装置の要部断面図である。本発明の第１６実施形態による電子制御装置の要部断面図である。本発明の第１７実施形態による電子制御装置の要部断面図である。本発明の第１８実施形態による電子制御装置の要部断面図である。本発明の第１９実施形態による電子制御装置の要部断面図である。本発明の第２０実施形態による電子制御装置の要部断面図である。本発明の第２１実施形態による電子制御装置の要部断面図である。本発明の第２２実施形態による電子制御装置の要部断面図である。本発明の第２３実施形態による電子制御装置の要部断面図である。本発明の第２４実施形態による電子制御装置の要部断面図である。本発明の第２５実施形態による電子制御装置の要部断面図である。本発明の第２６実施形態による電子制御装置の要部断面図である。本発明の第２７実施形態による電子制御装置の要部断面図である。本発明の第２８実施形態による電子制御装置の要部断面図である。本発明の第１比較例の電子制御装置の要部平面図である。本発明の第２比較例の電子制御装置の要部断面図である。

以下、本発明による複数の実施形態を図面に基づいて説明する。なお、複数の実施形態において、実質的に同一の構成部位には同一の符号を付し、説明を省略する。
（第１実施形態）
第１実施形態の電子制御装置は、例えば車両のＥＰＳに用いられ、操舵トルク信号及び車速信号に基づき、操舵のアシスト力を発生するモータを駆動制御するものである。

図１に示すように、電子制御装置１は、半導体素子としてのパワーＭＯＳＦＥＴ（以下、単に「ＭＯＳ」という）３１〜３４等の電子部品を実装した基板４０及び上ケース５０、下ケース５１等を備えている。
基板４０は、例えばガラス織布とエポキシ樹脂からなるＦＲ−４等のプリント配線板である。基板４０には、ＭＯＳ３１〜３４の他に、アルミ電解コンデンサ７０、コイル７１、リレー７２、シャント抵抗７３、及びマイクロコンピュータ（以下、「ＩＣ」という。）７４等が実装されている。また、基板４０には、コネクタ７５が接続されている。

ＭＯＳ３１〜３４は、バッテリーからコネクタ７５を経由して供給される電流をスイッチングする。ＩＣ７４は、コネクタ７５を経由して入力される操舵トルク信号及び車速信号に基づき、モータの回転方向及び回転トルクを検出し、ドライバから信号を出力することで、ＭＯＳ３１〜３４のスイッチングを制御する。また、ＩＣ７４は、ＭＯＳ３１〜３４の発熱する温度をモニタリングしている。
アルミ電解コンデンサ７０は、電荷を蓄えることで、ＭＯＳ３１〜３４への電力供給を補助するとともに、ＭＯＳ３１〜３４のスイッチングにより生じるリップル電圧を吸収する。コイル７１は、電源ノイズを低減する。リレー７２は、フェールセーフ機能を有する。

ＭＯＳ３１〜３４と下ケース５１との間、及び基板４０と上ケース５０との間には、例えばシリコンを基材とした放熱ゲル６０、６１が充填されている。
上ケース５０及び下ケース５１には、凹凸が形成され、放熱ゲル６０、６１の移動を抑制するとともに、表面積を大きくすることで放熱性を高めている。また、粗化加工によって放熱ゲル６０、６１の移動を抑制してもよい。
ＭＯＳ３１〜３４及びＩＣ７４は、基板４０の表面に設けられ、アルミ電解コンデンサ７０、コイル７１、リレー７２、シャント抵抗７３及びコネクタ７５は基板４０の裏面に設けられている。なお、本明細書において、基板４０の表面、裏面とは、単に基板の一方の面と他方の面とを便宜上区別するために用いるものである

ＭＯＳ３１は、図２に示すように、半導体チップ３００、リード３０１、３０２、３０３、放熱板３０４、モールド樹脂３０５、側面放熱板３０６、及びメタルベース３０７等を有している。３本のリード３０１、３０２、３０３は、それぞれ半導体チップ３００のドレイン、ソース、ゲートに接続されている。放熱板３０４は、金属から形成され、ドレイン又はソースのリード３０１、３０２に接続されている。半導体チップ３００への通電により、ドレイン及びソースのリード３０１、３０２の発熱量が大きいからである。側面放熱板３０６、及びメタルベース３０７もまた、金属から形成され、ドレイン又はソースのリード３０１、３０２に接続されている。モールド樹脂３０５は、半導体チップ３００、リード３０１、３０２、３０３、放熱板３０４、側面放熱板３０６及びメタルベース３０７を樹脂モールドしている。リード３０１、３０２、３０３、側面放熱板３０６及びメタルベース３０７は、基板４０の回路パターンにはんだ３０９によって実装される。

電子制御装置１の組み付けは、図３に示すように、基板４０と下ケース５１との間に放熱ゲル６０が充填され、ＭＯＳ３１〜３４と上ケース５０との間に放熱ゲル６１が充填される。上ケース５０、基板４０及び下ケース５１は、４本のネジ５２によって固定される。このとき、基板４０の中央を固定するネジは廃止することができる。上ケース５０及び下ケース５１に凹凸が形成されることで、基板４０の歪みが抑制されるからである。

図４に示すように、４個のＭＯＳ３１〜３４は、モータ７７等と共にＨブリッジ回路を構成している。ステアリングホイールを右旋回するとき、Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２がオンされ、Ｂ＿ＭＯＳ３３及びＢ´＿ＭＯＳ３４がオフされることで、モータ７７が駆動する。一方、ステアリングホイールを左旋回するとき、Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２がオフされ、Ｂ＿ＭＯＳ３３及びＢ´＿ＭＯＳ３４がオンされることで、モータ７７が駆動する。
右旋回から左旋回に切り替わるとき、Ａ＿ＭＯＳ３１よりもＡ´＿ＭＯＳ３２が先にオフされるので、Ａ＿ＭＯＳ３１及びＢ＿ＭＯＳ３３に電流が流れる。
一方、左旋回から右旋回に切り替わるとき、Ｂ＿ＭＯＳ３３よりもＢ´＿ＭＯＳ３４が先にオフされるので、Ｂ＿ＭＯＳ３３及びＡ＿ＭＯＳ３１に電流が流れる。このため、Ａ＿ＭＯＳ３１及びＢ＿ＭＯＳ３３は、Ａ´＿ＭＯＳ３２及びＢ´＿ＭＯＳ３４と比較して発熱量が大きくなる。

図５に示すように、基板４０の表面には、複数の回路パターン８１〜８５が設けられている。回路パターン８１〜８５は銅箔から形成されており、大電流を流すことの可能な面積を有している。なお、基板４０内に図示しない複数の内層パターンを設け、図示しないスルーホールにより接続してもよい。
回路パターン８１、８３の上には、Ａ＿ＭＯＳ３１及びＢ＿ＭＯＳ３３が配置されている。Ａ＿ＭＯＳ３１が配置されている回路パターン８１と、Ｂ＿ＭＯＳ３３が配置されている回路パターン８３とは一体に形成されている。

Ａ＿ＭＯＳ３１のドレインのリード３０１は、はんだ付けによって回路パターン８１の一部と接続されている。また、Ａ＿ＭＯＳ３１の側面放熱板３０６及びメタルベース３０７も、はんだ付けによって回路パターン８１と接続されている。なお、Ａ＿ＭＯＳ３１は、ドレインのリード３０１と側面放熱板３０６とメタルベース３０７とを同電位としている。
Ａ＿ＭＯＳ３１のソースのリード３０３は、Ｂ´＿ＭＯＳ３４の配置される回路パターン８４と、はんだ付けによって接続されている。Ａ＿ＭＯＳ３１のゲートのリード３０２は、ＩＣ７４に接続する図示しないランドと、はんだ付けによって接続されている。
Ａ＿ＭＯＳ３１と同様に他のＭＯＳ３２〜３４も、ドレインのリード、側面放熱板及びメタルベースが、当該ＭＯＳの配置される回路パターン８１〜８４と接続し、ソースのリードが隣合う他の回路パターン８１〜８５と接続している。

右旋回時に同時に通電されるＡ＿ＭＯＳ３１とＡ´＿ＭＯＳ３２とは、対角線状に配置され、各ＭＯＳ３１、３２の間の距離を遠くしている。また、左旋回時に同時に通電されるＢ＿ＭＯＳ３３とＢ´＿ＭＯＳ３４とは、対角線状に配置され、各ＭＯＳ３３、３４の間の距離を遠くしている。これにより、同時に通電されるＭＯＳの熱干渉を抑制することができる。

第１の熱伝導抑制部９１は、Ａ＿ＭＯＳ３１が配置されている回路パターン８１と、Ｂ＿ＭＯＳ３３が配置されている回路パターン８３との間に設けられている。第２の熱伝導抑制部９２は、Ｂ＿ＭＯＳ３３のリードと、Ａ´＿ＭＯＳ３２が配置されている回路パターン８２との間に設けられている。第３の熱伝導抑制部９３は、Ａ´＿ＭＯＳ３２が配置されている回路パターン８２と、Ｂ´＿ＭＯＳ３４が配置されている回路パターン８４との間に設けられている。第４の熱伝導抑制部９４は、Ｂ´＿ＭＯＳ３４が配置されている回路パターン８４と、Ａ＿ＭＯＳ３１のリードとの間に設けられている。第５の熱伝導抑制部９５は、Ａ´＿ＭＯＳ３２のソースのリード及びＢ´＿ＭＯＳ３４のソースのリードが接続している回路パターン８５と、Ｂ´＿ＭＯＳ３４のドレインのリードとの間に設けられている。第６の熱伝導抑制部９６は、回路パターン８５と、Ａ´＿ＭＯＳ３２のドレインのリードとの間に設けられている。

第１〜第６の熱伝導抑制部９１〜９６は、基板を形成している樹脂である。第１〜第６の熱伝導抑制部９１〜９６の幅は、電子制御装置１の使用する電流に応じて設定される。熱伝導抑制部９１〜９６の設けられている個所には、回路パターン８１〜８５を設けていない。基板を形成する樹脂は、熱抵抗が大きいので、各回路パターン８１〜８５の間の熱伝導が低減する。このため、各ＭＯＳ３１〜３４の間の熱干渉を抑制することができる。

（第１比較例）
ここで、第１比較例の電子制御装置２０１を図３３に示す。第１比較例では、基板４０の表面に複数の回路パターン８１０、８２０、８３０、８４０が設けられている。一体に形成された回路パターン８１０、８２０の上にはＡ＿ＭＯＳ３１０及びＢ＿ＭＯＳ３３０が配置されている。回路パターン８２０の上にはＡ´＿ＭＯＳ３２０が配置され、回路パターン８４０の上にはＢ´＿ＭＯＳ３４０が配置されている。
各ＭＯＳ３１０、３２０、３３０、３４０のドレインのリードは、それぞれ各ＭＯＳ３１０、３２０、３３０、３４０の下側の回路パターン８１０、８２０、８３０、８４０と接続している。各ＭＯＳ３１０、３２０、３３０、３４０のソースのリードは、それぞれ隣接する回路パターン８４０、８５０、８２０、８５０と接続している。
各回路パターン８１０、８２０、８３０、８４０同士は絶縁可能な程度に隣接しており、熱抵抗を小さくしている。また、各ＭＯＳ３１０、３２０、３３０、３４０のドレインのリードと回路パターン８４０、８５０、８２０、８５０とは絶縁可能な程度に隣接しており、熱抵抗を小さくしている。

（第１実施形態の効果）
本実施形態では、Ａ＿ＭＯＳ３１を設置する回路パターン８１とＢ＿ＭＯＳ３３を設置する回路パターン８３との間に第１の熱伝導抑制部９１が設けられている。また、Ａ´＿ＭＯＳ３２を設置する回路パターン８２とＢ´＿ＭＯＳ３４を設置する回路パターン８４との間に第３の熱伝導抑制部９３が設けられている。
Ａ＿ＭＯＳ３１のドレインのリードとＢ´＿ＭＯＳ３４を設置する回路パターン８４との間に第３の熱伝導抑制部９４が設けられている。また、Ｂ＿ＭＯＳ３３のドレインのリードとＡ´＿ＭＯＳ３２を設置する回路パターン８２との間に第２の熱伝導抑制部９２が設けられている。基板４０を形成する樹脂から形成される熱伝導抑制部９１〜９４は、熱抵抗が大きいので、各ＭＯＳ３１〜３４の間の熱干渉を防止することができる。したがって、本実施形態の電子制御装置１は、大電流に対応することができる。また、各ＭＯＳ３１〜３４の間の距離を近くすることで、電子制御装置１の体格を小型にすることができる。

（第２実施形態）
図６に示すように、本実施形態の電子制御装置２は、Ａ＿ＭＯＳ３１と基板４０の左端との間の距離が、Ｂ＿ＭＯＳ３３と基板４０の左端との間の距離よりも近くなっている。また、Ａ´＿ＭＯＳ３２と基板４０の右端との間の距離が、Ｂ´＿ＭＯＳ３４と基板４０の右端との間の距離よりも近くなっている。Ａ＿ＭＯＳ３１とＢ´＿ＭＯＳ３４との間の距離と、Ｂ＿ＭＯＳ３３とＡ´＿ＭＯＳ３２との間の距離は略同じである。このようにして、４つのＭＯＳ３１〜３４は菱形に配置されている。このため、発熱量の大きいＡ＿ＭＯＳ３１とＢ＿ＭＯＳ３３とが実装される回路パターン８１１、８３１の表面積が大きくなる。したがって、Ａ＿ＭＯＳ３１及びＢ＿ＭＯＳ３３の放熱性を高めると共に、熱干渉を抑制することができる。
また、本実施形態では、同時に通電されるＡ＿ＭＯＳ３１とＡ´＿ＭＯＳ３２とが対角状に配置され、同時に通電されるＢ＿ＭＯＳ３３とＢ´＿ＭＯＳ３４とが対角状に配置されている。これにより、同時に発熱する各ＭＯＳの間の距離を遠くすることで、熱干渉を抑制することができる。

（第３実施形態）
図７に示すように、本実施形態の電子制御装置３は、第１〜第６の熱伝導抑制部９１〜９６が、基板４０の厚さ方向に凹む溝部９１１、９２１、９３１、９４１を有している。溝部９１１、９２１、９３１、９４１の深さは、図示しない内層パターンを区分可能に形成されている。又は、基板４０の表面と裏面とを通じる深さに形成してもよい。
溝部９１１、９２１、９３１、９４１内に存在する空気は、熱抵抗が大きいので、各回路パターン８１〜８５の間の熱伝導が低減する。このため、本実施形態の電子制御装置３は、各ＭＯＳ３１〜３４の間の熱干渉を確実に防止することができる。

（第４実施形態）
図８に示すように、本実施形態の電子制御装置４は、第１〜第６の熱伝導抑制部９１〜９６が、溝部９１１、９２１、９３１、９４１内に、熱伝導率の小さい第１低熱伝導層９１２、９２２、９３２、９４２を有している。
第１低熱伝導層９１２、９２２、９３２、９４２としては、繊維系断熱材として、グラスウール、ロックウール、羊毛断熱材、セルロース断熱材がある。発砲系断熱材として、ウレタンフォーム、フェノールフォーム、ポリスチレンフォーム、ビーズ法ポリスチレンがある。その他、押し出し法ポリスチレン、真空断熱材がある。

また、第１低熱伝導層９１２、９２２、９３２、９４２としては、例えばポリフェニレンサルファイド（ＰＰＳ）、ポリフェニレンエーテル（ＰＰＥ）、メラミン樹脂、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド、ポリイミド、ポリアミド、ポリアミドイミド（ＰＡＩ）、アクリロニトリルースチレン樹脂（ＡＳ樹脂）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、ポリメチルペンテン（ＰＭＰ）、ポリアリレート（ＰＡＲ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルケトン（ＰＥＫ）等の樹脂を使用することができる。
本実施形態では、各回路パターン８１〜８５の間の熱伝導を低減すると共に、基板４０の剛性を高めることができる。

（第５実施形態）
図９に示すように、本実施形態の電子制御装置５は、右旋回時に同時に通電されるＡ＿ＭＯＳ３１とＡ´＿ＭＯＳ３２とが、基板４０の表面に設けられた回路パターン８１２、８２２に実装されている。一方、左旋回時に同時に通電されるＢ＿ＭＯＳ３３とＢ´＿ＭＯＳ３４とが基板４０の裏面に設けられた回路パターン８３２、８４２に実装されている。また、Ａ＿ＭＯＳ３１とＡ´＿ＭＯＳ３２とは、対角状に配置され、Ｂ＿ＭＯＳ３３とＢ´＿ＭＯＳ３４とは、対角状に配置されている。

基板４０の裏面に配置されるＢ＿ＭＯＳ３３及びＢ´＿ＭＯＳ３４は、スルーホール４００によって、表面の回路パターン８３３、８４３に電気的及び熱的に接続されている。このため、Ｂ＿ＭＯＳ３３及びＢ´＿ＭＯＳ３４が発する熱は、裏面の回路パターン８３２、８４２と、表面の回路パターン８３３、８４３とから放出される。
本実施形態では、Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２と、Ｂ＿ＭＯＳ３３及びＢ´＿ＭＯＳ３４との熱干渉を抑制すると共に、各ＭＯＳ３１〜３４の放熱性を高めることができる。

（第６実施形態）
図１０に示すように、本実施形態の電子制御装置６は、回路パターン８１２、８２２、８３２、８４２及びスルーホール４００により、各ＭＯＳ３１〜３４の発する熱を伝導する熱伝導手段が構成されている。例えばＭＯＳ３１が発する熱は、図１０の矢印に示されるように、ドレイン又はソースのリード３０１、３０２を経由して放熱板３０４から基板４０と反対側に放出される。また、ＭＯＳ３１の発する熱は、ドレイン又はソースのリード３０１、３０２、側面放熱板３０６及びメタルベース３０７を経由して、回路パターン８１２及びスルーホール４００を熱伝導し、基板４０の裏面に放出される。

第７の熱伝導抑制部４１は、Ａ＿ＭＯＳ３１が配置されている回路パターン８１２と、Ｂ＿ＭＯＳ３３が配置されている回路パターン８３２との間に設けられている。第８の熱伝導抑制部４２は、Ａ´＿ＭＯＳ３２が配置されている回路パターン８２２とＢ´＿ＭＯＳ３４が配置されている回路パターン８４２との間に設けられている。
第７及び第８の熱伝導抑制部４１、４２は、基板を形成している樹脂である。第７及び第８の熱伝導抑制部４１、４２の厚さは、電子制御装置６の使用する電流に応じて設定される。熱伝導抑制部４１、４２の設けられている個所には、内層パターンを設けていない。基板を形成する樹脂は、熱抵抗が大きいので、各回路パターン８１２、８３２、８２２、８４２の間の熱伝導が低減する。このため、各ＭＯＳ３１〜３４の間の熱干渉を抑制することができる。

（第２比較例）
ここで、第２比較例の電子制御装置２００を図３４に示す。第２比較例では、Ａ＿ＭＯＳ３１０及びＢ＿ＭＯＳ３３０が実装される回路パターン８１２０、８３２０の間に、内層パターン８００が設けられている。また、Ａ´＿ＭＯＳ３２０及びＢ´＿ＭＯＳ３４０が実装される回路パターン８２２０、８４２０の間に、内層パターン８０１が設けられている。このため、基板４０の熱抵抗が小さくなり、Ａ＿ＭＯＳ３１０とＢ＿ＭＯＳ３３０、及びＡ´＿ＭＯＳ３２０とＢ´＿ＭＯＳ３４０とが熱干渉することが懸念される。特に、Ａ＿ＭＯＳ３１０とＢ＿ＭＯＳ３３０は、発熱量が多いので、これらのＭＯＳ３１０、３３０が熱干渉すると、大電流に対応することが困難になる虞がある。

（第６実施形態の効果）
本実施形態の電子制御装置６では、基板４０の表面及び裏面にそれぞれ設けられ、熱伝導手段を構成する回路パターン８１２、８３２の間に第７の熱伝導抑制部４１が設けられている。また、基板４０の表面及び裏面にそれぞれ設けられ、熱伝導手段を構成する回路パターン８２２、８４２の間に第８の熱伝導抑制部４２が設けられている。これにより、回路パターン８１２、８３２、８２２、８４２が各ＭＯＳ３１〜３４の発する熱を熱伝導手段によって高効率に放熱すると共に、第７、第８の熱伝導抑制部４１、４２によって各ＭＯＳ３１〜３４の熱干渉を抑制することができる。このため、電子制御装置６は、大電流に対応することができる。また、各ＭＯＳ３１〜３４の間の距離を近くすることで、電子制御装置６の体格を小型にすることができる。

（第７実施形態）
図１１に示すように、本実施形態の電子制御装置７は、各ＭＯＳ３１〜３４が、熱伝導率の小さい低熱伝導部材３０８を基板４０側に有している。
低熱伝導部材３０８としては、繊維系断熱材として、グラスウール、ロックウール、羊毛断熱材、セルロース断熱材がある。発砲系断熱材として、ウレタンフォーム、フェノールフォーム、ポリスチレンフォーム、ビーズ法ポリスチレンがある。その他、押し出し法ポリスチレン、真空断熱材がある。

または、低熱伝導部材３０８として、例えばポリフェニレンサルファイド（ＰＰＳ）、ポリフェニレンエーテル（ＰＰＥ）、メラミン樹脂、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド、ポリイミド、ポリアミド、ポリアミドイミド（ＰＡＩ）、アクリロニトリルースチレン樹脂（ＡＳ樹脂）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、ポリメチルペンテン（ＰＭＰ）、ポリアリレート（ＰＡＲ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルケトン（ＰＥＫ）等の樹脂を使用することができる。
本実施形態では、各ＭＯＳ３１〜３４と回路パターン８１２、８２２、８３２、８４２との間の熱伝導を低減することで、各ＭＯＳ３１〜３４の熱干渉を抑制することができる。

（第８実施形態）
図１２に示すように、本実施形態の電子制御装置８は、各ＭＯＳ３１〜３４のリード３１１及び側面放熱板３６１が、低熱伝導部材３０８の基板４０側の端部よりも基板４０側に延びている。このため、基板４０と各ＭＯＳ３１〜３４との間には空間が形成されている。この空間に存在する空気は、熱抵抗が大きいので、基板４０と各ＭＯＳ３１〜３４との間の熱伝導が低減する。さらに、低熱伝導部材３０８が、各ＭＯＳ３１〜３４と各回路パターン８１２、８２２、８３２、８４２との間の放射熱を防止する。このため、各ＭＯＳ３１〜３４の間の熱干渉を確実に抑制することができる。

（第９実施形態）
図１３に示すように、本実施形態の電子制御装置９は、Ａ＿ＭＯＳ３１が配置されている回路パターン８１２と、Ｂ＿ＭＯＳ３３が配置されている回路パターン８３２との間の基板４０内に第２低熱伝導層４１１が設けられている。また、Ａ´＿ＭＯＳ３２が配置されている回路パターン８２２とＢ´＿ＭＯＳ３４が配置されている回路パターン８４２との間の基板４０内に第２低熱伝導層４２１が設けられている。

第２低熱伝導層４１１、４２１は、第４実施形態で説明した第１低熱伝導層９１２、９２２、９３２、９４２と同様の材料から形成され、基板４０の延びる方向へ延びている。
本実施形態では、基板４０表面と裏面に設けられる回路パターン８１２、８３２の熱伝導を低減することで、Ａ＿ＭＯＳ３１とＢ＿ＭＯＳ３３との熱干渉を抑制することができる。また、基板４０表面と裏面に設けられる回路パターン８２２、８４２の熱伝導を低減することで、Ａ´＿ＭＯＳ３２とＢ´＿ＭＯＳ３４との熱干渉を確実に抑制することができる。

（第１０実施形態）
図１４に示すように、本実施形態の電子制御装置１０は、基板４０の表面に配置されるＡ＿ＭＯＳ３１とＡ´＿ＭＯＳ３２とが、基板４０の裏面に配置されるＢ＿ＭＯＳ３３とＢ´＿ＭＯＳ３４の直下から離れた位置に設けられている。
各ＭＯＳ３１〜３４の直下には、それぞれ熱伝導経路手段としてのスルーホール４００及び内層パターンが基板４０に設けられている。各ＭＯＳ３１〜３４の直下設けられる各スルーホール４００の間には、第９〜第１１熱伝導抑制部４３、４４、４５が設けられている。第９〜第１１熱伝導抑制部４３、４４、４５は、第６実施形態で説明した第７、第８熱伝導抑制部４１、４２と同じく、基板を形成している樹脂である。熱伝導抑制部４３、４４、４５の設けられている個所には、内層パターンを設けていない。基板を形成する樹脂は、熱抵抗が大きいので、各回路パターン８１２、８３２、８２２、８４２の間の熱伝導が低減する。このため、各ＭＯＳ３１〜３４の間の熱干渉を防止することができる。
さらに、各ＭＯＳ３１〜３４の直下にスルーホール４００及び内層パターンからなる熱伝導経路手段を設けることで、放熱性を高めることができる。

（第１１実施形態）
本発明の第１１実施形態では、図１５に示すように、電子制御装置１１は、各ＭＯＳ３１〜３４の直下に設けられる各スルーホール４００及び内層パターンの間に、それぞれ第２低熱伝導層４３１、４４１、４５１を設けている。この第２低熱伝導層４３１、４４１、４５１は、第４実施形態及び第９実施形態で説明した第１低熱伝導層９１２、９２２、９３２、９４２、及び第２低熱伝導層４１１、４２１と同様の材料から形成される。
本実施形態では、基板４０表面と裏面に設けられる回路パターン８１２、８２２、８３２、８４２の熱伝導を低減することで、各ＭＯＳ３１〜３４の熱干渉を確実に抑制することができる。さらに、各ＭＯＳ３１〜３４の直下に熱伝導経路手段を設けることで、各ＭＯＳ３１〜３４の発する熱を短い距離で基板４０の反対側へ放熱することができる。

（第１２実施形態）
本発明の第１２実施形態では、図１６に示すように、電子制御装置１２は、基板４０の表面側への放熱量を大きくし、基板４０の裏面側の放熱量を小さくしている。
Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２は、基板４０の表面側に設けられ、Ｂ＿ＭＯＳ３３及びＢ´＿ＭＯＳ３４は、基板４０の裏面側に設けられている。
Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２の基板４０側には、低熱伝導部材３０８が設けられている。Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２のリード３１１及び側面放熱板３６１は、低熱伝導部材３０８の基板４０側の端部よりも基板４０側へ延びているので、基板４０とＡ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２との間に空間が形成されている。また、Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２の実装されている回路パターン８１２、８２２と、Ｂ＿ＭＯＳ３３及びＢ´＿ＭＯＳ３４の実装されてる回路パターン８３２、８４２との間には、第２低熱伝導層４１１、４２１が設けられている。
このため、Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２の発する熱は、Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２の放熱板３０４から、Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２の基板４０と反対側に放熱される。

一方、Ｂ＿ＭＯＳ３３及びＢ´＿ＭＯＳ３４の発する熱は、リード３０１、側面放熱板３０６及びメタルベース３０７から回路パターン８３２、８４２及びスルーホール４００を経由し、基板４０の表面側へ放熱される。
本実施形態では、基板４０の表面側に取り付けられる図示しない上ケースへの放熱を主体とし、基板４０の表面側のみに図示しない放熱ゲルを塗布することで、放熱ゲルの量及び加工費を低減することができる。

（第１３実施形態）
図１７に示すように、本実施形態の電子制御装置１３は、回路パターン８３２、８４２と内層パターン８５０との間に第１高熱伝導層４６を有している。また、複数のスルーホール４００の間に第２高熱伝導層４７を有している。
回路パターン８３２、８４２、内層パターン８５０、第１高熱伝導層４６、スルーホール４００及び第２高熱伝導層４７は、熱伝導経路手段を構成している。

第１高熱伝導層４６及び第２高熱伝導層４７としては、（Ａ）熱硬化性樹脂、（Ｂ）高熱伝導フィラーがある。
（Ａ）熱硬化性樹脂としては、半導体封止用樹脂として用いられるものが特に制限なく使用することができ、例えば、エポキシ樹脂、マレイミド樹脂、ＢＴレジン、フェノール樹脂、シリコーン樹脂等が挙げられる。エポキシ樹脂としては、エポキシ基を２個以上有するビスフェノール型エポキシ樹脂、ノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂などである。
（Ｂ）高熱伝導フィラーとしては、半導体封止用樹脂組成物に用いられるものが特に制限なく使用することができ、例えば、結晶性シリカ、酸化ベリリウム、酸化アルミニウム、酸化マグネシウム、ダイヤモンド、炭化ケイ素、炭化チタニウム、窒化ケイ素、窒化ホウ素、窒化チタニウム、窒化アルミニウム、ホウ化ジルコニウム、ケイ化モリブデン、グラファイト、ホウ化リン、硫化ベリリウム等あるいはそれらの複合セラミックスの粉末が、単独又は２種以上混合して使用できる。このほかに、金属の粉末、例えば、プラスチック絶縁金属粉等も挙げられる。
また、無機質フィラーとしては、Ａｌ₂Ｏ₃、ＡｌＮ、ＳｉＣ、Ｓｉ₃Ｎ₄、ＭｇＯ、ＳｉＶ₂、ＢＮから選ばれた少なくとも１種の粉末を主成分として含むものが好ましい。これらは熱伝導性や絶縁性に優れており、高い放熱性を持つ基板を形成することが可能になる。
高熱伝導性樹脂は、樹脂の中に熱伝導率の高い金属や無機セラミックスのフィラを混合するなどの方法でつくることができる。
樹脂自体の熱伝導率が高い樹脂としては、一例として、エポキシ樹脂モノマとして４−（オキシラニルメトキシ）ベンゾイックアシッド−４，４‘−［１、８−オクタンジイルビス（オキシ）］ビスフェノールエステルを、エポキシ樹脂用硬化剤として４，４’−ジアミノジフェニルメタンを用いた樹脂がある。

本実施形態では、基板４０の熱抵抗を小さくし放熱性を高めることができる。また、熱伝導経路手段の熱容量を大きくすることで、熱伝導経路手段からの熱の漏出を低減し、各ＭＯＳ３１〜３４の間の熱干渉を抑制することができる。

（第１４実施形態）
図１８に示すように、本実施形態の電子制御装置１４は、上ケース５０１と基板４０との間に放熱ゲル６１が充填されている。放熱ゲル６１は、ＭＯＳ３１〜３４の発する熱を上ケース５０１へ伝導する。上ケース５０１に伝導された熱は外気等へ放出される。
上ケース５０１は、例えばアルミ板又は亜鉛鉄板等から形成され、ＭＯＳ３１、３３と、ＭＯＳ３３、３４との間で、基板４０側へ突出する突出部５３を有する。突出部５３は、放熱ゲル６１の移動を抑制することができる。また、突出部５３は、上ケース５０１の表面積を大きくすることで、放熱性を高めることができる。さらに、突出部５３は、上ケース５０１の剛性を高め、歪みを防止することができる。

スルーホール４００の内側には、はんだが充填され、内層パターン及び回路パターンと共に熱伝導経路手段を構成している。このため、基板４０の放熱効率が高くなると共に、基板４０の裏面への放熱ゲル６１の漏れ出しを防止することができる。これにより、放熱ゲル６１のコストを低減することができる。基板４０の裏面側に図示しないモータ等の発熱装置がある場合、下ケース５１と基板４０との間の空気によって断熱性を高めることができる。

（第１５実施形態）
図１９に示すように、本実施形態の電子制御装置１５は、上ケース５０１と基板４０との間に放熱ゲル６１が充填されている。下ケース５１と基板４０との間に放熱ゲル６０が充填されている。また、基板４０のスルーホール４００内に放熱ゲル６２が充填されている。
このため、ＭＯＳ３１〜３４の発する熱は、放熱ゲル６０〜６２によって、上ケース５０１と下ケース５１へ伝導する。上ケース５０１と下ケース５１へ伝導された熱は外気等へ放出される。したがって、電子制御装置１５は、放熱性を高めることができる。

（第１６実施形態）
図２０に示すように、本実施形態の電子制御装置１６は、下ケース５１１がアルミダイカストから形成されている。また、下ケース５１１は、ＭＯＳ３１、３３と、ＭＯＳ３３、３４との間に、基板４０側へ突出する突出部５４を有している。突出部５４は、放熱ゲル６０の移動を抑制することができる。
スルーホール４００の内側には、はんだ４８が充填され、基板４０の裏面側から表面側への放熱ゲル６０の移動を制限している。
本実施形態では、下ケース５１１をアルミダイカストから形成することで、下ケース５１１の熱容量を大きくし、放熱性を高めることができる。

（第１７実施形態）
本発明の第１７実施形態を図２１に示す。本実施形態の電子制御装置１７は、上ケース５０２と基板４０との間に放熱ゲル６１が充填されている。下ケース５１１と基板４０との間に放熱ゲル６０が充填されている。また、基板４０のスルーホール４００内に放熱ゲル６２が充填されている。
このため、ＭＯＳ３１〜３４の発する熱は、放熱ゲル６０〜６２によって、上ケース５０１と下ケース５１へ伝導する。上ケース５０１下ケース５１へ伝導された熱は外気等へ放出される。したがって、電子制御装置１７は、放熱性を高めることができる。

（第１８実施形態）
本発明の第１８実施形態を図２０に示す。本実施形態の電子制御装置１８は、上ケース５０３と下ケース５１１がアルミダイカストから形成されている。
上ケース５０３と基板４０との間に放熱ゲル６１が充填されている。下ケース５１１と基板４０との間に放熱ゲル６０が充填されている。また、基板４０のスルーホール４００内に放熱ゲル６２が充填されている。
このため、ＭＯＳ３１〜３４の発する熱は、放熱ゲル６０〜６２によって、上ケース５０３と下ケース５１へ伝導する。
本実施形態では、上ケース５０３と下ケース５１１をアルミダイカストから形成することで、上ケース５０３と下ケース５１１の熱容量を大きくし、放熱性を高めることができる。

（第１９実施形態）
第１９実施形態の電子制御装置１９は、第７実施形態の電子制御装置７に上ケース５０４、下ケース５１２及び放熱ゲル６０１、６０２、６１１、６１２を取り付けたものである。本実施形態は、例えば３３Ａ以上の電流を使用する電子制御装置１９に適用される。
上ケース５０４及び下ケース５１２は、例えばアルミ板又は亜鉛鉄板等から形成され、小型、軽量化が図られている。また、基板４０のスルーホール４００の内側には、はんだ４８が充填されている。
放熱ゲル６１１、６１２、６０１、６０２は、各ＭＯＳ３１〜３４に対応して充填され、上ケース５０４の突出部５３、及び下ケース５１２の突出部５５によって移動が制限されている。
本実施形態では、各ＭＯＳ３１〜３４の間の熱伝導を低減することで、各ＭＯＳ３１〜３４の熱干渉を抑制することができる。また、放熱ゲル６１１、６１２、６０１、６０２の充填、及びはんだ４８を含む熱伝導経路手段により、放熱性を高めることができる。

（第２０実施形態）
本発明の第２０実施形態を図２４に示す。第２０実施形態は、第１３実施形態の電子制御装置１３に上ケース５０４、下ケース５１２及び放熱ゲル６０１、６０２、６１１、６１２を取り付けたものである。本実施形態は、例えば６５Ａ以上の電流を使用する電子制御装置２０に適用される。
上ケース５０４は、例えばアルミ板又は亜鉛鉄板等から形成され、小型、軽量化が図られている。下ケース５１３は、アルミダイカストから形成されている。また、基板４０のスルーホール４００には、はんだ４８が充填されている。
Ａ＿ＭＯＳ３１の発する熱を放熱する放熱ゲル６１３と、Ａ´＿ＭＯＳ３２の発する熱を放熱する放熱ゲル６１４と、Ｂ＿ＭＯＳ３３の発する熱を放熱する放熱ゲル６０３と、Ｂ´＿ＭＯＳ３４の発する熱を放熱する放熱ゲル６０４とは、各ＭＯＳ３１〜３４の放熱板３０４に設けられた凹凸によって移動が規制されている。

本実施形態では、Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２の発する熱が、放熱ゲル６１３、６１４を経由して上ケースから外気へ放熱されると共に、第１、第２高熱伝導層４６、４７及び放熱ゲル６０５、６０６を経由し、下ケース５１３へ放熱される。一方、Ｂ＿ＭＯＳ３３及びＢ´＿ＭＯＳ３４の発する熱は、放熱ゲル６０３、６０４を経由し、下ケース５１３へ放熱される。
さらに、各ＭＯＳ３１〜３４の間の熱伝導は、第２低熱伝導層４１１、４２１及び低熱伝導部材３０８等によって低減され、各ＭＯＳ３１〜３４の熱干渉が抑制されている。
このように、電子制御装置の適用される条件により、放熱ゲルの量及び場所を変えることで、放熱経路を設定し、設計の自由度を高めることができる。また、放熱ゲルの使用量を低減し、コストを削減することができる。

（第２１実施形態）
本発明の第２１実施形態を図２５に示す。第２１実施形態の電子制御装置２１は、第１１実施形態の電子制御装置１１に上ケース５０５、下ケース５１４及び放熱ゲル６０、６１、６２を取り付けたものである。本実施形態は、例えば８０Ａ以上の電流を使用する電子制御装置２１に適用される。
上ケース５０５及び下ケース５１４は、アルミダイカストから形成されている。また、基板４０のスルーホール４００には、放熱ゲル６２が充填されている。基板４０と上ケース５０５との間、基板４０と下ケース５１４との間には、放熱ゲル６１、６０が充填されている。

本実施形態では、Ａ＿ＭＯＳ３１及びＡ´＿ＭＯＳ３２の発する熱が、放熱ゲル６１を経由して上ケース５０５へ放熱されると共に、回路パターン８１２、８２２、スルーホール４００及び放熱ゲル６２、６０を経由して下ケース５１４へ放熱される。
一方、Ｂ＿ＭＯＳ３３及びＢ´＿ＭＯＳ３４の発する熱は、放熱ゲル６０を経由して下ケース５１４へ放熱されると共に、回路パターン８３１、８４２、スルーホール４００及び放熱ゲル６２、６１を経由して上ケース５０５へ放熱される。
さらに、各ＭＯＳ３１〜３４の間の熱伝導は、第２低熱伝導層４３１、４４１、４５１よって低減され、各ＭＯＳ３１〜３４の熱干渉が抑制されている。

（第２２実施形態）
図２６に示すように、本実施形態の電子制御装置２２は、上ケース５２０が高熱伝導樹脂から形成されている。高熱伝導樹脂の材質については、例えば第１３実施形態で第１、第２高熱伝導層として例示した材質を適用することができる。
上ケース５２０と基板４０との間に放熱ゲル６０が充填されている。下ケース５１５は、樹脂から形成されている。上ケース５２０と下ケース５１５との接続は、下ケース５１５の端部に設けられた爪５１７が上ケース５１５に係止されることで行われる。
スルーホール４００の内側には、はんだ４８が充填され、基板４０の表面側から裏面側への放熱ゲル６０の移動を制限している。
本実施形態では、上ケース５２０を高熱伝導樹脂から形成し、下ケース５１５を樹脂から形成することで、放熱性を高めると共に、上ケース５２０及び下ケース５１５を軽量にすることができる。また、ケースの形成加工が容易となるので、製造コストを削減することができる。

（第２３実施形態）
図２７に示すように、本実施形態の電子制御装置２３は、樹脂又は高熱伝導樹脂からなる上ケース５２１の内部に金属プレート５６がモールドされている。金属プレート５６は、例えばアルミ等から形成され、一方の側面がＭＯＳ３１〜３４側に露出している。
金属プレート５６の厚み及び体積をＭＯＳ３１〜３４に通電される電流値に応じて設定することで、金属プレート５６の熱容量を、各ＭＯＳ３１〜３４の発する放熱量に適応したものとすることができる。したがって、本実施形態では、上ケース５２１に埋設された金属プレート５６により、ＭＯＳ３１〜３４の発する熱を高効率に放熱することができる。

（第２４実施形態）
図２８に示すように、本実施形態の電子制御装置２４は、金属プレート５７がＭＯＳ３１〜３４の上面及び側面を囲うように設けられ、ＭＯＳ３１〜３４側に露出する面積を大きくしている。ＭＯＳ３１〜３４と金属プレート５７との間には放熱ゲル６０が充填されている。したがって、本実施形態では、金属プレート５７の熱伝導効率を高め、ＭＯＳ３１〜３４の上面及び側面から発せられる熱を高効率に伝導することができる。

（第２５実施形態）
図２９に示すように、本実施形態の電子制御装置２５は、第１の金属プレート５６１及び第２の金属プレート５６２は、各ＭＯＳ３１〜３４毎に、基板４０と反対側に設けられている。第１の金属プレート５６１及び第２の金属プレート５６２は、樹脂からなる上ケース５２３に個別にモールドされている。このため、第１の金属プレート５６１と第２の金属プレート５６２との間には、熱干渉抑制部５２４が設けられている。熱干渉抑制部５２４は、上ケース５２３を形成している樹脂からなる。一般に樹脂は熱抵抗が大きいので、第１の金属プレート５６１と第２の金属プレート５６２との熱伝導を抑制することができる。また、熱干渉抑制部５２４に第４、９、１１実施形態で説明した低熱伝導層を設けてもよい。この構成により、各ＭＯＳ３１〜３４の発する熱が放熱ゲル６０、第１の金属プレート５６１、及び第２の金属プレート５６２を熱伝導し、互いに熱干渉することを抑制することができる。
なお、第１の金属プレート５６１及び第２の金属プレート５６２を、第２４実施形態のごとく、対応する各ＭＯＳを囲う形状にしてもよい。こうすることで、第１の金属プレート５６１及び第２の金属プレート５６２の熱伝導効率を高めると共に、各ＭＯＳの熱干渉を抑制することができる。

（第２６実施形態）
図３０に示すように、本実施形態の電子制御装置２６は、金属プレート５７４の端部が上ケース５２５の外部へ露出している。この露出面５７２を例えばステアリングシャフトのコラム１００等にビス５２１等により接続することで、ＭＯＳ３１〜３４の発する熱を金属プレート５７４から外部の熱容量の大きいコラム１００等へ放熱することができる。これにより、放熱性を向上することができる。

（第２７実施形態）
図３１に示すように、本実施形態の電子制御装置２７は、上ケース５２６にモールドされる金属プレート５６３の一方の側面がＭＯＳ３１〜３４側へ露出し、他方の側面が上ケース５２６のＭＯＳ３１〜３４とは反対側に露出している。金属プレート５６３の他端は、例えばステアリングのコラム軸１０１等に接続している。なお、金属プレート５６３とコラム軸１０１との間の熱伝導効率を高めるため、放熱ゲル６３が塗布されている。
この構成により、ＭＯＳ３１〜３４の発する熱は、放熱ゲル６０、金属プレート５６３及び放熱ゲル６３を経由し、熱容量の大きいコラム軸１０１へ直接放熱される。ＭＯＳ３１〜３４とコラム軸１０１との距離を短くすることで、ＭＯＳ３１〜３４の発する熱を基板４０とは反対側へ直接放熱することができる。

（第２８実施形態）
図３２に示すように、本実施形態の電子制御装置２８は、金属プレート５８が基板４０の表側に配置されるＡ＿ＭＯＳ３１、Ａ´＿ＭＯＳ３２と、裏面に配置されるＢ＿ＭＯＳ３３、Ｂ´＿ＭＯＳ３４とを囲うように設けられている。本実施形態では、ＭＯＳ３１〜３４を実装した基板４０とケース５２７との組付けは、図３２の紙面手前側から奥側へ向かって、又は紙面奥側から手前側へ向かって、ＭＯＳ３１〜３４を実装した基板４０をケース５２７内へ挿入することで行われる。
基板４０の表側に配置されるＡ＿ＭＯＳ３１、Ａ´＿ＭＯＳ３２に対応する金属プレートと、裏面に配置されるＢ＿ＭＯＳ３３、Ｂ´＿ＭＯＳ３４に対応する金属プレートとを一体に形成し、略コの字形に形成することで、各ＭＯＳ３１〜３４の発する熱を高効率に放熱することができる。また、金属プレート５８をケース５２７にモールドすることで、ケース５２７の剛性を高めることができる。
また、金属プレート５８を筒状に形成し、ケース５２７の剛性、放熱性をさらに高めてもよい。

（他の実施形態）
上述した複数の実施形態では、ＥＰＳのモータを制御する電子制御装置について説明した。これに対し、本発明の電子制御装置は、例えばバルブの開閉タイミングを切り替えるＶＶＴ（Variable Valve Timing）等を制御する電子制御装置であってもよい。
上述した複数の実施形態では、樹脂を含む樹脂基板として、ＦＲ−４を例に説明した。これに対し、本発明に用いられる樹脂基板は、ＦＲ−５、ＣＥＭ−３等のリジット基板、又は、フレキシブル基板等であってもよい。
上述した複数の実施形態では、半導体素子としてパワーＭＯＳＦＥＴを例に説明した。これに対し、本発明に用いられる半導体素子は、ＦＥＴ（Field Effect Transistor）、ＳＢＤ（Schottky Barrier Diode）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等であってもよい。
このように、本発明は、上記実施形態に限ることなく、特許請求の範囲の記載を逸脱しない範囲で、種々の実施形態とすることが可能である。

１：電子制御装置、３１〜３５：ＭＯＳ（半導体素子）、４０：基板、８１〜８４：回路パターン、３０１〜３０３：リード、９１〜９６：熱伝導抑制部

Claims

基板と、
前記基板に設けられる複数の回路パターンと、
前記回路パターンに実装される複数の半導体素子と、
前記回路パターンと前記半導体素子とを電気的及び機械的に接続するリードと、
第１の半導体素子を設置する第１の回路パターンと第２の半導体素子を設置する第２の回路パターンと第３の半導体素子を設置する第３の回路パターンと第４の半導体素子を設置する第４の回路パターンとの間で、前記第１〜第４の半導体素子の発する熱の伝導を抑制可能な熱伝導抑制部とを備え、
前記第１〜第４の半導体素子は、一枚の前記基板に配置され、前記第１〜第４の回路パターンおよび前記リードとともにＨブリッジ回路を構成し、
同時に通電される前記第１の半導体素子と前記第２の半導体素子とが前記基板に対角状に配置され、同時に通電される前記第３の半導体素子と前記第４の半導体素子とが前記基板に対角状に配置されることを特徴とする電子制御装置。
前記熱伝導抑制部は、前記第１の半導体素子に接続する前記リードと前記第２の半導体素子を設置する前記第２の回路パターンとの間に設けられることを特徴とする請求項１に記載の電子制御装置。
前記熱伝導抑制部は、前記基板の厚さ方向に凹む溝部を有することを特徴とする請求項１または２に記載の電子制御装置。
さらに、前記基板表面及び前記基板内部に設けられ、前記半導体素子の発する熱を伝導する熱伝導経路手段を備えることを特徴とする請求項１〜３のいずれか一項に記載の電子制御装置。
前記熱伝導経路手段は、前記基板の表面と裏面とを連通し、端部を前記回路パターンと接続するスルーホールを有することを特徴とする請求項４に記載の電子制御装置。
前記リードは、前記半導体素子よりも前記基板側へ延びることで、前記基板と前記半導体素子との間に空間を形成することを特徴とする請求項１〜５のいずれか一項に記載の電子制御装置。
前記熱伝導経路手段は、前記基板の表面又は裏面に配置される前記半導体素子の直下に設けられることを特徴とする請求項４〜６のいずれか一項に記載の電子制御装置。
さらに、前記半導体素子と、この半導体素子を保護するケースとの間に設けられ、前記半導体素子の発する熱を前記ケースへ伝導する放熱ゲルを備えることを特徴とする請求項１〜７のいずれか一項に記載の電子制御装置。
前記ケースは、前記第１の半導体素子と前記第２の半導体素子との間で、前記基板側へ突出する突出部を有することを特徴とする請求項８に記載の電子制御装置。
前記放熱ゲルは、前記基板の表面側と裏面側とに充填されることを特徴とする請求項８又は９に記載の電子制御装置。
前記ケースは、アルミダイカストから形成されることを特徴とする請求項８〜１０のいずれか一項に記載の電子制御装置。
前記放熱ゲルは、複数の前記半導体素子に対応し個別に充填されることを特徴とする請求項８〜１１のいずれか一項に記載の電子制御装置。
さらに、前記ケースと一体で設けられ、一方の側面が前記半導体素子側へ露出する金属プレートを備えることを特徴とする請求項８〜１２のいずれか一項に記載の電子制御装置。
前記金属プレートは、前記半導体素子の上面及び側面を囲うように設けられることを特徴とする請求項１３に記載の電子制御装置。
前記金属プレートは、複数の前記半導体素子毎に設けられ、
前記第１の半導体素子に対応する第１の金属プレートと、前記第２の半導体素子に対応する第２の金属プレートとの間に熱干渉抑制部が設けられることを特徴とする請求項１３又は１４に記載の電子制御装置。
前記金属プレートは、端部が前記ケースの外部へ露出していることを特徴とする請求項１３〜１５のいずれか一項に記載の電子制御装置。
前記金属プレートは、他方の側面が前記ケースの前記半導体素子とは反対側へ露出していることを特徴とする請求項１３〜１６のいずれか一項に記載の電子制御装置。
前記金属プレートは、前記基板の表側に配置される前記半導体素子の上面及び側面と、裏面に配置される前記半導体素子の上面及び側面とを囲うように設けられることを特徴とする請求項１３〜１６のいずれか一項に記載の電子制御装置。