JP5189620B2

JP5189620B2 - Ｄｃ／ｄｃ電力変換装置

Info

Publication number: JP5189620B2
Application number: JP2010147327A
Authority: JP
Inventors: 又彦池田; 勝小林; 博敏前川; 直紀森武; 貴夫三井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-06-29
Filing date: 2010-06-29
Publication date: 2013-04-24
Anticipated expiration: 2030-06-29
Also published as: EP2590306A4; CN102959843B; US9007040B2; JP2012016075A; EP2590306B1; CN102959843A; WO2012001828A1; US20130002215A1; EP2590306A1

Description

この発明は、直流電圧を昇圧あるいは降圧した直流電圧に変換する、ＤＣ／ＤＣ電力変換装置に関するものである。

従来のＤＣ／ＤＣ電力変換装置として、相補的にスイッチング動作を行なう２つの半導体スイッチング素子から構成されるスイッチングユニットを２つ以上有し、各スイッチングユニットの半導体スイッチング素子がすべて直列に接続され、エネルギ移行用コンデンサと、インダクタを有する構成とされ、各スイッチングユニットの半導体スイッチング素子のスイッチング動作によりエネルギ移行用コンデンサの充放電を利用して直流／直流変換を行うものが知られており、低耐圧の半導体スイッチング素子と小型のインダクタを用いることができ、また、半導体スイッチング素子のオンデューティーを変えることにより、入力電圧と出力電圧の比を調整できることが知られている。
（例えば、特許文献１参照）

特許第3414749号

Thierry A. Meynard他 : 「Multicell Converters: Basic Concepts and Industry Applications」,IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, VOL.49, NO. 5, OCTOBER 2002

従来のＤＣ／ＤＣ電力変換装置では、エネルギ移行用コンデンサとインダクタを用い、エネルギ移行用コンデンサの充放電を利用して直流／直流電力変換を行なうものであり、低耐圧の半導体スイッチング素子と小型のインダクタを用いることができる。
しかしながら、従来のＤＣ／ＤＣ電力変換装置では、２つの半導体スイッチング素子が相補的にスイッチング動作を行うため、負荷量によらず、インダクタにある一定のリップル電流が流れ、その電流がエネルギ移行用コンデンサ、半導体スイッチング素子にも流れ、損失が生じる。そのため、低負荷時の電力変換効率が低い。
一方、インダクタのインダクタンス値を大きくすると、リップル電流が小さくなり、損失を小さくでき、低負荷時の電力変換効率を高くすることができる。しかし、インダクタンス値を大きくすると、インダクタの体積および重量が大きくなり、ＤＣ／ＤＣ電力変換装置の体積および重量も増加するという問題がある。

この発明は、このような問題点を解消するためになされたものであって、インダクタンス値の小さな、小型軽量のインダクタを用いても、低負荷時の損失を小さくすることができる改良されたＤＣ／ＤＣ電力変換装置を提供することを目的とする。

この発明に係るＤＣ／ＤＣ電力変換装置は、低電圧側端子間に入力された直流電圧V0を昇圧された直流電圧V2に変換し、高電圧側端子間に出力する昇圧機能と、前記高電圧側端子間に入力された直流電圧V2を降圧された直流電圧V0に変換し、前記低電圧側端子間に出力する降圧機能を有する双方向のＤＣ／ＤＣ電力変換装置であって、スイッチング動作を行なう２つの半導体スイッチング素子Sa、Sbから構成されるスイッチングユニットを２つ以上有し、前記各スイッチングユニットにおける前記各半導体スイッチング素子がすべて直列に接続され、前記各スイッチングユニットにおける前記各半導体スイッチング素子のスイッチング動作により充放電を行なうエネルギ移行用コンデンサと、前記スイッチングユニットを構成する半導体スイッチング素子Sa、Sbの接続点と前記低電圧側端子の一端との間に設けられ、前記スイッチングユニットにおける半導体スイッチング素子を介して前記エネルギ移行用コンデンサと直列に接続されるインダクタを有し、前記ＤＣ／ＤＣ電力変換装置の入出力電圧の比、およびＤＣ／ＤＣ電力変換装置の電力の向きにより、前記スイッチングユニットの半導体スイッチング素子に、昇圧動作であり電圧比が所定値より大きい第１のスイッチングモードと、昇圧動作であり電圧比が前記所定値より小さい第２のスイッチングモードと、降圧動作であり電圧比が所定値より大きい第３のスイッチングモードと、降圧動作であり電圧比が前記降圧時の所定値より小さい第４のスイッチングモードの、４種類のスイッチングモードによるスイッチング動作を行わせ、低負荷時においてはスイッチング動作中に前記インダクタに流れる電流が０となる電流不連続動作を行わせる制御部を備えたものである。

この発明のＤＣ／ＤＣ電力変換装置によれば、ＤＣ／ＤＣ電力変換装置の入出力電圧の比、およびＤＣ／ＤＣ電力変換装置の電力の向きにより、４種類のスイッチングモードによる動作を行う手段を有するので、低負荷時において、インダクタ電流が0となる電流不
連続動作となり、インダクタンス値の小さな小型のインダクタを用いても、低負荷時のインダクタのリップル電流が小さくなり、エネルギ移行用コンデンサ、インダクタ、半導体スイッチング素子の損失を小さくすることができ、低負荷時の電力変換効率を高めることができる。

上述した、またその他の、この発明の目的、特徴、効果は、以下の実施の形態における詳細な説明および図面の記載からより明らかとなるであろう。

この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の主回路の構成を示す電気回路図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置と電源と電動発電機の接続関係を示す全体概略図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の制御部の構成を示すブロック図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の動作を示す波形図であり、電圧比が２以上で、高負荷、昇圧時の動作波形図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の動作を示す波形図であり、電圧比が２以上で、低負荷、昇圧時の動作波形図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の動作を示す波形図であり、電圧比が２以下で、高負荷、昇圧時の動作波形図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の動作を示す波形図であり、電圧比が２以下で、低負荷、昇圧時の動作波形図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の動作を示す波形図であり、電圧比が２以上で、高負荷、降圧時の動作波形図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の動作を示す波形図であり、電圧比が２以上で、低負荷、降圧時の動作波形図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の動作を示す波形図であり、電圧比が２以下で、高負荷、降圧時の動作波形図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の動作を示す波形図であり、電圧比が２以下で、低負荷、降圧時の動作波形図である。従来のＤＣ／ＤＣ電力変換装置の高負荷、昇圧時の動作を示す波形図である。従来のＤＣ／ＤＣ電力変換装置の低負荷、昇圧時の動作を示す波形図である。この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の電力変換効率を示す図である。この発明の実施の形態２によるＤＣ／ＤＣ電力変換装置の主回路の構成を示す電気回路図である。

以下この発明の実施の形態について図面を参照して説明する。なお、各図中、同一符号は同一、または相当部分を示すものとする。

実施の形態１．
図１は、この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置１０の主回路の構成を示す電気回路図である。
実施の形態１によるＤＣ／ＤＣ電力変換装置１０は、電圧端子VLと電圧端子VN間に入力された直流電圧V0を、昇圧された直流電圧V2に変換し、電圧端子VHと電圧端子VN間に出力する昇圧機能と、電圧端子VHと電圧端子VN間に入力された直流電圧V2を、降圧された直流電圧V0に変換し、電圧端子VLと電圧端子VN間に出力する降圧機能を有する双方向のＤＣ／ＤＣ電力変換装置である。

図１において、ＤＣ／ＤＣ電力変換装置１０の主回路は、入出力直流電圧V0、V2を平滑化する平滑コンデンサC0、C2と、エネルギ移行用コンデンサとして機能する平滑コンデンサC1と、複数の半導体スイッチング素子S1a、S1b、S2a、S2bと、インダクタLを備えてい
る。半導体スイッチング素子S1a、S1bはスイッチングユニットSU1を構成し、半導体スイ
ッチング素子S2a、S2bはスイッチングユニットSU2を構成する。

各半導体スイッチング素子S1a、S1b、S2a、S2bは、それぞれIGBT（絶縁ゲート型バイポーラトランジスタ）と、それに逆並列に接続されたダイオードで構成されている。
各半導体スイッチング素子S1a、S1b、S2a、S2bのIGBTは、それぞれコレクタ端子と、エミッタ端子と、ゲート端子を有し、各半導体スイッチング素子S1a、S1b、S2a、S2bのダイオードは、各半導体スイッチング素子S1a、S1b、S2a、S2bのIGBTのコレクタ端子とエミッタ端子の間に、アノード端子がエミッタ端子に接続されるようにして、逆並列に接続されている。

ＤＣ／ＤＣ電力変換装置１０の接続の詳細について説明する。
半導体スイッチング素子S1bのIGBTのエミッタ端子は、電圧端子VMに接続され、そのコレ
クタ端子は、平滑コンデンサ（エネルギ移行用コンデンサ）C1の高電圧側端子に接続されている。半導体スイッチング素子S1aのIGBTのエミッタ端子は、平滑コンデンサ（エネル
ギ移行用コンデンサ）C1の低電圧側端子に接続され、そのコレクタ端子は、電圧端子VMに接続されている。半導体スイッチング素子S2bのIGBTのエミッタ端子は、平滑コンデンサ
（エネルギ移行用コンデンサ）C1の高電圧側端子に接続され、そのコレクタ端子は、平滑コンデンサC2の高電圧側端子に接続されている。半導体スイッチング素子S2aのIGBTのエ
ミッタ端子は、平滑コンデンサC2の低電圧側端子に、そのコレクタ端子は、平滑コンデンサ（エネルギ移行用コンデンサ）C1の低電圧側端子に接続されている。

平滑コンデンサC0の低電圧側端子は、電圧端子VNに接続され、この平滑コンデンサC0の高電圧側端子は、電圧端子VLに接続されている。平滑コンデンサC2の低電圧側端子は、電圧端子VNに接続され、この平滑コンデンサC2の高電圧側端子は電圧端子VHに接続されている。インダクタLの一方の端子は、電圧端子VLに、他方の端子は、電圧端子VMにそれぞれ
接続されている。

半導体スイッチング素子S1bのIGBTのゲート端子は、ゲート駆動回路１０１ｂの出力端
子に接続され、このゲート駆動回路１０１ｂの入力端子には、ゲート信号G1bが入力され
る。半導体スイッチング素子S1aのIGBTのゲート端子は、ゲート駆動回路１０１ａの出力
端子に接続され、このゲート駆動回路１０１ａの入力端子には、ゲート信号G1aが入力さ
れる。半導体スイッチング素子S2bのIGBTのゲート端子は、ゲート駆動回路１０２ｂの出
力端子に接続され、このゲート駆動回路１０２ｂの入力端子には、ゲート信号G2bが入力
される。半導体スイッチング素子S2aのIGBTのゲート端子は、ゲート駆動回路１０２ａの
出力端子に接続され、このゲート駆動回路１０２ａの入力端子には、ゲート信号G2aが入
力される。

図２は、ＤＣ／ＤＣ電力変換装置１０と電源、電動発電機の接続を示す全体概略図である。ＤＣ／ＤＣ電力変換装置１０の電圧端子VL-VN間には電圧源として機能するバッテリ
ーVsが接続され、電圧端子VH-VN間には三相インバータINVの直流端子が接続されている。三相インバータINVの交流端子には、電動発電機MGが接続されている。
電動発電機MGが力行動作のときには、ＤＣ／ＤＣ電力変換装置１０は、電圧端子VL−VN間に入力された直流電圧V0を、昇圧された直流電圧V2に出力する昇圧動作を行い、電動発電機MGが回生動作のときには、ＤＣ／ＤＣ電力変換装置１０は、電圧端子VH−VN間に入力された直流電圧V2を、降圧された直流電圧V0に出力する降圧動作を行う。

図３は、ＤＣ／ＤＣ電力変換装置１０の制御部の構成を示すブロック図である。
この制御部は、スイッチングモード出力部３１０、ＰＷＭ波形出力部３２０、昇降圧判別部３３０、演算部３４０を含んでいる。
演算部３４０には、直流電圧V2の電圧指令値V2*と、直流電圧V2が入力され、インダクタ
平均電流指令値ILdc*を出力する。昇降圧判別部３３０にはインダクタ平均電流指令値ILdc*が入力され、昇降圧信号ＵＤが出力される。スイッチングモード出力部３１０には、昇降圧信号ＵＤ、直流電圧V0、V2が入力され、スイッチングモード信号ＳＭが出力される。ＰＷＭ波形出力部３２０には、スイッチングモード信号ＳＭ、インダクタ平均電流指令値ILdc*が入力され、ゲート信号G1a、G1b、G2a、G2bが出力される。
ゲート信号G1a、G1b、G2a、G2bは、ゲート駆動回路を介して、各半導体スイッチング素子に接続されている。半導体スイッチング素子S1a、S1b、S2a、S2bは、それぞれゲート信号G1a、G1b、G2a、G2bがハイ信号のときにオンとなり、ゲート信号G1a、G1b、G2a、G2bがロウ信号のときにオフとなる。

演算部３４０においては、電圧指令値V2*と電圧V2の差を計算し、比例積分演算を行い
、その結果をインダクタ平均電流指令値ILdc*として出力する。直流電圧V2が電圧指令値V2*に追従するように、インダクタ平均電流指令値ILdc*を出力し、直流電圧V2のフィード
バック制御を行っている。
昇降圧判別部３３０においては、インダクタ平均電流指令値ILdc*が正のときには昇圧
動作と判断し、昇降圧信号ＵＤ＝昇圧信号とし、出力する。また、インダクタ平均電流指令値ILdc*が負のときには降圧動作と判断し、昇降圧信号ＵＤ＝降圧信号とし、出力する
。

スイッチングモード選択部３１０においては、スイッチングモードを選択し、スイッチングモード信号ＳＭを出力する。
昇圧動作であり、電圧比V2/V0が２より大きい場合には、スイッチングモード[１]を選択
し、スイッチングモード信号ＳＭ＝スイッチングモード[１]として出力する。昇圧動作であり、電圧比V2/V0が２より小さい場合には、スイッチングモード[２]を選択し、スイッ
チングモード信号ＳＭ＝スイッチングモード[２]として出力する。
降圧動作であり、電圧比V2/V0が２より大きい場合には、スイッチングモード[３]を選
択し、スイッチングモード信号ＳＭ＝スイッチングモード[３]として出力する。降圧動作であり、電圧比V2/V0が２より小さい場合には、スイッチングモード[４]を選択し、スイ
ッチングモード信号ＳＭ＝スイッチングモード[４]として出力する。なお、電圧比V2/V0
は動作モードによらず１以上となる。

ＰＷＭ波形出力部３２０においては、スイッチングモードとインダクタ平均電流指令値
ILdc*の値をもとにして、ゲート信号G1a、G1b、G2a、G2bを出力する。
スイッチングモード[１]のときには、半導体スイッチング素子S1a、S2aのオンデューティー５０％以上、半導体スイッチング素子S1b、S2bのオンデューティー０％となるゲート信号G1a、G1b、G2a、G2bを出力する。
スイッチングモード[２]のときには、半導体スイッチング素子Sa1、Sa2のオンデューティー５０％以下、半導体スイッチング素子S1b、S2bのオンデューティー０％となるゲート信号G1a、G1b、G2a、G2bを出力する。
スイッチングモード[３]のときには、半導体スイッチング素子S1a、S2aのオンデューティー０％、半導体スイッチング素子S1b、S2bのオンデューティー５０％以下となるゲート信号G1a、G1b、G2a、G2bを出力する。
スイッチングモード[４]のときには、半導体スイッチング素子S1a、S2aのオンデューティー０％、半導体スイッチング素子S1b、S2bのオンデューティー５０％以上となるゲート信号G1a、G1b、G2a、G2bを出力する。

次に、直流電圧を、昇圧あるいは降圧した直流電圧に変換する動作について説明する。
定常状態では、平滑コンデンサ（エネルギ移行用コンデンサ）C1の電圧Vc1の平均電圧
は、直流電圧V2の１／２、すなわちV2/2となる。平滑コンデンサC2には直流電圧V2が充電されているので、各半導体スイッチング素子S1a、S1b、S2a、S2bの印加電圧は、ほぼV2/2となる。また、前記非特許文献１に記載のように、インダクタLに印加されるリップル電
圧は小さくなり、またインダクタLに印加されるリップル電圧の周波数は、スイッチング
周波数の２倍となるため、小型のインダクタLを用いることができる。
また、ゲート信号G2a、G2bは、ゲート信号G1a、G1bに対して、位相が180°遅延する信号
である。

図４Ａ、図４Ｂは、実施の形態１によるＤＣ／ＤＣ電力変換装置１０の、直流電圧V0を２倍より大きな直流電圧V2に昇圧する(電圧比V2/V0が２より大きく、電力の向きがV0→V2である)動作であり、スイッチングモード[１]のときの波形図である。
図４Ａは、直流電圧V0から直流電圧V2に昇圧する電力が大きい場合（高負荷）における昇圧動作であり、インダクタ電流が常に流れている電流連続動作を示す。
また図４Ｂは、直流電圧V0から直流電圧V2に昇圧する電力が小さい場合（低負荷）における昇圧動作であり、インダクタ電流が流れていない期間が存在する電流不連続動作を示す。

図５Ａ、図５Ｂは、実施の形態１によるＤＣ／ＤＣ電力変換装置１０の、直流電圧V0を２倍より小さな直流電圧V2に昇圧する(電圧比V2/V0が２より小さく、電力の向きがV0→V2である)動作であり、スイッチングモード[２]のときの波形図である。
図５Ａは、直流電圧V0から直流電圧V2に昇圧する電力が大きい場合（高負荷）における昇圧動作であり、インダクタ電流が常に流れている電流連続動作を示す。
また図５Ｂは、直流電圧V0から直流電圧V2に昇圧する電力が小さい場合（低負荷）における昇圧動作であり、インダクタ電流が流れていない期間が存在する電流不連続動作を示す。

図６Ａ、図６Ｂは、実施の形態１によるＤＣ／ＤＣ電力変換装置１０の、直流電圧V2を１／２倍より小さな直流電圧V0に降圧する(電圧比V2/V0が２より大きく、電力の向きがV2→V0である)動作であり、スイッチングモード[３]のときの波形図である。
図６Ａは、直流電圧V2から直流電圧V0に降圧する電力が大きい場合（高負荷）における降圧動作であり、インダクタ電流が常に流れている電流連続動作を示す。
また図６Ｂは、直流電圧V2から直流電圧V0に降圧する電力が小さい場合（低負荷）における降圧動作であり、インダクタ電流が流れていない期間が存在する電流不連続動作を示す。

図７Ａ、図７Ｂは、実施の形態１によるＤＣ／ＤＣ電力変換装置１０の、直流電圧V2を１／２倍より大きな直流電圧V0に降圧する(電圧比V2/V0が２より小さく、電力の向きがV2→V0である)動作であり、スイッチングモード[４]のときの波形図である。
図７Ａは、直流電圧V2から直流電圧V0に降圧する電力が大きい場合（高負荷）における降圧動作であり、インダクタ電流が常に流れている電流連続動作を示す。
また図７Ｂは、直流電圧V2から直流電圧V0に降圧する電力が小さい場合（低負荷）における降圧動作であり、インダクタ電流が流れていない期間が存在する電流不連続動作を示す。

図４A、図４B、図５A、図５B、図６A、図６B、図７A、図７Bにおいて、（ａ）は、三角波信号Sc1、Sc2とデューティー信号Sda(または1-Sdb)を、（ｂ）は、ゲート信号G1a、G1b、G2a、G2bを、（ｃ）は、インダクタLの電圧を、（ｄ）は、インダクタLの電流を示す。なお、図４A、図４B、図５A、図５B、図６A、図６B、図７A、図７Bの横軸は、共通な時間軸である。

図４A、図４B、図５A、図５B、図６A、図６B、図７A、図７Bの（ａ）には、三角波信号Sc1、Sc2とともに、時間軸に沿ってスイッチング一周期Tsを示す。これは、三角波信号Sc1が０．０となる、隣接する２つの点の間に例示される。
図４A、図４B、図５A、図５B、図６A、図６B、図７A、図７Bの（ｂ）には、ゲート信号G1a、G1b、G2a、G2bとともに、時間軸に沿って、区間１〜9が表示される。
図４A、図４B、図５A、図５B、図６A、図６B、図７A、図７Bの（ｃ）には、インダクタL
の電圧が実線で表示される。
図４A、図４B、図５A、図５B、図６A、図６B、図７A、図７Bの（ｄ）には、インダクタL
の電流が実線で表示されるとともに、その平均電流Ildcが破線で表示される。

ＰＷＭ波形出力部３２０の内部では、三角波信号Sc１、Sc2とデューティー信号Sdaとが比較され、ゲート信号G1a、G2aが出力される。また、三角波信号Sc１、Sc2とデューティ
ー信号Sdbとが比較され、ゲート信号G1b、G2bが出力される。
三角波信号Sc１、Sc2は周期がTsであり、三角波信号Sc2の位相が、三角波信号Sc1に対し
て１８０°遅れている。また、三角波信号Sc1、Sc2は、振幅が１．０の三角波信号である。なお、三角波信号Sc1、Sc2は、その三角波の谷に相当する信号レベルの大きさが０．０であり、その三角波の山に相当する信号レベルの大きさが１．０である。

デューティー信号Sdaが三角波信号Sc1よりも大きいときに、ゲート信号G1aはハイ信号
に、デューティー信号Sdaが三角波信号Sc1よりも小さいときに、ゲート信号G1aはロウ信
号になる。デューティー信号Sdaが三角波信号Sc2よりも大きいときに、ゲート信号G2aは
ハイ信号に、デューティー信号Sdaが三角波信号Sc2よりも小さいときに、ゲート信号G2a
はロウ信号になる。
また、デューティー信号Sdbとして、(1―Sdb)が三角波信号Sc1よりも小さいときに、ゲート信号G1bはハイ信号に、(１―Sdb)が三角波信号Sc1よりも大きいときに、ゲート信号G1bがロウ信号になる。(１―Sdb)が三角波信号Sc2よりも小さいときに、ゲート信号G2bはハイ信号に、(１―Sdb)が三角波信号Sc2よりも大きいときに、ゲート信号G2bがロウ信号になる。

また、各半導体スイッチング素子S1a、S1b、S2a、S2bのスイッチング一周期におけるオン時間T1a、T1b、T2a、T2bは、以下の式の通りとなる。
T1a＝Sda×Ts ・・・・・（式１）
T1b＝Sdb×Ts ・・・・・（式２）
T2a＝Sda×Ts ・・・・・（式３）
T2b＝Sdb×Ts ・・・・・（式４）

ゲート信号G1aがハイ信号、ゲート信号G1bがロウ信号、ゲート信号G2aがハイ信号、ゲ
ート信号G2bがロウ信号である区間を区間１として説明する。
また、G1aがハイ信号、G1bがロウ信号、G2aがロウ信号、G2bがハイ信号である区間を区間２とする。
G1aがロウ信号、G1bがハイ信号、G2aがハイ信号、G2bがロウ信号である区間を区間３とする。
G1aがロウ信号、G1bがハイ信号、G2aがロウ信号、G2bがハイ信号である区間を区間４とする。
G1aがハイ信号、G1bがロウ信号、G2aがロウ信号、G2bがロウ信号である区間を区間５とする。
G1aがロウ信号、G1bがロウ信号、G2aがハイ信号、G2bがロウ信号である区間を区間６とする。
G1aがロウ信号、G1bがハイ信号、G2aがロウ信号、G2bがロウ信号である区間を区間７とする。
G1aがロウ信号、G1bがロウ信号、G2aがロウ信号、G2bがハイ信号である区間を区間８とする。G1aがロウ信号、G1bがロウ信号、G2aがロウ信号、G2bがロウ信号である区間を区間９とする。
これらを纏めたものを表１に示す。

次に、各スイッチングモードの動作について説明する。
スイッチングモード[１]であり、直流電圧V0を２倍より大きな直流電圧V2に昇圧する(
電圧比V2/V0が２より大きく、電力の向きがV0→V2である)動作について、図４Ａ、図４Ｂにより説明する。図４Ａ、図４Ｂに示すように、スイッチングモード[１]のときには、半導体スイッチング素子S1a、S2aのオンデューティーが５０％より大きく（Sda＞５０％）
、半導体スイッチング素子S1b、S2bのオンデューティーが０％（Sdb＝０％）となり、区
間１、区間５、区間６により一周期が構成され、他の区間は存在しない。

また、スイッチング一周期における区間１、区間５、区間６の時間Ts1、Ts5、Ts6はそ
れぞれ以下の式の通りとなる。なお、区間１は１周期の間に２回あるが、Ts1は１回あた
りの時間とする。
Ts5＝（１−Sda）×Ts ・・・・・（式５）
Ts6＝（１−Sda）×Ts ・・・・・（式６）
Ts1＝（Ts−Ts5−Ts6）／２＝（Sda−0.5）Ts ・・・・・（式７）

まず、直流電圧V0から直流電圧V2に昇圧する電力が大きい場合（高負荷）における昇圧動作について、図４Ａを参照して、以下に説明する。
高負荷の場合には、インダクタには常に正方向の電流が流れている。
区間１においては、ゲート信号G1a、G2aがハイ信号となり、半導体スイッチング素子S1a、S2aがオンとなるため、以下に示す経路で電流が流れ、インダクタLには電圧V0が印加される。なお、説明の簡略化のため、半導体スイッチング素子、コンデンサなどの電圧降下は０としている。
コンデンサC0→インダクタL→半導体スイッチング素子S1aのIGBT→半導体スイッチング素子S2aのIGBT

区間６においては、半導体スイッチング素子S2aがオンとなるため、以下の経路で電流
が流れ、インダクタLには電圧（V0−V2/2）が印加される。
コンデンサC0→インダクタL→半導体スイッチング素子S1bのダイオード→コンデンサC1→半導体スイッチング素子S2aのIGBT
区間５においては、半導体スイッチング素子S1aがオンとなるため、以下の経路で電流が
流れ、インダクタLには電圧（V0−V2/2）が印加される。
コンデンサC0→インダクタL→半導体スイッチング素子S1aのIGBT→コンデンサC1→半導体スイッチング素子S2bのダイオード→コンデンサC2

また、デューティー信号Sdaと入出力直流電圧V0、V2の関係を説明する。
定常状態において、インダクタLの両端間におけるスイッチング一周期の平均電圧は、抵
抗成分による電圧降下を無視すると０となり、以下の関係となり、整理すると式８となる。
0＝((V0−V2／2)×(Ts5+Ts6)＋V0×(2×Ts1))／Ts
V0＝（1-Sda）×V2 ・・・・・（式８）
式８から明らかな通り、高負荷において、デューティー信号Sdaを制御することにより
、入出力直流電圧V0、V2の電圧比を制御することができる。

次に直流電圧V0から直流電圧V2に昇圧する電力が小さい場合（低負荷）における昇圧動作について、図４Ｂを参照して、以下に説明する。
一周期の動作を、時系列にそって、区間１、区間６、区間１、区間５の順番で説明する。低負荷の場合には、インダクタLの電流が０を継続する期間が存在する。
区間１においては、ゲート信号G1a、G2aがハイ信号となり、半導体スイッチング素子S1a、S2aがオンとなるため、インダクタLに電圧が印加され、以下に示す経路で電流が流れ始める。
コンデンサC0→インダクタL→半導体スイッチング素子S1aのIGBT→半導体スイッチング素子S2aのIGBT
インダクタLには、直流電圧V0が印加され、電流が０から増加する。

区間６においては、半導体スイッチング素子S2aがオンとなるため、最初は以下の経路
で電流が流れる。
コンデンサC0→インダクタL→半導体スイッチング素子S1bのダイオード→コンデンサC1→半導体スイッチング素子S2aのIGBT
このとき、インダクタLの印加電圧は、負の電圧である（V0―V2/2）となり、インダクタ
電流が減少する。インダクタ電流が減少し、区間６の途中で電流が０となり、区間６の以後残りの期間は電流が０となる。
区間１においては、上記と同様に電流が流れる。

区間５においては、半導体スイッチング素子S1aがオンとなるため、最初は以下の経路
で電流が流れる。
コンデンサC0→インダクタL→半導体スイッチング素子S1aのIGBT→コンデンサC1→半導体スイッチング素子S2bのダイオード→コンデンサC2
このとき、インダクタLの印加電圧は、負の電圧である（V0―V2/2）となり、インダクタ
電流が減少する。インダクタ電流が減少し、区間５の途中で電流が０となり、区間５の以後残りの期間は電流が０となる。

このように、インダクタLの電流が区間６、区間５の途中でゼロとなる電流不連続動作
を行い、インダクタＬ、半導体スイッチング素子S1a、S1b、S2a、S2b、コンデンサC1の損失が小さくなる。

次に、デューティー信号Sdaと入出力直流電圧V0、V2の関係を説明する。
まず、インダクタLの平均電流Ildcについて説明する。
区間１においては、インダクタにV0の電圧が印加されている。インダクタのインダクタンス値Ｌを用いると、インダクタ最大電流Ilmaxは以下の式９となる。
Ilmax＝V0×Ts1／L＝V0（Sda−0.5）Ts／L ・・・・・（式９）

また、区間６において、インダクタに電流が流れている区間を区間６１とする。
区間６１の時間をTs61とする。区間６１においては、インダクタに(V0-V2/2)の電圧が印
加され、インダクタの電流が０になるので、Ts61は以下の式１０となる。
Ts61＝L×Ilmax／（V2/2-V0）
＝（V0／（V2/2-V0））×（Sda−0.5）Ts ・・・・・（式１０）
また、区間５において、インダクタに電流が流れている区間を区間５１とする。区間５1の時間をTs51とすると、同様に以下の式１１となる。
Ts51＝（V0／（V2/2-V0））×（Sda−0.5）Ts ・・・・・（式１１）
次に、インダクタの１周期における平均電流であるインダクタ平均電流Ildcは以下の式１２となる。
Ildc＝0.5×Ilmax×((Ts1＋Ts51)＋(Ts1＋Ts61)) ／Ts
＝ 0.5×(V0×V2／(V2/2−V0))×(Sda−0.5)² Ts／L ・・・・・（式１２）

また、直流電圧V0から、昇圧された直流電圧V2に昇圧する電力Pは以下の式１３で表す
ことができ、半導体スイッチング素子S1a、S2aのオンデューティー(デューティー信号Sda)を調整することにより、電力Pを調整することができる。
P＝V0×Ildc
＝ 0.5×(V0²×V2／(V2/2−V0))×(Sda−0.5)² Ts／L ・・・・・（式１３）

インバータINVで消費される電力より、昇圧する電力Pが大きい場合には、その差の電力がコンデンサC2に充電され、直流電圧V2が上昇する。逆に、インバータINVで消費される
電力より、昇圧される電力Pが小さい場合には、コンデンサC2が放電され、直流電圧V2が
低下する。低負荷の場合においても、半導体スイッチング素子S1a、S2aのオンデューティー(デューティー信号Sda)を調整することにより、電力Pを制御でき、直流電圧V0、V2の電圧比を制御することができる。

このように、直流電圧V0を２倍より大きな直流電圧V2に昇圧する(電圧比V2/V0が２より大きく、電力の向きがV0→V2である)動作において、半導体スイッチング素子S1a、S2aの
オンデューティーが５０％より大きく（Sda＞５０％）、半導体スイッチング素子S1b、S2bのオンデューティーが０％（Sdb＝０％）とするスイッチングモード[１]とすることにより、直流電圧V0、V2の電圧比を制御することができる。
また、インダクタンス値の小さなインダクタを用いても、低負荷時においては、インダクタ電流が０となる電流不連続動作となり、インダクタＬ、半導体スイッチング素子S1a、S1b、S2a、S2b、コンデンサC1の損失が小さくなる。

スイッチングモード[２]であり、直流電圧V0を２倍より小さな直流電圧V2に昇圧する(
電圧比V2/V0が２より小さく、電力の向きがV0→V2である)動作について、図５Ａ、図５Ｂ
により説明する。
図５Ａ、図５Ｂに示すように、スイッチングモード[２]のときには、半導体スイッチング素子S1a、S2aのオンデューティーが５０％より小さく（Sda＜５０％）、半導体スイッチ
ング素子S1b、S2bのオンデューティーが０％（Sdb＝０％）となり、区間９、区間５、区
間６により一周期が構成され、他の区間は存在しない。

また、スイッチング一周期における区間９、区間５、区間６の時間Ts9、Ts5、Ts6はそ
れぞれ以下の通りとなる。なお、区間９は１周期の間に２回あるが、Ts9は１回あたりの
時間とする。
Ts5＝Sda×Ts ・・・・・（式１４）
Ts6＝Sda×Ts ・・・・・（式１５）
Ts9＝（Ts−Ts5−Ts6）／２＝（0.5−Sda）Ts ・・・・・（式１６）

まず、直流電圧V0から直流電圧V2に昇圧する電力が大きい場合（高負荷）における昇圧動作について、図５Ａを参照して、以下に説明する。高負荷の場合には、インダクタには常に正方向の電流が流れている。
区間５においては、ゲート信号G1aがハイ信号となり、半導体スイッチング素子S1aがオンとなるため、以下に示す経路で電流が流れ、インダクタLには電圧（V0−V2/2）が印加
される。
コンデンサC0→インダクタL→半導体スイッチング素子S1aのIGBT→コンデンサC1→半導体スイッチング素子S2bのダイオード→コンデンサC2

区間９においては、すべての半導体スイッチング素子がオフとなるため、以下の経路で電流が流れ、インダクタLには電圧（V0−V2）が印加される。
コンデンサC0→インダクタL→半導体スイッチング素子S1bのダイオード→半導体スイッチング素子S2bのダイオード→コンデンサC2
区間６においては、ゲート信号G2aがハイ信号となり、半導体スイッチング素子S2aがオンとなるため、インダクタLに電圧が印加され、以下に示す経路で電流が流れ、インダク
タLには電圧（V0−V2/2）が印加される。
コンデンサC0→インダクタL→半導体スイッチング素子S1bのダイオード→コンデンサC1→半導体スイッチング素子S2aのIGBT

また、デューティー信号Sdaと入出力直流電圧V0、V2の関係を説明する。
定常状態において、インダクタLの両端間におけるスイッチング一周期の平均電圧は0となり、以下の式１７となる。
0＝((V0−V2／2)×(Ts5+Ts6)＋(V0−V2)×(2×Ts9))／Ts
V0＝（1-Sda）×V2 ・・・・・（式１７）
このように、高負荷において、デューティー信号Sdaを制御することにより、入出力直
流電圧V0、V2の電圧比を制御することができる。

次に直流電圧V0から直流電圧V2に昇圧する電力が小さい場合（低負荷）における昇圧動作について、図５Ｂを参照して、以下に説明する。
一周期の動作を、時系列にそって、区間５、区間９、区間６、区間９の順番で説明する。低負荷の場合には、インダクタLの電流が０を継続する期間が存在する。
区間５においては、ゲート信号G1aがハイ信号となり、半導体スイッチング素子S1aがオンとなるため、インダクタLに電圧が印加され、以下に示す経路で電流が流れ始める。
コンデンサC0→インダクタL→半導体スイッチング素子S1aのIGBT→コンデンサC1→半導体スイッチング素子S2bのダイオード→コンデンサC2
インダクタLには、電圧（V0−V2/2）が印加され、電流が０から増加する。

区間９においては、すべての半導体スイッチング素子がオフとなるため、最初は以下の経路で電流が流れる。
コンデンサC0→インダクタL→半導体スイッチング素子S1bのダイオード→半導体スイッチング素子S2bのダイオード→コンデンサC2
このとき、インダクタLの印加電圧は、負の電圧である（V0―V2）となり、インダクタ
電流が減少する。インダクタ電流が減少し、区間９の途中で電流が０となり、区間９の
以後残りの期間は電流が０となる。

区間６においては、同様に、ゲート信号G2aがハイ信号となり、半導体スイッチング素
子S2aがオンとなるため、インダクタLに電圧が印加され、以下に示す経路で電流が流れ始める。
コンデンサC0→インダクタL→半導体スイッチング素子S1bのダイオード→コンデンサC1→半導体スイッチング素子S2aのIGBT
インダクタLには、電圧（V0−V2/2）が印加され、電流が０から増加する。
区間９においては、先に区間9に説明したとおり、同様に電流が流れる。

このように、インダクタLの電流が区間９の途中で０となる電流不連続動作を行い、イ
ンダクタＬ、半導体スイッチング素子S1a、S1b、S2a、S2b、コンデンサC1の損失が、電流が０となる期間があるため小さくなる。

また、デューティー信号Sdaと入出力直流電圧V0、V2の関係を説明する。
まず、インダクタLの平均電流Ildcについて説明する。
区間５、６においては、インダクタに（V0−V2/2）の電圧が印加されている。インダクタのインダクタンス値Ｌを用いると、インダクタ最大電流Ilmaxは以下の式１８となる。
Ilmax＝(V0−V2/2)×Ts5／L＝(V0−V2/2)×Sda×Ts／L ・・・・・（式１８）

また、区間９において、インダクタに電流が流れている区間を区間９１とする。
区間９１の時間をTs91とする。区間９１においては、インダクタに(V0-V2)の電圧が印加
され、インダクタの電流が０になるので、Ts91は以下の式１９となる。
Ts91＝L×Ilmax／（V2-V0）
＝（(V0−V2/2)／（V2-V0））×Sda×Ts ・・・・・（式１９）

次に、インダクタの１周期における平均電流であるインダクタ平均電流Ildcは以下の式２０となる。
Ildc＝0.5×Ilmax×((Ts5＋Ts91)＋(Ts6＋Ts91)) ／Ts
＝0.5×（V2(V0−V2/2)／(V2−V0)）×Sda²×Ts／L ・・・・・（式２０）

また、直流電圧V0から、昇圧された直流電圧V2に昇圧する電力Pは以下の式２１で表す
ことができ、半導体スイッチング素子S1a、S2aのオンデューティー(デューティー信号Sda)を調整することにより、電力Pを調整することができる。
P＝V0×Ildc
＝ 0.5×（V0×V2(V0−V2/2)／(V2−V0)）×Sda²×Ts／L ・・・・・（式２１）
低負荷の場合においても、半導体スイッチング素子S1a、S2aのオンデューティー(デュー
ティー信号Sda)を調整することにより、電力Pを制御でき、直流電圧V0、V2の電圧比を制
御することができる。

このように、直流電圧V0を２倍より小さな直流電圧V2に昇圧する(電圧比V2/V0が２より小さく、電力の向きがV0→V2である)動作において、半導体スイッチング素子S1a、S2aの
オンデューティーが５０％より小さく（Sda＜５０％）、半導体スイッチング素子S1b、S2bのオンデューティーが０％（Sdb＝０％）とするスイッチングモード[２]とすることにより、直流電圧V0、V2の電圧比を制御することができる。
また、インダクタンス値の小さなインダクタを用いても、低負荷時においては、インダクタ電流が０となる電流不連続動作となり、インダクタＬ、半導体スイッチング素子S1a、S1b、S2a、S2b、コンデンサC1の損失が小さくなる。

スイッチングモード[３]であり、直流電圧V2を１／２倍より小さな直流電圧V0に降圧する(電圧比V2/V0が２より大きく、電力の向きがV2→V0である)動作について、図６Ａ
、図６Ｂにより説明する。図６Ａ、図６Ｂに示すように、スイッチングモード[３]のときには、半導体スイッチング素子S1b、S2bのオンデューティーが５０％より小さく（Sdb＜
５０％）、半導体スイッチング素子S1a、S2aのオンデューティーが０％（Sda＝０％）と
なり、区間８、区間９、区間７により一周期が構成され、他の区間は存在しない。
また、スイッチング一周期における区間８、区間９、区間７の時間Ts8、Ts9、Ts7はそ
れぞれ以下の通りとなる。なお、区間９は１周期の間に２回あるが、Ts9は１回あたりの
時間とする。
Ts8＝Sdb×Ts ・・・・・（式２２）
Ts7＝Sdb×Ts ・・・・・（式２３）
Ts9＝（Ts−Ts7−Ts8）／２＝（0.5−Sdb）Ts ・・・・・（式２４）

まず、直流電圧V2から直流電圧V0に降圧する電力が大きい場合（高負荷）における降圧動作について、図６Ａを参照して、以下に説明する。高負荷の場合には、インダクタには常に負方向の電流が流れている。
区間８においては、ゲート信号G2bがハイ信号となり、半導体スイッチング素子S2bがオンとなるため、以下に示す経路で電流が流れ、インダクタLには電圧（V0−V2/2）が印加
される。
コンデンサC2→半導体スイッチング素子S2bのIGBT→コンデンサC1→半導体スイッチン
グ素子S1aのダイオード→インダクタL→コンデンサC0

区間９においては、すべての半導体スイッチング素子がオフとなるため、以下の経路で電流が流れ、インダクタLには電圧（V0）が印加される。
半導体スイッチング素子S2aのダイオード→半導体スイッチング素子S1aのダイオード→インダクタL→コンデンサC0 区間７においては、ゲート信号G1bがハイ信号となり、半導体スイッチング素子S1bがオンとなるため、以下に示す経路で電流が流れ、インダクタLには電圧（V0−V2/2）が印加される。
半導体スイッチング素子S2aのダイオード→コンデンサC1→半導体スイッチング素子S1bのIGBT→インダクタL→コンデンサC0

また、デューティー信号Sdbと入出力直流電圧V0、V2の関係を説明する。
定常状態において、インダクタLの両端間におけるスイッチング一周期の平均電圧は０と
なり、以下の関係となる。
0＝((V0−V2／2)×(Ts8+Ts7)＋V0×(2×Ts9))／Ts
V0＝Sdb×V2 ・・・・・（式２５）

このように、高負荷において、デューティー信号Sdbを制御することにより、入出力直
流電圧V0、V2の電圧比を制御することができる。

次に直流電圧V2から直流電圧V0に降圧する電力が小さい場合（低負荷）における降圧動作について、図６Ｂを参照して、以下に説明する。
一周期の動作を、時系列にそって、区間８、区間９、区間７、区間９の順番で説明する。低負荷の場合には、インダクタLの電流が０を継続する期間が存在する。
区間８においては、ゲート信号G2bがハイ信号となり、半導体スイッチング素子S2bがオンとなるため、インダクタLに電圧が印加され、以下に示す経路で電流が流れ始める。
コンデンサC2→半導体スイッチング素子S2bのIGBT→コンデンサC1→半導体スイッチン
グ素子S1aのダイオード→インダクタL→コンデンサC0
インダクタLには、負の電圧（V0−V2/2）が印加され、電流が負の方向に増加する。

区間９においては、すべての半導体スイッチング素子がオフとなるため、最初は以下の経路で電流が流れる。
半導体スイッチング素子S2aのダイオード→半導体スイッチング素子S1aのダイオード→インダクタL→コンデンサC0
このとき、インダクタLの印加電圧は、正の電圧であるV0となり、負の方向に流れている
インダクタ電流が減少する。
インダクタ電流が減少し、区間９の途中で電流が０となり、区間９の以後残りの期間は電流が０となる。

区間７においては、同様に、ゲート信号G1bがハイ信号となり、半導体スイッチング素
子S1bがオンとなるため、インダクタLに電圧が印加され、以下に示す経路で電流が流れ始める。
半導体スイッチング素子S2aのダイオード→コンデンサC1→半導体スイッチング素子S1bのIGBT→インダクタL→コンデンサC0
インダクタLには、電圧（V0−V2/2）が印加され、電流が負の方向に増加する。
区間９においては、上記と同様に電流が流れる。

このように、インダクタLの電流が区間９の途中でゼロとなる電流不連続動作を行い、
インダクタＬ、半導体スイッチング素子S1a、S1b、S2a、S2b、コンデンサC1の損失が小さくなる。

また、デューティー信号Sdbと入出力直流電圧V0、V2の関係を説明する。
まず、インダクタLの平均電流Ildcについて説明する。
区間８、７においては、インダクタに（V0−V2/2）の電圧が印加されている。インダクタのインダクタンス値Ｌを用いると、インダクタ最小電流Ilminは以下の式２６となる。
Ilmin＝(V0−V2/2)×Ts8／L＝−(V2/2―V0)×Sdb×Ts／L ・・・・・（式２６）

区間９において、インダクタに電流が流れている区間を区間９１とする。区間９１の時間をTs91とする。区間９１においては、インダクタにV0の電圧が印加され、インダクタの電流が０になるので、Ts91は以下の式２７となる。
Ts91＝−L×Ilmin／V0
＝（(V2/2−V0)／V0）×Sdb×Ts ・・・・・（式２７）
次に、インダクタの１周期における平均電流であるインダクタ平均電流Ildcは以下の式２８となる。
Ildc＝0.5×Ilmin×((Ts8＋Ts91)＋(Ts7＋Ts91)) ／Ts
＝−0.5×（V2(V2/2−V0)／V0）×Sdb²×Ts／L ・・・・・（式２８）

また、直流電圧V2から、降圧された直流電圧V0に降圧する電力Pは以下の式２９で表す
ことができ、半導体スイッチング素子S1b、S2bのオンデューティー(デューティー信号Sdb)を調整することにより、電力Pを調整することができる。
なお、電力Pは降圧方向を正とする。
P＝−V0×Ildc
＝0.5×V2(V2/2−V0)×Sdb²×Ts／L ・・・・・（式２９）
低負荷の場合においても、S1b、S2bのオンデューティー(デューティー信号Sdb)を調整す
ることにより、電力Pを制御でき、直流電圧V0、V2の電圧比を制御することができる。

このように、直流電圧V2を１／２倍より小さな直流電圧V0に降圧する(電圧比V2/V0が２より大きく、電力の向きがV2→V0である)動作において、半導体スイッチング素子S1b、S2bのオンデューティーが５０％より小さく（Sdb＜５０％）、半導体スイッチング素子S1a、S2aのオンデューティーが０％（Sda＝０％）とするスイッチングモード[３]とすることにより、直流電圧V0、V2の電圧比を制御することができる。
また、インダクタンス値の小さなインダクタを用いても、低負荷時においては、インダクタ電流が０となる電流不連続動作となり、インダクタＬ、半導体スイッチング素子S1a、S1b、S2a、S2b、コンデンサC1の損失が小さくなる。

スイッチングモード[４]であり、直流電圧V2を１／２倍より大きな直流電圧V0に降圧する(電圧比V2/V0が２より小さく、電力の向きがV2→V0である)動作について、図７Ａ、図
７Ｂにより説明する。図７Ａ、図７Ｂに示すように、スイッチングモード[４]のときには、半導体スイッチング素子S1b、S2bのオンデューティーが５０％より大きく（Sdb＞５０％）、半導体スイッチング素子S1a、S2aのオンデューティーが０％（Sda＝０％）となり、区間８、区間７、区間４により一周期が構成され、他の区間は存在しない。
また、スイッチング一周期における区間８、区間７、区間４の時間Ts8、Ts7、Ts4はそ
れぞれ以下の通りとなる。なお、区間４は１周期の間に２回あるが、Ts4は１回あたりの
時間とする。
Ts8＝(1−Sdb)×Ts ・・・・・（式３０）
Ts7＝(1−Sdb)×Ts ・・・・・（式３１）
Ts4＝（Ts−Ts8−Ts7）／２＝（Sdb-0.5）Ts ・・・・・（式３２）

まず、直流電圧V2から直流電圧V0に降圧する電力が大きい場合（高負荷）における降圧動作について、図７Ａを参照して、以下に説明する。
高負荷の場合には、インダクタには常に負方向の電流が流れている。
区間４においては、ゲート信号G1b、G2bがハイ信号となり、半導体スイッチング素子S1b、S2bがオンとなるため、以下に示す経路で電流が流れ、インダクタLには電圧(V0-V2)が印加される。
コンデンサC2→半導体スイッチング素子S2bのIGBT→半導体スイッチング素子S1bのIGBT→インダクタL→コンデンサC0

区間７においては、ゲート信号G1bがハイ信号となり、半導体スイッチング素子S1bがオンとなるため、以下の経路で電流が流れ、インダクタLには電圧（V0−V2/2）が印加され
る。
半導体スイッチング素子S2aのダイオード→コンデンサC1→半導体スイッチング素子S1bのIGBT→インダクタL→コンデンサC0
区間８においては、ゲート信号G2bがハイ信号となり、半導体スイッチング素子S2bがオンとなるため、以下の経路で電流が流れ、インダクタLには電圧（V0−V2/2）が印加され
る。
コンデンサC2→半導体スイッチング素子S2bのIGBT→コンデンサC1→半導体スイッチン
グ素子S1aのダイオード→インダクタL→コンデンサC0

また、デューティー信号Sdbと入出力直流電圧V0、V2の関係を説明する。
定常状態において、インダクタLの両端間におけるスイッチング一周期の平均電圧は０と
なり、以下の関係となる。
0＝((V0−V2／2)×(Ts8+Ts7)＋(V0-V2)×(2×Ts4))／Ts
V0＝Sdb×V2 ・・・・・（式３３）
このように、高負荷において、デューティー信号Sdbを制御することにより、入出力直
流電圧V0、V2の電圧比を制御することができる。

次に直流電圧V2から直流電圧V0に降圧する電力が小さい場合（低負荷）における降圧動作について、図７Ｂを参照して、以下に説明する。
一周期の動作を、時系列にそって、区間４、区間７、区間４、区間８の順番で説明する。低負荷の場合には、インダクタLの電流が０を継続する期間が存在する。
区間４においては、ゲート信号G1b、G2bがハイ信号となり、半導体スイッチング素子S1b、S2bがオンとなるため、インダクタLに電圧が印加され、以下に示す経路で電流が流れ始める。
コンデンサC2→半導体スイッチング素子S2bのIGBT→半導体スイッチング素子S1bのIGBT→インダクタL→コンデンサC0
インダクタLには、負の電圧（V0−V2）が印加され、電流が負の方向に増加する。

区間７においては、ゲート信号G1bがハイ信号となり、半導体スイッチング素子S1bがオンとなるため、最初は以下の経路で電流が流れる。
半導体スイッチング素子S2aのダイオード→コンデンサC1→半導体スイッチング素子S1bのIGBT→インダクタL→コンデンサC0
このとき、インダクタLの印加電圧は、正の電圧である(V0-V2/2)となり、負の方向に流れているインダクタ電流が減少する。インダクタ電流が減少し、区間7の途中で電流が０
となり、区間７の以後残りの期間は電流が０となる。
区間４においては、上記と同様に電流が流れる。

区間８においては、ゲート信号G2bがハイ信号となり、半導体スイッチング素子S2bがオンとなるため、最初は以下の経路で電流が流れる。
コンデンサC2→半導体スイッチング素子S2bのIGBT→コンデンサC1→半導体スイッチン
グ素子S1aのダイオード→インダクタL→コンデンサC0
このとき、インダクタLの印加電圧は、正の電圧である（V0−V2/2）となり、負の方向
に流れているインダクタ電流が減少する。インダクタ電流が減少し、区間８の途中で電流が０となり、区間８の以後残りの期間は電流が０となる。

このように、インダクタLの電流が区間７、区間８の途中でゼロとなる電流不連続動作
を行い、インダクタＬ、半導体スイッチング素子S1a、S1b、S2a、S2b、コンデンサC1の損失が小さくなる。

また、デューティー信号Sdbと入出力直流電圧V0、V2の関係を説明する。
まず、インダクタLの平均電流Ildcについて説明する。
区間４においては、インダクタLに（V0−V2）の電圧が印加され、インダクタ最小電流Ilminは以下の式３４となる。
Ilmin＝(V0−V2)×Ts4／L＝−(V2―V0)×（Sdb-0.5）Ts／Ｌ・・・・（式３４）

また、区間７、区間８において、インダクタに電流が流れている区間を区間７１、区間８１とする。区間７１、区間８１の時間をTs71、Ts81とする。
区間７１、区間８１においては、インダクタに(V0-V2/2)の電圧が印加され、インダクタ
の電流が0になるので、Ts71、Ts81は以下の式３５となる。
Ts71＝Ts81＝−L×Ilmin／(V0-V2/2)＝（(V2−V0)／(V0-V2/2)）（Sdb-0.5）Ts
・・・・（式３５）
次に、インダクタの１周期における平均電流であるインダクタ平均電流Ildcは、以下の式３６となる。
Ildc＝0.5×Ilmin×((Ts4＋Ts71)＋(Ts4＋Ts81)) ／Ts
＝−0.5×（V2(V2−V0)／(V0-V2/2)）×(Sdb-0.5)²×Ts／L ・・・・（式３６）

また、直流電圧V2から、降圧された直流電圧V0に降圧する電力Pは以下の式３７で表す
ことができ、半導体スイッチング素子S1b、S2bのオンデューティー(デューティー信号Sdb)を調整することにより、電力Pを調整することができる。
なお、電力Pは降圧方向を正とする。
P＝−V0×Ildc
＝0.5×（V0×V2(V2−V0)／(V0-V2/2)）×(Sdb-0.5)²×Ts／L ・・・・（式３７）
低負荷の場合においても、半導体スイッチング素子S1b、S2bのオンデューティー(デュー
ティー信号Sdb)を調整することにより、電力Pを制御でき、直流電圧V0、V2の電圧比を制
御することができる。

このように、直流電圧V2を１／２倍より大きな直流電圧V0に降圧する(電圧比V2/V0が２より小さく、電力の向きがV2→V0である)動作において、半導体スイッチング素子S1b、S2bのオンデューティーが５０％より大きく（Sdb＞５０％）、半導体スイッチング素子S1a、S2aのオンデューティーが０％（Sda＝０％）とするスイッチングモード[４]とすることにより、直流電圧V0、V2の電圧比を制御することができる。
また、インダクタンス値の小さなインダクタを用いても、低負荷時においては、インダクタ電流が０となる電流不連続動作となり、インダクタＬ、半導体スイッチング素子S1a、S1b、S2a、S2b、コンデンサC1の損失が小さくなる。

次に、この発明の実施の形態１によるＤＣ／ＤＣ電力変換装置の作用効果を明確にするため、従来装置との比較説明を行う。
比較のために、従来の相補的にスイッチング動作を行う場合について、直流電圧V0を２倍より大きな直流電圧V2に昇圧する(電圧比V2/V0が２より大きく、電力の向きがV0→V2である)動作について、図８Ａ、図８Ｂを参照して、以下に説明する。
図８Ａは、直流電圧V0から直流電圧V2に昇圧する電力が大きい場合（高負荷）における昇圧動作で、図８Ｂは、直流電圧V0から直流電圧V2に昇圧する電力が小さい場合（低負荷）における昇圧動作である。

従来の相補的にスイッチング動作を行う場合には、半導体スイッチング素子S1aとS1bが相補的にスイッチング動作を行い、半導体スイッチング素子S2aとS2bが相補的にスイッチング動作を行う。図８Ａ、図８Ｂに示すように、区間１、区間２、区間３により一周期が構成され、他の区間は存在しない。
区間１においてはインダクタに電圧V0が印加され、区間２、区間３においてはインダクタに電圧（V0-V2/2）が印加され、インダクタ電流が常に流れる。
図８Ａに示すように、高負荷における動作では、本実施の形態１のＤＣ／ＤＣ電力変換装置と従来例では、インダクタＬに流れる電流は同じである。
しかし、図８Ｂに示すように、従来装置では、低負荷における動作においても、インダクタＬに一定のリップル電流が流れる。

図９は、直流電圧V0を２倍より大きな直流電圧V2に昇圧する(電圧比V2/V0が２より大きく、電力の向きがV0→V2である)動作において、本実施の形態１によるＤＣ／ＤＣ電力変
換装置の電力変換効率（破線Ａ）と、従来例による電力変換効率（実線Ｂ）を示すものである。図９に示すように、スイッチングモード[１]とすることにより、昇圧する電力が小さいときに、本実施の形態１によるＤＣ／ＤＣ電力変換装置は、一部の期間でインダクタの電流が０となる電流不連続動作となり、電力変換効率が向上する。他のスイッチングモードにおいても同様となる。

以上のように、この発明の実施の形態１のＤＣ／ＤＣ電力変換装置によれば、スイッチング動作を行なう２つの半導体スイッチング素子Sa、Sbから構成されるスイッチングユニ
ットを２つ以上有し、各スイッチングユニットにおける各半導体スイッチング素子がすべて直列に接続され、各スイッチングユニットにおける各半導体スイッチング素子のスイッチング動作により充放電を行なうエネルギ移行用コンデンサと、インダクタを有するＤＣ／ＤＣ電力変換装置において、ＤＣ／ＤＣ電力変換装置の入出力電圧の比、およびＤＣ／ＤＣ電力変換装置の電力の向きにより、前記スイッチングユニットの半導体スイッチング素子に、４種類のスイッチングモードによるスイッチング動作を行わせ、低負荷時においてはスイッチング動作中にインダクタに流れる電流が０となる電流不連続動作を行わせる制御部を備えたので、４種類のスイッチングモード（スイッチングモード[１]〜[４]）による動作を行うことによって、容易に、直流電圧V0、V2の電圧比を制御することができ
る。また、インダクタンス値の小さな小型のインダクタを用いても、低負荷時のインダクタのリップル電流が小さくなり、エネルギ移行用コンデンサC1、インダクタＬ、半導体スイッチング素子S1a、S1b、S2a、S2bの損失を小さくすることができ、低負荷時の電力変換効率を高めることができる。

なお、４種類のスイッチングモード（スイッチングモード[１]〜[４]）は以下の通りであり、ＤＣ／ＤＣ電力変換装置の一方の直流電圧をV0、他方の直流電圧をV2とする。
スイッチングモード[１]：
直流電圧V0を２倍より大きな直流電圧V2に昇圧するときに（電圧比V2/V0が２より大き
く、電力の向きがV0→V2であるときに）、スイッチングユニットの一方の半導体スイッチング素子Saのオンデューティーを５０％以上とするスイッチングモード。
スイッチングモード[２]：
直流電圧V0を２倍より小さな直流電圧V2に昇圧するときに（電圧比V2/V0が２より小さ
く、電力の向きがV0→V2であるときに）、スイッチングユニットの一方の半導体スイッチング素子Saのオンデューティーを５０％以下とするスイッチングモード。
スイッチングモード[３]：
直流電圧V2を1/2倍より小さな直流電圧V0に降圧するときに（電圧比V2/V0が２より大きく、電力の向きがV2→V0であるときに）、スイッチングユニットの他方の半導体スイッチング素子Sbのオンデューティーを５０％以下とするスイッチングモード。
スイッチングモード[４]：
直流電圧V2を1/2倍より大きな直流電圧V0に降圧するときに（電圧比V2/V0が２より小さく、電力の向きがV2→V0であるときに）、スイッチングユニットの他方の半導体スイッチング素子Sbのオンデューティーを５０％以上とするスイッチングモード。

なお、電圧比V2/V0が２となる場合には、従来の相補スイッチングによるＤＣ／ＤＣ電
力変換装置においても、インダクタＬに印加される電圧が小さくなり、インダクタＬのリップル電流が小さくなる。そのため、相補スイッチングとなるスイッチングモードをさらに１つ追加し、電圧比V2/V0が２付近の場合には、相補スイッチングとなるスイッチングモードとしてもよい。

また、本実施の形態１では、半導体スイッチング素子として、IGBTとダイオードを用いたが、MOSFETとダイオードなどの他の半導体スイッチング素子であっても良い。
MOSFETの場合には、電流がダイオードに流れている期間に、MOSFETをオンすれば、同期整流となり、さらに電力変換効率を高めることができる。

また、半導体スイッチング素子としては、Si半導体を用いることが多いが、SiCやGaNなどのワイドギャップ半導体であってもよい。
SiCやGaNなどのワイドギャップ半導体を用いることにより、半導体スイッチング素子の導通損失とスイッチング損失を低減でき、さらに電力変換効率の高いＤＣ／ＤＣ電力変換装置を実現できる。

実施の形態２．
図１０は、この発明の実施の形態２によるＤＣ／ＤＣ電力変換装置の主回路の構成を示す電気回路図である。
この実施の形態２によるＤＣ／ＤＣ電力変換装置４０は、電圧端子VLと電圧端子VN間に入力された直流電圧V0を、昇圧された直流電圧V2に変換し、電圧端子VHと電圧端子VN2間に
出力する昇圧機能と、電圧端子VHと電圧端子VN2間に入力された直流電圧V2を、降圧され
た直流電圧V0に変換し、電圧端子VLと電圧端子VN間に出力する降圧機能を有する双方向のＤＣ／ＤＣ電力変換装置である。
この実施の形態２によるＤＣ／ＤＣ電力変換装置４０は、図１０に示すように、図１で示した実施の形態１によるＤＣ／ＤＣ電力変換装置１０とは主回路の接続構成が異なる。以下、この実施の形態２のＤＣ／ＤＣ電力変換装置４０の主回路の接続の詳細について説明する。

図１０において、半導体スイッチング素子S1aを構成するIGBTのエミッタ端子は、電圧
端子VNに接続され、そのコレクタ端子は、平滑コンデンサ（エネルギ移行用コンデンサ）C10の高電圧側端子に接続されている。半導体スイッチング素子S1bを構成するIGBTのエミッタ端子は、平滑コンデンサ（エネルギ移行用コンデンサ）C10の低電圧側端子VN2に接続され、そのコレクタ端子は、電圧端子VNに接続されている。
半導体スイッチング素子S2bを構成するIGBTのエミッタ端子は、電圧端子VMに接続され、
そのコレクタ端子は、平滑コンデンサ（エネルギ移行用コンデンサ）C11の高電圧側端子VHに接続されている。半導体スイッチング素子S2aを構成するIGBTのエミッタ端子は、平滑コンデンサ（エネルギ移行用コンデンサ）C10の高電圧側端子と平滑コンデンサ（エネルギ移行用コンデンサ）C11の低圧側端子に接続され、そのコレクタ端子は、電圧端子VMに接続されている。

この実施の形態２のＤＣ／ＤＣ電力変換装置４０においても、半導体スイッチング素子S1a、S1bは、スイッチング動作を行ない、スイッチングユニットSU1を構成する。
また、半導体スイッチング素子S2a、S2bも、スイッチング動作を行ない、スイッチングユニットSU2を構成する。

平滑コンデンサC0の低電圧側端子は電圧端子VNに接続され、この平滑コンデンサC0の高電圧側端子は電圧端子VLに接続されている。
平滑コンデンサC2の低電圧側端子は、平滑コンデンサ（エネルギ移行用コンデンサ）C10
の低電圧側端子に接続され、この平滑コンデンサC2の高電圧側端子は、平滑コンデンサ（エネルギ移行用コンデンサ）C11の高電圧側端子に接続されている。
平滑コンデンサ（エネルギ移行用コンデンサ）C10の高電圧側端子と、平滑コンデンサ（
エネルギ移行用コンデンサ）C11の低電圧側端子は、互いに接続されている。
インダクタLの一方の端子は、電圧端子VLに接続され、その他方の端子は電圧端子VMに接
続されている。なお、ここでは平滑コンデンサC2を用いたが、平滑コンデンサ（エネルギ移行用コンデンサ）C10、C11の直列体が、平滑コンデンサC2に並列に接続されているので、平滑コンデンサC2を除去してもよい。平滑コンデンサC10と平滑コンデンサC11は、電圧端子VH-VN2間の電圧V2を２分割していて、各コンデンサC10、C11の電圧はV2/2となる。

半導体スイッチング素子S1bのゲート端子は、ゲート駆動回路101bの出力端子に接続さ
れ、このゲート駆動回路101bの入力端子には、ゲート信号G1bが入力される。半導体スイ
ッチング素子S1aのゲート端子は、ゲート駆動回路101aの出力端子に接続され、このゲー
ト駆動回路101aの入力端子には、ゲート信号G1aが入力される。半導体スイッチング素子S2bのゲート端子は、ゲート駆動回路102bの出力端子に接続され、このゲート駆動回路102bの入力端子には、ゲート信号G2bが入力される。半導体スイッチング素子S2aのゲート端子は、ゲート駆動回路102aの出力端子に接続され、このゲート駆動回路102aの入力端子には、ゲート信号G2aが入力される。

この実施の形態２のＤＣ／ＤＣ電力変換装置４０の制御部は、実施の形態１によるＤＣ／ＤＣ電力変換装置１０の制御部と構成および動作が同じである。
各スイッチングモード[１]〜[４]において、インダクタＬの電圧は、実施の形態１によるＤＣ／ＤＣ電力変換装置と同じとなり、インダクタＬに流れる電流も同じとなる。
そのため、この実施の形態２のＤＣ／ＤＣ電力変換装置においても、実施の形態１によるＤＣ／ＤＣ電力変換装置と同様の効果が得られる。

C0〜C2,C10,C11：コンデンサ、S1a,S1b,S2a,S2b：半導体スイッチング素子、
SU1,SU2:スイッチングユニット、L：インダクタ、G1a,G1b,G2a,G2b：ゲート信号、
VH,VL,VN,VN2,VM：電圧端子、101a,101b,102a,102b：ゲート駆動回路、
310：スイッチングモード出力部、320：ＰＷＭ波形出力部、
330：昇降圧判別部、340：演算部、
Sda,Sdb,Sd:デューティー信号。

Claims

低電圧側端子間に入力された直流電圧V0を昇圧された直流電圧V2に変換し、高電圧側端子間に出力する昇圧機能と、前記高電圧側端子間に入力された直流電圧V2を降圧された直流電圧V0に変換し、前記低電圧側端子間に出力する降圧機能を有する双方向のＤＣ／ＤＣ電力変換装置であって、スイッチング動作を行なう２つの半導体スイッチング素子Sa、Sbから構成されるスイッチングユニットを２つ以上有し、前記各スイッチングユニットにおける前記各半導体スイッチング素子がすべて直列に接続され、前記各スイッチングユニットにおける前記各半導体スイッチング素子のスイッチング動作により充放電を行なうエネルギ移行用コンデンサと、前記スイッチングユニットを構成する半導体スイッチング素子Sa、Sbの接続点と前記低電圧側端子の一端との間に設けられ、前記スイッチングユニットにおける半導体スイッチング素子を介して前記エネルギ移行用コンデンサと直列に接続されるインダクタを有し、
前記ＤＣ／ＤＣ電力変換装置の入出力電圧の比、およびＤＣ／ＤＣ電力変換装置の電力の向きにより、前記スイッチングユニットの半導体スイッチング素子に、昇圧動作であり電圧比が所定値より大きい第１のスイッチングモードと、昇圧動作であり電圧比が前記所定値より小さい第２のスイッチングモードと、降圧動作であり電圧比が所定値より大きい第３のスイッチングモードと、降圧動作であり電圧比が前記降圧時の所定値より小さい第４のスイッチングモードの、４種類のスイッチングモードによるスイッチング動作を行わせ、低負荷時においてはスイッチング動作中に前記インダクタに流れる電流が０となる電流不連続動作を行わせる制御部を備えたことを特徴とするＤＣ／ＤＣ電力変換装置。
前記制御部は、前記ＤＣ／ＤＣ電力変換装置の低電圧側直流電圧V0、高電圧側直流電圧V2の入出力電圧比V2/V0が２より大きく、電力の向きが低電圧側直流電圧V0から高電圧側直流電圧V2である昇圧動作のときに、前記スイッチングユニットの一方の半導体スイッチング素子Saのオンデューティーを５０％以上とし、他方のスイッチング素子Sbのオンデューティーを０とすることを特徴とする請求項１に記載のＤＣ／ＤＣ電力変換装置。
前記制御部は、前記ＤＣ／ＤＣ電力変換装置の入出力電圧比V2/V0が２より小さく、電力の向きが低電圧側直流電圧V0から高電圧側直流電圧V2である昇圧動作のときに、前記スイッチングユニットの一方の半導体スイッチング素子Saのオンデューティーを５０％以下とし、他方のスイッチング素子Sbのオンデューティーを０とすることを特徴とする請求項１または請求項２に記載のＤＣ／ＤＣ電力変換装置。
前記制御部は、前記ＤＣ／ＤＣ電力変換装置の入出力電圧比V2/V0が２より大きく、電力の向きが高電圧側直流電圧V2から低電圧側直流電圧V0である降圧動作のときに、前記スイッチングユニットの一方の半導体スイッチング素子Sbのオンデューティーを５０％以下とし、他方のスイッチング素子Saのオンデューティーを０とすることを特徴とする請求項１〜請求項３のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
前記制御部は、前記ＤＣ／ＤＣ電力変換装置の入出力電圧比V2/V0が２より小さく、電力の向きが高電圧側直流電圧V2から低電圧側直流電圧V0である降圧動作のときに、前記スイッチングユニットの一方の半導体スイッチング素子Sbのオンデューティーを５０％以上とし、他方のスイッチング素子Saのオンデューティーを０とすることを特徴とする請求項１〜請求項４のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
前記制御部は、前記ＤＣ／ＤＣ電力変換装置の入出力電圧比V2/V0が２のときに、前記スイッチングユニットの半導体スイッチング素子Sa,Sbが相補スイッチングを行うようにすることを特徴する請求項２〜請求項５のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。
前記半導体スイッチング素子が、SiC、GaNを含むワイドギャップ半導体であることを特徴とする請求項１〜請求項６のいずれか１項に記載のＤＣ／ＤＣ電力変換装置。