Nothing Special   »   [go: up one dir, main page]

JP5019060B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5019060B2
JP5019060B2 JP2008051970A JP2008051970A JP5019060B2 JP 5019060 B2 JP5019060 B2 JP 5019060B2 JP 2008051970 A JP2008051970 A JP 2008051970A JP 2008051970 A JP2008051970 A JP 2008051970A JP 5019060 B2 JP5019060 B2 JP 5019060B2
Authority
JP
Japan
Prior art keywords
thermosetting resin
resin precursor
semiconductor device
manufacturing
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008051970A
Other languages
English (en)
Other versions
JP2009212207A (ja
Inventor
直也 佐藤
明仁 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008051970A priority Critical patent/JP5019060B2/ja
Publication of JP2009212207A publication Critical patent/JP2009212207A/ja
Application granted granted Critical
Publication of JP5019060B2 publication Critical patent/JP5019060B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
特許文献1には、半導体チップの能動面に樹脂突起を設け、能動面の電極から樹脂突起上に配線を設けて、突起電極を形成することが開示されている。これによれば、樹脂突起によって応力を緩和できるとともに、突起電極を電極とは異なるピッチ及び配列で並べることが可能である。しかしながら、特許文献1には、突起電極と実装基板のリードとの電気的な接続性をどのようにして高めるかが開示されていない。なお、特許文献2には、突起を有するバンプが開示されているが、その形成プロセスは複雑である。
特開2005−136402号公報 特開2007−67316号公報
本発明は、電気的接続について信頼性を向上させることを目的とする。
(1)本発明に係る半導体装置の製造方法は、
(a)集積回路及び前記集積回路に電気的に接続された電極を有する半導体基板に、熱硬化性樹脂前駆体を設ける工程と、
(b)前記電極上から、前記熱硬化性樹脂前駆体の表面に至るように、配線を形成する工程と、
(c)前記熱硬化性樹脂前駆体を、熱によって硬化収縮させて表面積を小さくし、前記配線に凸部となるしわを形成する工程と、
を含む。本発明によれば、簡単に配線に凸部を形成することができる。配線を外部端子として利用すると、凸部において接触圧力が高くなるので、電気的接続について信頼性を向上させることができる。
(2)この半導体装置の製造方法において、
前記(a)工程後(b)工程前に、前記熱硬化性樹脂前駆体を熱によって半硬化させる工程を含み、
前記(c)工程で、半硬化状態の前記熱硬化性樹脂前駆体を本硬化させてもよい。
(3)この半導体装置の製造方法において、
前記凸部を、前記熱硬化性樹脂前駆体の上面中央に形成してもよい。
(4)この半導体装置の製造方法において、
前記凸部を、前記熱硬化性樹脂前駆体の上面端部に形成してもよい。
(半導体装置)
図1は、本発明の実施の形態で得られる半導体装置を示す平面図である。図2は、図1に示す半導体装置のII-II線断面図である。
半導体装置1は、半導体基板10を有する。半導体基板10は、図1では半導体チップであるが、変形例として半導体ウエハであってもよい。半導体チップである半導体基板10は、矩形の面を有している。半導体基板10には、集積回路12(トランジスタ等)が形成されている。半導体基板10には、集積回路12に電気的に接続されるように、複数の電極14が形成されている。複数の電極14は、1列又は複数列(平行な複数列)に並んでいる。電極14は、半導体基板10の矩形の面の辺(例えば長方形の長辺)に沿って(平行に)並んでいる。半導体基板10が半導体ウエハであれば、複数の集積回路12が形成され、それぞれの集積回路について複数の電極14が形成される。電極14は、内部配線(図示せず)を介して集積回路12に電気的に接続されている。半導体基板10には、電極14の少なくとも一部が露出する様に、電極14上に位置する開口を有する絶縁膜16(例えばパッシベーション膜)が形成されている。絶縁膜16は、例えば、SiOやSiN等の無機材料のみで形成されていてもよい。絶縁膜16は、集積回路12の上方に形成されている。
半導体基板10(絶縁膜16上)には、樹脂突起18が設けられている。半導体基板10の矩形の面の辺(例えば長方形の長辺)に沿って(平行に)延びる樹脂突起18が示されており、複数の樹脂突起18が平行に配列されている。樹脂突起18は弾性体からなる。樹脂突起18の材料としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)、アクリル樹脂、シリコーン樹脂、フェノール樹脂等を用いてもよい。
樹脂突起18は長尺状に形成されている。樹脂突起18は、その延長方向に沿った軸AX(図1参照)に直交する断面が、図2に示すように弓形(円の弧とその両端を結ぶ弦によってできる図形)をなしている。樹脂突起18は、その断面において、弓形の弦が絶縁膜16上に配置されている。樹脂突起18の表面(半導体基板10とは反対側を向く面)は、凸曲面になっている。樹脂突起18の表面は、樹脂突起18の長手軸を回転軸として、回転軸の周囲に平行に位置する直線を回転させて描かれる回転面である。樹脂突起18の表面は、円柱を中心軸に平行な平面で切断して得られた形状の曲面(円柱の回転面の一部)の形状をなしている。樹脂突起18は、上面よりも下面が広くなるように、末広がりの形状になっている。
半導体基板10には、複数の配線20が形成されている。複数の配線20は、電極14上から樹脂突起18上に至るように形成されている。複数の配線20は、隣同士の間隔をあけて樹脂突起18の上面に形成されている。1つの樹脂突起18上に複数の配線20が形成されている。配線20は、樹脂突起18の延長方向に沿った軸AX(図1参照)に交差するように延びる。配線20は、電極14上から、絶縁膜16上を通って、樹脂突起18上に至る。樹脂突起18上では、配線20の表面は、樹脂突起18の表面に従った曲面になっている。配線20と電極14は直接接触していてもよいし、両者間に導電膜(図示せず)が介在していてもよい。配線20は、樹脂突起18の、電極14とは反対側の端部を越えて、絶縁膜16上に至るように形成されている。
配線20は、凸部22を有する。凸部22は、配線20の樹脂突起18(その上面中央(詳しくは樹脂突起18の上面であって幅(軸AXに交差する方向の幅)方向の中央))上にある。凸部22は、配線20のしわであるということもできる。帯状になった配線20がその厚み方向に屈曲することで凸部22が形成されている。凸部22と樹脂突起18との間には空間があるが、その空間に樹脂(樹脂突起18の一部)が入っていてもよい。後者の場合、凸部22と樹脂突起18とは完全に密着していてもよい。
(半導体装置の製造方法)
図3及び図4は、本実施の形態に係る半導体装置の製造方法を説明する図である。図3に示すように、半導体基板10に、熱硬化性樹脂前駆体24を設ける。熱硬化性樹脂前駆体24は、感光性を有しており、フォトリソグラフィによってパターニングする。熱硬化性樹脂前駆体24は、熱によって半硬化させておいてもよいし、形状を維持できるのであれば全く熱を加えなくてもよい。この段階では、熱硬化性樹脂前駆体24を本硬化させない。
図4に示すように、電極14上から、熱硬化性樹脂前駆体24の表面に至るように、配線20を形成する。なお、配線20は、スパッタリングによって金属膜(例えばチタンタングステン合金膜及びその上の金の膜)を形成し、この金属膜をエッチングして得られる。その後、熱硬化性樹脂前駆体24を、熱によって硬化収縮させて表面積を小さくし、配線20に凸部22となるしわを形成する(図2参照)。このプロセスは本硬化であってもよい。なお、凸部22は、配線20の熱硬化性樹脂前駆体24の上面中央(詳しくは上面であって幅(軸AXに交差する方向の幅)方向の中央)上に形成される。熱硬化性樹脂前駆体24は、本硬化によって樹脂突起18となる。
本実施の形態によれば、簡単に配線20に凸部22を形成することができる。配線20を外部端子として利用すると、凸部22において接触圧力が高くなるので、電気的接続について信頼性を向上させることができる。
(半導体モジュールの製造方法)
図5〜図6は、本発明の実施の形態に係る半導体装置を使用する半導体モジュールの製造方法を説明する図である。
図5に示すように、上述した半導体装置1を、接着剤26を介して、ベース基板28に搭載する。ベース基板28は、弾性変形する性質を有し、樹脂などからなるフレキシブル基板であってもよい。ベース基板28には、リード30が形成されている。リード30を、樹脂突起18の延長方向に沿った軸AX(図1参照)に交差して延びるように配置する。
図6に示すように、半導体装置1及びベース基板28の間に押圧力を加える。押圧力によって、樹脂突起18上の複数の配線20をリード30に接触させる。詳しくは、配線20の凸部22がリード30に接触し、樹脂突起18が弾性変形し、配線20の凸部22の周囲の部分もリード30に接触する。ここで、凸部22が最初に接触するので、配線20とリード30との接触圧力は、凸部22において最も高い。また、凸部22が、配線20の、樹脂突起18の上面中央にあるので、凸部22の周囲の部分がリード30から剥離しても、凸部22とリード30の接触状態は維持される。したがって、電気的接続について信頼性を向上させることができる。
なお、ベース基板28も弾性変形させてもよい。また、樹脂突起18の隣同士の配線20の間の部分と、ベース基板28とを、相互に弾性力を以て密着させてもよい。押圧力によって、半導体装置1及びベース基板28の間で接着剤26を流動させる(例えば排出する)。熱によって、接着剤26を硬化収縮させ、接着剤26が硬化するまで押圧力を維持する。接着剤26が硬化したら押圧力を解除する。こうして、半導体モジュールを製造する。なお、半導体モジュールを有する電子機器として、ノート型パーソナルコンピュータ又は携帯電話などが挙げられる。
(変形例)
図7〜図8は、本発明の実施の形態に係る半導体モジュールの製造方法の変形例を説明する図である。図7に示すように、凸部122は、樹脂突起18の上面端部(詳しくは上面であって幅(軸AX(図1参照)に交差する方向の幅)方向の両端部)に形成されている。なお、樹脂突起18は、熱硬化性樹脂前駆体から形成され、その詳細は上述した通りである。
この変形例でも、図8に示すように、ベース基板28に半導体装置2を搭載し、配線120の凸部122とリード30を圧接させる。詳しくは、一対の凸部122がリード30に接触し、凸部122が押圧されて変形し、さらに樹脂突起18も変形し、配線120の一対の凸部122間の部分がリード30に接触する。この例でも、凸部122とリード30との接触圧力が他の部分よりも高い。その他の構造及び製造法については、上述した実施の形態で説明した内容が該当する。本変形例でも、電気的接続について信頼性を向上させることができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明の実施の形態で得られる半導体装置を示す平面図である。 図2は、図1に示す半導体装置のII-II線断面図である。 図3は、本実施の形態に係る半導体装置の製造方法を説明する図である。 図4は、本実施の形態に係る半導体装置の製造方法を説明する図である。 図5は、本発明の実施の形態で製造された半導体装置を使用する半導体モジュールの製造方法を説明する図である。 図6は、本発明の実施の形態で製造された半導体装置を使用する半導体モジュールの製造方法を説明する図である。 図7は、本発明の実施の形態に係る半導体モジュールの製造方法の変形例を説明する図である。 図8は、本発明の実施の形態に係る半導体モジュールの製造方法の変形例を説明する図である。
符号の説明
1…半導体装置、 2…半導体装置、 10…半導体基板、 12…集積回路、 14…電極、 16…絶縁膜、 18…樹脂突起、 20…配線、 22…凸部、 24…熱硬化性樹脂前駆体、 26…接着剤、 28…ベース基板、 30…リード、 120…配線、 122…凸部

Claims (3)

  1. (a)集積回路及び前記集積回路に電気的に接続された電極を有する半導体基板に、熱硬化性樹脂前駆体を設ける工程と、
    (b)前記電極上から、前記熱硬化性樹脂前駆体の表面に至り、前記熱硬化性樹脂前駆体の前記電極とは反対側の端部を越えて、前記半導体基板の上方に至るように、配線を形成する工程と、
    (c)前記熱硬化性樹脂前駆体を、熱によって硬化収縮させて表面積を小さくし、前記配線の前記熱硬化性樹脂前駆体上に形成された部分に凸部となるしわを形成する工程と、
    を含む半導体装置の製造方法。
  2. 請求項1に記載された半導体装置の製造方法において、
    前記(a)工程後(b)工程前に、前記熱硬化性樹脂前駆体を熱によって半硬化させる工程を含み、
    前記(c)工程で、半硬化状態の前記熱硬化性樹脂前駆体を本硬化させる半導体装置の製造方法。
  3. 請求項1又は2に記載された半導体装置の製造方法において、
    前記熱硬化性樹脂前駆体は長尺状に形成されており、前記熱硬化性樹脂前駆体の延長方向と直行する方向における前記熱硬化性樹脂前駆体の断面形状は、弓形をなし、
    前記凸部を、前記熱硬化性樹脂前駆体の上面中央に形成する半導体装置の製造方法。
JP2008051970A 2008-03-03 2008-03-03 半導体装置の製造方法 Expired - Fee Related JP5019060B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008051970A JP5019060B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008051970A JP5019060B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009212207A JP2009212207A (ja) 2009-09-17
JP5019060B2 true JP5019060B2 (ja) 2012-09-05

Family

ID=41185091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008051970A Expired - Fee Related JP5019060B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5019060B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
JP3664167B2 (ja) * 2003-03-20 2005-06-22 セイコーエプソン株式会社 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP3938128B2 (ja) * 2003-09-30 2007-06-27 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器

Also Published As

Publication number Publication date
JP2009212207A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP4352279B2 (ja) 半導体装置及びその製造方法
JP2004327527A (ja) 電子装置及びその製造方法並びに電子機器
JP4535295B2 (ja) 半導体モジュール及びその製造方法
JP4488254B2 (ja) 半導体モジュール
JP5019060B2 (ja) 半導体装置の製造方法
JP5105103B2 (ja) 半導体装置
JP5088489B2 (ja) 半導体モジュール及びその製造方法
JP4936009B2 (ja) 半導体装置並びに半導体モジュール及びその製造方法
JP5088488B2 (ja) 半導体モジュール及びその製造方法
JP2007042770A (ja) 半導体装置及びその製造方法
JP4145902B2 (ja) 半導体装置及びその製造方法
JP4936010B2 (ja) 半導体モジュール及びその製造方法
JP2008227241A (ja) 電子装置及びその製造方法
JP5263485B2 (ja) 半導体モジュールの製造方法
JP4888650B2 (ja) 半導体装置及び電子デバイスの製造方法
JP2009212209A (ja) 半導体モジュール及びその製造方法
JP5077540B2 (ja) 半導体装置の製造方法
JP4873144B2 (ja) 電子デバイスの製造方法、及び、半導体装置
JP5217299B2 (ja) 半導体装置および電子デバイス
JP2009049189A (ja) 電子デバイス
JP2002280476A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP6459690B2 (ja) 電子部品及びその製造方法
JP4858161B2 (ja) 半導体装置及び電子デバイスの製造方法
JP2009049188A (ja) 半導体装置及びその製造方法並びに電子デバイス
JP2006351922A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120529

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees