Nothing Special   »   [go: up one dir, main page]

JP5065616B2 - 窒化物半導体素子 - Google Patents

窒化物半導体素子 Download PDF

Info

Publication number
JP5065616B2
JP5065616B2 JP2006118085A JP2006118085A JP5065616B2 JP 5065616 B2 JP5065616 B2 JP 5065616B2 JP 2006118085 A JP2006118085 A JP 2006118085A JP 2006118085 A JP2006118085 A JP 2006118085A JP 5065616 B2 JP5065616 B2 JP 5065616B2
Authority
JP
Japan
Prior art keywords
insulating film
type region
nitride semiconductor
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006118085A
Other languages
English (en)
Other versions
JP2007294528A (ja
Inventor
渉 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006118085A priority Critical patent/JP5065616B2/ja
Priority to US11/738,116 priority patent/US20070249119A1/en
Publication of JP2007294528A publication Critical patent/JP2007294528A/ja
Application granted granted Critical
Publication of JP5065616B2 publication Critical patent/JP5065616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、窒化物半導体素子に関し、より詳細には、ヘテロ電界効果トランジスタの構造を有する窒化物半導体素子に関する。
窒化ガリウム（ＧａＮ）を含む窒化物半導体材料は、シリコン（Ｓｉ）に比べて大きいバンドギャップを有するため、高い破壊電界強度を有する。したがって、小型且つ高耐圧な素子を実現しやすい。すなわち、窒化物半導体素子を電力制御用素子に用いることで、低オン抵抗となり低損失な素子が実現できる。特に、ＡｌＧａＮ／ＧａＮヘテロ接合を用いたヘテロ電界効果トランジスタ（以下、ＨＦＥＴ：Heterojunction Field Effect Transistor）は、単純な素子構造を有し、且つ良好な高出力制御特性を有することが期待されている。
ＡｌＧａＮ／ＧａＮヘテロ構造は、ＡｌＧａＮ層中に不純物をドープしたり、ＡｌＧａＮ／ＧａＮヘテロ構造を分極させると、ＡｌＧａＮ近傍のＧａＮに二次元電子ガス（２ＤＥＧ：two-Ｄimensional Ｅlectron Ｇas）が形成される。これにより、低オン抵抗及びノーマリーオン特性を有するＨＦＥＴが得られる。
しかし、高出力制御用のＨＦＥＴには、回路の電源投入時における突入電流防止などの目的からノーマリーオフ特性を有することが望まれる。これに対しては、例えば、ＨＦＥＴの２ＤＥＧ濃度を低減させると、ゲートしきい値電圧がプラス側にシフトする。これにより、ノーマリーオフ特性が得られる。しかし、この場合、オン抵抗が増大してしまう。
低オン抵抗を維持しつつノーマリーオフ特性を得るためには、アンドープもしくはｎ型のＡｌＧａＮ上に設けられたゲート電極の略垂直下方の２ＤＥＧ濃度を選択的に低下させる必要がある。
これは、例えばゲート電極下方にｐ型領域を選択的に設けることで実現できる。これにより、ゲートしきい値電圧がプラス側にシフトして、ノーマリーオフ特性が得られる。しかし、この場合、オン状態でのチャネル抵抗を小さくするためには、大きな順方向ゲートバイアスが必要とされる。しかし、順方向に大きなゲートバイアスを印加すると、ゲートリーク電流が流れるという問題が生じる。ゲートリーク電流を抑制するためには、絶縁ゲート構造が有効である。しかし、絶縁ゲート膜を形成する工程とゲート電極下のｐ型層を形成する工程とを別々に行うと、位置合わせずれが発生し、このずれにより、ゲート・ソース間やゲート・ドレイン間のオフセット抵抗が増大してしまい、オン抵抗が増大してしまう。
一方、基板上に形成された窒化物を含む半導体からなるＨＦＥＴであって、基板の上にチャネル層とバリア層とゲート電極とをこの順に備え、ゲート電極とチャネル層との間に、ｐ型半導体層を有する半導体装置が開示されている（特許文献１）。
特開２００４−２７３４８６号公報
本発明は、ノーマリーオフ特性および低オン抵抗を有する窒化物半導体素子を提供する。
本発明の一態様によれば、アンドープの窒化物半導体からなる第１の半導体層と、前記第１の半導体層の上に設けられ、前記第１の半導体層よりもバンドギャップが広く、アンドープもしくはｎ型の窒化物半導体からなる第２の半導体層と、前記第２の半導体層に選択的に形成されたｐ型領域と、前記ｐ型領域の上に設けられたゲート絶縁膜と、前記ｐ型領域の周囲の前記第２の半導体層の上に設けられたフィールド絶縁膜と、前記ｐ型領域を挟んで第２の半導体層にそれぞれ接続された第１及び第２の主電極と、前記ゲート絶縁膜の上に設けられ、少なくともその一部が前記フィールド絶縁膜の上まで延在してなる制御電極と、を備え、前記ゲート絶縁膜は、前記フィールド絶縁膜の上に延在してなることを特徴とする窒化物半導体素子が提供される。
本発明によれば、ノーマリーオフ特性および低オン抵抗を有する窒化物半導体素子を提供できる。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１（ａ）は、本実施形態に係る窒化物半導体素子の第１具体例の構造を表す模式断面図であり、図１（ｂ）はその模式平面図である。
なお、図１以降の図面については、既出の図面と同様の要素には同一の符号を付して詳細な説明は省略する。
本実施形態の窒化物半導体素子５は、チャネル層１０の主面上に、チャンネル層１０よりもバンドギャップが広いバリア層１５が設けられている。バリア層１５近傍のチャネル層１０には、二次元電子ガス（２ＤＥＧ：two-Ｄimensional Ｅlectron Ｇas）が形成される。この２ＤＥＧのシート電子濃度は、例えば、１×１０１３ｃｍ−２程度である。バリア層１５の主面上には、開口されたフィールド絶縁膜３５と、フィールド絶縁膜３５に設けられた開口を覆うゲート絶縁膜４０とがこの順に設けられている。開口を覆うゲート絶縁膜４０の上には、フィールドプレート電極３０に接続されたゲート電極２５が設けられている。ゲート電極２５の下方のバリア層１５及びバリア層１５近傍のチャネル層１０には、ｐ型領域２０が設けられている。すなわち、ｐ型領域２０は、バリア層１５を選択的に貫通しチャネル層１０に侵入して２ＤＥＧを含むように設けられている。ｐ型領域２０の電子濃度は、シート電子濃度に換算して２ＤＥＧよりも高い値となるようにすることが望ましい。また、バリア層の主面に対して略平行方向のｐ型領域２０の最大長さＬｐは、ゲート絶縁膜２５に設けられた開口径Ａｇｉと同程度である（Ｌｐ＝Ａｇｉ）。
バリア層１５の上には、フィールド絶縁膜３５及びゲート絶縁膜４０を挟むように、ソース電極４５とドレイン電極５０がそれぞれ設けられている。これらの電極は、バリア層１５とそれぞれオーミック接合を形成する。
また、ドレイン電極５０側に向かって、例えば、距離Ｌｆだけゲート電極２５が延在した領域がある。この領域は、フィールドプレート電極３０としての機能を有する。すなわち、ゲート電極２５とフィールドプレート電極３０とは一体化した構造を有する。
ゲート電極２５とドレイン電極５０との距離（Ｌｆ＋Ｌｆｄ）は、ゲート電極２５とソース電極４５の距離Ｌｇｓよりも長い（Ｌｆ＋Ｌｆｄ＞Ｌｇｓ）。このような非対称構造とすることで、高耐圧を保持し、且つ、低オン抵抗を実現することが可能となる。フィールドプレート電極３０をゲート電極２５と一体に形成することで、ドレイン電極５０側に生じる電界集中を緩和して、耐圧を向上させたり、電流コラプスを抑制させることが可能となる。フィールドプレート電極３０の長さＬｆは、長くなるほどゲート電極２５やｐ型領域２０の端部の電界集中を大幅に抑制できるので、ゲート電極２５とソース電極４５の距離Ｌｇｓよりも長いことが望ましい。ゲート電極２５がゲート絶縁膜４０を介してｐ型領域２０と対向する長さＬｇは、開口径Ａｇｉよりも両脇のゲート絶縁膜４０の厚さの分だけ短くなるが、開口径Ａｇｉが１〜２マイクロメータ程度であるのに対して、ゲート絶縁膜は５〜３０ナノメータ程度なので、開口径Ａｇｉと距離Ｌｇは概ね等しく、チャネル抵抗を小さくすることが可能となる。キャリアは、バリア層１５に隣接したチャネル層１０を走行する。バリア層１５はチャネル層１０よりもバンドギャップが大きい窒化物半導体により構成されている。ゲート絶縁膜４０は、ゲートリーク電流を低減させる役割を有する。
チャネル層１０の材料には、例えば、アンドープ窒化ガリウム（ＧａＮ）を用いることができる。バリア層１５には、例えば、アンドープあるいはｎ型からなる窒化アルミニウムガリウム（ＡｌＧａＮ）を用いることができる。フィールド絶縁膜３５には、例えば、窒化珪素（ＳｉＮ）を用いることができる。ゲート絶縁膜４０には、例えば、ＳｉＮや酸化アルミニウム（Ａｌ２Ｏ３）などを用いることができる。ここで、ゲート絶縁膜４０の誘電率は、フィールド絶縁膜よりも高いことが望ましい。
また、各層の膜厚は、例えば、チャネル層１０が３マイクロメータ、バリア層１５が３０ナノメータ、ｐ型領域２０が４０ナノメータ、フィールド絶縁膜３５が２００ナノメータ、ゲート絶縁膜４０が１５ナノメータとすることができる。
本実施形態のＨＦＥＴは、ゲート電極の下方にゲート酸化膜とｐ型領域とが形成されたＭＩＳ（Metal-Insulator-Semiconductor）構造を有する。これにより、ｐ型領域２０の２ＤＥＧ濃度を低減して空乏層を形成させることができる。したがって、ゲートしきい値をプラス側にシフトさせることが可能となることから、ノーマリーオフ特性を得ることが可能となる。これにより、回路の電源投入時における突入電流を防止することができる。必要に応じてゲート電極２５に電圧を印加し、ゲート電極２５の下方に設けられたｐ型領域２０の周辺に生じる空乏層厚みを変化させることにより、ソース電極及びドレイン電極間の電流を制御することができる。
また、ゲート絶縁膜４０を設けることにより、ゲートリーク電流を低減できる。またさらに、ゲート絶縁膜４０フィールド絶縁膜３５を介してｐ型領域２０を覆うようにゲート電極２５が形成されている。これにより、ゲート・ソース間及びゲート・ドレイン間のオフセットの部分の抵抗が増大するのを抑制し、低オン抵抗を得ることができる。
次に、第１具体例の窒化物半導体素子５の製造方法について説明する。
図２（ａ）〜（ｆ）は、図１の第１具体例の窒化物半導体素子の製造工程を表す工程断面図である。
まず、図２（ａ）に表すように、チャネル層１０の上に設けられたバリア層１５にフィールド絶縁膜３５を堆積する。その後、フィールド絶縁膜３５の上に所望のパターンを形成する。そして、図２（ｂ）に表すように、エッチングを用いてフィールド絶縁膜３５を開口する。これにより、開口底部にはバリア層１５が露出する。
続いて、図２（ｃ）に表すように、開口底部のバリア層１５に、例えば、イオン注入法を用いてフッ素イオンを注入したり、プラズマ処理を用いてフッ素元素を含むガスを拡散させる。これにより、開口底部のバリア層１５及び２ＤＥＧ近傍のチャネル層１０にｐ型領域２０を選択的に形成する。
そして、図２（ｄ）に表すように、フィールド絶縁膜３５及びｐ型領域２０の上に、ゲート絶縁膜４０を堆積する。その後、図２（ｅ）に表すように、ｐ型領域２０の上方のゲート絶縁膜４０の上に、ゲート電極２５及びフィールドプレート電極３０をセルフアラインに形成する。その後、図２（ｆ）に表すように、ゲート電極２５を挟むようにバリア層１５の主面上にソース電極４５及びドレイン電極５０をそれぞれ形成する。これにより、本具体例の窒化物半導体素子５が得られる。
ここで、ゲート電極２５とフィールドプレート電極３０は一体化した構造を有する。フィールドプレート電極３０は、ゲート電極２５からドレイン電極５０方向に向かって延在する領域となる。すなわち、フィールドプレート電極３０を含むゲート電極２５の長さＬ１はゲート開口幅Ｌ２よりも長い構造を有する（Ｌ１＞Ｌ２）。
また、図２（ｃ）のｐ型領域２０を形成する工程と、図２（ｄ）のゲート絶縁膜４０を形成する工程と、を別々のマスクを用いて行うと、ｐ型領域２０とゲート電極２５の「位置合わせずれ」が生じやすい。「位置合わせずれ」が生じると、ゲート電極２５とソース電極４５の間や、ゲート電極２５とドレイン電極５０の間のオフセット抵抗が増大して、オン抵抗が増加する場合がある。
これに対して、ｐ型領域２０を形成する際に用いたマスク（フィールド絶縁膜３５）を用いてその開口にゲート絶縁膜４０とゲート電極２５をセルフアライン的に形成し、さらに、ゲート電極２５の長さＬ１をゲート開口幅Ｌ２よりも長くすることで、ｐ型領域２０の上にゲート電極２５（フィールドプレート電極３０）を確実に形成することができる。したがって、オフセット抵抗の増加を抑制することができる。
なお、図２（ｃ）に表した工程では、ｐ型領域２０のドーパントにフッ素（Ｆ）元素を用いた。しかし、本発明はこれには限定されず、例えば、マグネシウム（Ｍｇ）、鉄（Ｆｅ）やマンガン（Ｍｎ）など他のドーパントを使用してもよい。
また、図２（ｅ）に表すように、ゲート電極２５を形成した後に、図２（ｆ）において、ソース電極４５およびドレイン電極５０を形成した。しかし、本発明はこれには限定されず、ソース電極４５およびドレイン電極５０を形成した後にゲート電極２５を形成してもよい。
図３（ａ）は、本実施形態に係る窒化物半導体素子の第２具体例の構造を表す模式断面図であり、図３（ｂ）は、その模式平面図である。
本具体例の基本構造は、図１に表した第１具体例と同様である。ただし、フィールド絶縁膜３５は、複数の絶縁膜が積層された構造を有する。すなわち、バリア層１５の上には、例えば、フィールド絶縁膜３５として、第１絶縁膜３６及び第２絶縁膜３７がこの順に設けられている。
第１絶縁膜３６の材質には、例えば、ＳｉＮxを用いることができる。第２絶縁膜３７には例えば、酸化珪素（ＳｉＯx ）やＡｌ２Ｏ３を用いることができる。第１絶縁膜３６の材料には、ゲート絶縁膜４０と同じものを用いることが望ましい。しかし、第１絶縁膜３６とゲート絶縁膜４０の材質が異なる場合は、ゲート絶縁膜４０の誘電率を第１絶縁膜３６よりも高くすることが望ましい。
フィールド絶縁膜３５に膜厚の大きい単一層を用いた場合には、応力が発生してウェーハの反りが生じる場合がある。これに対して、本具体例によれば、複数の絶縁膜を積層させてフィールド絶縁膜３５を構成することで、反りを抑制できる。また、前述した図１と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
図４（ａ）は、本実施形態に係る窒化物半導体素子の第３具体例の構造を表す模式平面図であり、図４（ｂ）は、Ｂ−Ｂ線に沿った模式断面図である。
ここで、図４（ａ）はゲート電極２５の一部を削除した模式平面図である。なお、図４（ａ）のＡ−Ａ線に沿った模式断面図は、前述した図１の窒化物半導体素子５の模式断面図と同様である。
図４（ａ）に表すように、ゲート絶縁膜４０の主面上には、ストライプ状のソース電極４５及びドレイン電極５０がそれぞれ設けられている。ソース電極４５は、ドレイン電極５０に対して平行に設けられている。これら電極４５、５０の間には、ストライプ状のゲート電極２５がドレイン電極５０に対して略平行に設けられている。また、ゲート電極２５の下方には、ドレイン電極５０に対して平行にｐ型領域２０が設けられている。そして、このｐ型領域２０は、ソース電極４５にも複数のｐ型領域２０が延長して接続されている。この複数のｐ型領域２０は、等間隔Ｄで設けられている。
図４（ｂ）に表すように、ゲート電極２５の下方と、ゲート電極２５及びソース電極４５の間には、ｐ型領域２０が設けられた構造を有する。
本具体例によれば、このようにｐ型領域２０とソース電極４５を接続させることで、スイッチング時にｐ型領域２０に発生するホールを、速やかにソース電極４５へ充放電させることができる。ただし、ｐ型領域２０のストライプや延長パターンは、ゲート絶縁膜４０上に形成する開口パターンを適宜設計することで得られる。また、本具体例においても、前述した図１と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
図５（ａ）は、本実施形態に係る窒化物半導体素子の第４具体例の構造を表す模式平面図であり、図５（ｂ）は、Ｂ−Ｂ線に沿った模式断面図である。
ここで、図５はゲート電極２５の一部を削除した模式平面図である。また、図５（ａ）のＡ−Ａ線に沿った模式断面図は、前述した図１の窒化物半導体素子５の模式断面図と同様である。
本具体例の基本構造は、前述した図４と同様である。ただし、ゲート電極２５の下方に設けられたｐ型領域２０に対して垂直方向に位置するドレイン電極５０方向にも、複数のｐ型領域２０が延長した構造を有する。
また、図５（ｂ）に表すように、ソース電極４５とドレイン電極５０間の略中央からソース電極４５の間にｐ型領域２０が設けられた構造を有する。そして、ｐ型領域２０は、チャネル層１０からフィールド絶縁膜３５にかけて設けられている。
このように、ｐ型領域２０をドレイン方向にも延長させることで、短チャネル効果を抑制し、高電圧印加時のチャネルリークを抑制することが可能となる。これにより、実効的なチャネル長が短くなるので、チャネル抵抗の低減により、低オン抵抗が得られる。
ドレイン方向に延長したｐ型領域２０の距離を、Ｄ２とする。ドレイン方向に延びたｐ型領域２０は、ソース電極４５に平行方向に等間隔に設けられており、そのｐ型領域２０の間の距離をＤ３とする。この場合、距離Ｄ２を距離Ｄ３よりも大とすることで（Ｄ２＞Ｄ３）、ｐ型領域２０により遮蔽効果が得られる。本具体例においても、前述した図１と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
図６（ａ）は、本実施形態に係る窒化物半導体素子の第５具体例の構造を表す模式平面図であり、図６（ｂ）は、Ｂ−Ｂ線に沿った模式断面図である。ここで、図６（a）はゲート電極２５の一部を削除した模式平面図である。また、図６（ａ）のＡ−Ａ線に沿った模式断面図は、前述した図１（ａ）の窒化物半導体素子５の模式断面図と同様である。また、図６（ｂ）のＢ−Ｂ線に沿ったの模式断面図は、図４（ｂ）の窒化物半導体素子５の模式断面図と同様である。
本具体例の基本構造は、前述した図４と同様である。ただし、ソース電極４５に対して略平行なｐ型領域２０は、等間隔に分離した構造を有する。ここで、分離したｐ型領域２０間の間隔を距離ｂとする。また、分離したｐ型領域２０は、ソース電極４５に対して略平行方向には距離ｃを有し、ソース電極４５に対して略垂直方向には距離ａを有する。これらの距離関係は、距離ａが最も長く、距離ｃ、距離ｂの順に小さくなる（ａ＞ｃ＞ｂ）。
本具体例によれば、特に、距離ａを距離ｂより大とすることで（ａ＞ｂ）、チャネルリーク電流を抑制することができる。これは、ｐ型領域２０から延びた空乏層のポテンシャルバリアがドレイン電圧により押し下げられるのを抑制するからである。これにより、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
また、ｐ型領域２０の電子濃度を、例えば、シート濃度に換算して１×１０１３ｃｍ−２よりも高くした場合（Ｐ＋型領域）、ゲートしきい値電圧は、隣接するｐ型領域２０の間隔ｂにより制御することが可能となる。これにより、ｐ型領域２０の濃度を厳密に管理しなくても、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
図７（ａ）は、本実施形態に係る窒化物半導体素子の第６具体例の構造を表す模式平面図であり、図７（ｂ）は、模式平面図である。
本具体例の基本構造は、前述した図１と同様である。ただし、ゲート電極２５と、ゲート絶縁膜４０と、ゲート電極２５側のソース電極４５及びドレイン電極５０と、の主面上には、第２のフィールド絶縁膜６０が設けられている。この第２のフィールド絶縁膜６０の上に、ソース電極４５に接続された第２のフィールドプレート電極６２が設けられた構造を有する。
ここで、第２のフィールドプレート電極６２とドレイン電極５０の最短距離をＬｆｐｄとする。フィールドプレート電極３０とドレイン電極５０の距離をＬｆｄとする。
このように、第２のフィールドプレート電極６２とドレイン電極５０の最短距離Ｌｆｐｄをフィールドプレート電極３０とドレイン電極５０の距離をＬｆｄよりも短くすることで（Ｌｆｄ＞Ｌｆｐｄ）、フィールドプレート電極３０のドレイン電極５０側端部に生じる電界集中を緩和することができる。これにより、高耐圧化させることができる。また、前述した図１と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
図８（ａ）は、本実施形態に係る窒化物半導体素子の第７具体例の構造を表す模式平面図であり、図８（ｂ）は、模式平面図である。
本具体例の基本構造は、前述した図７と同様である。ただし、第２のフィールド絶縁膜６０上に、ドレイン電極５０に接続された第３のフィールドプレート電極６４が設けられた構造を有する。ここで、第２のフィールドプレート電極６２と第３のフィールドプレート電極６４は、距離Ｄ６だけ離れて設けられている。
このように、第３のフィールドプレート電極６４を設けることで、ドレイン電極５０のゲート電極２５側の端部に生じる電界集中をさらに、緩和させることができる。これにより、高耐圧化させることができる。本具体例においても、前述した図１と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
図９（ａ）は、本実施形態に係る窒化物半導体素子の第８具体例の構造を表す模式平面図であり、図９（ｂ）は、模式平面図である。
図１０（ａ）〜（ｆ）は、図９の第８具体例の窒化物半導体素子の製造工程を表す工程断面図である。
図９（ａ）に表すように、本具体例の基本構造は、前述した図１と同様である。ただし、バリア層１５及びｐ型領域２０の上に、ゲート絶縁膜４０が設けられている。ゲート絶縁膜４０の上にはフィールド絶縁膜３５と、ゲート電極２５及びフィールドプレート電極３０がこの順に設けられている。ここで、ゲート電極の下方には、ゲート絶縁膜４０を介してｐ型領域２０が設けられた構造を有する。
本具体例においても、ゲート電極２５はＭＩＳ構造を有するので、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
このような構造は、図１０に表すような製造工程により形成することができる。すなわち、図１０（ａ）に表すように、チャネル層１０の上にバリア層１５が設けられている。このバリア層１５の上に、ＣＶＤ（Chemical Vapor Deposition）法やスパッタリング法を用いてゲート絶縁膜４０とフィールド絶縁膜３５をこの順に堆積する。その後、フィールド絶縁膜３５の上にレジストマスク５５を用いて所望なパターンを形成する。
そして、図１０（ｂ）に表すように、エッチングによりフィールド絶縁膜３５を開口する。この際、ゲート絶縁膜４０は、エッチングストップ層としての役割を有する。したがって、フィールド絶縁膜３５のエッチング速度は、ゲート絶縁膜４０よりも高いことが好ましい。
続いて、図１０（ｃ）に表すように、レジストマスクの上から、例えば、イオン注入法を用いて不純物イオンを注入する。ここで、レジストマスクやフィールド絶縁膜３５は、フッ素イオンが注入されるのをブロックする役割を有する。そして、開口底部のゲート絶縁膜４０を介して、バリア層１５と２ＤＥＧ近傍のチャネル層１０にｐ型領域２０を形成する。
そして、レジストマスクを除去した後、図１０（ｄ）に表すように、開口したフィールド絶縁膜３５の周辺に、ゲート電極２５を形成する。
その後、図１０（ｅ）に表すように、ゲート電極２５を挟むようにバリア層１５の主面上にソース電極４５及びドレイン電極５０をそれぞれ設ける。これにより、図９に表した本具体例の窒化物半導体素子５が得られる。
また、本具体例によれば、フィールド絶縁膜３５とバリア層１５との間にゲート絶縁膜４０を設けることで、エッチングによりバリア層１５がダメージを受けるのを防ぐことができる。ちなみに、イオン注入法によりダメージを受けたゲート絶縁膜４０を、例えば、エッチングを用いて除去し、再度ゲート絶縁膜４０を再度堆積させた場合、前述した図３において、第１絶縁膜３６がゲート絶縁膜４０、第２絶縁膜３７がフィールド絶縁膜３５となる。本具体例においても、図１と同様の効果が得られる。
図１１（ａ）は、本実施形態に係る窒化物半導体素子の第９具体例の構造を表す模式平面図であり、図１１（ｂ）は、模式平面図である。
図１２（ａ）〜（ｆ）は、図１１の第９具体例の窒化物半導体素子の製造工程を表す工程断面図である。
図１１（ａ）に表すように、本具体例の基本構造は、前述した図１と同様である。ただし、ゲート電極２５の下方にリセス６５が設けられている。すなわち、バリア層１５に設けられたｐ型領域２０の厚みが、部分的に小さい構造を有する。ここで、リセス６５を設けないときのバリア層１５の膜厚は、例えば、約３０ナノメータである。
このように、リセスを設け、ｐ型領域２０の膜厚を低下させることで、ゲートしきい値電圧をさらにプラス側にシフトさせることができる。すなわち、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
ここで、ｐ型領域２０を形成しなくても、リセス６５により、例えば５ナノメータ程度の膜厚のバリア層１５を形成することができればノーマリーオフ特性が得られるはずである。しかし、実際にはこのような膜厚を作製することは極めて困難である。
これに対して、本具体例によれば、ゲート電極２５の下方にリセス６５を設けつつ、ｐ型領域２０を設けることで、ゲート絶縁膜４０とチャンネル層１０の間の厚みを５ナノメータ以上とすることができる。これにより、ゲートしきい値電圧を更に大きくプラス側にシフトさせることができ、低オン抵抗を保ちつつ、ノーマリーオフ特性が得られる。
本具体例の構造は、図１２に示す製造工程を用いて形成することができる。
すなわち、本具体例に用いることができる製造工程は図２とほぼ同様の工程である。しかし、図１２（ｃ）に表すように、開口底部に露出したバリア層１５に、例えば、ドライエッチングを行い、リセス６５を形成する。ここで、リセス６５底部のバリア層１５の膜厚を例えば、５ナノメータより大としてもよい。
その後、図１２（ｄ）に表すように、イオン注入法を用いてフッ素イオンを注入したり、プラズマ処理を用いてフッ素元素を含むガスを拡散させる。これにより、開口底部のバリア層１５及び２ＤＥＧ近傍のチャネル層１０にｐ型領域２０を選択的に形成する。
そして、図１２（ｅ）に表すように、フィールド絶縁膜３５及びｐ型領域２０の上に、ＣＶＤ法やスパッタリング法を用いてゲート絶縁膜４０を堆積する。その後、図１２（ｆ）に表すように、ｐ型領域２０の上方のゲート絶縁膜４０に、蒸着及びリフトオフによりゲート電極２５及びフィールドプレート電極３０を形成する。
図１２（ｇ）に表すように、ゲート電極２５を挟むようにバリア層１５の主面上にソース電極４５及びドレイン電極５０を、例えば、ＣＶＤ法やスパッタリング法を用いてそれぞれ形成する。これにより、本具体例の窒化物半導体素子５が得られる。また、リセス６５のエッチング深さは、ゲート絶縁膜４０の膜厚と同程度としてもよいが、これには限定されない。
図１３（ａ）は、本実施形態に係る窒化物半導体素子の第１０具体例の構造を表す模式平面図であり、図１３（ｂ）は、模式平面図である。
図１４（ａ）〜（ｆ）は、図１３の第１０具体例の窒化物半導体素子の製造工程を表す工程断面図である。
図１３（ａ）に表すように、本具体例の基本構造は、前述した図１と同様である。ただし、本具体例によれば、ゲート電極２５下方のゲート絶縁膜４０とバリア層１５の間には、例えば、窒化ガリウム（ＧａＮ）からなるｐ型領域２０を選択的に成長させた構造を有する。このｐ型領域２０は、後述するようにセルフアラインに形成することができる。バリア層１５をｎ型に形成すると、ゲートバイアスがゼロの状態でも、バリア層１５とｐ型領域２０との間に形成されたｐｎ接合のビルトインポテンシャルにより空乏層が伸びて、直下のチャネル層１の２ＤＥＧ領域を空乏化できる。つまり、このように、結晶成長したｐ型領域２０を用いても、前述した具体例と同様に、低オン抵抗を維持しつつノーマリーオフ特性が得られる。
本具体例の構造は、図１４に示す製造工程を用いて形成することができる。
すなわち、本具体例に用いることができる製造工程は、図２とほぼ同様の工程である。ただし、図１４（ｃ）に表すように、開口底部に露出したバリア層１５に、例えば、ＧａＮからなるｐ型領域２０を選択的にエピタキシャル成長させる。
その後、図１４（ｄ）に表すように、フィールド絶縁膜３５及びｐ型領域２０の上に、ゲート絶縁膜４０を堆積する。
そして、図１４（ｅ）に表すように、ｐ型領域２０の上方のゲート絶縁膜４０に、ゲート電極２５及びフィールドプレート電極３０を形成する。
図１４（ｇ）に表すように、ゲート電極２５を挟むようにバリア層１５の主面上にソース電極４５及びドレイン電極５０をそれぞれ形成する。本具体例においても、前述した図１と同様の効果が得られる。
ここで、本具体例のｐ型領域２０の材料として、ＧａＮを用いたが、本発明はこれには限定されず、ｐ型ドープ濃度を上げるために、窒化インジウムガリウム（ＩｎＧａＮ）を用いてもよい。また、本具体例では、ｐ型領域２０を選択的にエピタキシャル成長させたが、これには限定されない。
例えば、図１５に表すように、バリア層１５に選択的に形成されたリセス６５の底部に、例えば、ＧａＮからなるｐ型領域２０をエピタキシャル成長させてもよい。このようにしても、本実施形態と同様の効果が得られる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。これ以外にも当業者が容易に考え得る変形はすべて適用可能である。
例えば、本実施形態の窒化物半導体素子５を複数並列に配置して、連結配線させることで、図１６に表すように、例えば、「マルチフィンガー・タイプ」と呼ばれる半導体装置７０を形成できる。
図１６は、本実施形態の窒化物半導体素子を用いることができる半導体装置の模式平面図である。
ここで、Ａ−Ａ線に沿った模式断面図は、例えば、前述した図１（ａ）の模式断面図と同様である。
この半導体装置は、前述したようにゲート絶縁膜４０上にソース電極４５とゲート電極２５とドレイン電極５０がそれぞれ複数並列して設けられている。これらの電極はストライプ形状をしている。例えば、ソース電極４５の長軸方向に略垂直方向には、ソース電極４５を挟むようにゲート電極２５がそれぞれ設けられている。ゲート電極２５を挟んでソース電極４５と反対方向にはドレイン電極５０、ゲート電極２５、ソース電極４５、がこの順にそれぞれ、並列して設けられている。
そして、例えば、ドレイン電極５０の長手方向の端部には、例えば、ドレイン連結線８０が接続されている。ゲート電極２５やソース電極４５も同様に、それぞれゲート連結線８５やソース連結線９０が接続されている。これらの連結線は電極ごとに区別されている。ここで、隣接する窒化物半導体素子同士は、同じ電極による連結線を共有している。そして、各電極はそれぞれの連結線を介して各連結部、例えば、ドレイン連結部９５、ゲート連結部１００、ソース連結部１０５のそれぞれに接続された構造を有する。
このように、複数の本具体例の窒化物半導体素子を並列配置して連結配線させることにより、電流容量を増大させ、大電力信号を取り扱うことができる半導体装置７０が得られる。
また、本具体例には、支持基板を図示していないが、本具体例は支持基板材料に限定されるものではない。支持基板としては、例えば、サファイア、炭化珪素（ＳｉＣ）、ＳｉあるいはＧａＮなどの材料を用いても実施可能である。
また、本実施形態において、ＡｌＧａＮ／ＧａＮを組み合わせて説明したが、ＧａＮ／ＩｎＧａＮ、窒化アルミニウム（ＡｌＮ）／ＡｌＧａＮ、あるいは窒化硼素アルミニウム（ＢＡｌＮ）／ＧａＮなど窒化物半導体素子を組み合わせても、同様の効果が得られる。
本実施形態において、バリア層にアンドープＡｌＧａＮバリア層を用いて説明したが、ｎ型ＡｌＧａＮ層を用いても実施可能である。さらにまた、バリア層の上に、例えば、アンドープＧａＮあるいはｎ型ＧａＮからなるキャップ層など形成されていても実施可能である。
また、上述した各具体例が有する各要素は、可能な限りにおいて組み合わせることができ、これら組み合わせたものも本発明の要旨を含む限り本発明の範囲に包含される。
なお、本明細書において「窒化物半導体」とは、ＢｘＡｌｙＧａｚＩｎ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。また、導電型を制御するために添加される各種の不純物のいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
図１（ａ）は、本実施形態に係る窒化物半導体素子の第１具体例の構造を表す模式断面図であり、図１（ｂ）は、模式平面図である。 図２（ａ）〜（ｆ）は、図１の第１具体例の窒化物半導体素子の製造工程を表す工程断面図である。 図３（ａ）は、本実施形態に係る窒化物半導体素子の第２具体例の構造を表す模式断面図であり、図３（ｂ）は、模式平面図である。 図４（ａ）は、本実施形態に係る窒化物半導体素子の第３具体例の構造を表す模式平面図であり、図４（ｂ）は、Ｂ−Ｂ線に沿った模式断面図である。 図５（ａ）は、本実施形態に係る窒化物半導体素子の第４具体例の構造を表す模式平面図であり、図５（ｂ）は、Ｂ−Ｂ線に沿った模式断面図である。 図６（ａ）は、本実施形態に係る窒化物半導体素子の第５具体例の構造を表す模式平面図であり、図６（ｂ）は、Ｂ−Ｂ線に沿った模式断面図である。 図７（ａ）は、本実施形態に係る窒化物半導体素子の第６具体例の構造を表す模式平面図であり、図７（ｂ）は、模式平面図である。 図８（ａ）は、本実施形態に係る窒化物半導体素子の第７具体例の構造を表す模式平面図であり、図８（ｂ）は、模式平面図である。 図９（ａ）は、本実施形態に係る窒化物半導体素子の第８具体例の構造を表す模式平面図であり、図９（ｂ）は、模式平面図である。 図１０（ａ）〜（ｆ）は、図９の第８具体例の窒化物半導体素子の製造工程を表す工程断面図である。 図１１（ａ）は、本実施形態に係る窒化物半導体素子の第９具体例の構造を表す模式平面図であり、図１１（ｂ）は、模式平面図である。 図１２（ａ）〜（ｆ）は、図１１の第９具体例の窒化物半導体素子の製造工程を表す工程断面図である。 図１３（ａ）は、本実施形態に係る窒化物半導体素子の第１０具体例の構造を表す模式平面図であり、図１３（ｂ）は、模式平面図である。 図１４（ａ）〜（ｆ）は、図１３の第１０具体例の窒化物半導体素子の製造工程を表す工程断面図である。 図１５（ａ）は、本実施形態に係る窒化物半導体素子の第１１具体例の構造を表す模式平面図であり、図１５（ｂ）は、模式平面図である。 本実施形態の窒化物半導体素子を用いることができる半導体装置の模式平面図である。
符号の説明
５窒化物半導体素子、１０チャネル層、１５バリア層、２０ｐ型領域、２５ゲート電極、３０フィールドプレート電極、３５フィールド絶縁膜、３６第１絶縁膜、３７第２絶縁膜、４０ゲート絶縁膜、４５ソース電極、５０ドレイン電極、５５レジストマスク、６０第２のフィールド絶縁膜、６２第２のフィールドプレート電極、６４第３のフィールドプレート電極、６５リセス、７０半導体装置

Claims (4)

  1. アンドープの窒化物半導体からなる第１の半導体層と、
    前記第１の半導体層の上に設けられ、前記第１の半導体層よりもバンドギャップが広く、アンドープもしくはｎ型の窒化物半導体からなる第２の半導体層と、
    前記第２の半導体層に選択的に形成されたｐ型領域と、
    前記ｐ型領域の上に設けられたゲート絶縁膜と、
    前記ｐ型領域の周囲の前記第２の半導体層の上に設けられたフィールド絶縁膜と、
    前記ｐ型領域を挟んで第２の半導体層にそれぞれ接続された第１及び第２の主電極と、
    前記ゲート絶縁膜の上に設けられ、少なくともその一部が前記フィールド絶縁膜の上まで延在してなる制御電極と、
    を備え、
    前記ゲート絶縁膜は、前記フィールド絶縁膜の上に延在してなることを特徴とする窒化物半導体素子。
  2. 前記ｐ型領域は、前記第２の半導体層を貫通し、前記第１の半導体層に侵入していることを特徴とする請求項１記載の窒化物半導体素子。
  3. 前記フィールド絶縁膜は、複数の絶縁膜を積層してなることを特徴とする請求項１または２に記載の窒化物半導体素子。
  4. 前記ｐ型領域は、前記第１の主電極に接続されてなることを特徴とする請求項１〜３のいずれか１つに記載の窒化物半導体素子。
JP2006118085A 2006-04-21 2006-04-21 窒化物半導体素子 Active JP5065616B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006118085A JP5065616B2 (ja) 2006-04-21 2006-04-21 窒化物半導体素子
US11/738,116 US20070249119A1 (en) 2006-04-21 2007-04-20 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006118085A JP5065616B2 (ja) 2006-04-21 2006-04-21 窒化物半導体素子

Publications (2)

Publication Number Publication Date
JP2007294528A JP2007294528A (ja) 2007-11-08
JP5065616B2 true JP5065616B2 (ja) 2012-11-07

Family

ID=38619979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006118085A Active JP5065616B2 (ja) 2006-04-21 2006-04-21 窒化物半導体素子

Country Status (2)

Country Link
US (1) US20070249119A1 (ja)
JP (1) JP5065616B2 (ja)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP4695622B2 (ja) 2007-05-02 2011-06-08 株式会社東芝 半導体装置
US9647103B2 (en) * 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
JP5134378B2 (ja) * 2008-01-07 2013-01-30 シャープ株式会社 電界効果トランジスタ
JP5671100B2 (ja) * 2008-02-13 2015-02-18 株式会社東芝 半導体装置
JP5416399B2 (ja) 2008-02-13 2014-02-12 株式会社東芝 半導体装置
JP2009231395A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JPWO2009147774A1 (ja) * 2008-06-05 2011-10-20 パナソニック株式会社 半導体装置
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
JP5684574B2 (ja) * 2008-12-04 2015-03-11 ルネサスエレクトロニクス株式会社 半導体装置
JP5582378B2 (ja) * 2009-02-27 2014-09-03 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5530682B2 (ja) * 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
US9378965B2 (en) 2009-12-10 2016-06-28 Infineon Technologies Americas Corp. Highly conductive source/drain contacts in III-nitride transistors
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts
TWI421947B (zh) * 2010-11-12 2014-01-01 Univ Nat Chiao Tung 氮化鎵電晶體的製作方法
CN102569071B (zh) * 2010-12-15 2014-12-24 财团法人交大思源基金会 氮化镓晶体管的制作方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP5857415B2 (ja) * 2011-02-24 2016-02-10 富士通株式会社 半導体装置の製造方法
JP5709630B2 (ja) * 2011-04-22 2015-04-30 株式会社豊田中央研究所 半導体装置とその製造方法
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
JP2013048212A (ja) * 2011-07-28 2013-03-07 Sony Corp 半導体装置および半導体装置の製造方法
JP5985162B2 (ja) * 2011-08-15 2016-09-06 富士電機株式会社 窒化物系半導体装置
JP5782947B2 (ja) 2011-09-15 2015-09-24 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US9263533B2 (en) * 2011-09-19 2016-02-16 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor including a channel with a plurality of adjacent sections
US9748362B2 (en) * 2011-09-19 2017-08-29 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor with channel having multiple adjacent sections
JP5784441B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
KR101843192B1 (ko) * 2011-09-30 2018-03-29 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
JP5306438B2 (ja) * 2011-11-14 2013-10-02 シャープ株式会社 電界効果トランジスタおよびその製造方法
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US20130328061A1 (en) * 2012-06-07 2013-12-12 Hrl Laboratories, Llc. Normally-off gallium nitride transistor with insulating gate and method of making the same
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8823059B2 (en) 2012-09-27 2014-09-02 Intel Corporation Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
US9099490B2 (en) * 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
JP6245559B2 (ja) * 2012-10-11 2017-12-13 ローム株式会社 窒化物半導体装置およびその製造方法
JP6126354B2 (ja) * 2012-10-31 2017-05-10 株式会社東芝 半導体装置及びその製造方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
JP2014197644A (ja) * 2013-03-29 2014-10-16 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
FR3005202B1 (fr) * 2013-04-30 2016-10-14 Commissariat Energie Atomique Procede de formation d'une zone implantee pour un transistor a heterojonction de type normalement bloque
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
TWI555209B (zh) * 2013-07-29 2016-10-21 高效電源轉換公司 具有降低的輸出電容之氮化鎵裝置及其製法
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP6280434B2 (ja) * 2014-04-28 2018-02-14 株式会社豊田中央研究所 窒化物半導体を利用する絶縁ゲート型の電界効果トランジスタ
WO2015171873A1 (en) * 2014-05-07 2015-11-12 Cambridge Electronics, Inc. Transistor structure having buried island regions
JP2015220430A (ja) * 2014-05-21 2015-12-07 シャープ株式会社 電界効果トランジスタ
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
JP2016171162A (ja) 2015-03-12 2016-09-23 株式会社東芝 半導体装置
JP6544196B2 (ja) * 2015-10-23 2019-07-17 株式会社豊田中央研究所 窒化物半導体装置
JP2017092083A (ja) 2015-11-02 2017-05-25 富士通株式会社 化合物半導体装置及びその製造方法
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
TWI618244B (zh) * 2017-06-06 2018-03-11 Huang Zhi Shu N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
JP6767411B2 (ja) 2018-03-06 2020-10-14 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6762977B2 (ja) * 2018-03-06 2020-09-30 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
US11316038B2 (en) * 2018-11-20 2022-04-26 Stmicroelectronics S.R.L. HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
CN114747018A (zh) * 2019-12-03 2022-07-12 剑桥电子有限公司 具有改进的漏极接近区域的iii族氮化物晶体管
US11876118B2 (en) * 2020-02-14 2024-01-16 Vanguard International Semiconductor Corporation Semiconductor structure with gate metal layer
WO2021207878A1 (en) * 2020-04-13 2021-10-21 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
US20220376070A1 (en) * 2020-06-30 2022-11-24 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
JP2022145319A (ja) 2021-03-19 2022-10-04 株式会社東芝 半導体装置
CN113594226B (zh) * 2021-07-07 2024-01-23 西安电子科技大学 一种基于平面纳米线沟道的高线性hemt器件及制备方法
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JP3416532B2 (ja) * 1998-06-15 2003-06-16 富士通カンタムデバイス株式会社 化合物半導体装置及びその製造方法
JP4850993B2 (ja) * 2000-01-25 2012-01-11 古河電気工業株式会社 半導体装置およびその製造方法
JP4865189B2 (ja) * 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7217960B2 (en) * 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
TW200715570A (en) * 2005-09-07 2007-04-16 Cree Inc Robust transistors with fluorine treatment
US8114717B2 (en) * 2005-11-15 2012-02-14 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices

Also Published As

Publication number Publication date
JP2007294528A (ja) 2007-11-08
US20070249119A1 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
JP5065616B2 (ja) 窒化物半導体素子
JP6439789B2 (ja) 電界効果トランジスタ
JP4592938B2 (ja) 半導体装置
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
US8129748B2 (en) Nitride semiconductor device and method for fabricating the same
CN108028273B (zh) 半导体装置和制造半导体装置的方法
US8823061B2 (en) Semiconductor device
US20140209922A1 (en) Semiconductor device
JP5668085B2 (ja) セグメント化ゲートを有するパワートランジスタ
US11908927B2 (en) Nitride semiconductor device
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP7513595B2 (ja) 窒化物半導体装置およびその製造方法
KR20120016046A (ko) 역확산 억제 구조
JP2008277640A (ja) 窒化物半導体素子
JP2010206020A (ja) 半導体装置
CN105742360A (zh) 半导体器件及其制造方法
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
US20110204380A1 (en) Nitride-based fet
JP2008016588A (ja) ＧａＮ系半導体素子
KR20190112526A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
WO2019097813A1 (ja) 窒化物半導体装置
JP2013239735A (ja) 電界効果トランジスタ
JP2011066464A (ja) 電界効果トランジスタ
JP6639260B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R151 Written notification of patent or utility model registration

Ref document number: 5065616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3