Nothing Special   »   [go: up one dir, main page]

JP4823396B2 - 半導体パッケージおよび当該半導体パッケージの実装構造 - Google Patents

半導体パッケージおよび当該半導体パッケージの実装構造 Download PDF

Info

Publication number
JP4823396B2
JP4823396B2 JP2011519300A JP2011519300A JP4823396B2 JP 4823396 B2 JP4823396 B2 JP 4823396B2 JP 2011519300 A JP2011519300 A JP 2011519300A JP 2011519300 A JP2011519300 A JP 2011519300A JP 4823396 B2 JP4823396 B2 JP 4823396B2
Authority
JP
Japan
Prior art keywords
wiring board
electrodes
semiconductor package
solder
motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011519300A
Other languages
English (en)
Other versions
JPWO2010150297A1 (ja
Inventor
恒夫 濱口
勢 杉浦
博夫 坂本
政樹 岩田
隆史 白瀬
貴士 岡室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP4823396B2 publication Critical patent/JP4823396B2/ja
Publication of JPWO2010150297A1 publication Critical patent/JPWO2010150297A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は、半導体素子を収容する凹部とはんだ接合用の側面電極とを備えた半導体パッケージおよびその実装構造に関するものである。
従来の半導体パッケージとして、例えばSOP（Small Outline Package）やQFP (Quad Flat Package) のような、パッケージ配線板の外側側面に外部接続用のリードが設けられ、このワイヤをマザーボードに設けられた電極へはんだ接合することにより、マザーボードに実装されるものがある（例えば、特許文献１、非特許文献１）。しかし、このような半導体パッケージは、はんだ接合部の観察が容易だが、マザーボードへの実装面積が大きくなるという問題がある。
そこで、はんだ接合部の観察が容易で、かつマザーボードへの実装面積を小さくできるようにした従来の半導体パッケージとして、パッケージ配線板の外側側面と底面（マザーボードへの実装面）とに電極（以下、「側面電極」）が一体的に形成されたものがある（例えば、特許文献２）。かかる半導体パッケージは、パッケージ配線板に設けられた側面電極とマザーボードに設けられた電極との間をはんだが濡れ広がった状態で、マザーボードに実装される。
かかる従来の側面電極を備えたパッケージ配線板は、半導体素子を収容するための凹部を有するセラミック多層構造からなる。そして、このパッケージ配線板の凹部は、複数枚のセラミックグリーンシートのうち少なくとも一枚のシートに開口を形成した後、前記複数枚のセラミックグリーンシートを積層し、高温で焼成することによって形成される。このとき、パッケージ配線板の平面方向の熱膨張係数は約７×10-6 1/Kとなる。ここで、「平面方向」とは、パッケージ配線板の実装面に平行な方向を意味する。一方、マザーボードが一般的なガラスエポキシ・プリント配線板である場合、その平面方向の熱膨張係数は約１６×10-6 1/Kとなる。したがって、両者の平面方向の熱膨張係数が大きく異なるために、温度の上昇・下降が繰返されるような環境下では、パッケージ配線板とマザーボードとの間のはんだ接合部においてひずみが増大し、クラックが生じやすいという問題がある。
特許文献２には、パッケージ配線板とマザーボードとの間のはんだ接着強度を改善し、はんだ接合部の信頼性を向上するために、スペーサーを含有させたはんだペーストを使用してはんだ接合を行う技術が開示されている。
特開平９−３２６５４５号公報（段落0003、段落0004、図６） 特開２００７−２００９９７号公報（段落0019、段落0020、図１）
「エレクトロニクス実装技術基礎講座」、第４巻 、第158頁、1997年、（株）工業調査会
しかし、特許文献２に開示されたはんだ接合方法では、スペーサー入りのはんだペーストを使用するため、半導体パッケージの小型化に伴うはんだ接合面積の縮小化によって、充分な接着強度が得られず、依然としてはんだ接合部にクラックが生じるという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、半導体素子を収容する凹部とはんだ接合用の側面電極とを備えた半導体パッケージのはんだ接合信頼性を向上することを目的とする。
本発明にかかる半導体パッケージは、半導体素子が収容される素子収容用凹部を上面に有するパッケージ配線板と、前記パッケージ配線板の外側側面に設けられるとともに、マザーボードに設けられた複数のマザーボード側電極とはんだ接合される複数の側面電極と、前記素子収容用凹部の底面に固定された半導体素子と、前記素子収容用凹部の底面に設けられるとともに、前記半導体素子及び前記側面電極と電気的に接続された素子用電極とを備え、前記パッケージ配線板は、織布と樹脂接着剤層とを交互に積層した多層構造からなり、前記樹脂接着剤層は、樹脂接着剤に無機フィラー粒子を含有させたものからなることを特徴とする。
また、本発明にかかる半導体パッケージの実装構造は、上記半導体パッケージと、前記半導体パッケージが実装されたマザーボードと、前記マザーボードの表面に設けられるとともに、前記複数の側面電極とはんだにより接合される複数のマザーボード側電極とを備え、前記複数の側面電極及び前記複数のマザーボード側電極は、前記複数の側面電極からの延長面が前記複数のマザーボード側電極と交差する位置に配置され、前記はんだは、前記複数のマザーボード側電極の上面と前記複数の側面電極との間を濡れ広がっていることを特徴とする。
本発明によれば、パッケージ配線板が織布と樹脂接着剤層とを交互に積層した多層構造からなるとともに、樹脂接着剤層に無機フィラー粒子を含有させることにより、温度の上昇・下降が繰返されるような環境下においてはんだ接合部でのクラックの発生を抑制し、はんだ接合信頼性を向上することができる。
本発明の実施の形態１における半導体パッケージ１の実装構造の斜視図である。 図１の半導体パッケージ１の斜視図である。 図１のA-A断面図である。 図３の長鎖線で囲った部分の配線板２の断面拡大図である。 本発明の実施の形態１における配線板２の積層方向の熱膨張係数とはんだ９の相当塑性ひずみとの関係を表すグラフである。 本発明の実施の形態１における配線板２の樹脂接着剤層２２のシリカ粒子含有率と配線板２の積層方向の熱膨張係数との関係を表すグラフである。 本発明の実施の形態１における半導体パッケージ１の他の実装構造の例を示す断面図である。 本発明の実施の形態１における他の半導体パッケージ１の例を示す断面図である。 本発明の実施の形態２における半導体パッケージの実装構造の断面図である。 本発明の実施の形態３における半導体パッケージの実装構造の断面図である。 本発明の実施の形態４における半導体パッケージの実装構造の断面図である。 本発明の実施の形態５における半導体パッケージの実装構造の断面図である。 本発明の実施の形態６における光半導体モジュール斜視図である。 図１３のB-B断面図である。
実施の形態１．
本発明にかかる実施の形態１を、図１〜図８を参照して説明する。図１は本発明の実施の形態１における半導体パッケージの実装構造の斜視図、図２は図１に示す半導体パッケージ１の斜視図、図３は図１に示す半導体パッケージの実装構造のA-A断面図である。
図１〜図３に示すように、半導体パッケージ１は、配線板２、半導体素子３、素子用電極５、及び側面電極７を備えている。略直方体の外形を有する配線板２は、図示しない導電体により内部配線されており、多層構造からなる。また、配線板２は、はんだ接合によりマザーボード１０に実装され、その実装面（底面）と反対側の面（上面）には、半導体素子３を収容するための素子収容用凹部２aが形成されている。素子収容用凹部２aは平面方向に矩形状である。ここで、「平面方向」とは、図１のＸＹ平面の方向で示されるように、パッケージ配線板の実装面に平行な方向を意味する。半導体素子３は、接着剤６により素子収容用凹部２aの底面２a_BASEに接着固定されており、素子収容用凹部２aの底面２a_BASEに設けられた素子用電極５とワイヤ４を介して電気的に接続されている。配線板２に内部配線に用いられる導電体及び素子用電極５の材料は、銅である。なお、配線板２および素子収容用凹部２aの形状は、本実施の形態のものに限定されない。
配線板２の一対の対向する外側側面には、底面から上面近傍まで延在する複数の半円柱形状の電極用凹部２bが形成されている。電極用凹部２bは、配線板２の底面のみ貫通し、上面を貫通しないように形成されている。なお、電極用凹部２bは、配線板２の底面および上面を貫通するように形成してもよい。また、側面電極７が配線板２に設けられる配置としては、図１に示すように側面電極７の側部７aが配線板２の一対の互いに対向する外側側面に設けられる場合に限定されず、全ての外側側面に設けられてもよい。
側面電極７は、配線板２の各電極用凹部２bに設けられた側部７aと、配線板２の底面に設けられた７bとからなる。そして、側面電極７は、配線板２の外周面に銅−ニッケル−金のメッキを施すことにより、配線板２に結合して形成される。このように側面電極７が底部７bを有することで、側面電極７が配線板２から剥離するのを抑制することができる。また、側面電極７は、配線板２の内部配線を介して素子用電極５と電気的に接続されている。
半導体パッケージ１が実装されるマザーボード１０は、ガラスエポキシ・プリント配線板である。マザーボード１０の表面には、複数の側面電極７に対応する複数のマザーボード側電極８が設けられている。半導体パッケージ１は、この側面電極７とマザーボード側電極８との間をはんだ接合されることにより、マザーボード１０に電気的かつ機械的に接続される。はんだ９の材料としては、鉛フリーはんだが好ましく、例えば、Sn-3Ag-0.5Cu、SnAgなどがある。
側面電極７とマザーボード側電極８は、側面電極７の側部７aからの延長面（図３の点線）と交差する位置に配置されている。言い換えれば、両者は、図３のように平面方向から見たときに、マザーボード側電極８の両端が、側面電極７の側部７aからの延長面をまたぐ位置に配置されている。このように両者が配置されることで、表面実装によるはんだ接合や、レーザ、ランプ、ホットエアなどの加熱方法によるはんだ接合において、はんだ９は、マザーボード側電極８の上面と側面電極７の底部７bおよび側部７aとの間を濡れ広がる。この実装構造により、例えば特許文献１のようにパッケージ配線板の外側側面にリード線が設けられた場合と比べて、はんだ接合状態の観察が容易になるとともに、半導体パッケージ１のマザーボード１０への実装面積を少なくすることができる。
配線板２の構成について、図４を参照して詳述する。図４は、図３に示す長鎖線で囲った部分における配線板２の断面拡大図である。配線板２は、織布２１と樹脂接着剤層２２とを交互に積層した多層構造からなる。織布２１の材料はその厚さ方向（図１に示すＺ軸方向）の熱膨張係数が約1×10-6〜10×10-6 1/Kのものが好ましく、例えば、ガラス織布、アラミド織布などの樹脂織布がある。一方、樹脂接着剤層２２の樹脂接着剤の材料としては、エポキシ系樹脂、フェノール系樹脂、ポリイミド系樹脂などがある。特に、織布２１の材料をガラス織布とし、樹脂接着材層２２の樹脂接着剤の材料をエポキシ系樹脂とすることにより、ガラスエポキシ・プリント配線板で構成されたマザーボードと平面方向の熱膨張係数を整合させることができる。
この配線板２の素子収容用凹部２aは、従来のセラミック多層構造からなる配線板の凹部とは異なり、予め織布２１と樹脂接着剤層２２とを交互に積層した多層構造からなる配線板を形成した後、実装面（底面）と反対の面（上面）を削りだすことにより形成される。これによって、積層時に凹部を形成する場合にみられた樹脂接着材層２２の樹脂接着剤が、素子収容用凹部２aの内部へ流入することを防ぐことができる。
樹脂接着剤層２２には無機フィラー粒子が含有される。無機フィラー粒子の材料としては、熱膨張係数が低い無機物質であればよく、例えばシリカ(SiO2)粒子、セラミック粒子などがある。特に、シリカ粒子は低コストで、かつ所望の大きさに製造することが容易であるため、最適な材料である。
本発明の発明者は、無機フィラー粒子の含有率の好ましい範囲を、つぎのように求めた。以下、図５および図６を参照して説明する。図５は配線板２の積層方向の熱膨張係数とはんだ９の相当塑性ひずみとの関係を表すグラフ、図６は樹脂接着剤層２２のシリカ粒子含有率と配線板２の積層方向の熱膨張係数との関係を実験で求めたグラフである。
図５の各プロット点は、ANSYSという解析ソフトウェアを用いて求めた計算値である。この解析では、はんだ９およびマザーボード１０の面方向の熱膨張係数およびヤング率を、それぞれ以下の表のように設定した。
Figure 0004823396
図５における「配線板２の積層方向の熱膨張係数」は、図６に示される関係に基づいてシリカ粒子含有率を調整することにより、所望の値を得ることができる。また、図５における「相当塑性ひずみ」とは、相当ひずみの弾性分を除いた塑性分であり、その値が高いほどはんだ接合部のクラックがより発生しやすいことを意味する。相当ひずみ(ε)は、ε1、ε2、ε3を主ひずみとすると、以下の式で表される。
Figure 0004823396
本発明の発明者は、125℃〜−40℃の温度サイクルを繰返す実験を、配線板２の積層方向の熱膨張係数を約60×10-6 1/Kに設定して行った。なお、この実験では、配線板２の織布２１の材料をガラス織布、樹脂接着材層２２の樹脂接着剤の材料をエポキシ系樹脂とし、樹脂接着剤層２２におけるシリカ粒子の含有率は0重量％とした。さらに、側面電極７は銅−ニッケル−金のメッキとし、はんだ９の材料はSn-3Ag-0.5Cuとし、マザーボード１０はガラスエポキシ・プリント配線板とした。この実験を行った結果、温度サイクルを約300回繰り返すことにより、はんだ９中、側面電極７の側部７aの下方近傍にてクラックが生じた。この実験結果から分かるように、配線板２をマザーボード１０と同じ材料（シリカ粒子含有率0重量%のガラスエポキシ）で構成することにより、平面方向の熱膨張係数をマザーボード１０と整合させても、高いはんだ接合信頼性を得ることができないことがわかった。
一方、同様の温度サイクル実験を、配線板２の積層方向の熱膨張係数を約28×10-6 1/Kに設定して行った。この場合、樹脂接着剤層２２におけるシリカ粒子の含有率は約55重量％とした。この実験を行った結果、温度サイクルを約1000回繰り返してもはんだ９にクラックが生じなかった。このとき、図５から分かるように、はんだ９の相当塑性ひずみは約0.0004となる。さらに、図５から分かるように、配線板２の熱膨張係数が約15×10-6〜40×10-6 1/Kの範囲内である場合は、はんだ９の相当塑性ひずみが約0.0004となる。以上から、本発明の発明者は、配線板２の積層方向の熱膨張係数が約15×10-6〜40×10-6 1/Kである場合を、高いはんだ接合信頼性を得ることができる範囲と判断した。
配線板２の積層方向の熱膨張係数を約15×10-6〜40×10-6 1/Kと設定するために必要なシリカ粒子含有率は、図６のグラフに基づいて求めることができる。図６の各プロット点は、実験値である。この実験では、配線板２の織布２１の材料をガラス織布、樹脂接着材層２２の樹脂接着剤の材料をエポキシ系樹脂、樹脂接着材層２２の無機フィラー粒子の材料をシリカ粒子とした。
図６から分かるように、樹脂接着剤層２２におけるシリカ粒子の含有率を約30〜80重量％に設定すれば、配線板２の積層方向の熱膨張係数を約15×10-6〜40×10-6 1/Kに設定することができる。なお、配線板２の積層方向の熱膨張係数が約15×10-6 1/Kであるときのシリカ粒子含有率として、80重量%という値は、外挿により求めた。以上より、無機フィラー粒子の含有率の好ましい範囲は、約30〜80重量％である。
本実施の形態では、側面電極７が底部７bを有する場合について説明したが、側面電極７は、少なくとも側部７aを有していればよい。側面電極７が側部７aのみからなる場合、図７に示されるように、配線板２の底面にまで延在する複数の側面電極７の端部が複数のマザーボード側電極８に接触するよう、半導体パッケージ１はマザーボード１０の表面に載置される。そして、はんだ９は半導体パッケージ１の側面電極７とマザーボード１０のマザーボード側電極８との間を濡れ広がる。
また、本実施の形態では、配線板２の織布２１、樹脂接着剤層２２の樹脂接着剤、および樹脂接着剤層２２の無機フィラー粒子が、すべての層において単一の材料・含有率である場合について説明したが、本発明の課題を解決することができる限り、これらの材料は層によって異なっていても良い。
また、本実施の形態では、配線板２の外側側面に電極用凹部２bが形成され、電極用凹部２bの内面に側面電極７の側部７aが設けられているが、図８のように、配線板２の外側側面に電極用凹部が形成されず、平坦な側面電極７の側部７aが設けられてもよい。
本実施の形態によれば、配線板２の樹脂接着剤層２２に無機フィラー粒子を含有させることにより、配線板２の積層方向（Ｚ軸方向）の熱膨張係数を調整することができる。これによって、側面電極７の側部７a近傍におけるはんだ９中のひずみを低減することができる。よって、温度の上昇・下降が繰返されるような環境下において、はんだ接合部でのクラックが発生するのを抑制することができる。
実施の形態２．
本発明にかかる実施の形態２を、図９を参照して説明する。図９は本発明の実施の形態２における半導体パッケージの実装構造の断面図である。なお、図３における部分と同一又は同等の部分については、同一の符号を付し、詳説を省略する。また、実施の形態２〜実施の形態６は、基本的に実施の形態１で説明した思想を前提とするものである。
側面電極７とマザーボード側電極８は、側面電極７の側部７aからの延長面（図９の点線）と交差する位置に配置されている。さらに、両者は、図９の２本の２点鎖線で示すように、底部７bの内側端面がマザーボード側電極８の内側端面より内側（配線板２の中心の近く）に位置するように配置されている。言い換えれば、両者は、配線板２を介して互いに対向する複数の側面電極７の底部７bの内側端面間の距離が、複数のマザーボード側電極８の内側端面間の距離よりも小さくなるように、配線板２、側面電極７、又はマザーボード側電極８の寸法および配置が設定される。
これによって、側面電極７とマザーボード側電極８との間をはんだ接合した場合、はんだ３９は、マザーボード側電極８の上面及び内側端面と側面電極７の底部７bおよび側部７aとの間を濡れ広がり、はんだ９の表面張力によって、配線板２の中心に向かって凸形状に突出する。
本実施の形態によれば、実施の形態１の効果に加え、はんだ３９がマザーボード側電極８の内側端面にまで濡れ広がり、はんだ９の表面張力によって、配線板２の中心に向かって凸形状に突出することにより、はんだ接合面積を増大することができる。これによって、はんだ３９中のひずみを低減することができる。よって、温度の上昇・下降が繰返されるような環境下において、はんだ接合部でのクラックが発生するのを抑制することができる。
実施の形態３．
本発明にかかる実施の形態３を、図１０を参照して説明する。図１０は本発明の実施の形態３における半導体パッケージの実装構造の断面図である。なお、図３における部分と同一又は同等の部分については、同一の符号を付し、詳説を省略する。
半導体パッケージ４１は、配線板４２、半導体素子３、素子用電極４５、及び側面電極７を備える。配線板４２は、実施の形態１の配線板２と同様、図示しない導電体により内部配線されており、織布と無機フィラー粒子を含有した樹脂接着剤層とを交互に積層して構成されている。また、配線板４２は、その上面には半導体素子３を収容するための素子収容用凹部４２aが形成されるとともに、一対の対向する外側側面には、底面から上面近傍まで延在する複数の電極用凹部４２bが形成されている。
素子収容用凹部４２aの内側側面４２a_SIDEには段差部４２cが設けられている。すなわち、素子収容用凹部４２aの段差部４２cより下側の水平断面積は、段差部４２cより上側の水平断面積より小さい。半導体素子３は接着剤６により素子収容用凹部４２aの底面４２a_BASEに固定されており、素子用電極４５は段差部４２cの上面に設けられている。段差部４２cは、半導体素子３の上面と略同じ高さに設けられている。そして、半導体素子３と素子用電極４５とはワイヤ４４を介して電気的に接続されており、素子用電極４５と側面電極７とは配線板４２の内部配線を介して電気的に接続されている。
本実施の形態によれば、実施の形態１の効果に加え、素子収容用凹部４２aの内側側面４２a_SIDEに段差部４２cを設けることにより、配線板４２の下角部の平面方向の断面積を増大することができる。これによって、配線板４２の変形を抑制することができ、はんだ９中のひずみを低減することができる。よって、温度の上昇・下降が繰返されるような環境下において、はんだ接合部でのクラックが発生するのを抑制することができる。また、段差部４２cを半導体素子３の上面と略同じ高さに設けることにより、半導体素子３と素子用電極４５との間を接続するワイヤ４４の長さを短くすることができる。これによって、ノイズの発生を抑制することができる。
実施の形態４．
本発明にかかる実施の形態４を、図１１を参照して説明する。図１１は本発明の実施の形態４における半導体パッケージの実装構造の断面図である。なお、図３における部分と同一又は同等の部分については、同一の符号を付し、詳説を省略する。
配線板２の上面には、素子収容用凹部２aの開口を覆う蓋５０が固定されている。蓋５０は、外形が素子収容用凹部２aの開口より大きな矩形状であり、素子収容用凹部２aの開口の全部を覆うように配線板２の上面に設けられた固定部５１によって固定されている。蓋５０は、配線板２の上部の変形を抑制する役割を有し、蓋５０の材料としては、プラスチック、ガラスなどがあり、固定部５１の材料としては、エポキシ樹脂等の熱硬化樹脂、ＵＶ硬化樹脂、熱可塑樹脂、はんだなどがある。
また、蓋５０の形状、面積、配置は、配線板２の上部の変形を抑制し得る限り、上記の場合に限定されない。例えば、上から見たときの横幅が素子収容用凹部２aの開口の横幅より長く、縦幅が素子収容用凹部２aの縦幅より短い、棒形状でもよい。また、固定部５１により固定する代わりに、配線板２と蓋５０とに、互いに嵌合するような形状を形成することにより、直接的に蓋５０を配線板２に固定するようにしてもよい。
本実施の形態によれば、実施の形態１の効果に加え、配線板２の上面に固定され素子収容用凹部２aの開口の一部又は全部を覆う蓋５０を設けることにより、配線板２の上部の変形を抑制することができ、はんだ９中のひずみを低減することができる。よって、温度の上昇・下降が繰返されるような環境下において、はんだ接合部でのクラックが発生するのを抑制することができる。また、蓋５０により素子収容用凹部２aを気密状態に封止するように開口の全部を覆うようにすることで、素子収容用凹部２aに塵が入るのを防止することができる。
実施の形態５．
本発明にかかる実施の形態５を、図１２を参照して説明する。図１２は本発明の実施の形態５における半導体パッケージの実装構造の断面図である。なお、図３における部分と同一又は同等の部分については、同一の符号を付し、詳説を省略する。
半導体素子３が収容された配線板２の素子収容用凹部２aに、樹脂６０を充填する。樹脂６０は、配線板２を固定し、変形を抑制する役割を有する。樹脂６０の材料として、シリコーンゲルやシリコーンゴムなどがある。また、樹脂６０は、配線板２の下部の変形を抑制するために、素子収容用凹部２aの底面２a_BASEと内側側面２a_SIDEと間の境界線近傍のみに設けられても良い。
本実施の形態によれば、実施の形態１の効果に加え、素子収容用凹部２aの一部又は全部に樹脂６０を充填することにより、配線板２の少なくとも下部の変形を抑制することができ、はんだ９中のひずみを低減することができる。よって、温度の上昇・下降が繰返されるような環境下において、はんだ接合部でのクラックが発生するのを抑制することができる。また、樹脂６０により素子収容用凹部２aを気密状態に封止することで、素子収容用凹部２aに塵が入るのを防止することができる。
実施の形態６．
本発明にかかる実施の形態６を、図１３及び図１４を参照して説明する。図１３は本発明の実施の形態６における光半導体モジュールの斜視図、図１４は本発明の実施の形態６における光半導体モジュールのB-B断面図である。なお、図３における部分と同一又は同等の部分については、同一の符号を付し、詳説を省略する。
光半導体モジュール７０は、マザーボード１０に光半導体パッケージ７１及び複数の電子部品７２が実装されたものである。複数の電子部品７２は、マザーボード１０の光半導体パッケージ７１を実装した面及びその反対側の面にはんだ接合により表面実装されている。光半導体パッケージ７１は、半導体パッケージ１の半導体素子３を発光半導体素子とし、配線板２の上面にレンズ７３を載置した構成となっている。
レンズ７３は、水平断面積が素子収容用凹部２aの開口の水平面積より大きく、素子収容用凹部２aの開口を塞ぐように配線板２の上面に載置された板部７３aと、半導体素子３と対向する位置に配置され板部７３aの配線板２への接触面と反対側の面に設けられた凸部７３bとからなる。凸部７３bは、板部７３aとの当接面が円形状であり、その表面が略半球状に盛り上がっている。しかし、レンズ７３はこのような形状のものに限定されない。半導体素子３から発光された光は、レンズ７３を通過して外部へ照射される。
本実施の形態によれば、実施の形態１の効果に加え、レンズ７３と半導体素子３との間の距離の変動を抑制することができる。これによって、発光特性が変化しない、品質のよい光半導体モジュールを得ることができる。
１、４１ 半導体パッケージ
２、４２ 配線板
２a、４２a 素子収容用凹部
２b、４２b 電極用凹部
２a_SIDE、４２a_SIDE 凹部の内側側面
２a_BASE、４２a_BASE 凹部の底面
３ 半導体素子
５、４５ 素子用電極
７ 側面電極
７a 側面電極の側部
７b 側面電極の底部
８ マザーボード側電極
９、３９ はんだ
１０ マザーボード
２１ 織布
２２ 樹脂接着剤層
４２c 段差部
５０ 蓋
６０ 樹脂
７０ 光半導体モジュール
７１ 光半導体パッケージ
７３ レンズ

Claims (9)

  1. 半導体素子が収容される素子収容用凹部を上面に有するパッケージ配線板と、
    前記パッケージ配線板の外側側面に設けられるとともに、マザーボードに設けられた複数のマザーボード側電極とはんだ接合される複数の側面電極と、
    前記素子収容用凹部の底面に固定された半導体素子と、
    前記素子収容用凹部の底面に設けられるとともに、前記半導体素子及び前記側面電極と電気的に接続された素子用電極とを備え、
    前記パッケージ配線板は、織布と樹脂接着剤層とを交互に積層した多層構造からなり、
    前記樹脂接着剤層は、樹脂接着剤に無機フィラー粒子を含有させたものからなる
    ことを特徴とする半導体パッケージ。
  2. 前記素子収容用凹部の内側側面には前記半導体素子の上面と同じ高さに段差部が設けられており、前記素子用電極は前記段差部の上面に設けられたことを特徴とする請求項１記載の半導体パッケージ。
  3. 前記パッケージ配線板の上面に固定されるとともに、前記素子収容用凹部の開口の一部又は全部を覆う蓋を備えた
    ことを特徴とする請求項１記載の半導体パッケージ。
  4. 前記素子収容用凹部の一部又は全部を樹脂で充填する
    ことを特徴とする請求項１記載の半導体パッケージ。
  5. 前記マザーボードはガラスエポキシ・プリント配線板であり、
    前記はんだは鉛フリーはんだであり、
    前記パッケージ配線板の積層方向の熱膨張係数が15×10-6〜40×10-6 1/Kである
    ことを特徴とする請求項１記載の半導体パッケージ。
  6. 前記マザーボードはガラスエポキシ・プリント配線板であり、
    前記はんだは鉛フリーはんだであり、
    前記樹脂接着剤層における前記無機フィラー粒子の含有率は30-80重量%である
    ことを特徴とする請求項１記載の半導体パッケージ。
  7. 請求項１〜６のいずれかに記載の半導体パッケージと、
    前記半導体パッケージが実装されたマザーボードと、
    前記マザーボードの表面に設けられるとともに、前記複数の側面電極とはんだにより接合される複数のマザーボード側電極とを備え、
    前記複数の側面電極及び前記複数のマザーボード側電極は、前記複数の側面電極からの延長面と交差する位置に配置され、
    前記はんだは、前記複数のマザーボード側電極の上面と前記複数の側面電極との間を濡れ広がっている
    ことを特徴とする半導体パッケージの実装構造。
  8. 前記複数の側面電極は、前記パッケージ配線板の外側側面に設けられた側部及び前記パッケージ配線板の底面に設けられた底部が一体的に形成されたものからなり、
    前記複数の側面電極及び前記複数のマザーボード側電極は、前記複数の側面電極の側部からの延長面が前記複数のマザーボード側電極と交差する位置に配置されるとともに、前記複数の側面電極の底部の内側端面が前記複数のマザーボード側電極の内側端面より内側に位置するように配置され、
    前記はんだは、前記複数のマザーボード側電極の上面及び内側端面と前記複数の側面電極との間を濡れ広がっている
    ことを特徴とする請求項７記載の半導体パッケージの実装構造。
  9. 前記パッケージ配線板の上面に載置されたレンズを備え、
    前記半導体素子は発光半導体素子である
    ことを特徴とする請求項７記載の半導体パッケージの実装構造。
JP2011519300A 2009-06-22 2009-06-22 半導体パッケージおよび当該半導体パッケージの実装構造 Active JP4823396B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/002813 WO2010150297A1 (ja) 2009-06-22 2009-06-22 半導体パッケージおよび当該半導体パッケージの実装構造

Publications (2)

Publication Number Publication Date
JP4823396B2 true JP4823396B2 (ja) 2011-11-24
JPWO2010150297A1 JPWO2010150297A1 (ja) 2012-12-06

Family

ID=43386098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011519300A Active JP4823396B2 (ja) 2009-06-22 2009-06-22 半導体パッケージおよび当該半導体パッケージの実装構造

Country Status (7)

Country Link
US (1) US20120091572A1 (ja)
EP (1) EP2447989B1 (ja)
JP (1) JP4823396B2 (ja)
KR (1) KR101341273B1 (ja)
CN (1) CN102460685B (ja)
HK (1) HK1167740A1 (ja)
WO (1) WO2010150297A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6224473B2 (ja) * 2014-02-03 2017-11-01 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6166194B2 (ja) * 2014-02-21 2017-07-19 京セラ株式会社 配線基板、電子装置および電子モジュール
TWI711357B (zh) * 2017-05-05 2020-11-21 乾坤科技股份有限公司 電子模塊與電路板
KR102185706B1 (ko) * 2017-11-08 2020-12-02 삼성전자주식회사 팬-아웃 반도체 패키지
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP7049141B2 (ja) * 2018-03-07 2022-04-06 新光電気工業株式会社 電子部品用パッケージとその製造方法
JP7267767B2 (ja) * 2019-02-20 2023-05-02 ローム株式会社 半導体装置および半導体装置の製造方法
KR102537005B1 (ko) 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
WO2020185021A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
CN113383413B (zh) 2019-03-29 2022-04-08 爱玻索立克公司 半导体用封装玻璃基板、半导体用封装基板及半导体装置
EP3905323B1 (en) * 2019-08-23 2024-08-14 Absolics Inc. Packaging substrate and semiconductor device comprising same
US12046549B2 (en) 2019-10-24 2024-07-23 Rohm Co., Ltd. Semiconductor device
EP4213197A1 (en) * 2022-01-12 2023-07-19 Nexperia B.V. A semiconductor package substrate made from non-metallic material and a method of manufacturing thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150211A (ja) * 1997-11-18 1999-06-02 Hitachi Cable Ltd ハイブリッドｉｃモジュール及びその製造方法
WO2001019145A1 (en) * 1999-09-06 2001-03-15 Suzuki Sogyo Co., Ltd. Substrate of circuit board

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954247A (ja) * 1982-09-21 1984-03-29 Nec Corp 電子部品
US4872825A (en) * 1984-05-23 1989-10-10 Ross Milton I Method and apparatus for making encapsulated electronic circuit devices
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JP3597913B2 (ja) * 1995-07-20 2004-12-08 松下電器産業株式会社 半導体装置とその実装方法
JP2000228451A (ja) * 1999-02-05 2000-08-15 Matsushita Electric Ind Co Ltd 電子部品
JP3795248B2 (ja) * 1999-03-19 2006-07-12 ローム株式会社 チップ型発光装置
JP3286917B2 (ja) * 1999-05-06 2002-05-27 株式会社村田製作所 電子部品用パッケージおよび電子部品
JP3414388B2 (ja) * 2000-06-12 2003-06-09 株式会社日立製作所 電子機器
JP4045781B2 (ja) * 2001-08-28 2008-02-13 松下電工株式会社 発光装置
JP4211359B2 (ja) * 2002-03-06 2009-01-21 日亜化学工業株式会社 半導体装置の製造方法
JP2007528120A (ja) * 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
JP2004140385A (ja) * 2003-11-17 2004-05-13 Kyocera Corp 多層配線基板
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP4698259B2 (ja) * 2005-03-16 2011-06-08 三洋電機株式会社 電子部品搭載用パッケージ及びパッケージ集合基板
KR101210800B1 (ko) * 2005-04-19 2012-12-10 가부시키가이샤 가네카 섬유-수지 복합체, 적층체 및 프린트 배선판, 및 프린트배선판의 제조 방법
JP2006303335A (ja) * 2005-04-25 2006-11-02 Sony Corp 電子部品搭載用基板及びそれを用いた電子装置
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP2007088155A (ja) * 2005-09-21 2007-04-05 Stanley Electric Co Ltd 表面実装型ｌｅｄ基板
JP2007200997A (ja) * 2006-01-24 2007-08-09 Epson Toyocom Corp 半田ペースト及び半田付け方法
EP2000833A4 (en) * 2006-03-24 2010-03-31 Ibiden Co Ltd PHOTOELECTRIC WIRING PANEL, OPTICAL COMMUNICATION DEVICE, AND METHOD OF MANUFACTURING OPTICAL COMMUNICATION DEVICE
US7631986B2 (en) * 2006-10-31 2009-12-15 Koninklijke Philips Electronics, N.V. Lighting device package
JP5048307B2 (ja) * 2006-11-13 2012-10-17 信越石英株式会社 複合織物及びプリント配線基板
US20090014746A1 (en) * 2007-07-11 2009-01-15 Ainissa Gweneth Ramirez Solder alloys
JP5345363B2 (ja) * 2008-06-24 2013-11-20 シャープ株式会社 発光装置
TWI381510B (zh) * 2008-10-07 2013-01-01 Advanced Semiconductor Eng 具有屏蔽蓋體之晶片封裝結構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150211A (ja) * 1997-11-18 1999-06-02 Hitachi Cable Ltd ハイブリッドｉｃモジュール及びその製造方法
WO2001019145A1 (en) * 1999-09-06 2001-03-15 Suzuki Sogyo Co., Ltd. Substrate of circuit board

Also Published As

Publication number Publication date
CN102460685A (zh) 2012-05-16
CN102460685B (zh) 2014-08-06
JPWO2010150297A1 (ja) 2012-12-06
KR101341273B1 (ko) 2013-12-12
EP2447989B1 (en) 2016-05-04
WO2010150297A1 (ja) 2010-12-29
EP2447989A4 (en) 2013-01-23
EP2447989A1 (en) 2012-05-02
HK1167740A1 (en) 2012-12-07
US20120091572A1 (en) 2012-04-19
KR20120023120A (ko) 2012-03-12

Similar Documents

Publication Publication Date Title
JP4823396B2 (ja) 半導体パッケージおよび当該半導体パッケージの実装構造
JP5933959B2 (ja) 半導体光学装置
JP2006303335A (ja) 電子部品搭載用基板及びそれを用いた電子装置
US20080180926A1 (en) Circuit module and circuit device including circuit module
JP2007019484A (ja) 積層型パッケージ
JP2007207802A (ja) 電子回路モジュールとその製造方法
KR20080026783A (ko) 적층형 반도체 패키지
KR101172678B1 (ko) 낮은 열팽창 계수를 갖는 인터포저의 연결구조 및 이를 채용한 패키지 부품
JP6998725B2 (ja) 基板積層体、および、撮像装置
JP2012156428A (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP6680875B2 (ja) エレクトロニクス部品のためのパッケージ、エレクトロニクス部品、およびエレクトロニクス装置
JP2007242908A (ja) 電子部品収納用セラミックパッケージ
JP2017034224A (ja) 電子モジュール
JP5705471B2 (ja) 光半導体素子収納用パッケージ、及び光半導体装置
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
JP4989929B2 (ja) 光半導体装置
WO2011108051A1 (ja) 半導体装置
JP6184106B2 (ja) 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
WO2012008233A1 (ja) 表面実装型発光装置、および表示ユニット
JP6092614B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP5773851B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2011222626A (ja) 半導体発光装置および発光素子パッケージ
JP2014140004A (ja) 電子部品搭載用基板、電子装置および電子装置の実装構造

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110906

R150 Certificate of patent or registration of utility model

Ref document number: 4823396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250