JP4844391B2 - 半導体装置並びに配線基板及びその製造方法 - Google Patents
半導体装置並びに配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP4844391B2 JP4844391B2 JP2006513703A JP2006513703A JP4844391B2 JP 4844391 B2 JP4844391 B2 JP 4844391B2 JP 2006513703 A JP2006513703 A JP 2006513703A JP 2006513703 A JP2006513703 A JP 2006513703A JP 4844391 B2 JP4844391 B2 JP 4844391B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring portion
- semiconductor chip
- thermal expansion
- expansion coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 179
- 238000004519 manufacturing process Methods 0.000 title description 21
- 239000000758 substrate Substances 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 16
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 67
- 239000010408 film Substances 0.000 description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 23
- 229910052802 copper Inorganic materials 0.000 description 23
- 239000010949 copper Substances 0.000 description 23
- 238000007747 plating Methods 0.000 description 19
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000006089 photosensitive glass Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 2
- 229920006223 adhesive resin Polymers 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000003351 stiffener Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図1に示す半導体装置50は、本発明の半導体装置の参考例に相当するものであり、配線基板20に半導体チップ30が複数、フリップチップボンディングされている。ただし、同図においては、1つの半導体チップ30のみが現れている。
図2に示す半導体装置120は、本発明の半導体装置の第1実施例に相当するものであり、複数の半導体チップ30(ただし、同図においては1つの半導体チップ30のみが現れている。)に加えて、第2半導体チップ80及び受動部品100が配線基板70に実装されている。
図3に示す半導体装置140は、本発明の半導体装置の第2実施例に相当するものであり、複数の半導体チップ30(ただし、同図においては1つの半導体チップ30のみが現れている。)に加えて、受動部品100及び第3半導体チップ130が配線基板70に実装されている。
上述した半導体装置は、配線基板上に複数の半導体チップがフリップチップボンディングされているが、配線基板上に1つの半導体チップがフリップチップボンディングされたものであってもよい。この少なくとも1つの半導体チップ以外の素子を配線基板上に実装するか否かは適宜選択可能である。半導体チップ以外の素子を配線基板上に実装する場合、どのような素子を実装するかは、製造しようとする半導体装置に求められる機能、性能等に応じて適宜選定される。
上述した配線基板における第1配線部と第2配線部とは、例えば、第2配線部を構成する基材上に第1配線部を形成し、その後に第2配線部を形成することによって一体化させることができる。また、第1配線部と第2配線部とを互いに別個に作製した後、これらを接着性樹脂を用いて接合することによっても一体化することができる。さらに、第1配線部を構成する層間絶縁膜を樹脂によって形成する場合には、第1配線部と第2配線部とを互いに別個に作製した後に第1配線部上に第2配線部を載せ、必要に応じて第2配線部を第1配線部側に加圧しながら、前記層間絶縁膜を加温により軟化させた後に冷却することによっても、第1配線部と第2配線部とを一体化させることができる。
配線基板の製造方法について説明する。配線基板の製造方法は、複数の配線層と複数の外部接続バンプとを有する第1配線部を形成する工程と、少なくとも1つの半導体チップと接続可能な状態で複数の接続端子が配置された第2配線部を第1配線部の厚さ方向に一体的に形成する工程とを備えている。なお、接続端子が、第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなること、第1配線部と第2配線部とが、互いに対向する面の大きさが同等であること、第2配線部の熱膨張率が、第1配線部の熱膨張率よりも小さく、かつ、半導体チップの熱膨張率と同等であることは、上述した通りである。
配線基板の製造方法の第1実施例は、第2配線部用の基材における厚さ方向の一方の面に複数の凹部を形成して、これら複数の凹部を導電性材料で埋める第1工程と、第2配線部用の基材の一方の面上に、第1配線部の少なくとも一部を形成する第2工程と、第2配線部用の基材における厚さ方向の他方の面側からこの基材を薄肉化し、凹部を埋めている導電性材料を露出させることによりコンタクトプラグを形成して第2配線部を得る第3工程とを含む。なお、第2工程が第1配線部を形成する工程の属し、第1工程及び第3工程が第2配線部を形成する工程に属する。
第1工程では、第2配線部用のシリコン製基材(以下、単に「基材」という。)における厚さ方向の一方の面に複数の凹部を形成して、これら複数の凹部を導電性材料で埋める。上記の基材の厚さは、例えば100〜750μm程度の範囲内で適宜選定可能である。
第2工程では、基材200の前記一方の面上に、第1配線部の少なくとも一部を形成する。第1配線部は、例えば、いわゆるビルドアップ法によって形成することができる。
第3工程では、第2工程まで経た基材200(図5C参照)における厚さ方向の他方の面側からこの基材200を薄肉化して、第1工程で基材200に形成した凹部205を埋めている導電性材料(銅めっき層210)を露出させ、これによってコンタクトプラグを形成して第2配線部を得る。
配線基板の製造方法の参考例は、第2配線部用の基材における厚さ方向の一方の面上に第1配線部の少なくとも一部を形成する第1工程と、第2配線部用の基材における厚さ方向の他方の面側からこの基材を貫く複数の貫通孔を形成する第2工程と、これら複数の貫通孔を導電性材料で埋め、複数の貫通孔を埋めている導電性材料をコンタクトプラグに成形して第2配線部を得る第3工程とを含む。なお、第1工程が第1配線部を形成する工程の属し、第2工程及び第3工程が第2配線部を形成する工程に属する。
第1工程では、第2配線部用の基材における厚さ方向の一方の面上に第1配線部の少なくとも一部を形成する。第2配線部用の基材としてシリコン製の基材(以下、単に「基材」という。)を用いる場合には、第1配線部を形成しようとする側の表面に予め電気絶縁層を設けておくことが好ましい。
第2工程では、第1工程を経た基材300における厚さ方向の他方の面側から当該基材300を貫く複数の貫通孔を形成する。貫通孔の形成に先立って、必要に応じて基材300を薄肉化することができる。第1配線部330を形成する上述の第1工程では、剛性が比較的高い基材300を用いることが望まれるが、第2工程で形成する貫通孔は後述するコンタクトプラグを形成するためのものであるので、コンタクトプラグを精度よく形成するうえから、基材300は薄肉であることが好ましい。以下、第1工程で用いた基材300を薄肉化してから貫通孔を形成する場合を例にとり、説明する。
第3工程では、第2工程で形成した複数の貫通孔345それぞれを導電性材料で埋め、これら複数の貫通孔345を埋めている導電性材料をコンタクトプラグに成形して第2配線部を得る。
上述した第1実施例及び参考例のいずれの製造方法においても、第1配線部(ただし、外部接続バンプを除く。)の形成後に第2配線部を形成したが、第2配線部の形成後に第1配線部を形成することもできる。
Claims (3)
- 厚さ方向の一方の面に複数の接続端子が配置されると共に前記厚さ方向の他方の面に複数の外部接続バンプが配置された配線基板と、
前記接続端子に接続された少なくとも1つの半導体チップとを備え、
前記配線基板は、
複数の配線層と前記外部接続バンプとを有する第1配線部と、
前記第1配線部に電気的に接続されかつ前記第1配線部と厚さ方向に一体化された第2配線部と、
前記第2配線部における前記第1配線部側に形成された機能素子とを備え、
前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、
前記第1及び前記第2配線部は、互いに対向する面の大きさが同等であり、
前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、かつ、前記半導体チップの熱膨張率と同等であり、
前記半導体チップは、シリコンチップであり、
前記第2配線部は、シリコンからなる基材を有し、
前記コンタクトプラグは、前記基材に形成され、
前記機能素子は、薄膜プロセスにより形成されていることを特徴とする半導体装置。 - 複数の配線層と複数の外部接続バンプとを有する第1配線部と、
少なくとも1つの半導体チップと接続可能な状態で複数の接続端子が配置された第2配線部と、
前記第2配線部における前記第1配線部側に形成された機能素子とを備え、
前記第2配線部は、前記第1配線部に電気的に接続されかつ前記第1配線部と厚さ方向に一体化され、
前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、
前記第1及び前記第2配線部は、互いに対向する面の大きさが同等であり、
前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、かつ、前記半導体チップの熱膨張率と同等であり、
前記第2配線部は、シリコンからなる基材を有し、
前記コンタクトプラグは、前記基材に形成され、
前記機能素子は、薄膜プロセスにより形成されていることを特徴とする配線基板。 - 複数の配線層と複数の外部接続バンプとを有する第1配線部を形成する工程と、
少なくとも1つの半導体チップと接続可能な状態で複数の接続端子が配置された第2配線部を前記第1配線部の厚さ方向に一体的に形成する工程とを備え、
前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、
前記第1及び前記第2配線部は、互いに対向する面の大きさが同等であり、
前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく半導体チップの熱膨張率と同等であり、
前記第1配線部を形成する工程は、
前記第2配線部用のシリコンからなる基材における厚さ方向の一方の面上に、前記第1配線部の少なくとも一部を形成する工程を備え、
前記第2配線部を形成する工程は、
前記基材の前記一方の面に凹部を複数形成する工程と、
前記凹部を導電性材料で埋める工程と、
前記凹部を前記導電性材料で埋める工程と、前記第1配線部の少なくとも一部を形成する工程の前に、前記凹部が形成された面に薄膜プロセスにより機能素子を形成する工程と、
前記第1配線部の少なくとも一部を形成する前記工程の後に、前記基材における厚さ方向の他方の面側から前記基材を薄肉化し、前記凹部を埋めている前記導電性材料を露出させることにより前記コンタクトプラグを形成して前記第2配線部を得る工程と
を備えることを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006513703A JP4844391B2 (ja) | 2004-05-21 | 2005-05-18 | 半導体装置並びに配線基板及びその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152618 | 2004-05-21 | ||
JP2004152618 | 2004-05-21 | ||
PCT/JP2005/009061 WO2005114728A1 (ja) | 2004-05-21 | 2005-05-18 | 半導体装置並びに配線基板及びその製造方法 |
JP2006513703A JP4844391B2 (ja) | 2004-05-21 | 2005-05-18 | 半導体装置並びに配線基板及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011109574A Division JP5576334B2 (ja) | 2004-05-21 | 2011-05-16 | 半導体装置並びに配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005114728A1 JPWO2005114728A1 (ja) | 2008-07-31 |
JP4844391B2 true JP4844391B2 (ja) | 2011-12-28 |
Family
ID=35428618
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006513703A Active JP4844391B2 (ja) | 2004-05-21 | 2005-05-18 | 半導体装置並びに配線基板及びその製造方法 |
JP2011109574A Active JP5576334B2 (ja) | 2004-05-21 | 2011-05-16 | 半導体装置並びに配線基板及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011109574A Active JP5576334B2 (ja) | 2004-05-21 | 2011-05-16 | 半導体装置並びに配線基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7525189B2 (ja) |
JP (2) | JP4844391B2 (ja) |
CN (1) | CN100552926C (ja) |
WO (1) | WO2005114728A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7936060B2 (en) | 2009-04-29 | 2011-05-03 | International Business Machines Corporation | Reworkable electronic device assembly and method |
JP5801545B2 (ja) * | 2010-10-15 | 2015-10-28 | キヤノン株式会社 | 情報処理装置、その情報処理方法及びプログラム |
US8553420B2 (en) | 2010-10-19 | 2013-10-08 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
JP2012186374A (ja) * | 2011-03-07 | 2012-09-27 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
US8304881B1 (en) | 2011-04-21 | 2012-11-06 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US8633576B2 (en) | 2011-04-21 | 2014-01-21 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US8952516B2 (en) | 2011-04-21 | 2015-02-10 | Tessera, Inc. | Multiple die stacking for two or more die |
US9013033B2 (en) | 2011-04-21 | 2015-04-21 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US8928153B2 (en) | 2011-04-21 | 2015-01-06 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
JP5877673B2 (ja) | 2011-09-07 | 2016-03-08 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
GB2511233B (en) * | 2011-10-26 | 2015-06-24 | Murata Manufacturing Co | Variable capacitance element for wireless communication systems |
JP6433930B2 (ja) * | 2016-02-23 | 2018-12-05 | 太陽誘電株式会社 | 弾性波デバイス |
JP6619294B2 (ja) * | 2016-05-24 | 2019-12-11 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
EP3627814B1 (en) | 2017-05-18 | 2022-06-01 | Ningbo Sunny Opotech Co., Ltd. | Camera module and molded circuit board assembly thereof, array camera module and electronic device |
CN114967250A (zh) * | 2022-06-22 | 2022-08-30 | 南昌勤胜电子科技有限公司 | 一种液晶显示模组及液晶显示模组的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007248A (ja) * | 1999-06-25 | 2001-01-12 | Ibiden Co Ltd | パッケージ基板 |
JP2001185642A (ja) * | 1999-12-22 | 2001-07-06 | Sumitomo Metal Mining Co Ltd | 半導体実装用パッケージ基板 |
JP2002319658A (ja) * | 2001-04-20 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2003309209A (ja) * | 2002-04-16 | 2003-10-31 | Ngk Spark Plug Co Ltd | 配線基板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3761862B2 (ja) * | 1999-05-27 | 2006-03-29 | Hoya株式会社 | 両面配線板の製造方法 |
US6871396B2 (en) * | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
JP2003318322A (ja) * | 2002-04-25 | 2003-11-07 | Matsushita Electric Ind Co Ltd | インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法 |
JP2003347742A (ja) * | 2002-05-27 | 2003-12-05 | Hitachi Ltd | 多層回路基板とその製造法及び多層回路用基板並びに電子装置 |
CN100475004C (zh) * | 2003-05-23 | 2009-04-01 | 富士通株式会社 | 布线板制造方法 |
JP3897749B2 (ja) * | 2003-10-31 | 2007-03-28 | 沖電気工業株式会社 | 半導体装置 |
WO2005114729A1 (ja) * | 2004-05-21 | 2005-12-01 | Nec Corporation | 半導体装置及び配線基板 |
-
2005
- 2005-05-18 US US11/569,423 patent/US7525189B2/en active Active
- 2005-05-18 CN CNB2005800163883A patent/CN100552926C/zh active Active
- 2005-05-18 WO PCT/JP2005/009061 patent/WO2005114728A1/ja active Application Filing
- 2005-05-18 JP JP2006513703A patent/JP4844391B2/ja active Active
-
2011
- 2011-05-16 JP JP2011109574A patent/JP5576334B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007248A (ja) * | 1999-06-25 | 2001-01-12 | Ibiden Co Ltd | パッケージ基板 |
JP2001185642A (ja) * | 1999-12-22 | 2001-07-06 | Sumitomo Metal Mining Co Ltd | 半導体実装用パッケージ基板 |
JP2002319658A (ja) * | 2001-04-20 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2003309209A (ja) * | 2002-04-16 | 2003-10-31 | Ngk Spark Plug Co Ltd | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5576334B2 (ja) | 2014-08-20 |
CN1957464A (zh) | 2007-05-02 |
US20080001309A1 (en) | 2008-01-03 |
US7525189B2 (en) | 2009-04-28 |
JPWO2005114728A1 (ja) | 2008-07-31 |
CN100552926C (zh) | 2009-10-21 |
WO2005114728A1 (ja) | 2005-12-01 |
JP2011155310A (ja) | 2011-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5576334B2 (ja) | 半導体装置並びに配線基板及びその製造方法 | |
JP5099377B2 (ja) | 配線基板製造方法 | |
US7839649B2 (en) | Circuit board structure having embedded semiconductor element and fabrication method thereof | |
JP4937842B2 (ja) | 半導体装置およびその製造方法 | |
JP5248084B2 (ja) | シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置 | |
JP4979213B2 (ja) | 回路基板、回路基板の製造方法および回路装置 | |
US20070035020A1 (en) | Semiconductor Apparatus and Semiconductor Module | |
JP2012501077A (ja) | チップ・パッケージ相互作用安定性を高めるための応力緩和ギャップを含む半導体デバイス。 | |
US20110221071A1 (en) | Electronic device and manufacturing method of electronic device | |
JP2008160019A (ja) | 電子部品 | |
TWI651741B (zh) | 附電容器之半導體裝置 | |
JP4844392B2 (ja) | 半導体装置及び配線基板 | |
JP2008085362A (ja) | 半導体装置及び半導体モジュール | |
JP2006339232A (ja) | 回路基板およびその製造方法、半導体装置およびその製造方法 | |
WO2011148444A1 (ja) | 半導体装置及びその製造方法 | |
JP2005317704A (ja) | 半導体装置、配線基板および配線基板製造方法 | |
JP6712051B2 (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP2003124430A (ja) | 集積回路装置および集積回路用コンデンサ | |
JP2012134526A (ja) | 半導体装置 | |
JP2005317705A (ja) | 半導体装置、配線基板および配線基板の製造方法 | |
JP6450181B2 (ja) | 半導体装置 | |
JP5191688B2 (ja) | 半導体装置の製造方法 | |
JP5226111B2 (ja) | Icモジュール及びその製造方法、並びにicモジュールを用いる埋め込み印刷回路基板及びその製造方法 | |
WO2010022970A1 (en) | A semiconductor device including stress relaxation gaps for enhancing chip package interaction stability | |
JP2019054053A (ja) | 貫通配線を有する配線基板とその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4844391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |