JP4618339B2

JP4618339B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP4618339B2
Application number: JP2008161352A
Authority: JP
Inventors: 敬三熊谷; 隆廣島
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2008-06-20
Filing date: 2008-06-20
Publication date: 2011-01-26
Anticipated expiration: 2028-06-20
Also published as: US20090315523A1; KR20090132497A; US8193793B2; CN101610033B; JP2010004653A; EP2136462A1; CN101610033A

Description

本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータに関し、例えばＰＷＭ（パルス幅変調）制御モードとＰＦＭ（パルス周波数変調）制御モードとを備え負荷に流れる電流が少なくなった場合にＰＦＭ駆動を行なうＤＣ−ＤＣコンバータに適用して有効な技術に関する。

入力直流電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路を備えたＤＣ−ＤＣコンバータがある。

かかるスイッチング・レギュレータ方式ＤＣ−ＤＣコンバータにおいては、出力電圧を誤差アンプで検出してＰＷＭ（パルス幅変調）コンパレータまたはＰＦＭ（パルス周波数変調）コンパレータにフィードバックして、出力電圧が下がるとスイッチング素子のオン時間を長くし、出力電圧が上がるとスイッチング素子のオン時間を短くする制御が一般に行われている。

さらに、ＰＷＭ制御では、駆動パルスの周期（周波数）を一定にして負荷に応じてパルス幅を変化させるが、負荷が非常に軽くなった場合にも回路の特性から決まる最小パルス幅のパルスが出力される。また、負荷の変動幅が非常に大きい場合には、最小パルス幅のパルスで駆動しても出力電流が多すぎる場合が生じることがある。そこで、ＰＷＭコンパレータとＰＦＭコンパレータとを設け、通常はＰＷＭ制御を行い、負荷に流れる電流が少なくなった場合すなわち軽負荷時にはパルス幅が一定の固定パルスで駆動し周期を負荷に応じて変化させるＰＦＭ制御へ移行するようにしたＤＣ−ＤＣコンバータもある。このようなＤＣ／ＤＣコンバータに関する発明としては、例えば特許文献１や特許文献２に記載されているものがある。
特開２００６−１４９０６７号公報特開２００３−２１９６３７号公報

携帯電話機のような携帯電子機器においては、上記のようなＰＷＭ制御とＰＦＭ制御を切り替えて行うＤＣ−ＤＣコンバータを電源装置として適用した場合、本体部と表示部を折り畳んだ待機状態では消費電力が非常に少ないためＰＦＭ制御で動作する。この状態から表示部を開いた場合、表示部の点灯等により消費電力が多少増加するものの急に大きく消費電力が増加するものではない。しかし、続いて操作が行われて消費電力が増加する可能性が高い。そこで、機器としては、そのような操作に速やかに対応できるようにするため、電源装置をＰＦＭ制御モードからＰＷＭ制御モードへ予め移行しておくのが望ましい。

しかしながら、ＰＦＭ制御ではパルスの周期はＰＷＭ制御よりも長いがパルスの幅はＰＷＭ制御よりも広いため、出力電圧を検出する誤差アンプの出力が大きく変動する。そのため、上記のようなＰＦＭ制御からＰＷＭへの切替えを行なった場合、切替えのタイミングによっては出力電圧が大きく落ち込んでしまうおそれがあることが分かった。

具体的には、例えば図４に示すように、ＰＦＭ制御での駆動パルスが出力されてから比較的早いタイミングｔ１でＰＦＭからＰＷＭへの切替えが行なわれると、誤差アンプの出力Ｖerrorが充分に上昇していないため、ＰＷＭコンパレータに入力される波形信号（三角波）ＲＡＭＰが、誤差アンプの出力レベルに到達もしくは出力と交差するタイミングで、ＰＷＭ制御パルスを立ち下げる制御では、ＰＷＭ制御パルスがＰＦＭ制御パルスよりもかなり狭くなることがある。そのため、出力側の平滑コンデンサに充分な電荷を供給することができず、図４に符号Ａで示すように出力電圧Ｖｏｕｔが大きく落ち込んでしまい、出力電圧Ｖｏｕｔの変動が大きくなるというものである。

本発明は上記のような課題に着目してなされたもので、その目的とするところは、ＰＷＭ制御モードとＰＦＭ制御モードとを有し軽負荷時にＰＦＭ制御モードで駆動パルスを生成するようにしたＤＣ−ＤＣコンバータにおいて、ＰＦＭ制御からＰＷＭ制御への切替えの際に出力電圧が大きく落ち込むのを回避できる制御技術を提供することにある。

本発明は、上記目的を達成するため、電圧変換用のインダクタと、
直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる駆動用スイッチング素子と、
該駆動用スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流素子と、
出力電圧に応じた電圧を出力する誤差アンプと、該誤差アンプの出力と所定の周波数の波形信号とを比較するＰＷＭコンパレータおよび前記誤差アンプの出力と所定の参照電圧とを比較するＰＦＭコンパレータとを有し、前記ＰＷＭコンパレータおよびＰＦＭコンパレータの出力に基づいて前記駆動用スイッチング素子をオン、オフ制御する信号を生成するスイッチング制御回路と、
を備え、負荷が所定値よりも大きい場合には前記ＰＷＭコンパレータの出力に応じてＰＷＭ制御を行い、負荷が所定値よりも小さい場合には前記ＰＦＭコンパレータの出力に応じてＰＦＭ制御を行うＤＣ−ＤＣコンバータであって、
前記スイッチング制御回路は、ＰＦＭ制御時には前記誤差アンプの出力が所定の電圧以下とならないようにクランプするクランプ回路を有し、該クランプ回路により前記誤差アンプの出力がクランプされると該誤差アンプの出力と前記波形信号とを比較する前記ＰＷＭコンパレータから出力されるＰＷＭパルスが所定のパルス幅以下とならないよう規制するようにした。

上記のような構成を有するＤＣ−ＤＣコンバータによれば、ＰＦＭ制御からＰＷＭ制御に切り替える際にＰＷＭ制御パルスが狭くなって、出力電圧が大きく落ち込んで出力電圧の変動が大きくなるのを回避することができるようになる。

ここで、望ましくは、前記ＰＷＭコンパレータの出力または前記ＰＦＭコンパレータの出力の一方を選択的に伝達する切替え回路を備え、該切替え回路を切り替える制御信号によって前記ＰＦＭ制御が実行されている間だけ前記クランプ回路が動作するようにする。

これにより、クランプ回路の動作を制御する制御信号を生成する回路またはそのような制御信号を外部から入力するための外部端子を不要にすることができる。

前記クランプ回路は、前記誤差アンプの出力端子と電源電圧端子との間に接続されたトランジスタと、前記誤差アンプの出力電圧と所定の参照電圧とを入力とする差動増幅回路とを備え、前記差動増幅回路の出力によって前記トランジスタを制御して前記誤差アンプの出力を所定の電位にクランプするように構成するとよい。これにより、差動増幅回路の動作電流を遮断することで容易にクランプ回路の動作を停止させることができる。また、クランプ回路の動作を停止させることで消費電力を低減させることができる。

本発明に従うと、ＰＷＭ制御モードとＰＦＭ制御モードとを有し軽負荷時にＰＦＭ制御モードで駆動パルスを生成するようにしたＤＣ−ＤＣコンバータにおいて、ＰＦＭ制御からＰＷＭ制御への切替えの際に出力電圧が大きく落ち込むのを回避できるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す。

この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に電流を流すＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなるスイッチング素子としての駆動用トランジスタＳＷ１、ＮチャネルＭＯＳＦＥＴからなる整流用トランジスタＳＷ２、これらのスイッチングトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路２０、上記コイルＬ１の他方の端子と接地点との間に接続された平滑用コンデンサＣ１を備える。

特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する素子のうち、コイルＬ１および平滑用コンデンサＣ１以外の素子は半導体チップ上に形成され、制御回路２０およびスイッチングトランジスタＳＷ１，ＳＷ２は半導体集積回路（ＩＣ）として構成され、コイルＬ１およびコンデンサＣ１はこのＩＣに設けられている外部端子に外付け素子として接続されるようになっている。

この実施形態のＤＣ−ＤＣコンバータにおいては、トランジスタＳＷ１とＳＷ２を相補的にオン、オフさせるような駆動パルスがスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用トランジスタＳＷ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子へ向かう電流が流されて平滑用コンデンサＣ１が充電され、駆動用トランジスタＳＷ１がオフされると代わって整流用トランジスタＳＷ２がオンされ、このオンされたトランジスタＳＷ２を通してコイルＬ１に電流が流される。そして、ＳＷ１の制御端子（ゲート端子）に入力される駆動パルスのパルス幅が出力電圧と駆動用トランジスタＳＷ１の電流に応じて制御されることで、直流入力電圧Ｖｉｎを降圧した直流出力電圧Ｖoutが発生される。

スイッチング制御回路２０は、電圧フィードバック端子ＦＢと接地点との間に直列に接続され抵抗比で出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２と、このブリーダ抵抗Ｒ１，Ｒ２で分圧された電圧と参照電圧Ｖref1とを比較して電位差に応じた電圧を出力する誤差アンプ２１と、該誤差アンプ２１の出力が反転入力端子に入力されるＰＷＭコンパレータ２２およびＰＦＭコンパレータ２３と、鋸歯状の波形信号ＲＡＭＰを生成する波形生成回路２４とを有する。

また、スイッチング制御回路２０は、ＰＷＭコンパレータ２２またはＰＦＭコンパレータ２３の出力を選択する切替えスイッチ２５と、発振回路を備え１ＭＨｚのような周波数のクロックパルスφｃを生成し出力するクロック生成回路２６と、該クロックパルスφｃによってセット動作されるＲＳフリップフロップＦＦ１と、該フリップフロップＦＦ１の出力に応じて上記スイッチングトランジスタＳＷ１，ＳＷ２をオン、オフ制御するための信号を生成するロジック回路２７と、ロジック回路２７の出力に基づいてスイッチングトランジスタＳＷ１，ＳＷ２をオン、オフ駆動する信号を生成するドライバ２８ａ，２８ｂとを有する。

この実施形態では、上記切替えスイッチ２５によって選択されたＰＷＭコンパレータ２２またはＰＦＭコンパレータ２３の出力が、ＲＳフリップフロップＦＦ１に入力されるように構成されている。

上記ＰＷＭコンパレータ２２の非反転入力端子には、波形生成回路２４で生成された鋸歯状の波形信号ＲＡＭＰが入力され、波形信号ＲＡＭＰが誤差アンプ２１の出力レベルに達するとＰＷＭコンパレータ２２の出力Ｐpwmがハイレベルに変化する。また、ＰＦＭコンパレータ２３の非反転入力端子には、参照電圧Ｖref2が印加され、この参照電圧Ｖref2よりも誤差アンプ２１の出力Ｖerrorが高くなると、ＰＦＭコンパレータ２３の出力がハイレベルに変化するように構成されている。ＰＦＭコンパレータ２３の出力部に、誤差アンプ２１の出力Ｖerrorが参照電圧Ｖref2よりも高くなると、所定のパルス幅のＰＦＭパルスＰpfmを出力するワンショットパルス生成回路を設けるように構成しても良い。

上記切替えスイッチ２５は外部から入力される切替え制御信号ＣＮＴによって切り替えられ、ＰＷＭ制御モードではＰＷＭコンパレータ２２の出力Ｐpwmが切替えスイッチ２５を介してＲＳフリップフロップＦＦ１に供給されこれをリセットする。また、ＰＦＭ制御モードではＰＦＭコンパレータ２３の出力Ｐpfmが切替えスイッチ２５を介してＲＳフリップフロップＦＦ１に供給される。このとき、フリップフロップＦＦ１はＰpfmをスルーさせてそのままロジック回路２７に伝達する。あるいは、切替えスイッチ２５の代わりに、ＰpwmをフリップフロップＦＦ１に伝達するゲートとＰpfmをロジック回路２７に伝達するゲートを設け、これらの伝達ゲートを相補的すなわち一方が伝達のとき他方は遮断になるよう、制御するように構成しても良い。

上記ロジック回路２７は、スイッチングトランジスタＳＷ１，ＳＷ２を相補的にオンさせる駆動信号Ｓ１，Ｓ２を生成するとともに、ＳＷ１とＳＷ２が同時にオン状態になって貫通電流が流れるのを防止すべく、ＳＷ１の駆動信号Ｓ１のロウレベルの期間とＳＷ２の駆動信号Ｓ２のハイレベルの期間とが重ならないようにＳ１，Ｓ２を生成する機能を有する。

本実施形態のスイッチング制御回路２０には、誤差アンプ２１の出力があまり下がり過ぎないように、ＰＦＭコンパレータ２３のしきい値（Ｖref2）よりもΔＶだけ低い電圧にクランプするクランプ回路２９が設けられており、該クランプ回路２９には前記切替え制御信号ＣＮＴが供給され、ＰＦＭ制御モードの期間だけ誤差アンプ２１の出力をクランプするように構成されている。誤差アンプ２１とＰＷＭコンパレータ２２とクランプ回路２９によって、生成されるＰＷＭパルスが所定のパルス幅以下にならないように規制するパルス幅規制手段が構成される。

具体的には、クランプ回路２９は、図２（Ａ）に示すように、誤差アンプ２１の出力端子と電源電圧Ｖｄｄが印加されている端子との間に接続されたＰチャネルＭＯＳトランジスタＱ１と、誤差アンプ２１の出力と参照電圧Ｖref3とを入力とする差動増幅回路ＡＭＰとから構成されている。

これにより、誤差アンプ２１の出力が参照電圧Ｖref3よりも低くなると差動増幅回路ＡＭＰの出力がロウレベルに変化してＰチャネルＭＯＳトランジスタＱ１をオンさせ、誤差アンプ２１の出力をＶref3と一致させるように差動増幅回路ＡＭＰの入力にフィードバックがかかり、誤差アンプ２１の出力をＶref3にクランプする。制御信号ＣＮＴは、差動増幅回路ＡＭＰ内の定電流源をオン、オフさせる信号として供給される。参照電圧Ｖref3はＰＦＭコンパレータ２３のしきい値であるＶref2よりも低い電位に設定される。このＶref3は内部で生成してもよいし、外部から与えるようにしてもよい。

波形生成回路２４は、例えば図２（Ｂ）に示すように、定電流源ＣＳと、該定電流源ＣＳの電流によって充電されるコンデンサＣ２と、充放電用のスイッチ、クロックφｃをラッチして充電用スイッチの制御信号を生成するフリップフロップＦＦ２などからなり、クロック生成回路２６からのクロックφｃによってＦＦ２がセットされ、その出力Ｑの変化でコンデンサＣ２が充電を開始する。そして、波形信号ＲＡＭＰが立ち徐々に上がり始め、そのレベルが誤差アンプ２１の出力に達するとＰＷＭコンパレータ２２の出力Ｐpwmが変化して、コンデンサＣ２が放電されて波形信号ＲＡＭＰが一気に立ち下がるようになっている。これにより、波形信号ＲＡＭＰは、歯高が誤差アンプ２１の出力に応じて変化する鋸歯状の波形信号となる。

図３には、本実施形態のＤＣ−ＤＣコンバータの動作タイミングが示されている。図３において、ｔ１はＰＦＭ制御からＰＷＭ制御への切替えタイミングであり、Ｔ１はＰＦＭ制御モードによる駆動期間を、Ｔ２はＰＷＭ制御モードによる駆動期間を示している。図３（Ａ）はＰＦＭ制御とＰＷＭ制御を切り替える切替え制御信号ＣＮＴ、図３（Ｂ）はＰＦＭコンパレータ２３の出力Ｐpfm、図３（Ｃ）はＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔ、図３（Ｄ）は誤差アンプ２１の出力Ｖerrorおよび波形生成回路２４から出力される波形信号ＲＡＭＰ、図３（Ｅ）はＰＷＭコンパレータ２２の出力Ｐpwmの変化を示している。

本実施形態のＤＣ−ＤＣコンバータにおいては、図３（Ｄ）のようにＰＦＭ制御モードの間（Ｔ１）、誤差アンプ２１の出力ＶerrorがＶref2よりもΔＶだけ低いＶref3にクランプされるため、クランプ回路２９を設けないＤＣ−ＤＣコンバータの動作タイミングを示す図４と比較すると明らかなように、ピーク点が誤差アンプ２１の出力Ｖerrorに沿って変化する波形信号ＲＡＭＰのピークが図４よりも高くなる。これにより、図３（Ｅ）に示すように、ＰＷＭコンパレータ２２の出力Ｐpwmはパルス幅が図４よりも広くなり、出力側の平滑コンデンサＣ１に供給される電荷が多くなって、図３（Ｃ）に示すように出力電圧Ｖｏｕｔの落ち込みが図４よりも小さくなって、出力電圧Ｖｏｕｔの変動が小さくなる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態では、クランプ回路として差動増幅回路ＡＭＰとＭＯＳＦＥＴＱ１とにより構成されたものを示したが、ダイオードを利用したクランプ回路を使用しても良い。また、前記実施形態では、クランプ回路２９をＰＷＭとＰＦＭの切り替え制御信号ＣＮＴによって制御しているが、ＣＮＴとは別の制御信号によって制御するようにしても良い。その場合、クランプ回路が有効に機能する期間を、前記ＰＦＭ制御から前記ＰＷＭ制御に切り替える際の所定の期間にのみ限定することも可能である。

さらに、前記実施形態では、ＰＷＭコンパレータ２２に供給される波形信号を生成する波形生成回路２４として、ピーク点が誤差アンプ２１の出力Ｖerrorに沿って変化する鋸歯状の波形信号ＲＡＭＰを生成するものを示したが、ピーク値が一定（振幅が一定）の鋸波もしくは三角波を生成する回路であっても良い。また、スイッチング素子ＳＷ１，ＳＷ２として制御回路と同一の半導体チップ上に形成されたオンチップの素子を使用しているが、外付け素子を使用するようにしても良い。

また、前記実施形態では、駆動用トランジスタＳＷ１と直列に整流用トランジスタＳＷ２を接続してＳＷ１と相補的にオン、オフさせる同期整流型のＤＣ−ＤＣコンバータを示したが、整流用トランジスタＳＷ２の代わりにダイオードを使用したダイオード整流型のＤＣ−ＤＣコンバータに適用することも可能である。

以上の説明では、本発明を降圧型のＤＣ−ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、昇圧型のＤＣ−ＤＣコンバータや負電圧を発生する反転型のＤＣ−ＤＣコンバータにも適用することができる。

本発明を適用したＤＣ−ＤＣコンバータの実施形態を示す回路構成図である。図２（Ａ）はクランプ回路の具体例を示す回路構成図、図２（Ｂ）は波形生成回路の具体例を示す回路構成図である。実施形態のＤＣ−ＤＣコンバータにおける各部の信号や電位の変化の様子を示すタイミングチャートである。本発明に先立って検討したクランプ回路を設けないＤＣ−ＤＣコンバータにおける各部の信号や電位の変化の様子を示すタイミングチャートである。

符号の説明

２０スイッチング制御回路
２１誤差アンプ
２２ＰＷＭコンパレータ
２３ＰＦＭコンパレータ
２４波形生成回路
２５切替えスイッチ
２６クロック生成回路
２７ロジック回路
２８ａ，２８ｂドライバ
２９クランプ回路
ＦＦ１フリップフロップ
Ｌ１コイル（インダクタ）
Ｃ１平滑容量
ＳＷ１コイル駆動用トランジスタ（駆動用スイッチング素子）
ＳＷ２同期整流用トランジスタ（整流用スイッチング素子）

Claims

電圧変換用のインダクタと、
直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる駆動用スイッチング素子と、
該駆動用スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流素子と、
出力電圧に応じた電圧を出力する誤差アンプと、該誤差アンプの出力と所定の周波数の波形信号とを比較するＰＷＭコンパレータおよび前記誤差アンプの出力と所定の参照電圧とを比較するＰＦＭコンパレータとを有し、前記ＰＷＭコンパレータおよびＰＦＭコンパレータの出力に基づいて前記駆動用スイッチング素子をオン、オフ制御する信号を生成するスイッチング制御回路と、
を備え、負荷が所定値よりも大きい場合には前記ＰＷＭコンパレータの出力に応じてＰＷＭ制御を行い、負荷が所定値よりも小さい場合には前記ＰＦＭコンパレータの出力に応じてＰＦＭ制御を行うＤＣ−ＤＣコンバータであって、
前記スイッチング制御回路は、ＰＦＭ制御時には前記誤差アンプの出力が所定の電圧以下とならないようにクランプするクランプ回路を有し、該クランプ回路により前記誤差アンプの出力がクランプされると該誤差アンプの出力と前記波形信号とを比較する前記ＰＷＭコンパレータから出力されるＰＷＭパルスが所定のパルス幅以下とならないように規制されることを特徴とするＤＣ−ＤＣコンバータ。
前記ＰＷＭコンパレータの出力または前記ＰＦＭコンパレータの出力の一方を選択的に伝達する切替え回路を備え、該切替え回路を切り替える制御信号によって前記ＰＦＭ制御が実行されている間だけ前記クランプ回路が動作するように構成されていることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
前記クランプ回路は、前記誤差アンプの出力端子と電源電圧端子との間に接続されたトランジスタと、前記誤差アンプの出力電圧と所定の参照電圧とを入力とする差動増幅回路とを備え、前記差動増幅回路の出力によって前記トランジスタを制御して前記誤差アンプの出力を所定の電位にクランプするように構成されていることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
前記差動増幅回路は、前記制御信号によって、前記ＰＷＭ制御が実行されている間は動作電流が遮断されて前記誤差アンプの出力をクランプする動作をしないように構成されていることを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。