Nothing Special   »   [go: up one dir, main page]

JP4642827B2 - Constant voltage power supply - Google Patents

Constant voltage power supply Download PDF

Info

Publication number
JP4642827B2
JP4642827B2 JP2007273533A JP2007273533A JP4642827B2 JP 4642827 B2 JP4642827 B2 JP 4642827B2 JP 2007273533 A JP2007273533 A JP 2007273533A JP 2007273533 A JP2007273533 A JP 2007273533A JP 4642827 B2 JP4642827 B2 JP 4642827B2
Authority
JP
Japan
Prior art keywords
voltage
current
output
circuit unit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007273533A
Other languages
Japanese (ja)
Other versions
JP2008033971A (en
Inventor
正浩 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007273533A priority Critical patent/JP4642827B2/en
Publication of JP2008033971A publication Critical patent/JP2008033971A/en
Application granted granted Critical
Publication of JP4642827B2 publication Critical patent/JP4642827B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、負荷の過渡変動による出力電圧の変動に対して高速に応答することができると共に、低消費電流で作動することができる定電圧電源装置に関するものである。   The present invention relates to a constant voltage power supply apparatus that can respond to a change in output voltage due to a transient change in a load at a high speed and can operate with a low current consumption.

従来、入力電圧を所定の定電圧に変換して出力する定電圧電源装置の構成として、通常、出力電圧と基準電圧とを比較して該差電圧が最小となるように、出力電圧を制御する出力制御用トランジスタにフィードバックを施している。このため、出力電圧の変化が、出力制御用トランジスタに伝達されて、出力電圧を所定の電圧値に復帰させるためには多少の時間が必要になる。このような伝達に要する時間が応答遅れとなる。該応答遅れが大きいと、負荷電流が過渡的に大きく変動した場合等に伴って出力電圧も大きく変動し、最悪の場合は、該出力電圧が出力される出力端子に接続された負荷をなす回路の動作保証電圧を下回り、該負荷に不具合が生じる可能性があった。   Conventionally, as a configuration of a constant voltage power supply device that converts an input voltage into a predetermined constant voltage and outputs it, the output voltage is usually controlled by comparing the output voltage with a reference voltage and minimizing the difference voltage. Feedback is applied to the output control transistor. For this reason, a change in the output voltage is transmitted to the output control transistor, and some time is required to restore the output voltage to a predetermined voltage value. The time required for such transmission is delayed in response. If the response delay is large, the output voltage also fluctuates greatly when the load current fluctuates greatly. In the worst case, the circuit forms a load connected to the output terminal from which the output voltage is output. There was a possibility that the load would be less than the guaranteed operating voltage.

このような、応答遅れの多くは、定電圧電源装置の制御回路内での配線間容量及びトランジスタの電極間にある寄生容量と、これらの容量を充放電する電流値によって決まる。すなわち、応答速度を速くするためには、このような容量を減少させるか、このような容量を充放電する電流値を大きくすればよい。しかし、このような容量は、制御回路を構成しているICのレイアウトや、出力電流を制御するために必要なトランジスタの大きさによってほぼ決定されてしまうことから、通常は充放電の電流値を大きくする方法が行われていた。   Many of such response delays are determined by the inter-wiring capacitance in the control circuit of the constant voltage power supply device, the parasitic capacitance between the electrodes of the transistor, and the current value for charging and discharging these capacitances. That is, in order to increase the response speed, such a capacity may be reduced or a current value for charging and discharging such a capacity may be increased. However, since such a capacitance is almost determined by the layout of the IC constituting the control circuit and the size of the transistor necessary for controlling the output current, the charge / discharge current value is usually set. There was a way to make it bigger.

しかし、前記充放電の電流値を大きくするということは、定電圧電源装置における制御回路のバイアス電流値を大きくすることであり、必然的に電源装置自体の消費電流が増加する。近年、環境問題に対する配慮から、電気機器の省電力化が求められており、特に電池で駆動される機器においてそのような傾向が顕著である。このため、定電圧電源装置の制御回路においても、できるだけ低電流で作動させることが望ましい。   However, increasing the charge / discharge current value means increasing the bias current value of the control circuit in the constant voltage power supply device, and inevitably increases the current consumption of the power supply device itself. In recent years, in consideration of environmental problems, power saving of electric devices has been demanded, and such a tendency is particularly remarkable in devices driven by batteries. For this reason, it is desirable to operate the control circuit of the constant voltage power supply apparatus with as low a current as possible.

そこで、図8で示すような定電圧電源装置における出力電圧の応答速度を改善する技術があった(例えば、特許文献1参照。)。
図8において、帰還型電圧供給源110の電圧出力端子TOに電流供給回路130と電流吸収回路140が接続されている。
Therefore, there has been a technique for improving the response speed of the output voltage in the constant voltage power supply device as shown in FIG. 8 (see, for example, Patent Document 1).
In FIG. 8, a current supply circuit 130 and a current absorption circuit 140 are connected to the voltage output terminal TO of the feedback voltage supply source 110.

電源供給回路130は、電圧出力端子TOの定常電圧よりもわずかに低い電圧VLを発生する電圧源131と、カソードが電圧出力端子TOに接続された第1のダイオード133とカソードが電圧源131に接続された第2のダイオード134と、電流出力端子がこれら第1及び第2の各ダイオードにおけるそれぞれのアノードの接続点に接続された電流源132とで構成されている。   The power supply circuit 130 includes a voltage source 131 that generates a voltage VL slightly lower than a steady voltage at the voltage output terminal TO, a first diode 133 having a cathode connected to the voltage output terminal TO, and a cathode connected to the voltage source 131. The connected second diode 134 and a current source 132 having a current output terminal connected to the connection point of the anode of each of the first and second diodes.

また、電流吸引回路140は、電圧出力端子TOの定常電圧よりわずかに高い電圧VHを出力する電圧源141と、アノードが電圧出力端子TOに接続された第3のダイオード143と、アノードが電圧源141に接続された第4のダイオード144と、電流出力端子がこれら第3及び第4の各ダイオードにおけるそれぞれのカソードの接続点に接続された電流源142とで構成されている。   The current suction circuit 140 includes a voltage source 141 that outputs a voltage VH that is slightly higher than the steady voltage of the voltage output terminal TO, a third diode 143 that has an anode connected to the voltage output terminal TO, and an anode that is a voltage source. 141 and a fourth diode 144 connected to 141, and a current source 142 whose current output terminal is connected to the connection point of the respective cathodes of the third and fourth diodes.

各電圧源と電圧出力端子TOの電圧がVH>Vo>VLの関係を保持している間は、電流源132の出力電流は電圧源131に流れ、電流源142の出力電流は電圧源141に流れ、電圧出力端子TOには電流が流れない。ここで、電圧出力端子TOの電圧Voが低下して、Vo<VLになると、電流源132から電圧出力端子TOに電流が供給され、電圧出力端子TOの電圧Voが電圧VL以下になるのを防止する。同様に、電圧出力端子TOの電圧Voが上昇して、VH<Voになると、電流源142は電圧出力端子TOから電流を吸引し、電圧出力端子TOの電圧Voが電圧VH以上になるのを防止する。このようにして、電圧Voの応答遅れによる電圧変動を抑制することができる。
特開平10−124159号公報
While the voltage of each voltage source and the voltage output terminal TO maintains the relationship of VH>Vo> VL, the output current of the current source 132 flows to the voltage source 131 and the output current of the current source 142 flows to the voltage source 141. No current flows through the voltage output terminal TO. Here, when the voltage Vo at the voltage output terminal TO decreases and Vo <VL, current is supplied from the current source 132 to the voltage output terminal TO, and the voltage Vo at the voltage output terminal TO becomes equal to or lower than the voltage VL. To prevent. Similarly, when the voltage Vo at the voltage output terminal TO rises and VH <Vo, the current source 142 draws current from the voltage output terminal TO, and the voltage Vo at the voltage output terminal TO becomes equal to or higher than the voltage VH. To prevent. In this way, voltage fluctuation due to response delay of the voltage Vo can be suppressed.
JP-A-10-124159

しかし、図8では、電圧出力端子TOの電圧VoがVH>Vo>VLの関係を保持している間も、電流源132と電流源142は作動しており、無駄に電流を消費しているため、電源効率を極端に低下させるという問題が考えられる。   However, in FIG. 8, while the voltage Vo at the voltage output terminal TO maintains the relationship of VH> Vo> VL, the current source 132 and the current source 142 are operating, and the current is wasted. Therefore, there is a problem that the power supply efficiency is extremely lowered.

本発明は、上記のような問題を解決するためになされたものであり、定電圧電源装置の制御回路での消費電流を抑えながら、出力電圧の応答速度を向上させることができる定電圧電源装置を得ることを目的とする。   The present invention has been made to solve the above-described problem, and a constant voltage power supply device capable of improving the response speed of an output voltage while suppressing current consumption in a control circuit of the constant voltage power supply device. The purpose is to obtain.

この発明に係る定電圧電源装置は、直流電源から入力された電圧を所定の直流電圧に変換して出力端子から出力する定電圧電源装置において、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧を分圧して出力する分圧回路部と、
入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を行う出力制御用トランジスタと、
入力される制御信号に応じて、該出力制御用トランジスタの駆動制御を行うドライバトランジスタと、
前記分圧回路部からの分圧電圧が前記基準電圧になるように該ドライバトランジスタの動作制御を行う誤差増幅器と、
入力される制御信号に応じた定電流を前記ドライバトランジスタに供給する、該ドライバトランジスタの負荷をなす定電流回路部と、
前記誤差増幅器の出力電圧を検出し、該検出した出力電圧に応じてアナログ的に変化する定電流が出力されるように該定電流回路部の動作制御を行う電流制御回路部と、
を備え
前記電流制御回路部は、定電流回路部に対して、前記誤差増幅器の出力電圧が低下すると前記定電流の電流値を増加させるものである。
A constant voltage power supply device according to the present invention is a constant voltage power supply device that converts a voltage input from a DC power supply into a predetermined DC voltage and outputs it from an output terminal.
A reference voltage generation circuit that generates and outputs a predetermined reference voltage;
A voltage dividing circuit for dividing and outputting the voltage of the output terminal;
An output control transistor that performs output control of a current supplied from the DC power supply according to an input control signal;
A driver transistor that performs drive control of the output control transistor in accordance with an input control signal;
An error amplifier for controlling the operation of the driver transistor so that the divided voltage from the voltage dividing circuit unit becomes the reference voltage;
A constant current circuit unit which supplies a constant current corresponding to an input control signal to the driver transistor and forms a load of the driver transistor;
A current control circuit unit that detects an output voltage of the error amplifier and performs operation control of the constant current circuit unit so that a constant current that changes in an analog manner according to the detected output voltage is output;
Equipped with a,
The current control circuit unit is configured to increase the current value of the constant current when the output voltage of the error amplifier decreases with respect to the constant current circuit unit .

また、前記定電流回路部は、ゲートに入力される電圧に応じた電流を出力するMOSトランジスタで形成され、前記電流制御回路部は、前記誤差増幅器の出力電圧に応じて該MOSトランジスタのゲート電圧を制御するようにしてもよい。   The constant current circuit unit is formed of a MOS transistor that outputs a current corresponding to a voltage input to a gate, and the current control circuit unit is configured to output a gate voltage of the MOS transistor according to an output voltage of the error amplifier. May be controlled.

また、前記電流制御回路部は、定電流回路部から出力される電流値が所定値を超えないように制限するようにしてもよい。   The current control circuit unit may limit the current value output from the constant current circuit unit so as not to exceed a predetermined value.

本発明の定電圧電源装置によれば、誤差増幅器の出力電圧に応じてドライバトランジスタの負荷電流の電流値を変えるようにし、具体的には、誤差増幅器の出力電圧の低下に応じて、ドライバトランジスタの負荷電流を増加させるようにした。このことから、通常動作時は定電圧電源装置の低消費電流化を図ることができ、更に、出力電圧が低下した場合の復帰応答時間を短縮させることができ、該復帰応答の高速化を図ることができる。   According to the constant voltage power supply device of the present invention, the current value of the load current of the driver transistor is changed according to the output voltage of the error amplifier. Specifically, the driver transistor is changed according to the decrease of the output voltage of the error amplifier. The load current was increased. From this, it is possible to reduce the current consumption of the constant-voltage power supply device during normal operation, and further, it is possible to shorten the return response time when the output voltage decreases, and to increase the speed of the return response. be able to.

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態における定電圧電源装置の例を示した回路図である。
図1において、定電圧電源装置1の入力端子INには電池等の直流電源10からの電圧Vbatが入力されており、定電圧電源装置1の出力端子OUTには負荷11が接続されている。定電圧電源装置1は、入力された電圧Vbatから所定の定電圧Vxを生成して負荷11に出力する。
Next, the present invention will be described in detail based on the embodiments shown in the drawings.
First embodiment.
FIG. 1 is a circuit diagram showing an example of a constant voltage power supply device according to the first embodiment of the present invention.
In FIG. 1, a voltage Vbat from a DC power supply 10 such as a battery is input to the input terminal IN of the constant voltage power supply device 1, and a load 11 is connected to the output terminal OUT of the constant voltage power supply device 1. The constant voltage power supply device 1 generates a predetermined constant voltage Vx from the input voltage Vbat and outputs it to the load 11.

定電圧電源装置1は、所定の基準電圧Vrを生成して出力する基準電圧発生回路部2と、出力電圧Voutを分圧して出力する抵抗R1及びR2からなる分圧回路部3と、ゲートに入力される電圧に応じた電流を出力端子OUTに出力するPチャネル型MOSトランジスタ(以下、PMOSトランジスタと呼ぶ)からなる出力制御用トランジスタM1とを備えている。   The constant voltage power supply device 1 includes a reference voltage generating circuit unit 2 that generates and outputs a predetermined reference voltage Vr, a voltage dividing circuit unit 3 including resistors R1 and R2 that divides and outputs the output voltage Vout, and a gate. An output control transistor M1 including a P-channel MOS transistor (hereinafter referred to as a PMOS transistor) that outputs a current corresponding to the input voltage to the output terminal OUT is provided.

更に、定電圧電源装置1は、基準電圧Vrに対する分圧回路部3で生成された分圧電圧Vdの差電圧を増幅して出力する誤差増幅器A1と、該誤差増幅器A1の出力電圧に応じて出力制御用トランジスタM1をドライブするPMOSトランジスタからなるドライバトランジスタM2と、該ドライバトランジスタM2の負荷をなす定電流回路部4と、該定電流回路部4の動作制御を行って供給される電流値iaを変える電流制御回路部5とを備えている。   Furthermore, the constant voltage power supply apparatus 1 amplifies and outputs a difference voltage of the divided voltage Vd generated by the voltage dividing circuit unit 3 with respect to the reference voltage Vr, and an output voltage of the error amplifier A1. A driver transistor M2 composed of a PMOS transistor for driving the output control transistor M1, a constant current circuit unit 4 constituting a load of the driver transistor M2, and a current value ia supplied by controlling the operation of the constant current circuit unit 4 And a current control circuit unit 5 for changing the current.

誤差増幅器A1において、非反転入力端には基準電圧Vrが、反転入力端には分圧電圧Vdがそれぞれ入力され、出力端は、ドライバトランジスタM2のゲートに接続されている。ドライバトランジスタM2のソースは入力端子INに接続され、ドライバトランジスタM2のドレインと接地電圧との間には定電流回路部4が接続されている。また、ドライバトランジスタM2のドレインは出力制御用トランジスタM1のゲートに接続され、出力制御用トランジスタM1は、入力端子INと出力端子OUTとの間に接続されている。   In the error amplifier A1, the reference voltage Vr is input to the non-inverting input terminal, the divided voltage Vd is input to the inverting input terminal, and the output terminal is connected to the gate of the driver transistor M2. The source of the driver transistor M2 is connected to the input terminal IN, and the constant current circuit unit 4 is connected between the drain of the driver transistor M2 and the ground voltage. The drain of the driver transistor M2 is connected to the gate of the output control transistor M1, and the output control transistor M1 is connected between the input terminal IN and the output terminal OUT.

一方、電流制御回路部5は、電圧Vbatを電源にして作動しており、入力端は出力端子OUTに接続され、出力端から定電流回路部4へ出力電流の制御を行う制御信号が出力され、定電流回路部4は、該制御信号に応じた電流iaをドライバトランジスタM2に供給する。   On the other hand, the current control circuit unit 5 operates with the voltage Vbat as a power source, the input terminal is connected to the output terminal OUT, and a control signal for controlling the output current is output from the output terminal to the constant current circuit unit 4. The constant current circuit section 4 supplies a current ia corresponding to the control signal to the driver transistor M2.

このような構成において、負荷11の状態が変化し、負荷11への出力電流が増加して出力電圧Voutが低下すると、誤差増幅器A1の反転入力端に入力されている分圧電圧Vdが低下して誤差増幅器A1の出力電圧が上昇し、ドライバトランジスタM2のゲート電圧が上昇する。このため、ドライバトランジスタM2のドレイン電圧が低下して出力制御用トランジスタM1のゲート電圧が低下し、出力制御用トランジスタM1のドレイン電流が増大することから、出力電圧Voutが上昇して所定の定電圧Vxになるように制御される。   In such a configuration, when the state of the load 11 changes, the output current to the load 11 increases and the output voltage Vout decreases, the divided voltage Vd input to the inverting input terminal of the error amplifier A1 decreases. As a result, the output voltage of the error amplifier A1 rises and the gate voltage of the driver transistor M2 rises. For this reason, the drain voltage of the driver transistor M2 decreases, the gate voltage of the output control transistor M1 decreases, and the drain current of the output control transistor M1 increases. Therefore, the output voltage Vout increases and reaches a predetermined constant voltage. It is controlled to be Vx.

しかし、出力電圧Voutが低下してから、再び所定の定電圧Vxに戻るまでに若干の時間がかかる。該時間の大半は、出力制御用トランジスタM1のソース−ゲート間に形成された寄生容量C1を、定電流回路部4から供給される電流値iaで充電するのに要する時間である。出力制御用トランジスタM1は、負荷11に流れる電流がすべて流れることから、必然的にバッファサイズ(トランジスタサイズ)が大きなものを使用するため、寄生容量C1も大きくなる。出力制御用トランジスタM1の出力電流値を制御するためには、出力制御用トランジスタM1のゲート電圧を変化させる必要がある。しかし、ソース−ゲート間には大きな寄生容量C1があるため、ゲート電圧を短時間に変化させるためには、大きな電流で寄生容量C1を充放電させる必要がある。   However, it takes some time after the output voltage Vout decreases to return to the predetermined constant voltage Vx. Most of the time is the time required to charge the parasitic capacitance C1 formed between the source and gate of the output control transistor M1 with the current value ia supplied from the constant current circuit unit 4. Since all of the current flowing through the load 11 flows in the output control transistor M1, a transistor having a large buffer size (transistor size) is inevitably used, so that the parasitic capacitance C1 also increases. In order to control the output current value of the output control transistor M1, it is necessary to change the gate voltage of the output control transistor M1. However, since there is a large parasitic capacitance C1 between the source and the gate, it is necessary to charge and discharge the parasitic capacitance C1 with a large current in order to change the gate voltage in a short time.

定電圧電源装置1の消費電流を低減させるために、ドライバトランジスタM2の負荷である定電流回路部4から供給される電流iaを小さくすると、寄生容量C1を充放電するために多くの時間がかかるため、出力電圧Voutの変動に対する出力制御用トランジスタM1の応答速度が遅くなる。このようなことから、電流制御回路部5が、出力電圧Voutの電圧値に応じて、ドライバトランジスタM2の負荷である定電流回路部4から出力される電流iaを変化させる。すなわち、出力電圧Voutが低下した場合は、定電流回路部4の出力電流iaを増加させて、出力電圧Voutが変化した場合の応答速度を速くすることができる。   If the current ia supplied from the constant current circuit unit 4 that is the load of the driver transistor M2 is reduced in order to reduce the current consumption of the constant voltage power supply device 1, it takes much time to charge and discharge the parasitic capacitance C1. Therefore, the response speed of the output control transistor M1 with respect to the fluctuation of the output voltage Vout becomes slow. For this reason, the current control circuit unit 5 changes the current ia output from the constant current circuit unit 4 that is the load of the driver transistor M2 in accordance with the voltage value of the output voltage Vout. That is, when the output voltage Vout decreases, the output current ia of the constant current circuit unit 4 can be increased to increase the response speed when the output voltage Vout changes.

図2は、図1における定電流回路部4及び電流制御回路部5の回路例を示した図である。なお、図2では、図1と同じものは同じ符号で示しており、ここではその説明を省略する。
図2において、定電流回路部4は、Nチャネル型MOSトランジスタ(以下、NMOSトランジスタと呼ぶ)M3からなり、電流制御回路部5は、NMOSトランジスタM4、PMOSトランジスタM5及び抵抗R3で構成されている。
FIG. 2 is a diagram showing circuit examples of the constant current circuit unit 4 and the current control circuit unit 5 in FIG. In FIG. 2, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted here.
In FIG. 2, the constant current circuit unit 4 includes an N-channel MOS transistor (hereinafter referred to as an NMOS transistor) M3, and the current control circuit unit 5 includes an NMOS transistor M4, a PMOS transistor M5, and a resistor R3. .

定電流回路部4のNMOSトランジスタM3と電流制御回路部5のNMOSトランジスタM4はカレントミラー回路を形成しており、ドライバトランジスタM2のドレインと接地電圧との間にNMOSトランジスタM3が接続されている。入力端子INと接地電圧との間には、抵抗R3、PMOSトランジスタM5及びNMOSトランジスタM4が直列に接続されている。NMOSトランジスタM3及びM4の各ゲートは接続され、該接続部はNMOSトランジスタM4のドレインに接続されている。また、PMOSトランジスタM5のゲートは出力端子OUTに接続されている。   The NMOS transistor M3 of the constant current circuit unit 4 and the NMOS transistor M4 of the current control circuit unit 5 form a current mirror circuit, and the NMOS transistor M3 is connected between the drain of the driver transistor M2 and the ground voltage. A resistor R3, a PMOS transistor M5, and an NMOS transistor M4 are connected in series between the input terminal IN and the ground voltage. The gates of the NMOS transistors M3 and M4 are connected, and the connection is connected to the drain of the NMOS transistor M4. The gate of the PMOS transistor M5 is connected to the output terminal OUT.

このような構成において、出力電圧Voutが低下すると、PMOSトランジスタM5のゲート電圧が低下してPMOSトランジスタM5のドレイン電流が増加する。該ドレイン電流がカレントミラー回路の入力側トランジスタをなすNMOSトランジスタM4に流れるため、該電流は、カレントミラー回路の出力側トランジスタをなすNMOSトランジスタM3のドレイン電流となり、定電流回路部4の出力電流iaになる。このようにして、ドライバトランジスタM2に供給される電流が増加し、出力制御用トランジスタM1のゲート電圧を短時間に変化させることができ、出力電圧Voutの変化に対するフィードバック制御の動作を速くすることができる。   In such a configuration, when the output voltage Vout decreases, the gate voltage of the PMOS transistor M5 decreases and the drain current of the PMOS transistor M5 increases. Since the drain current flows through the NMOS transistor M4 forming the input side transistor of the current mirror circuit, the current becomes the drain current of the NMOS transistor M3 forming the output side transistor of the current mirror circuit, and the output current ia of the constant current circuit unit 4 become. In this way, the current supplied to the driver transistor M2 increases, the gate voltage of the output control transistor M1 can be changed in a short time, and the feedback control operation for the change in the output voltage Vout can be accelerated. it can.

このように、本第1の実施の形態における定電圧電源装置は、出力電圧Voutの低下に応じて、出力制御用トランジスタM1の寄生容量C1を充放電する電流の電流値を増加させる電流制御回路部5を備えるようにした。このことから、定電圧電源装置の低消費電流化を図ることができると共に、出力電圧の応答速度を向上させることができる。   As described above, the constant voltage power supply device according to the first embodiment increases the current value of the current that charges and discharges the parasitic capacitance C1 of the output control transistor M1 in accordance with the decrease in the output voltage Vout. Part 5 was provided. As a result, the current consumption of the constant voltage power supply device can be reduced, and the response speed of the output voltage can be improved.

第2の実施の形態.
前記第1の実施の形態では、電流制御回路部5は、出力電圧Voutを検出してドライバトランジスタM2に対する負荷電流iaを変えるようにしたが、電流制御回路部5が誤差増幅器A1の出力電圧を検出してドライバトランジスタM2に対する負荷電流iaを変えるようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図3は、本発明の第2の実施の形態における定電圧電源装置の例を示した回路図である。なお、図3では、図1と同じものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
Second embodiment.
In the first embodiment, the current control circuit unit 5 detects the output voltage Vout and changes the load current ia for the driver transistor M2. However, the current control circuit unit 5 determines the output voltage of the error amplifier A1. The load current ia for the driver transistor M2 may be detected and changed, and such a configuration is used as the second embodiment of the present invention.
FIG. 3 is a circuit diagram showing an example of a constant voltage power supply device according to the second embodiment of the present invention. In FIG. 3, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted here, and only differences from FIG. 1 are described.

図3における図1との相違点は、図1の電流制御回路部5は誤差増幅器A1の出力電圧Vaを検出し、出力電圧Voutが低下して該検出した電圧Vaが上昇するとドライバトランジスタM2に対する負荷電流iaを増加させるようにしたことから、図1の電流制御回路部5を電流制御回路部21とし、これに伴って図1の定電圧電源装置1を定電圧電源装置20にしたことにある。
図3において、定電圧電源装置20は、基準電圧発生回路部2と、分圧回路部3と、出力制御用トランジスタM1と、誤差増幅器A1と、ドライバトランジスタM2と、定電流回路部4と、誤差増幅器A1の出力電圧Vaを検出し該検出した出力電圧Vaが増加すると、該定電流回路部4の動作制御を行って供給される電流値を変える電流制御回路部21とを備えている。
3 differs from FIG. 1 in that the current control circuit unit 5 in FIG. 1 detects the output voltage Va of the error amplifier A1, and when the output voltage Vout decreases and the detected voltage Va increases, the current control circuit unit 5 in FIG. Since the load current ia is increased, the current control circuit unit 5 in FIG. 1 is used as the current control circuit unit 21, and the constant voltage power supply device 1 in FIG. is there.
In FIG. 3, the constant voltage power supply device 20 includes a reference voltage generation circuit unit 2, a voltage dividing circuit unit 3, an output control transistor M1, an error amplifier A1, a driver transistor M2, a constant current circuit unit 4, A current control circuit unit 21 that detects the output voltage Va of the error amplifier A1 and changes the current value supplied by controlling the operation of the constant current circuit unit 4 when the detected output voltage Va increases.

電流制御回路部21は、電圧Vbatを電源にして作動しており、入力端は誤差増幅器A1の出力端に接続され、出力端から定電流回路部4へ出力電流の制御を行う制御信号が出力され、定電流回路部4は、該制御信号に応じた電流iaをドライバトランジスタM2に供給する。
このような構成において、負荷11の状態が変化し、負荷11への出力電流が増加して出力電圧Voutが低下すると、誤差増幅器A1の反転入力端に入力されている分圧電圧Vdが低下して誤差増幅器A1の出力電圧Vaが上昇し、ドライバトランジスタM2のゲート電圧が上昇する。
The current control circuit unit 21 is operated with the voltage Vbat as a power source, the input terminal is connected to the output terminal of the error amplifier A1, and a control signal for controlling the output current is output from the output terminal to the constant current circuit unit 4. Then, the constant current circuit unit 4 supplies a current ia corresponding to the control signal to the driver transistor M2.
In such a configuration, when the state of the load 11 changes, the output current to the load 11 increases and the output voltage Vout decreases, the divided voltage Vd input to the inverting input terminal of the error amplifier A1 decreases. As a result, the output voltage Va of the error amplifier A1 rises, and the gate voltage of the driver transistor M2 rises.

電流制御回路部21は、誤差増幅器A1の出力電圧Vaの電圧値に応じて、ドライバトランジスタM2の負荷である定電流回路部4から出力される電流iaを変化させる。すなわち、電流制御回路部21は、出力電圧Voutが低下し誤差増幅器A1の出力電圧Vaが上昇すると、定電流回路部4の出力電流iaを増加させて、出力電圧Voutが変化した場合の応答速度を速くすることができる。   The current control circuit unit 21 changes the current ia output from the constant current circuit unit 4 that is the load of the driver transistor M2 in accordance with the voltage value of the output voltage Va of the error amplifier A1. That is, when the output voltage Vout decreases and the output voltage Va of the error amplifier A1 increases, the current control circuit unit 21 increases the output current ia of the constant current circuit unit 4 and the response speed when the output voltage Vout changes. Can be faster.

図4は、図3における誤差増幅器A1、定電流回路部4及び電流制御回路部5の回路例を示した図である。なお、図4では、図3と同じものは同じ符号で示しており、ここではその説明を省略する。
図4において、定電流回路部4は、NMOSトランジスタM3からなり、電流制御回路部21は、PMOSトランジスタM11〜M16、NMOSトランジスタM17〜M19及び定電流源22で構成され、誤差増幅器A1は、PMOSトランジスタM20,M21及びNMOSトランジスタM22〜25で構成されている。
FIG. 4 is a diagram illustrating circuit examples of the error amplifier A1, the constant current circuit unit 4, and the current control circuit unit 5 in FIG. In FIG. 4, the same components as those in FIG. 3 are denoted by the same reference numerals, and the description thereof is omitted here.
In FIG. 4, the constant current circuit unit 4 includes an NMOS transistor M3, the current control circuit unit 21 includes PMOS transistors M11 to M16, NMOS transistors M17 to M19, and a constant current source 22, and the error amplifier A1 includes a PMOS. The transistors M20 and M21 and NMOS transistors M22 to M25 are configured.

電流制御回路部21において、入力端子INと接地電圧との間には、PMOSトランジスタM11,M12及びNMOSトランジスタM17,M18が直列に接続された直列回路と、PMOSトランジスタM13,M15及びNMOSトランジスタM19並びに誤差増幅器A1のNMOSトランジスタM25が直列に接続された直列回路と、PMOSトランジスタM14,M16及び定電流源22が直列に接続された直列回路とがそれぞれ並列に接続されている。PMOSトランジスタM11、M13及びM14はカレントミラー回路を形成し、PMOSトランジスタM12、M15及びM16でカレントミラー回路を形成している。また、NMOSトランジスタM18はNMOSトランジスタM3とカレントミラー回路を形成している。   In the current control circuit unit 21, between the input terminal IN and the ground voltage, a series circuit in which PMOS transistors M11, M12 and NMOS transistors M17, M18 are connected in series, a PMOS transistor M13, M15, an NMOS transistor M19, and A series circuit in which the NMOS transistor M25 of the error amplifier A1 is connected in series and a series circuit in which the PMOS transistors M14 and M16 and the constant current source 22 are connected in series are connected in parallel. The PMOS transistors M11, M13, and M14 form a current mirror circuit, and the PMOS transistors M12, M15, and M16 form a current mirror circuit. The NMOS transistor M18 forms a current mirror circuit with the NMOS transistor M3.

PMOSトランジスタM11,M13,M14において、各ゲートは接続され、該接続部はPMOSトランジスタM14のドレインに接続され、各ソースはそれぞれ入力端子INに接続されている。また、PMOSトランジスタM11,M13,M14の各ドレインは、PMOSトランジスタM12,M15,M16の各ソースに対応して接続されている。PMOSトランジスタM12,M15,M16において、各ゲートは接続され、該接続部はPMOSトランジスタM16のドレインに接続されている。PMOSトランジスタM12及びM15の各ドレインは、NMOSトランジスタM17,M19の各ドレインに対応して接続され、PMOSトランジスタM16のドレインは、定電流源22を介して接地電圧に接続されている。   In the PMOS transistors M11, M13, and M14, each gate is connected, the connection is connected to the drain of the PMOS transistor M14, and each source is connected to the input terminal IN. The drains of the PMOS transistors M11, M13, and M14 are connected to the sources of the PMOS transistors M12, M15, and M16. In the PMOS transistors M12, M15, and M16, the gates are connected, and the connection is connected to the drain of the PMOS transistor M16. The drains of the PMOS transistors M12 and M15 are connected to the drains of the NMOS transistors M17 and M19, and the drain of the PMOS transistor M16 is connected to the ground voltage via the constant current source 22.

NMOSトランジスタM17において、ソースはNMOSトランジスタM18のドレインに接続され、ゲートは誤差増幅器A1の出力端に接続されている。また、NMOSトランジスタM18において、ゲートはNMOSトランジスタM3のゲートに接続され、ソースは接地電圧に接続されている。一方、NMOSトランジスタM19において、ゲートはPMOSトランジスタM11、M13及びM14の各ゲートの接続部に接続され、ソースはNMOSトランジスタM25のドレインに接続されている。   In the NMOS transistor M17, the source is connected to the drain of the NMOS transistor M18, and the gate is connected to the output terminal of the error amplifier A1. In the NMOS transistor M18, the gate is connected to the gate of the NMOS transistor M3, and the source is connected to the ground voltage. On the other hand, in the NMOS transistor M19, the gate is connected to the connection part of the gates of the PMOS transistors M11, M13, and M14, and the source is connected to the drain of the NMOS transistor M25.

次に、誤差増幅器A1において、PMOSトランジスタM20及びM21がカレントミラー回路を形成し、NMOSトランジスタM24及びM25がカレントミラー回路を形成している。NMOSトランジスタM22及びM23は差動対をなしており、PMOSトランジスタM20及びM21のカレントミラー回路は、該差動対の負荷をなしている。また、NMOSトランジスタM24及びM25のカレントミラー回路は、定電流源をなしている。PMOSトランジスタM20及びM21において、各ゲートは接続され該接続部はPMOSトランジスタM21のドレインに接続され、各ソースは入力端子INにそれぞれ接続されている。   Next, in the error amplifier A1, the PMOS transistors M20 and M21 form a current mirror circuit, and the NMOS transistors M24 and M25 form a current mirror circuit. The NMOS transistors M22 and M23 form a differential pair, and the current mirror circuit of the PMOS transistors M20 and M21 forms a load for the differential pair. The current mirror circuit of the NMOS transistors M24 and M25 forms a constant current source. In the PMOS transistors M20 and M21, the gates are connected, the connection is connected to the drain of the PMOS transistor M21, and the sources are connected to the input terminal IN.

また、PMOSトランジスタM20及びM21の各ドレインは、NMOSトランジスタM22及びM23のドレインにそれぞれ対応して接続されている。NMOSトランジスタM22のゲートは、誤差増幅器A1の反転入力端をなし、分圧回路部3からの分圧電圧Vdが入力されている。NMOSトランジスタM23のゲートは、誤差増幅器A1の非反転入力端をなし、基準電圧Vrが入力されている。NMOSトランジスタM22及びM23の各ソースはそれぞれ接続され、該接続部は、NMOSトランジスタM24のドレインに接続されている。PMOSトランジスタ20及びNMOSトランジスタM22の接続部が誤差増幅器A1の出力端をなしている。なお、図4では、各PMOSトランジスタのサブストレートゲートはそれぞれ入力端子INに接続され、各NMOSトランジスタのサブストレートゲートはそれぞれ接地電圧に接続されている。   The drains of the PMOS transistors M20 and M21 are connected to the drains of the NMOS transistors M22 and M23, respectively. The gate of the NMOS transistor M22 forms the inverting input terminal of the error amplifier A1, and the divided voltage Vd from the voltage dividing circuit unit 3 is input thereto. The gate of the NMOS transistor M23 forms the non-inverting input terminal of the error amplifier A1, and the reference voltage Vr is input thereto. The sources of the NMOS transistors M22 and M23 are connected to each other, and the connection is connected to the drain of the NMOS transistor M24. A connection part of the PMOS transistor 20 and the NMOS transistor M22 forms an output terminal of the error amplifier A1. In FIG. 4, the substrate gate of each PMOS transistor is connected to the input terminal IN, and the substrate gate of each NMOS transistor is connected to the ground voltage.

このような構成において、PMOSトランジスタM11及びM12は、定電流負荷であり、NMOSトランジスタM17から流れる電流の最大値を規制すると共に、NMOSトランジスタM17のドレインにバイアス電圧を印加している。同様に、PMOSトランジスタM13及びM15は、定電流負荷であり、NMOSトランジスタM19から流れる電流の最大値を規制すると共に、NMOSトランジスタM19のドレインにバイアス電圧を印加している。   In such a configuration, the PMOS transistors M11 and M12 are constant current loads, restrict the maximum value of the current flowing from the NMOS transistor M17, and apply a bias voltage to the drain of the NMOS transistor M17. Similarly, the PMOS transistors M13 and M15 are constant current loads that regulate the maximum value of the current flowing from the NMOS transistor M19 and apply a bias voltage to the drain of the NMOS transistor M19.

PMOSトランジスタM14及びM16は、対応するカレントミラー回路の入力側トランジスタをそれぞれなしており、PMOSトランジスタM11,M12,M13,M15は対応するカレントミラー回路の出力側トランジスタをそれぞれなしている。PMOSトランジスタM14及びM16の直列回路は、定電流源22から所定の定電流が供給されており、PMOSトランジスタM13〜M16及びNMOSトランジスタM19,M25は、対応するPMOSトランジスタM11,M12及びNMOSトランジスタM24に、それぞれバイアス電流を与えている。   The PMOS transistors M14 and M16 each constitute an input side transistor of the corresponding current mirror circuit, and the PMOS transistors M11, M12, M13, and M15 each constitute an output side transistor of the corresponding current mirror circuit. The series circuit of the PMOS transistors M14 and M16 is supplied with a predetermined constant current from the constant current source 22, and the PMOS transistors M13 to M16 and the NMOS transistors M19 and M25 are connected to the corresponding PMOS transistors M11 and M12 and NMOS transistor M24. The bias current is given respectively.

出力電圧Voutが低下して、誤差増幅器A1の出力電圧Vaが上昇すると、NMOSトランジスタM17のドレイン電流が増加し、該ドレイン電流はカレントミラー回路の入力側トランジスタをなすNMOSトランジスタM18のドレインに入力され、該カレントミラー回路の出力側トランジスタをなすNMOSトランジスタM3のドレイン電流が増加する。   When the output voltage Vout decreases and the output voltage Va of the error amplifier A1 increases, the drain current of the NMOS transistor M17 increases, and the drain current is input to the drain of the NMOS transistor M18 that forms the input side transistor of the current mirror circuit. The drain current of the NMOS transistor M3 that forms the output side transistor of the current mirror circuit increases.

図5は、本発明の第2の実施の形態における定電圧電源装置の他の例を示した回路図である。なお、図5では、図4と同じものは同じ符号で示しており、ここではその説明を省略すると共に図4との相違点のみ説明する。
図5における図4との相違点は、PMOSトランジスタM11のドレインをPMOSトランジスタM13のドレインに接続し、PMOSトランジスタM12のドレインをPMOSトランジスタM15のドレインに接続して、PMOSトランジスタM11及びM12の各ドレイン電圧を安定させるようにしたことにあり、その他の動作は図4と同様である。
FIG. 5 is a circuit diagram showing another example of the constant voltage power supply device according to the second embodiment of the present invention. In FIG. 5, the same components as those in FIG. 4 are denoted by the same reference numerals, and description thereof is omitted here, and only differences from FIG. 4 are described.
5 differs from FIG. 4 in that the drain of the PMOS transistor M11 is connected to the drain of the PMOS transistor M13, the drain of the PMOS transistor M12 is connected to the drain of the PMOS transistor M15, and the drains of the PMOS transistors M11 and M12 are connected. The rest of the operation is the same as in FIG. 4 because the voltage is stabilized.

次に、図6は、本発明の第2の実施の形態における定電圧電源装置の他の例を示した回路図である。なお、図6では、図4と同じものは同じ符号で示しており、ここではその説明を省略すると共に図4との相違点のみ説明する。
図6における図4との相違点は、NMOSトランジスタM18のゲートバイアスを、電流源をなすNMOSトランジスタM25のゲートから得るようにしたことにあり、その他の動作は図4と同様である。なお、図6では、図4の場合を例にして示したが、図5の場合は図7のようになる。
Next, FIG. 6 is a circuit diagram showing another example of the constant voltage power supply device according to the second embodiment of the present invention. In FIG. 6, the same components as those in FIG. 4 are denoted by the same reference numerals, and description thereof is omitted here, and only differences from FIG. 4 are described.
6 is different from FIG. 4 in that the gate bias of the NMOS transistor M18 is obtained from the gate of the NMOS transistor M25 forming the current source, and other operations are the same as those in FIG. 6 shows the case of FIG. 4 as an example, but FIG. 5 shows the case of FIG.

このように、本第2の実施の形態における定電圧電源装置は、電流制御回路部21で誤差増幅器A1の出力電圧Vaを検出し、該検出した電圧に応じてドライバトランジスタM2に対する負荷電流iaを変えるようにした。このことから、前記第1の実施の形態と同様の効果を得ることができると共に、電流制御回路部21が完全にIC内に取り込まれ、出力端子OUTを介してトランジスタのゲートが外部に露出することがなくなり、回路の信頼性を向上させることができる。   As described above, in the constant voltage power supply device according to the second embodiment, the current control circuit unit 21 detects the output voltage Va of the error amplifier A1, and generates the load current ia for the driver transistor M2 according to the detected voltage. I changed it. As a result, the same effect as in the first embodiment can be obtained, and the current control circuit unit 21 is completely taken into the IC, and the gate of the transistor is exposed to the outside via the output terminal OUT. Thus, the reliability of the circuit can be improved.

本発明の第1の実施の形態における定電圧電源装置の例を示した回路図である。It is the circuit diagram which showed the example of the constant voltage power supply device in the 1st Embodiment of this invention. 図1における定電流回路部4及び電流制御回路部5の回路例を示した図である。It is the figure which showed the circuit example of the constant current circuit part 4 and the current control circuit part 5 in FIG. 本発明の第2の実施の形態における定電圧電源装置の例を示した回路図である。It is the circuit diagram which showed the example of the constant voltage power supply device in the 2nd Embodiment of this invention. 図3における誤差増幅器A1、定電流回路部4及び電流制御回路部21の回路例を示した図である。FIG. 4 is a diagram illustrating circuit examples of an error amplifier A1, a constant current circuit unit 4, and a current control circuit unit 21 in FIG. 本発明の第2の実施の形態における定電圧電源装置の他の例を示した回路図である。It is the circuit diagram which showed the other example of the constant voltage power supply device in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における定電圧電源装置の他の例を示した回路図である。It is the circuit diagram which showed the other example of the constant voltage power supply device in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における定電圧電源装置の他の例を示した回路図である。It is the circuit diagram which showed the other example of the constant voltage power supply device in the 2nd Embodiment of this invention. 従来の定電圧電源装置の例を示した図である。It is the figure which showed the example of the conventional constant voltage power supply device.

符号の説明Explanation of symbols

1,20 定電圧電源装置
2 基準電圧発生回路部
3 分圧回路部
4 定電流回路部
5,21 電流制御回路部
10 直流電源
11 負荷
22 定電流源
A1 誤差増幅器
M1 出力制御用トランジスタ
M2 ドライバトランジスタ
DESCRIPTION OF SYMBOLS 1,20 Constant voltage power supply device 2 Reference voltage generation circuit part 3 Voltage dividing circuit part 4 Constant current circuit part 5,21 Current control circuit part 10 DC power supply 11 Load 22 Constant current source A1 Error amplifier M1 Output control transistor M2 Driver transistor

Claims (3)

直流電源から入力された電圧を所定の直流電圧に変換して出力端子から出力する定電圧電源装置において、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧を分圧して出力する分圧回路部と、
入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を行う出力制御用トランジスタと、
入力される制御信号に応じて、該出力制御用トランジスタの駆動制御を行うドライバトランジスタと、
前記分圧回路部からの分圧電圧が前記基準電圧になるように該ドライバトランジスタの動作制御を行う誤差増幅器と、
入力される制御信号に応じた定電流を前記ドライバトランジスタに供給する、該ドライバトランジスタの負荷をなす定電流回路部と、
前記誤差増幅器の出力電圧を検出し、該検出した出力電圧に応じてアナログ的に変化する定電流が出力されるように該定電流回路部の動作制御を行う電流制御回路部と、
を備え
前記電流制御回路部は、定電流回路部に対して、前記誤差増幅器の出力電圧が低下すると前記定電流の電流値を増加させることを特徴とする定電圧電源装置。
In the constant voltage power supply device that converts the voltage input from the DC power source into a predetermined DC voltage and outputs it from the output terminal,
A reference voltage generation circuit that generates and outputs a predetermined reference voltage;
A voltage dividing circuit for dividing and outputting the voltage of the output terminal;
An output control transistor that performs output control of a current supplied from the DC power supply according to an input control signal;
A driver transistor that performs drive control of the output control transistor in accordance with an input control signal;
An error amplifier for controlling the operation of the driver transistor so that the divided voltage from the voltage dividing circuit unit becomes the reference voltage;
A constant current circuit unit which supplies a constant current corresponding to an input control signal to the driver transistor and forms a load of the driver transistor;
A current control circuit unit that detects an output voltage of the error amplifier and performs operation control of the constant current circuit unit so that a constant current that changes in an analog manner according to the detected output voltage is output;
Equipped with a,
The constant voltage power supply device, wherein the current control circuit unit increases the current value of the constant current when the output voltage of the error amplifier decreases with respect to the constant current circuit unit .
前記定電流回路部は、ゲートに入力される電圧に応じた電流を出力するMOSトランジスタで形成され、前記電流制御回路部は、前記誤差増幅器の出力電圧に応じて該MOSトランジスタのゲート電圧を制御することを特徴とする請求項1記載の定電圧電源装置。 The constant current circuit unit is formed of a MOS transistor that outputs a current according to a voltage input to a gate, and the current control circuit unit controls a gate voltage of the MOS transistor according to an output voltage of the error amplifier. constant-voltage power supply device according to claim 1, characterized in that the. 記電流制御回路部は、定電流回路部から出力される電流値が所定値を超えないように制限することを特徴とする請求項1又は2記載の定電圧電源装置。 Before SL-current controller includes a constant-voltage power supply device according to claim 1 or 2, wherein a current value output from the constant current circuit portion and limits so as not to exceed a predetermined value.
JP2007273533A 2007-10-22 2007-10-22 Constant voltage power supply Expired - Lifetime JP4642827B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007273533A JP4642827B2 (en) 2007-10-22 2007-10-22 Constant voltage power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007273533A JP4642827B2 (en) 2007-10-22 2007-10-22 Constant voltage power supply

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002216920A Division JP4050567B2 (en) 2002-07-25 2002-07-25 Constant voltage power supply

Publications (2)

Publication Number Publication Date
JP2008033971A JP2008033971A (en) 2008-02-14
JP4642827B2 true JP4642827B2 (en) 2011-03-02

Family

ID=39123240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007273533A Expired - Lifetime JP4642827B2 (en) 2007-10-22 2007-10-22 Constant voltage power supply

Country Status (1)

Country Link
JP (1) JP4642827B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5279544B2 (en) * 2009-02-17 2013-09-04 セイコーインスツル株式会社 Voltage regulator
JP5931398B2 (en) * 2011-10-21 2016-06-08 ローム株式会社 Power circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187258A (en) * 1996-12-19 1998-07-14 Texas Instr Inc <Ti> Drop-out voltage controller
JPH11167422A (en) * 1997-12-04 1999-06-22 Fuji Electric Co Ltd Three-terminal regulator
JP2000075941A (en) * 1998-08-31 2000-03-14 Hitachi Ltd Semiconductor device
JP2000163141A (en) * 1998-11-26 2000-06-16 Nec Corp Step-down power source circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187258A (en) * 1996-12-19 1998-07-14 Texas Instr Inc <Ti> Drop-out voltage controller
JPH11167422A (en) * 1997-12-04 1999-06-22 Fuji Electric Co Ltd Three-terminal regulator
JP2000075941A (en) * 1998-08-31 2000-03-14 Hitachi Ltd Semiconductor device
JP2000163141A (en) * 1998-11-26 2000-06-16 Nec Corp Step-down power source circuit

Also Published As

Publication number Publication date
JP2008033971A (en) 2008-02-14

Similar Documents

Publication Publication Date Title
JP5008472B2 (en) Voltage regulator
JP4473669B2 (en) Constant voltage circuit, constant current source, amplifier and power supply circuit using the constant voltage circuit
JP4921106B2 (en) Buffer circuit
JP4402465B2 (en) Power circuit
JP4805699B2 (en) Semiconductor device
JP5394968B2 (en) Differential amplifier circuit
JP5369750B2 (en) Power supply circuit and operation control method thereof
US20060001407A1 (en) Voltage regulator
JP6761361B2 (en) Power supply
JP2006209327A (en) Constant voltage circuit and semiconductor device having the same circuit
JP2017126259A (en) Power supply unit
US8466666B2 (en) Multi-stage voltage regulating circuit with automatic thermal compensation and regulating method thereof
JP5312781B2 (en) Switching power supply circuit
US8471548B2 (en) Power supply circuit configured to supply stabilized output voltage by avoiding offset voltage in error amplifier
JP2015180148A (en) power supply circuit
JP4050567B2 (en) Constant voltage power supply
JP7281805B2 (en) Charge pump control circuit and battery control circuit
JP2014067240A (en) Semiconductor device
US20090212862A1 (en) Op-amp circuit and op-amp circuit driving method
JP4642827B2 (en) Constant voltage power supply
JP2007109267A (en) Voltage regulator
JP4176002B2 (en) Constant voltage power supply
JP2007188533A (en) Voltage regulator and phase compensation method of voltage regulator
JP2010282432A (en) Regulator circuit
JP5068631B2 (en) Constant voltage circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101201

R150 Certificate of patent or registration of utility model

Ref document number: 4642827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term