Nothing Special   »   [go: up one dir, main page]

JP4522459B2 - Organic EL panel - Google Patents

Organic EL panel Download PDF

Info

Publication number
JP4522459B2
JP4522459B2 JP2008075968A JP2008075968A JP4522459B2 JP 4522459 B2 JP4522459 B2 JP 4522459B2 JP 2008075968 A JP2008075968 A JP 2008075968A JP 2008075968 A JP2008075968 A JP 2008075968A JP 4522459 B2 JP4522459 B2 JP 4522459B2
Authority
JP
Japan
Prior art keywords
organic
film
panel
blocking layer
moisture blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2008075968A
Other languages
Japanese (ja)
Other versions
JP2008159600A (en
Inventor
清 米田
龍司 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008075968A priority Critical patent/JP4522459B2/en
Publication of JP2008159600A publication Critical patent/JP2008159600A/en
Application granted granted Critical
Publication of JP4522459B2 publication Critical patent/JP4522459B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、マトリクス配置された有機EL素子と、これら有機EL素子を駆動するための複数の薄膜トランジスタが基板上に設けられ、この基板の周辺部分に、有機EL素子が配置される画素エリアの上方を密閉する封止パネルを接合する有機ELパネルに関する。   In the present invention, organic EL elements arranged in a matrix and a plurality of thin film transistors for driving the organic EL elements are provided on a substrate, and a pixel area above the pixel area where the organic EL elements are arranged in a peripheral portion of the substrate. It is related with the organic electroluminescent panel which joins the sealing panel which seals.

従来より、フラットディスプレイパネルの1つとして、有機ELディスプレイパネル(有機ELパネル)が知られている。この有機ELパネルは、液晶ディスプレイパネル(LCD)とは異なり、自発光であり、明るく見やすいフラットディスプレイパネルとしてその普及が期待されている。   Conventionally, an organic EL display panel (organic EL panel) is known as one of flat display panels. Unlike a liquid crystal display panel (LCD), this organic EL panel is expected to be widely used as a flat display panel that emits light and is bright and easy to see.

この有機ELパネルは、有機EL素子を画素として、これを多数マトリクス状に配置して構成される。また、この有機EL素子の駆動方法としては、LCDと同様にパッシブ方式とアクティブ方式があるが、LCDと同様にアクティブマトリクス方式が好ましいとされている。すなわち、画素毎にスイッチ素子(通常、スイッチング用と、駆動用の2つ)を設け、そのスイッチ素子を制御して、各画素の表示をコントロールするアクティブマトリクス方式の方が、画素毎にスイッチ素子を有しないパッシブ方式より高精細の画面を実現でき好ましい。   This organic EL panel is configured by arranging a number of organic EL elements as pixels and arranging them in a matrix. In addition, as a driving method of the organic EL element, there are a passive method and an active method as in the LCD, but an active matrix method is preferable as in the LCD. That is, in the active matrix system in which a switch element (usually two for switching and driving) is provided for each pixel and the display of each pixel is controlled by controlling the switch element, the switch element is provided for each pixel. It is preferable because a high-definition screen can be realized as compared with a passive method without a screen.

ここで、有機EL素子は、有機発光層に電流を流すことによって、有機EL素子を発光させる。また、この有機発光層に隣接して発光を助けるために、有機材料からなる正孔輸送層や、電子輸送層を設ける場合も多い。ところが、これら有機層は、水分により劣化しやすい。   Here, the organic EL element causes the organic EL element to emit light by passing a current through the organic light emitting layer. In many cases, a hole transport layer made of an organic material or an electron transport layer is provided in order to assist light emission adjacent to the organic light emitting layer. However, these organic layers are easily deteriorated by moisture.

そこで、有機ELディスプレイにおいては、有機EL素子が配置されている表示領域の上方を金属製の陰極で覆うとともに、有機EL素子を配置する表示領域(画素の存在する領域)の上方空間を気密の空間として、この空間に乾燥剤を配置して、水分を除去している。   Therefore, in an organic EL display, the upper area of the display area where the organic EL element is arranged is covered with a metal cathode, and the upper space of the display area where the organic EL element is arranged (area where the pixel exists) is airtight. As a space, a desiccant is disposed in this space to remove moisture.

特開2002−203682号公報JP 2002-203682 A

しかし、このような従来の有機ELディスプレイパネルにおいて、その寿命が十分でない場合も多い。これについて、検討の結果、有機EL素子の上部空間における乾燥が十分でない場合が多いことが分かった。すなわち、外部からの水分の侵入を十分効果的に防止できていないことが分かった。   However, in such a conventional organic EL display panel, the lifetime is often not sufficient. As a result of the examination, it was found that drying in the upper space of the organic EL element is often insufficient. That is, it has been found that the intrusion of moisture from the outside cannot be prevented sufficiently effectively.

本発明は、上記課題に鑑みなされたものであり、有機EL素子の上部空間に対する水分の侵入を効果的に防止できる有機ELパネルを提供することを目的とする。   This invention is made | formed in view of the said subject, and it aims at providing the organic EL panel which can prevent the penetration | invasion of the water | moisture content with respect to the upper space of an organic EL element effectively.

本発明は、マトリクス配置された有機EL素子と、これら有機EL素子を駆動するための複数の薄膜トランジスタが基板上に設けられ、この基板の周辺部分に、有機EL素子が配置される表示領域の上方を覆う封止パネルを接合する有機ELパネルであって、前記有機EL素子は、前記複数の薄膜トランジスタを平坦化膜で覆い、その平坦化膜上に形成するとともに、前記平坦化膜上に水分ブロッキング層を設け、前記平坦化膜を覆った水分ブロッキング層を、該水分ブロッキング層の下に前記平坦化膜が存在しているパネル周辺において、シール材によって封止パネルに接着することで、前記基板と封止パネルとの接合を行うことを特徴とする。 In the present invention, organic EL elements arranged in a matrix and a plurality of thin film transistors for driving these organic EL elements are provided on a substrate, and a peripheral portion of the substrate is disposed above a display region where the organic EL elements are disposed. an organic EL panel for joining the sealing panel covering, said organic EL device covers a plurality of thin film transistors in the planarization film, and forming on the planarizing film, the moisture blocking the planarization film The substrate is provided by adhering a moisture blocking layer covering the planarizing film to a sealing panel with a sealing material around the panel where the planarizing film is present under the moisture blocking layer. And a sealing panel.

このように、平坦化膜上の水分ブロッキング層とシール材を、下に平坦化層が存在する領域で接続することで周辺のシールを行うことにより、シール領域での平坦化膜を有機EL素子分離し、これによって周辺からの水分の侵入を効果的に防止することができる。 As described above, the moisture blocking layer and the sealing material on the planarizing film are connected in the region where the planarizing layer is present below, thereby performing the peripheral sealing, so that the planarizing film in the sealed region is formed into an organic EL element. separated and, thereby it is possible to effectively prevent entry of moisture from the surrounding.

また、前記平坦化膜の下方であって、前記薄膜トランジスタの上方に、別の水分ブロッキング層を設け、前記基板の周辺部において、2つの水分ブロッキング層を接続することで、前記平坦化膜の側部を2つの水分ブロッキング層により閉じることが好適である。   In addition, another moisture blocking layer is provided below the planarization film and above the thin film transistor, and two moisture blocking layers are connected to the periphery of the substrate, thereby connecting the planarization film side. The part is preferably closed by two moisture blocking layers.

このように、平坦化膜の側部を水分ブロッキング層によって、覆うことによって、この平坦化膜を介し、水分がパネル内部に侵入することを防止することができる。また、平坦化膜が吸湿性の高い材料であったとしても、水分ブロッキング相で包まれることになるので、その平坦化膜に水分が侵入することが防止できる。製造工程中に平坦化膜が吸湿していたとしても、水分ブロッキング層で包まれているので、その水分が有機層に侵入することがない。   Thus, by covering the side portion of the planarization film with the moisture blocking layer, it is possible to prevent moisture from entering the panel through the planarization film. Moreover, even if the planarizing film is a highly hygroscopic material, the moisture is blocked by the moisture blocking phase, so that moisture can be prevented from entering the planarizing film. Even if the planarizing film absorbs moisture during the manufacturing process, the moisture does not enter the organic layer because it is wrapped in the moisture blocking layer.

また、前記水分ブロッキング層は、窒化シリコンで構成されることが好適である。窒化シリコンは、防湿性が大きく、また安定であるため、水分ブロッキング層として好適である。   The moisture blocking layer is preferably made of silicon nitride. Silicon nitride is suitable as a moisture blocking layer because it has high moisture resistance and is stable.

以上説明したように、本発明によれば、水分ブロッキング層とシール材を、下に平坦化膜が存在する領域で接続することで周辺のシールを行う。これにより、段差のない平坦化膜の存在する領域で、水分ブロッキング層とシール材を接続して周辺のシールを確実に行うことができる。よって、平坦化膜を有機EL素子とは分離し、これによって周辺からの水分の侵入を効果的に防止することができる。 As described above, according to the present invention, the periphery is sealed by connecting the moisture blocking layer and the sealing material in the region where the planarizing film is present below . Thus, in the region existing in the planarizing film no step, as possible out be performed reliably seal around to connect the water blocking layer and the sealant. Therefore , the planarization film is separated from the organic EL element, and this can effectively prevent moisture from entering from the periphery.

また、平坦化膜の側部を水分ブロッキング層により覆うことによって、この平坦化膜を介し、水分がパネル内部に侵入することを防止することができる。   Further, by covering the side portion of the planarizing film with the moisture blocking layer, it is possible to prevent moisture from entering the panel through the planarizing film.

また、窒化シリコンは、防湿性が大きく、また安定であるため、水分ブロッキング層として好適である。   Silicon nitride is suitable as a moisture blocking layer because it has high moisture resistance and is stable.

以下、本発明の実施形態について、図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、一実施形態の要部を示す断面図である。ガラス基板10上には、ガラス基板10からの不純物の進入を防ぐためにSiNx、SiO2(SiO2(上)/SiNx(下))の順に積層された2層の絶縁層12が全面に形成されている。この絶縁膜12上の要部には、薄膜トランジスタが多数形成される。この図においては、電源ラインから有機EL素子への電流を制御する薄膜トランジスタである第2TFTが示してある。なお、各画素には、データラインからの電圧を容量へ蓄積するのを制御する第1TFTも設けられており、第2TFTは、容量に蓄積された電圧に応じてオンされ電源ラインから有機EL素子へ流れる電流を制御する。 FIG. 1 is a cross-sectional view showing a main part of one embodiment. On the glass substrate 10, two insulating layers 12 are formed on the entire surface in order of SiNx and SiO 2 (SiO 2 (upper) / SiNx (lower)) in order to prevent impurities from entering from the glass substrate 10. ing. A large number of thin film transistors are formed in the main part on the insulating film 12. In this figure, a second TFT which is a thin film transistor for controlling a current from the power supply line to the organic EL element is shown. Each pixel is also provided with a first TFT that controls the accumulation of the voltage from the data line in the capacitor. The second TFT is turned on in accordance with the voltage accumulated in the capacitor and is turned on from the power supply line to the organic EL element. To control the current flowing to

絶縁膜12上には、ポリシリコンからなり活性層を形成する半導体層14が形成され、これを覆ってSiO2、SiNxの順に積層された2層膜からなるゲート絶縁膜16が形成されている。半導体層14の中間部分の上方には、ゲート絶縁膜16を介しMo等からなるゲート電極18が形成されており、これらを覆ってSiNx、SiO2の順に積層された2層の絶縁膜からなる層間絶縁膜20が形成されている。また、半導体層14の両端側には、層間絶縁膜20およびゲート絶縁膜16にコンタクトホールを形成して例えばアルミのドレイン電極22とソース電極24が形成されている。 A semiconductor layer 14 made of polysilicon and forming an active layer is formed on the insulating film 12, and a gate insulating film 16 made of a two-layer film in which SiO 2 and SiNx are stacked in this order is formed covering the semiconductor layer 14. . A gate electrode 18 made of Mo or the like is formed above the intermediate portion of the semiconductor layer 14 with a gate insulating film 16 interposed therebetween. The gate electrode 18 is covered with two layers of insulating films laminated in order of SiNx and SiO 2. An interlayer insulating film 20 is formed. Further, on both end sides of the semiconductor layer 14, contact holes are formed in the interlayer insulating film 20 and the gate insulating film 16, for example, an aluminum drain electrode 22 and a source electrode 24 are formed.

そして、層間絶縁膜20およびドレイン電極22、ソース電極24を覆って、SiNxまたはTEOS膜からなる第1水分ブロッキング層26が全面に形成されている。   A first moisture blocking layer 26 made of a SiNx or TEOS film is formed on the entire surface so as to cover the interlayer insulating film 20, the drain electrode 22, and the source electrode 24.

また、この第1水分ブロッキング層26の上には、アクリル樹脂などの有機材料からなる第1平坦化膜28が形成され、その上に第1水分ブロッキング層26と同様にSiNxまたはTEOS膜からなる第2水分ブロッキング層60が形成されている。そして、この第2水分ブロッキング層60の上に画素毎の有機EL素子の陽極としてITOなどの透明電極30が形成されている。   A first planarizing film 28 made of an organic material such as an acrylic resin is formed on the first moisture blocking layer 26, and is made of a SiNx or TEOS film on the first moisture blocking layer 26, as with the first moisture blocking layer 26. A second moisture blocking layer 60 is formed. A transparent electrode 30 such as ITO is formed on the second moisture blocking layer 60 as the anode of the organic EL element for each pixel.

この透明電極30は、その一部がソース電極24上に至り、ここに設けられたソース電極の上面を露出するコンタクトホールの内面にも形成される。これによって、ソース電極24と透明電極30が直接接続されている。   A part of the transparent electrode 30 reaches the source electrode 24 and is also formed on the inner surface of the contact hole exposing the upper surface of the source electrode provided therein. Thereby, the source electrode 24 and the transparent electrode 30 are directly connected.

透明電極30の発光領域以外の画素領域の周辺部は第1平坦化膜28と同様の有機物質からなる第2平坦化膜32でカバーされる。   The peripheral portion of the pixel region other than the light emitting region of the transparent electrode 30 is covered with a second planarization film 32 made of the same organic material as the first planarization film 28.

そして、第2平坦化膜32及び透明電極30の上には正孔輸送層34が全面に形成される。ここで、第2平坦化膜32は発光領域において開口されているため、正孔輸送層34は発光領域において陽極である透明電極30と直接接触する。また、この正孔輸送層34の上には、発光領域より若干大きめで画素毎に分割された発光層36、電子輸送層38がこの順番で積層され、その上にアルミなどの陰極40が形成されている。   A hole transport layer 34 is formed on the entire surface of the second planarization film 32 and the transparent electrode 30. Here, since the second planarization film 32 is opened in the light emitting region, the hole transport layer 34 is in direct contact with the transparent electrode 30 that is an anode in the light emitting region. On the hole transport layer 34, a light emitting layer 36 and an electron transport layer 38 which are slightly larger than the light emitting region and divided for each pixel are laminated in this order, and a cathode 40 such as aluminum is formed thereon. Has been.

従って、第2TFTがオンすると、ソース電極24を介し電流が有機EL素子の透明電極30に供給され、透明電極30、陰極40間に電流が流れ、有機EL素子が電流に応じて発光する。   Therefore, when the second TFT is turned on, a current is supplied to the transparent electrode 30 of the organic EL element through the source electrode 24, a current flows between the transparent electrode 30 and the cathode 40, and the organic EL element emits light according to the current.

なお、この例において、第2TFTは、2つのドレインから1つのソースに向けて電流を流す2つのトランジスタが並列接続した構成をしている。また、第1TFTは、2つのトランジスタが直列接続されたダブルゲートタイプが通常用いられ、平面形状が異なり、また接続関係も異なるが、第2TFTと同様の積層構造を有する。   In this example, the second TFT has a configuration in which two transistors that flow current from two drains to one source are connected in parallel. The first TFT is usually a double gate type in which two transistors are connected in series, and has a laminated structure similar to that of the second TFT, although the planar shape is different and the connection relationship is also different.

そして、本実施形態では、絶縁膜12、ゲート絶縁膜16、層間絶縁膜20、および第1水分ブロッキング層26は、ガラス基板10上の周辺まで至るように全面に形成されており、第1平坦化膜28はガラス基板10の周辺の少し手前で終端し、この側面を第2水分ブロッキング層60が覆っている。また、第2平坦化膜32、正孔輸送層34、および陰極40は周辺に至る前に終端している。すなわち、図に示すように、ガラス基板10に対し、封止ガラス50を接合するシール材52は、ガラス基板10上の第2水分ブロッキング層60に接合され、第2水分ブロッキング層60は、第2平坦化膜32の側面を覆い、またシール材52の外側の第1水分ブロッキング層26上で終端している。   In this embodiment, the insulating film 12, the gate insulating film 16, the interlayer insulating film 20, and the first moisture blocking layer 26 are formed on the entire surface so as to reach the periphery on the glass substrate 10. The chemical film 28 terminates slightly before the periphery of the glass substrate 10, and the second moisture blocking layer 60 covers this side surface. The second planarization film 32, the hole transport layer 34, and the cathode 40 are terminated before reaching the periphery. That is, as shown in the figure, the sealing material 52 for bonding the sealing glass 50 to the glass substrate 10 is bonded to the second moisture blocking layer 60 on the glass substrate 10, and the second moisture blocking layer 60 is 2 Covers the side surface of the planarizing film 32 and terminates on the first moisture blocking layer 26 outside the sealing material 52.

ここで、シール材52には、エポキシ樹脂などのUV硬化樹脂が用いられ、これが第2水分ブロッキング層60に接着される。この第2水分ブロッキング層60は、SiNxや、TEOSで形成されており、外部からの水分を内側へ伝達しない。これによって、封止ガラス50の内部空間に外部からの水分が侵入してくるのを効果的に防止することができる。なお、第2水分ブロッキング層60としては、窒化シリコン膜(SiNx膜)が特に好適である。   Here, a UV curable resin such as an epoxy resin is used for the sealing material 52, and this is adhered to the second moisture blocking layer 60. The second moisture blocking layer 60 is made of SiNx or TEOS and does not transmit moisture from outside to the inside. Thereby, it is possible to effectively prevent moisture from the outside from entering the internal space of the sealing glass 50. As the second moisture blocking layer 60, a silicon nitride film (SiNx film) is particularly suitable.

従来の構成では、図2に示すように、第1、第2平坦化膜28、32もガラス基板10上でシール材52の下方にまで形成されていた。これら第1、第2平坦化膜28、32は、アクリル樹脂など有機物質で形成されており、これらは吸湿性がSiNxなどに比べ大きく、従って水分をパネル内部に導入しやすかった。   In the conventional configuration, as shown in FIG. 2, the first and second planarization films 28 and 32 are also formed on the glass substrate 10 below the sealing material 52. These first and second planarization films 28 and 32 are made of an organic material such as an acrylic resin, and these have a higher hygroscopicity than SiNx or the like, and therefore, it is easy to introduce moisture into the panel.

本実施形態では、防水性の高いSiNx等の無機膜により第1平坦化膜28を完全に覆い、これにより有機EL素子の存在する空間を、基本的にこの第2水分ブロッキング膜60、シール材52、封止ガラス50で囲い、この有機EL素子へ水分が至るのを効果的に防止している。   In the present embodiment, the first planarization film 28 is completely covered with an inorganic film such as SiNx having a high waterproof property, so that the space where the organic EL element exists is basically divided into the second moisture blocking film 60 and the sealing material. 52, which is enclosed by sealing glass 50, effectively prevents moisture from reaching the organic EL element.

なお、シール材52が配置されるガラス基板10の周辺部分には、ドライバ回路が配置される場合が多く、このドライバ回路も多数の薄膜トランジスタ(TFT)を含んでいる。このドライブ用の薄膜トランジスタは、通常画素毎に設けられる第1、第2TFTと同一工程でガラス基板10上に形成される。従って、シール材52の下方には、薄膜トランジスタが存在する場合が多く、その場合には薄膜トランジスタの電極22,24は、層間絶縁膜20上に突出しており、これを覆う第1水分ブロッキング層26にも段差が生じる。
In many cases, a driver circuit is disposed around the glass substrate 10 on which the sealing material 52 is disposed, and this driver circuit also includes a large number of thin film transistors (TFTs). The drive thin film transistor is formed on the glass substrate 10 in the same process as the first and second TFTs provided for each pixel. Therefore, there are many cases where a thin film transistor exists below the sealing material 52, and in this case, the electrodes 22 and 24 of the thin film transistor protrude on the interlayer insulating film 20, and the first moisture blocking layer 26 covering the thin film electrode is formed. There is also a step.

しかし、本実施形態では、第1平坦化膜28が存在し、上述の段差を平坦化しているため、なんら問題は生じない。   However, in the present embodiment, since the first planarization film 28 exists and the above-described step is planarized, no problem occurs.

実施形態の構成を示す要部の断面図である。It is sectional drawing of the principal part which shows the structure of embodiment. 従来例の構成を示す断面図である。It is sectional drawing which shows the structure of a prior art example.

符号の説明Explanation of symbols

10 ガラス基板、12 絶縁層、14 半導体層、16 ゲート絶縁膜、18 ゲート電極、20 層間絶縁膜、22 ドレイン電極、24 ソース電極、26 第1水分ブロッキング層、28 第1平坦化膜、30 透明電極、32 第2平坦化膜、34 正孔輸送層、36 有機発光層、38 電子輸送層、40 陰極、50 封止ガラス、52 シール材、60 第2水分ブロッキング層。   10 glass substrate, 12 insulating layer, 14 semiconductor layer, 16 gate insulating film, 18 gate electrode, 20 interlayer insulating film, 22 drain electrode, 24 source electrode, 26 first moisture blocking layer, 28 first planarizing film, 30 transparent Electrode, 32 2nd planarization film, 34 hole transport layer, 36 organic light emitting layer, 38 electron transport layer, 40 cathode, 50 sealing glass, 52 sealing material, 60 2nd moisture blocking layer.

Claims (3)

マトリクス配置された有機EL素子と、これら有機EL素子を駆動するための複数の薄膜トランジスタが基板上に設けられ、この基板の周辺部分に、有機EL素子が配置される表示領域の上方を覆う封止パネルを接合する有機ELパネルであって、
前記有機EL素子は、前記複数の薄膜トランジスタを平坦化膜で覆い、その平坦化膜上に形成するとともに、
前記平坦化膜上に水分ブロッキング層を設け、
前記平坦化膜を覆った水分ブロッキング層を、該水分ブロッキング層の下に前記平坦化膜が存在しているパネル周辺において、シール材によって封止パネルに接着することで、前記基板と封止パネルとの接合を行うことを特徴とする有機ELパネル。
An organic EL element arranged in a matrix and a plurality of thin film transistors for driving these organic EL elements are provided on a substrate, and a sealing covering the periphery of the substrate over the display area where the organic EL element is arranged An organic EL panel for joining panels,
The organic EL element is formed by covering the plurality of thin film transistors with a planarizing film and forming the planarized film on the planarized film.
The water blocking layer is provided on the flattening film,
The substrate and the sealing panel are bonded by adhering the moisture blocking layer covering the planarizing film to the sealing panel with a sealing material around the panel where the planarizing film is present under the moisture blocking layer. An organic EL panel characterized by being bonded to.
請求項1に記載の有機ELパネルにおいて、
前記平坦化膜の下方であって、前記薄膜トランジスタの上方に、別の水分ブロッキング層を設け、前記基板の周辺部において、2つの水分ブロッキング層を接続することで、前記平坦化膜の側部を2つの水分ブロッキング層により閉じることを特徴とする有機ELパネル。
The organic EL panel according to claim 1,
By providing another moisture blocking layer below the planarization film and above the thin film transistor, and connecting two moisture blocking layers at the periphery of the substrate, the side of the planarization film is An organic EL panel characterized by being closed by two moisture blocking layers.
請求項1または2に記載の有機ELパネルにおいて、
前記水分ブロッキング層は、窒化シリコンで構成されることを特徴とする有機ELパネル。
The organic EL panel according to claim 1 or 2,
The organic EL panel, wherein the moisture blocking layer is made of silicon nitride.
JP2008075968A 2008-03-24 2008-03-24 Organic EL panel Expired - Lifetime JP4522459B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008075968A JP4522459B2 (en) 2008-03-24 2008-03-24 Organic EL panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008075968A JP4522459B2 (en) 2008-03-24 2008-03-24 Organic EL panel

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002216654A Division JP4171258B2 (en) 2002-07-25 2002-07-25 Organic EL panel

Publications (2)

Publication Number Publication Date
JP2008159600A JP2008159600A (en) 2008-07-10
JP4522459B2 true JP4522459B2 (en) 2010-08-11

Family

ID=39660236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008075968A Expired - Lifetime JP4522459B2 (en) 2008-03-24 2008-03-24 Organic EL panel

Country Status (1)

Country Link
JP (1) JP4522459B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9203047B2 (en) 2012-03-12 2015-12-01 Panasonic Corporation Organic electroluminescent element
JP6232277B2 (en) * 2013-12-18 2017-11-15 東京エレクトロン株式会社 ORGANIC EL ELEMENT STRUCTURE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING PANEL
JP6462440B2 (en) 2015-03-18 2019-01-30 株式会社ジャパンディスプレイ Display device and manufacturing method of display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126156A (en) * 1997-06-30 1999-01-29 Idemitsu Kosan Co Ltd Organic el multicolor light emitting display device
JP2002050469A (en) * 2000-08-07 2002-02-15 Toppan Printing Co Ltd Organic electroluminescence element
JP2002203682A (en) * 2000-10-26 2002-07-19 Semiconductor Energy Lab Co Ltd Light-emitting device and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126156A (en) * 1997-06-30 1999-01-29 Idemitsu Kosan Co Ltd Organic el multicolor light emitting display device
JP2002050469A (en) * 2000-08-07 2002-02-15 Toppan Printing Co Ltd Organic electroluminescence element
JP2002203682A (en) * 2000-10-26 2002-07-19 Semiconductor Energy Lab Co Ltd Light-emitting device and its manufacturing method

Also Published As

Publication number Publication date
JP2008159600A (en) 2008-07-10

Similar Documents

Publication Publication Date Title
JP4171258B2 (en) Organic EL panel
US10964909B2 (en) Organic light emitting diode display device having a dam for controlling flow of encapsulant
WO2018128033A1 (en) Display device and method for manufacturing display device
JP3423261B2 (en) Display device
KR100535855B1 (en) Organic el display device
JP4454262B2 (en) Electroluminescence display device
US20170047384A1 (en) Organic electroluminescence display device and method of manufacturing organic electroluminescence display device
KR20180107414A (en) Display device
JP6557601B2 (en) Display device and method for manufacturing display device
US9704933B2 (en) Organic electroluminescent device
KR100612814B1 (en) Organic electro luminescence panel
KR100558242B1 (en) Organic el panel and manufacturing method thereof
JP2018005160A (en) Display device
JP4522459B2 (en) Organic EL panel
CN109980120B (en) Electroluminescent display device
JP2003255845A (en) Organic el display panel
JP4664877B2 (en) Organic electroluminescence display device
JP2018106803A (en) Organic el display device and method of manufacturing organic el display device
US10340478B2 (en) Organic EL display device and method of manufacturing an organic EL display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100525

R151 Written notification of patent or utility model registration

Ref document number: 4522459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

EXPY Cancellation because of completion of term