JP4514790B2 - 位相誤差検出装置 - Google Patents

Description

本発明は、光記録媒体上に光を照射して得られる光スポットのトラッキング誤差信号を検出する位相誤差検出装置に関するものである。

ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｋ）や、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）に代表されるような凹凸のピットで情報が記録されている光ディスクからのトラッキング制御信号を得る方式として、近年、位相差法と呼ばれる手法が用いられている。

かかる位相差法の一例として、特許文献１に示すようなものがある。
以下に、かかる特許文献１で示される従来の位相誤差検出装置３０１０について、図３０を用いて説明する。

図３０は、従来の位相誤差検出装置３０１０の構成を示すブロック図である。
図３０に示すように、従来の位相誤差検出装置３０１０は、光スポットの反射光を受光する受光素子１０１ａ〜１０１ｄを備え、該各受光素子１０１ａ〜１０１ｄの受光量に応じた光電流を出力するフォトディテクタ１０１と、フォトディテクタ１０１の光電流出力を電圧信号に変換する第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、第１から第４の電流電圧変換器１０２ａ〜１０２ｄで得られた電圧信号から光スポットのトラッキング誤差に応じて互いに位相が変化する２つの信号系列を生成する信号生成器、すなわち第１、及び第２の加算器１０３ａ、１０３ｂと、アナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、入力されたデジタル信号に対して補完処理を施す第１、及び第２の補完フィルタ１０５ａ、１０５ｂと、第１、及び第２の補完フィルタ１０５ａ、１０５ｂによって補完された第１、及び第２のデジタル信号系列のゼロクロス点をそれぞれ検出する第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、第１のデジタル信号系列のゼロクロス点と、第２のデジタル信号系列のゼロクロス点との位相差を検出し、その位相比較結果をクロック１クロック分のパルスで出力する位相差検出回路１０７と、位相差検出回路１０７から出力される位相比較信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタ（ＬＰＦ）１０８と、を備える。

なおここでは、フォトディテクタ１０１が、記録媒体上に情報ピット列として記録された情報トラックの接線方向、及び垂直方向に４分割された受光素子１０１ａ、１０１ｂ、１０１ｃ、１０１ｄを備え、第１、及び第２の加算器１０３ａ、１０３ｂがフォトディテクタ１０１から出力される各受光素子の受光量に応じて生成された信号のうち、対角に位置する受光素子の出力信号同士をそれぞれ加算することによって、２系列のデジタル信号を生成するものとする。また、ゼロクロス点とは、入力されたデジタル信号と、当該デジタル信号の平均値等から算出されるデジタル信号のセンターレベルとが交わる点をいう。

次に、かかる従来の位相誤差検出装置３０１０の動作について説明する。
まず、フォトディテクタ１０１において、光記録媒体（図示せず）のトラック上に光を照射して得られる光スポットの反射光を受光して、受光量に応じた光電流が出力される。

フォトディテクタ１０１の出力である光電流は、第１から第４の電流電圧変換器１０２ａ、１０２ｂ、１０２ｃ、１０２ｄにより、各受光素子ごとに電圧信号に変換され、第１の加算器１０３ａにより、第１、及び第３の電流電圧回路１０２ａ、１０２ｃの出力が、第２の加算器１０３ｂにより、第２、及び第４の電流電圧回路１０２ｂ、１０２ｄの出力が、それぞれ加算される。

そして、第１、及び第２の加算器１０３ａ、１０３ｂから出力される信号は、第１、及び第２のＡＤＣ１０４ａ、１０４ｂによって、各信号系列の離散化（サンプリング）が行われ、第１、及び第２のデジタル信号系列に変換される。

その後、第１、及び第２のＡＤＣ１０４ａ、１０４ｂから出力されるデジタル信号は、補間フィルタ１０５ａ、１０５ｂに入力され、デジタル信号のサンプリングデータ間の補間データが求められた後、ゼロクロス点検出回路１０６ａ、１０６ｂにより、補間された２つのデータ系列の立ち上がり、あるいは立ち下がりにおけるゼロクロス点が検出される。なお、補間の方法としては、例えばナイキスト補間といった方法がある。また、２つのデータ系列の立ち上がり、あるいは立ち下がりにおけるゼロクロス点の検出方法としては、例えば、補間されたデータ系列における符号の変化点（＋→−、あるいは−→＋）を求める方法がある。

位相差検出回路１０７では、ゼロクロス点検出回路１０６ａ、１０６ｂから出力されるゼロクロス点の情報を用いて、第１、及び第２の信号系列の波形におけるゼロクロス点間の距離が求められ、かかるゼロクロス点間の距離に基づいて位相比較結果がクロック１クロック分のパルスとして出力され、最終的にＬＰＦ１０８により帯域制限が行われて、トラッキングサーボ制御に必要な帯域のトラッキング誤差信号が生成される。

次に、前記従来の位相誤差検出装置３０１０における、位相差検出回路１０７の構成、及び動作について、図３１、図３２を用いてさらに詳しく説明する。
図３１は、従来の位相差検出回路１０７の構成を示すブロック図である。
図３１において、位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

位相差演算部１１１は、ゼロクロス点検出回路１０６ａ、１０６ｂにおいて検出されたゼロクロス情報を元に、２系列のデジタル信号のゼロクロス点間の距離を演算し、位相比較結果としてデータ切替部１１３に順次出力する。

パルス生成部１１２は、位相比較に用いる各データ系列において、ゼロクロスする位置で、サンプリングクロック１クロック分のパルス信号をそれぞれ生成し、該生成した各データ系列に対するパルス信号のうち、位相比較を行うポイントにおいて後に現れるパルス信号を、位相比較終了信号ＰＣＣとして出力する。

データ切替部１１３は、パルス生成部１１２が出力する位相比較終了信号のタイミングで、位相差演算部１１１から出力される位相比較結果を、サンプリングクロック１クロック分のパルスで出力する。

図３２は、位相差検出回路１０７の動作を説明するための図であり、上から、第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（位相比較入力Ａ）（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（位相比較入力Ｂ）（ｂ）、パルス生成部１１２から出力される位相比較終了信号ＰＣＣ（ｃ）、位相差検出回路１０７から出力される位相比較結果（ｄ）、を示している。

図３２の位相比較入力Ａ（ａ）、及びＢ（ｂ）に示される、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂから出力される２系列の信号は、位相差検出回路１０７の位相差演算部１１１、及びパルス生成部１１２に入力され、位相差演算部１１１では、ゼロクロス点検出回路１０６ａ、１０６ｂにおいて検出されたゼロクロス情報を元に、位相差Δ１、Δ２、Δ３が順次算出される。

一方で、パルス生成部１１２では、位相比較に用いる各データ系列において、ゼロクロスする位置で、サンプリングクロック１クロック分のパルス信号がそれぞれ生成され、該生成した各データ系列に対するパルス信号のうち、位相比較を行うポイントにおいて後に現れるパルス信号が、位相比較終了信号ＰＣＣとして出力される（図３２（ｃ）の位相比較終了信号ＰＣＣ参照）。

その後、データ切替部１１３では、パルス生成部１１２が出力する位相比較終了信号ＰＣＣに基づいて、位相差演算部１１１から出力される位相比較結果ＰＣＲが、サンプリングクロック１クロック分のパルスで出力される（図３２（ｄ）の位相比較結果ＰＣＲ参照）。

図３３は、ＣＡＶ再生時に、かかる従来の位相誤差検出装置３０１０により検出されるトラッキング誤差信号を示したものであり、（ａ）はディスクの内周側におけるトラッキング誤差信号を、（ｂ）はディスク外周側におけるトラッキング誤差信号を示すものである。

図３３に示すように、位相差検出回路１０７の各パルスごとの出力振幅は、同じ位相間隔内のサンプリング数が多いディスクの内周側（図（ａ））の方が、同じ位相間隔内のサンプリング数が少ないディスク外周側（図（ｂ））に比べ大きくなるが、図３２に示されるように、同図（ｄ）の位相比較結果ＰＣＲの出力は、同図（ｃ）の位相比較終了信号ＰＣＣの１クロックのみで該出力を行っているため、該位相比較結果ＰＣＲを出力する時間は、同じ位相間隔内のサンプリング数が多いディスクの内周側（図（ａ））の方が、同じ位相間隔内のサンプリング数が少ないディスクの外周側（図（ｂ））に比べて短くなっている。

そのため、かかる位相差検出回路１０７からの位相比較結果ＰＣＲに対して、ＬＰＦ１０８により帯域制限を行ってトラッキング誤差信号ＴＲＥを生成した場合には、ディスクの内側と外側とで等しい振幅を有するトラッキング誤差信号を得ることができ（図３３中の振幅Ａ、振幅Ｂ）、ＣＡＶ再生時におけるトラッキング誤差信号の線速依存を解消することが可能となる。

このように、従来の位相誤差検出装置３０１０では、デジタル信号処理によりトラッキング誤差を検出することができるので、アナログ信号処理によるトラッキング誤差検出では対応できない光記録再生装置の倍速化、及び記録値の高密度化に対応できるとともに、アナログ信号処理構成にかかわる構成を大幅に削減することができ、光記録再生装置の小型化、及び低コスト化を実現することができる。
特開２００４−３１１００６号公報

しかしながら、従来の、位相差法を用いたトラッキング誤差信号の検出では、ピット深さに依存するものなどの光学的要因や、各信号系列の回路伝播遅延の相違等による位相差が発生し、トラッキング誤差信号にＤＣオフセットが発生することが知られている。

このトラッキング誤差信号のＤＣオフセットを補正する手段としては、従来より、生成されたトラッキング誤差信号にオフセット補正量を加算することで、トラッキング誤差信号のＤＣオフセットを補正する方法が、一般に用いられている。

しかし、従来のトラッキング誤差信号のＤＣオフセットの補正方法では、ディフェクト位置や、未記録位置等において、入力信号がなく位相差が検出されない状態でも、オフセット補正量が加算されてしまうので、無信号時にオフセット電圧が出力されてしまい、トラッキングサーボが不安定になる、等の不都合が生じている。

本発明は、前記従来の課題を解決するためになされたもので、位相差法を用いたトラッキング誤差信号検出におけるトラッキング誤差信号のＤＣオフセットを、補正することができる位相誤差検出装置を提供することを目的とする。

上記課題を解決するため、本発明の位相誤差検出装置は、互いに位相が変化する２つの信号系列をサンプリングし、デジタル信号を生成する信号生成回路と、前記信号生成回路からの出力信号から、各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、前記２系列のデジタル信号のゼロクロス点間の距離を用いて該両デジタル信号の位相比較を行い、各ゼロクロス点間での位相比較結果を、サンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する位相差検出回路と、前記位相差検出回路の位相比較終了信号に応じてオフセット補正量を出力するオフセットゲート回路と、前記位相差検出回路の位相比較結果出力信号と、前記オフセットゲート回路の出力信号とを加算する加算回路と、前記加算回路から出力される信号に帯域制限を行って位相誤差信号を得るローパスフィルタと、前記ローパスフィルタの出力から位相誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路と、を備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、光ディスク上に光を照射して得られる光スポットの反射光を受光し、受光量に応じた信号を出力するフォトディテクタを、さらに備え、前記信号生成回路は、前記フォトディテクタの出力信号から、前記光スポットのトラッキング誤差に応じて互いに位相が変化する２つの信号系列のデジタル信号を生成する信号生成回路であり、記位相誤差信号は、トラッキング誤差信号である、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記フォトディテクタの出力信号から光ディスク上の傷、あるいは汚れなどのディフェクト、あるいは未記録状態を検出し、ディフェクト、あるいは未記録状態が検出されている期間は、前記オフセットゲート回路の出力を０となるように制御するディフェクト・未記録検出部を、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、互いに位相が変化する２つの信号系列をサンプリングし、デジタル信号を生成する信号生成回路と、前記信号生成回路からの出力信号から、各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、前記２系列のデジタル信号のゼロクロス点間の距離を用いて該両デジタル信号の位相比較を行い、各ゼロクロス点間での位相比較結果をサンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する位相差検出回路と、設定された間隔ごとに基準信号を出力する基準間隔生成回路と、前記基準間隔生成回路からの基準信号間隔中に、前記位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する有効位相差検出回路と、前記有効位相差検出回路からの制御信号によって、位相比較終了信号が検出されている場合はオフセット補正量を出力し、位相比較終了信号が検出されていない場合には０を出力するオフセットゲート回路と、前記位相差検出回路の位相比較結果出力信号に、前記オフセットゲート回路の出力を加算する加算回路と、前記加算回路から出力される信号に帯域制限を行って位相誤差信号を得るローパスフィルタと、前記ローパスフィルタの出力から位相誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路とを、備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、互いに位相が変化する２つの信号系列をサンプリングし、デジタル信号を生成する信号生成回路と、前記信号生成回路からの出力信号から各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、前記２系列のデジタル信号のゼロクロス点間の距離を用いて該両デジタル信号の位相比較を行い、各ゼロクロス点間での位相比較結果をサンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する位相差検出回路と、設定された間隔ごとに基準信号を出力する基準間隔生成回路と、前記基準間隔生成回路からの基準信号間隔中に、前記位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する有効位相差検出回路と、前記有効位相差検出回路からの制御信号によって、位相比較終了信号が検出されている場合はオフセット補正量を出力し、位相比較終了信号が検出されていない場合には０を出力するオフセットゲート回路と、前記位相差検出回路の位相比較結果出力信号に帯域制限を行うローパスフィルタと、前記ローパスフィルタの出力に前記オフセットゲート回路の出力を加算し、位相誤差信号を得る加算回路と、前記ローパスフィルタの出力から位相誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路とを、備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、光ディスク上に光を照射して得られる光スポットの反射光を受光し、受光量に応じた信号を出力するフォトディテクタを、さらに備え、前記信号生成回路は、前記フォトディテクタの出力信号から、前記光スポットのトラッキング誤差に応じて互いに位相が変化する２つの信号系列のデジタル信号を生成する信号生成回路であり、前記位相誤差信号は、トラッキング誤差信号である、ことを特徴とする。

また、本発明の位相誤差検出装置は、光ディスク上に情報ピット列として記録された情報トラックの接線方向、及び垂直方向に４分割された受光素子からなるフォトディテクタと、前記フォトディテクタから出力される各受光素子の受光量に応じて生成された４系列のデジタル信号から、各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、前記４系列のデジタル信号のゼロクロス点のうち、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて該両デジタル信号の位相比較を行い、各ゼロクロス点間での位相比較結果をサンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する第１の位相差検出回路と、設定された間隔ごとに基準信号を出力する基準間隔生成回路と、前記基準間隔生成回路からの基準信号間隔中に、前記第１の位相差検出回路の位相比較終了信号を有効位相差として検出したか否かの制御信号を出力する第１の有効位相差検出回路と、前記４系列のデジタル信号のゼロクロス点のうち、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて該両デジタル信号の位相比較を行い、各ゼロクロス点間での位相比較結果をサンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する第２の位相差検出回路と、前記基準間隔生成回路からの基準信号間隔中に、前記第２の位相差検出回路の位相比較終了信号を検出したか否かの制御信号を出力する第２の有効位相差検出回路と、前記第１、及び第２の有効位相差検出回路からの制御信号によって、両方の有効位相差検出回路がともに位相比較終了信号を検出している場合のみオフセット補正量を出力し、前記一方、もしくは両方の有効位相差検出回路によって位相比較終了信号が検出されない場合には０を出力するオフセットゲート回路と、前記第１の位相差検出回路の位相比較結果出力と、前記第２の位相差検出回路の位相比較結果出力とを加算する第１の加算回路と、前記第１の加算回路の出力と、前記オフセットゲート回路の出力とを加算する第２の加算回路と、前記第２の加算回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタと、前記ローパスフィルタの出力からトラッキング誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路と、を備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、光ディスクの線速度を検出する線速度検出部と、前記線速度検出部の出力に応じて、前記基準間隔生成回路の出力信号間隔を変更する設定期間調整部とを、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記線速度検出部は、光ディスクの再生信号に同期したクロックを出力するＰＬＬ部と、一定周期内の前記ＰＬＬ部からの出力クロックの入力回数をカウントし、線速度を測定するカウンタとを、備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、光ディスクの再生信号に同期したクロックを出力するＰＬＬ部を、さらに備え、前記基準間隔生成回路は、前記ＰＬＬ部の出力クロックで動作するカウンタを有し、該カウンタが所定値をカウントするごとに前記基準信号を出力する、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記ＰＬＬ部は、出力クロックが再生信号に同期しているか否かの制御信号を、さらに出力し、前記カウンタは、前記ＰＬＬ部からの制御信号を受け、前記ＰＬＬ部からの出力クロックが再生信号に同期している場合のみ前記ＰＬＬ部からの出力クロックで動作し、それ以外の状態では固定クロックによって動作する、ことを特徴とするる。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記基準間隔生成回路は、前記ＰＬＬ部からの出力クロックで前記カウンタが動作する場合に基準信号を出力するカウント値を決める第１の設定値と、固定クロックでカウンタが動作する場合に基準信号を出力するカウント値を決める第２の設定値とを有し、前記ＰＬＬ部からの制御信号を受け、前記ＰＬＬ部が再生信号に同期した状態であるときに、前記基準間隔生成回路からの基準信号の出力間隔が、前記ＰＬＬ部からの出力クロックでの動作時と、固定クロックでの動作時と、で等しくなるように第２のカウント設定値を制御する設定値制御部を、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記基準間隔生成回路からの基準信号間隔中に、前記位相差検出回路から出力される位相比較終了信号の回数をカウントし出力するカウント回路と、前記カウント回路の出力に対して平均化を行う平均化回路と、前記平均化回路の出力値が所定の値になるように前記基準間隔生成回路の基準信号を出力する間隔を調整する設定値制御部とを、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記フォトディテクタの出力信号から光ディスク上の傷、あるいは汚れなどのディフェクト、あるいは未記録状態を検出し、ディフェクト、あるいは未記録状態が検出されている期間は、前記平均化回路の入出力信号をホールドするディフェクト・未記録検出部を、さらに備える、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記各系列それぞれに、ゼロクロス点検出回路の出力から各信号系列のゼロクロス点間隔の距離を測定するパルス幅検出回路を備え、前記パルス幅検出回路により検出されるゼロクロス間隔が所定の値以下の場合には、当該ゼロクロス点での位相比較終了信号を無効とし、有効位相差検出回路への出力を停止する無効位相比較キャンセル部とを、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記各系列それぞれに、前記ゼロクロス点検出回路の出力から、ゼロクロス点間のサンプルデータのセンターレベルとの差の絶対値を、信号振幅値として検出する振幅検出回路を、さらに備え、前記無効位相差キャンセル部は、前記振幅検出回路により検出される信号振幅値が所定の値以下の場合も、当該ゼロクロス点での位相比較終了信号を無効とし、有効位相差検出回路への出力を停止する、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記フォトディテクタの出力信号から、光ディスク上の傷、あるいは汚れなどのディフェクト、あるいは未記録状態を検出し、前記ディフェクト、あるいは未記録状態が検出されている期間は、前記オフセットゲート回路の出力が０となるように制御するディフェクト・未記録検出部を、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、互いに位相が変化する２つの信号系列をサンプリングし、デジタル信号を生成する信号生成回路と、前記信号生成回路からの出力信号から各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、前記２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、各ゼロクロス点間での位相比較結果をサンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する位相差検出回路と、設定された間隔ごとに基準信号を出力する基準間隔生成回路と、前記基準間隔生成回路からの基準信号の出力ごとに、所定の期間、信号を出力する監視期間生成回路と、前記監視期間生成回路から信号が出力されている期間中に前記位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する有効位相差検出回路と、前記基準間隔生成回路からの基準信号の出力ごとに、前記有効位相差検出回路において位相比較終了信号が検出されていた場合にはオフセット補正量をパルス出力し、位相比較終了信号が検出されていない場合には０を出力するオフセットゲート回路と、前記位相差検出回路の位相比較結果出力信号に、前記オフセットゲート回路の出力を加算する加算回路と、前記加算回路から出力される信号に帯域制限を行って位相誤差信号を得るローパスフィルタと、前記ローパスフィルタの出力から位相誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路とを、備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、光ディスク上に光を照射して得られる光スポットの反射光を受光し、受光量に応じた信号を出力するフォトディテクタを、さらに備え、前記信号生成回路は、前記フォトディテクタの出力信号から、前記光スポットのトラッキング誤差に応じて互いに位相が変化する２つの信号系列のデジタル信号を生成する信号生成回路であり、前記位相誤差信号は、トラッキング誤差信号である、ことを特徴とする。

また、本発明の位相誤差検出装置は、光ディスク上に情報ピット列として記録された情報トラックの接線方向、及び垂直方向に４分割された受光素子からなるフォトディテクタと、前記フォトディテクタから出力される各受光素子の受光量に応じて生成された４系列のデジタル信号から、各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、前記４系列のデジタル信号のゼロクロス点のうち、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、各ゼロクロス点間での位相比較結果を、サンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する第１の位相差検出回路と、設定された間隔ごとに基準信号を出力する基準間隔生成回路と、前記基準間隔生成回路からの基準信号ごとに、所定の期間信号を出力する監視期間生成回路と、前記監視期間生成回路から信号が出力されている期間中に、前記第１の位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する第１の有効位相差検出回路と、前記４系列のデジタル信号のゼロクロス点のうち、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、各ゼロクロス点間での位相比較結果を、サンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する第２の位相差検出回路と、前記監視期間生成回路から信号が出力されている期間中に、前記第２の位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する第２の有効位相差検出回路と、前記基準間隔生成回路からの出力信号ごとに、前記第１、及び第２の有効位相差検出回路からの制御信号によって、両方の有効位相差検出回路がともに位相比較終了信号を検出している場合のみオフセット補正量をパルス出力し、前記一方、もしくは両方の有効位相差検出回路によって位相比較終了信号が検出されない場合には０を出力するオフセットゲート回路と、前記第１の位相差検出回路の位相比較結果出力と、前記第２の位相差検出回路の位相比較結果出力とを加算する第１の加算回路と、前記第１の加算回路の出力と、前記オフセットゲート回路の出力とを加算する第２の加算回路と、前記第２の加算回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタと、前記ローパスフィルタの出力からトラッキング誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路とを、備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記監視期間生成回路は、前記基準間隔生成回路からの基準信号の出力ごとに、所定の期間の前記信号の出力を繰り返し、前記有効位相差検出回路は、前記監視期間生成回路からの信号出力期間中の位相比較終了信号を繰り返し監視し、前記基準間隔生成回路からの出力信号間隔中に、位相比較終了信号が検出された前記監視期間生成回路からの出力信号期間の回数と、位相比較終了信号が検出されなかった期間の回数との比率が、所定の値以上であるか否かを示す制御信号を出力する、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、光ディスクの線速度を検出する線速度検出部と、前記線速度検出部の出力に応じて、前記監視期間生成回路の出力信号期間を変更する設定期間調整部とを、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記線速度検出部は、光ディスクの再生信号に同期したクロックを出力するＰＬＬ部と、一定周期内の前記ＰＬＬ部からの出力クロックの入力回数をカウントし、線速度を測定するカウンタとを、備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、光ディスクの再生信号に同期したクロックを出力するＰＬＬ部を、さらに備え、前記監視期間生成回路は、前記ＰＬＬ部からの出力クロックで動作するカウンタを有し、該カウンタが所定値をカウントするごとに、前記信号を出力する、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記ＰＬＬ部は、出力クロックが再生信号に同期しているか否かの制御信号を、さらに出力し、前記カウンタは、前記ＰＬＬ部からの制御信号を受け、前記ＰＬＬ部の出力クロックが再生信号に同期している場合のみ前記ＰＬＬ部からの出力クロックで動作し、それ以外の状態では固定クロックによって動作する、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記監視期間生成回路は、前記ＰＬＬ部の出力クロックでカウンタが動作する場合に信号を出力するカウント値を決める第１の設定値と、固定クロックでカウンタが動作する場合に信号を出力するカウント値を決める第２の設定値とを、備え、前記ＰＬＬ部からの制御信号を受け、前記ＰＬＬ部が再生信号に同期した状態であるときに、監視期間生成回路からの出力信号期間が、前記ＰＬＬ部からの出力クロックでの動作時と、固定クロックでの動作時と、で等しくなるように前記第２のカウント設定値を制御する設定値制御部を、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記監視期間生成回路からの信号出力期間中に、前記位相差検出回路から出力される位相比較終了信号の回数をカウントし出力するカウント回路と、前記カウント回路の出力に対して平均化を行う平均化回路と、前記平均化回路の出力値が所定の値になるように、前記監視期間生成回路の出力信号期間を調整する設定値制御部とを、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記フォトディテクタの出力信号から光ディスク上の傷、あるいは汚れなどのディフェクト、あるいは未記録状態を検出し、ディフェクト、あるいは未記録状態が検出されている期間は、前記平均化回路の入出力信号をホールドするディフェクト・未記録検出部を、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記各系列それぞれに、前記ゼロクロス点検出回路の出力から各信号系列のゼロクロス点間隔の距離を測定するパルス幅検出回路を備え、前記パルス幅検出回路により検出されたゼロクロス間隔が所定の値以下の場合は、当該ゼロクロス点での位相比較終了信号を無効とし、前記有効位相差検出回路への出力を停止する無効位相比較キャンセル部とを、さらに備えた、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記各系列それぞれに、前記ゼロクロス点検出回路の出力からゼロクロス点間のサンプルデータのセンターレベルとの差の絶対値を、信号振幅値として検出する振幅検出回路を、さらに備え、前記無効位相差キャンセル部は、前記振幅検出回路により検出される信号振幅値が所定の値以下の場合も、当該ゼロクロス点での位相比較終了信号を無効とし、有効位相差検出回路への出力を停止する、ことを特徴とする。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、前記フォトディテクタの出力信号から光ディスク上の傷、あるいは汚れなどのディフェクト、あるいは未記録状態を検出し、ディフェクト、あるいは未記録状態が検出されている期間は、前記オフセットゲート回路の出力が０となるように制御するディフェクト・未記録検出部を、さらに備えた、ことを特徴とする。

本発明は、以上に説明したように構成されているので、以下に示すような効果を奏する。
本発明の位相誤差検出装置によれば、位相比較器からの位相比較終了信号に応じてオフセット補正量を出力するオフセットゲート回路により、位相比較が行われるごとにパルス出力のオフセット量を付加するものとしたので、位相比較が行われている場合のみ位相誤差信号のオフセット補正を行うことが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、光ディスク上の傷や、汚れなどのディフェクトや、未記録状態を検出し、ディフェクト、もしくは未記録状態が検出されている期間は、オフセットゲート回路から出力される値が０となるように制御するディフェクト・未記録検出部を付加したので、ディフェクトや未記録位置等でのノイズ等による位相差検出回路の誤動作によるオフセット加算を解消し、安定したトラッキング誤差信号を得ることができる。

また、本発明の位相誤差検出装置によれば、基準間隔生成回路から設定された間隔で出力される基準信号間隔中に、位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する有効位相差検出回路と、有効位相差検出回路からの制御信号によって、位相比較終了信号が検出されている場合にはオフセット補正量を出力し、位相比較終了信号が検出されていない場合にはオフセット補正量を出力しないオフセットゲート回路を備えたので、位相比較が行われない位置でのオフセット補正を行わず、位相比較が行われている場合のみ位相誤差信号のオフセット補正を行うことが可能となる。

また、本発明の位相誤差検出装置によれば、４分割のフォトディテクタから互いに相関関係にある２系列の位相差検出回路と、それぞれの位相差検出回路に対しての有効位相差検出回路とを備え、互いの有効位相差検出回路において位相比較終了信号が検出されている場合のみオフセットゲート回路からオフセット補正量を出力するものとしたので、ノイズ等による位相差検出回路の誤動作に対応するオフセット補正量の出力を低減し、より正確にトラッキング誤差信号のオフセット調整を行うことが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、線速度に応じて基準間隔生成回路の基準信号出力間隔を調整する機能を付加したので、ディスクの内外周で線速度が異なるＣＡＶ再生を行った場合であっても、ディスク内外周で前記基準間隔生成回路からの基準信号間隔中の平均位相比較回数が変化することがなく、有効位相差検出回路での位相比較終了信号の検出感度を常に一定にすることが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、光ディスクの再生信号に同期したクロックを出力するＰＬＬ部を備え、基準間隔生成回路は、ＰＬＬ部からの出力クロックにより動作するカウンタで構成され、一定のカウント値ごと基準信号を出力させるものとしたので、ディスクの内外周で線速度が異なるＣＡＶ再生を行った場合であっても、ディスク内外周で基準間隔生成回路の出力信号間隔が線速度に応じて自動的に変化するため、基準間隔生成回路の出力信号間隔内の平均位相比較回数が変化することがなく、有効位相差検出回路での位相比較終了信号の検出感度を常に一定にすることが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、ＰＬＬ部が再生信号に同期したクロックを出力しているか否かの制御信号により、基準間隔生成回路のカウンタの動作クロックをＰＬＬクロックと固定クロックとで切替える機能を付加したので、ＰＬＬ部が再生信号に同期したクロックを出力していない状態のときは、固定クロックで前記カウンタを動作させることで、ＰＬＬ部が再生信号に同期したクロックを出力していないときでも、安定して基準間隔生成回路を動作させることが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、基準間隔生成回路の出力信号間隔を決める設定値をＰＬＬクロックでカウンタを動作させる場合と、固定クロックでカウンタを動作させる場合とで、それぞれ別に持ち、ＰＬＬが再生信号に同期したクロックを出力している状態であるときに、ＰＬＬクロックの周波数と、固定クロックの周波数との関係から基準間隔生成回路の出力信号の間隔がどちらのクロックで動作した場合でも等しくなるように固定クロック動作時の設定値を調整する機能を付加したので、外乱要因によりＰＬＬが突発的に外れた場合でも、基準間隔生成回路出力パルス間隔が変化することなく、有効位相差検出回路での位相比較終了信号の検出感度を一定に保つことが可能となる。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、基準間隔生成回路からの基準信号の間隔中に、位相差検出回路から出力される位相比較終了信号の回数をカウントし、当該カウント値を平均化する平均化回路を通し、平均化回路の出力値が所定の値になるように基準間隔生成回路の出力信号の間隔を制御する機能を付加したので、ディスクの内外周で線速度がことなるＣＡＶ再生を行った場合であっても、内外周で基準間隔生成回路の出力信号間隔中の平均位相比較回数が変化することがなく、有効位相差検出回路での位相比較終了信号の検出感度を常に一定にすることが可能となる。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、光ディスク上の傷や汚れなどのディフェクトや、未記録状態を検出し、ディフェクト、もしくは未記録状態が検出されている期間は、平均化回路の入出力値をホールドする機能を付加したので、ディフェクト位置や、未記録位置等、入力信号がなく位相比較終了信号が出力されない状態での平均化回路出力の低下を防ぐことにより、有効位相差検出回路の検出感度を安定して保つことが可能となる。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、各系列それぞれにゼロクロス点検出回路の出力から各信号系列のゼロクロス点間隔を測定するパルス幅隔検出回路を、さらに備え、ゼロクロス間隔が所定の値以下の場合には当該ゼロクロス点での位相比較終了信号を無効とし、有効位相差検出回路に出力しないようにする無効位相比較キャンセル部を備えたので、ノイズ等による位相差検出回路の誤動作によるオフセット補正量の加算を低減することが可能となる。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、各系列それぞれにゼロクロス点検出回路の出力からの各信号系列のゼロクロス点検出信号を受け、各信号系列のゼロクロス点間のサンプルデータとセンターレベルとの差の絶対値を信号振幅値として検出する振幅検出回路を、さらに備え、検出される信号振幅値が所定の値以下の場合においても無効位相比較キャンセル部により当該ゼロクロス点での位相比較終了信号を無効とするようにしたので、ノイズ等による位相差検出回路の誤動作に対応するオフセット補正量の加算を、より精度よく低減することが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、光ディスク上の傷や汚れなどのディフェクトや未記録状態を検出し、ディフェクトもしくは未記録状態が検出されている期間は、オフセットゲート回路から出力されるオフセット補正量が０となるように制御する機能を付加したので、ディフェクトや未記録位置等再生信号がない状態でのノイズ等による位相差検出回路の誤動作によるオフセット加算を解消し、安定したトラッキング誤差信号を得ることができる。

また、本発明の位相誤差検出装置は、設定間隔ごとに基準信号を出力する基準間隔生成回路と、基準間隔生成回路からの出力信号ごとに、所定の期間信号を出力する監視期間生成回路と、監視期間生成回路から信号が出力されている期間中に位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する有効位相差検出回路と、基準間隔生成回路からの出力信号ごとに有効位相差検出回路において位相比較終了信号が検出されている場合にはオフセット補正量をパルス出力し、位相比較終了信号が検出されない場合には０を出力するオフセットゲート回路を備えたので、位相比較が行われない位置でのオフセット補正を行わず、位相比較が行われている場合のみ位相誤差信号のオフセット補正を行うことが可能となる。

また、本発明の位相誤差検出装置によれば、４分割のフォトディテクタから互いに相関関係にある２系列の位相差検出回路と、それぞれの位相差検出回路に対しての有効位相差検出回路とを備え、互いの有効位相差検出回路において位相比較終了信号が検出されている場合のみオフセットゲート回路からオフセット補正量をパルス出力することとしたので、ノイズ等による位相比較器による位相比較の誤動作によるオフセット補正量の出力を低減し、正確なトラッキング誤差信号を得ることが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、監視期間生成回路は、所定の期間繰り返し信号を出力し、有効位相差検出回路は、監視期間生成回路からの出力信号期間中の位相差検出回路からの位相比較終了信号を監視し、基準間隔生成回路の出力信号間隔内での位相比較終了信号が検出された期間の回数と、検出されなかった期間の回数の比率が所定の値以上であるか、否かの制御信号を出力することとしたので、ノイズ等による位相差検出回路の誤動作に対応するオフセット加算を低減することが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、線速度に応じて監視期間生成回路の出力信号期間を調整する機能を付加したので、ディスクの内外周で線速度がことなるＣＡＶ再生を行った場合であっても、ディスク内外周で監視期間生成回路からの出力信号期間中の平均位相比較回数が変化することがなく、有効位相差検出回路での検出感度を常に一定にすることが可能となる。 また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、光ディスクの再生信号に同期したＰＬＬクロックを出力するＰＬＬ部を備え、監視期間生成回路は、ＰＬＬ部からの出力クロックによって動作するカウンタで構成され、所定のカウント数の期間、信号を出力させることとしたので、ディスクの内外周で線速度がことなるＣＡＶ再生を行った場合であっても、ディスク内外周で基準間隔生成回路の出力信号間隔が線速度に応じて自動的に変化することとなり、監視期間生成回路の信号出力期間中の平均位相比較回数が変化することがなく、有効位相差検出回路での位相比較終了信号の検出感度を常に一定にすることが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、ＰＬＬ部が再生信号に同期したクロックを出力しているか、否かの制御信号により、監視期間生成回路の信号出力期間を決めるカウンタの動作クロックをＰＬＬクロックと固定クロックとで切替える機能を付加し、ＰＬＬ部が再生信号に同期したクロックを出力していない状態の時は固定クロックで前記カウンタを動作させるようにしたので、ＰＬＬ部が再生信号に同期したクロックを出力していない場合でも安定して監視期間生成回路を動作させることが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、監視期間生成回路からの信号出力期間の設定値をＰＬＬクロックでカウンタが動作する場合と、固定クロックでカウンタが動作する場合とでそれぞれ別に持ち、ＰＬＬ部が再生信号に同期したクロックを出力している状態であるときに、ＰＬＬクロックの周波数と固定クロックの周波数の関係から監視期間生成回路の出力信号期間がどちらのクロックで動作した場合でも等しくなるように固定クロック動作時の設定値を制御する機能を付加したので、外乱要因によりＰＬＬが突発的に外れた場合でも監視期間生成回路の出力信号期間が変化することなく、有効位相差検出回路での位相比較終了信号の検出感度を一定に保つことが可能となる。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、監視期間生成回路からの信号出力期間中に、位相差検出回路から出力される位相比較終了信号の回数をカウントし、当該カウント値を平均化する平均化回路を通し、平均化回路の出力値が所定の値になるように監視期間生成回路の信号出力期間を調整する機能を付加したので、ディスクの内外周で線速度が異なるＣＡＶ再生を行った場合であっても、内外周で監視期間生成回路の出力信号期間中の平均位相比較回数が変化することがなく、有効位相差検出回路での位相比較終了信号の検出感度を常に一定にすることが可能となる。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、光ディスク上の傷や汚れなどのディフェクトや未記録状態を検出し、ディフェクトもしくは未記録状態が検出されている期間は、前記平均化回路の入出力値をホールドする機能を付加したので、ディフェクトや未記録位置等、無信号状態での前記平均化回路出力の低下を防ぐことができ、有効位相差検出回路での位相比較終了信号の検出感度を安定して保つことが可能となる。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、各系列それぞれにゼロクロス点検出回路の出力から各信号系列のゼロクロス点間隔を測定するパルス幅隔検出回路を、さらに備え、ゼロクロス間隔が所定の値以下の場合には当該ゼロクロス点での位相比較終了信号を無効とし、位相比較終了信号に出力しないようにする無効位相比較キャンセル部を備えたので、ノイズ等による位相差検出回路の誤動作によるオフセット補正量加算を低減することが可能となる。

また、本発明の位相誤差検出装置は、前記位相誤差検出装置において、各系列それぞれにゼロクロス点検出回路の出力からの各信号系列のゼロクロス点検出信号を受け、各信号系列のゼロクロス点間のサンプルデータとセンターレベルとの差の絶対値を信号振幅値として検出する振幅検出回路を、さらに備え、検出される信号振幅値が所定の値以下の場合においても、無効位相比較キャンセル部により当該ゼロクロス点での位相比較終了信号を無効とするようにしたので、ノイズ等による位相差検出回路の誤動作に対応するオフセット補正量の加算を、さらに精度よく低減することが可能となる。

また、本発明の位相誤差検出装置によれば、前記位相誤差検出装置において、光ディスク上の傷や汚れなどのディフェクトや未記録状態を検出し、ディフェクトもしくは未記録状態が検出されている期間は、オフセットゲート回路から出力されるオフセット補正量が０となるように制御する機能を付加しているので、ディフェクトや未記録位置等でのノイズ等による位相差検出回路の誤動作によるオフセット加算を解消することができる。

（実施の形態１）
以下に、本発明の実施の形態１による位相誤差検出装置について説明する。
図１は、本発明の実施の形態１による位相誤差検出装置１０００のブロック構成図である。

図１において、本実施の形態１による位相誤差検出装置１０００は、光スポットの反射光を受光する受光素子を備え、各受光素子の受光量に応じた光電流を出力するフォトディテクタ１０１と、第１〜第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１、及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、オフセットゲート回路１１と、第３の加算器１２と、オフセット補正回路１３とからなる。前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

なお、本実施の形態１による位相誤差検出装置１０００におけるオフセットゲート回路１１、第３の加算器１２、オフセット補正回路１３以外の構成要素は、図３０、図３１を用いて説明した従来の位相誤差検出装置３０１０におけるものと同じである。

上記オフセットゲート回路１１は、パルス生成部１１２が出力する位相比較終了信号ＰＣＣを制御信号として、オフセット補正回路１３から出力されるオフセット補正量Δαを、データ切替部１１３が位相比較結果ＰＣＲを出力するタイミングでパルス出力し、第３の加算器１２で、データ切替部１１３からの出力信号ＰＣＲに、オフセット補正量Δαを加算させる。

オフセット補正回路１３では、ＬＰＦ１０８の出力からトラッキング誤差信号ＴＲＥのオフセット量ＯＦＳを検出し、オフセット補正量Δαとして調整された値が、オフセットゲート回路１１に出力される。オフセット量ＯＦＳの検出方法としては、例えば、トラッキング誤差信号における＋側、及び−側のピーク値を比較することにより検出する方法が挙げられる。

次に、本実施の形態１における、オフセットゲート回路１１の動作について説明する。
図２は、本実施の形態１における、オフセットゲート回路１１の動作を説明するための図であり、上から、第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２から出力される位相比較終了信号ＰＣＣ（ｃ）、位相差検出回路１０７から出力される位相比較出力ＰＣＲ（ｄ）、オフセットゲート回路１１から出力されるオフセット補正量Δα（ｅ）、加算器１２１の出力（ｆ）、を順に示している。

図２に示される、位相比較入力Ａ、及びＢである、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂから出力される２系列の信号は、位相差検出回路１０７の位相差演算部１１１、及びパルス生成部１１２に入力され、位相差演算部１１１では、ゼロクロス点検出回路１０６ａ、１０６ｂにおいて検出されたゼロクロス情報を元に、位相差Δ１、Δ２、Δ３が順次算出される。一方で、パルス生成部１１２では、位相比較に用いる各データ系列において、ゼロクロスする位置で、サンプリングクロック１クロック分のパルス信号がそれぞれ生成され、該生成した各データ系列に対するパルス信号のうち、位相比較を行うポイントにおいて後に現れるパルス信号が、位相比較終了信号ＰＣＣとして出力される（ｃ）。

その後、データ切替部１１３では、パルス生成部１１２が出力する位相比較終了信号ＰＣＣに基づいて、位相差演算部１１１から出力される位相比較結果ＰＣＲが、サンプリングクロック１クロック分のパルスで出力される（ｄ）。

この時、オフセットゲート回路１１においては、パルス生成部１１２が出力する位相比較終了信号ＰＣＣに基づいて、オフセット補正量Δαが出力される（ｅ）。

そして、加算器１２によって、データ切替部１１３の出力ＰＣＲと、オフセットゲート回路１１の出力Δαとが加算され（ｆ）、その出力に対してＬＰＦ１０８により帯域制限が行われて、トラッキングサーボ制御に必要な帯域のトラッキング誤差信号ＴＲＥが生成される。

このように、本発明の実施の形態１による位相誤差検出装置１０００では、位相比較終了信号ＰＣＣに基づき位相比較が行われている時のみにオフセット補正が行われるものであり、ディフェクト位置や、未記録位置である等により入力信号がなく位相比較が行われない位置においては、オフセット補正を行わず、上記位相比較が行われている場合のみにおいて、トラッキング誤差信号のオフセット補正を行うことのできる位相誤差検出装置が得られる効果がある。

なお、本実施の形態１では、オフセットゲート回路１１のオフセット補正値Δα出力を、データ切替部１１３の出力ＰＣＲに合わせて出力するようにしているが、該オフセットゲート回路１１のオフセット補正値出力は、パルス生成部１１２からの位相比較終了信号ＰＣＣに応じているものであれば、必ずしもデータ切替部１１３からの出力に合わせたものとする必要はなく、いずれの構成においても上記と同様の効果を得ることが出来る。

また、図２に示される構成では、ゼロクロス点検出回路１０６ａ、１０６ｂによって検出されるゼロクロスポイントのうち、＋→−への符号の変化点においてのみ位相比較を行っているが、−→＋への符号の変化点でのゼロクロスポイントにおいて位相比較を行ってトラッキング誤差信号を得る方法としても、あるいはさらに、＋→−、および−→＋の両方の符号の変化点でのゼロクロスポイントにおいて位相比較を行ってトラッキング誤差信号を得る方法としてもよく、いずれにおいても同様の効果を得ることが出来る。

（実施の形態２）
以下に、本発明の実施の形態２による位相誤差検出装置について説明する。
図３は、本発明の実施の形態２による位相誤差検出装置２０００のブロック構成図である。

図３において、本実施の形態２による位相誤差検出装置２０００は、光スポットの反射光を受光する受光素子を備え、各受光素子の受光量に応じた光電流を出力するフォトディテクタ１０１と、第１〜第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１、及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、第３の加算器１２と、オフセット補正回路１３と、オフセットゲート回路２１と、基準間隔生成回路２２と、有効位相差検出回路２３と、からなる。前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

なお、本実施の形態２による位相誤差検出装置２０００における、オフセットゲート回路２１と、基準間隔生成回路２２と、有効位相差検出回路２３、以外の構成要素は、図１に示した実施の形態１の位相誤差検出装置１０００におけると同じである。

前記基準間隔生成回路２２は、所定の間隔ごとに、パルス信号を有効位相差検出部２３に順次出力する。

前記有効位相差検出回路２３は、基準間隔生成回路２２からの出力パルス間隔中に、位相差検出回路１０７のパルス生成部１１２から出力される位相比較終了信号ＰＣＣを検出し、基準間隔生成回路２２からの出力パルス間隔中に、位相比較終了信号ＰＣＣが検出されている場合は、“Ｈ”を、検出されていない場合は、“Ｌ”を、制御信号Ｃとして、基準間隔生成回路２２からのパルスごとに該制御信号の値を更新し、オフセットゲート回路２１に出力する。

前記オフセットゲート回路２１は、有効位相差検出回路２３からの制御信号Ｃを受け、制御信号が“Ｈ”の場合には、オフセット補正回路１３からオフセット補正量Δαを出力させて、加算器１３でデータ切替部１１３からの出力信号ＰＣＲに、該オフセット補正量Δαを加算させる。また、前記オフセットゲート回路２１は、制御信号が“Ｌ”の場合には、該オフセット補正量Δαを、加算器１２に対し出力させず、オフセット補正を行わせない。

次に、本実施の形態２における、オフセットゲート回路２１、基準間隔生成回路２２、有効位相差検出回路２３の動作について説明する。

図４は、本発明の実施の形態２におけるオフセットゲート回路２１、基準間隔生成回路２２、および有効位相差検出回路２３の動作を説明するための図であり、上から、第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２から出力される位相比較終了信号ＰＣＣ、データ切替部１１３から出力される位相比較出力信号ＰＣＲ、基準間隔生成回路２２からの出力信号（ｅ）、有効位相差検出回路２３からの制御信号（ｆ）、を示す。

基準間隔生成回路２２は、所定の間隔ごとに、パルス信号を有効位相差検出回路２３に出力する（ｅ）。

有効位相差検出回路２３は、基準間隔生成回路２２の出力パルス間隔中に、パルス生成部１１２から位相比較終了信号ＰＣＣが出力された場合、“Ｈ”を、出力されない場合は、“Ｌ”を制御信号Ｃとして、基準間隔生成回路２２の出力パルスごとに更新し、オフセットゲート回路２１に出力する（ｆ）。

オフセットゲート回路２１では、有効位相差検出回路２２からの制御信号Ｃが“Ｈ”の場合のみ、オフセット補正回路１３から出力されるオフセット補正量Δαを、加算器１２に出力する。

そして、加算器１２によってデータ切替部１１３の出力ＰＣＲと、オフセットゲート回路２１の出力Δαとが加算され、最終的に、ＬＰＦ１０８により帯域制限が行われて、トラッキングサーボ制御に必要な帯域のトラッキング誤差信号ＴＲＥが生成される。

このように、本実施の形態２による位相誤差検出装置２０００によれば、所定の期間中の位相比較終了信号ＰＣＣを監視し、位相比較が行われている場合のみ、オフセット補正が行われるようにしたため、図４のディフェクト位置で示したように、ディフェクトや未記録位置等で、入力信号がなく、位相比較が行われず、位相比較終了信号が出力されない位置でのオフセット補正は行われず、位相比較が行われている場合においてのみ、トラッキング誤差信号のオフセット補正を行うことが可能となる位相誤差検出装置を得られる効果がある。

また、本実施の形態２による位相誤差検出装置２０００によれば、有効位相差検出回路２３からの制御信号Ｃが“Ｈ”である期間は、常にオフセットゲート回路２１によってオフセット補正量Δαが出力され続けるので、ディスクの内外周で線速度が異なるＣＡＶ再生を行った場合であっても、内外周で、前記ＬＰＦ通過後のオフセット調整量が変化することはなく、トラッキング誤差信号ＴＲＥのオフセット補正を行うことが可能となる。

（実施の形態３）
以下に、本発明の実施の形態３による位相誤差検出装置について説明する。
図５は、本発明の実施の形態３による位相誤差検出装置３０００の構成を示すブロック図である。

図５において、本実施の形態３による位相誤差検出装置３０００は、光スポットの反射光を受光する受光素子を備え、各受光素子の受光量に応じた光電流を出力するフォトディテクタ１０１と、フォトディテクタ１０１の光電流出力を電圧信号に変換する第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、第１から第４の電流電圧変換器１０２ａ〜１０２ｄで得られた電圧信号から第１から第４のデジタル信号系列を得る第１から第４のアナログ−デジタル変換器（ＡＤＣ）１０４ａ〜１０４ｄと、入力されたデジタル信号系列に対して、補間処理を施す第１から第４の補間フィルタ１０５ａ〜１０５ｄと、第１から第４の補間フィルタ１０５ａ〜１０５ｄによって補完された第１〜第４のデジタル信号系列のゼロクロス点を、それぞれ検出する第１から第４のゼロクロス点検出回路１０６ａ〜１０６ｄと、４系列のデジタル信号のうち、所定の２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、各ゼロクロス点間での位相比較結果ＰＣＲ１，ＰＣＲ２と、位相比較終了信号ＰＣＣ１，ＰＣＣ２とを出力する第１、及び第２の位相差検出回路１０７ａ、１０７ｂと、第１の位相差検出回路１０７ａからの位相比較結果出力信号ＰＣＲ１と、第２の位相差検出回路１０７ｂからの位相比較結果出力信号ＰＣＲ２とを加算する加算器３１と、所定の間隔ごとに信号を出力する基準間隔生成回路２２と、第１、及び第２の位相差検出回路１０７ａ、１０７ｂのそれぞれから出力される位相比較終了信号ＰＣＣ１，ＰＣＣ２を検出し、検出結果を制御信号Ｃ１，Ｃ２として出力する第１、及び第２の有効位相差検出回路２３ａ、２３ｂと、第１、及び第２の有効位相差検出回路２３ａ、２３ｂからの制御信号Ｃ１，Ｃ２に応じてオフセット補正量Δαを出力するオフセットゲート回路３２と、加算器３１の出力ＰＣＲと、オフセットゲート回路３２の出力Δαとを加算する加算器１２と、加算器１２の出力に対して帯域制限を行ってトラッキング誤差信号ＴＲＥを得るローパスフィルタ（ＬＰＦ）１０８と、ローパスフィルタ１０８の出力信号からトラッキング信号のオフセット量を検出し、該検出したオフセットの補正値であるオフセット補正量を、オフセットゲート回路３２に出力するオフセット補正回路１３と、からなる。

なおここでは、フォトディテクタ１０１が、記録媒体上に情報ピット列として記録された情報トラックの接線方向、及び垂直方向に４分割された受光素子１０１ａ、１０１ｂ、１０１ｃ、１０１ｄを備えるものとする。

第１の位相差検出回路１０７ａは、４系列のデジタル信号のゼロクロス点のうち、ゼロクロス点検出回路１０６ａ、及び１０６ｂから出力される信号系列の位相差を検出するものであり、位相差演算部１１１ａと、パルス生成部１１２ａと、データ切替部１１３ａとにより構成される。

第２の位相差検出回路１０７ｂは、４系列のデジタル信号のゼロクロス点のうち、ゼロクロス点検出回路１０６ｃ、及び１０６ｄから出力される信号系列の位相差を検出するものであり、位相差演算部１１１ｂと、パルス生成部１１２ｂと、データ切替部１１３ｂとにより構成される。

ここで、位相差演算部１１１ａ、１１１ｂ、パルス生成部１１２ａ、１１２ｂ、データ切替部１１３ａ、１１３ｂ、及び有効位相差検出回路２３ａ、２３ｂは、それぞれ、図３を用いて説明した位相差演算部１１１、パルス生成部１１２、データ切替部１１３、有効位相差検出回路２３に相当するものであり、その説明は省略する。

オフセットゲート回路３２は、有効位相差検出回路２３ａ、及び２３ｂからの制御信号を受け、ともに制御信号が“Ｈ”である場合においてのみ、オフセット補正量Δαを出力するものとする。

図６、図７、図８は、光スポットがピット上を通過するときの４分割フォトディテクタ１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ上の反射光量の強度分布変化を例示した図である。各図の（ａ）は、光スポットと情報ピットとの位置関係を示す図であって、光スポットは、情報ピット上を矢印の方向に進んでいくものとする。各図の（ｂ）は、フォトディテクタ１０１上における反射光量の強度分布パターンを示す。

図６、図７、図８に示したように、４分割フォトディテクタ１０１ａと１０１ｃ間と、１０１ｂと１０１ｄ間との間には、情報ピットを通過することで得られる反射光量の強度分布パターンにおいて相関関係があることがわかる。このことから、フォトディテクタ１０１ａと１０１ｂから得られる信号列間の位相差を検出する位相差検出回路１０７ａと、フォトディテクタ１０１ｃと１０１ｄから得られる信号列間の位相差を検出する位相差検出回路１０７ｂとでは、情報ピットから得られる信号であれば、一方で位相差検出が行われた場合、もう一方でも必ず位相差検出が行われることになるため、各有効位相差検出回路２３ａ、２３ｂで位相比較終了信号ＰＣＣ１，ＰＣＣ２を検出した場合、制御信号Ｃ１，Ｃ２は互いに等しくなる。逆に、２つの有効位相差検出回路２３ａ、２３ｂの制御信号Ｃ１，Ｃ２が等しくない場合には、情報ピットからではないノイズ等の影響を受け、位相差検出回路１０７ａ、１０７ｂが誤動作していると判定できる。

以上のように、本実施の形態３による位相誤差検出装置３０００によれば、互いに相関関係にある２系統の位相差検出回路１０７ａ、１０７ｂと、有効位相差検出回路２３ａ、２３ｂとを備え、有効位相差検出回路２３ａ、２３ｂで位相比較終了信号ＰＣＣ１，ＰＣＣ２を検出している場合においてのみ、オフセットゲート回路３２でオフセット補正量Δαを出力することにより、ノイズ等による位相比較器による位相比較の誤動作によるオフセット補正量の出力を低減し、安定したトラッキング誤差信号ＴＲＥを得ることが可能となる位相誤差検出装置を得ることが可能となる。

（実施の形態４）
以下に、本発明の実施の形態４による位相誤差検出装置について説明する。
図９は、本発明の実施の形態４による位相誤差検出装置４０００の構成を示すブロック図である。

図９において、本実施の形態４による位相誤差検出装置４０００は、フォトディテクタ１０１と、第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１、及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、第３の加算器１２と、オフセット補正回路１３と、オフセットゲート回路２１と、有効位相差検出回路２３と、基準間隔生成回路４１と、線速度検出部４２と、設定期間調整部４３と、からなる。

前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

なお、本実施の形態４による位相誤差検出装置４０００における基準間隔生成回路４１と、線速度検出回路４２と、設定期間調整部４３、以外の構成要素は、図３を用いて説明した実施の形態２の位相誤差検出装置２０００におけると同じである。

前記基準間隔生成回路４１は、前記設定期間調整部４４によって設定される期間ごとに、パルス信号を、有効位相差検出回路２３に出力する。

前記線速度検出部４２は、例えば、一般的な検出方法である光ディスクの回転速度と、半径位置とから線速度を算出し、該線速度を、設定期間調整部４３に伝えるものである。

前記設定期間調整部４３は、前記線速度検出部４２で検出される線速度に応じて、前記基準間隔生成回路４１の出力信号間隔の設定値を調整する。なお、この調整は、ある時点での線速度を１とした場合、ＣＡＶ再生などで線速度が変化し、線速度がその２倍である２となった場合には、線速度１の時の基準間隔生成回路４１の信号出力間隔に対して、信号出力の間隔を１／２になるように調整するものとする。

次に、本実施の形態４における基準間隔生成回路４１、線速度検出部４２、設定期間調整部４３、の動作について、説明する。
図１０及び図１１は、本実施の形態４における基準間隔生成回路４１、線速度検出部４２、設定期間調整部４３、の動作を説明するための図である。

図１０は、光ディスクをＣＡＶ再生した場合におけるディスク内外周での線速度の相対値（最内周の線速度を１とする）を示す。また、図１１の（１）、（２）は、図１０における線速度の相対値が１の時（１）と、線速度の相対値が２の時（２）、のそれぞれの位置での第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２からの位相比較終了信号ＰＣＣ（ｃ）、基準間隔生成回路４１の出力信号４１ａ（ｄ）、の関係を示す。

図１１に示すように、線速度が２倍になると、再生信号のチャネルレートも２倍となるため、単位時間当たりの位相比較終了信号ＰＣＣの回数も２倍となる。このため、基準間隔生成回路４１の出力信号４１ａの間隔を常に一定としてしまうと、基準間隔生成回路４１の出力信号４１ａ間隔中の平均位相比較回数が変化し、有効位相差検出回路２３の検出感度が変化してしまう。

しかるに、本実施の形態４では、図１１に示すように、線速度に応じて基準間隔生成回路４１の出力信号４１ａの間隔を変更することにより、基準間隔生成回路４１の出力信号４１ａ間隔内の平均位相比較回数が変化することがないため、有効位相差検出回路２３の検出感度が変化することなく、オフセット補正を好ましく行うことが可能となる。

なお、線速度検出部４２は、再生信号に同期したクロックを出力するＰＬＬ部（図示せず）からの出力クロック周波数と、線速度との比例関係から、一定期間内に入力される前記ＰＬＬ部からの出力クロックの回数をカウントすることによって線速度を算出する方法を用いてもこれを構成でき、上記と同様の結果を得ることができる。

（実施の形態５）
以下に、本発明の実施の形態５による位相誤差検出装置について説明する。
図１２は、本発明の実施の形態５による位相誤差検出装置５０００の構成を示すブロック図である。

図１２において、本実施の形態５による位相誤差検出装置５０００は、フォトディテクタ１０１と、第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、第３の加算器１２と、オフセット補正回路１３と、オフセットゲート回路２１と、有効位相差検出回路２３と、基準間隔生成回路５１と、ＰＬＬ部５２と、セレクタ５３と、からなる。

前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

また、基準間隔生成回路５１は、カウンタ５４と、比較部５５と、第１の設定値５６と、第２の設定値５７と、セレクタ５８と、設定値制御部５９と、からなる。

また、本実施の形態５による位相誤差検出装置５０００における基準間隔生成回路５１と、ＰＬＬ部５２と、セレクタ５３、以外の構成要素は、図３に示した実施の形態２の位相誤差検出装置２０００におけると同じである。

以下に、本実施の形態５による位相誤差検出装置５０００について説明する。
前記ＰＬＬ部５２は、光ディスクの再生信号に同期したクロック（以後ＰＬＬクロックと呼ぶ）を出力するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路であり、ＰＬＬクロックをセレクタ５３に出力する。また、ＰＬＬ部５２は、ＰＬＬクロックが再生信号に同期した状態であるか否かを表す制御信号５２Ｃを出力するものであり、本実施の形態５では、同期した状態であるときは、“Ｈ”を、同期していない場合は、“Ｌ”を、セレクタ５３、５８の選択信号として出力する。

セレクタ５３は、ＰＬＬ部５２から出力されるＰＬＬクロックと、固定クロックを、ＰＬＬ部５２からの制御信号５２Ｃによって選択し、制御信号が“Ｈ”であればＰＬＬクロックを、“Ｌ”であれば固定クロックを、基準間隔生成回路５１に出力する。

基準間隔生成回路５１において、カウンタ５４は、セレクタ５３から出力されるクロックで動作する。また、セレクタ５８は、ＰＬＬ部５２からの制御信号５２Ｃが“Ｈ”であれば、第１の設定値５６を選択し、“Ｌ”であれば、第２の設定値５７を選択し、比較部５５に出力する。比較部５５は、カウンタ５４の出力と、セレクタ５８の出力とを比較し、カウンタ５４の出力がセレクタ５８の出力よりも大きい場合に、信号５５ａを出力し、この信号５５ａが、基準間隔生成回路５１の出力信号５１ａとして出力されるとともに、カウンタ５４をリセットする。

設定値制御部５９は、ＰＬＬ部５２からの制御信号が“Ｈ”の状態のときに動作し、基準間隔生成回路５１の出力信号５１ａの間隔が、カウンタ５４をＰＬＬクロックで動作させた場合と、固定クロックで動作させた場合とで等しくなるように、第２の設定値５７を調整する。

本実施の形態５における基準間隔生成回路５１の動作について、図１３及び図１４を用いて説明する。
図１３は、本実施の形態５における基準間隔生成回路５１の基本動作を説明するための図であり、光ディスクをＣＡＶ再生した場合におけるディスク内周時（１）と、外周時（２）における第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２からの位相比較終了信号ＰＣＣ（ｃ）、ＰＬＬ部５２の制御信号５２Ｃ（ｄ）、ＰＬＬクロック５２ＣＬ（ｅ）、カウンタ５４のカウント値５４ａ（ｆ）、第１の基準値５６（ｇ）、基準間隔生成回路５１の出力信号５１ａ（ｈ）、を示す。

なおここでは、外周（２）の位置は、その線速度が内周（１）の位置での線速度の２倍であるものとする。

図１３の（１）と（２）とを比較すると、線速度が２倍になると、再生信号のチャネルレートも２倍となるため、ＰＬＬクロック５２ＣＬ（ｅ）の周波数も２倍となる。これにより、カウンタ５８の動作スピードも２倍となるため、第１の基準値５６（ｇ）に達するまでの時間は１／２となり、結果として、基準間隔生成回路５１の出力５１ａ間隔も、（１）と（２）では１／２となる。

このとき、再生信号の平均周波数も２倍となっているため、単位時間当たりの平均位相比較終了信号ＰＣＣの回数も２倍となるが、先に述べたように基準間隔生成回路５１の出力信号５１ａ間隔も１／２となっているため、基準間隔生成回路５１の出力信号５１ａ間隔内での位相比較終了信号ＰＣＣの平均回数は、変化することはない。

図１４は、ディスクの再生中にＰＬＬ部５２が外乱要因の影響により一時的に再生信号との同期が取れなくなり、制御信号５２Ｃが“Ｈ”→“Ｌ”になったときの様子を示すもので、第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２からの位相比較終了信号ＰＣＣ（ｃ）、ＰＬＬ部５２の制御信号５２Ｃ（ｄ）、ＰＬＬクロック５２ＣＬ（ｅ）、固定クロックＣＬ（ｆ）、カウンタ５４のカウント値５４ａ（ｇ）、第１の基準値５６（ｈ）、第２の基準値５７（ｉ）、基準間隔生成回路５１の出力信号５１ａ（ｊ）、の関係を示す。

ＰＬＬ部５２からの制御信号５２Ｃ（ｄ）が“Ｈ”から“Ｌ”に切り替わると、セレクタ５３によりカウンタ５４の動作クロックがＰＬＬクロック５２ＣＬ（ｅ）から固定クロックＣＬ（ｆ）に切り替わる。また、セレクタ５８によって、基準値が第１の基準値５６（ｈ）から第２の基準値５７（ｉ）に切り替わる。

このとき、制御信号５２Ｃ（ｄ）の切り替わりの直後の、１回目の基準間隔生成回路５１の出力５１ａ間隔は、切り替わりのタイミングで多少変化する（図１４中のγ期間）が、制御信号５２Ｃ（ｄ）の切り替わり後、２回目からの基準間隔生成回路５１の出力間隔としては、設定値制御部５９によってＰＬＬ部５２の制御信号５２Ｃが“Ｈ”の時に、カウンタ５４がＰＬＬクロック５２ＣＬで動作した場合と固定クロックＣＬで動作した場合とで基準間隔生成回路５１の出力信号間隔が等しくなるように第２の設定値５８を調整していることによって、制御信号５２Ｃ（ｉ）が“Ｈ”の時（図１４中のα期間）と同じ出力間隔（図１４中のβ期間）でもって、該基準間隔生成回路５１は、信号５１ａを出力することができる。

このように、本実施の形態５による位相誤差検出装置５０００によれば、ＰＬＬ部５２により再生信号に同期したクロックを生成できているときは、該ＰＬＬクロックを用いて基準間隔生成回路５１のカウンタ５４を動作させることで、ＣＡＶ再生時などにより再生中に線速度が変化する場合であっても基準間隔生成回路５１の出力信号間隔内の平均位相比較回数が変化することがないため、有効位相差検出回路２３の検出感度が変化することはなく、オフセット補正を好ましく行うことが可能な位相誤差検出装置を得ることができる。

また、ＰＬＬ部５２が外乱等の要因により一時的に再生信号に同期したクロックを生成できない状態になった場合でも、同期したクロックを生成できている間に、設定値調整回路５９によって、カウンタ５４がＰＬＬクロック動作時と固定クロック動作時とで基準間隔生成回路５１の出力信号間隔が同じになるように第２の設定値５７を調整することにより、有効位相差検出回路２３の検出感度が変化することなく、安定してオフセット補正を行うことが可能な位相誤差検出装置を得ることができる。

（実施の形態６）
以下に、本発明の実施の形態６による位相誤差検出装置について説明する。
図１５は、本発明の実施の形態６による位相誤差検出装置６０００の構成を示すブロック図である。

図１５において、本実施の形態６の位相誤差検出装置６０００は、フォトディテクタ１０１と、第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１、及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、第３の加算器１２と、オフセット補正回路１３と、オフセットゲート回路２１と、有効位相差検出回路２３と、基準間隔生成回路６１と、カウンタ６２と、平均化回路６３と、設定値制御部６４と、ディフェクト・未記録検出部６５と、からなる。

前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

なお、本実施の形態６の位相誤差検出装置６０００における基準間隔生成回路６１と、カウンタ６２と、平均化回路６３と、設定値制御部６４と、ディフェクト・未記録検出部６５、以外の構成要素は、図３を用いて説明した実施の形態２の位相誤差検出装置２０００におけると同じである。

前記カウンタ６２は、基準間隔生成回路６１のパルス出力間隔中の位相差検出回路１０７から出力される位相比較終了信号ＰＣＣの回数をカウントし、そのカウント値６２ａを平均化回路６３に出力する。

前記平均化回路６３は、カウンタ６２の出力値６２ａを平均化した値を、設定値制御部６４に出力する。

ただし、ディフェクト・未記録検出部６５の制御信号が“Ｈ”の場合には、平均化を停止し、出力値をホールドする。

前記設定値制御部６４は、前記平均化回路６３の出力値が所定の値より大きい場合には、前記基準間隔生成回路６１の出力パルス間隔を狭めるように調整し、逆に所定の値より小さい場合には、前記基準間隔生成回路６１の出力パルス間隔を広げるように制御する。

前記ディフェクト・未記録検出部６５は、再生信号の振幅などから光ディスク上の傷や、汚れなどのディフェクトや、未記録位置を検出している期間は、“Ｈ”の制御信号を、それ以外の状態では、“Ｌ”の制御信号を、前記平均化回路６３に出力する。

前記基準間間隔生成回路６１は、前記設定値制御部６４によって設定された間隔ごとにパルスを出力する。

このような本実施の形態６の位相誤差検出装置６０００においては、以下のような動作、作用を有する。
前記実施の形態４でも述べたように、光ディスクをＣＡＶ再生するなどによって線速度が２倍になると、再生信号のチャネルレートも２倍となるため、単位時間当たりの位相比較終了信号の回数も２倍となる。このため、基準間隔生成回路の出力パルス間隔を常に一定としてしまうと、基準間隔生成回路の出力パルス間隔中の平均位相比較回数が変化し、有効位相差検出回路の検出感度が変化してしまう。

この場合、前記実施の形態４では、線速度を検出し、該線速度によって基準間隔生成回路の出力パルス間隔を調整するようにしていた。

これに対し、本実施の形態６の位相誤差検出装置６０００では、基準間隔生成回路６１の出力パルス間隔中の位相差検出回路１０７から出力される位相比較終了信号ＰＣＣの回数をカウントし、これを平均化回路６３によって平均化し、設定値制御部６４によって平均化回路６３の出力が所定の回数となるように、基準間隔生成回路６１のパルス出力間隔を調整することで、基準間隔生成回路６１のパルス出力間隔中の平均位相比較回数を常に所定の値になるように制御することができ、有効位相差検出回路２３の検出感度が変化することなく、オフセット補正を行うことが可能な位相誤差検出装置を得ることができる。

また、ディフェクト・未記録検出部６５により、ディフェクト・未記録位置においては平均化回路６３の入出力信号をホールドするようにしているので、位相比較が行われないディフェクト・未記録位置では平均化回路６３の出力が低下してしまうことにより該ディフェクト・未記録位置では不要な基準間隔生成回路６１の出力信号間隔の広がりが生じてしまうことを、防止することが出来る。

なお、前記平均化回路６３は、これをカウント値の変化に対して帯域制限を行うローパスフィルタとしても、上記と同様の効果を得ることができる。

（実施の形態７）
以下、本発明の実施の形態７による位相誤差検出装置について説明する。
図１６は、本発明の実施の形態７による位相誤差検出装置７０００の構成を示すブロック図である。

図１６において、本実施の形態７の位相誤差検出装置７０００は、フォトディテクタ１０１と、第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１、及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、第１、及び第２のパルス幅検出回路７１ａ、７１ｂと、第１、及び第２の振幅検出回路７２ａ、７２ｂと、無効位相比較キャンセル部７３と、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、第３の加算器１２と、オフセット補正回路１３と、オフセットゲート回路２１と、基準間隔生成回路２２と、有効位相差検出回路２３と、からなる。

前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

なお、本実施の形態７による位相誤差検出装置７０００における第１、及び第２のパルス幅検出回路７１ａ、７１ｂと、第１、及び第２の振幅検出回路７２ａ、７２ｂと、無効位相比較キャンセル部７３、以外の構成要素は、図３を用いて説明した実施の形態２の位相誤差検出装置２０００におけると同じである。

第１、及び第２のパルス幅検出回路７１ａ、７１ｂは、それぞれ、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂによって検出されるゼロクロス点の間隔中の、データ数を、パルス幅として検出するものである。

また、第１、および第２の振幅検出回路７２ａ、７２ｂは、それぞれ、第１、および第２のゼロクロス点検出回路１０６ａ、１０６ｂによって検出されるゼロクロス点の間隔中の、データの絶対値の最大値を、振幅値として検出するものである。

無効位相比較キャンセル部７３は、第１、及び第２のパルス幅検出回路７１ａ、７１ｂと、第１、及び第２の振幅検出回路７２ａ、７２ｂによって検出されるパルス幅、及び振幅値が、それぞれの所定値以下の場合に、かかるゼロクロス点によって検出され、パルス生成部１１２から出力される位相比較終了信号ＰＣＣを無効とし、これを、有効位相差検出回路２３へは出力しないようにする。

次に、本実施の形態７における第１、及び第２のパルス幅検出回路７１ａ、７１ｂ、第１、及び第２の振幅検出回路７２ａ、７２ｂ、及び無効位相差キャンセル部７３、の動作について説明する。

図１７は、本実施の形態７による位相誤差検出装置７０００における無効位相比較キャンセル部７３の動作を説明するための図であり、第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２からの位相比較終了信号ＰＣＣ（ｃ）、無効位相差キャンセル部７３の出力信号７３ａ（ｄ）、基準間隔生成回路２２の出力信号２２ａ（ｅ）、有効位相差検出回路２３の出力信号２３ａ（ｆ）を示す。

ディフェクトのある位置や、未記録位置等においては、再生信号が入力されず、本来であれば、第１、及び第２のＡＤＣ１０４ａ、１０４ｂには信号が入力されないはずであるが、ノイズ等の低振幅、短パルスの無相関信号が入力される場合がある（図中のディフェクト位置ＤＦＰ参照）。このとき、ノイズ等の入力信号は無相関信号であるため、かかる信号によって検出される位相比較結果はＬＰＦを通すことによってその影響を低減することが出来るものであるが、位相比較がノイズ等によって行われた場合であっても、有効位相差検出回路２３で位相比較終了信号ＰＣＣが検出されると、不要なオフセット補正量が出力されてしまう。

そこで、本実施の形態７による位相誤差検出装置７０００は、図１７に示すように、ディフェクト位置や未記録位置等において、ノイズによる入力信号があった場合でも、パルス幅検出回路７１ａ、７１ｂと、振幅検出回路７２ａ、７２ｂとによって入力信号のパルス幅と、振幅値とを検出し、パルス幅と、振幅のいずれかが、それぞれの所定値以下の場合には、無効位相比較キャンセル部７３によってその信号をノイズとみなし、有効位相差検出回路２３へ入力される位相比較終了信号ＰＣＣを制限するようにしたもので、これにより、ノイズ等による位相差検出回路２３の誤動作による不要なオフセット補正量ＯＦＣの出力を低減し、安定したトラッキング誤差検出信号ＴＲＥを得ることが可能となるものである。

なお、以上の実施の形態２〜７においては、位相差検出回路１０７からの位相比較結果に加算器１３でオフセット補正量を加算し、ＬＰＦ１０８を通過させることで、トラッキング誤差検出信号を得ていたが、位相差検出回路１０７からの位相比較結果ＰＣＲをＬＰＦ１０８を通過させた後で、これにオフセット補正量を加算することにより、トラッキング誤差検出信号を得るようにしてもよく、以上の各実施の形態２〜７におけると同様の効果を得ることがきる。

（実施の形態８）
以下に、本発明の実施の形態８による位相誤差検出装置について説明する。
図１８は、本発明の実施の形態８による位相誤差検出装置８０００の構成の一例を示すブロック図である。

図１８において、本実施の形態８の位相誤差検出装置８０００は、フォトディテクタ１０１と、第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１、及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、第３の加算器１２と、オフセット補正回路１３と、基準間隔生成回路８１と、監視期間生成回路８２と、有効位相差検出回路８３と、オフセットゲート回路８４とからなる。

前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

なお、本実施の形態８の位相誤差検出装置８０００における基準間隔生成回路８１と、監視期間生成回路８２と、有効位相差検出回路８３と、オフセットゲート回路８４、以外の構成要素は、図１を用いて説明した実施の形態１の位相誤差検出装置１０００におけると同じである。

前記基準間隔生成回路８１は、所定の間隔ごとに、パルス信号８１ａを、監視期間生成回路８２と、有効位相差検出回路８３と、オフセットゲート回路８４とに出力する。なお、この基準間隔生成回路８１の出力信号８１ａパルス間隔は、ＬＰＦ１０８での帯域制限に対して十分に早いものとする。

前記監視期間生成回路８２は、基準間隔生成回路８１からの出力信号８１ａごとに、所定の期間、“Ｈ”の信号８２ａを、有効位相差検出回路８３に出力する。

前記有効位相差検出回路８３は、監視期間生成回路８２からの出力信号８２ａが“Ｈ”の期間中の位相差検出回路１０７からの位相比較終了信号ＰＣＣを監視し、該位相比較終了信号ＰＣＣを検出すると、該検出時に“Ｈ”となり、基準間隔生成回路８１からの出力信号８１ａによって“Ｌ”にリセットされる制御信号８３Ｃを、オフセットゲート回路８４に出力する。

前記オフセットゲート回路８４は、基準間隔生成回路８１からの出力信号８１ａを受けたときの有効位相差検出回路８３の制御信号８３Ｃが“Ｈ”の状態である場合のみ、前記オフセット補正回路１３からのオフセット補正量Δα（８４ａ）を、１クロック分のパルスで出力する。

次に、本実施の形態８における基準間隔生成回路８１、監視期間生成回路８２、有効位相差検出回路８３、及びオフセットゲート回路８４、の動作について説明する。
図１９は、本実施の形態８における基準間隔生成回路８１、監視期間生成回路８２、有効位相差検出回路８３、及びオフセットゲート回路８４、の動作を説明するための図であり、上から、第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２から出力される位相比較終了信号ＰＣＣ（ｃ）、基準間隔生成回路８１からの出力信号８１ａ（ｄ）、監視期間生成回路８２からの出力信号８２ａ（ｅ）、有効位相差検出回路８３からの制御信号８３Ｃ（ｆ）、オフセットゲート回路８４からの出力信号８４ａ（ｇ）、を示す。

次に、本実施の形態８の位相誤差検出装置８０００の動作について説明する。
前記基準間隔生成回路８１は、所定の間隔ごとに、パルス８１ａを出力する（ｄ）。

前記監視期間生成回路８２は、前記基準間隔生成回路８１の出力パルス８１ａごとに、所定の期間、“Ｈ”の信号を出力する（ｅ）。

前記有効位相差検出回路８３は、監視期間生成回路８２の出力信号８２ａが“Ｈ”の期間中に、パルス生成部１１２から位相比較終了信号ＰＣＣが出力された場合は“Ｈ”であり、前記信号ＰＣＣが出力されない場合は“Ｌ”である、制御信号８３Ｃを、出力する（ｆ）。

前記オフセットゲート回路８４は、有効位相差検出回路８３からの制御信号８３Ｃが“Ｈ”の場合のみ、基準間隔生成回路８１の出力信号８１ａごとに、オフセット補正回路１３から出力されるオフセット補正量Δα（８４ａ）を、加算器１２に出力する（ｇ）。

そして、加算器１２によってデータ切替部１１３の出力ＰＣＲと、オフセットゲート回路８４の出力Δαとが加算され、最終的に、これに対しＬＰＦ１０８により帯域制限が行われて、トラッキングサーボ制御に必要な帯域のトラッキング誤差信号ＴＲＥが生成される。この時、基準間隔生成回路８１の出力信号８１ａの間隔は、ＬＰＦ１０８での帯域制限に比べて十分に短いとしているので、オフセットゲート回路８４から基準間隔生成回路８１の出力信号８１ａごとに出力されるオフセット補正量は、ＬＰＦ１０８を通過後に一定値として取り扱うことができる。

このように、本発明の実施の形態８による位相誤差検出装置８０００によれば、所定の期間中の位相比較終了信号ＰＣＣを監視し、位相比較が行われている時にのみオフセット補正が行われるようにしたため、ディフェクト位置や未記録位置等であって入力信号がなく位相比較が行われない位置ではオフセット調整を行わず、位相比較が行われている場合にのみトラッキング誤差信号ＴＲＥのオフセット調整を行うことが可能な位相誤差検出回路を得ることができる。

また、本実施の形態８の位相誤差検出装置８０００では、基準間隔生成回路８１から出力される信号８１ａ間隔は、再生中は常に一定であり、前述のようにオフセットゲート回路８４から基準間隔生成回路８１の出力信号８１ａごとに出力されるオフセット補正量は、ＬＰＦ１０８を通過後には一定値として取り扱うことができるため、ディスクの内外周で線速度が異なるＣＡＶ再生を行った場合であっても、その内外周で前記ＬＰＦ通過後のオフセット調整量が変化することはなく、トラッキング誤差信号のオフセット補正を行うことが可能となる。

なお、オフセットゲート回路８４は、基準間隔生成回路８１からの出力信号８１ａごとに、有効位相差検出回路８３の制御信号８３Ｃが“Ｈ”の状態である場合にのみ、オフセット補正回路１３からのオフセット補正量を１クロック分パルス出力するものとしたが、オフセットゲート回路８４から出力される信号は必ずしも１クロック分のパルス出力である必要はなく、基準間隔生成回路８１からの出力信号８１ａに同期していれば、２クロック分以上のパルス信号であってもよく、上記と同様の効果を得ることが出来る。

（実施の形態９）
以下に、本発明の実施の形態９による位相誤差検出装置について説明する。
図２０は、本発明の実施の形態９による位相誤差検出装置９０００の構成を示すブロック図である。

本実施の形態９による位相誤差検出装置９０００は、図１８で示した実施の形態８の位相誤差検出装置８０００における有効位相差検出回路８３を、フォトディテクタの情報トラックの信号方向前方に位置する受光素子１０１ａ、１０１ｂから得られる２系列のデジタル信号系列と、後方に位置する受光素子１０１ｃ、１０１ｄから得られる２系列のデジタル信号系列と、のそれぞれに対して、別途、有効位相差検出回路８３ａ、８３ｂとして設けたものであり、オフセットゲート回路９１は、前記別途設けられた２つの有効位相差検出回路８３ａ、８３ｂからの制御信号が互いに“Ｈ”の状態のときにのみ、オフセット補正量を出力する、ものとしたものである。

前記実施の形態３でも述べたように、４分割フォトディテクタ１０１ａと１０１ｃ間と、１０１ｂと１０１ｄ間との間には、情報ピットを通過することで得られる反射光量の強度分布パターンにおいて相関関係があり、正常に情報ピットから信号を読み出せている場合には、２つの有効位相差検出回路８３ａ、８３ｂから出力される制御信号Ｃ１，Ｃ２は互いに等しくなる。逆に、２つの有効位相差検出回路８３ａ、８３ｂの制御信号Ｃ１，Ｃ２が等しくない場合には、情報ピットからではないノイズ等の影響を受け、位相差検出回路１０７ａ、１０７ｂが誤動作していると考えられる。

以上のように、本実施の形態９の位相誤差検出装置９０００によれば、互いに相関関係にある２系統の位相差検出回路１０７ａ、１０７ｂのそれぞれに、有効位相差検出回路８３ａ、８３ｂを備え、該有効位相差検出回路８３ａ、８３ｂの両方で位相比較終了信号ＰＣＣを検出している場合にのみ、オフセットゲート回路９１でオフセット補正量を出力し、有効位相差検出回路８３ａ、８３ｂの一方、もしくは両方で位相比較終了信号ＰＣＣを検出していない場合には、オフセット補正量を出力しないようにしたので、ノイズ等による位相比較器での位相比較における誤動作によるオフセット補正量の誤出力を低減し、安定したトラッキング誤差信号を得ることが可能な位相誤差検出装置を得られる効果がある。

（実施の形態１０）
以下に、本発明の実施の形態１０による位相誤差検出装置について説明する。
図２１は本発明の実施の形態１０による位相誤差検出装置１０１０の構成の一例を示すブロック図である。

図２１において、本実施の形態１０の位相誤差検出装置１０１０は、フォトディテクタ１０１と、第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１、及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、第３の加算器１２と、オフセット補正回路１３と、基準間隔生成回路８１と、有効位相差検出回路８３と、オフセットゲート回路８４と、監視期間生成回路２０１と、線速度検出部２０２と、設定期間調整部２０３と、からなる。

前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

なお、本実施の形態１０による位相誤差検出装置１０１０における、監視期間生成回路２０１と、線速度検出部２０２と、設定期間調整部２０３以外の構成要素は、図１８を用いて説明した実施の形態８の位相誤差検出装置８０００におけると同じである。

前記監視期間生成回路２０１は、基準間隔生成回路８１からの出力信号８１ａごとに、設定期間調整部２０３によって設定される期間、“Ｈ”の信号２０１ａを、有効位相差検出回路８３に出力する。

前記線速度検出部２０２は、例えば、一般的な線速度検出方法である光ディスクの回転速度と、半径位置とから、線速度を算出し、該線速度を示す信号２０２ａを設定期間調整部２０３に伝えるものである。

前記設定期間調整部２０３は、前記線速度検出部２０２で検出される線速度に応じて、前記監視期間生成回路２０１の出力信号２０１ａ期間を、調整するものである。なお、設定期間調整部２０３での設定値の調整は、ある時点での線速度の相対値を１とした場合、ＣＡＶ再生などで線速度が変化し線速度が２倍の２となった場合には、線速度１の時の監視期間生成回路２０１の“Ｈ”を出力する期間に対して、監視期間生成回路２０１の“Ｈ”を出力する期間が１／２になるように調整するものとする。

次に、本実施の形態１０における監視期間生成回路２０１と、線速度検出部２０２と、設定期間調整部２０３、の動作について説明する。
図２２は、本実施の形態１０における監視期間生成回路２０１と、線速度検出部２０２と、設定期間調整部２０３、の動作を説明するため図であり、上から、光ディスクをＣＡＶ再生した場合におけるディスク内周時（１）と、外周時（２）それぞれの位置での第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２からの位相比較終了信号ＰＣＣ（ｃ）、基準間隔生成回路８１の出力信号８１ａ（ｄ）、監視期間生成回路２０１の出力信号２０１ａ（ｅ）、の関係を示す。なおここでは、外周（２）の位置は、その線速度が内周（１）の位置での線速度の２倍となるものとする。

ＣＡＶ再生するなどして線速度検出部２０２で検出される線速度が２倍になると、再生信号のチャネルレートも２倍となるため、単位時間当たりの位相比較終了信号ＰＣＣの回数も２倍となる。このため、監視期間生成回路２０１の出力信号期間を常に一定としてしまうと、監視期間生成回路２０１の出力信号期間中の平均位相比較回数が変化してしまい、有効位相差検出回路８３の検出感度が変化してしまう。

しかるに、本発明の実施の形態１０では、図２２の（１）と（２）に示すように、線速度に応じて、監視期間生成回路２０１の出力信号期間を変更するようにしたので、監視期間生成回路２０１の出力信号期間中の平均位相比較回数が変化することがなく、したがって、有効位相差検出回路８３の検出感度が変化することもないものである。

なお、線速度検出部２０２は、再生信号に同期したクロックを出力するＰＬＬ部（図示せず）からの出力クロック周波数と線速度との比例関係から、一定期間内に入力される前記ＰＬＬ部からの出力クロックの回数をカウントすることによっても線速度を算出することが可能である。

このように、本実施の形態１０の位相誤差検出装置１０１０によれば、監視期間生成回路２０１と、線速度検出部２０２と、設定期間調整部２０３とを備え、監視期間生成回路２０１は、基準間隔生成回路８１からの出力信号ごとに設定期間調整部２０３によって設定される期間“Ｈ”の信号を、有効位相差検出回路８３に出力するものとし、線速度検出部２０２は、例えば一般的な線速度検出方法により光ディスクの回転速度と半径位置とから線速度を算出して、これを設定期間調整部２０３に伝え、該設定期間調整部２０３は、前記線速度検出部２０２で検出される線速度に応じて監視期間生成回路２０１の出力信号期間を調整し、上記監視期間生成回路２０１の出力信号期間を、線速度に応じて変更するようにしたので、線速度の変化に対しても、監視期間生成回路２０１の出力信号期間中の平均位相比較回数が変化することはなくなり、有効位相差検出回路８３の検出感度も変化することもない位相誤差検出装置を得られる効果がある。

（実施の形態１１）
以下に、本発明の実施の形態１１による位相誤差検出装置について説明する。
図２３は、本実施の形態１１による位相誤差検出装置１１００の構成を示すブロック図である。

図２３において、本実施の形態１１の位相誤差検出装置１１００は、フォトディテクタ１０１と、第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１、及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、第３の加算器１２と、オフセット補正回路１３と、基準間隔生成回路８１と、有効位相差検出回路８３と、オフセットゲート回路８４と、監視期間生成回路２１１と、ＰＬＬ部２１２と、セレクタ２１３と、からなる。

前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

前記監視期間生成回路２１１は、カウンタ２１４と、比較器２１５と、第１の設定値２１６と第２の設定値２１７とセレクタ２１８と、設定値制御部２１９とからなる。

なお、本実施の形態１１による位相誤差検出装置１１００における監視期間生成回路２１１と、ＰＬＬ部２１２と、セレクタ２１３、以外の構成要素は、図１８を用いて説明した実施の形態８の位相誤差検出装置８０００におけると同じである。

ＰＬＬ部２１２は、光ディスクからのデータ再生信号に同期したクロック（以後ＰＬＬクロックと呼ぶ）を出力するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路であり、該ＰＬＬクロック２１２ＣＬをセレクタ２１３に出力する。また、ＰＬＬ部２１２は、ＰＬＬクロック２１２ＣＬがデータ再生信号に同期した状態であるか否かの状態を表す制御信号２１２Ｃを出力し、例えば、同期した状態であるときは“Ｈ”を、同期していない場合は“Ｌ”を、セレクタ２１３、及び２１８の選択信号として出力する。

セレクタ２１３は、ＰＬＬ部２１２から出力されるＰＬＬクロック２１２ＣＬと、固定クロックＣＬを、ＰＬＬ部２１２からの制御信号２１２Ｃによって選択し、該制御信号２１２Ｃが“Ｈ”であれば、ＰＬＬクロック２１２ＣＬを、“Ｌ”であれば、固定クロックＣＬを、監視期間生成回路２１１に出力する。

監視期間生成回路２１１において、カウンタ２１４は、セレクタ２１３から出力されるクロックで動作し、基準間隔生成回路８１の出力信号８１ａによってリセットされる。また、セレクタ２１８は、ＰＬＬ部２１２からの制御信号２１２Ｃが、“Ｈ”であれば、第１の設定値２１６を選択し、“Ｌ”であれば、第２の設定値２１７を選択し、比較部２１５に出力する。

比較部２１５は、カウンタ２１４の出力２１４ａと、セレクタ２１８の出力２１８ａとを比較し、カウンタ２１４の出力２１４ａがセレクタ２１８の出力２１８ａ以下である場合は、“Ｈ”の信号を出力し、この信号が、監視期間生成回路２１１の出力信号２１１ａとして出力される。

設定値制御部２１９は、ＰＬＬ部２１２からの制御信号２１２Ｃが“Ｈ”のときのみに動作し、監視期間生成回路２１１からの出力信号２１１ａとして“Ｈ”が出力される期間が、カウンタ２１４がＰＬＬクロック２１２ＣＬで動作した場合と、固定クロックＣＬで動作した場合とで、等しくなるように第２の設定値２１７を調整する。

以下、本実施の形態１１における監視期間生成回路２１１の動作について、図２４及び図２５を用いて説明する。
図２４は、本実施の形態１１における監視期間生成回路２１１の基本動作を説明するための図である。

図２４において、光ディスクをＣＡＶ再生した場合におけるディスク内周時（１）と、外周時（２）、における第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２からの位相比較終了信号ＰＣＣ（ｃ）、基準間隔生成回路８１の出力信号８１ａ（ｄ）、ＰＬＬ部２１２の制御信号２１２Ｃ（ｅ）、ＰＬＬクロック２１２ＣＬ（ｆ）、カウンタ２１４のカウント値２１４ａ（ｇ）、第１の基準値２１６（ｈ）、監視期間生成回路２１１の出力信号２１１ａ（ｉ）、の関係を示す。

なおここでは、外周（２）の位置は、その線速度が内周（１）の位置での線速度の２倍であるものとする。

本実施の形態１１の通常動作においては、図２４の（１）と（２）とを比較すると、線速度が２倍になると再生信号のチャネルレートも２倍となるためＰＬＬクロック（ｅ）の周波数も２倍となる。これにより、カウンタ２１４の動作クロックも２倍となるため、第１の基準値２１６（ｈ）に達するまでの時間は１／２となり、結果として、監視期間生成回路２１１からその出力信号２１１ａとして“Ｈ”が出力される期間も、（２）では１／２となる。

しかるにこのとき、再生信号の平均周波数も２倍となっているため、単位時間当たりの位相比較終了信号ＰＣＣの回数も２倍となるが、先に述べたように、監視期間生成回路２１１から出力信号２１１ａとして“Ｈ”が出力される期間も１／２となっているため、監視期間生成回路２１１から出力信号２１１ａとして“Ｈ”が出力される期間中の位相比較終了信号ＰＣＣの平均回数は、変化しないこととなる。

図２５は、本実施の形態１１において、ディスクの再生中にＰＬＬ部２１２が外乱要因の影響により一時的に再生信号との同期が取れなくなり、ＰＬＬ部２１２からの制御信号２１２Ｃが“Ｈ”→“Ｌ”になったときの、監視期間生成回路２１１の動作の様子を示すものであり、第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２からの位相比較終了信号ＰＣＣ（ｃ）、基準間隔生成回路８１の出力信号８１ａ（ｄ）、ＰＬＬ部２１２の制御信号２１２Ｃ（ｅ）、ＰＬＬクロック２１２ＣＬ（ｆ）、固定クロックＣＬ（ｇ）、カウンタ２１４のカウント値２１４ａ（ｈ）、第１の基準値２１６（ｉ）、第２の基準値２１７（ｊ）、監視期間生成回路２１１の出力信号２１１ａ（ｋ）、の関係を示す。

ＰＬＬ部２１２からの制御信号２１２Ｃ（ｅ）が“Ｈ”から“Ｌ”に切り替わると、セレクタ２１３により、カウンタ２１４の動作クロックがＰＬＬクロック２１２ＣＬ（ｆ）から固定クロックＣＬ（ｇ）に切り替わる。また、セレクタ２１８によって、基準値が、第１の基準値２１６（ｉ）から、第２の基準値２１７（ｊ）に切り替わる。

このとき、制御信号２１２Ｃ（ｅ）の切り替わりの直後の、１回目の監視期間生成回路２１１からの“Ｈ”の信号の出力間隔は、切り替わりのタイミングで多少変化する（図２５中のγ期間）が、２回目からの監視期間生成回路２１１からの“Ｈ”の信号の出力間隔は、設定値制御部２１９によって、ＰＬＬ部２１４の制御信号２１４Ｃが“Ｈ”の時にカウンタ２１４がＰＬＬクロック２１２ＣＬで動作した場合と、固定クロックＣＬで動作した場合と、で監視期間生成回路２１１からの“Ｈ”の信号の出力間隔が等しくなるように、第２の設定値２１７を調整していることによって、制御信号２１２Ｃ（ｅ）が“Ｈ”の時（図２５中のα期間）と同じ出力間隔（図２５中のβ期間）でもって、監視期間生成回路２１１は“Ｈ”の信号２１１ａを出力することができる。 このように、本発明の実施の形態１１による位相誤差検出装置１１００によれば、ＰＬＬ部２１２により再生信号に同期したクロックを出力できているときは、該ＰＬＬクロックを用いて監視期間生成回路２１１のカウンタ２１４を動作させることで、ＣＡＶ再生時などにより再生中に線速度が変化する場合であっても監視期間生成回路２１１からの“Ｈ”の信号の出力間隔中の平均位相比較回数が変化することがないため、有効位相差検出回路８３の検出感度が変化することはなく、オフセット補正を好ましく行うことが可能な位相誤差検出装置を得ることができる。

また、ＰＬＬ部２１２が外乱等の要因により一時的に再生信号に同期したクロックを生成できない状態になった場合でも、同期したクロックを生成できている間に設定値調整回路２１９によってカウンタ２１４がＰＬＬクロック動作時と、固定クロック動作時とで、監視期間生成回路２１１から“Ｈ”の信号が出力される期間が同じになるように第２の基準値２１７を調整するようにしたので、有効位相差検出回路８３の検出感度が変化することなく、安定してオフセット補正を行うことが可能な位相誤差検出装置を得ることができる。

（実施の形態１２）
以下に、本発明の実施の形態１２による位相誤差検出装置について説明する。
図２６は、本発明の実施の形態１２による位相誤差検出装置１２００の構成を示すブロック図である。

図２６において、本実施の形態１２による位相誤差検出装置１２００は、フォトディテクタ１０１と、第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１、及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、第３の加算器１２と、オフセット補正回路１３と、基準間隔生成回路８１と、有効位相差検出回路８３と、オフセットゲート回路８４と、監視期間生成回路２２１と、カウンタ２２２と、平均化回路２２３と、設定値制御部２２４と、ディフェクト・未記録検出部２２５と、からなる。

前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

なお、本実施の形態１２による位相誤差検出装置１２００における監視期間生成回路２２１と、カウンタ２２２と、平均化回路２２３と、設定値制御部２２４と、ディフェクト・未記録検出部２２５、以外の構成要素は、図１８を用いて説明した実施の形態８の位相誤差検出装置８０００におけると同じである。

前記カウンタ２２２は、前記監視期間生成回路２２１がその出力信号２２１ａとして“Ｈ”を出力している期間中の位相差検出回路１０７から出力される位相比較終了信号ＰＣＣの回数をカウントし、そのカウント値２２２ａを平均化回路２２３に出力する。

前記平均化回路２２３は、前記カウンタ２２２の出力値２２２ａを平均化した値２２３ａを、設定値制御部２２４に出力する。ただし、ディフェクト・未記録検出部２２５の制御信号２２５Ｃが“Ｈ”の場合には、上記平均化を停止し、以前の出力値をホールドする。

前記設定値制御部２２４は、平均化回路２２３の出力値２２３ａが所定の値より大きい場合には、監視期間生成回路２２１が“Ｈ”を出力する期間を狭めるように調整し、逆に所定の値より小さい場合には、監視期間生成回路２２１が“Ｈ”を出力する期間を広げるように制御することで、平均化回路２２３の出力値２２３ａを、所定の値と等しくなるように制御する。

前記ディフェクト・未記録検出部２２５は、再生信号の振幅などから光ディスク上の傷や汚れなどのディフェクトや、未記録位置を検出している間は、“Ｈ”の制御信号２２５Ｃを出力し、それ以外の状態では、“Ｌ”の制御信号２２５Ｃを、平均化回路２２３に出力する。

前記監視期間生成回路２２１は、基準間隔生成回路８１の出力８１ａごとに、前記設定値制御部２２４によって設定された期間、“Ｈ”となる信号２２１ａを、有効位相差検出部８３に出力する。

以下に、本実施の形態１２の位相誤差検出装置１２００の動作、作用について説明する。
前記実施の形態１０でも述べたように、光ディスクをＣＡＶ再生するなどによって線速度が２倍になると再生信号のチャネルレートも２倍となるため、単位時間当たりの平均位相比較回数も２倍となる。このため、監視期間生成回路２２１が“Ｈ”を出力する期間を線速度によらず一定としてしまうと、基準間隔生成回路８１の出力パルス間隔中の平均位相比較回数が変化してしまい、有効位相差検出回路８３の検出感度が変化してしまう。

これに対して、前記実施の形態１０では線速度を検出し、該線速度によって監視期間生成回路２２１が“Ｈ”を出力する期間を調整するようにしている。

本実施の形態１２の位相誤差検出装置１２００においては、さらに、監視期間生成回路２２１が“Ｈ”の信号２２１ａを出力する期間中の位相差検出回路１０７から出力される位相比較終了信号ＰＣＣの回数をカウントし、平均化回路２２３によってカウント値２２２ａを平均化し、設定値制御部２２４によって平均化回路２２３の出力２２３ａが所定の値と等しくなるように監視期間生成回路２２１が“Ｈ”の信号２２１ａを出力する期間を調整するようにしたので、監視期間生成回路２２１が“Ｈ”を出力する期間中の平均位相比較回数を一定として、有効位相差検出回路８３の検出感度が変化することがなく、トラッキング誤差信号のオフセット補正を好ましく行うことのできる位相誤差検出装置を得ることができる。

また、ディフェクト・未記録検出部２２５により、光ディスク上のディフェクト・未記録位置を検出し、ディフェクト・未記録位置では平均化回路２２３の出力をホールドするようにしたので、位相比較が行われないディフェクト・未記録位置での平均化回路２２３の出力の低下にともなって、ディフェクト・未記録位置での、監視期間生成回路２２１よりの不要な“Ｈ”信号の出力期間の広がり、が生じることをも防止することができる。

なお、前記平均化回路６３は、カウント値の変化に対して帯域制限を行うローパスフィルタとしてもよく、この場合、ディフェクト・未記録検出装置２２５が“Ｈ”を出力している時はローパスフィルタの出力をホールドするものとしてもよく、上記と同様の効果を得られる。

（実施の形態１３）
以下に、本発明の実施の形態１３による位相誤差検出装置について説明する。
図２７は、本発明の実施の形態１３による位相誤差検出装置１３００の構成を示すブロック図である。

この図２７に示される本実施の形態１３による位相誤差検出装置１３００は、図１５で示した実施の形態７による位相誤差検出装置７０００における、第１、及び第２のパルス幅検出回路７１ａ、７１ｂと、第１、及び第２の振幅検出回路７２ａ、７２ｂと、無効位相比較キャンセル部７３の構成を、図１８で示した実施の形態８によるトラッキング誤差検出装置８０００に適用したものである。

このような構成とした本発明の実施の形態１３による位相誤差検出装置１３００では、ディフェクトや未記録位置等でノイズによる入力信号があった場合でも、第１、及び第２のパルス幅検出回路７１ａ、７１ｂと、第１、及び第２の振幅検出回路７２ａ、７２ｂによって入力信号のパルス幅と、振幅値を検出し、該パルス幅と、振幅値のいずれかがそれぞれの所定値以下の場合には、無効位相比較キャンセル部７３によってその信号をノイズとみなし、有効位相差検出回路８３へ入力される位相比較終了信号ＰＣＣを制限するようにしたものであり、これにより、ノイズ等による位相差検出回路の誤動作による不要なオフセット補正量の出力を低減することが可能な位相誤差検出装置を得ることができる。

（実施の形態１４）
以下に、本発明の実施の形態１４による位相誤差検出装置について説明する。
図２８は、本発明の実施の形態１４による位相誤差検出装置１４００を示すブロック図である。

図２８において、本実施の形態１４の位相誤差検出装置１４００は、フォトディテクタ１０１と、第１から第４の電流電圧変換器１０２ａ〜１０２ｄと、２つの信号系列を生成する信号生成器である第１、及び第２の加算器１０３ａ、１０３ｂと、第１、及び第２のアナログ−デジタル変換器（ＡＤＣ）１０４ａ、１０４ｂと、第１、及び第２の補間フィルタ１０５ａ、１０５ｂと、第１、及び第２のゼロクロス点検出回路１０６ａ、１０６ｂと、位相差検出回路１０７と、ローパスフィルタ（ＬＰＦ）１０８と、第３の加算器１２と、オフセット補正回路１３と、基準間隔生成回路８１と、オフセットゲート回路８４と、監視期間生成回路２４１と、有効位相差検出回路２４２と、からなる。

前記位相差検出回路１０７は、位相差演算部１１１と、パルス生成部１１２と、データ切替部１１３と、からなる。

なお、本実施の形態１４による位相誤差検出装置１４００における監視期間生成回路２４１と、有効位相差検出回路２４２、以外の構成要素は、図１８を用いて説明した実施の形態８の位相誤差検出装置８０００におけると同じである。

前記監視期間生成回路２４１は、所定の期間、“Ｈ”の信号を出力し、その後１クロック分“Ｌ”を出力するという動作を繰り返し行う。

前記有効位相差検出回路２４２は、前記基準間隔生成回路８１の出力信号８２ａ間隔中において、監視期間生成回路２４１からの出力信号２４１ａが“Ｈ”の期間であり、且つ位相差検出回路１０７からの位相比較終了信号ＰＣＣを検出できた期間の回数が、該位相比較終了信号ＰＣＣを検出できなかった期間の回数以上であれば“Ｈ”、それ以外の時は“Ｌ”、となる制御信号２４２Ｃを出力する。

図２９は、本実施の形態１４における監視期間生成回路２４１と、有効位相差検出回路２４２、の動作を説明するための図であり、上から、第１のゼロクロス点検出回路１０６ａから出力される第１の信号系列（ａ）、第２のゼロクロス点検出回路１０６ｂから出力される第２の信号系列（ｂ）、パルス生成部１１２から出力される位相比較終了信号ＰＣＣ（ｃ）、基準間隔生成回路８１の出力信号８１ａ（ｄ）、監視期間生成回路２４１の出力２４１ａ（ｅ）、有効位相差検出回路２４２からの制御信号２４２Ｃ（ｆ）、オフセットゲート回路８４から出力されるオフセット補正量Δα（８４ａ）の出力、を示す。

図２９において、（１）に示す領域のように、正常に信号が入力されている場合は、監視期間生成回路２４１出力２４１ａが“Ｈ”となる期間中に、パルス生成部１１２から位相比較終了信号ＰＣＣが検出され（図中斜線部）、有効位相差検出回路２４２からの制御信号２４２Ｃは“Ｈ”となり、オフセットゲート回路８４からのオフセット補正量Δαが出力される。

しかるに、（２）に示す領域のように、ディフェクトや、未記録位置等により入力信号がない状態では、監視期間生成回路２４１の出力２４１ａが“Ｈ”の期間中に、位相比較終了信号ＰＣＣが検出されず、有効位相差検出回路２４２からの出力される制御信号２４２Ｃは“Ｌ”となるため、オフセットゲート回路８４からオフセット補正量が出力されることはない。

また、（３）に示す領域のように、ディフェクトや未記録位置等、再生信号がない状態であってもノイズ等の影響により信号が入力され、位相差検出回路１０７が動作し、位相比較終了信号ＰＣＣが出力されることがあるが、基準間隔生成回路８１の出力信号８１ａ間隔中に、監視期間生成回路２４１からの出力信号２４１ａが“Ｈ”の時にパルス生成部１１２から位相比較終了信号ＰＣＣを検出できた回数が、該位相比較終了信号ＰＣＣを検出できなかった期間の回数以上でない場合には、有効位相差検出回路２４２は、制御信号２４２Ｃを出力せず、オフセットゲート回路８４によってオフセット加算が行われることは無い。

このように、本実施の形態１４による位相誤差検出装置１４００では、ディフェクトや未記録位置等、再生信号が無い状態でのノイズ等の入力による位相差検出回路１０７の誤動作によるオフセット補正量の出力を低減することが出来る。

なお、本発明の実施の形態１から１４の全ての実施の形態において、補間フィルタ１０５ａ、１０５ｂによって（実施の形態３、及び９においては、１０５ｃ、１０５ｄによっても）、各データ系列の補間データを生成しているが、ＡＤＣ１０４ａ、１０４ｂの（実施の形態３、及び９においては、１０４ｃ、１０４ｄについても）、サンプルクロックが十分に早い場合には、補間フィルタ１０５ａ、１０５ｂは（実施の形態３、及び９においては、１０５ｃ、１０５ｄについても）、必ずしも必要ではない。

本発明のトラッキング誤差装置は、ディスクに傷等が存在する場合や、ディスクをＣＡＶ再生する場合であっても、正確にオフセット補正を行ったトラッキング誤差信号を得ることが出来るため、正確なトラッキング制御を行うための技術として有用である。

図１は、本発明の実施の形態１による位相誤差検出装置１０００の構成を示すブロック図である。 図２は、本発明の実施の形態１におけるオフセットゲート回路１１の動作を説明するための図である。 図３は、本発明の実施の形態２による位相誤差検出装置２０００の構成を示すブロック図である。 図４は、本発明の実施の形態２におけるオフセットゲート回路２１と、基準間隔生成回路２２と、有効位相差検出回路２３、の動作を説明するための図である。 図５は、本発明の実施の形態３による位相誤差検出装置３０００の構成を示すブロック図である。 図６は、光スポットがピット上を通過するときの反射光量の強度分布パターン変化を例示した図である。 図７は、光スポットがピット上を通過するときの反射光量の強度分布パターン変化を例示した図である。 図８は、光スポットがピット上を通過するときの反射光量の強度分布パターン変化を例示した図である。 図９は、本発明の実施の形態４による位相誤差検出装置４０００の構成を示すブロック図である。 図１０は、光ディスクをＣＡＶ再生した場合におけるディスク内外周での線速度の相対値の変化を表す図である。 図１１は、本発明の実施の形態４における基準間隔生成回路４１、線速度検出部４２、設定期間調整部４３、の動作を説明するための図である。 図１２は、本発明の実施の形態５による位相誤差検出装置５０００の構成を示すブロック図である。 図１３は、本発明の実施の形態５における基準間隔生成回路５１の動作を説明するための図である。 図１４は、本発明の実施の形態５における基準間隔生成回路５１の動作を説明する、ディスクの再生中にＰＬＬ部５３が外乱要因の影響により一時的に再生信号との同期が取れなくなり、制御信号が“Ｈ”→“Ｌ”になったときの様子を示すための図である。 図１５は、本発明の実施の形態６による位相誤差検出装置６０００の構成を示すブロック図である。 図１６は、本発明の実施の形態７による位相誤差検出装置７０００の構成を示すブロック図である。 図１７は、本発明の実施の形態７における無効位相比較キャンセル部７３の動作を説明するための図である。 図１８は、本発明の実施の形態８による位相誤差検出装置８０００の構成を示すブロック図である。 図１９は、本発明の実施の形態５における基準間隔生成回路８１と、監視期間生成回路８２と、有効位相差検出回路８３と、オフセットゲート回路８４、の動作を説明するための図である。 図２０は、本発明の実施の形態９による位相誤差検出装置９０００の構成を示すブロック図である。 図２１は、本発明の実施の形態１０による位相誤差検出装置１０１０の構成を示すブロック図である。 図２２は、本発明の実施の形態１０における監視期間生成回路２０１の動作を説明するための図である。 図２３は、本発明の実施の形態１１による位相誤差検出装置１１００の構成を示すブロック図である。 図２４は、本発明の実施の形態１１における監視期間生成回路２１１の通常動作を説明するための図である。 図２５は、本発明の実施の形態１１における監視期間生成回路２１１の、ディスクの再生中にＰＬＬ部２１２が外乱要因の影響により一時的に再生信号との同期が取れなくなり、制御信号が“Ｈ”→“Ｌ”になったときの動作の様子を示すための図である。 図２６は、本発明の実施の形態１２による位相誤差検出装置１２００の構成を示すブロック図である。 図２７は、本発明の実施の形態１３による位相誤差検出装置１３００の構成を示すブロックである。 図２８は、本発明の実施の形態１４による位相誤差検出装置１４００の構成を示すブロック図である。 図２９は、本発明の実施の形態１１における監視期間生成回路２１１と、有効位相差検出回路８３、の動作を説明するための図である。 図３０は、従来の位相誤差検出装置３０１０の構成を示すブロック図である。 図３１は、従来の位相誤差検出装置３０１０における位相差検出回路２３，８３，２４２の構成を示すブロック図である。 図３２は、従来の位相誤差検出装置３０１０における位相差検出回路１０７の動作を説明するための図である。 図３３は、従来の位相誤差検出装置３０１０における位相差検出回路２３，８３，２４２の動作を説明する、ＣＡＶ再生時に該従来の位相誤差検出装置３０１０により検出されるトラッキング誤差信号ＴＲＥを示す図である。

符号の説明

１１，２１，３２，８４，９１ オフセットゲート回路
１３ オフセット補正回路
２２，４１，５１，６１，８１ 基準間隔生成回路
２３，８３，２４２ 有効位相差検出回路
８２，２０１，２１１，２２１，２４１ 監視期間生成回路
１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ フォトディテクタ
１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ 電流電圧変換器
１０３ａ，１０３ｂ 加算器
１０４ａ，１０４ｂ，１０４ｃ，１０４ｄ アナログ−デジタル変換器
１０５ａ，１０５ｂ，１０５ｃ，１０５ｄ 補間フィルタ
１０６ａ，１０６ｂ，１０６ｃ，１０６ｄ ゼロクロス点検出回路
１０７ 位相差検出回路
１０８ ローパスフィルタ（ＬＰＦ）

Claims (28)

1. 互いに位相が変化する２つの信号系列をサンプリングし、デジタル信号を生成する信号生成回路と、
   前記信号生成回路からの出力信号から、各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、
   前記２系列のデジタル信号のゼロクロス点間の距離を用いて該両デジタル信号の位相比較を行い、各ゼロクロス点間での位相比較結果を、サンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する位相差検出回路と、
   前記位相差検出回路の位相比較終了信号に応じてオフセット補正量を出力するオフセットゲート回路と、
   前記位相差検出回路の位相比較結果出力信号と、前記オフセットゲート回路の出力信号とを加算する加算回路と、
   前記加算回路から出力される信号に帯域制限を行って位相誤差信号を得るローパスフィルタと、
   前記ローパスフィルタの出力から位相誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路と、を備え、
   光ディスク上に光を照射して得られる光スポットの反射光を受光し、受光量に応じた信号を出力するフォトディテクタを、さらに備え、
   前記信号生成回路は、前記フォトディテクタの出力信号から、前記光スポットのトラッキング誤差に応じて互いに位相が変化する２つの信号系列のデジタル信号を生成する信号生成回路であり、
   前記位相誤差信号は、トラッキング誤差信号である、
   ことを特徴とする位相誤差検出装置。
2. 請求項１に記載の位相誤差検出装置において、
   前記フォトディテクタの出力信号から光ディスク上の傷、あるいは汚れなどのディフェクト、あるいは未記録状態を検出し、ディフェクト、あるいは未記録状態が検出されている期間は、前記オフセットゲート回路の出力を０となるように制御するディフェクト・未記録検出部を、さらに備えた、
   ことを特徴とする位相誤差検出装置。
3. 互いに位相が変化する２つの信号系列をサンプリングし、デジタル信号を生成する信号生成回路と、
   前記信号生成回路からの出力信号から、各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、
   前記２系列のデジタル信号のゼロクロス点間の距離を用いて該両デジタル信号の位相比較を行い、各ゼロクロス点間での位相比較結果をサンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する位相差検出回路と、
   設定された間隔ごとに基準信号を出力する基準間隔生成回路と、
   前記基準間隔生成回路からの基準信号間隔中に、前記位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する有効位相差検出回路と、
   前記有効位相差検出回路からの制御信号によって、位相比較終了信号が検出されている場合はオフセット補正量を出力し、位相比較終了信号が検出されていない場合には０を出力するオフセットゲート回路と、
   前記位相差検出回路の位相比較結果出力信号に、前記オフセットゲート回路の出力を加算する加算回路と、
   前記加算回路から出力される信号に帯域制限を行って位相誤差信号を得るローパスフィルタと、
   前記ローパスフィルタの出力から位相誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路とを、備え、
   光ディスク上に光を照射して得られる光スポットの反射光を受光し、受光量に応じた信号を出力するフォトディテクタを、さらに備え、
   前記信号生成回路は、前記フォトディテクタの出力信号から、前記光スポットのトラッキング誤差に応じて互いに位相が変化する２つの信号系列のデジタル信号を生成する信号生成回路であり、
   前記位相誤差信号は、トラッキング誤差信号である、
   ことを特徴とする位相誤差検出装置。
4. 互いに位相が変化する２つの信号系列をサンプリングし、デジタル信号を生成する信号生成回路と、
   前記信号生成回路からの出力信号から各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、
   前記２系列のデジタル信号のゼロクロス点間の距離を用いて該両デジタル信号の位相比較を行い、各ゼロクロス点間での位相比較結果をサンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する位相差検出回路と、
   設定された間隔ごとに基準信号を出力する基準間隔生成回路と、
   前記基準間隔生成回路からの基準信号間隔中に、前記位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する有効位相差検出回路と、
   前記有効位相差検出回路からの制御信号によって、位相比較終了信号が検出されている場合はオフセット補正量を出力し、位相比較終了信号が検出されていない場合には０を出力するオフセットゲート回路と、
   前記位相差検出回路の位相比較結果出力信号に帯域制限を行うローパスフィルタと、 前記ローパスフィルタの出力に前記オフセットゲート回路の出力を加算し、位相誤差信号を得る加算回路と、
   前記ローパスフィルタの出力から位相誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路とを、備え、
   光ディスク上に光を照射して得られる光スポットの反射光を受光し、受光量に応じた信号を出力するフォトディテクタを、さらに備え、
   前記信号生成回路は、前記フォトディテクタの出力信号から、前記光スポットのトラッキング誤差に応じて互いに位相が変化する２つの信号系列のデジタル信号を生成する信号生成回路であり、
   前記位相誤差信号は、トラッキング誤差信号である、
   ことを特徴とする位相誤差検出装置。
5. 光ディスク上に情報ピット列として記録された情報トラックの接線方向、及び垂直方向に４分割された受光素子からなるフォトディテクタと、
   前記フォトディテクタから出力される各受光素子の受光量に応じて生成された４系列のデジタル信号から、各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、
   前記４系列のデジタル信号のゼロクロス点のうち、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて該両デジタル信号の位相比較を行い、各ゼロクロス点間での位相比較結果をサンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する第１の位相差検出回路と、
   設定された間隔ごとに基準信号を出力する基準間隔生成回路と、
   前記基準間隔生成回路からの基準信号間隔中に、前記第１の位相差検出回路の位相比較終了信号を有効位相差として検出したか否かの制御信号を出力する第１の有効位相差検出回路と、
   前記４系列のデジタル信号のゼロクロス点のうち、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて該両デジタル信号の位相比較を行い、各ゼロクロス点間での位相比較結果をサンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する第２の位相差検出回路と、
   前記基準間隔生成回路からの基準信号間隔中に、前記第２の位相差検出回路の位相比較終了信号を検出したか否かの制御信号を出力する第２の有効位相差検出回路と、
   前記第１、及び第２の有効位相差検出回路からの制御信号によって、両方の有効位相差検出回路がともに位相比較終了信号を検出している場合のみオフセット補正量を出力し、前記一方、もしくは両方の有効位相差検出回路によって位相比較終了信号が検出されない場合には０を出力するオフセットゲート回路と、
   前記第１の位相差検出回路の位相比較結果出力と、前記第２の位相差検出回路の位相比較結果出力とを加算する第１の加算回路と、
   前記第１の加算回路の出力と、前記オフセットゲート回路の出力とを加算する第２の加算回路と、
   前記第２の加算回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタと、
   前記ローパスフィルタの出力からトラッキング誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路と、を備えた、
   ことを特徴とする位相誤差検出装置。
6. 請求項３または４に記載の位相誤差検出装置において、
   光ディスクの線速度を検出する線速度検出部と、
   前記線速度検出部の出力に応じて、前記基準間隔生成回路の出力信号間隔を変更する設定期間調整部とを、さらに備えた、
   ことを特徴とする位相誤差検出装置。
7. 請求項６に記載の位相誤差検出装置において、
   前記線速度検出部は、光ディスクの再生信号に同期したクロックを出力するＰＬＬ部と、
   一定周期内の前記ＰＬＬ部からの出力クロックの入力回数をカウントし、線速度を測定するカウンタとを、備えた、
   ことを特徴とする位相誤差検出装置。
8. 請求項３または４に記載の位相誤差検出装置において、
   光ディスクの再生信号に同期したクロックを出力するＰＬＬ部を、さらに備え、
   前記基準間隔生成回路は、前記ＰＬＬ部の出力クロックで動作するカウンタを有し、該カウンタが所定値をカウントするごとに前記基準信号を出力する、
   ことを特徴とする位相誤差検出装置。
9. 請求項８に記載の位相誤差検出装置において、
   前記ＰＬＬ部は、出力クロックが再生信号に同期しているか否かの制御信号を、さらに出力し、
   前記カウンタは、前記ＰＬＬ部からの制御信号を受け、前記ＰＬＬ部からの出力クロックが再生信号に同期している場合のみ前記ＰＬＬ部からの出力クロックで動作し、それ以外の状態では固定クロックによって動作する、
   ことを特徴とする位相誤差検出装置。
10. 請求項９に記載の位相誤差検出装置において、
    前記基準間隔生成回路は、前記ＰＬＬ部からの出力クロックで前記カウンタが動作する場合に基準信号を出力するカウント値を決める第１の設定値と、固定クロックでカウンタが動作する場合に基準信号を出力するカウント値を決める第２の設定値とを有し、
    前記ＰＬＬ部からの制御信号を受け、前記ＰＬＬ部が再生信号に同期した状態であるときに、前記基準間隔生成回路からの基準信号の出力間隔が、前記ＰＬＬ部からの出力クロックでの動作時と、固定クロックでの動作時と、で等しくなるように第２のカウント設定値を制御する設定値制御部を、さらに備えた、
    ことを特徴とする位相誤差検出装置。
11. 請求項３または４に記載の位相誤差検出装置において、
    前記基準間隔生成回路からの基準信号間隔中に、前記位相差検出回路から出力される位相比較終了信号の回数をカウントし出力するカウント回路と、
    前記カウント回路の出力に対して平均化を行う平均化回路と、
    前記平均化回路の出力値が所定の値になるように前記基準間隔生成回路の基準信号を出力する間隔を調整する設定値制御部とを、さらに備えた、
    ことを特徴とする位相誤差検出装置。
12. 請求項１１に記載の位相誤差検出装置において、
    前記フォトディテクタの出力信号から光ディスク上の傷、あるいは汚れなどのディフェクト、あるいは未記録状態を検出し、ディフェクト、あるいは未記録状態が検出されている期間は、前記平均化回路の入出力信号をホールドするディフェクト・未記録検出部を、さらに備える、
    ことを特徴とする位相誤差検出装置。
13. 請求項３または４に記載の位相誤差検出装置において、
    前記各系列それぞれに、ゼロクロス点検出回路の出力から各信号系列のゼロクロス点間隔の距離を測定するパルス幅検出回路を備え、
    前記パルス幅検出回路により検出されるゼロクロス間隔が所定の値以下の場合には、当該ゼロクロス点での位相比較終了信号を無効とし、有効位相差検出回路への出力を停止する無効位相比較キャンセル部とを、さらに備えた、
    ことを特徴とする位相誤差検出装置。
14. 請求項１３に記載の位相誤差検出装置において、
    前記各系列それぞれに、前記ゼロクロス点検出回路の出力から、ゼロクロス点間のサンプルデータのセンターレベルとの差の絶対値を、信号振幅値として検出する振幅検出回路を、さらに備え、
    前記無効位相差キャンセル部は、前記振幅検出回路により検出される信号振幅値が所定の値以下の場合も、当該ゼロクロス点での位相比較終了信号を無効とし、有効位相差検出回路への出力を停止する、
    ことを特徴とする位相誤差検出装置。
15. 請求項３または４に記載の位相誤差検出装置において、
    前記フォトディテクタの出力信号から、光ディスク上の傷、あるいは汚れなどのディフェクト、あるいは未記録状態を検出し、前記ディフェクト、あるいは未記録状態が検出されている期間は、前記オフセットゲート回路の出力が０となるように制御するディフェクト・未記録検出部を、さらに備えた、
    ことを特徴とする位相誤差検出装置。
16. 互いに位相が変化する２つの信号系列をサンプリングし、デジタル信号を生成する信号生成回路と、
    前記信号生成回路からの出力信号から各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、
    前記２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、各ゼロクロス点間での位相比較結果をサンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する位相差検出回路と、
    設定された間隔ごとに基準信号を出力する基準間隔生成回路と、
    前記基準間隔生成回路からの基準信号の出力ごとに、所定の期間、信号を出力する監視期間生成回路と、
    前記監視期間生成回路から信号が出力されている期間中に前記位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する有効位相差検出回路と、
    前記基準間隔生成回路からの基準信号の出力ごとに、前記有効位相差検出回路において位相比較終了信号が検出されていた場合にはオフセット補正量をパルス出力し、位相比較終了信号が検出されていない場合には０を出力するオフセットゲート回路と、
    前記位相差検出回路の位相比較結果出力信号に、前記オフセットゲート回路の出力を加算する加算回路と、
    前記加算回路から出力される信号に帯域制限を行って位相誤差信号を得るローパスフィルタと、
    前記ローパスフィルタの出力から位相誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路とを、備え、
    光ディスク上に光を照射して得られる光スポットの反射光を受光し、受光量に応じた信号を出力するフォトディテクタを、さらに備え、
    前記信号生成回路は、前記フォトディテクタの出力信号から、前記光スポットのトラッキング誤差に応じて互いに位相が変化する２つの信号系列のデジタル信号を生成する信号生成回路であり、
    前記位相誤差信号は、トラッキング誤差信号である、
    ことを特徴とする位相誤差検出装置。
17. 光ディスク上に情報ピット列として記録された情報トラックの接線方向、及び垂直方向に４分割された受光素子からなるフォトディテクタと、
    前記フォトディテクタから出力される各受光素子の受光量に応じて生成された４系列のデジタル信号から、各系列のデジタル信号と、該デジタル信号のセンターレベルとが交わる点であるゼロクロス点を検出するゼロクロス点検出回路と、 前記４系列のデジタル信号のゼロクロス点のうち、情報トラックの進行方向前方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、各ゼロクロス点間での位相比較結果を、サンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する第１の位相差検出回路と、
    設定された間隔ごとに基準信号を出力する基準間隔生成回路と、
    前記基準間隔生成回路からの基準信号ごとに、所定の期間信号を出力する監視期間生成回路と、
    前記監視期間生成回路から信号が出力されている期間中に、前記第１の位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する第１の有効位相差検出回路と、
    前記４系列のデジタル信号のゼロクロス点のうち、情報トラックの進行方向後方に位置する受光素子から得られる２系列のデジタル信号のゼロクロス点間の距離を用いて位相比較を行い、各ゼロクロス点間での位相比較結果を、サンプリングクロック１クロック分のパルスで出力し、さらに位相比較が終了したことを示す位相比較終了信号を出力する第２の位相差検出回路と、
    前記監視期間生成回路から信号が出力されている期間中に、前記第２の位相差検出回路からの位相比較終了信号を検出したか否かの制御信号を出力する第２の有効位相差検出回路と、
    前記基準間隔生成回路からの出力信号ごとに、前記第１、及び第２の有効位相差検出回路からの制御信号によって、両方の有効位相差検出回路がともに位相比較終了信号を検出している場合のみオフセット補正量をパルス出力し、前記一方、もしくは両方の有効位相差検出回路によって位相比較終了信号が検出されない場合には０を出力するオフセットゲート回路と、
    前記第１の位相差検出回路の位相比較結果出力と、前記第２の位相差検出回路の位相比較結果出力とを加算する第１の加算回路と、
    前記第１の加算回路の出力と、前記オフセットゲート回路の出力とを加算する第２の加算回路と、
    前記第２の加算回路から出力される信号に帯域制限を行ってトラッキング誤差信号を得るローパスフィルタと、
    前記ローパスフィルタの出力からトラッキング誤差信号のオフセット量を検出し、該検出したオフセット量に基づいて、オフセット補正量を調整し前記オフセットゲート回路に出力するオフセット補正回路とを、備えた、
    ことを特徴とする位相誤差検出装置。
18. 請求項１６に記載の位相誤差検出装置において、
    前記監視期間生成回路は、前記基準間隔生成回路からの基準信号の出力ごとに、所定の期間の前記信号の出力を繰り返し、
    前記有効位相差検出回路は、前記監視期間生成回路からの信号出力期間中の位相比較終了信号を繰り返し監視し、前記基準間隔生成回路からの出力信号間隔中に、位相比較終了信号が検出された前記監視期間生成回路からの出力信号期間の回数と、位相比較終了信号が検出されなかった期間の回数との比率が、所定の値以上であるか否かを示す制御信号を出力する、
    ことを特徴とする位相誤差検出装置。
19. 請求項１６に記載の位相誤差検出装置において、
    光ディスクの線速度を検出する線速度検出部と、前記線速度検出部の出力に応じて、前記監視期間生成回路の出力信号期間を変更する設定期間調整部とを、さらに備えた、
    ことを特徴とする位相誤差検出装置。
20. 請求項１９に記載の位相誤差検出装置において、
    前記線速度検出部は、光ディスクの再生信号に同期したクロックを出力するＰＬＬ部と、
    一定周期内の前記ＰＬＬ部からの出力クロックの入力回数をカウントし、線速度を測定するカウンタとを、備えた、
    ことを特徴とする位相誤差検出装置。
21. 請求項１６に記載の位相誤差検出装置において、
    光ディスクの再生信号に同期したクロックを出力するＰＬＬ部を、さらに備え、
    前記監視期間生成回路は、前記ＰＬＬ部からの出力クロックで動作するカウンタを有し、該カウンタが所定値をカウントするごとに、前記信号を出力する、
    ことを特徴とする位相誤差検出装置。
22. 請求項２１に記載の位相誤差検出装置において、
    前記ＰＬＬ部は、出力クロックが再生信号に同期しているか否かの制御信号を、さらに出力し、
    前記カウンタは、前記ＰＬＬ部からの制御信号を受け、前記ＰＬＬ部の出力クロックが再生信号に同期している場合のみ前記ＰＬＬ部からの出力クロックで動作し、それ以外の状態では固定クロックによって動作する、
    ことを特徴とする位相誤差検出装置。
23. 請求項２２に記載の位相誤差検出装置において、
    前記監視期間生成回路は、前記ＰＬＬ部の出力クロックでカウンタが動作する場合に信号を出力するカウント値を決める第１の設定値と、固定クロックでカウンタが動作する場合に信号を出力するカウント値を決める第２の設定値とを、備え、
    前記ＰＬＬ部からの制御信号を受け、前記ＰＬＬ部が再生信号に同期した状態であるときに、監視期間生成回路からの出力信号期間が、前記ＰＬＬ部からの出力クロックでの動作時と、固定クロックでの動作時と、で等しくなるように前記第２のカウント設定値を制御する設定値制御部を、さらに備えた、
    ことを特徴とする位相誤差検出装置。
24. 請求項１６に記載の位相誤差検出装置において、
    前記監視期間生成回路からの信号出力期間中に、前記位相差検出回路から出力される位相比較終了信号の回数をカウントし出力するカウント回路と、
    前記カウント回路の出力に対して平均化を行う平均化回路と、
    前記平均化回路の出力値が所定の値になるように、前記監視期間生成回路の出力信号期間を調整する設定値制御部とを、さらに備えた、
    ことを特徴とする位相誤差検出装置。
25. 請求項２４に記載の位相誤差検出装置において、
    前記フォトディテクタの出力信号から光ディスク上の傷、あるいは汚れなどのディフェクト、あるいは未記録状態を検出し、ディフェクト、あるいは未記録状態が検出されている期間は、前記平均化回路の入出力信号をホールドするディフェクト・未記録検出部を、さらに備えた、
    ことを特徴とする位相誤差検出装置。
26. 請求項１６に記載の位相誤差検出装置において、
    前記各系列それぞれに、前記ゼロクロス点検出回路の出力から各信号系列のゼロクロス点間隔の距離を測定するパルス幅検出回路を備え、
    前記パルス幅検出回路により検出されたゼロクロス間隔が所定の値以下の場合は、当該ゼロクロス点での位相比較終了信号を無効とし、前記有効位相差検出回路への出力を停止する無効位相比較キャンセル部とを、さらに備えた、
    ことを特徴とする位相誤差検出装置。
27. 請求項２６に記載の位相誤差検出装置において、
    前記各系列それぞれに、前記ゼロクロス点検出回路の出力からゼロクロス点間のサンプルデータのセンターレベルとの差の絶対値を、信号振幅値として検出する振幅検出回路を、さらに備え、
    前記無効位相差キャンセル部は、前記振幅検出回路により検出される信号振幅値が所定の値以下の場合も、当該ゼロクロス点での位相比較終了信号を無効とし、有効位相差検出回路への出力を停止する、
    ことを特徴とする位相誤差検出装置。
28. 請求項１６に記載の位相誤差検出装置において、
    前記フォトディテクタの出力信号から光ディスク上の傷、あるいは汚れなどのディフェクト、あるいは未記録状態を検出し、ディフェクト、あるいは未記録状態が検出されている期間は、前記オフセットゲート回路の出力が０となるように制御するディフェクト・未記録検出部を、さらに備えた、
    ことを特徴とする位相誤差検出装置。

Images