JP4510738B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4510738B2 JP4510738B2 JP2005281061A JP2005281061A JP4510738B2 JP 4510738 B2 JP4510738 B2 JP 4510738B2 JP 2005281061 A JP2005281061 A JP 2005281061A JP 2005281061 A JP2005281061 A JP 2005281061A JP 4510738 B2 JP4510738 B2 JP 4510738B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- photosensor
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 64
- 239000003990 capacitor Substances 0.000 claims description 63
- 230000010354 integration Effects 0.000 claims description 45
- 239000004973 liquid crystal related substance Substances 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Position Input By Displaying (AREA)
Description
従来のタッチパネルは抵抗膜式が主流であり、ディスプレイパネルの上に取り付ける構造であるため、表面反射が増加することで視認性が悪化することと、ディスプレイにタッチパネルを取り付ける機構が必要になること、タッチパネル出力とディスプレイの位置を校正する手段が必要であるという問題点があった。
この問題点を解決するために、表示部にタッチパネル機能を内蔵した表示装置が、例えば、下記、公開又は未公開の特許文献1〜特許文献3に開示されている。
特許文献1に記載されたものは、マトリクス状に配置した光検出手段を、ホトセンサと、X、Y方向の出力薄膜トランジスタ(以下、TFTという)で構成し、マトリクス状に配置された光検出手段のX、Y方向の各出力TFTは直列に接続される。
特許文献1に記載されたものでは、各光検出手段の出力TFTは、ホトセンサの出力レベルでオン/オフ状態をとる。例えば、各光検出手段の出力TFTが光照射でオフし、光照射されないところでオンすると、直列接続された光検出手段のいずれかに光が照射されると、当該光検出手段の出力TFTがオフ状態となり、光検出手段の全てに光が照射されないと、全ての光検出手段の出力TFTがオン状態となる。この動作で光照射の座標を検出する。
特許文献2に記載されたものでは、ホトセンサの初期化と読み出しは表示部のゲート走査信号と同期して動作し、2次元の画像データを出力する。
特許文献3に記載されたものは、光検出手段を、ホトセンサと、保持容量と、初期化手段と、ラッチ手段とで構成する。
特許文献3に記載されたものでは、ホトセンサに照射される光を2値化し、ラッチに保持する。2値化した信号は信号線から出力し、2次元画像として取り出される。表示部に指を近づけたり接触させたときの画像データの変化を検出し、座標位置を特定する。
また、特許文献2に記載されたものでは、ホトセンサの信号をバッファアンプを介して出力するので、回路規模が大きくなり、表示部の開口率が低下する。さらに、周辺回路にアナログ電圧を2値化する手段が必要となり、高い性能のトランジスタを必要とする。
さらに、本方法をタッチパネルに適用するには検出した2次元画像から光照射の座標を特定する座標演算手段が必要となる。
特許文献3に記載されたものでは、ホトセンサ手段にラッチ回路を有していることで回路規模が大きくなり、表示部の開口率が低下する。さらに、2値化した2次元画像から光照射の座標を特定する座標演算手段が必要となる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、タッチパネル機能を内蔵した表示装置において、ホトセンサ回路を構成する素子数を削減し、特別な座標演算回路を必要としないで正確な入力座標位置を検出することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
(1)複数の画素がマトリクス状に配列された表示部と、
前記表示部内にマトリクス状に配置される複数の光検出回路とを備える表示装置であって、
前記複数の光検出回路の各光検出回路は、入射光を当該入射光の光強度に応じた光電流に変換するホトセンサと、
前記ホトセンサで変換された前記光電流を積分する積分容量と、
前記積分容量の電圧が入力される比較回路とを有し、
前記比較回路は、ソース接地でオープンドレイン出力形式のトランジスタを有する。
(2)(1)において、前記積分容量には、リセット線を介して前記積分容量を初期化する初期化電圧が印加され、
前記比較回路の出力は、X出力線と、前記X出力線に交差するY出力線とに接続され、
前記各X出力線が接続されるX出力回路と、
前記各Y出力線が接続されるY出力回路とを有し、
前記X出力回路および前記Y出力回路は、前記表示部の周囲に配置されている。
前記表示部内にマトリクス状に配置される複数の光検出回路とを備える表示装置であって、
前記表示部は、複数のX出力線と、前記複数のX出力線に交差する複数のY出力線とを有し、
前記複数の光検出回路の各光検出回路は、入射光を当該入射光の光強度に応じた光電流に変換するホトセンサと、
前記ホトセンサの一端に接続され、前記ホトセンサで変換された前記光電流を積分する積分容量と、
制御電極が前記ホトセンサと前記積分容量との接続点に接続され、第1の電極が前記複数のX出力線のうちの1つに接続され、第2の電極に所定の第1電圧が印加される第1のトランジスタと、
制御電極が前記ホトセンサと前記積分容量との接続点に接続され、第1の電極が前記複数のY出力線のうちの1つに接続され、第2の電極に所定の第2電圧が印加される第2のトランジスタとを有する。
(4)(3)において、前記複数のX出力線の各X出力線が接続されるX出力回路と、
前記複数のY出力線の各Y出力線が接続されるY出力回路とを有し、
前記X出力回路および前記Y出力回路のそれぞれは、前記複数の光検出回路のうち光が照射された光検出回路を検出する検出期間の初めに、前記各X出力線および前記各Y出力線に、前記各X出力線および前記各Y出力線を初期化する初期化電圧を印加する初期化回路を有する。
前記表示部内にマトリクス状に配置される複数の光検出回路とを備える表示装置であって、
前記表示部は、複数のX出力線と、前記複数のX出力線に交差する複数のY出力線とを有し、
前記複数の光検出回路の各光検出回路は、入射光を当該入射光の光強度に応じた光電流に変換するホトセンサと、
前記ホトセンサの一端に接続され、前記ホトセンサで変換された前記光電流を積分する積分容量と、
制御電極が前記ホトセンサと前記積分容量との接続点に接続されるとともに、第1の電極が前記複数のX出力線のうちの1つに接続され、第2の電極が前記複数のY出力線のうちの1つに接続されるトランジスタとを有する。
(6)(5)において、前記複数のX出力線の各X出力線が接続されるX出力回路と、
前記複数のY出力線の各Y出力線が接続されるY出力回路とを有し、
前記Y出力回路は、前記複数の光検出回路のうち光が照射された光検出回路のX方向の位置を検出する第1検出期間に、前記各Y出力線に所定の第1電圧を印加する第1電圧印加回路を有し、
前記X出力回路は、前記第1検出期間の初めに、前記各X出力線に前記各X出力線を初期化する第1初期化電圧を印加する第1初期化回路を有し、
前記X出力回路は、前記複数の光検出回路のうち光が照射された光検出回路のY方向の位置を検出する第2検出期間に、前記各X出力線に所定の第2電圧を印加する第2電圧印加回路を有し、
前記Y出力回路は、前記第2検出期間の初めに、前記各Y出力線に前記各Y出力線を初期化する第2初期化電圧を印加する第2初期化回路を有する。
(7)(3)から(6)の何れかにおいて、前記ホトセンサの他端に接続されるリセット線を有し、
前記リセット線には、前記複数の光検出回路のうち光が照射された光検出回路を検出する検出期間の初めに、前記積分容量を初期化する積分容量初期化電圧が印加される。
(8)(2)、(4)、(6)の何れかにおいて、前記X出力回路および前記Y出力回路は、前記複数の光検出回路のうち光が照射された光検出回路を検出する1つの検出期間において、前記X出力線および前記Y出力線の電圧検出を複数回実施することにより、前記光電流を多階調で検出する。
前記複数の画素に走査電圧を順次印加する複数の走査線と、
前記表示部内にマトリクス状に配置される複数の光検出回路とを備える表示装置であって、
前記表示部は、複数のX出力線を有し、
前記複数の光検出回路の各光検出回路は、一端が、前記複数の走査線のうちの次段の走査線に接続され、入射光を当該入射光の光強度に応じた光電流に変換するホトセンサと、
一端が、前記ホトセンサの他端に接続され、前記ホトセンサで変換された前記光電流を積分する積分容量と、
前記複数の走査線のうちの自段の走査線と前記積分容量の他端との間に接続され、制御電極が前記ホトセンサと前記積分容量との接続点に接続される第1のトランジスタと、
制御電極が前記自段の走査線に接続されるとともに、第1の電極が前記積分容量の他端に接続され、第2の電極が前記複数のX出力線のうちの1つに接続される第2のトランジスタとを有する。
前記複数の画素に走査電圧を順次印加する複数の走査線と、
前記表示部内にマトリクス状に配置される複数の光検出回路とを備える表示装置であって、
前記表示部は、複数のX出力線と、複数の初期化制御線とを有し、
前記複数の光検出回路の各光検出回路は、一端が、前記複数の初期化制御線のうちの1つに接続され、入射光を当該入射光の光強度に応じた光電流に変換するホトセンサと、
一端が、前記ホトセンサの他端に接続され、前記ホトセンサで変換された前記光電流を積分する積分容量と、
前記複数の走査線のうちの自段の走査線と前記積分容量の他端との間に接続され、制御電極が前記ホトセンサと前記積分容量との接続点に接続される第1のトランジスタと、
制御電極が前記自段の走査線に接続されるとともに、第1の電極が前記積分容量の他端に接続され、第2の電極が前記複数のX出力線のうちの1つに接続される第2のトランジスタとを有する。
(11)(10)において、前記初期化制御線には、前記複数の走査線のうちの次段の走査線に印加される走査電圧に対して電圧変化の極性が逆相の光検出回路初期化電圧が印加される。
前記X出力回路は、前記複数の走査線の各走査線に非選択走査電圧が印加されるときに、前記各X出力線に、前記各X出力線を初期化する初期化電圧を印加する初期化回路を有し、
前記表示装置は、前記複数の走査線のうちの前記走査電圧が印加されている走査線に接続された1行分の前記画素への表示信号の書き込みと、前記走査電圧が印加されている前記走査線に接続された前記第1のトランジスタを有する1行分の前記光検出回路の出力の検出とを同期して行う。
(13)(1)から(12)の何れかにおいて、前記ホトセンサは、ダイオードで構成される。
(14)(13)において、前記ホトセンサは、ダイオード接続された薄膜トランジスタで構成される。
(15)(4)、(6)、(12)の何れかにおいて、前記X出力回路は、前記表示部の周囲に配置されている。
(16)(1)から(15)の何れかにおいて、前記光検出回路は、前記複数の画素の各画素毎に設けられる。
(17)(16)において、前記表示装置は、液晶表示装置であり、
前記複数の画素の前記各画素は、第1の色のカラーフィルタを有する第1のサブピクセルと、前記第1の色とは異なる第2の色のカラーフィルタを有する第2のサブピクセルと、前記第1の色および前記第2の色とは異なる第3の色のカラーフィルタを有する第3のサブピクセルとを有し、
前記光検出回路が形成される領域には、前記カラーフィルタが配置されていない。
本発明のタッチパネル機能を内蔵した表示装置によれば、ホトセンサ回路を構成する素子数を削減し、特別な座標演算回路を必要としないで正確な入力座標位置を検出することが可能となる。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施例1]
図1は、本発明の実施例1の液晶表示装置の液晶表示パネルの構成を示すブロック図である。本実施例の液晶表示パネルは、ホトセンサ回路(光検出回路)を内蔵している。
本実施例の液晶表示パネル10は、表示部100を有し、ドレイン駆動回路200、ゲート駆動回路300、X出力回路400、Y出力回路500、端子600で構成される。
表示部100は、マトリクス状に配列され、それぞれ3原色に対応したカラーフィルタを有するPR(j,k)、PG(j,k)、PB(j,k)のサブピクセルと、ホトセンサ回路S(j,k)を有する。1画素は、3つのサブピクセル(PR(j,k),PG(j,k),PB(j,k))で構成されている。
前記サブピクセル(PR(j,k),PG(j,k),PB(j,k))には、ゲート駆動回路300から出力されるゲート線G(k)と、ドレイン駆動回路200から出力されるドレイン線(DR(j)、DG(j)、DB(j))が接続され、前記ホトセンサ回路S(j,k)には、X出力回路400からのX出力線X(j)と、Y出力回路500からのY出力線Y(k)が接続される。
サブピクセルPR(j,k)は、薄膜トランジスタ(以下、TFTという)で構成される画素トランジスタ(以下、画素TFTという)101と、保持容量102と、液晶容量103で構成される。
画素TFT101は、ゲートがゲート線G(k)に、ドレインがドレイン線DR(j)に、ソースは保持容量102と液晶容量103に接続される。
保持容量102の他端は、ストレージ線STGに接続され、液晶容量103の他端は共通電極(コモン電極ともいう)VCOMに接続される。
図3は、図1に示すホトセンサ回路S(j,k)の一例の等価回路を示す回路図である。
ホトセンサ回路S(j,k)は、TFTをダイオード接続したホトダイオード111(ホトセンサ)と、ソース接地のTFT(112,113)と、積分容量115で構成される。
ホトダイオード111は、リセット線VRESと積分容量115の間に接続される。リセット線VRESは、例えば、Y出力回路500に接続される。
TFT(112,113)のドレインは、それぞれY出力線Y(k)、X出力線X(j)に、ゲートはともに前記積分容量115に接続される。
図4に示すように、リセット線VRESの電圧は、ハイレベルの電圧がVH、ローレベルの電圧がVLの2値の信号である。
積分容量115の電圧Vpは、リセット線VRESの電圧がVLのとき、ホトダイオードが順バイアスとなるので、(VL+Vth1(ホトダイオード111のしきい値電圧))となる。
また、リセット線VRESの電圧がVHのとき、ホトダイオード111が逆バイアスとなるので、ホトダイオード111には、照射される光強度に応じた光電流Ipが流れる。
光電流Ipは、積分容量115で積分されるので、電圧Vpは、図4に示すように、時間とともに上昇する。この傾斜は、光電流Ipに比例する。図4において、Ip1は光電流Ipが大きい場合(光強度が強い場合)を示し、Ip2は光電流Ipが小さい場合(光強度が弱い場合)を示す。
積分容量115にゲートが接続されるTFT(112,113)は、電圧Vpが、Vp≦Vth2(TFT(112,113)のしきい値電圧)でオフ状態、Vp>Vth2でオン状態となる。
ここで、ホトダイオード111とTFT(112,113)は、同じTFT製造工程で形成されているため、ホトダイオード111のしきい値電圧Vth1と、TFT(112,113)のしきい値電圧Vth2とは、ほぼ等しく、Vth=Vth1=Vth2が成り立つと仮定する。
このとき、光電流Ipと、リセット線VRESの電圧が立上がる時刻から、電圧Vpが、しきい値電圧Vth2を超える時刻の時間差tpは、積分容量115の容量Cpとすると次式で示される。
tp=Cp×|VL|/Ip ・・・・・・・・・・・・・・・ (1)
この(1)式から、時間差tpは光電流に反比例し、その係数は、積分容量Cpとリセット線VRESのローレベルの電圧VLで決定され、TFT(112,113)のしきい値電圧Vth2が含まれない。
このことから、図3に示すホトセンサ回路は、TFT(112,113)のしきい値電圧Vth2に依存しないので、光電流(Ip)を安定に検出することができる。
ホトセンサ回路S(j,k)に接地電圧GNDを供給する電源ライン、及びリセット線VRESは、表示部100の外で共通に接続される。
X出力回路400は、並列入力/直列出力回路(以下、PS回路という)PS(j)と、X出力線X(j)を初期化するためのTFT(411〜413)で構成される。TFT(411〜413)はP型の薄膜トランジスタである。初期化TFT(411〜413)は、初期化回路を構成する。
PS回路PS(j)にはクロック(CK1,CK2)、X出力線X(j)が入力される。さらに、前段からの信号を入力し、次段への信号を出力する(なお、図5では信号名は記載していない)。
初期化TFT(411〜413)には、ドレインに電源電圧VDDが印加され、ゲートにリセット信号RESが印加されるとともに、ソースが、それぞれX出力線(X(j-1)、X(j)、X(j+1))に接続される。X出力回路400の出力Xsoは、最終段のPS回路の出力となる。
Y出力回路500はX出力回路と等価であり、PS回路PS(k)、Y出力線Y(k)を初期化するためのTFT(511〜513)で構成される。PS回路PS(k)にはクロック(CK1,CK2)、Y出力線Y(k)が入力される。
初期化TFT(511〜513)は、ドレインに電源電圧VDDが印加され、ゲートにリセット信号RESが印加されるとともに、ソースが、それぞれY出力線(Y(k-1)、Y(k)、Y(k+1))に接続される。Y出力回路500の出力Ysoは最終段のPS回路の出力となる。
リセット線VRESの電圧、電圧Vpのタイミングは図4に示すタイミングと同じである。光電流Ipは、Ip1、Ip2、Ip3、Ip4の4条件で示した。
リセット信号RESは、X出力線X(j)とY出力線Y(k)を初期化するための信号、X(j)は、X出力線X(j)の電圧、(CK1,CK2)はSP回路の制御信号、XsoはX出力回路400の出力である。電圧Vpは、図4に示す波形と同じである。
リセット信号RESが、Lowレベル(以下、Lレベルという)のとき、TFT(411〜413,511〜513)はオン状態となり、X出力線とY出力線が、電源電圧VDDに初期化される。
出力線の動作はX出力線X(j)を例に示した。IpがIp1、Ip2、Ip3、Ip4の場合について示した。Ipの関係は、Ip1>Ip2>Ip3>Ip4である。
X出力線の電圧X(j)は、リセット信号RESが、Lレベルになったタイミングで、Highレベル(以下、Hレベルという)に初期化される。
その後、電圧Vpが、TFT113のしきい値電圧Vthを超えると、ホトセンサ回路部の出力TFT113がオン状態となり、X出力線の電圧X(j)は、Lレベルとなる。
このHレベルから、Lレベルに切り替わる時刻tは、光電流Ipの値で変化し、IpがIp1の時に0<t<Ti、Ip2の時にTi<t<2Ti、Ip3の時に2Ti<t<3Tiとなる。Ip4の時は、Lレベルに切り替わらない。
クロックCK1は、X出力線X(j)及びY出力線Y(k)のデータをPS回路PS(j)、PS(k)に取り込むクロック(データラッチクロック)である。図6では、t=Ti、2Ti、3TiのタイミングでクロックCK1が入力されている例を示している。
光電流Ip、時間差tp、容量Cpの関係は、前述の(1)式で示されるので、光電流Ipと各時刻tにおけるX出力線の電圧は、下記(1)表のようになる。
クロックCK2は、PS回路のデータシフトクロックである。このクロックにより、クロックCK1のタイミングで取り込まれたPS回路PS(j)、PS(k)のデータをシフトし、それぞれX、Y出力回路の出力Xso、Ysoにそのデータを出力する。
図6に、X出力回路400の出力Xsoのタイミングを示す。出力XsoはクロックCK2の出力タイミングと同期して出力される。この出力Xsoの信号を3回分観測することで、X出力線X(j)が変化したタイミングを知ることができ、4階調の検出が可能となる。
クロックCK2の周波数は、光電流Ipの階調数、検出速度で決定され、階調数、検出速度ともに高いほどその周波数も高くなる。この関係を図8に示す。なお、図8は、ホトセンサ回路数が240×320の例である。Vは検出速度で、単位はpps(pixel per second)である。Nは1検出期間における検出回数であり、階調数−1となっている。Fは出力回路走査周波数で、クロックCKの周波数である。単位はkHzで示した。
本単位回路では、PS回路PS(j)は、第1のクロックドゲート(クロックドインバータともいう)(441〜444)、第2のクロックドゲート451、インバータ(432,433)で構成される。TFT431は、初期化TFTであり、図5で説明したTFT412に対応する。
クロックCK1BはクロックCK1の反転信号であり、クロックCK2BはクロックCK2の反転信号である。
クロックCK1とクロックCK1Bは、第1のクロックドゲート444と第2のクロックドゲート451に接続され、クロックCK2とクロックCK2Bは、第1のクロックドゲート(441〜443)と、第2のクロックドゲート451に接続される。
本単位回路には第1から第3のラッチ回路が含まれる。第1のラッチ回路は、クロックドゲート(444,451)と、インバータ432で、第2のラッチ回路は、クロックドゲート(441,451)と、インバータ432で、第3のラッチ回路は、クロックドゲート(442,443)と、インバータ433で構成される。
第1のラッチ回路は、クロック(CK1,CK1B)のタイミングで、X出力線X(j)の論理レベルを取り込み保持する。
第2のラッチ回路と第3のラッチ回路はクロックCK2とクロックCK2Bのタイミングで動作し、第1のラッチ回路に取り込んだデータを次段への出力Xso(j)に出力するとともに、前段からの入力Xsi(j)からのデータを取り込む。
図15に示すホトセンサ回路S(j,k)は、TFT112とTFT113を取除き、TFT116を追加した点で、図3に示すホトセンサ回路S(j,k)と相違する。
追加したTFT116は、ゲートに積分容量115の電圧Vpが印加され、ドレイン電極がX出力線X(j)に、ソース電極がY出力線Y(k)に接続される。
図16は、図15に示すホトセンサ回路S(j,k)と、その周辺回路を含めた回路構成を示す回路図である。
図15に示す例では、X出力回路の動作とY出力回路の動作を時分割で実施する。即ち、X出力線X(j)を検出する場合は、図16に示す選択電圧VselAをLレベル、選択電圧VselBをHレベルとして、TFT401をオフ、TFT501をオンとして、Y出力線Y(k)に接地電圧GNDに印加する。そして、リセット信号RESAにより、X出力線X(j)を初期化して、図3に示す例と同様にX出力回路を動作させる。
一方、Y出力線Y(k)を検出する場合は、図16に示す選択電圧VselAをHレベル、選択電圧VselBをLレベルとして、TFT401をオン、TFT501をオフとして、X出力線X(j)に接地電圧GNDを印加する。そして、リセット信号RESBにより、Y出力線Y(k)を初期化して、図3に示す例と同様にY出力回路を動作させる。
このようにしてX,Yの座標を検出する。図15に示す例では、2個のTFT数で構成できるので、画素の透過率を改善できる効果がある。
図13に示すように、図1に示す表示部100は、TFT基板730と対向基板700で液晶720を挟み込む構造となっている。
TFT基板730は、ガラス基板731の上にR、G、Bの各サブピクセル回路(751〜753)とホトセンサ回路754が形成され、その上に絶縁層732を介して、共通電極(コモン電極)740と、R、G、Bの各画素電極(741〜743)が形成される。
一方、対向基板700は、ガラス基板701の下方にR、G、Bの各カラーフィルタ(711〜713)を形成し、この各カラーフィルタをオーバーコート膜714で覆う構造である。
このように、R、G、Bの各画素電極(741〜743)上には、そのカラーに対応したカラーフィルタ(711〜713)が配置される。また、ホトセンサ回路754の上は、共通電極740で覆うことによりシールドを行う。また、このホトセンサ回路754に対応する位置にはカラーフィルタを配置しない。
各サブピクセル回路(751〜753)は、画素TFT101と保持容量102で構成され、ホトセンサ回路754は、TFT(111〜113)と積分容量115で構成される。
共通電極740は、各サブピクセル回路(751〜753)に対応する位置に開口部が形成され、全表示領域を覆うようにメッシュ上に配置され、その開口部内に画素電極(741〜743)が配置される。
この画素電極(741〜743)と共通電極740の構成で、画素電極(741〜743)の電圧と共通電極740の電圧によって発生する横電界によって、液晶720を駆動し、各サブピクセル回路を透過する光を制御する。
本実施例において、ホトセンサ回路754は共通電極740で覆われる。このため、ホトセンサ回路上の液晶には横電界の発生がなく、表示は黒となる。一方、外部からの光はカラーフィルタを介さずに入射するので、光の減衰を少なくできる。
本発明の実施例2の液晶表示装置の液晶表示パネルもホトセンサ回路を内蔵している。
図9は、本実施例のホトセンサ回路S(j,k)の一例の等価回路を示す回路図である。
図示すように、本実施例のホトセンサ回路S(j,k)は、ホトダイオード121、TFT(122,123)、ブートストラップ容量(以下、BS容量という。)124で構成される。
ホトダイオード121は、一端が、次段のゲート線Vg(k+1)に、他端が、TFT122のゲートに接続される。BS容量は、TFT122のゲートとドレインとの間に接続される。
また、TFT122のソースとTFT123のゲートは、自段のゲート線Vg(k)に接続され、TFT123のソースは、TFT122のドレインに接続され、TFT123のドレインはX出力線X(j)に接続される。X出力線X(j)は、出力回路400と初期化TFT461に接続される。尚、この初期化TFT461もX出力回路400の構成要素と考えてもよい。X出力回路400は実施例1で説明したX出力回路400とほぼ同様の構成で実現できる。但し、本実施例の場合は、2階調(ONまたはOFF)の検出の例を示す。
各ゲート線の電圧(Vg(k),Vg(k+1))は、互いに、Lレベルとなる期間を有し、この期間にリセット信号RESをHレベルとし、初期化TFT461をオンとして、X出力線X(j)をLレベルに初期化とする。
電圧Vp、X出力線の電圧Vx(j)は、Ip=0を破線で、Ipが大の場合を実線で示す。
ゲート線の電圧Vg(k+1)がHレベルの時、ホトダイオード121は順バイアスとなるので、Vpの電圧は上昇する。このとき、TFT122はオンするので、TFT122のドレインは、Lレベルとなり、Vpの電圧でBS容量124が初期化される。この場合に、電圧Vpは、しきい値電圧Vthを超えた電圧となっている。
次に、ゲート線の電圧Vg(k+1)が、Lレベルになるとホトダイオード121は逆バイアスとなり、光照射量に応じて光電流Ipが流れる。
電圧Vpは、光電流Ipがゼロのときはその電圧を保持し、光電流Ipが大きくなると図10に示すようにその電圧が減少する。
TFT122は、Vpの電圧が、しきい値電圧Vth以上(Vp≧Vth)でオン状態となり、しきい値電圧Vth未満(Vp<Vth)でオフ状態となる。
ゲート線の電圧Vg(k)が、Hレベルになると、TFT123がオンするので、TFT122の状態により、X出力線X(j)の状態が制御される。即ち、電圧Vpが、しきい値電圧Vthを超えたままであると、TFT122がオンのままなので、X出力線X(j)にゲート線のVg(k)の電圧が出力される。電圧Vpがしきい値電圧Vth未満となっていると、TFT122がオフなので、X出力線X(j)はLレベルを維持する。
本実施例によれば、複数の走査線のうちの走査電圧が印加されている走査線に接続された1行分の前記画素への表示信号の書き込みと、走査電圧が印加されている走査線に接続されたTFT122、123を有する1行分のホトセンサ回路の出力の検出とを同期して行うことができる。また、実施例1で必要であったY出力回路500を設ける必要がない。
本発明の実施例3の液晶表示装置の液晶表示パネルもホトセンサ回路を内蔵している。
図11は、本実施例のホトセンサ回路S(j,k)の一例の等価回路を示す回路図である。
本実施例のホトセンサ回路S(j,k)は、ホトダイオード121のPN接合が反対になっている点と、ホトダイオード121の一端を初期化制御線Vdsc(k+1)に接続した点で、前述の実施例2のホトセンサ回路S(j,k)と相違する。
図12は、図11に示すホトセンサ回路S(j,k)の動作を説明するためのタイミングチャートである。
初期化制御線の電圧Vdsc(k+1)は、ゲート線の電圧Vg(k+1)の逆相の信号であり、Vdsc(k+1)が、Lベルのとき、ホトダイオード121は順バイアスとなり、VpをLレベルの電圧に初期化する。
その後、Vdsc(k+1)が、Hレベルとなると、ホトダイオード121は逆バイアスとなり、光照射量に応じて光電流IpがBS容量124に流れ込む。
このため、電圧Vpは光電流Ipがゼロのときはその電圧を保持し、Ipが大きくなると図示のように、電圧が上昇する。
TFT(122,123)の動作は図10と同じなので、電圧Vpが、しきい値電圧Vthを超えると、TFT122がオンし、X出力線X(j)にVg(k)の電圧が出力される。電圧Vpが、しきい値電圧Vth未満であれば、TFT122がオフし、X出力線X(j)はLレベルを維持する。即ち、本実施例では、X出力線の電圧X(j)は、光電流がゼロのときにLレベルで、光電流が大きいときにHレベルとなる。
光検出手段の出力をXまたはY方向に並列接続し、光検出出力の論理和をX,Y出力線に取り出し、このX,Y出力線の状態をX、Y出力回路で読み出すことで、光照射の座標を検出できるので、特別な座標演算手段が必要でない。
さらに、X、Y出力回路は論理回路で構成できるので、ガラス基板上に形成したTFTで実現することが可能となる。
したがって、本実施例によれば、タッチパネル機能をディスプレイと一体形成できるので、ディスプレイの画質を損なうことがなく、正確な座標を検出できるとともに、タッチパネルを取り付けるための機構、構造を必要としない、タッチパネル機能を内蔵した表示装置を提供することが可能となる。
なお、前述した各実施例では、本発明を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、本発明は、有機EL表示装置などにも適用可能であることはいうまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
100 表示部
101 画素トランジスタ(画素TFT)
102 保持容量
103 液晶容量
111,121 ホトダイオード
112,113,116,122,123,300,301,411〜413,431,461,511〜513 薄膜トランジスタ(TFT)
115 積分容量
124 ブートストラップ容量(BS容量)
200 ドレイン駆動回路
300 ゲート駆動回路
400 X出力回路
441〜445,451 クロックドゲート(クロックドインバータ)
432,433 インバータ
500 Y出力回路
600 端子
700 対向基板
701,731 ガラス基板
711〜713 カラーフィルタ
714 オーバーコート膜
720 液晶
730 TFT基板
732 絶縁層
740 VCOM 共通電極
741〜743 画素電極
751〜753 サブピクセル回路
754 ホトセンサ回路
PR(j,k),PG(j,k),PB(j,k) サブピクセル
S(j,k) ホトセンサ回路
G(k) ゲート線
DR(j),DG(j),DB(j) ドレイン線
X(j) X出力線
Y(k) Y出力線
STG ストレージ線
VRES リセット線
PS(j) 並列入力/直列出力回路
Vdsc(k+1) 初期化制御線
Claims (17)
- 複数の画素がマトリクス状に配列された表示部と、
前記表示部内にマトリクス状に配置される複数の光検出回路とを備える表示装置であって、
前記複数の光検出回路の各光検出回路は、入射光を当該入射光の光強度に応じた光電流に変換するホトセンサと、
前記ホトセンサで変換された前記光電流を積分する積分容量と、
前記積分容量の電圧が入力される比較回路とを有し、
前記比較回路は、ソース接地でオープンドレイン出力形式のトランジスタを有することを特徴とする表示装置。 - 前記積分容量には、リセット線を介して前記積分容量を初期化する初期化電圧が印加され、
前記比較回路の出力は、X出力線と、前記X出力線に交差するY出力線とに接続され、
前記各X出力線が接続されるX出力回路と、
前記各Y出力線が接続されるY出力回路とを有し、
前記X出力回路および前記Y出力回路は、前記表示部の周囲に配置されていることを特徴とする請求項1に記載の表示装置。 - 複数の画素がマトリクス状に配列された表示部と、
前記表示部内にマトリクス状に配置される複数の光検出回路とを備える表示装置であって、
前記表示部は、複数のX出力線と、前記複数のX出力線に交差する複数のY出力線とを有し、
前記複数の光検出回路の各光検出回路は、入射光を当該入射光の光強度に応じた光電流に変換するホトセンサと、
前記ホトセンサの一端に接続され、前記ホトセンサで変換された前記光電流を積分する積分容量と、
制御電極が前記ホトセンサと前記積分容量との接続点に接続され、第1の電極が前記複数のX出力線のうちの1つに接続され、第2の電極に所定の第1電圧が印加される第1のトランジスタと、
制御電極が前記ホトセンサと前記積分容量との接続点に接続され、第1の電極が前記複数のY出力線のうちの1つに接続され、第2の電極に所定の第2電圧が印加される第2のトランジスタとを有することを特徴とする表示装置。 - 前記複数のX出力線の各X出力線が接続されるX出力回路と、
前記複数のY出力線の各Y出力線が接続されるY出力回路とを有し、
前記X出力回路および前記Y出力回路のそれぞれは、前記複数の光検出回路のうち光が照射された光検出回路を検出する検出期間の初めに、前記各X出力線および前記各Y出力線に、前記各X出力線および前記各Y出力線を初期化する初期化電圧を印加する初期化回路を有することを特徴とする請求項3に記載の表示装置。 - 複数の画素がマトリクス状に配列された表示部と、
前記表示部内にマトリクス状に配置される複数の光検出回路とを備える表示装置であって、
前記表示部は、複数のX出力線と、前記複数のX出力線に交差する複数のY出力線とを有し、
前記複数の光検出回路の各光検出回路は、入射光を当該入射光の光強度に応じた光電流に変換するホトセンサと、
前記ホトセンサの一端に接続され、前記ホトセンサで変換された前記光電流を積分する積分容量と、
制御電極が前記ホトセンサと前記積分容量との接続点に接続されるとともに、第1の電極が前記複数のX出力線のうちの1つに接続され、第2の電極が前記複数のY出力線のうちの1つに接続されるトランジスタとを有することを特徴とする表示装置。 - 前記複数のX出力線の各X出力線が接続されるX出力回路と、
前記複数のY出力線の各Y出力線が接続されるY出力回路とを有し、
前記Y出力回路は、前記複数の光検出回路のうち光が照射された光検出回路のX方向の位置を検出する第1検出期間に、前記各Y出力線に所定の第1電圧を印加する第1電圧印加回路を有し、
前記X出力回路は、前記第1検出期間の初めに、前記各X出力線に前記各X出力線を初期化する第1初期化電圧を印加する第1初期化回路を有し、
前記X出力回路は、前記複数の光検出回路のうち光が照射された光検出回路のY方向の位置を検出する第2検出期間に、前記各X出力線に所定の第2電圧を印加する第2電圧印加回路を有し、
前記Y出力回路は、前記第2検出期間の初めに、前記各Y出力線に前記各Y出力線を初期化する第2初期化電圧を印加する第2初期化回路を有することを特徴とする請求項5に記載の表示装置。 - 前記ホトセンサの他端に接続されるリセット線を有し、
前記リセット線には、前記複数の光検出回路のうち光が照射された光検出回路を検出する検出期間の初めに、前記積分容量を初期化する積分容量初期化電圧が印加されることを特徴とする請求項3ないし請求項6のいずれか1項に記載の表示装置。 - 前記X出力回路および前記Y出力回路は、前記複数の光検出回路のうち光が照射された光検出回路を検出する1つの検出期間において、前記X出力線および前記Y出力線の電圧検出を複数回実施することにより、前記光電流を多階調で検出することを特徴とする請求項2、4、6のいずれか1項に記載の表示装置。
- 複数の画素がマトリクス状に配列された表示部と、
前記複数の画素に走査電圧を順次印加する複数の走査線と、
前記表示部内にマトリクス状に配置される複数の光検出回路とを備える表示装置であって、
前記表示部は、複数のX出力線を有し、
前記複数の光検出回路の各光検出回路は、一端が、前記複数の走査線のうちの次段の走査線に接続され、入射光を当該入射光の光強度に応じた光電流に変換するホトセンサと、
一端が、前記ホトセンサの他端に接続され、前記ホトセンサで変換された前記光電流を積分する積分容量と、
前記複数の走査線のうちの自段の走査線と前記積分容量の他端との間に接続され、制御電極が前記ホトセンサと前記積分容量との接続点に接続される第1のトランジスタと、
制御電極が前記自段の走査線に接続されるとともに、第1の電極が前記積分容量の他端に接続され、第2の電極が前記複数のX出力線のうちの1つに接続される第2のトランジスタとを有することを特徴とする表示装置。 - 複数の画素がマトリクス状に配列された表示部と、
前記複数の画素に走査電圧を順次印加する複数の走査線と、
前記表示部内にマトリクス状に配置される複数の光検出回路とを備える表示装置であって、
前記表示部は、複数のX出力線と、複数の初期化制御線とを有し、
前記複数の光検出回路の各光検出回路は、一端が、前記複数の初期化制御線のうちの1つに接続され、入射光を当該入射光の光強度に応じた光電流に変換するホトセンサと、
一端が、前記ホトセンサの他端に接続され、前記ホトセンサで変換された前記光電流を積分する積分容量と、
前記複数の走査線のうちの自段の走査線と前記積分容量の他端との間に接続され、制御電極が前記ホトセンサと前記積分容量との接続点に接続される第1のトランジスタと、
制御電極が前記自段の走査線に接続されるとともに、第1の電極が前記積分容量の他端に接続され、第2の電極が前記複数のX出力線のうちの1つに接続される第2のトランジスタとを有することを特徴とする表示装置。 - 前記初期化制御線には、前記複数の走査線のうちの次段の走査線に印加される走査電圧に対して電圧変化の極性が逆相の光検出回路初期化電圧が印加されることを特徴とする請求項10に記載の表示装置。
- 前記複数のX出力線の各X出力線が接続されるX出力回路を有し、
前記X出力回路は、前記複数の走査線の各走査線に非選択走査電圧が印加されるときに、前記各X出力線に、前記各X出力線を初期化する初期化電圧を印加する初期化回路を有し、
前記表示装置は、前記複数の走査線のうちの前記走査電圧が印加されている走査線に接続された1行分の前記画素への表示信号の書き込みと、前記走査電圧が印加されている前記走査線に接続された前記第1のトランジスタを有する1行分の前記光検出回路の出力の検出とを同期して行うことを特徴とする請求項9ないし請求項11のいずれか1項に記載の表示装置。 - 前記ホトセンサは、ダイオードで構成されることを特徴とする請求項1ないし請求項12のいずれか1項に記載の表示装置。
- 前記ホトセンサは、ダイオード接続された薄膜トランジスタで構成されることを特徴とする請求項13に記載の表示装置。
- 前記X出力回路は、前記表示部の周囲に配置されていることを特徴とする請求項4、6、12のうちいずれか1項に記載の表示装置。
- 前記光検出回路は、前記複数の画素の各画素毎に設けられることを特徴とする請求項1ないし請求項15のいずれか1項に記載の表示装置。
- 前記表示装置は、液晶表示装置であり、
前記複数の画素の前記各画素は、第1の色のカラーフィルタを有する第1のサブピクセルと、前記第1の色とは異なる第2の色のカラーフィルタを有する第2のサブピクセルと、前記第1の色および前記第2の色とは異なる第3の色のカラーフィルタを有する第3のサブピクセルとを有し、
前記光検出回路が形成される領域には、前記カラーフィルタが配置されていないことを特徴とする請求項16に記載の表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281061A JP4510738B2 (ja) | 2005-09-28 | 2005-09-28 | 表示装置 |
US11/526,749 US8184090B2 (en) | 2005-09-28 | 2006-09-26 | Display device |
CN200610159910XA CN1940841B (zh) | 2005-09-28 | 2006-09-27 | 显示装置 |
US13/438,043 US8643594B2 (en) | 2005-09-28 | 2012-04-03 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281061A JP4510738B2 (ja) | 2005-09-28 | 2005-09-28 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007094606A JP2007094606A (ja) | 2007-04-12 |
JP4510738B2 true JP4510738B2 (ja) | 2010-07-28 |
Family
ID=37893259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005281061A Active JP4510738B2 (ja) | 2005-09-28 | 2005-09-28 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8184090B2 (ja) |
JP (1) | JP4510738B2 (ja) |
CN (1) | CN1940841B (ja) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5100076B2 (ja) * | 2006-10-04 | 2012-12-19 | 株式会社ジャパンディスプレイウェスト | 表示装置 |
KR101335424B1 (ko) * | 2006-12-29 | 2013-12-02 | 엘지디스플레이 주식회사 | 이미지 센서 내장형 액정표시장치의 구동방법 |
US7619194B2 (en) * | 2007-02-26 | 2009-11-17 | Epson Imaging Devices Corporation | Electro-optical device, semiconductor device, display device, and electronic apparatus having the display device |
KR101476434B1 (ko) * | 2007-07-20 | 2014-12-24 | 엘지디스플레이 주식회사 | 유기전계발광패널 및 이를 포함하는 터치 스크린 시스템 |
JP5064136B2 (ja) * | 2007-08-10 | 2012-10-31 | 奇美電子股▲ふん▼有限公司 | 表示装置 |
JP2009069421A (ja) | 2007-09-12 | 2009-04-02 | Hitachi Displays Ltd | 表示装置 |
US8063866B2 (en) * | 2007-11-15 | 2011-11-22 | Toshiba Matsushita Display Technology Co., Ltd. | Display device capable of measuring an illuminance and widening a dynamic range of the measured illuminance |
US20090141004A1 (en) * | 2007-12-03 | 2009-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
KR100957947B1 (ko) * | 2008-01-09 | 2010-05-13 | 삼성모바일디스플레이주식회사 | 광센서 및 그를 이용한 평판표시장치 |
CN101241254B (zh) * | 2008-03-04 | 2010-08-04 | 友达光电股份有限公司 | 触控式显示装置 |
JP5081020B2 (ja) * | 2008-03-05 | 2012-11-21 | エルジー ディスプレイ カンパニー リミテッド | 光センサ内蔵液晶表示装置 |
JP4816668B2 (ja) * | 2008-03-28 | 2011-11-16 | ソニー株式会社 | タッチセンサ付き表示装置 |
US8619055B2 (en) * | 2008-04-14 | 2013-12-31 | Microsoft Corporation | Active matrix touch sensing |
CN101571777B (zh) * | 2008-04-29 | 2011-05-18 | 瀚宇彩晶股份有限公司 | 显示装置的定位方法 |
JP5132771B2 (ja) * | 2008-06-03 | 2013-01-30 | シャープ株式会社 | 表示装置 |
JP4799696B2 (ja) * | 2008-06-03 | 2011-10-26 | シャープ株式会社 | 表示装置 |
TW201001258A (en) * | 2008-06-23 | 2010-01-01 | Flatfrog Lab Ab | Determining the location of one or more objects on a touch surface |
TW201007530A (en) * | 2008-06-23 | 2010-02-16 | Flatfrog Lab Ab | Detecting the location of an object on a touch surface |
TW201005606A (en) * | 2008-06-23 | 2010-02-01 | Flatfrog Lab Ab | Detecting the locations of a plurality of objects on a touch surface |
US8427464B2 (en) | 2008-07-16 | 2013-04-23 | Sharp Kabushiki Kaisha | Display device |
CN101339314B (zh) * | 2008-08-13 | 2010-08-18 | 友达光电股份有限公司 | 触控式显示面板、光电装置及其制造方法 |
JPWO2010038513A1 (ja) * | 2008-09-30 | 2012-03-01 | シャープ株式会社 | 表示装置 |
SE533704C2 (sv) | 2008-12-05 | 2010-12-07 | Flatfrog Lab Ab | Pekkänslig apparat och förfarande för drivning av densamma |
KR101633949B1 (ko) | 2008-12-24 | 2016-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 터치 패널 및 그 구동 방법 |
JP2010262268A (ja) * | 2009-05-06 | 2010-11-18 | Samsung Electronics Co Ltd | 情報認識表示装置 |
JP4900421B2 (ja) * | 2009-05-29 | 2012-03-21 | カシオ計算機株式会社 | 液晶表示パネル及び液晶表示装置 |
JP2010277378A (ja) * | 2009-05-29 | 2010-12-09 | Hitachi Displays Ltd | 液晶表示装置 |
KR101074795B1 (ko) * | 2009-07-03 | 2011-10-19 | 삼성모바일디스플레이주식회사 | 광 센싱 회로, 이를 포함하는 터치 패널, 및 광 센싱 회로의 구동 방법 |
KR101617791B1 (ko) * | 2009-09-10 | 2016-05-19 | 삼성디스플레이 주식회사 | 터치센서 및 이를 갖는 액정표시장치 |
JP5740132B2 (ja) | 2009-10-26 | 2015-06-24 | 株式会社半導体エネルギー研究所 | 表示装置及び半導体装置 |
JP5856826B2 (ja) * | 2010-12-10 | 2016-02-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR101830179B1 (ko) * | 2011-11-03 | 2018-02-21 | 삼성디스플레이 주식회사 | 유기 전계 발광 표시 장치 |
CN102523392B (zh) * | 2011-12-29 | 2014-03-12 | 天津大学 | 一种提高图像传感器动态范围的电路及其控制方法 |
TWM445719U (zh) * | 2012-05-22 | 2013-01-21 | Inv Element Inc | 具金屬感應層之內嵌式觸控顯示面板結構 |
US10168835B2 (en) | 2012-05-23 | 2019-01-01 | Flatfrog Laboratories Ab | Spatial resolution in touch displays |
US10019113B2 (en) | 2013-04-11 | 2018-07-10 | Flatfrog Laboratories Ab | Tomographic processing for touch detection |
US9874978B2 (en) | 2013-07-12 | 2018-01-23 | Flatfrog Laboratories Ab | Partial detect mode |
KR20150060129A (ko) * | 2013-11-26 | 2015-06-03 | 삼성디스플레이 주식회사 | 화소 회로 및 이를 포함하는 표시 장치 |
US10146376B2 (en) | 2014-01-16 | 2018-12-04 | Flatfrog Laboratories Ab | Light coupling in TIR-based optical touch systems |
US10126882B2 (en) | 2014-01-16 | 2018-11-13 | Flatfrog Laboratories Ab | TIR-based optical touch systems of projection-type |
US10161886B2 (en) | 2014-06-27 | 2018-12-25 | Flatfrog Laboratories Ab | Detection of surface contamination |
CN107209608A (zh) | 2015-01-28 | 2017-09-26 | 平蛙实验室股份公司 | 动态触摸隔离帧 |
US10318074B2 (en) | 2015-01-30 | 2019-06-11 | Flatfrog Laboratories Ab | Touch-sensing OLED display with tilted emitters |
US10496227B2 (en) | 2015-02-09 | 2019-12-03 | Flatfrog Laboratories Ab | Optical touch system comprising means for projecting and detecting light beams above and inside a transmissive panel |
EP3265855A4 (en) | 2015-03-02 | 2018-10-31 | FlatFrog Laboratories AB | Optical component for light coupling |
KR102400705B1 (ko) | 2015-12-09 | 2022-05-23 | 플라트프로그 라보라토리즈 에이비 | 개선된 스타일러스 식별 |
CN110100226A (zh) | 2016-11-24 | 2019-08-06 | 平蛙实验室股份公司 | 触摸信号的自动优化 |
EP4152132A1 (en) | 2016-12-07 | 2023-03-22 | FlatFrog Laboratories AB | An improved touch device |
CN116679845A (zh) | 2017-02-06 | 2023-09-01 | 平蛙实验室股份公司 | 触摸感测装置 |
EP3602257A4 (en) | 2017-03-22 | 2021-01-13 | Flatfrog Laboratories | TOUCH SCREEN ERASER |
WO2018182476A1 (en) | 2017-03-28 | 2018-10-04 | Flatfrog Laboratories Ab | Touch sensing apparatus and method for assembly |
US10162462B2 (en) * | 2017-05-01 | 2018-12-25 | Synaptics Incorporated | Integrating capacitive sensing with an optical sensor |
EP3676694A4 (en) | 2017-09-01 | 2021-06-09 | FlatFrog Laboratories AB | IMPROVED OPTICAL COMPONENT |
US11567610B2 (en) | 2018-03-05 | 2023-01-31 | Flatfrog Laboratories Ab | Detection line broadening |
WO2020080992A1 (en) | 2018-10-20 | 2020-04-23 | Flatfrog Laboratories Ab | Frame for a touch-sensitive device and tool therefor |
WO2020153890A1 (en) | 2019-01-25 | 2020-07-30 | Flatfrog Laboratories Ab | A videoconferencing terminal and method of operating the same |
CN114730228A (zh) | 2019-11-25 | 2022-07-08 | 平蛙实验室股份公司 | 一种触摸感应设备 |
WO2021162602A1 (en) | 2020-02-10 | 2021-08-19 | Flatfrog Laboratories Ab | Improved touch-sensing apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05232514A (ja) * | 1991-05-30 | 1993-09-10 | Toshiba Corp | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204661A (en) * | 1990-12-13 | 1993-04-20 | Xerox Corporation | Input/output pixel circuit and array of such circuits |
JP2968653B2 (ja) * | 1992-09-03 | 1999-10-25 | 日本電気株式会社 | 出力回路 |
US5808496A (en) * | 1993-05-19 | 1998-09-15 | Texas Instruments Incorporated | Low current comparator with hysteresis |
US5673063A (en) * | 1995-03-06 | 1997-09-30 | Thomson Consumer Electronics, S.A. | Data line driver for applying brightness signals to a display |
US6999122B1 (en) * | 1999-07-22 | 2006-02-14 | Minolta Co., Ltd. | Solid-state logarithmic image sensing device |
US6747638B2 (en) * | 2000-01-31 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Adhesion type area sensor and display device having adhesion type area sensor |
US7321353B2 (en) * | 2000-04-28 | 2008-01-22 | Sharp Kabushiki Kaisha | Display device method of driving same and electronic device mounting same |
JP3959454B2 (ja) | 2001-10-22 | 2007-08-15 | シャープ株式会社 | 入力装置および入出力装置 |
JP3735591B2 (ja) | 2002-06-18 | 2006-01-18 | 株式会社東芝 | 信号処理装置、信号処理方法、及び記憶媒体 |
JP4257221B2 (ja) | 2003-03-31 | 2009-04-22 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置および情報端末装置 |
JP4530632B2 (ja) * | 2003-09-19 | 2010-08-25 | 富士通株式会社 | 液晶表示装置 |
US7586479B2 (en) * | 2004-06-10 | 2009-09-08 | Samsung Electronics Co., Ltd. | Display device and driving method thereof |
US20060007204A1 (en) * | 2004-06-29 | 2006-01-12 | Damoder Reddy | System and method for a long-life luminance feedback stabilized display panel |
-
2005
- 2005-09-28 JP JP2005281061A patent/JP4510738B2/ja active Active
-
2006
- 2006-09-26 US US11/526,749 patent/US8184090B2/en active Active
- 2006-09-27 CN CN200610159910XA patent/CN1940841B/zh active Active
-
2012
- 2012-04-03 US US13/438,043 patent/US8643594B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05232514A (ja) * | 1991-05-30 | 1993-09-10 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1940841B (zh) | 2012-05-30 |
US8643594B2 (en) | 2014-02-04 |
US8184090B2 (en) | 2012-05-22 |
US20070070056A1 (en) | 2007-03-29 |
CN1940841A (zh) | 2007-04-04 |
JP2007094606A (ja) | 2007-04-12 |
US20120249483A1 (en) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4510738B2 (ja) | 表示装置 | |
US10679559B2 (en) | Display driving unit circuit, driving method, display driving circuit and display device | |
KR101014019B1 (ko) | 이미지 센서 및 디스플레이 | |
KR101095720B1 (ko) | 화상 센서를 포함하는 디스플레이 장치 | |
KR101056284B1 (ko) | 센서 스캔 드라이버 및 이를 구비한 터치 스크린 내장형 평판표시장치 | |
CN106157890B (zh) | 一种纹路识别显示装置及驱动方法 | |
US20090147191A1 (en) | Display apparatus | |
JP2007310628A (ja) | 画像表示装置 | |
US20120013595A1 (en) | Display device and method of operation thereof | |
JP2007018458A (ja) | 表示装置、センサ信号の補正方法並びに撮像装置 | |
JP2010102341A (ja) | タッチスクリーン機能を有する一体型液晶表示装置及び該装置で行われる外部照度量検出方法 | |
WO2019181558A1 (ja) | 光センサー回路、光センサー装置、および、表示装置 | |
WO2013084947A1 (ja) | 光センサ回路の動作方法、および、当該光センサ回路を備えた表示装置の動作方法 | |
JP2008102418A (ja) | 表示装置 | |
WO2011058779A1 (ja) | 光センサ回路、表示パネル、表示装置、及び光センサ回路の駆動方法 | |
WO2010038513A1 (ja) | 表示装置 | |
RU2449345C1 (ru) | Дисплейное устройство | |
JP5116851B2 (ja) | 表示装置 | |
JP2010092935A (ja) | センサ素子およびその駆動方法、ならびに入力装置、入力機能付き表示装置および通信デバイス | |
TWI840504B (zh) | 具有減少的奇偶效應的矩陣陣列偵測器 | |
WO2010100785A1 (ja) | 表示装置 | |
TWI418908B (zh) | 主動式光感測畫素、主動式光感測陣列以及光感測方法 | |
TWI410727B (zh) | 主動式光感測畫素、主動式光感測陣列以及光感測方法 | |
TWI436137B (zh) | 主動式光感測畫素、主動式光感測陣列以及光感測方法 | |
CN205900069U (zh) | 一种纹路识别显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100430 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4510738 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |