JP4557486B2

JP4557486B2 - Spread Spectrum Communication System Using Differential Code Shift Keying

Info

Publication number: JP4557486B2
Application number: JP2001566309A
Authority: JP
Inventors: ダンラファエリ，
Original assignee: イトランコミュニケーションズリミテッド
Priority date: 2000-03-05
Filing date: 2000-03-05
Publication date: 2010-10-06
Anticipated expiration: 2020-03-05
Also published as: HK1057428A1; EP1325576A1; JP2003532311A; EP1325576A4; CN1461540A; CN1309190C; AU3187500A

Description

【０００１】
技術分野
本発明は、一般的にデータ通信システムに関し、さらに詳しくは、差分符号シフトキーイングを利用してデータを送受信するスペクトラム拡散通信システムに関する。
【０００２】
背景技術
スペクトラム拡散通信技術を使用して、通信の信頼性およびセキュリティを改善することはよく知られており、ますます一般的になってきている。スペクトラム拡散通信は、伝送されるデータの帯域幅よりずっと大きいスペクトル帯域幅を利用してデータを伝送する。これは、他の利点に加えて、高い狭帯域雑音、スペクトル歪み、およびパルス雑音の存在下でいっそう信頼性の高い通信をもたらす。スペクトラム拡散通信システムは一般的に相関技術を利用して着信信号を識別する。
【０００３】
スペクトラム拡散通信システムは一般的に、軍事環境で高エネルギー狭帯域敵妨害を克服するために使用される。商業または家庭環境では、それはＡＣ電力線など雑音の多い媒体で信頼できる通信を達成するために使用することができる。特に、特定の家庭電化製品および装置は潜在的に、電力線に載せられた通信信号を非常に混乱させ得る。例えば電子調光装置は、調光機能を実現するときに一般的にトライアックまたはシリコン制御整流器（ＳＣＲ）を使用してＡＣ波形を制御するので、これらの装置は大量の雑音を電力線に発生させ得る。
【０００４】
ＡＣ電力線などの通信媒体は、高速フェージング、予測できない振幅および位相ひずみ、ならびに相加性雑音によって汚損されることがある。加えて、通信チャネルは予測不能な時変妨害および狭帯域干渉にさらされることがある。デジタルデータをそのようなチャネルで伝送するために、データの伝送には可能な限り広い帯域幅を使用することが好ましい。これはスペクトラム拡散技術を用いて達成することができる。
【０００５】
直接スペクトラム拡散と呼ばれる１つの一般的な型のスペクトラム拡散通信は、最初にデジタルデータを変調し、次いでその結果にＰＮシーケンスなど特に望ましいスペクトル特性を有する信号を乗じることによって生成される。ＰＮシーケンスとは、周期Ｎを有する周期的な一連のビットである。シーケンス内の各ビットはチップと呼ばれる。このシーケンスは１チップより大きい遅延に対して非常に低い自己相関を有するという特性を持つ。一部のシステムでは、ＰＮシーケンスはチップ波形に置き換えられる。
【０００６】
一般的に捕捉方法を追跡ループまたは他の追跡機構と組み合わせて使用して実現される同期を実行するために、スペクトラム拡散受信機が必要である。ＡＣ電力線など雑音の多い予測不能な環境では、追跡ループは一般的に頻繁に故障して、情報の損失を引き起こす。これらの問題を克服する通信システムは、大きく、複雑、かつ高価である。加えて、これらのシステムは一般的に、１シンボル当たりわずか１または２ビットを伝送するのに成功しているだけである。
【０００７】
発明の概要
本発明は、シンボル当たりの伝送ビット数を増加し、同期要件を低減し、かつ性能を改善するために、差分符号シフトキーイング（ＤＣＳＫ）と呼ばれる変調技術を利用するスペクトラム拡散データ通信システムである。データは、拡散波形と呼ばれる長さＴの連続循環回転波形（ｃｏｎｓｅｃｕｔｉｖｅｃｉｒｃｕｌａｒｌｙｒｏｔａｔｅｄｗａｖｅｆｏｒｍ）間の時間シフトの形で伝送される。拡散波形は、適切な自己相関特性を有する任意の型の波形を含むことができる。ここで提示する例では、標準ＣＥＢｕｓ伝送と本発明の通信システムによって生成される伝送との共存を可能にするために、標準ＣＥＢｕｓチャープを拡散波形として使用することができる。
【０００８】
単位シンボル時間（ＵＳＴ）とも呼ばれる各シンボル期間中に、複数のビットが送信される。シンボル期間は複数のシフトインデックスに分割され、各シフトインデックスは特定のビットパターンを表わす。波形は、送信されるデータに応じてある量だけ回転する。データは、それが送信される前にチャープに加えられる回転量で搬送される。代替的にデータは連続シンボル間のシフト差分で搬送することができる。受信した波形を復号するために相関器が使用される。相関器は、各シンボルに対して受信した信号内のチャープの回転量を検出するためにチャープ波形パターンのテンプレートを有する整合フィルタを使用する。受信したデータはシフトレジスタに送られ、循環的に回転される。各回転シフトに対し整合フィルタは相関和を生成する。各ＵＳＴに選択されたシフトインデックスは、最大（または最小）相関和を生じるシフトインデックスに対応する。差分シフトインデックスは、前回の受信シフトインデックスから現在の受信シフトインデックスを減算することによって生成される。次いで差分シフトインデックスが復号されて、原送信データが生成される。
【０００９】
送信機はデータをパケットの形で受信機に送信する。パケットフィールドの開始はパケットの始めに配置される。受信機は、線形相関を用いて受信した各シンボルの全ての可能なシフトで相関ピークを探索する。パケットフィールドの開始が検出されると、受信機は２つの連続零を探索する。２つの連続零がパケットフィールドの開始内で受信されると、同期が達成される。同期が達成されると、循環的相関を使用してパケットの残りが受信される。送信機によって送信された差分データは、２つの連続シンボル間で計算されたシフト距離で符号化されている。受信機内の差分器は差分データを生成する。その後、差分データを積分すると、二重誤り効果を防止するのに役立つ。
【００１０】
本発明は、高速実施形態および高信頼実施形態と呼ぶ２つの実施形態を開示する。標準１００マイクロ秒ＣＥＢｕｓチャープを使用する場合、高速実施形態は最高約５０Ｋｂｐｓまでのデータ伝送速度が可能である。高信頼実施形態は、伝送の信頼性を高めるためにより長い波形の長さを利用する。加えて、受信機は入力信号を２つまたはそれ以上の別個の周波数帯に分割する。各帯は相関和を受信し生成する。各帯の相関の結果は結合され、最大相関シフトインデックスが決定される。ここで提示する例では、高信頼実施形態は、８つの個別の１００マイクロ秒のチャープから長さ８００マイクロ秒のスーパチャープと呼ばれるシンボルを構築する。次いでスーパチャープ全体が、送信されるデータに応じて循環的にシフトされる。スーパチャープパターンのテンプレートを有する受信機内の相関器は、受信信号からスーパチャープを検出しかつ復号するために使用される。
【００１１】
本発明のスペクトラム拡散通信システムは、より高信頼の伝送、単純かつ高速の同期、および厳しいフェージングからの即時の回復という利点を有する。加えて、１シンボル当たり複数のビットを送信でき、各シンボルに対しより長い持続時間が得られるか、あるいは典型的な直接スペクトラム拡散通信システムの場合と同じシンボル持続時間を使用してより高いデータスループットレートが得られる。該システムの別の利点は、周波数変動信号対雑音比によって特徴付けられるチャネルに対する頑健さが得られることである。さらに、本発明は、シングルＶＬＳＩ集積回路内など、低コストで実現することができる。
【００１２】
したがって、本発明では、両方とも通信チャネルに接続された送信機から受信機まで通信チャネルで通信する方法であって、シンボル内で送信されるデータに応じてある量だけ循環的にシフトされる拡散波形を利用して各々構成された複数のシンボルを送信機で生成するステップと、複数のシンボルを通信チャネルに載せるステップと、受信機で通信チャネルから信号を受信するステップと、受信した信号を拡散波形に対応するテンプレートと相関させることによって受信機で複数のシンボルを復号するステップとを含む方法を提供する。
【００１３】
また、本発明では、両方とも通信チャネルに接続された送信機から受信機まで通信チャネルで通信する方法であって、シンボル内で送信されるデータに応じてある量だけ循環的にシフトされる拡散波形を利用して構成された複数のシンボルを送信機で生成するステップと、複数のシンボルを通信チャネルに載せるステップと、受信機で通信チャネルから信号を受信するステップと、受信した信号を拡散波形に対応するテンプレートと相関させて、拡散波形の連続循環シフト間の時間シフトを表わす差分シフトインデックスを生成することによって受信機で複数のシンボルを復号するステップとを含む方法をも提供する。
【００１４】
拡散波形はチャープ波形、または複数の個別チャープから構築されたスーパチャープ波形を含むことができる。さらに、復号ステップは、１シンボルの長さに等しい全量だけ各受信シンボルを循環的にシフトするステップと、受信シンボルの各循環シフト毎に、受信シンボルを拡散波形に対応するテンプレートと相関させるステップと、最大相関和に対応するシフトインデックスを生成するステップと、シフトインデックスを復号して原送信データを生成するステップとを含む。
【００１５】
復号ステップはまた、１シンボルの長さに等しい全量だけ各受信シンボルを循環的にシフトするステップと、受信シンボルの各循環シフト毎に、受信シンボルを拡散波形に対応するテンプレートと相関させるステップと、正の相関和および負の相関和にそれぞれ対応する第１シフトインデックスおよび第２シフトインデックスを生成するステップと、第１シフトインデックスおよび第２シフトインデックスを復号して第１データ出力および第２データ出力をそれぞれ生成するステップと、最大限の正の相関和および負の相関和に基づいて第１シフトインデックスまたは第２シフトインデックスのいずれかを出力するステップとを含むこともできる。
【００１６】
加えて、本発明では、通信チャネルに連結された送信機であって、シンボル内で送信されるデータに応じた量だけ循環的にシフトされる拡散波形を利用して各々構成された複数のシンボルを生成するための送信機と、通信チャネルに連結された受信機であって、通信チャネルから信号を受信し、かつ受信信号を拡散波形に対応するテンプレートと相関させることによって複数のシンボルを復号するための受信機とを含む、通信チャネルで通信するためのスペクトラム拡散通信システムを提供する。
【００１７】
本発明ではまた、入力ビットストリームから拡散波形を利用して通信チャネルで伝送するための信号を生成する方法であって、入力ビットストリームからシフトインデックスのシリアルストリームを形成するステップと、シフトインデックスのシリアルストリーム内の各シフトインデックスに従って初期インデックスを決定するステップと、初期インデックスに従って拡散波形を循環的にシフトするステップと、循環的にシフトされた拡散波形を通信チャネルに送信するステップとを含む方法をも提供する。
【００１８】
さらに、本発明では、入力ビットストリームから拡散波形を利用して通信チャネルで伝送するためのスペクトラム拡散信号を生成する方法であって、入力ビットストリームからシフトインデックスを形成するステップと、次式：初期インデックス＝［拡散波形の長さ／シンボル総数］・シフトインデックスに従って初期インデックスを決定するステップと、初期インデックスに従って拡散波形を循環的にシフトするステップと、循環的にシフトされた拡散波形を通信チャネルに送信するステップとを含む方法を提供する。該方法は、入力ビットストリームを差分して差分シフトインデックスを生成するステップをさらに含む。
【００１９】
加えて、本発明では、入力ビットストリームから拡散波形を利用して通信チャネルで伝送するための信号を生成するための送信機であって、入力ビットストリームにおけるｎビットの各グループからシフトインデックスを形成する手段と、シフトインデックスに従って初期インデックスを決定する手段と、初期インデックスに従って拡散波形を循環的にシフトする手段と、循環的にシフトされた拡散波形を通信チャネルに提供する手段とを含む送信機を提供する。
【００２０】
拡散波形を循環的にシフトする手段は、初期インデックスを受信するように適応された計数手段と、計数手段の出力に対応する拡散波形の標本点を出力するルックアップテーブル手段とを含む。送信機はさらに、入力ビットストリームを差分して差分シフトインデックスを生成する差分器を含む。
【００２１】
本発明ではまた、特定のシンボル時間中に送信されるデータに応じてある量だけ循環的に回転する拡散波形から各々構成される複数のシンボルを受信するために通信チャネルに連結された受信機であって、受信入力信号を標本化するための標本化手段と、複数のタップを有し、標本化手段の出力を循環的に回転するためのシフト手段と、シフト手段の複数のタップに連結され、拡散波形に対応するテンプレートを利用してシフト手段の各循環シフトに対して複数の相関和を生成する相関手段と、複数の相関和から最大相関和を決定するための最大相関決定手段と、最大相関和に関連付けられるシフトインデックスを復号してそこから出力を生成するためのデータ復号器とを含む受信機をも提供する。
【００２２】
さらに、本発明では、拡散波形を利用して各々送信される複数のシンボルとして符号化されたデータを受信するために通信チャネルに連結された受信機において、受信入力信号を複数の周波数帯に分割するための信号分割手段であって、単一周波数帯に各々関連付けられる複数の帯域通過信号を出力する信号分割手段と、複数の帯域通過信号を標本化するための標本化手段と、各周波数帯域について標本化手段の出力を相関させるための相関手段であって、各周波数帯域について複数の帯域相関和を生成する相関手段と、複数の帯域相関和の各々を加算して複数の相関和を生成するための加算手段と、複数の相関和から最大相関和を決定するための最大相関決定手段と、最大相関和を利用して受信シンボルを復号しそこから出力を生成するためのデータ復号手段とを含む受信機を提供する。
【００２３】
また、本発明では、特定のシンボル時間中に送信されるデータに応じてある量だけ循環的に回転する拡散波形から各々構成される複数のシンボルとして符号化されたデータを受信するために通信チャネルに連結された受信機において、受信入力信号を複数の周波数帯に分割するための信号分割手段であって、単一周波数帯に各々関連付けられる複数の帯域通過信号を出力する信号分割手段と、複数の帯域通過信号を標本化するための複数の標本化手段と、各周波数帯域に関連付けられる各標本化手段の出力を循環的に回転するための複数のシフト手段であって、複数のタップを各々有するシフト手段と、シフト手段の１つの出力に各々連結された複数の相関手段であって、拡散波形に対応するテンプレートを利用してシフト手段の各循環シフトに対して相関和を生成し、各受信シンボルに対して複数の帯域相関和を各々生成する相関手段と、各相関手段によって出力される各々の複数の帯域相関和を合計して複数の相関和を生成する加算手段と、複数の相関和から最大相関和を決定する最大相関決定手段と、最大相関和に関連付けられるシフトインデックスを復号してそこから出力を生成するためのデータ復号器とを含む受信機をも提供する。
【００２４】
受信機はさらに、最大相関検出手段の出力に連結された差分器であって、２つの連続循環回転拡散波形間の時間差に対応する差分シフトインデックスを生成する差分器を含む。
【００２５】
受信器はさらに、データ復号器の出力に連結された積分器であって、データ復号器の出力を積分するための積分器を含む。信号分割手段は、その周波数帯によって帯域幅および中心周波数を各々有する複数の帯域通過フィルタを含む。標本化手段は１ビットアナログデジタル変換器または比較器および標本回路を含む。標本化手段はＩまたは同相データストリームおよびＱまたは直交データストリームの両方を生成する手段を含み、ここでＱデータストリームはＩデータストリームに対して予め定められた量だけ時間的に遅延する。
【００２６】
相関手段は複素相関手段を含む。複素相関手段は、複素相関の結果に非線形関数を適用するための手段を含む。非線形関数は二乗関数を含む。
【００２７】
本発明では、拡散波形を利用して各々送信される複数のシンボルとして符号化され通信チャネルで伝送されたデータを受信する方法であって、受信入力信号を複数の周波数帯域に分割するステップと、単一周波数帯域に各々関連付けられる複数の帯域通過信号を生成するステップと、複数の帯域通過信号を標本化して標本ストリームを生成するステップと、各周波数帯域に関連付けられる標本ストリームを相関させてそこから複数の帯域相関和を生成するステップと、各々の複数の帯域相関和を加算して複数の相関和を生成するステップと、複数の相関和から最大相関和を決定するステップと、最大相関和を利用して各受信シンボルのシフトインデックスを復号してそこから出力を生成するステップとを含む方法をも提供する。
【００２８】
また、本発明では、特定のシンボル時間中に送信されるデータに応じてある量だけ循環的に回転する拡散波形から各々構成される複数のシンボルとして符号化され通信チャネルで伝送されたデータを受信する方法であって、受信入力信号を複数の周波数帯域に分割するステップと、単一周波数帯域に各々関連付けられる複数の帯域通過信号を生成するステップと、複数の帯域通過信号を標本化して標本ストリームを生成するステップと、各周波数帯域の標本ストリームを循環的に回転するステップと、拡散波形に対応するテンプレートを利用して各周波数帯域に対して循環的に回転した標本ストリームを相関させるステップと、各循環回転に対して帯域相関和を生成して各シンボルに対する複数の帯域相関和を生成するステップと、各周波数帯域に対して複数の帯域相関和を加算して複数の相関和を生成するステップと、複数の相関和から最大相関和を決定するステップと、最大相関和に関連付けられるシフトインデックスを復号してそこから出力を生成するステップとを含む方法をも提供する。
【００２９】
加えて、本発明では、両方とも通信チャネルに接続された送信機および受信機を含み、通信チャネルで通信するためのスペクトラム拡散通信システムにおいて、受信機を同期化する方法であって、相互に対し零の差分シフトを持つ複数の拡散波形を送信するステップと、複数の拡散波形を受信して復号するステップと、それらの間に零の差分シフトを有する最小限の予め定められた数の拡散波形を受信することにより同期化を達成するステップとを含む方法をさらに提供する。各拡散波形は零回転シフトを持つことができる。
【００３０】
図面の簡単な説明
本発明をここで、単なる例として添付の図面を参照しながら説明する。
図１は本発明のスペクトラム拡散通信システムに使用するのに適したチャープ波形を示す。
図２は送信されるデータを表わす量だけ各チャープパターンを回転することによって生成される標本シンボルストリームの波形を示す。
図３は本発明のデータ通信プロトコルのパケット構造を示す。
図４は本発明の第１実施形態の送信機部分を示す高レベルブロック図である。
図５Ａおよび図５Ｂは、本発明の第１実施形態の受信機部分を示す高レベルブロック図である。
図６は差分データまたは特別非データシンボルを有する絶対データを送信するのに適した本発明の第１実施形態の送信機部分を示す高レベルブロック図である。
図７Ａおよび図７Ｂは、本発明の第１実施形態の受信機部分をさらに詳細に示す高レベルブロック図である。
図８は本発明の第１実施形態のプリアンブルおよび同期受信方法を示す高レベル流れ図である。
図９は本発明の第１実施形態の循環モード受信方法を示す高レベル流れ図である。
図１０は本発明の線形追跡補正方法を示す高レベル流れ図である。
図１１は複数の単一チャープから生成され、１つのスーパＵＳＴを含むスーパチャープの波形を示す。
図１２は本発明の第２実施形態の送信機部分を示す高レベルブロック図である。
図１３は差分データまたは特別非データシンボルを有する絶対データを送信するのに適した本発明の第２実施形態の送信機部分を示す高レベルブロック図である。
図１４Ａ、図１４Ｂおよび図１４Ｃは、本発明の第２実施形態の受信機部分を示す高レベルブロック図である。
図１５は本発明の第２実施形態のプリアンブルおよび同期受信方法を示す高レベル流れ図である。
図１６は本発明の第２実施形態の循環モード受信方法を示す高レベル流れ図である。
【００３１】
発明の詳細な説明
本発明は、ＡＣ電力線など比較的雑音の多い環境に適用可能なスペクトラム拡散データ通信システムである。本発明のスペクトラム拡散データ通信システムの２つ異なる実施形態を開示する。高速実施形態とも呼ばれる第１実施形態は、比較的高速のデータ通信が可能な送信機および受信機の対を含む。高信頼実施形態とも呼ばれる第２実施形態は、第１実施形態より低いデータレートで通信するが、より高い信頼性水準を達成する送信機および受信機の対を含む。本発明の実施形態は両方とも、ＣＥＢｕｓ通信標準に従って作動するモデムを含む環境で使用するのに特に適している。第１実施形態は、ＣＥＢｕｓ標準の現在のデータ通信可能レートより高いデータレートで通信が可能である。ＣＥＢｕｓ標準は米国電子工業協会（ＥｌｅｃｔｒｏｎｉｃｓＩｎｄｕｓｔｒｙＡｓｓｏｃｉａｔｉｏｎ）によって定義され、ＥＩＡ−６００規格として知られている。
【００３２】
本発明のスペクトラム拡散システムは、拡散波形と呼ばれる長さＴの連続循環回転波形の間の時間シフトの形でデータを送信する。拡散波形は、適切な自己相関特性を持つ任意の型の波形を含むことができる。拡散波形はチャープ波形を含むことが好ましい。チャープ波形すなわち本発明のスペクトラム拡散通信システムに使用するのに適した拡散波形の例証を図１に示す。図１に示す拡散波形は、単位シンボル時間（ＵＳＴ）と呼ばれる持続時間に及ぶ。各シンボル期間中すなわちＵＳＴの間、複数のビットが送信される。シンボル期間は複数のシフトインデックスに分割され、各シフトインデックスは特定のビットパターンを表わす。拡散波形は、送信するデータに応じた量だけ回転する。データは、それが送信される前にチャープに加えられる回転量で搬送される。代替的に、データは連続シンボル間のシフト差分で搬送することができる。一般的にチャープは掃引周波数信号を含む。例えば、周波数掃引はＣＥＢｕｓ標準で指定されたチャープと同様の２００から４００ＫＨｚまで、および次いで１００ＫＨｚから２００ＫＨｚまでに及ぶことができる。あるいはチャープは図１に示す掃引周波数波形を含むことができる。
【００３３】
本発明のスペクトラム拡散通信システムは、差分符号シフトキーイング（ＤＣＳＫ）として知られる技術を利用してデータを送信する。この技術を使用して、データは連続循環回転拡散波形間の時間シフトの形で、または絶対的にシフトそれ自体で送信される。拡散波形は、ＣＥＢｕｓモデム環境でコンテンションを防止するために、標準ＣＥＢｕｓチャープを含むことができる。非ＣＥＢｕｓ環境で、あるいはＣＥＢｕｓ装置の相互運用性が重要でない場合、本発明に他の拡散波形を利用することができる。
【００３４】
送信されるデータを表わす量だけ各チャープパターンを回転することによって生成される標本シンボルストリームの波形の例証を図２に示す。本発明のＤＣＳＫ変調方式は、送信されるデータに応じた特定の量だけチャープ波形を回転することによってデータを送信する。したがって、各ＵＳＴ中に、チャープは、その特定のＵＳＴ中に送信されるデータに対応するチャープ波形内の一点から開始する。図２を参照すると、標本シンボルストリームを構成する４つのＵＳＴが示されている。各ＵＳＴ内で送信されるデータは、各チャープ波形に加えられる回転の量で搬送される。例えば、最初のＵＳＴでは、チャープ波形は水平方向の矢印の長さによって示される特定の量だけ回転する。垂直方向下向きの矢印は、回転が加えられない状態の原チャープ波形の開始を示す。各ＵＳＴ内で、送信されるデータが、送信前にチャープに加えられる回転量を決定する。
【００３５】
本発明のＤＣＳＫ変調法は、同期エラーに対して頑健であり、実現が比較的容易であり、かつ白ガウス雑音の存在下で誤り訂正符号のそれに近い性能を生じるという利点を有する。動作中、各ＵＳＴは予め定められた数のシフトインデックスまたはシフト位置に分割される。ここで提示する例では、各ＵＳＴは３２のシフトインデックスに分割される。しかし、各ＵＳＴは３２より高い数または低い数のシフトインデックスに分割することができる。各ＵＳＴを３２のシフトインデックスに分割するということは、言い換えると、１シンボル当たり５ビットの伝送速度ということである。今から高速実施形態について説明し、その後で高信頼実施形態について説明しよう。
【００３６】
本発明のデータ通信プロトコル部分のパケット構造を図３に示す。一般的に、本発明のパケット構造は、標準ＣＥＢｕｓパケット構造と同様に、プリアンブル、パケット開始（ＳＯＰ）フィールド、Ｌバイトデータフィールド、および循環冗長検査（ＣＲＣ）フィールドを含む。しかし、本発明のパケット構造は追加フィールドを含む。プリアンブル部４５０は、ＣＥＢｕｓ標準で定義されたプリアンブルフィールドと同様である。パケット開始（ＳＯＰ）フィールド４５２はシンボル「１１１１」を含み、これは本発明の受信機によって３つの連続零と認識される。パケット開始フィールドにおける「１」は零の絶対シフトを表わす一方、用語「零」は差分シフトが零であることを表わすことに注意することが重要である。
【００３７】
用語ＤＣＳＫは、受信機が受信した連続シンボル間の回転の差を検出するという事実に由来する。パケット開始フィールドの最後の２つの零が正確に検出されると、受信機は同期し、受信を続けることができる。プロトコルバージョン４５４は、その特定のパケットに使用されるプロトコルバージョンを含む３ビットフィールドである。プロトコルバージョンフィールドは、例えば高データレート伝送から低データレート伝送までの範囲にわたる様々な種類の伝送プロトコルを可能にする。このフィールドはまた、任意のユーザプロトコルを実現することも可能である。プロトコルバージョンフィールドは１シンボルを用いて送信され、受信機がパケット開始フィールドの終わりおよびプロトコルバージョンフィールドの開始を検出するためには、零以外のシフト値を持つ必要がある。加えて、プロトコルバージョンフィールドは、先験的に受信機に分かるシンボル当たりの一定のビット数を用いて送信しなければならない。これは、受信機がプロトコルバージョンフィールドを受信し復号することができることを確実にするためである。ひとたび復号されると、他の受信モードを設定することができる。パケットの残りの構造および復号も、プロトコルバージョンフィールドによって決定される。これは、１シンボル当たりのビット数、すなわち１シンボル時間当たりのチャープシフト数を含む。一般的に、１チャープを構成する各シンボルに対して５ビットが伝送される。
【００３８】
パケット長４５６はパケットのサイズをバイト数で示す７ビットフィールドである。一般的に、パケットサイズは、１２８バイトまたは１０２４ビットなど特定の数に制限される。ヘッダ誤り検出符号（ＨＥＤＣ）４５８は、プロトコルバージョンフィールドおよびパケット長フィールド用の誤り検出符号を含む８ビットフィールドである。データフィールド４６０は一連のＤＣＳＫデータチャープを含む。このフィールドの開始はチャープ境界に整合される。このフィールドのバイト単位の長さＬはパケット長フィールドによって決定される。循環冗長検査（ＣＲＣ）フィールド４６２は１６ビットの誤り検出フィールドを含む。このフィールドは、チャープ境界の整合なく、連続的にＤＣＳＫデータチャープの後に続く。ＣＲＣフィールドの後に未使用のビットが残る場合、それらは最後のチャープの終わりまで零が埋め込まれる。
【００３９】
本発明の通信システムの送信機部分について今からさらに詳細に説明する。本発明の高速実施形態の送信機部分を示す高レベルブロック図を図４に示す。本発明の送信機および受信機部分を、チャープまたはシンボル時間が３２のシフトインデックスに分割される場合について説明する。したがって、各シンボル中に一度に５ビットが送信される。しかし当業者は、１シンボル時間当たりに送信されるビット数がより高くまたはより低くなるように、本発明の受信機および送信機を変形することができるであろう。図４を参照すると、ホストは送信すべきデータを、一般的に１２で参照される送信機に供給する。ホストは送信すべきデータにヘッダおよび既に生成されているＣＲＣフィールドを備えつける。シフトインデックスを形成するために用いられるホストデータは、送信機の初期インデックス部分１４に入力される。シフトインデックスは０から２^ｎ−１までの範囲の数を含み、ここで「ｎ」は１シンボル時間当たりに送信されるビット数を表わす。ここで説明する例では「ｎ」は５である。したがって、シフトインデックスは０から３１の範囲内の数である。チャープの初期インデックスは、下に示すように、チャープの長さを符号化セット内のシンボル総数、例えば２^ｎで割り、シフトインデックスを掛けることによって計算される。
初期インデックス＝［チャープ長／シンボル総数］・シフトインデックス
この例では、チャープ長は５１２に設定される。したがって各チャープは３２のインデックスに分割され、各々相互に１６だけ間隔をおいて、すなわち０、１６、３２等のように配置される。次いで初期インデックスは、モジュロ−チャープ長すなわちモジュラ５１２を計数するカウンタ１６に入力される。同期信号はカウンタを最初にクリアするように機能する。カウンタの出力はチャープ標本読取専用メモリ（ＲＯＭ）１８のアドレス入力に与えられる。このＲＯＭは、チャープ周波数波形のデジタル化表現を含む。ＲＯＭの出力はＤ／Ａ変換器２０に入力され、そのアナログ出力は最初に、信号幅によって適切な通過帯域を有する帯域通過フィルタ（ＢＰＦ）２１によって濾波される。次いでＢＰＦの出力は、出力増幅器２２によって増幅される。増幅器の出力は送信出力信号を含む。
【００４０】
本発明の通信システムの受信機部分について、今からさらに詳細に論じる。本発明の高速実施形態の受信機部分を示す高レベルブロック図を図５に示す。受信した信号は、チャープ内で送信された周波数範囲を受信するのに充分な広さの帯域幅である帯域通過フィルタ（ＢＰＦ）３２に入力される。帯域通過フィルタの出力は１ビットＡ／Ｄ変換器３４に入力される。１ビットＡ／Ｄ変換器は、適切な標本化周波数でクロックされる標本化装置と組み合わせた比較器から構成することができる。Ａ／Ｄ変換器の出力はシフトレジスタ＃１３５および２入力マルチプレクサ（ｍｕｘ）４０の１つの入力に入力される。マルチプレクサの出力は第２シフトレジスタ＃２３８に入力される。例示を目的として、両方のシフトレジスタ＃１および＃２の長さは各々２５６ビット長である。シフトレジスタ＃１からの２５６ビットの出力の各々は、シフトレジスタ＃２に入力される。シフトレジスタ＃２の出力は相関器４２に入力される。相関器は、チャープパターンを認識するように機能する整合フィルタを用いて実現される。チャープパターンは相関器内にテンプレートとして格納され、受信した入力信号からチャープの存在を検出するために使用される。シフトレジスタ＃２の直列出力は、マルチプレクサ４０の第２入力に循環される。マルチプレクサ選択出力は線形／循環制御信号によって制御される。
【００４１】
一般的に３０で参照される受信機は、線形モードまたは循環モードのいずれかで作動することが可能である。線形モード動作の場合、マルチプレクサはＡ／Ｄ変換器の出力をシフトレジスタ＃２への出力として選択するように設定される。同期が発生する前に、相関器は線形モードで作動するように設定される。各ビットを受信すると、それはシフトレジスタ＃２にクロックされる。シフトレジスタ＃２の出力は相関器４２に入力される。相関器に入力された各ビットに、テンプレートからの対応するビットが乗算される。次いで２５６個全部の積が加算されて、相関器の出力が形成される。相関器内での各入力ビットとテンプレートビットの乗算は、ＸＯＲ関数を用いて実現することができる。
【００４２】
相関器の和出力は最大相関検出器４４に入力される。各シンボル期間に対し、最大相関検出器は、相関器によって出力される２５６個全部の和の中で最大値を決定するように機能する。最大相関検出器は、最大相関和の検出後２つの値を出力する。第１の値Ｎ_ＭＡＸは、２５６個の可能なシフト内で最大相関和に関連付けられる位置を示す。加えて、値Ｓ_ＭＡＸは最大であることが明らかになった特定の相関和を表わし、それは位置標識Ｎ_ＭＡＸに関連付けられる。したがって値Ｎ_ＭＡＸは０から２５５までの範囲の任意の値を取ることができる。次いで最大相関を生じるシフトインデックスが差分器に入力される。差分器は加算器５０、遅延ユニット５２、および第２加算器５４を含む。遅延ユニット５２は、１単位シンボル時間だけ入力値を遅延させるように機能する。遅延ユニットの出力は、加算器５４を介してチャープ長を法として現在のインデックス値から減算される。加算器５４の出力は、２つの連続シンボル時間に対応して検出される２つのシフト間の差またはデルタシフトを表わす。
【００４３】
加算器の出力および相関最大値自体Ｓ_ＭＡＸが差分データ復号器５６に入力される。差分データ復号器は、０から２５５までの範囲内とすることのできるシフトインデックスを、送信された原データに応じて０から３１の範囲内の値にマップするように機能する。
【００４４】
循環モードの動作では、１ビットＡ／Ｄ変換器３４の出力はシフトレジスタ＃１３６に入力される。受信したデータは、シフトレジスタ＃１内にそれがいっぱいになるまでクロックされる。その時点で、シフトレジスタは完全なシンボル時間を表わすデータを含む。ひとたびいっぱいになると、シフトレジスタ＃１の中身は並列にシフトレジスタ＃２内にロードされる。マルチプレクサ４０は、シフトレジスタ＃２からの直列データをその直列データ入力に循環させるように選択される。カウンタ４６は、通常１ＵＳＴ幅のチャープの長さを計数するように機能する。初期同期信号はカウンタを最初にリセットするために用いられる。カウンタから出力されるロード信号は、シフトレジスタ＃１の中身をシフトレジスタ＃２へダンプするためのタイミングを提供するように機能するシフトレジスタ＃２に入力される。シフトレジスタ＃２は、シフトレジスタの長さを構成するビット数と同じ回数だけクロックされる。シフトレジスタの各回転に対して相関器は和を生成し、それは最大相関検出器に入力される。シフトレジスタの２５６回の回転毎に、最大相関検出器は、最大相関和および最大和自体を生み出すインデックスに対応するＮ_ＭＡＸ値およびＳ_ＭＡＸ値を出力する。カウンタは計数インデックスを提供し、それは最大相関検出器に入力される。このインデックスは、シフトレジスタ＃２の各回転に対してカウンタの値を提供する。
【００４５】
追跡補正回路４８はカウンタの値をシンボル毎に微調整する。追跡補正回路はカウンタの値をシンボル毎に微調整するように機能する。受信したインデックスと理想的インデックスとの間の小さい差が、追跡補正回路４８への入力として使用される。正または負の誤り信号が追跡補正回路によって出力され、カウンタに入力される。この誤り信号はカウンタの値を微調整して、各シンボル時間内のチャープの受信および相関をよりよく追跡するように働く。
【００４６】
図４に示す送信機１２は、絶対送信モードを使用してデータを送信する。このモードでは２^ｎ個のシンボルが全部、差分または積分せずに、直接送信される。ＵＳＴ内の各チャープに対して回転シフトインデックスを直接決定するために、各々５ビットのシンボルが使用される。したがって、図５に示す受信機３０は、差分データ復号器によって生成されるデルタシフトを積分するように機能する積分器６２を含む。代替的に、追加の送受信モードが可能である。例えば、送信機は差分モードで使用することができ、それにより送信機はデータを送信される前に、チャープ長を法として積分する。したがって、図５に示した受信機で行われるのと同様に、受信機は適切に受信するために受信データを差分しなければならない。しかし、この場合、積分器は必要ない。別の代替例では、データは最初に送信機のシフトインデックスの数を法として差分され、符号化され、次いでチャープ標本ＲＯＭに付与される前に積分される。したがって、受信機は最初に差分し、差分器の出力を復号し、最後に復号器の出力を積分して受信機の出力を形成する。送信機内の符号器は、データシンボルおよび非データシンボルの両方を含む全シンボルを符号化するように機能する。
【００４７】
この最後の代替実施形態は、データシンボルのセット内にない余分のシンボルに加えてデータシンボル（２^ｎまたは任意の他の数）を符号化するために使用することができる。ここで提示する５ビットの例では、これは送信される３２より多くのシンボルの総数が可能であり、シンボルの一部は非データシンボルである。これを達成するため、チャープシンボル時間は、余分な非データシンボルを収容するために３２より大きい数のシフトインデックスに分割される。
【００４８】
余分の非データシンボルを有する差分データまたは絶対データを送信するのに適した本発明の高速実施形態の送信機部分を示す高レベルブロック図を図６に示す。差分送信モードを使用してデータを伝送するために、任意選択的差分器７２は要求されない。ホストは、シフトインデックスとして働くデータを計算初期インデックスユニット８０に提供する。ホストは、チャープシンボル内のホストインデックスが計算され、加算器８２および遅延ユニット８４を含む積分器８５に入力される。加算器８２はモジュロ２^ｎ、すなわちモジュロ３２を加える。加算器の出力は遅延され、計算初期インデックスユニット８０の出力に加えられる。積分器の出力は、図４に示した送信機のカウンタと同様に機能するカウンタ８６に入力される。チャープ標本ＲＯＭ８８、Ｄ／Ａ変換器９０、帯域通過フィルタ（ＢＰＦ）９１、および出力増幅器９２は、図４に示した送信機の対応品と同様に機能する。
【００４９】
本発明の通信システムの受信機部分について、今からより詳細に検討する。本発明の高速実施形態の受信機部分をより詳細に示した高レベルブロック図を、図７Ａおよび７Ｂに示す。アナログ受信データは、チャープ波形の周波数範囲に跨がるように設定された帯域幅の帯域通過フィルタ（ＢＰＦ）１０２に入力される。ＢＰＦフィルタの出力は、比較器を標本化回路と組み合わせて使用して実現することのできる１ビットＡ／Ｄ変換器１０４に入力される。Ａ／Ｄ変換器の出力はシフトレジスタ＃１１０６およびマルチプレクサ（ｍｕｘ）１１４に入力される。マルチプレクサ１１４の出力はシフトレジスタ＃２１０８に入力され、その直列出力はマルチプレクサの第２入力に循環する。図５の受信機の場合と同様に、マルチプレクサは線形／循環制御信号によって選択される。
【００５０】
線形モード受信は、同期のためにプリアンブル中に利用される。ひとたび同期が達成されると、パケットの残りを復調するために循環受信モードが利用される。線形モードの動作中は、マルチプレクサはデータをＡ／Ｄ変換器１０４からシフトレジスタ＃２に入力するように選択される。各ビットがシフトレジスタ＃２を通してシフトされるたびに、相関器１１０は和出力を生成し、それは最大相関検出器１１２に入力される。ひとたび同期を達成すると、受信機は循環動作モードに切り替わる。このモードでは、ＵＳＴ全体のデータがシフトレジスタ＃１内にシフトされ、カウンタ１１６からのロードコマンドにより、シフトレジスタ＃１の中身全体がシフトレジスタ＃２に移送される。次いでシフトレジスタ＃２の中身はマルチプレクサ１１４を通して１ビットずつ回転される。シフトレジスタ＃２の出力は、整合フィルタとして働く相関器１１０に入力される。シフトレジスタ＃２の２５６ビットの各々が、相関器１１０内に格納されたテンプレートの対応ビットによって乗算される。次いで２５６個の積全部が加算されて、相関器の出力が生成される。乗算はＸＯＲゲートを用いて実現することができる。適切な変換後、相関器は正負どちらの符号を取ることができる和を生成することに注目されたい。
【００５１】
代替的に、相関器は２５６未満のタップを使用して整合フィルタを実現することができる。相関器によって使用されるタップの数は実際、シフトレジスタ＃２のビット数に一致する全数のタップのほぼ３分の１まで減らすことができる。これは、テンプレートの正および負両方の値のしきい値に照らしてテンプレートを標本化することによって達成される。正値のテンプレートは正のしきい値に照らして比較され、このしきい値未満の値は捨てられ、使用されない。同様に、負値のテンプレートは負のしきい値に照らして比較され、負のしきい値未満の値も捨てられ、使用されない。このようにして、タップの数をほぼ３分の２減らすことができる。除去されたタップから雑音が導入されず、それらは相関器の出力和に貢献しないので、これは事実上性能を改善する。
【００５２】
相関器の出力和は、各ＵＳＴ内の正値および負値両方の和に対する最大相関和を見出すように機能する最大相関検出器を通して入力される。最大相関検出器は、正値および負値両方の相関和Ｎ_ＰＯＳ、Ｎ_ＮＥＧそれぞれに対して最大相関を達成するシフト値を表わす２つのシフトインデックスを出力する。加えて、正および負両方の相関最大値の相関和の対応する絶対値Ｓ_ＰＯＳ、Ｓ_ＮＥＧもまたそれぞれ出力される。和Ｓ_ＰＯＳ、Ｓ_ＮＥＧは低域通過フィルタ（ＬＰＦ）１５０、１５２のそれぞれ入力される。相関和は、比較器１５４に入力される前に平滑化される。比較器１５４は、正および負の相関和間の最大値を決定するように機能する。比較器の出力は、正のインデックスＮ_ＰＯＳまたは負のインデックスＮ_ＮＥＧを選択するための基礎を形成する。
【００５３】
正のインデックスは正の受信論理回路１４４に入力され、負のインデックスは負の受信論理１４６に入力される。正および負両方の受信論理回路は同様に機能し、分かりやすくするために正の受信論理回路だけを図示する。最大相関検出器によって出力されるインデックスは最初に差分される。差分器は加算器１２６、遅延ユニット１２８、および加算器１３０を含む。差分器は、最大相関検出器によって見出された各シフトインデックス間のシフトデルタを生成する。このデルタシフト値は次いで最も近いシフト値に丸められる。ここで提示する例では、２５６ビットを有するシフトレジスタおよび５データビットを有するシンボルを使用するということは、言い換えると、シフトインデックスが相互に８ビットずつ離れるということである。したがって、差分器によって出力されるデルタシフトインデックスは、８ビットの最も近い倍数、すなわち０、８、１６、２４等に丸められる。
【００５４】
丸められたデルタシフトインデックスは次いで、シフトインデックスを送信されたデータを表わす０から３１の間の値に復号するように機能する差分データ復号器１３６に入力される。送信機が絶対送信モードに、すなわち差分または積分無しでデータビットをシンボルに直線符号化するように設定された場合、差分データ復号器の出力はシンボル間の差を表わし、送信された原データを復元するためには積分する必要がある。積分器１４８は加算器１３８および遅延ユニット１４０を含む。０から３１の範囲内の値を含む現在のシフトインデックスは、３２を法として加算器の前回の出力と加算される。この値は受信機の出力データを形成し、元来送信された５ビットを表わす。
【００５５】
積分器１４８の出力は、対応する積分器および負の受信論理式１４６の出力と共に、マルチプレクサ１４２に入力される。比較器１５４の出力はマルチプレクサ１４２への選択入力として働く。したがって、受信出力データを決定するために、より大きい相関和を生じるインデックスが使用される。
【００５６】
受信機はまた、ＵＳＴの上縁に近いシフトインデックスが無いか検査するように機能する線形モード追跡補正回路１１８をも含む。受信機の動作中、ＵＳＴの上縁近くで相関ピークが発生することは望ましくない。非常に高い相関ピークでは、相関ピークが２つのＵＳＴ期間の間の境界に跨がる可能性がある。したがって、ピークがＵＳＴの境界近くで発生することが検出された場合、線形モード追跡補正回路は、相関ピークをＵＳＴ境界から離すために約１０％だけカウンタ値を調整するように機能する。
【００５７】
線形モード追跡訂正回路によって出力される値は、カウンタから減算される。カウンタ値の修正は、相関ピークがシンボル間の境界を跨がないように受信機のシンボル基準点を再調整するのに効果的である。線形モード追跡補正回路は、パケット開始フィールドを受信するために使用される線形動作モード中、作動することに注意されたい。追跡および同期が完了すると、受信機は循環モードまたはパケットの残りの受信に切り替わる。
【００５８】
カウンタの訂正をもたらすことに加えて、線形モード追跡補正回路は、正の受信論理部分１４４の差分器の一部である加算器１２６に補正信号をも提供する。同様に、補正信号は負の受信論理回路１４６の対応する加算器にも補正信号が付与される。カウンタ値を差分器に同期し続けるために、加算器への補正信号が要求される。
【００５９】
加えて、受信機１００は、線形および循環動作モードの両方でクロックドリフトを訂正するように作動する。補正信号は、最も近い整数シフト値に丸められる前および後の両方の差分化シフトインデックス間の差に基づいて生成される。切り捨てられたシフト値は加算器１３４に入力される。丸められたシフト値は次に、丸められていないシフト値から減算され、差が低域通過濾波され、カウンタ１１６の値を調整するために用いられる。比較器１５４が正または負いずれのシフトインデックスを使用するように選択したかによって、マルチプレクサ１２４は正の受信論理または負の受信論理からいずれかの値を低域フィルタ１２２に通過させるように機能する。低域通過フィルタの出力は、それを加算器１２０に入力する前に切り捨て補正を平滑化するように機能する。加算器１２０の出力がオーバフローすると、カウンタは新しいカウントのために零が再ロードされる。低域通過フィルタからの補正信号は、加算器によってカウンタの現在の値から減算される。正の受信論理の加算器１３４および負の受信論理の対応する加算器の両方から出力されるクロックドリフト補正信号は、正または負いずれかの符号を持つことができる。この技術を使用して、カウンタのシンボル期間への同期が維持される。
【００６０】
本発明の高速実施形態のプリアンブルおよび同期受信方法を示す高レベル流れ図を、図８に示す。最初に、全てのフラッグおよびカウンタがリセットされる（ステップ１６０）。次いで、相関の線形動作モードが設定される（ステップ１６２）。受信したデータビットは、最大相関が見つかるまでシフトレジスタ＃２にシフトされる（ステップ１６４）。ひとたび最大相関ピークが見つかると、受信機は次の最大相関ピークを探索する。差分零が検出されると（ステップ１６６）、零カウンタが増分される（ステップ１７２）。連続相関ピーク間の差の絶対値が最小デルタシフトの２分の１未満、すなわち１／２（１／２^ｎ）ＵＳＴ未満である場合、差分零が検出される。ここでｎはプロトコルバージョンフィールドが読み取られる前の最初のシンボル当たりのビット数、例えば３ビットである。また、相関和のピーク値が予め定められたしきい値より大きいかどうかも検査される（ステップ１７４）。相関のピーク値がしきい値より大きい場合、「搬送波検出」信号が報告される（ステップ１７６）。次いで、しきい値より高い、受信された零デルタの数、すなわち零に等しいデルタの数を計数するように機能する「高レベル零」カウンタが増分される（ステップ１７８）。最小限２つの高レベル零が受信されると（ステップ１８０）、受信機は同期したとみなされる。次いでＮ_ＭＡＸの値に従って時間ベースが補正される（ステップ１８２）。受信機が同期した後、このシフトインデックス値は現在のカウンタ値のシンボル境界からのオフセットを表わす。カウンタは、Ｎ_ＭＡＸの値を用いて、各シンボルの適切なフレーミングが行われるように、すなわちカウンタが各シンボルの始めに計数を開始するように調整される。次いでパケットの残りの受信が、循環受信モードを用いて続く（ステップ１８８）。
【００６１】
ステップ１６６に関連して、連続相関ピークが相互の最小デルタシフトの２分の１以内でない場合、零カウンタはクリアされる（ステップ１７０）。加えて、高レベル零カウンタもクリアされる（ステップ１６８）。受信機は次いで、線形受信モードを続け、次のＵＳＴ期間中に最大相関ピークを見つけようとする。
【００６２】
ピーク値が予め定められたしきい値未満である場合（ステップ１７４）、零カウンタ値が５より大きいかどうかが検査される（ステップ１８４）。カウンタの値が５未満である場合には、高レベル零カウンタはクリアされ（ステップ１６８）、受信機は次の最大相関ピークを探索し続ける。零カウンタ値が５より大きい場合には、これは標準ＣＥＢｕｓパケットを受信していることを示し、受信機は受信機の線形受信モードを使用して標準ＣＥＢｕｓの受信に切り替わる（ステップ１８６）。
【００６３】
本発明の高速実施形態の循環受信モードを示す高レベル流れ図を、図９に示す。循環受信モードは一般的に、同期後のパケットの部分を受信するために使用される。第１ステップは、ＵＳＴ内の全ビットの各々の相関ピーク、すなわちシフトレジスタ＃２１０８（図７）の２５６個のシフトを見つけることである（ステップ１９０）。差分零が検出されると（ステップ１９２）、零カウンタは１だけ増分される（ステップ２０４）。現在の相関ピーク位置から減算された前回の最大相関ピーク位置の絶対値が最小デルタシフトの２分の１未満、すなわち１／２（１／２^ｎ）ＵＳＴ未満である場合、差分零が検出される。ここでｎは、プロトコルバージョンフィールドが読み取られる前の初期の１シンボル当たりのビット数、例えば３ビットである。零カウンタの値が５以下である場合には、制御はステップ１９０に戻り、受信機は次の最大相関ピークを探索する（ステップ２０６）。零カウンタの値が５より大きい場合には、標準ＣＥＢｕｓバスパケットが受信されており、受信機は、標準ＣＥＢｕｓ受信を実行するために線形動作モードに切り換えられる（ステップ２０８）。
【００６４】
２つの相関ピーク間の差の絶対値が最小デルタシフトの２分の１以内でない場合には、パケットのプロトコルバージョンフィールドが復号される（ステップ１９４）。前述の通り、パケット開始（ＳＯＰ）フィールドは零回転シフトを有する４つのシンボルを含む。受信機はこれらのシンボルを差分的に零として復号する。プロトコルバージョンフィールドは非零シフトの単一シンボルであるので、非零デルタシフトの検出は、プロトコルバージョンフィールドの開始を示す。
【００６５】
次に、パケット長およびヘッダ誤り検出符号（ＨＥＤＣ）が読み出される（ステップ１９６）。ヘッダ誤り検出符号が正しい場合（ステップ１９８）、パケットの残りが読み取られる（ステップ２００）。ヘッダ誤り検出符号が正しくない場合、パケットは無視される（ステップ２１０）。完全なパケットが受信されると、パケットの終わりおよびＣＲＣ検査の状態の通知が提供される（ステップ２０２）。
【００６６】
本発明の線形追跡補正方法を示す高レベル流れ図を図１０に示す。前述の通り、追跡補正は線形モード追跡補正回路１１８（図７）によって実行される。チャープ長から現在の受信シフトインデックス（Ｎによって表わされる）を引いた値が予め定められたしきい値未満である場合（ステップ２２０）、時間値ΔＴは好ましくはチャープ長の１０％に設定される（ステップ２２２）。モジューロ−チャープ長を計数するカウンタ１１６（図７）は、このΔＴ値を用いて修正される（ステップ２２６）。特に、カウンタの上限はΔＴに従って調整される。加えて、最後の正および負の最大相関シフト位置も、ΔＴ値に従って訂正される（ステップ２２８）。現在のシフトインデックスから減算されたチャープ長が予め定められたしきい値より大きいか等しい場合、ΔＴは零に設定され、カウンタは修正されない（ステップ２２４）。
【００６７】
本発明のスペクトラム拡散通信システムの第２または高信頼実施形態について、今からさらに詳しく説明しよう。高信頼実施形態は、複数の単一ＵＳＴチャープを組み合わせて単一スーパチャープを生成することによって、より高レベルの信頼性を達成する。例えば、８個の１００マイクロ秒のＵＳＴ期間を組み合わせて、８００マイクロ秒のスーパＵＳＴ期間を形成することができる。次いでこのスーパチャープに、上述した高速実施形態の各個別シンボルに対してと同様に、差分符号シフトキーイング（ＤＣＳＫ）を施す。
【００６８】
高信頼実施形態では、データは循環的に回転するスーパチャープ間の時間シフトの形で送信される。ここに提示する例では、各スーパチャープは、長さ８００マイクロ秒のスーパチャープを形成する８個の標準ＣＥＢｕｓチャープを含む。スーパチャープ内の各個別チャープは特定の量ずつ循環的にシフトする。スーパチャープ内の各チャープの個々のシフト量は、送信される全てのスーパチャープに対して一定である。各チャープのシフトまたは回転の量は、スーパチャープの自己相関のスプリアスピークが比較的低くなるように選択される。加えて、各個別チャープのシフトは、スーパチャープが標準ＣＥＢｕｓパケットまたは本発明の高速実施形態を用いて送信されたパケットのパケット開始（ＳＯＰ）と認識されないように、連続チャープ間のシフトが零から充分に離れるように選択される。
【００６９】
高速実施形態と同様に、各スーパチャープ内で送信されるビット数が、必要なシフトインデックスの数を決定する。特定のデータ標本の場合のシフトインデックスの一例を図１１に示す。この場合、スーパチャープは下向きの矢印の点から送信され始める。送信は、波形の終わりで循環され、下向きの矢印の点に戻る。
【００７０】
本発明の高信頼実施形態の通信システムのパケット構造は、図３に示した高速実施形態のそれと同様である。高信頼実施形態のパケット構造はプリアンブル、パケット開始（ＳＯＰ）フィールド、プロトコルバージョンフィールド、パケット長フィールド、ヘッダ誤り検出符号（ＨＥＤＣ）、差分符号シフトデータフィールド、およびＣＲＣフィールドを含む。高信頼実施形態のパケット構造は、高信頼実施形態のパケット開始フィールドが、零シフトを有する４つの通常のチャープシンボルではなく、零回転シフトを有する４つのスーパチャープシンボルを含む点で、高速実施形態のそれとは異なる。４つのスーパチャープシンボルは受信機によって３つの零の差分シフトとして認識される。最後に送信された零の少なくとも２つ以上が正確に検出されると、受信が可能である。この時点で、受信機は受信シンボルストリームに同期する。残りのフィールドは、高速実施形態のパケット構造の対応するフィールドと同様である。
【００７１】
第２実施形態における追加的信頼性は、受信帯域を２つまたはそれ以上の均等な大きさの部分帯域に分割することによって達成される。ここに提示する例では、受信帯域は３つの均等な大きさの部分帯域に分割される。１００ＫＨｚから４００ＫＨｚまでの周波数に股がるチャープ波形の場合、３つの帯域は例えば１００〜２００ＫＨｚ，２００〜３００ＫＨｚ、および３００〜４００ＫＨｚとすることができる。したがって受信機は３つの帯域通過入力フィルタを含む。各帯域通過フィルタの出力は、各帯域通過フィルタの出力を２進値に変換する１ビットＡ／Ｄ変換器に入力される。１ビットＡ／Ｄ変換器は比較器とその後に続き適切な標本化周波数でクロックされる標本化装置とを含むことができる。５．１２ＭＨｚのクロックレートを想定すると、各帯域は３２０ＫＨｚの周波数で標本化されて、Ｉまたは同相データストリームを形成する。１ビットＡ／Ｄ変換器の出力はまた、信号を１／４ｆ_ｃに等しい量だけ遅延させる遅延ユニットにも入力される。値ｆ_ｃは各々の通過帯域の復調周波数を表わす。遅延ユニットの出力は標本化レートｆ_ｓで標本化され、Ｑまたは直交データストリームを形成する。したがって、各通過帯域内でＱ標本はＩ標本に対して９０度だけ復調周波数が遅延する。３つの帯域のＩ標本は標本化後に整列するが、Ｑ標本は帯域依存遅延のため整列しない。
【００７２】
各帯域の復調周波数ｆ_ｃは、標本化周波数ｆ_ｓの２分の１の倍数であることが好ましい。標本化周波数が３２０ＫＨｚである場合、したがって、中心周波数を１６０ＫＨｚの倍数にすることが好ましい。復調周波数は、特定の周波数帯域の中間に最も近い２より大きいｆ_ｓの倍数となるように選択することができる。ここに提示する例では、帯域＃１は１００〜２００ＫＨｚの範囲であり、ｆ_ｃは１６０Ｋに選択される。帯域＃２は２００〜３００ＫＨｚの範囲であり、ｆ_ｃは３２０ＫＨｚに選択される。帯域＃３は３００〜４００ＫＨｚの範囲であり、ｆ_ｃは３２０ＫＨｚとなるように選択される。ＩおよびＱデータストリームの各々の間の遅延は１／４ｆ_ｃに等しく、これは特定の搬送波の９０度になる。ＩおよびＱデータストリームは次いで複素テンプレートを用いて複素相関され、実および虚相関和を出す。これらの和は次いで二乗され、加算されて、最大相関検出器に入力される。３つの通過帯域全部から最大相関和が決定され、特定のシンボルに対する受信機の出力を生成するために使用される。
【００７３】
本発明の高信頼実施形態の送信機部分を示す高レベルブロック図を、図１２に示す。一般的に３０で参照される送信機は、差分送信データと対照的に絶対送信データを生成するのに適している。差分データを送信することが好ましい場合、積分ステップが要求される。図１２に関連して、データはホストから受信される。ホストは事前にヘッダおよびＣＲＣ合計検査を生成して付加する。データは計算初期インデックスユニット２３２に入力される。ホストからのデータは、インデックスをスーパチャープに計算するために使用されるシフトインデックスを形成する。このインデックスは、図４の送信機のそれと同様の仕方で計算される。スーパチャープの長さは各スーパチャープシンボルの可能なシフト数で除算され、次いでシフトインデックスが乗算される。各スーパチャープが５ビットを送信する場合、シフトインデックスは０から３１までの値を含むことができる。加えて、ここに提示する例の場合、スーパチャープ長は２０４８標本と受け取られる。したがって、初期インデックスは０から２０４７までの数字を含む。この初期インデックスは次いでカウンタ２３４に入力される。カウンタは、３ビット長の部分とＭビット長の部分の２部分に分割された１１ビットのモジュロ２０４８カウンタである。Ｍはこの場合８に等しい。３ビット部分はスーパチャープシンボルを形成する８チャープ期間に対応する。上位３ビットは、スーパチャープ内の各々の個別チャープの始点または初期シフトインデックスに対応するＭビット値を出力するように機能するインデックスＲＯＭ３６に入力される。これらの８個の初期シフトインデックスは、送信される全てのシンボルに対して先験的に選択され、スーパチャープの自己相関を最大にするように選択される。インデックスＲＯＭによって出力されるＭビットは、加算器２３７によってカウンタ２３４からのＭ個の有意ビットと加算される。加算器２３７はこれらの２つの値を、スーパチャープを構成する各々の個別チャープのチャープ長、この場合は２５６を法として、一つに加算される。加算器の出力は、加算器２３７によって出力される８ビットを使用してアドレス指定されるチャープ標本ＲＯＭ２３８に入力される。チャープ標本ＲＯＭの出力はＤ／Ａ変換器２４０によってアナログに変換され、帯域通過フィルタ（ＢＰＦ）２４１によって濾波され、出力増幅器２４２によって増幅される。増幅器の出力は送信出力信号を形成する。
【００７４】
スーパチャープは、標準ＣＥＢｕｓシステムとの互換性が得られるように８個のチャープを用いて構成される。しかし、唯一の要求事項は、シンボル長が高速実施形態で使用されるものより長いことである。したがって、スーパチャープは代替的に、シンボル長全体にわたる単一チャープを含むことができる。より長い長さのチャープを使用すると、シンボル長の増加およびそれに対応してより正確な相関のため、より高い信頼性が得られる。加えて、より高い信頼性は、受信機で複数の帯域幅を利用することからも達成される。送信の信頼性を高めるために、受信機はこれらの技術の１つだけを利用するか、あるいは組み合わせて利用して構成することができる。
【００７５】
余分な非データシンボルを有する差分データまたは絶対データを送信するのに適した本発明の高信頼実施形態の送信機部分を示す高レベルブロック図を、図１３に示す。一般的に２５０で参照される図１３の送信機は、差分器２５２および積分器２６２の追加を除いては、図１２に示したものと同様である。
【００７６】
図１３に示す送信機２５０は、絶対送信モードを使用してデータを送信する。このモードでは、全てのシンボル、例えば２^ｎ個のシンボルが、差分または積分無しで直接送信される。ＵＳＴ内の各スーパチャープに対する回転シフトインデックスを直接決定するために、各５ビットシンボルが使用される。したがって、受信機は差分データ復号器によって生成されるデータシフトを積分するように機能する積分器を含む。代替的に追加の送受信モードが可能である。例えば、送信機は差分モードで使用することができ、それによって送信機はデータを送信する前にスーパチャープ長を法としてデータを積分する。したがって、受信機は適切に受信するための受信データを差分しなければならない。しかし、この場合、積分器は必要ない。別の代替例では、データは最初に送信機のシフトインデックスの数を法として差分され、符号化され、次いでチャープ標本ＲＯＭに付与される前に積分される。したがって、受信機は最初にデータを差分し、差分器の出力を復号し、最後に復号器の出力を積分して受信機の出力を形成する。
【００７７】
この最後の代替例は、データシンボルのセット内にない余分のシンボルに加えて、データシンボル（２^ｎまたは任意のその他の数）を符号化するために使用することができる。ここで提示する５ビットの例では、これは３２を超えるシンボル総数を送信することを可能にし、シンボルの一部は非データシンボルである。これを達成するには、スーパチャープシンボル時間は、余分の非データシンボルを収容するために３２を超える数のシフトインデックスに分割される。
【００７８】
差分送信モードを使用してデータを送信するために、任意選択的差分器２５２は要求されない。ホストは、シフトインデックスとして働くデータを計算初期インデックスユニット２６０に提供する。スーパチャープシンボル内のシフトインデックスが計算され、加算器２６４および遅延ユニット２６６を含む積分器２６２に入力される。加算器２６４はモジュロ２^ｎ、すなわちモジュロ３２を加算する。加算器の出力は遅延され、計算初期インデックスユニット２６０の出力と加算される。積分器の出力は、図１２に示した送信機のカウンタと同様に機能するカウンタ２６８に入力される。チャープ標本ＲＯＭ２７４、Ｄ／Ａ変換器２７６、帯域通過フィルタ２７７、および出力増幅器２７８は、図１２に示した送信機の対応品と同様に機能する。
【００７９】
送信機および受信機の対が差分モードで使用される場合、初期インデックスデータをカウンタ２６８に付与する前に積分器２６２で積分する必要がある。差分モードでは、受信機は最大相関和検出器によって出力されるシフトインデックスを差分することだけが必要である。シンボルセットが２^ｎより多くのシンボルを含む場合、差分器２５２が必要である。ホストからのデータは遅延ユニット２５４に入り、加算器２５６によってホストから受け取った現在のデータから減算される。データシンボルの数すなわち３２を法として加算された加算器の出力は、データ符号器２５８に出力される。データ符号器は２^ｎ個のデータシンボルを特定のセットのシフトインデックスにマップする。シンボル符号化セットが非データシンボルを含む場合、データ符号器が要求される。例えば、符号化セットは、様々な目的に使用される余分の非データシンボルに加えて２^ｎ個のデータシンボルを含むことができる。
【００８０】
シフトインデックスは、積分器に入力される初期インデックスを計算するために使用される。積分器の出力は遅延ユニット２６６によって遅延され、加算器２６４によって初期インデックスに加算される。加算器はスーパチャープの長さを法として２つの量を加算する。カウンタ２６８、インデックスＲＯＭ２７０、加算器２７２、チャープ標本ＲＯＭ２７４、Ｄ／Ａ変換器２７６、フィルタ２７７、および出力増幅器は、図１２に示した送信機の対応品と同様に作動する。
【００８１】
本発明の高信頼実施形態の受信機部分を示す高レベルブロック図を、図１４Ａ、１４Ｂおよび１４Ｃに示す。前述の通り、受信機は帯域＃１、帯域＃２、および帯域＃３とラベル付けされた３つの通過帯域に分割される。受信信号は、帯域＃１の周波数範囲を対象とする帯域通過フィルタ（ＢＰＦ）２８２、帯域＃２の周波数範囲を対象とする帯域通過フィルタ２９２、および帯域＃３の周波数範囲を対象とする帯域通過フィルタ２９６に入力される。１００〜４００ＫＨｚの範囲のチャープパターンの場合、帯域＃１は１００〜２００ＫＨｚの通過帯域を持ち、帯域＃２は２００〜３００ＫＨｚの通過帯域を持ち、帯域＃３は３００〜４００ＫＨｚの通過帯域を持つ。
【００８２】
代替的実施形態は、帯域の数が２またはそれ以上である限り、信頼性の向上を達成するために、様々な数の帯域を使用することができる。３つの帯域の場合、帯域の２つは雑音で汚損して受信できないことがあり得るが、残りの帯域の受信機の論理は依然として正しいデータを出力することができる。加えて、受信信号を３つの帯域に分割することは、受信機が位相ひずみに対しより高いイミュニティを持つようになるという利点を有する。各帯域が処理できるひずみの量は変化しないが、３つの帯域が共に働くことは、受信機が処理しかつ依然として適切に受信することのできる位相ひずみの量を増加することに貢献する。
【００８３】
帯域＃１の帯域通過フィルタ２８２の出力は１ビットＡ／Ｄ変換器２８４に入力される。帯域＃２の帯域通過フィルタ２９２の出力は１ビットＡ／Ｄ変換器２９４に入力される。同様に、帯域＃３の帯域通過フィルタ２９６の出力は１ビットＡ／Ｄ変換器２９８に入力される。１ビットＡ／Ｄ変換器の各々の出力は受信機サブユニットに入力される。特に、１ビットＡ／Ｄ変換器の各々の出力は受信機サブユニットまたはすなわち帯域＃１、帯域＃２、帯域＃３の各々のための受信機論理回路３２２、３２４、３２６に入力される。各々の帯域用の受信機論理回路は同一回路機構を含み、したがって分かりやすくするために、図１４Ａには帯域＃１用の受信機論理回路だけを示す。
【００８４】
図１４Ａ、１４Ｂ、および１４Ｃの受信機の動作は、実相関ではなく複素相関を実行するために追加回路機構が追加されていることを除き、図７Ａおよび７Ｂに示した受信機と同様である。Ａ／Ｄ変換器２８４の出力は標本化装置２８８によって標本化周波数ｆ_Ｓで標本化され、Ｉデータストリームを形成する。Ａ／Ｄ変換器２８４の出力もまた、遅延回路２８６によって１／４ｆ_ｃの期間遅延された後、標本化装置２９０によって標本化周波数ｆ_Ｓで標本化される。標本化装置の出力は９０度の直交Ｑビットストリームを形成する。
【００８５】
ＩおよびＱデータストリームは各々、別個のセットのシフトレジスタに入力される。Ｉビットストリームまたは同相ビットストリームは、シフトレジスタ＃１３００およびマルチプレクサ３０８の２つの入力のうちの１つに入力される。マルチプレクサ３０８の出力は、シフトレジスタ＃２３０２の直列入力に入力される。シフトレジスタ＃２の直列出力は、マルチプレクサ３０８への第２入力を形成する。
【００８６】
同様に、Ｑまたは位相外れビットストリームは、シフトレジスタ＃１３０４およびマルチプレクサ３１０の２つの入力のうちの１つに入力される。マルチプレクサの出力はシフトレジスタ＃２３０６の直列入力に入力される。シフトレジスタ＃２の直列出力は循環し、マルチプレクサ３１０の第２入力を形成する。線形／循環制御信号はマルチプレクサ３０８、３１０への選択入力を形成する。ＩおよびＱチャネル用の両方のセットのシフトレジスタは、図７Ａおよび７Ｂに示した受信機のそれと同様に作動する。
【００８７】
この実施形態のシフトレジスタのサイズは２５６ビット長であることに注意されたい。各シフトレジスタは、１スーパチャープの等価物または８つのＵＳＴの長さに及ぶチャープを保持する。シフトレジスタ＃２からの２５６ビットのＩ値および２５６ビットのＱ値は、複素相関器３１２に入力される。複素相関器は、複素入力Ｉ＋ｊＱに複素テンプレートＭ_ｉ＋ｊＭ_ｑを乗算して次式を生成するように機能する。
複素相関器の出力＝（Ｉ＋ｊＱ）×（Ｍ_ｉ−ｊＭ_ｑ）
＝（Ｉ・Ｍ_ｉ＋Ｑ・Ｍ_ｑ）＋ｊ（−Ｉ・Ｍ_ｑ＋Ｑ・Ｍ_ｉ）
＝（Ｒｅ）＋ｊ（Ｉｍ）
相関器によって実行される複素乗算の結果、各々９ビット幅の実和および虚和が得られる。実相関和は次いで二乗関数数３１４によって二乗され、虚相関和は二乗関数３１６によって二乗される。実和および虚和の二乗は次いで、加算器３１８によって加算される。加算器３１８の出力は、帯域＃１の受信論理回路の出力を形成する。同様に、帯域＃２および＃３の受信論理回路機構は同様の出力を生成する。３つの相関和出力は次いで加算器３２０によって加算される。加算器３２０の出力は次いで最大相関検出器３８２入力される。
【００８８】
図１４Ｃに示す受信機の残りは、高信頼実施形態では正のインデックスおよび正の相関和だけが利用されることを除き、図７Ａおよび７Ｂの高速実施形態に関連して説明した受信機と同様に作動する。最大相関を生成するインデックスＮ_ＰＯＳは、加算器３４２、遅延ユニット３４４、および加算器３４６を含む差分器に入力される。０から２５５の範囲内の差分シフトインデックスの出力は、丸め関数３４８によって最近シフト値に丸められる。丸められたシフト値は次いで、シフトインデックス値を原データ標本範囲内の値、この場合は０から３１の範囲内の数字に復号する差分データ復号器３５０に入力される。差分復号器の出力は差分データ値であるので、それは受信機によって出力される前に積分しなければならない。加算器３５４および遅延ユニット３５６を含む積分器は、差分データ値を積分して受信出力データを生成するように機能する。
【００８９】
高速実施形態の受信機と同様に、ＩおよびＱデータ値は＋１または−１のいずれかを含むことができ、これはデジタル２進数で単一ビットすなわち０または１で表わすことができる。加えて、複素テンプレートの成分Ｍ_ｉおよびＭ_ｑは、＋１、−１、または０のいずれかとすることができる。＋１または−１による乗積はＸＯＲ関数を用いて実行され、０による乗積はその特定のタップをシフトレジスタに接続しないことによって実行される。このようにしてタップを除去することによって０による乗算を実行することは、性能を向上するだけでなく、かなりのハードウェアの節約にもなる。この技術により、当初のシフトレジスタタップの約３分の１だけを接続してその後合計するだけで済む。
【００９０】
複素相関器の複素テンプレートは、最初にスーパチャープを帯域通過フィルタの各々に通過させることによって計算される。各々の帯域通過フィルタの出力は次いで標本化され、ＩおよびＱデータストリームを生成する。各標本は次いで＋１、−１、および０の３つのレベルに量子化される。標本の絶対値が特定のしきい値より低い場合、それは０に量子化される。そうでなければ、符号が検査され、正符号は「１」として符号化され、負符号は「０」になる。この同じ技術を使用して、図７Ａおよび７Ｂに示した受信機のテンプレートを生成することができる。
【００９１】
受信機の分解能をさらに高めるために、補間を利用することができる。これは、実および虚出力相関和が二乗される前に、補間器を複素相関器３１２の出力に配置することによって達成することができる。補間器は、中間値を発生することによって標本化レートを事実上２倍にする。補間値は、各連続対の数字を加算し、０．５など適切な定数を乗算することによって計算することができる。０．６２５の乗算は、補間関数のｓｉｎｘ／ｘまたは同期形の近似を達成するために有用である。補間器の出力はその後二乗され、加算される。
【００９２】
補間を使用すると、より低い標本化レートを使用することが可能になる。例えば、補間を使用すると、標本化レートを３２０ＫＨｚから１６０ＫＨｚに低減することができる。それに対応して、３つの帯域の各々についての復調周波数ｆ_ｃを、標本化レートｆ_ｓの２分の１の倍数またはより好適な倍数である８０ＫＨｚに変更することができる。したがって、帯域＃１の中心周波数は１６０ＫＨｚにすることができ、帯域帯域＃２の中心周波数は２４０ＫＨｚにすることができ、帯域帯域＃３の中心周波数は３２０ＫＨｚにすることができる。
【００９３】
受信機は、プリアンブルリスニングモードで動作を開始する。受信機は複素相関の最大絶対値を計算する。加えて、差分シフトおよび相関和しきい値も検査される。２つの連続零シフトが検出されると、「搬送波検出」が報告される。次いで標本化ウィンドウが同期化され、循環相関器を使用してパケットの残りが復号される。
【００９４】
本発明の高信頼実施形態のプリアンブルおよび同期受信方法を示す高レベル流れ図を、図１５に示す。最初に、全てのフラッグおよびカウンタがリセットされる（ステップ３６０）。次いで相関器の線形動作モードが設定される（ステップ３６２）。受信データビットは、スーパチャープすなわち８ＵＳＴの最大相関が見つかるまで、シフトレジスタ＃２内にシフトされる（ステップ３６４）。最大相関ピークが見つかると、受信機は次の最大相関ピークを探索する。差分零が検出されると（ステップ３６８）、零カウンタが増分される（ステップ３７２）。連続相関ピーク間の差の絶対値が最小デルタシフトの２分の１未満、すなわち１／２（１／２^ｎ）ＵＳＴ未満である場合、差分零が検出される。ここでｎは、プロトコルバージョンフィールドが読み取られる前の、最初の１シンボル当たりのビット数、例えば３ビットである。相関和のピーク値が予め定められたしきい値より大きいかどうかも検査される（ステップ３７４）。相関和のピーク値がしきい値より大きい場合、零カウンタの値が２より大きくあるいは等しいかどうかが検査される（ステップ３７８）。零カウンタ値が２より大きくあるいは等しい場合には、図１４Ｃの線形モード追跡補正回路３３６を使用して、線形モード追跡が訂正される（ステップ３８０）。次いで、循環受信モードを使用してパケットの残りの受信が続く（ステップ３８２）。相関和のピーク値がしきい値より大きくない場合、零カウンタの値が５より大きいかどうかが決定される（ステップ３７６）。大きくない場合、制御はステップ３６０に渡され、プロセスが再び開始される。それが５より大きければ、受信機は零が受信されなくなるまで受信し続ける（ステップ３８４）。
【００９５】
ステップ３６８で、連続相関ピーク間の差が１ビット時間の２分の１より大きいか等しい場合、零カウンタはクリアされ（ステップ３７０）、制御はステップ３６０に渡される。
【００９６】
パケットの残りを受信するために使用される、本発明の高信頼実施形態の循環モードの受信方法を示す高レベル流れ図を、図１６に示す。第１ステップで、スーパチャープ内の各ビットに対して、すなわちシフトレジスタ＃２３０２、３０６の２５６のシフトに対して、相関ピークを見つける（図１４Ｃ）（ステップ３９０）。差分零が検出されると（ステップ３９２）、零カウンタが１だけ増分される（ステップ３９４）。今回の相関ピークから前回の最大相関ピークを引いた絶対値がビット時間の２分の１未満、すなわち１／２（１／２^ｎ）ＵＳＴ未満である場合、差分零が検出される。ここでｎは、プロトコルバージョンフィールドが読み取られる前の最初の１シンボル当たりのビット数、例えば３ビットである。零カウンタの値が５より大きくない場合には、制御はステップ３９０に戻り、受信機は次の最大相関ピークを探索する（ステップ４００）。零カウンタの値が５より大きい場合には、受信機は零が受信されなくなるまで待ち、制御はステップ３９０に戻る（ステップ４０２）。
【００９７】
２つの相関ピーク間の差の絶対値が最大デルタ時間の２分の１以内でない場合には、パケットのプロトコルバージョンフィールドが検出される（ステップ３９６）。上述した通り、パケット開始（ＳＯＰ）フィールドは４つの同一シンボルを含み、それは零シフトを有する非回転スーパチャープであることが好ましい。受信機はこれらのシンボルを差分的に零として復号する。プロトコルバージョンフィールドは非零シフトの単一シンボルであるので、非零デルタシフトの検出は、プロトコルバージョンフィールドの開始を示す。プロトコルバージョンが復号されると、シフト感受性はそれに従って設定される（ステップ３９８）。
【００９８】
次に、パケット長およびヘッダ誤り検出符号（ＨＥＤＣ）が読み取られる（ステップ４０４）。ヘッダ誤り検出符号が正しい場合（ステップ４０６）、パケットの残りが読み取られる（ステップ４０８）。ヘッダ誤り検出符号が正しくない場合には、パケットは無視される（ステップ４１２）。パケットの残りが読み取られると（ステップ４０８）、パケットの終わりおよびＣＲＣ検査の状態が通知される（ステップ４１２）。
【００９９】
本発明を限定された数の実施形態に関連して説明したが、本発明の多くの変化、変形、およびその他の適用が可能であることは理解されるであろう。
【図面の簡単な説明】
【図１】本発明のスペクトラム拡散通信システムに使用するのに適したチャープ波形を示す。
【図２】送信されるデータを表わす量だけ各チャープパターンを回転することによって生成される標本シンボルストリームの波形を示す。
【図３】本発明のデータ通信プロトコルのパケット構造を示す。
【図４】本発明の第１実施形態の送信機部分を示す高レベルブロック図である。
【図５】本発明の第１実施形態の受信機部分を示す高レベルブロック図である。
【図６】差分データまたは特別非データシンボルを有する絶対データを送信するのに適した本発明の第１実施形態の送信機部分を示す高レベルブロック図である。
【図７】本発明の第１実施形態の受信機部分をさらに詳細に示す高レベルブロック図である。
【図８】本発明の第１実施形態のプリアンブルおよび同期受信方法を示す高レベル流れ図である。
【図９】本発明の第１実施形態の循環モード受信方法を示す高レベル流れ図である。
【図１０】本発明の線形追跡補償方法を示す高レベル流れ図である。
【図１１】複数の単一チャープから生成され、１つのスーパＵＳＴを含むスーパチャープの波形を示す。
【図１２】本発明の第２実施形態の送信機部分を示す高レベルブロック図である。
【図１３】差分データまたは特別非データシンボルを有する絶対データを送信するのに適した本発明の第２実施形態の送信機部分を示す高レベルブロック図である。
【図１４】本発明の第２実施形態の受信機部分を示す高レベルブロック図である。
【図１５】本発明の第２実施形態のプリアンブルおよび同期受信方法を示す高レベル流れ図である。
【図１６】本発明の第２実施形態の循環モード受信方法を示す高レベル流れ図である。[0001]
Technical field
The present invention relates generally to data communication systems, and more particularly to a spread spectrum communication system that transmits and receives data using differential code shift keying.
[0002]
Background art
The use of spread spectrum communication technology to improve communication reliability and security is well known and becoming increasingly common. Spread spectrum communication transmits data using a spectral bandwidth that is much larger than the bandwidth of the data to be transmitted. This, in addition to other advantages, results in a more reliable communication in the presence of high narrowband noise, spectral distortion, and pulse noise. Spread spectrum communication systems typically identify incoming signals using correlation techniques.
[0003]
Spread spectrum communication systems are commonly used to overcome high energy narrowband enemy interference in military environments. In commercial or home environments, it can be used to achieve reliable communication over noisy media such as AC power lines. In particular, certain home appliances and devices can potentially be very disruptive to communication signals carried on power lines. For example, electronic dimming devices typically use a triac or silicon controlled rectifier (SCR) to control the AC waveform when implementing dimming functions, so these devices can generate large amounts of noise on the power line. .
[0004]
Communication media such as AC power lines can be fouled by fast fading, unpredictable amplitude and phase distortion, and additive noise. In addition, communication channels may be subject to unpredictable time-varying interference and narrowband interference. In order to transmit digital data on such a channel, it is preferable to use the widest possible bandwidth for data transmission. This can be achieved using spread spectrum technology.
[0005]
One common type of spread spectrum communication, referred to as direct spread spectrum, is generated by first modulating digital data and then multiplying the result by a signal having particularly desirable spectral characteristics, such as a PN sequence. A PN sequence is a series of periodic bits having a period N. Each bit in the sequence is called a chip. This sequence has the property of having very low autocorrelation for delays greater than one chip. In some systems, the PN sequence is replaced with a chip waveform.
[0006]
A spread spectrum receiver is required to perform the synchronization that is typically achieved using the acquisition method in combination with a tracking loop or other tracking mechanism. In noisy and unpredictable environments such as AC power lines, tracking loops typically fail frequently and cause information loss. Communication systems that overcome these problems are large, complex, and expensive. In addition, these systems are generally only successful in transmitting 1 or 2 bits per symbol.
[0007]
Summary of the Invention
The present invention is a spread spectrum data communication system that utilizes a modulation technique called differential code shift keying (DCSK) to increase the number of transmitted bits per symbol, reduce synchronization requirements, and improve performance. Data is transmitted in the form of a time shift between continuous cyclic rotated waveforms of length T, called diffusion waveforms. The diffuse waveform can include any type of waveform with appropriate autocorrelation characteristics. In the example presented here, a standard CEBus chirp can be used as a spreading waveform to allow coexistence of standard CEBus transmissions and transmissions generated by the communication system of the present invention.
[0008]
Multiple bits are transmitted during each symbol period, also called unit symbol time (UST). The symbol period is divided into a plurality of shift indexes, each shift index representing a specific bit pattern. The waveform rotates by an amount depending on the data being transmitted. Data is carried in the amount of rotation applied to the chirp before it is transmitted. Alternatively, the data can be carried in shift differences between consecutive symbols. A correlator is used to decode the received waveform. The correlator uses a matched filter with a chirp waveform pattern template to detect the amount of chirp rotation in the received signal for each symbol. The received data is sent to the shift register and rotated cyclically. For each rotational shift, the matched filter generates a correlation sum. The shift index selected for each UST corresponds to the shift index that yields the maximum (or minimum) correlation sum. The differential shift index is generated by subtracting the current reception shift index from the previous reception shift index. The differential shift index is then decoded to generate original transmission data.
[0009]
The transmitter transmits data to the receiver in the form of packets. The start of the packet field is placed at the beginning of the packet. The receiver searches for correlation peaks at all possible shifts of each symbol received using linear correlation. When the start of the packet field is detected, the receiver searches for two consecutive zeros. Synchronization is achieved when two consecutive zeros are received within the start of the packet field. Once synchronization is achieved, the remainder of the packet is received using cyclic correlation. The difference data transmitted by the transmitter is encoded with a shift distance calculated between two consecutive symbols. A differentiator in the receiver generates difference data. Subsequent integration of the difference data helps to prevent double error effects.
[0010]
The present invention discloses two embodiments, referred to as a high speed embodiment and a reliable embodiment. When using a standard 100 microsecond CEBus chirp, the high speed embodiment is capable of data transmission rates up to about 50 Kbps. Highly reliable embodiments utilize longer waveform lengths to increase transmission reliability. In addition, the receiver divides the input signal into two or more separate frequency bands. Each band receives and generates a correlation sum. The correlation results for each band are combined to determine the maximum correlation shift index. In the example presented here, the trusted embodiment constructs a symbol called a super chirp of length 800 microseconds from eight individual 100 microsecond chirps. The entire super chirp is then cyclically shifted according to the data to be transmitted. A correlator in the receiver having a super chirp pattern template is used to detect and decode the super chirp from the received signal.
[0011]
The spread spectrum communication system of the present invention has the advantages of more reliable transmission, simple and fast synchronization, and immediate recovery from severe fading. In addition, multiple bits per symbol can be transmitted, resulting in a longer duration for each symbol, or higher data throughput using the same symbol duration as in a typical direct spread spectrum communication system Rate is obtained. Another advantage of the system is that it provides robustness for channels characterized by a frequency variation signal to noise ratio. Furthermore, the present invention can be realized at low cost, such as in a single VLSI integrated circuit.
[0012]
Thus, in the present invention, both are methods of communicating on a communication channel from a transmitter connected to the communication channel to a receiver, the spreading being cyclically shifted by an amount depending on the data transmitted in the symbol. Generating a plurality of symbols each configured using a waveform at a transmitter, placing a plurality of symbols on a communication channel, receiving a signal from the communication channel at a receiver, and spreading the received signal Decoding a plurality of symbols at a receiver by correlating with a template corresponding to the waveform.
[0013]
Also, in the present invention, both are methods of communicating on a communication channel from a transmitter connected to the communication channel to a receiver, and the spread is cyclically shifted by a certain amount according to the data transmitted in the symbol. Generating a plurality of symbols configured using a waveform at a transmitter; placing a plurality of symbols on a communication channel; receiving a signal from the communication channel at a receiver; and spreading the received signal to a spread waveform And decoding a plurality of symbols at the receiver by generating a differential shift index representing a time shift between successive cyclic shifts of the spread waveform.
[0014]
The spreading waveform can include a chirp waveform or a super chirp waveform constructed from a plurality of individual chirps. Further, the decoding step cyclically shifts each received symbol by a total amount equal to the length of one symbol, and correlates the received symbol with a template corresponding to the spread waveform for each cyclic shift of the received symbol; , Generating a shift index corresponding to the maximum correlation sum, and decoding the shift index to generate original transmission data.
[0015]
The decoding step also includes: cyclically shifting each received symbol by a total amount equal to the length of one symbol; correlating the received symbol with a template corresponding to the spread waveform for each cyclic shift of the received symbol; Generating a first shift index and a second shift index corresponding to a positive correlation sum and a negative correlation sum, respectively, and decoding the first shift index and the second shift index to output a first data output and a second data output Respectively, and outputting either the first shift index or the second shift index based on the maximum positive correlation sum and negative correlation sum.
[0016]
In addition, the present invention provides a transmitter connected to a communication channel, and a plurality of symbols each configured using a spread waveform that is cyclically shifted by an amount corresponding to data transmitted in the symbol. A transmitter coupled to a communication channel, receiving a signal from the communication channel, and decoding a plurality of symbols by correlating the received signal with a template corresponding to a spread waveform A spread spectrum communication system for communicating over a communication channel is provided.
[0017]
The present invention also provides a method for generating a signal for transmission on a communication channel from an input bitstream using a spread waveform, comprising: forming a shift index serial stream from the input bitstream; Determining an initial index according to each shift index in the stream; cyclically shifting the spread waveform according to the initial index; and transmitting the cyclically shifted spread waveform to the communication channel. provide.
[0018]
Furthermore, the present invention is a method for generating a spread spectrum signal for transmission over a communication channel using a spread waveform from an input bit stream, the step of forming a shift index from the input bit stream, and the following equation: initial Index = [length of spread waveform / total number of symbols]. A step of determining an initial index according to the shift index, a step of cyclically shifting the spread waveform according to the initial index, and the cyclically shifted spread waveform to the communication channel And transmitting. The method further includes differentiating the input bitstream to generate a differential shift index.
[0019]
In addition, the present invention is a transmitter for generating a signal to be transmitted on a communication channel from an input bitstream using a spread waveform, and forms a shift index from each group of n bits in the input bitstream A transmitter comprising: means for determining an initial index according to the shift index; means for cyclically shifting the spread waveform according to the initial index; and means for providing the cyclically shifted spread waveform to the communication channel. provide.
[0020]
The means for cyclically shifting the spread waveform includes count means adapted to receive the initial index and look-up table means for outputting a sample point of the spread waveform corresponding to the output of the count means. The transmitter further includes a differentiator that differentiates the input bitstream to generate a differential shift index.
[0021]
The present invention also provides a receiver coupled to a communication channel for receiving a plurality of symbols each composed of a spread waveform that rotates by a certain amount according to data transmitted during a specific symbol time. A sampling means for sampling the received input signal, a shift means for rotating the output of the sampling means cyclically with a plurality of taps, and connected to the plurality of taps of the shift means. A correlation unit that generates a plurality of correlation sums for each cyclic shift of the shift unit using a template corresponding to a spread waveform; a maximum correlation determination unit for determining a maximum correlation sum from the plurality of correlation sums; A receiver is also provided that includes a data decoder for decoding the shift index associated with the maximum correlation sum and generating an output therefrom.
[0022]
Furthermore, the present invention divides a received input signal into a plurality of frequency bands in a receiver connected to a communication channel in order to receive data encoded as a plurality of symbols each transmitted using a spread waveform. Signal dividing means for outputting a plurality of band-pass signals respectively associated with a single frequency band, sampling means for sampling a plurality of band-pass signals, and each frequency band Correlation means for correlating the output of the sampling means with respect to the correlation means for generating a plurality of band correlation sums for each frequency band, and generating a plurality of correlation sums by adding each of the plurality of band correlation sums An adder for decoding, a maximum correlation determiner for determining a maximum correlation sum from a plurality of correlation sums, and decoding a received symbol using the maximum correlation sum and generating an output therefrom Providing a receiver comprising a data decoding means.
[0023]
The present invention also provides a communication channel for receiving data encoded as a plurality of symbols each composed of a spread waveform that rotates by a certain amount according to data transmitted during a specific symbol time. A signal dividing means for dividing a received input signal into a plurality of frequency bands, wherein the signal dividing means outputs a plurality of band-pass signals respectively associated with a single frequency band; A plurality of sampling means for sampling the band-pass signal of the signal and a plurality of shifting means for cyclically rotating the output of each sampling means associated with each frequency band, each of which has a plurality of taps. And a plurality of correlation means each connected to one output of the shift means, each of the cyclic shifts of the shift means using a template corresponding to the diffusion waveform. Generating a correlation sum for each received symbol, and generating a plurality of band correlation sums for each received symbol, and adding a plurality of band correlation sums output by each correlation means to generate a plurality of correlation sums. Adding means for generating a maximum correlation, a maximum correlation determining means for determining a maximum correlation sum from a plurality of correlation sums, and a data decoder for decoding a shift index associated with the maximum correlation sum and generating an output therefrom A receiver is also provided.
[0024]
The receiver further includes a differentiator coupled to the output of the maximum correlation detection means for generating a difference shift index corresponding to the time difference between the two continuous cyclic rotation spread waveforms.
[0025]
The receiver further includes an integrator coupled to the output of the data decoder for integrating the output of the data decoder. The signal dividing means includes a plurality of band pass filters each having a bandwidth and a center frequency according to the frequency band. The sampling means includes a 1-bit analog to digital converter or comparator and a sample circuit. The sampling means includes means for generating both an I or in-phase data stream and a Q or quadrature data stream, where the Q data stream is delayed in time by a predetermined amount relative to the I data stream.
[0026]
The correlation means includes complex correlation means. The complex correlation means includes means for applying a nonlinear function to the result of the complex correlation. Nonlinear functions include square functions.
[0027]
In the present invention, a method for receiving data encoded as a plurality of symbols each transmitted using a spread waveform and transmitted over a communication channel, the step of dividing a received input signal into a plurality of frequency bands; Generating a plurality of band-pass signals each associated with a single frequency band, sampling a plurality of band-pass signals to generate a sample stream, and correlating the sample streams associated with each frequency band Generating a plurality of band correlation sums, adding each of the plurality of band correlation sums to generate a plurality of correlation sums, determining a maximum correlation sum from the plurality of correlation sums, and And a step of decoding the received shift index of each received symbol and generating an output therefrom.
[0028]
In the present invention, data encoded as a plurality of symbols each composed of a spread waveform that rotates cyclically by a certain amount in accordance with data transmitted during a specific symbol time and transmitted over a communication channel is received. A method of dividing a received input signal into a plurality of frequency bands, generating a plurality of bandpass signals each associated with a single frequency band, and sampling a plurality of bandpass signals to sample stream Generating a sample stream in each frequency band, correlating the sample stream rotated cyclically with respect to each frequency band using a template corresponding to the spread waveform, and Generating a band correlation sum for each cyclic rotation to generate a plurality of band correlation sums for each symbol; and each frequency Adding a plurality of band correlation sums to a region to generate a plurality of correlation sums, determining a maximum correlation sum from the plurality of correlation sums, and decoding a shift index associated with the maximum correlation sum And generating an output from the method.
[0029]
In addition, the present invention is a method for synchronizing receivers in a spread spectrum communication system for communicating over a communication channel, both including a transmitter and a receiver both connected to the communication channel, and Transmitting a plurality of spread waveforms having a zero differential shift; receiving and decoding the plurality of spread waveforms; and a minimum predetermined number of spread waveforms having a zero differential shift therebetween To achieve synchronization by receiving Each diffusion waveform can have a zero rotation shift.
[0030]
Brief Description of Drawings
The present invention will now be described, by way of example only, with reference to the accompanying drawings.
FIG. 1 shows a chirp waveform suitable for use in the spread spectrum communication system of the present invention.
FIG. 2 shows the waveform of the sample symbol stream generated by rotating each chirp pattern by an amount representing the data to be transmitted.
FIG. 3 shows the packet structure of the data communication protocol of the present invention.
FIG. 4 is a high-level block diagram showing the transmitter portion of the first embodiment of the present invention.
5A and 5B are high level block diagrams illustrating the receiver portion of the first embodiment of the present invention.
FIG. 6 is a high level block diagram illustrating the transmitter portion of the first embodiment of the present invention suitable for transmitting differential data or absolute data with special non-data symbols.
7A and 7B are high level block diagrams illustrating in more detail the receiver portion of the first embodiment of the present invention.
FIG. 8 is a high-level flowchart showing the preamble and synchronous reception method of the first embodiment of the present invention.
FIG. 9 is a high-level flowchart showing the cyclic mode reception method according to the first embodiment of the present invention.
FIG. 10 is a high level flow diagram illustrating the linear tracking correction method of the present invention.
FIG. 11 shows a super chirp waveform generated from a plurality of single chirps and containing one super UST.
FIG. 12 is a high-level block diagram showing the transmitter part of the second embodiment of the present invention.
FIG. 13 is a high-level block diagram illustrating the transmitter portion of the second embodiment of the present invention suitable for transmitting differential data or absolute data with special non-data symbols.
14A, 14B, and 14C are high-level block diagrams illustrating the receiver portion of the second embodiment of the present invention.
FIG. 15 is a high-level flowchart showing a preamble and synchronous reception method according to the second embodiment of the present invention.
FIG. 16 is a high-level flowchart illustrating the cyclic mode reception method according to the second embodiment of the present invention.
[0031]
Detailed Description of the Invention
The present invention is a spread spectrum data communication system applicable to a relatively noisy environment such as an AC power line. Two different embodiments of the spread spectrum data communication system of the present invention are disclosed. The first embodiment, also called the high speed embodiment, includes a transmitter and receiver pair capable of relatively high speed data communication. The second embodiment, also referred to as the trusted embodiment, includes a transmitter and receiver pair that communicates at a lower data rate than the first embodiment, but achieves a higher reliability level. Both embodiments of the present invention are particularly suitable for use in an environment that includes a modem that operates according to the CEBus communication standard. In the first embodiment, communication is possible at a data rate higher than the current data communication possible rate of the CEBus standard. The CEBus standard is defined by the Electronics Industry Association and is known as the EIA-600 standard.
[0032]
The spread spectrum system of the present invention transmits data in the form of a time shift between continuously circulating rotating waveforms of length T called spreading waveforms. The diffuse waveform can include any type of waveform with appropriate autocorrelation characteristics. The diffusion waveform preferably includes a chirp waveform. An illustration of a chirp waveform, i.e. a spread waveform suitable for use in the spread spectrum communication system of the present invention, is shown in FIG. The spreading waveform shown in FIG. 1 covers a duration called unit symbol time (UST). Multiple bits are transmitted during each symbol period, ie during UST. The symbol period is divided into a plurality of shift indexes, each shift index representing a specific bit pattern. The spread waveform rotates by an amount corresponding to the data to be transmitted. Data is carried in the amount of rotation applied to the chirp before it is transmitted. Alternatively, the data can be carried in shift differences between consecutive symbols. In general, a chirp includes a swept frequency signal. For example, the frequency sweep can range from 200 to 400 KHz, similar to the chirp specified in the CEBus standard, and then from 100 KHz to 200 KHz. Alternatively, the chirp can include the swept frequency waveform shown in FIG.
[0033]
The spread spectrum communication system of the present invention transmits data using a technique known as differential code shift keying (DCSK). Using this technique, data is transmitted in the form of a time shift between continuously circulating rotating diffusion waveforms, or in absolute shift itself. The spreading waveform can include standard CEBus chirps to prevent contention in the CEBus modem environment. Other spread waveforms can be used in the present invention in non-CEBus environments or where interoperability of CEBus devices is not important.
[0034]
An illustration of the waveform of the sample symbol stream generated by rotating each chirp pattern by an amount representing the data to be transmitted is shown in FIG. The DCSK modulation method of the present invention transmits data by rotating the chirp waveform by a specific amount corresponding to the data to be transmitted. Thus, during each UST, the chirp begins at a point in the chirp waveform corresponding to the data transmitted during that particular UST. Referring to FIG. 2, four USTs that make up a sample symbol stream are shown. Data transmitted within each UST is carried in the amount of rotation applied to each chirp waveform. For example, in the first UST, the chirp waveform rotates a specific amount as indicated by the length of the horizontal arrow. A vertically downward arrow indicates the start of the original chirp waveform with no rotation applied. Within each UST, the data to be transmitted determines the amount of rotation added to the chirp before transmission.
[0035]
The DCSK modulation method of the present invention has the advantage that it is robust against synchronization errors, is relatively easy to implement, and produces performance close to that of error correcting codes in the presence of white Gaussian noise. In operation, each UST is divided into a predetermined number of shift indexes or shift positions. In the example presented here, each UST is divided into 32 shift indexes. However, each UST can be divided into a number of shift indexes higher or lower than 32. Dividing each UST into 32 shift indexes means a transmission rate of 5 bits per symbol. The high speed embodiment will now be described, and then the high reliability embodiment will be described.
[0036]
The packet structure of the data communication protocol portion of the present invention is shown in FIG. In general, the packet structure of the present invention includes a preamble, a packet start (SOP) field, an L byte data field, and a cyclic redundancy check (CRC) field, similar to the standard CEBus packet structure. However, the packet structure of the present invention includes additional fields. The preamble section 450 is the same as the preamble field defined by the CEBus standard. The start of packet (SOP) field 452 contains the symbol “1111”, which is recognized by the receiver of the present invention as three consecutive zeros. It is important to note that “1” in the packet start field represents an absolute shift of zero, while the term “zero” represents a differential shift of zero.
[0037]
The term DCSK derives from the fact that the receiver detects the rotational difference between successive symbols received. If the last two zeros in the packet start field are detected correctly, the receiver can synchronize and continue receiving. Protocol version 454 is a 3-bit field that contains the protocol version used for that particular packet. The protocol version field allows for various types of transmission protocols ranging from high data rate transmission to low data rate transmission, for example. This field can also implement any user protocol. The protocol version field is transmitted using one symbol, and the receiver needs to have a non-zero shift value in order to detect the end of the packet start field and the start of the protocol version field. In addition, the protocol version field must be transmitted using a fixed number of bits per symbol known to the receiver a priori. This is to ensure that the receiver can receive and decode the protocol version field. Once decoded, other receive modes can be set. The remaining structure and decoding of the packet is also determined by the protocol version field. This includes the number of bits per symbol, that is, the number of chirp shifts per symbol time. Generally, 5 bits are transmitted for each symbol constituting one chirp.
[0038]
The packet length 456 is a 7-bit field indicating the packet size in bytes. In general, the packet size is limited to a specific number, such as 128 bytes or 1024 bits. The header error detection code (HEDC) 458 is an 8-bit field containing error detection codes for the protocol version field and the packet length field. Data field 460 contains a series of DCSK data chirps. The start of this field is aligned with the chirp boundary. The length L in bytes of this field is determined by the packet length field. The cyclic redundancy check (CRC) field 462 includes a 16-bit error detection field. This field follows the DCSK data chirp continuously without chirp boundary alignment. If unused bits remain after the CRC field, they are padded with zeros until the end of the last chirp.
[0039]
The transmitter portion of the communication system of the present invention will now be described in further detail. A high level block diagram showing the transmitter portion of the high speed embodiment of the present invention is shown in FIG. The transmitter and receiver portions of the present invention will be described for the case where the chirp or symbol time is divided into 32 shift indexes. Therefore, 5 bits are transmitted at a time during each symbol. However, those skilled in the art will be able to modify the receiver and transmitter of the present invention so that the number of bits transmitted per symbol time is higher or lower. Referring to FIG. 4, the host provides data to be transmitted to a transmitter, generally referenced 12. The host provides a header and an already generated CRC field for the data to be transmitted. The host data used to form the shift index is input to the initial index portion 14 of the transmitter. Shift index is 0 to 2 ⁿ Including numbers in the range up to -1, where "n" represents the number of bits transmitted per symbol time. In the example described here, “n” is 5. Therefore, the shift index is a number in the range of 0 to 31. The initial index of the chirp, as shown below, determines the chirp length by the total number of symbols in the coding set, eg 2 ⁿ Calculated by dividing by and multiplying by the shift index.
Initial index = [chirp length / total number of symbols] / shift index
In this example, the chirp length is set to 512. Thus, each chirp is divided into 32 indexes, each 16 spaced apart from one another, ie 0, 16, 32, etc. The initial index is then input to a counter 16 that counts the modulo-chirp length or modular 512. The synchronization signal functions to clear the counter first. The output of the counter is given to the address input of a chirp sample read only memory (ROM) 18. This ROM contains a digitized representation of the chirp frequency waveform. The output of the ROM is input to a D / A converter 20, and its analog output is first filtered by a band pass filter (BPF) 21 having an appropriate pass band depending on the signal width. The output of the BPF is then amplified by the output amplifier 22. The output of the amplifier includes a transmission output signal.
[0040]
The receiver portion of the communication system of the present invention will now be discussed in further detail. A high level block diagram showing the receiver portion of the high speed embodiment of the present invention is shown in FIG. The received signal is input to a band pass filter (BPF) 32, which is a wide enough bandwidth to receive the frequency range transmitted within the chirp. The output of the band pass filter is input to the 1-bit A / D converter 34. A 1-bit A / D converter may consist of a comparator combined with a sampling device clocked at an appropriate sampling frequency. The output of the A / D converter is input to one input of a shift register # 135 and a two-input multiplexer (mux) 40. The output of the multiplexer is input to the second shift register # 2 38. For illustration purposes, both shift registers # 1 and # 2 are each 256 bits long. Each of the 256-bit outputs from the shift register # 1 is input to the shift register # 2. The output of the shift register # 2 is input to the correlator 42. The correlator is implemented using a matched filter that functions to recognize the chirp pattern. The chirp pattern is stored as a template in the correlator and is used to detect the presence of chirp from the received input signal. The serial output of shift register # 2 is circulated to the second input of multiplexer 40. The multiplexer select output is controlled by a linear / circular control signal.
[0041]
The receiver, generally referenced 30, can operate in either a linear mode or a circular mode. For linear mode operation, the multiplexer is set to select the output of the A / D converter as the output to shift register # 2. Before the synchronization occurs, the correlator is set to operate in linear mode. As each bit is received, it is clocked into shift register # 2. The output of the shift register # 2 is input to the correlator 42. Each bit input to the correlator is multiplied by the corresponding bit from the template. All 256 products are then added to form the correlator output. The multiplication of each input bit and the template bit in the correlator can be realized using an XOR function.
[0042]
The sum output of the correlator is input to the maximum correlation detector 44. For each symbol period, the maximum correlation detector functions to determine the maximum value among all 256 sums output by the correlator. The maximum correlation detector outputs two values after detection of the maximum correlation sum. First value N _MAX Indicates the position associated with the maximum correlation sum within 256 possible shifts. In addition, the value S _MAX Represents the particular correlation sum that was found to be maximal, which is the position indicator N _MAX Associated with Therefore the value N _MAX Can take any value between 0 and 255. The shift index that produces the maximum correlation is then input to the differentiator. The subtractor includes an adder 50, a delay unit 52, and a second adder 54. The delay unit 52 functions to delay the input value by one unit symbol time. The output of the delay unit is subtracted from the current index value via the adder 54 modulo the chirp length. The output of summer 54 represents the difference or delta shift between the two shifts detected corresponding to two consecutive symbol times.
[0043]
The output of the adder and the correlation maximum value S itself _MAX Is input to the differential data decoder 56. The differential data decoder functions to map a shift index, which can be in the range of 0 to 255, to a value in the range of 0 to 31 depending on the transmitted original data.
[0044]
In the operation in the circular mode, the output of the 1-bit A / D converter 34 is input to the shift register # 136. The received data is clocked until it is full in shift register # 1. At that point, the shift register contains data representing the complete symbol time. Once full, the contents of shift register # 1 are loaded into shift register # 2 in parallel. Multiplexer 40 is selected to circulate serial data from shift register # 2 to its serial data input. The counter 46 functions to count the length of a chirp that is typically 1UST wide. The initial synchronization signal is used to initially reset the counter. The load signal output from the counter is input to shift register # 2, which functions to provide timing for dumping the contents of shift register # 1 to shift register # 2. Shift register # 2 is clocked as many times as the number of bits making up the length of the shift register. For each rotation of the shift register, the correlator generates a sum that is input to the maximum correlation detector. For every 256 rotations of the shift register, the maximum correlation detector is N corresponding to the index that produces the maximum correlation sum and the maximum sum itself. _MAX Value and S _MAX Output the value. The counter provides a counting index, which is input to the maximum correlation detector. This index provides a counter value for each rotation of shift register # 2.
[0045]
The tracking correction circuit 48 finely adjusts the counter value for each symbol. The tracking correction circuit functions to finely adjust the counter value for each symbol. A small difference between the received index and the ideal index is used as an input to the tracking correction circuit 48. A positive or negative error signal is output by the tracking correction circuit and input to the counter. This error signal serves to fine tune the counter value to better track the reception and correlation of chirp within each symbol time.
[0046]
The transmitter 12 shown in FIG. 4 transmits data using the absolute transmission mode. 2 in this mode ⁿ All the symbols are sent directly, with no difference or integration. Each 5-bit symbol is used to directly determine the rotational shift index for each chirp in the UST. Accordingly, the receiver 30 shown in FIG. 5 includes an integrator 62 that functions to integrate the delta shift generated by the differential data decoder. Alternatively, additional transmit / receive modes are possible. For example, the transmitter can be used in differential mode, whereby the transmitter integrates modulo the chirp length before data is transmitted. Therefore, similar to what is done with the receiver shown in FIG. 5, the receiver must diff the received data in order to receive it properly. In this case, however, an integrator is not necessary. In another alternative, the data is first differentiated modulo the number of shift indices of the transmitter, encoded, and then integrated before being applied to the chirp sample ROM. Thus, the receiver first makes a difference, decodes the output of the differencer, and finally integrates the output of the decoder to form the output of the receiver. The encoder in the transmitter functions to encode all symbols including both data symbols and non-data symbols.
[0047]
This last alternative embodiment includes data symbols (2 in addition to extra symbols not in the set of data symbols. ⁿ Or any other number) can be used to encode. In the 5-bit example presented here, this can be a total number of more than 32 symbols transmitted, and some of the symbols are non-data symbols. To achieve this, the chirp symbol time is divided into a number of shift indexes greater than 32 to accommodate extra non-data symbols.
[0048]
A high level block diagram showing the transmitter portion of the high speed embodiment of the present invention suitable for transmitting differential or absolute data with extra non-data symbols is shown in FIG. The optional differentiator 72 is not required to transmit data using the differential transmission mode. The host provides data serving as a shift index to the computational initial index unit 80. The host calculates the host index in the chirp symbol and inputs it to an integrator 85 that includes an adder 82 and a delay unit 84. Adder 82 is modulo 2 ⁿ That is, modulo 32 is added. The output of the adder is delayed and added to the output of the computational initial index unit 80. The output of the integrator is input to a counter 86 that functions similarly to the counter of the transmitter shown in FIG. The chirp sample ROM 88, the D / A converter 90, the band pass filter (BPF) 91, and the output amplifier 92 function in the same manner as the corresponding products of the transmitter shown in FIG.
[0049]
The receiver part of the communication system of the present invention will now be examined in more detail. A high level block diagram showing the receiver portion of the high speed embodiment of the present invention in more detail is shown in FIGS. 7A and 7B. The analog reception data is input to a bandpass filter (BPF) 102 having a bandwidth set so as to straddle the frequency range of the chirp waveform. The output of the BPF filter is input to a 1-bit A / D converter 104 that can be realized using a comparator in combination with a sampling circuit. The output of the A / D converter is input to shift register # 1 106 and multiplexer (mux) 114. The output of multiplexer 114 is input to shift register # 2 108, and its serial output circulates to the second input of the multiplexer. As with the receiver of FIG. 5, the multiplexer is selected by a linear / circular control signal.
[0050]
Linear mode reception is utilized during the preamble for synchronization. Once synchronization is achieved, a circular receive mode is utilized to demodulate the rest of the packet. During operation in linear mode, the multiplexer is selected to input data from A / D converter 104 to shift register # 2. As each bit is shifted through shift register # 2, correlator 110 produces a sum output that is input to maximum correlation detector 112. Once synchronization is achieved, the receiver switches to a circular mode of operation. In this mode, the entire data of the UST is shifted into the shift register # 1, and the entire contents of the shift register # 1 are transferred to the shift register # 2 by a load command from the counter 116. Next, the contents of shift register # 2 are rotated bit by bit through multiplexer 114. The output of the shift register # 2 is input to the correlator 110 that functions as a matched filter. Each of the 256 bits of shift register # 2 is multiplied by the corresponding bit of the template stored in correlator 110. All 256 products are then summed to produce the correlator output. Multiplication can be realized using XOR gates. Note that after proper conversion, the correlator produces a sum that can be either positive or negative.
[0051]
Alternatively, the correlator can use less than 256 taps to implement the matched filter. The number of taps used by the correlator can actually be reduced to approximately one third of the total number of taps that match the number of bits in shift register # 2. This is accomplished by sampling the template against both positive and negative threshold values of the template. Positive templates are compared against a positive threshold, and values below this threshold are discarded and not used. Similarly, negative templates are compared against a negative threshold and values below the negative threshold are discarded and not used. In this way, the number of taps can be reduced by almost two thirds. This effectively improves performance because no noise is introduced from the removed taps and they do not contribute to the correlator output sum.
[0052]
The correlator output sum is input through a maximum correlation detector that functions to find the maximum correlation sum for both the positive and negative sums within each UST. The maximum correlation detector is a correlation sum N of both positive and negative values. _POS , N _NEG Two shift indexes representing the shift values that achieve maximum correlation for each are output. In addition, the corresponding absolute value S of the correlation sum of both positive and negative correlation maxima _POS , S _NEG Are also output respectively. Sum S _POS , S _NEG Are input to low-pass filters (LPF) 150 and 152, respectively. The correlation sum is smoothed before being input to the comparator 154. Comparator 154 functions to determine the maximum value between the positive and negative correlation sums. The output of the comparator is a positive index N _POS Or negative index N _NEG Form the basis for choosing.
[0053]
The positive index is input to the positive receive logic 144 and the negative index is input to the negative receive logic 146. Both positive and negative receive logic functions similarly and only the positive receive logic is shown for clarity. The index output by the maximum correlation detector is first subtracted. The differentiator includes an adder 126, a delay unit 128, and an adder 130. The differentiator generates a shift delta between each shift index found by the maximum correlation detector. This delta shift value is then rounded to the nearest shift value. In the example presented here, using a shift register having 256 bits and a symbol having 5 data bits means that the shift indices are 8 bits apart from each other. Thus, the delta shift index output by the differentiator is rounded to the nearest multiple of 8 bits, ie 0, 8, 16, 24, etc.
[0054]
The rounded delta shift index is then input to a differential data decoder 136 that functions to decode the shift index to a value between 0 and 31 representing the transmitted data. When the transmitter is set to absolute transmission mode, i.e., linearly encodes data bits into symbols without difference or integration, the output of the differential data decoder represents the difference between the symbols and the transmitted original data It needs to be integrated to restore. Integrator 148 includes an adder 138 and a delay unit 140. A current shift index containing a value in the range 0 to 31 is added to the previous output of the adder modulo 32. This value forms the output data of the receiver and represents the 5 bits originally transmitted.
[0055]
The output of integrator 148 is input to multiplexer 142 along with the corresponding integrator and the output of negative receive logic 146. The output of comparator 154 serves as a select input to multiplexer 142. Therefore, an index that produces a larger correlation sum is used to determine the received output data.
[0056]
The receiver also includes a linear mode tracking correction circuit 118 that functions to check for a shift index near the upper edge of the UST. During receiver operation, it is undesirable for correlation peaks to occur near the upper edge of the UST. For very high correlation peaks, the correlation peak may straddle the boundary between two UST periods. Thus, if it is detected that a peak occurs near the UST boundary, the linear mode tracking correction circuit functions to adjust the counter value by approximately 10% to move the correlation peak away from the UST boundary.
[0057]
The value output by the linear mode tracking correction circuit is subtracted from the counter. The correction of the counter value is effective to readjust the symbol reference point of the receiver so that the correlation peak does not cross the boundary between symbols. Note that the linear mode tracking correction circuit operates during the linear mode of operation used to receive the packet start field. When tracking and synchronization is complete, the receiver switches to circular mode or reception of the remainder of the packet.
[0058]
In addition to providing counter correction, the linear mode tracking correction circuit also provides a correction signal to the adder 126 that is part of the differentiator of the positive receive logic portion 144. Similarly, the correction signal is given to the corresponding adder of the negative reception logic circuit 146. In order to keep the counter value synchronized with the differentiator, a correction signal to the adder is required.
[0059]
In addition, the receiver 100 operates to correct clock drift in both linear and cyclic operating modes. The correction signal is generated based on the difference between both the differentiated shift indexes before and after being rounded to the nearest integer shift value. The truncated shift value is input to the adder 134. The rounded shift value is then subtracted from the unrounded shift value and the difference is low pass filtered and used to adjust the value of counter 116. Depending on whether the comparator 154 chooses to use a positive or negative shift index, the multiplexer 124 functions to pass either the positive receive logic or the negative receive logic to the low pass filter 122. . The output of the low pass filter functions to smooth the truncation correction before it is input to the adder 120. When the output of adder 120 overflows, the counter is reloaded with zero for a new count. The correction signal from the low pass filter is subtracted from the current value of the counter by the adder. The clock drift correction signal output from both the positive receive logic adder 134 and the negative adder logic corresponding adder can have either a positive or negative sign. Using this technique, synchronization of the counter to the symbol period is maintained.
[0060]
A high level flow diagram illustrating the preamble and synchronous reception method of the high speed embodiment of the present invention is shown in FIG. Initially, all flags and counters are reset (step 160). Next, a linear operation mode of correlation is set (step 162). The received data bits are shifted to shift register # 2 until a maximum correlation is found (step 164). Once the maximum correlation peak is found, the receiver searches for the next maximum correlation peak. When the difference zero is detected (step 166), the zero counter is incremented (step 172). The absolute value of the difference between consecutive correlation peaks is less than half the minimum delta shift, ie 1/2 (1/2 ⁿ ) If less than UST, zero difference is detected. Here, n is the number of bits per first symbol before the protocol version field is read, for example 3 bits. It is also checked whether the peak value of the correlation sum is greater than a predetermined threshold value (step 174). If the correlation peak value is greater than the threshold, a "carrier detect" signal is reported (step 176). A “high level zero” counter is then incremented which functions to count the number of zero deltas received, ie, the number of deltas equal to zero, above the threshold (step 178). If a minimum of two high level zeros are received (step 180), the receiver is considered synchronized. Then N _MAX The time base is corrected according to the value of (step 182). After the receiver is synchronized, this shift index value represents the offset of the current counter value from the symbol boundary. Counter is N _MAX Is used to adjust the framing for each symbol so that the counter starts counting at the beginning of each symbol. The remaining reception of the packet then continues using the circular reception mode (step 188).
[0061]
In connection with step 166, if the continuous correlation peaks are not within half of each other's minimum delta shift, the zero counter is cleared (step 170). In addition, the high level zero counter is also cleared (step 168). The receiver then continues in linear receive mode and tries to find the maximum correlation peak during the next UST period.
[0062]
If the peak value is less than a predetermined threshold (step 174), it is checked whether the zero counter value is greater than 5 (step 184). If the value of the counter is less than 5, the high level zero counter is cleared (step 168) and the receiver continues to search for the next maximum correlation peak. If the zero counter value is greater than 5, this indicates that a standard CEBus packet is being received and the receiver switches to standard CEBus reception using the receiver's linear receive mode (step 186).
[0063]
A high level flow diagram illustrating the cyclic receive mode of the high speed embodiment of the present invention is shown in FIG. The circular reception mode is generally used to receive a portion of a packet after synchronization. The first step is to find each correlation peak of all bits in the UST, ie, 256 shifts of shift register # 2 108 (FIG. 7) (step 190). If zero difference is detected (step 192), the zero counter is incremented by one (step 204). The absolute value of the previous maximum correlation peak position subtracted from the current correlation peak position is less than half of the minimum delta shift, ie 1/2 (1/2 ⁿ ) If less than UST, zero difference is detected. Here, n is the initial number of bits per symbol before the protocol version field is read, for example, 3 bits. If the value of the zero counter is less than or equal to 5, control returns to step 190 and the receiver searches for the next maximum correlation peak (step 206). If the value of the zero counter is greater than 5, a standard CEBus bus packet has been received, and the receiver is switched to a linear mode of operation to perform standard CEBus reception (step 208).
[0064]
If the absolute value of the difference between the two correlation peaks is not within half of the minimum delta shift, the protocol version field of the packet is decoded (step 194). As described above, the start of packet (SOP) field contains four symbols with zero rotation shift. The receiver decodes these symbols as differentially zero. Since the protocol version field is a non-zero shift single symbol, the detection of a non-zero delta shift indicates the start of the protocol version field.
[0065]
Next, the packet length and the header error detection code (HEDC) are read (step 196). If the header error detection code is correct (step 198), the remainder of the packet is read (step 200). If the header error detection code is not correct, the packet is ignored (step 210). When a complete packet is received, notification of the end of packet and CRC check status is provided (step 202).
[0066]
A high level flow diagram illustrating the linear tracking correction method of the present invention is shown in FIG. As described above, tracking correction is performed by the linear mode tracking correction circuit 118 (FIG. 7). If the value of chirp length minus the current receive shift index (represented by N) is less than a predetermined threshold (step 220), time value ΔT is preferably set to 10% of the chirp length. (Step 222). The counter 116 (FIG. 7) that counts the modulo-chirp length is modified using this ΔT value (step 226). In particular, the upper limit of the counter is adjusted according to ΔT. In addition, the last positive and negative maximum correlation shift position is also corrected according to the ΔT value (step 228). If the chirp length subtracted from the current shift index is greater than or equal to a predetermined threshold, ΔT is set to zero and the counter is not modified (step 224).
[0067]
The second or highly reliable embodiment of the spread spectrum communication system of the present invention will now be described in more detail. Highly reliable embodiments achieve a higher level of reliability by combining multiple single UST chirps to generate a single super chirp. For example, eight 100 microsecond UST periods can be combined to form an 800 microsecond super UST period. The super chirp is then subjected to differential code shift keying (DCSK) in the same manner as for each individual symbol of the high speed embodiment described above.
[0068]
In a reliable embodiment, the data is transmitted in the form of a time shift between cyclically rotating super chirps. In the example presented here, each super chirp includes eight standard CEBus chirps that form a super chirp of length 800 microseconds. Each individual chirp in the super chirp is cyclically shifted by a specific amount. The individual shift amount of each chirp in the super chirp is constant for all super chirps transmitted. The amount of shift or rotation of each chirp is chosen such that the super-chirp autocorrelation spurious peaks are relatively low. In addition, each individual chirp shift is such that the shift between successive chirps is zero so that the super chirp is not recognized as a standard CEBus packet or packet start (SOP) of a packet transmitted using the fast embodiment of the present invention. It is chosen to be far enough away.
[0069]
Similar to the high speed embodiment, the number of bits transmitted in each super chirp determines the number of shift indexes required. An example of the shift index in the case of a specific data sample is shown in FIG. In this case, the super chirp begins to be transmitted from the point of the downward arrow. The transmission is cycled at the end of the waveform and returns to the point of the downward arrow.
[0070]
The packet structure of the communication system of the high reliability embodiment of the present invention is the same as that of the high speed embodiment shown in FIG. The packet structure of the trusted embodiment includes a preamble, a packet start (SOP) field, a protocol version field, a packet length field, a header error detection code (HEDC), a differential code shift data field, and a CRC field. The packet structure of the reliable embodiment is a high-speed embodiment in that the packet start field of the reliable embodiment includes four superchirp symbols with a zero rotation shift instead of four normal chirp symbols with a zero shift. Different from that. The four superchirp symbols are recognized by the receiver as three zero difference shifts. If at least two or more of the last transmitted zeros are detected correctly, reception is possible. At this point, the receiver is synchronized to the received symbol stream. The remaining fields are similar to the corresponding fields in the packet structure of the high speed embodiment.
[0071]
Additional reliability in the second embodiment is achieved by dividing the reception band into two or more equally sized subbands. In the example presented here, the reception band is divided into three equally sized partial bands. In the case of a chirp waveform that rises from 100 KHz to 400 KHz, the three bands can be, for example, 100-200 KHz, 200-300 KHz, and 300-400 KHz. The receiver thus includes three bandpass input filters. The output of each bandpass filter is input to a 1-bit A / D converter that converts the output of each bandpass filter into a binary value. The 1-bit A / D converter can include a comparator followed by a sampling device that is clocked at an appropriate sampling frequency. Assuming a clock rate of 5.12 MHz, each band is sampled at a frequency of 320 KHz to form an I or in-phase data stream. The output of the 1-bit A / D converter also converts the signal to 1 / 4f. _c Is also input to a delay unit that delays by an amount equal to. Value f _c Represents the demodulation frequency of each passband. The output of the delay unit is the sampling rate f _s To form a Q or orthogonal data stream. Therefore, the Q samples are delayed in demodulation frequency by 90 degrees with respect to the I samples within each pass band. The three band I samples are aligned after sampling, but the Q samples are not aligned due to the band dependent delay.
[0072]
Demodulation frequency f of each band _c Is the sampling frequency f _s It is preferable that it is a multiple of 1/2. If the sampling frequency is 320 KHz, it is therefore preferable to make the center frequency a multiple of 160 KHz. The demodulation frequency is greater than 2 which is closest to the middle of a specific frequency band. _s Can be selected to be a multiple of. In the example presented here, band # 1 is in the range of 100-200 KHz and f _c Is selected to 160K. Band # 2 is in the range of 200-300 KHz and f _c Is selected to be 320 KHz. Band # 3 is in the range of 300-400 KHz, f _c Is selected to be 320 KHz. The delay between each of the I and Q data streams is 1 / 4f _c Which is 90 degrees for a particular carrier. The I and Q data streams are then complex correlated using a complex template to produce a real and imaginary correlation sum. These sums are then squared, summed, and input to the maximum correlation detector. The maximum correlation sum is determined from all three passbands and used to generate the receiver output for a particular symbol.
[0073]
A high level block diagram showing the transmitter portion of the trusted embodiment of the present invention is shown in FIG. The transmitter, generally referred to as 30, is suitable for generating absolute transmission data as opposed to differential transmission data. If it is preferable to send the difference data, an integration step is required. In connection with FIG. 12, data is received from the host. The host generates and adds a header and CRC total check in advance. Data is input to the calculated initial index unit 232. Data from the host forms a shift index that is used to compute the index into a super chirp. This index is calculated in a manner similar to that of the transmitter of FIG. The length of the super chirp is divided by the number of possible shifts of each super chirp symbol and then multiplied by the shift index. If each super chirp transmits 5 bits, the shift index can contain values from 0 to 31. In addition, for the example presented here, the super chirp length is taken as 2048 samples. Thus, the initial index includes numbers from 0 to 2047. This initial index is then input to counter 234. The counter is an 11-bit modulo 2048 counter divided into two parts, a 3-bit length part and an M-bit length part. M is equal to 8 in this case. The 3-bit portion corresponds to 8 chirp periods forming a super chirp symbol. The upper 3 bits are input to an index ROM 36 which functions to output an M-bit value corresponding to the starting point or initial shift index of each individual chirp in the super chirp. These eight initial shift indices are selected a priori for all transmitted symbols and are selected to maximize the supercorrelation autocorrelation. The M bits output by the index ROM are added to the M significant bits from the counter 234 by the adder 237. The adder 237 adds these two values to one modulo the chirp length of each individual chirp constituting the super chirp, in this case 256. The output of the adder is input to a chirp sample ROM 238 that is addressed using the 8 bits output by the adder 237. The output of the chirp sample ROM is converted to analog by the D / A converter 240, filtered by the band pass filter (BPF) 241, and amplified by the output amplifier 242. The output of the amplifier forms a transmission output signal.
[0074]
The super chirp is configured with 8 chirps to be compatible with the standard CEBus system. However, the only requirement is that the symbol length is longer than that used in the high speed embodiment. Thus, a super chirp can alternatively include a single chirp over the entire symbol length. Using longer length chirps provides higher reliability due to increased symbol length and correspondingly more accurate correlation. In addition, higher reliability is also achieved from utilizing multiple bandwidths at the receiver. In order to increase transmission reliability, the receiver can be configured to utilize only one of these techniques or in combination.
[0075]
A high level block diagram showing the transmitter portion of the reliable embodiment of the present invention suitable for transmitting differential or absolute data with extra non-data symbols is shown in FIG. The transmitter of FIG. 13, generally referred to as 250, is similar to that shown in FIG. 12 except for the addition of the differencer 252 and the integrator 262.
[0076]
The transmitter 250 shown in FIG. 13 transmits data using the absolute transmission mode. In this mode, all symbols, eg 2 ⁿ Symbols are sent directly without difference or integration. Each 5-bit symbol is used to directly determine the rotational shift index for each super chirp in the UST. Accordingly, the receiver includes an integrator that functions to integrate the data shift generated by the differential data decoder. Alternatively, additional transmission / reception modes are possible. For example, the transmitter can be used in differential mode, whereby the transmitter integrates the data modulo the superchirp length before transmitting the data. Therefore, the receiver must differentiate received data for proper reception. In this case, however, an integrator is not necessary. In another alternative, the data is first differentiated modulo the number of shift indices of the transmitter, encoded, and then integrated before being applied to the chirp sample ROM. Thus, the receiver first differentiates the data, decodes the output of the differentiator, and finally integrates the output of the decoder to form the output of the receiver.
[0077]
This last alternative includes data symbols (2 in addition to extra symbols not in the set of data symbols. ⁿ Or any other number) can be used to encode. In the 5-bit example presented here, this allows a total number of symbols exceeding 32 to be transmitted, with some of the symbols being non-data symbols. To achieve this, the super chirp symbol time is divided into more than 32 shift indexes to accommodate the extra non-data symbols.
[0078]
The optional differentiator 252 is not required to transmit data using the differential transmission mode. The host provides data serving as a shift index to the computational initial index unit 260. The shift index within the super chirp symbol is calculated and input to an integrator 262 that includes an adder 264 and a delay unit 266. Adder 264 is modulo 2 ⁿ That is, modulo 32 is added. The output of the adder is delayed and added with the output of the calculation initial index unit 260. The output of the integrator is input to a counter 268 that functions similarly to the counter of the transmitter shown in FIG. The chirp sample ROM 274, the D / A converter 276, the band pass filter 277, and the output amplifier 278 function in the same manner as the corresponding products of the transmitter shown in FIG.
[0079]
If a transmitter and receiver pair is used in differential mode, the initial index data must be integrated by integrator 262 before being applied to counter 268. In differential mode, the receiver only needs to difference the shift index output by the maximum correlation sum detector. Symbol set is 2 ⁿ If more symbols are included, a differentiator 252 is required. Data from the host enters delay unit 254 and is subtracted from the current data received from the host by adder 256. The number of data symbols, that is, the output of the adder modulo 32 is output to the data encoder 258. 2 data encoders ⁿ Map the data symbols to a specific set of shift indices. A data encoder is required if the symbol encoding set includes non-data symbols. For example, the encoding set can be 2 in addition to extra non-data symbols used for various purposes. ⁿ Data symbols may be included.
[0080]
The shift index is used to calculate the initial index that is input to the integrator. The integrator output is delayed by delay unit 266 and added to the initial index by adder 264. The adder adds two quantities modulo the super chirp length. The counter 268, the index ROM 270, the adder 272, the chirp sample ROM 274, the D / A converter 276, the filter 277, and the output amplifier operate in the same manner as the transmitter counterpart shown in FIG.
[0081]
A high level block diagram showing the receiver portion of the trusted embodiment of the present invention is shown in FIGS. 14A, 14B and 14C. As described above, the receiver is divided into three passbands labeled band # 1, band # 2, and band # 3. The received signal is a band pass filter (BPF) 282 for the frequency range of band # 1, a band pass filter 292 for the frequency range of band # 2, and a band pass for the frequency range of band # 3. Input to the filter 296. In the case of a chirp pattern in the range of 100 to 400 KHz, band # 1 has a pass band of 100 to 200 KHz, band # 2 has a pass band of 200 to 300 KHz, and band # 3 has a pass band of 300 to 400 KHz.
[0082]
Alternative embodiments can use different numbers of bands to achieve improved reliability as long as the number of bands is two or more. In the case of three bands, two of the bands may be corrupted with noise and cannot be received, but the receiver logic in the remaining bands can still output the correct data. In addition, dividing the received signal into three bands has the advantage that the receiver will have a higher immunity to phase distortion. Although the amount of distortion that each band can handle does not change, the fact that the three bands work together contributes to increasing the amount of phase distortion that the receiver can handle and still properly receive.
[0083]
The output of the band pass filter 282 in the band # 1 is input to the 1-bit A / D converter 284. The output of the band pass filter 292 in the band # 2 is input to the 1-bit A / D converter 294. Similarly, the output of the bandpass filter 296 of the band # 3 is input to the 1-bit A / D converter 298. The output of each 1-bit A / D converter is input to the receiver subunit. In particular, the output of each 1-bit A / D converter is input to a receiver subunit or receiver logic 322, 324, 326 for each of band # 1, band # 2, band # 3. The receiver logic for each band includes the same circuitry, so for clarity, only the receiver logic for band # 1 is shown in FIG. 14A.
[0084]
The operation of the receiver of FIGS. 14A, 14B, and 14C is similar to the receiver shown in FIGS. 7A and 7B, except that additional circuitry is added to perform complex correlation rather than real correlation. . The output of the A / D converter 284 is sampled by a sampling device 288 at a sampling frequency f. _S To form an I data stream. The output of the A / D converter 284 is also supplied to the 1 / 4f by the delay circuit 286. _c After being delayed by the sampling device 290, the sampling frequency f _S Is sampled. The output of the sampling device forms a 90 degree orthogonal Q bit stream.
[0085]
Each of the I and Q data streams is input to a separate set of shift registers. The I bitstream or in-phase bitstream is input to one of the two inputs of shift register # 1 300 and multiplexer 308. The output of the multiplexer 308 is input to the serial input of the shift register # 2 302. The serial output of shift register # 2 forms the second input to multiplexer 308.
[0086]
Similarly, the Q or out-of-phase bitstream is input to one of the two inputs of shift register # 1 304 and multiplexer 310. The output of the multiplexer is input to the serial input of shift register # 2 306. The serial output of shift register # 2 circulates and forms the second input of multiplexer 310. The linear / circular control signal forms the select input to multiplexers 308, 310. Both sets of shift registers for the I and Q channels operate similarly to that of the receiver shown in FIGS. 7A and 7B.
[0087]
Note that the size of the shift register in this embodiment is 256 bits long. Each shift register holds a chirp equivalent of one super chirp or a length of 8 USTs. The 256-bit I value and the 256-bit Q value from the shift register # 2 are input to the complex correlator 312. The complex correlator takes the complex template M to the complex input I + jQ. _i + JM _q Multiply by to generate the following expression:
Complex correlator output = (I + jQ) × (M _i -JM _q )
= (I ・ M _i + Q ・ M _q ) + J (-I · M _q + Q ・ M _i )
= (Re) + j (Im)
As a result of the complex multiplication performed by the correlator, a real sum and an imaginary sum each 9 bits wide are obtained. The real correlation sum is then squared by the square function number 314 and the imaginary correlation sum is squared by the square function 316. The real sum and imaginary sum squares are then added by an adder 318. The output of adder 318 forms the output of the receive logic circuit in band # 1. Similarly, receive logic circuitry in bands # 2 and # 3 produces similar outputs. The three correlation sum outputs are then added by adder 320. The output of adder 320 is then input to maximum correlation detector 382.
[0088]
The rest of the receiver shown in FIG. 14C is similar to the receiver described in connection with the high speed embodiment of FIGS. 7A and 7B, except that only positive indices and positive correlation sums are used in the reliable embodiment. Operates on. Index N that produces the maximum correlation _POS Is input to a differentiator including an adder 342, a delay unit 344, and an adder 346. The output of the differential shift index in the range of 0 to 255 is rounded to the nearest shift value by the rounding function 348. The rounded shift value is then input to a differential data decoder 350 that decodes the shift index value into a value in the original data sample range, in this case a number in the range 0 to 31. Since the output of the differential decoder is a differential data value, it must be integrated before it is output by the receiver. An integrator that includes an adder 354 and a delay unit 356 functions to integrate the difference data values to generate received output data.
[0089]
Similar to the receiver of the high speed embodiment, the I and Q data values can contain either +1 or -1, which can be represented as a single bit, 0 or 1, in a digital binary number. In addition, component M of the complex template _i And M _q Can be either +1, -1, or 0. Multiplication by +1 or -1 is performed using the XOR function, and multiplication by 0 is performed by not connecting that particular tap to the shift register. Performing multiplication by zero by removing taps in this way not only improves performance, but also saves significant hardware. With this technique, only about one third of the original shift register taps are connected and then summed.
[0090]
The complex template of the complex correlator is calculated by first passing a super chirp through each of the bandpass filters. The output of each bandpass filter is then sampled to produce I and Q data streams. Each sample is then quantized to three levels, +1, -1, and 0. If the absolute value of the sample is below a certain threshold, it is quantized to zero. Otherwise, the sign is checked, the positive sign is encoded as “1”, and the negative sign is “0”. This same technique can be used to generate the receiver template shown in FIGS. 7A and 7B.
[0091]
Interpolation can be used to further increase the resolution of the receiver. This can be achieved by placing an interpolator at the output of the complex correlator 312 before the real and imaginary output correlation sums are squared. The interpolator effectively doubles the sampling rate by generating an intermediate value. The interpolated value can be calculated by adding each successive pair of numbers and multiplying by an appropriate constant such as 0.5. A multiplication of 0.625 is useful to achieve a sinx / x or synchronous approximation of the interpolation function. The output of the interpolator is then squared and added.
[0092]
Using interpolation allows a lower sampling rate to be used. For example, using interpolation, the sampling rate can be reduced from 320 KHz to 160 KHz. Correspondingly, the demodulation frequency f for each of the three bands _c , The sampling rate f _s Can be changed to 80 KHz, which is a multiple of 1/2 or a more preferable multiple. Accordingly, the center frequency of the band # 1 can be 160 KHz, the center frequency of the band # 2 can be 240 KHz, and the center frequency of the band # 3 can be 320 KHz.
[0093]
The receiver starts operation in the preamble listening mode. The receiver calculates the maximum absolute value of the complex correlation. In addition, the difference shift and correlation sum thresholds are also examined. When two consecutive zero shifts are detected, “carrier detection” is reported. The sampling window is then synchronized and the remainder of the packet is decoded using a circular correlator.
[0094]
A high level flow diagram illustrating the preamble and synchronous reception method of the reliable embodiment of the present invention is shown in FIG. Initially, all flags and counters are reset (step 360). The linear operating mode of the correlator is then set (step 362). The received data bits are shifted into shift register # 2 until a super chirp or 8UST maximum correlation is found (step 364). When the maximum correlation peak is found, the receiver searches for the next maximum correlation peak. When the difference zero is detected (step 368), the zero counter is incremented (step 372). The absolute value of the difference between consecutive correlation peaks is less than half the minimum delta shift, ie 1/2 (1/2 ⁿ ) If less than UST, zero difference is detected. Here, n is the number of bits per symbol, for example 3 bits, before the protocol version field is read. It is also checked whether the peak value of the correlation sum is greater than a predetermined threshold (step 374). If the peak value of the correlation sum is greater than the threshold, it is checked whether the zero counter value is greater than or equal to 2 (step 378). If the zero counter value is greater than or equal to 2, the linear mode tracking correction circuit 336 of FIG. 14C is used to correct the linear mode tracking (step 380). The remaining reception of the packet then continues using the circular reception mode (step 382). If the peak value of the correlation sum is not greater than the threshold value, it is determined whether the zero counter value is greater than 5 (step 376). If not, control is passed to step 360 and the process is started again. If it is greater than 5, the receiver continues to receive until no zero is received (step 384).
[0095]
If, at step 368, the difference between consecutive correlation peaks is greater than or equal to one-half of a bit time, the zero counter is cleared (step 370) and control is passed to step 360.
[0096]
A high level flow diagram illustrating the circular mode reception method of the reliable embodiment of the present invention used to receive the remainder of the packet is shown in FIG. In the first step, a correlation peak is found for each bit in the superchirp, ie, for 256 shifts of shift registers # 2 302, 306 (FIG. 14C) (step 390). When the difference zero is detected (step 392), the zero counter is incremented by 1 (step 394). The absolute value obtained by subtracting the previous maximum correlation peak from the current correlation peak is less than half the bit time, that is, 1/2 (1/2 ⁿ ) If less than UST, zero difference is detected. Here, n is the number of bits per symbol before the protocol version field is read, for example, 3 bits. If the value of the zero counter is not greater than 5, control returns to step 390 and the receiver searches for the next maximum correlation peak (step 400). If the value of the zero counter is greater than 5, the receiver waits until no zero is received and control returns to step 390 (step 402).
[0097]
If the absolute value of the difference between the two correlation peaks is not within half of the maximum delta time, the protocol version field of the packet is detected (step 396). As described above, the packet start (SOP) field contains four identical symbols, which are preferably non-rotating superchirps with a zero shift. The receiver decodes these symbols as differentially zero. Since the protocol version field is a non-zero shift single symbol, the detection of a non-zero delta shift indicates the start of the protocol version field. When the protocol version is decoded, shift sensitivity is set accordingly (step 398).
[0098]
Next, the packet length and header error detection code (HEDC) are read (step 404). If the header error detection code is correct (step 406), the remainder of the packet is read (step 408). If the header error detection code is not correct, the packet is ignored (step 412). When the rest of the packet is read (step 408), the end of the packet and the status of the CRC check are notified (step 412).
[0099]
Although the invention has been described with reference to a limited number of embodiments, it will be appreciated that many variations, modifications, and other applications of the invention are possible.
[Brief description of the drawings]
FIG. 1 shows a chirp waveform suitable for use in the spread spectrum communication system of the present invention.
FIG. 2 shows the waveform of a sample symbol stream generated by rotating each chirp pattern by an amount representing the data to be transmitted.
FIG. 3 shows a packet structure of the data communication protocol of the present invention.
FIG. 4 is a high level block diagram showing a transmitter portion of the first embodiment of the present invention.
FIG. 5 is a high level block diagram showing a receiver portion of the first embodiment of the present invention.
FIG. 6 is a high-level block diagram illustrating the transmitter portion of the first embodiment of the present invention suitable for transmitting absolute data with differential data or special non-data symbols.
FIG. 7 is a high level block diagram illustrating in more detail the receiver portion of the first embodiment of the present invention.
FIG. 8 is a high-level flowchart illustrating a preamble and synchronous reception method according to the first embodiment of the present invention.
FIG. 9 is a high-level flowchart illustrating a circulating mode reception method according to the first embodiment of the present invention.
FIG. 10 is a high level flow diagram illustrating the linear tracking compensation method of the present invention.
FIG. 11 shows a super chirp waveform generated from a plurality of single chirps and containing one super UST.
FIG. 12 is a high level block diagram showing a transmitter part of a second embodiment of the present invention.
FIG. 13 is a high-level block diagram illustrating a transmitter portion of a second embodiment of the present invention suitable for transmitting differential data or absolute data having special non-data symbols.
FIG. 14 is a high level block diagram showing a receiver portion of a second embodiment of the present invention.
FIG. 15 is a high-level flowchart illustrating a preamble and synchronous reception method according to the second embodiment of the present invention.
FIG. 16 is a high-level flowchart showing a cyclic mode reception method according to the second embodiment of the present invention.

Claims

Both are methods of communicating through a communication channel from a transmitter connected to the communication channel to a receiver,
Generating at the transmitter a plurality of symbols each composed of a spread waveform that is cyclically shifted by an amount according to the data carried by the symbols;
Generating a transmission signal according to the plurality of symbols;
Transmitting the transmission symbol to the communication channel;
Receiving the transmission signal from the communication channel at the receiver and generating a reception signal therefrom;
Decoding the received signal at the receiver by cyclically shifting the received signal, for each cyclic shift, correlating the received signal with a template corresponding to the spread waveform; A decoding step adapted to generate a correlation sum;
Determining received data according to a shift corresponding to a maximum correlation sum;
The decoding step comprises:
Cyclically shifting each received symbol by a total amount equal to the length of one symbol;
Correlating the received symbol with a template corresponding to the spread waveform for each cyclic shift of the received symbol;
Generating a first shift index and a second shift index corresponding respectively to a positive correlation sum and a negative correlation sum;
Decoding the first shift index and the second shift index to generate a first data output and a second data output, respectively;
Outputting either the first shift index or the second shift index based on a maximum value of the positive correlation sum and the negative correlation sum.

The method of claim 1, wherein the diffusion waveform comprises a chirp waveform.

The method of claim 1, wherein the diffusion waveform comprises a super chirp waveform composed of a plurality of individual chirps.

The decoding step comprises:
Cyclically shifting each received symbol;
Correlating the received symbol with a template corresponding to the spread waveform for each cyclic shift of the received symbol to generate a correlation sum;
Generating a shift index corresponding to the maximum correlation sum;
And decoding the shift index to generate the original transmission data.

The decoding step comprises:
Cyclically shifting each received symbol;
Correlating the received symbol with a template corresponding to the spread waveform for each cyclic shift of the received symbol;
Generating a first shift index and a second shift index corresponding respectively to a positive correlation sum and a negative correlation sum;
Decoding the first shift index and the second shift index to generate a first data output and a second data output, respectively;
And outputting either the first shift index or the second shift index based on a maximum value of the positive correlation sum and the negative correlation sum.

A method of receiving data transmitted over a communication channel encoded as a plurality of symbols each composed of a spread waveform that is cyclically rotated by an amount corresponding to data transmitted during a specific symbol time,
Dividing the received input signal into a plurality of frequency bands and generating a plurality of bandpass signals each associated with a single frequency band;
Sampling the plurality of bandpass signals to generate a sample stream;
Rotating the sample stream of each frequency band cyclically;
Using a template corresponding to the spread waveform, correlate the sample stream that rotates cyclically with respect to each frequency band, generate a band correlation sum for each cyclic rotation, and generate a plurality of band correlation sums for each symbol. Generating step;
Adding the plurality of band correlation sums for each frequency band to generate a plurality of correlation sums;
Determining a maximum correlation sum from the plurality of correlation sums;
Decoding a shift index associated with the maximum correlation sum and generating an output therefrom.

Receiver coupled to a communication channel for receiving data encoded as a plurality of symbols each composed of a spread waveform that is cyclically rotated by an amount corresponding to the data transmitted during a particular symbol time Because
Signal dividing means for dividing a received input signal into a plurality of frequency bands and outputting a plurality of band-pass signals each associated with a single frequency band;
A plurality of sampling means for sampling the plurality of band-pass signals;
Shift means for cyclically rotating the output of each sampling means associated with each frequency band, a plurality of shift means each having a plurality of taps;
A correlation sum is generated for each cyclic shift of the shift means using a template corresponding to a spread waveform, each connected to one output of the shift means, and a plurality of band correlation sums for each received symbol. A plurality of correlation means each generating;
Adding means for generating a plurality of correlation sums by adding a plurality of band correlation sums output by each correlation means;
Maximum correlation determining means for determining a maximum correlation sum from the plurality of correlation sums;
And a data decoder that decodes a shift index associated with the maximum correlation sum and generates an output therefrom.