Nothing Special   »   [go: up one dir, main page]

JP4480649B2 - ヒューズ素子及びその切断方法 - Google Patents

ヒューズ素子及びその切断方法 Download PDF

Info

Publication number
JP4480649B2
JP4480649B2 JP2005255977A JP2005255977A JP4480649B2 JP 4480649 B2 JP4480649 B2 JP 4480649B2 JP 2005255977 A JP2005255977 A JP 2005255977A JP 2005255977 A JP2005255977 A JP 2005255977A JP 4480649 B2 JP4480649 B2 JP 4480649B2
Authority
JP
Japan
Prior art keywords
wiring
fuse
fuse element
contact
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005255977A
Other languages
English (en)
Other versions
JP2007073576A (ja
Inventor
敏志 大塚
豊治 澤田
真人 須賀
準 長山
元伸 佐藤
貴志 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005255977A priority Critical patent/JP4480649B2/ja
Priority to US11/336,829 priority patent/US20070090486A1/en
Priority to TW095102824A priority patent/TWI311808B/zh
Priority to KR1020060012908A priority patent/KR100808997B1/ko
Priority to CNB2006100085170A priority patent/CN100495697C/zh
Publication of JP2007073576A publication Critical patent/JP2007073576A/ja
Application granted granted Critical
Publication of JP4480649B2 publication Critical patent/JP4480649B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fuses (AREA)

Description

本発明は、ヒューズ素子及びその切断方法に係り、特に、電気的に切断して回路を再構成しうるヒューズ素子及びその切断方法に関する。
DRAMやSRAMなどのメモリデバイスやロジックデバイスなどの半導体装置は極めて多数の素子によって構成されるが、製造工程上の様々な要因によって一部の回路やメモリセルが正常動作しないことがある。この場合、一部の回路やメモリセルの不良により装置全体を不良として扱うとすれば製造歩留りを低下させ、ひいては製造コストの増加にも繋がる。このため、近年の半導体装置においては、不良回路や不良メモリセルを、予め準備しておいた冗長回路や冗長メモリセルに切り換えて良品とすることにより不良品を救済することが行われている。
また、異なる機能を有する複数の回路を一体として構成した後に装置機能を切り換える半導体装置や、所定の回路を構成した後に装置特性を調整する半導体装置も存在する。
従来、このような半導体装置の再構築は、半導体装置に予め複数のヒューズ素子を備えたヒューズ回路を実装しておき、動作試験等の後、当該ヒューズを切断することにより行われている。
ヒューズを切断する方法としては、ヒューズを構成するポリシリコン層に高電流を流して自己発熱させてヒューズを溶断する方法や、ポリシリコン層とシリサイド層との積層膜よりなるヒューズに電流を流すことでシリサイドを凝集させてヒューズの抵抗を増大させる方法(例えば、特許文献1を参照)等が知られている。
特表平11−512879号公報
しかしながら、ヒューズに電流を流して溶断する方法は、ポリシリコンを溶断するために大電流が必要であり、これを制御するトランジスタや電流を供給する配線などが大きくなってしまい、ヒューズ回路の縮小化が困難であった。また、溶断の際にポリシリコン層の爆発が起こり、ヒューズ上の層間絶縁膜にクラックが入ることがある。クラックが成長すると、最悪の場合、ヒューズ近傍にある配線層までクラックが伸び、配線層を断線させる等の問題を引き起こす。層間絶縁膜のクラックを防止するためにはガードリングを設けることが有効であるが、ヒューズ回路の面積が大きくなってしまう。
また、シリサイドを凝集させる方法では、シリサイド層を用いてヒューズを構成ことが不可欠である。また、凝集するのはシリサイド層だけであり、下層にはポリシリコン層がそのまま残存する。このため、ヒューズ部分の抵抗上昇は10倍程度に留まり、ヒューズの切断判定が困難であった。
本発明の目的は、ヒューズ回路を大きくすることなく層間絶縁膜のクラックを防止できるとともに、ヒューズ切断前後において大きな抵抗変化を得ることができるヒューズ素子及びその切断方法を提供することにある。
発明の観点によれば、シリコン層を含む配線部と、前記配線部の一端側に接続され、金属材料を含む第1のコンタクト部と、前記配線部の他端側に接続され、金属材料を含む第2のコンタクト部とを有するヒューズ素子であって、切断後には、前記第2のコンタクト部を構成する前記金属材料の少なくとも一部が前記配線層内に移動しており、前記配線部と前記第2のコンタクト部とが電気的に分離されていることを特徴とするヒューズ素子が提供される。
また、本発明の更に他の観点によれば、シリコン層を含む配線部と、前記配線部の一端側に接続された第1のコンタクト部と、前記配線部の他端側に接続され、金属材料を含む第2のコンタクト部とを有するヒューズ素子の切断方法であって、前記第1のコンタクト部から前記第2のコンタクト部へ前記配線部を介して電流を流し、前記第2のコンタクト部の前記金属材料を前記シリコン層中にマイグレーションさせることにより、前記配線部と前記第2のコンタク部との間の接続抵抗を変化させることを特徴とするヒューズ素子の切断方法が提供される。
本発明によれば、シリコン層を含む配線部と、配線部の一端側に接続された第1のコンタクト部と、配線部の他端側に接続され金属材料を含む第2のコンタクト部とからなるヒューズ素子を構成し、第1のコンタクト部側から第2のコンタクト部側へ電流を流して第2のコンタクト部の金属材料をシリコン層中にマイグレーションさせることによりヒューズ素子を切断するので、ヒューズ切断の際に周辺素子に与えるダメージを大幅に抑制することができる。これにより、ヒューズ回路を大きくすることなく層間絶縁膜のクラックを防止できる。また、コンタクト部の金属材料をマイグレーションさせることにより、第1の配線と第2の配線との接続を完全に分離できるので、ヒューズ切断前後において大きな抵抗変化を得ることができる。
[第1実施形態]
本発明の第1実施形態によるヒューズ素子及びその切断方法について図1乃至図6を用いて説明する。
図1は本実施形態によるヒューズ素子の構造を示す平面図、図2は本実施形態によるヒューズ素子の構造を示す概略断面図、図3はヒューズ回路の一例を示す回路図、図4は本実施形態によるヒューズ切断方法を示す概略断面図、図5及び図6は本実施形態によるヒューズ素子の製造方法を示す工程断面図である。
はじめに、本実施形態によるヒューズ素子の構造について図1及び図2を用いて説明する。
シリコン基板10の主表面には、活性領域を画定する素子分離膜12が形成されている。素子分離膜12上には、ポリシリコンよりなる配線部14が形成されている。配線部14が形成されたシリコン基板10上には、層間絶縁膜16が形成されている。層間絶縁膜16には、配線部14の両端部に接続されたコンタクトプラグ20a,20bが埋め込まれている。こうして、コンタクトプラグ20b(第1のコンタクト部)、配線部14及びコンタクトプラグ20a(第2のコンタクト部)が直列接続されてなるヒューズ素子が構成されている。
コンタクトプラグ20a,20bが埋め込まれた層間絶縁膜16上には、コンタクトプラグ20aを介して配線部14の一端に接続されたメタル配線22aと、コンタクトプラグ20bを介して配線部14の他端に接続されたメタル配線22bとが形成されている。なお、メタル配線22aは陰極側の配線であり、メタル配線22bは陽極側の配線であるものとする。
このように、本実施形態によるヒューズ素子は、配線部14と、配線部14の一端側に接続されたコンタクトプラグ20b(第1のコンタクト部)と、配線部14の他端側に接続されたコンタクトプラグ20a(第2のコンタクト部)とを有することに主たる特徴がある。本実施形態によるヒューズ素子は、配線部とコンタクト部との間の接続抵抗を変化するものであり、配線部とコンタクト部とを有することによりヒューズとして機能する。この点、ポリシリコン配線やポリサイド配線自体の抵抗値を変化する従来のヒューズ素子とは異なっている。
図1及び図2に示すヒューズ素子は、例えば図3に示すようなヒューズ書き込み用回路に組み込まれ、必要に応じてプログラミングされる。図3に示すように、ヒューズ素子30の両端には、センス用トランジスタ32,34がそれぞれ接続されている。ヒューズ素子30とセンス用トランジスタ32との接続端子は、ヒューズ切断用トランジスタ36を介して接地されている。ヒューズ素子30とセンス用トランジスタ32との接続端子は、ヒューズを切断する際に所定の電圧を印加するヒューズ切断用制御回路が接続されている。
次に、本実施形態によるヒューズ切断方法について図3及び図4を用いて説明する。なお、本願明細書においてヒューズを「切断」するとは、ヒューズをプログラミングすることを意味するものであり、電気的に完全に分離することほか、接続抵抗を高くすることをも含む。
ヒューズ切断の際には、ヒューズ素子30の両端に接続されたセンス用トランジスタ32,34をオフ状態にする。この状態で、例えば500μsec程度の間、ヒューズ切断用トランジスタ36のゲート端子に制御電圧を印加し、ヒューズ切断用トランジスタ36をオン状態にする。
このとき、ヒューズ切断用制御回路から所定の電圧を出力することにより、ヒューズ切断用制御回路からヒューズ素子30及びヒューズ切断用トランジスタ36を介して接地電位に向かう電流経路が形成され、ヒューズ素子30に電流が流れる。
ヒューズ素子へメタル配線22bからメタル配線22aへ向かう電流を流すことにより、断面積の狭いコンタクトプラグ20aと配線部14とのコンタクト部では抵抗加熱によって温度が上昇する。本願発明者らがシミュレーションを行った結果では、0.1μm径のコンタクト部に電流値を4mAの電流を流した場合、コンタクト部の温度は瞬間的に1000℃程度になっているものと推察された。
このような高温状態になると、陰極側のコンタクトプラグ20aを構成するタングステン(W)のエレクトロマイグレーションが生じ、配線部14内に移動する(図4参照)。本願発明者等が断面TEM観察及びEDX分析を行ったところ、500μsecの駆動によって陰極側のコンタクトプラグ20a中のタングステンが総て配線部14中へ移動することが判明した。
このようなタングステンのマイグレーションにより、陰極側のコンタクトプラグ20aと配線部14とは断線状態となり、メタル配線22aとメタル配線22bとの間の電気的接続は切断される。これにより、ヒューズ素子の切断が完了する。本願発明者等がヒューズ切断前後における抵抗値の変化を測定したところ、ヒューズ切断後の抵抗値は約6桁程度上昇していた。
ヒューズ切断用制御回路から出力する電圧は、コンタクトプラグ20aと配線部14との間のコンタクト部を流れる電流の電流密度が5×10A・cm−2以上、5×10A・cm−2以下になるように、ヒューズ切断用トランジスタ36のサイズ、配線部14の長さ、コンタクト面積等に応じて、適宜設定する。電流密度を5×10A・cm−2以上にするのは、それ以下の電流密度ではコンタクトプラグのメタル材料を十分にマイグレーションできないからであり、電流密度を5×10A・cm−2以下にするのは、それ以上の電流密度では配線部14が溶断されてしまい層間絶縁膜16等にクラックが入る等の不具合が生じる虞があるからである。
また、ヒューズ切断の際には、5秒以下のパルス電流を用いることが望ましい。5秒を超えるパルス電流を用いると、ヒューズ領域を超えて周辺素子の温度が上昇し、特性変動を生じる虞があるからである。
配線部14の構成材料は、ポリシリコンのほか、アモルファスシリコンやシリコンゲルマニウム等であってもよい。
以上の手順によるヒューズ素子の切断は、500μsec程度という極めて短時間で完了するため、温度上昇は配線部14の局所領域だけに抑えることができる。これにより、周辺素子への影響を防止することができる。また、従来法のような溶融爆発ではなくマイグレーションを利用しているため、層間絶縁膜16にクラックが発生することはない。したがって、ガードリング等のクラック止めを設ける必要はなく、ヒューズ素子のサイズを縮小することができる。また、クラックによるヒューズ素子近傍の配線切断等の危険もなく、ヒューズ素子の信頼性を向上することができる。また、ポリシリコンよりなる配線部14とコンタクトプラグ20のみによってヒューズ素子を構成するため、余分な工程を追加することなくヒューズ素子を実現することができ、製造コストを低減することができる。
次に、本実施形態によるヒューズ素子の製造方法について図5及び図6を用いて説明する。
まず、シリコン基板10上に、例えばSTI(Shallow Trench Isolation)法により、活性領域を確定する素子分離膜12を形成する(図5(a))。
次いで、全面に、例えばCVD法により、例えば膜厚150nmのポリシリコン膜を堆積する。なお、ポリシリコン膜の代わりにアモルファスシリコンを堆積してもよい。
次いで、フォトリソグラフィ及びドライエッチングによりポリシリコン膜をパターニングし、素子分離膜12上にポリシリコン膜よりなる配線部14を形成する(図5(b))。ヒューズのサイズは、例えば幅を0.20μm、長さを0.60μmとする。
なお、本実施形態によるヒューズ素子において配線部14を素子分離膜12上に配置しているのは、ヒューズ切断時の熱効率を向上するためである。すなわち、配線部14を素子分離膜12上に形成することで、配線部14に電流を流すことにより発生した熱が基板を伝わって逃げることを抑制できるため、配線部14の温度が上がりやすくなり、ヒューズを容易に切断することができる。
次いで、配線部14が形成されたシリコン基板10上に、例えばCVD法により、例えば膜厚700nmのシリコン酸化膜を堆積する。この後、CMP法により平坦化を行い、シリコン基板上で300nmの膜厚となるようにする。これにより、シリコン酸化膜よりなる層間絶縁膜16を形成する。
なお、配線部14上に形成される層間絶縁膜16は、SiO、SiON、SiN、PSG、BPSG等の比較的強度のある絶縁膜により構成することが望ましい。層間絶縁膜16を強度の低い低誘電率膜や多孔質膜により構成した場合、本実施形態によるヒューズの切断方法を適用した場合であっても、ヒューズの切断時にクラックなどのダメージが入り配線を切断する等の不良を引き起こす虞があるからである。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜16に、配線部14の両端部に達するコンタクトホール18a,18bを形成する(図5(c))。コンタクトホール18a,18bの径は、例えば0.1μmとする。
次いで、全面に、例えばスパッタ法又はCVD法により、例えば膜厚5nmのTi膜と例えば膜厚10nmのTiN膜とを堆積し、Ti膜及びTiN膜よりなる密着層を形成する。
次いで、密着層上に、例えばCVD法により、例えば膜厚300nmのタングステン膜を堆積する。
次いで、例えばCMP(Chemical Mechanical Polishing:化学的機械的研磨)法により、層間絶縁膜16の表面が露出するまでタングステン膜及び密着層を研磨し、コンタクトホール18aに埋め込まれ密着層及びタングステン膜よりなるコンタクトプラグ20aと、コンタクトホール18bに埋め込まれ密着層及びタングステン膜よりなるコンタクトプラグ20bとを形成する(図6(a))。
次いで、コンタクトプラグ20a,20bが埋め込まれた層間絶縁膜16上に、通常の配線層の製造プロセスにより、コンタクトプラグ20aを介して配線部14の一端に接続されたメタル配線22aと、コンタクトプラグ20bを介して配線部14の他端に接続されたメタル配線22bとを形成する(図6(b))。
メタル配線22a,22bは、導電膜を堆積してパターニングすることにより形成された例えばアルミニウム等よりなる配線であってもよいし、いわゆるダマシン法により形成された例えば銅等よりなる配線であってもよい。ダマシン法を用いる場合、コンタクトプラグ20とメタル配線22とを一体形成するようにしてもよい。この場合、配線層の構成材料である銅等がマイグレーションにより移動し、これによってヒューズを切断することができる。
この後、必要に応じて、メタル配線22a,22bに接続される上層の配線層等を形成し、ヒューズ素子を完成する。
このように、本実施形態によれば、ポリシリコン膜よりなる配線部と、配線部の一端側に接続された第1のコンタクト部(コンタクトプラグ20b)と、配線部の他端側に接続され金属材料を含む第2のコンタクト部(コンタクトプラグ20a)とからなるヒューズ素子を構成し、第1のコンタクト部側から第2のコンタクト部側へ電流を流して第2のコンタクト部の金属材料をポリシリコン中にマイグレーションさせることによりヒューズ素子を切断するので、ヒューズ切断の際に周辺素子に与えるダメージを大幅に抑制することができる。これにより、ヒューズ回路を大きくすることなく層間絶縁膜のクラックを防止できる。また、コンタクト部の金属材料をマイグレーションさせることにより、第1の配線と第2の配線との接続を完全に分離できるので、ヒューズ切断前後において大きな抵抗変化を得ることができる。
[第2実施形態]
本発明の第2実施形態によるヒューズ素子及びその切断方法について図7及び図8を用いて説明する。なお、図1乃至図6に示す第1実施形態によるヒューズ素子及びその切断方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図7は本実施形態によるヒューズ素子の構造を示す概略断面図、図8は本実施形態による他のヒューズ切断方法を示す概略断面図である。
はじめに、本実施形態によるヒューズ素子の構造について図7を用いて説明する。
シリコン基板10の主表面には、活性領域を画定する素子分離膜12が形成されている。素子分離膜12上には、ポリシリコン膜24と金属シリサイド膜26とが積層されてなるポリサイド構造の配線部14が形成されている。配線部14が形成されたシリコン基板10上には、層間絶縁膜16が形成されている。層間絶縁膜16には、配線部14の両端部に接続されたコンタクトプラグ20a,20bが埋め込まれている。こうして、コンタクトプラグ20b、配線部14及びコンタクトプラグ20aが直列接続されてなるヒューズ素子が構成されている。
コンタクトプラグ20a,20bが埋め込まれた層間絶縁膜16上には、コンタクトプラグ20aを介して配線部14の一端に接続されたメタル配線22aと、コンタクトプラグ20bを介して配線部14の他端に接続されたメタル配線22bとが形成されている。
このように、本実施形態によるヒューズ素子は、配線部14がポリシリコン膜24と金属シリサイド膜26との積層膜よりなるポリサイド構造を有している点を除き、第1実施形態によるヒューズ素子と同様である。第1実施形態によるヒューズ切断方法は、本実施形態のヒューズ素子のようにポリサイド構造を有する配線部14の場合にも適用することができる。
ロジック半導体装置等の高速動作が重要視されるデバイスでは、ゲート抵抗を下げるためにポリサイド構造のゲート電極を用いることがある。通常、ヒューズ素子の配線部14はゲート電極と同時に形成するため、配線部14をゲート電極と同じポリサイド構造により構成できれば、ロジック半導体装置の製造工程を複雑にすることなくヒューズ素子を形成することができる。したがって、ポリサイド構造の配線部14を切断可能な本発明のヒューズの切断方法は、極めて有効である。
ポリサイド構造の配線部14の場合、ポリシリコン膜24上に金属シリサイド膜26が形成されていても、コンタクトプラグ20a中のタングステンがエレクトロマイグレーションによりポリシリコン膜24中へ移動する際の妨げとはならない。また、金属シリサイド膜26を構成する金属元素(例えばコバルトシリサイドの場合、コバルト)もまた、マイグレーションにより陽極側へ移動する。したがって、ポリサイド構造の配線部14の場合にも、コンタクトプラグ20aと配線部14との間の接続を容易に切断することができ、ヒューズ切断前後における抵抗変動を大きくすることができる。
配線部14を構成するポリシリコン膜24へは、不純物を添加しないことが望ましい。こうすることで、ヒューズ切断後の抵抗値をより大きくすることができ、回路マージンを広げることができる。
なお、ポリサイド構造の配線部14を用いる場合、ヒューズ切断用トランジスタ36のサイズ、配線部14の長さ、コンタクト面積等を適宜設定することにより、金属シリサイド膜26を構成する金属材料(例えばコバルトシリサイドの場合、コバルト)のマイグレーションのみを引き起こすことも可能である。すなわち、図8に示すように、陰極側の金属シリサイド膜26が陽極側へ移動してコンタクトプラグ20aから離間することで、陰極側のコンタクトプラグ20aと配線部14との間のコンタクト抵抗が上昇するため、ヒューズを切断することができる。
金属シリサイドの金属材料をマイグレーションにより移動させる場合、陰極側のコンタクトプラグ20aと接続するポリシリコン膜24の幅は、コンタクトプラグ20の幅の10倍以下であることが望ましい。
なお、ポリシリコン膜24上の金属シリサイド膜26は、ポリシリコン膜24上に堆積するようにしてもよいし、通常のサリサイドプロセス等により形成するようにしてもよい。
このように、本実施形態によれば、ポリサイド構造の配線部と、配線部の一端側に接続された第1のコンタクト部(コンタクトプラグ20b)と、配線部の他端側に接続され金属材料を含む第2のコンタクト部(コンタクトプラグ20a)とからなるヒューズ素子を構成し、第1のコンタクト部側から第2のコンタクト部側へ電流を流して第2のコンタクト部の金属材料をポリシリコン中にマイグレーションさせることによりヒューズ素子を切断するので、ヒューズ切断の際に周辺素子に与えるダメージを大幅に抑制することができる。或いは、配線部の金属シリサイド膜を構成する金属材料をマイグレーションさせることによりヒューズ素子を切断するので、ヒューズ切断の際に周辺素子に与えるダメージを大幅に抑制することができる。これにより、ヒューズ回路を大きくすることなく層間絶縁膜のクラックを防止できる。また、コンタクト部の金属材料をマイグレーションさせることにより、第1の配線と第2の配線との接続を完全に分離できるので、ヒューズ切断前後において大きな抵抗変化を得ることができる。
[第3実施形態]
本発明の第3実施形態によるヒューズ素子及びその切断方法について図9及び図10を用いて説明する。なお、図1乃至図8に示す第1及び第2実施形態によるヒューズ素子及びその切断方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図9は本実施形態によるヒューズ素の構造を示す平面図、図10は本実施形態によるヒューズ素子の構造を示す概略断面図である。
シリコン基板10の主表面には、活性領域を画定する素子分離膜12が形成されている。素子分離膜12上には、ポリシリコン膜24と金属シリサイド膜26とが積層されてなるポリサイド構造の配線部14が形成されている。配線部14の一端部(図面右側)の幅は、他端部(図面左側)の幅よりも広くなっている。配線部14が形成されたシリコン基板10上には、層間絶縁膜16が形成されている。層間絶縁膜16には、配線部14の両端部に接続されたコンタクトプラグ20a,20bが埋め込まれている。配線部14の前記一端部側には、前記他端部側よりも多くのコンタクトプラグ20bが形成されている。こうして、コンタクトプラグ20b、配線部14及びコンタクトプラグ20aが直列接続されてなるヒューズ素子が構成されている。
コンタクトプラグ20a,20bが埋め込まれた層間絶縁膜16上には、コンタクトプラグ20aを介して配線部14の一端に接続されたメタル配線22aと、コンタクトプラグ20bを介して配線部14の他端に接続されたメタル配線22bとが形成されている。
このように、本実施形態によるヒューズ素子は、配線部14の陽極側に対応する前記一端部(図面右側)の幅が、配線部14の陰極側に対応する前記他端部(図面左側)の幅よりも広くなっており、配線部14に接続するコンタクトプラグ20bの数が配線部14に接続するコンタクトプラグ20aの数よりも多くなっていることに特徴がある。
このようにしてヒューズ素子を構成することにより、陽極側における配線部14とメタル配線22bとの間のコンタクト面積が増加して接続抵抗が低減され、温度上昇を抑制することができる。
すなわち、陽極側のコンタクト数を陰極側のコンタクト数の2倍以上にすることで、陽極側にあるコンタクトの抵抗は1/2以下になる。発熱量は電流値をI、抵抗をRとして、I×Rと表されるので、コンタクトを2倍にすれば発熱量は1/2となり、陽極側でのメタル移動を防ぐことができる。コンタクト数を増加する代わりに、プラグ20bの面積を増加することにより、配線部14とコンタクトプラグ20bとの間のコンタクト面積を増やすようにしてもよい。また、陽極側のヒューズ14の幅を2倍以上にすることによっても、陽極側での発熱量を1/2にすることができる。
したがって、陽極側のコンタクトプラグ20bを構成するタングステンがメタル配線22b方向へ移動して周辺の素子等へ流入し、その特性を劣化する等の不具合が生じることを防止することができる。
このように、本実施形態によれば、陽極側の配線部の幅を陰極側の配線部の幅よりも広くするとともに、配線部に接続する陽極側のコンタクト面積を陰極側のコンタクト面積よりも広くするので、陽極側における配線部の放熱効率を高めることができる。これにより、陽極側のコンタクトプラグから金属材料が周辺素子等へ流入して特性劣化をもたらすことを防止することができる。
[第4実施形態]
本発明の第4実施形態によるヒューズ素子及びその切断方法について図11及び図12を用いて説明する。なお、図1乃至図10に示す第1乃至第3実施形態によるヒューズ素子及びその切断方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図11は本実施形態によるヒューズ素子の構造を示す平面図、図12は本実施形態によるヒューズ素子の構造を示す概略断面図である。
シリコン基板10の主表面には、活性領域12aを画定する素子分離膜12が形成されている。素子分離膜12上には、ポリシリコン膜24と金属シリサイド膜26とが積層されてなるポリサイド構造の配線部14が形成されている。配線部14は、その一端部(図面右側)が絶縁膜28を介してシリコン基板10の活性領域12a上に形成されており、他端部(図面左側)が素子分離膜12上に形成されている。配線部14が形成されたシリコン基板10上には、層間絶縁膜16が形成されている。層間絶縁膜16には、配線部14の両端部に接続されたコンタクトプラグ20a,20bが埋め込まれている。こうして、コンタクトプラグ20b、配線部14及びコンタクトプラグ20aが直列接続されてなるヒューズ素子が構成されている。
コンタクトプラグ20a,20bが埋め込まれた層間絶縁膜16上には、コンタクトプラグ20aを介して配線部14の前記他端部に接続されたメタル配線22aと、コンタクトプラグ20bを介して配線部14の前記一端部に接続されたメタル配線22bとが形成されている。
このように、本実施形態によるヒューズ素子は、配線部14の陽極側に対応する一端部が活性領域12a上に延在していることに特徴がある。
活性領域12a上に延在する配線部14は、トランジスタのゲート絶縁膜と同時に形成された薄い絶縁膜28を介してシリコン基板10上に形成される。このため、活性領域12a上に配線部14を形成することにより、素子分離膜12上に配線部14を形成する場合と比較して、配線部14で生じた熱をシリコン基板10方向へ容易に逃がすことができる。
したがって、このようにしてヒューズ素子を構成することにより、配線部14の陽極側における放熱効率を高めることができ、温度上昇を抑制することができる。これにより、陽極側のコンタクトプラグ20bを構成するタングステンがメタル配線22b方向へ移動して周辺の素子等へ流入し、その特性を劣化する等の不具合が生じることを防止することができる。
なお、配線部14が延在する活性領域の面積は、ヒューズ切断時に配線部14で発熱した熱が広がる程度に大きいことが望ましい。一例としては配線部14の幅0.30μmに対して活性領域12aの幅を0.50μmとする。また、陰極側の温度上昇を妨げないように、活性領域12aは、配線部14の中間よりも陽極側に位置させることが望ましい。
このように、本実施形態によれば、陽極側の配線部を活性領域上に形成するので、陽極側の放熱効率を高めることができる。これにより、陽極側のコンタクトプラグから金属材料が周辺素子等へ流入して特性劣化をもたらすことを防止することができる。
[第5実施形態]
本発明の第5実施形態によるヒューズ素子及びその切断方法について図13を用いて説明する。なお、図1乃至図12に示す第1乃至第4実施形態によるヒューズ素子及びその切断方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図13は本実施形態によるヒューズ素子の構造を示す平面図である。
本実施形態によるヒューズ素子は、メタル配線22の平面的な形状が異なるほかは、図7及び図8に示す第2実施形態によるヒューズ素子と同様である。すなわち、本実施形態によるヒューズ素子は、配線部14の陽極側に接続されたメタル配線22bの幅が、陰極側に接続されたメタル配線22aの幅よりも大きくなっていることに特徴がある。
このようにしてヒューズ素子を構成することにより、配線部14の陽極側における放熱効率を高めることができ、温度上昇を抑制することができる。これにより、陽極側のコンタクトプラグ20bを構成するタングステンがメタル配線22b方向へ移動して周辺の素子等へ流入し、その特性を劣化する等の不具合が生じることを防止することができる。
陰極側のメタル配線22aの幅は、ヒューズ切断時の電流で溶断しないように、コンタクト幅の2倍程度であることが望ましい。但し、太すぎるとコンタクトでの発熱がメタル配線22aを伝わって逃げてしまうため、5倍以下にすることが望ましい。一方、陽極側のメタル配線22bの幅は、陽極でのメタル移動を防ぐために、陰極側のメタル配線22aの幅の2倍以上の幅とすることが望ましい。
このように、本実施形態によれば、陽極側のメタル配線の幅を陰極側のメタル配線の幅よりも広くするので、陽極側における配線部の放熱効率を高めることができる。これにより、陽極側のコンタクトプラグから金属材料が周辺素子等へ流入して特性劣化をもたらすことを防止することができる。
[第6実施形態]
本発明の第6実施形態によるヒューズ素子及びその切断方法について図14及び図15を用いて説明する。なお、図1乃至図13に示す第1乃至第5実施形態によるヒューズ素子及びその切断方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図14は本実施形態によるヒューズ素子の構造を示す平面図、図15は本実施形態によるヒューズ素子の構造を示す概略断面図である。
シリコン基板10の主表面には、活性領域12aを画定する素子分離膜12が形成されている。活性領域12aはヒューズ素子の一部をなすものであり、図14に示すように、一方向に長い矩形状の平面形状を有している。なお、本願明細書では、ヒューズ素子の一部を構成する活性領域12aの部分を「配線部」と表現することもある。
素子分離膜12が形成されたシリコン基板10上には、層間絶縁膜16が形成されている。層間絶縁膜16には、活性領域12aの端部に接続されたコンタクトプラグ20a,20bが埋め込まれている。こうして、コンタクトプラグ20b(第1のコンタクト部)、活性領域12a(配線部)及びコンタクトプラグ20a(第2のコンタクト部)が直列接続されてなるヒューズ素子が構成されている。
コンタクトプラグ20a,20bが埋め込まれた層間絶縁膜16上には、コンタクトプラグ20aを介して活性領域12aの一端に接続されたメタル配線22aと、コンタクトプラグ20bを介して活性領域12aの他端に接続されたメタル配線22bとが形成されている。
このように、本実施形態のヒューズ素子は、活性領域12aよりなる配線部と、配線部の一端側に接続されたコンタクトプラグ20b(第1のコンタクト部)と、配線部の他端部に接続されたコンタクトプラグ20a(第2のコンタクト部)とを有することに主たる特徴がある。
シリコン基板10を介した電流経路を有するヒューズ素子の場合にも、第1実施形態の場合と同様、所定値以上の電流密度で電流を流すことにより、コンタクトプラグ20aからシリコン基板10中へのタングステンのマイグレーションが生じる。したがって、このようなタングステンのマイグレーションにより陰極側のコンタクトプラグ20aは断線状態となり、メタル配線22aとメタル配線22bとの間の電気的接続を切断することができる。
このように、本実施形態によれば、活性領域のシリコン層よりなる配線部と、配線部の一端側に接続された第1のコンタクト部(コンタクトプラグ20b)と、配線部の他端側に接続され金属材料を含む第2のコンタクト部(コンタクトプラグ20a)とからなるヒューズ素子を構成し、第1のコンタクト部側から第2のコンタクト部側へ電流を流して第2のコンタクト部の金属材料をシリコン層中にマイグレーションさせることによりヒューズ素子を切断するので、ヒューズ切断の際に周辺素子に与えるダメージを大幅に抑制することができる。これにより、ヒューズ回路を大きくすることなく層間絶縁膜のクラックを防止できる。また、コンタクト部の金属材料をマイグレーションさせることにより、第1の配線と第2の配線との接続を完全に分離できるので、ヒューズ切断前後において大きな抵抗変化を得ることができる。
[第7実施形態]
本発明の第7実施形態によるヒューズ素子及びその切断方法について図16を用いて説明する。なお、図1乃至図15に示す第1乃至第6実施形態によるヒューズ素子及びその切断方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
図16は本実施形態によるヒューズ素子の構造を示す概略断面である。
本実施形態によるヒューズ素子は、基板としてSOI基板40を用いているほかは、第6実施形態によるヒューズ素子と同様である。
SOI基板40は、その表面に、埋め込み絶縁層42と、埋め込み絶縁層42上に形成されたSOI層44とを有している。SOI層44には、下面において埋め込み絶縁層42に接続された素子分離膜12が埋め込まれている。素子分離膜12により画定された活性領域12aには、第実施形態と同様のヒューズ素子が形成されている。
SOI基板40を用いてこのようにヒューズ素子を構成することにより、ヒューズ素子の電流経路となる活性領域12aは、素子分離膜12及び埋め込み絶縁層42によって完全に囲まれる。したがって、ヒューズ切断の際にコンタクトプラグ20aからメタルが活性領域12a内に流入しても、そのメタルをヒューズ領域内に留めることができる。これにより、メタルが周辺の素子まで達して特性劣化をもたらすことを防止することができる。
本実施形態によるヒューズ素子の構造は、特にコンタクトメタルとしてシリコン中の拡散係数が高い材料、例えば銅を用いるような場合に極めて有効である。
このように、本実施形態によれば、ヒューズ素子をSOI基板上に形成するので、第1の配線を活性領域のシリコン層に形成する場合であっても、シリコン層内に流入した金属材料が周辺素子まで達して特性劣化をもたらすことを防止することができる。
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記第2乃至5実施形態では、配線部14をポリシリコン膜と金属シリサイド膜とが積層されたポリサイド構造としたが、第1実施形態のようなポリシリコン単層の配線部14を用いてもよい。
また、上記第3実施形態では、第2実施形態のヒューズ素子において配線部14の陽極側に接続されるコンタクトプラグ20bの数を陰極側に接続されるコンタクトプラグ20aの数よりも多くしたが、第4乃至第7実施形態のヒューズ素子において配線部14又は活性領域12aの陽極側に接続されるコンタクトプラグ20bの数を陰極側に接続されるコンタクトプラグ20aの数よりも多くするようにしてもよい。これにより、陽極側の放熱効率を更に高めることができる。
また、上記第4実施形態では、第2実施形態のヒューズ素子において配線部14の陽極側の一部分を活性領域12a上に形成したが、第5実施形態のヒューズ素子において配線部14の陽極側の一部分を活性領域12a上に形成するようにしてもよい。これにより、陽極側の放熱効率を更に高めることができる。
また、上記第5実施形態では、第2実施形態のヒューズ素子において陽極側のメタル配線22bの幅を陰極側のメタル配線22aの幅よりも広くしたが、第6及び第7実施形態のヒューズ素子において陽極側のメタル配線22bの幅を陰極側のメタル配線22aの幅よりも広くしてもよい。これにより、陽極側の放熱効率を更に高めることができる。
また、上記第1乃至第7実施形態では、コンタクトプラグ20a,20bは層間絶縁膜16に埋め込まれたタングステンプラグとしたが、銅等の他の配線材料からなるコンタクトプラグにより構成してもよい。また、コンタクトプラグ20a,20bは、メタル配線22a,22bと一体形成された配線層のビア部であってもよい。コンタクトプラグは、電流を流すことによりマイグレーションするメタル材料、例えばタングステン、銅、アルミ等を含む導電性材料により構成すればよい。
また、上記第6及び第7実施形態では、活性領域12aによりヒューズ素子の配線部の一部を構成したが活性領域12a上に金属シリサイド膜を形成し、第2実施形態に記載のようにこの金属シリサイド膜を構成するメタル材料をマイグレーションしてヒューズ素子の抵抗値を変化させるようにしてもよい。
また、コンタクトプラグには、チタン(Ti)、窒化チタン(TiN)、タングステン、窒化タングステン(WN)、タンタル(Ta)、窒化タンタル(TaN)等のバリアメタルを設けるようにしてもよい。
以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。
(付記1) シリコン層を含む配線部と、
前記配線部の一端側に接続され、金属材料を含む第1のコンタクト部と、
前記配線部の他端側に接続され、金属材料を含む第2のコンタクト部と
を有することを特徴とするヒューズ素子。
(付記2) 付記1記載のヒューズ素子において、
前記配線部は、前記シリコン層上に形成された金属シリサイド層を更に有する
ことを特徴とするヒューズ素子。
(付記3) 付記1又は2記載のヒューズ素子において、
前記第1のコンタクト部との接続領域における前記配線部の幅は、前記第2のコンタクト部との接続領域における前記配線部の幅よりも広い
ことを特徴とするヒューズ素子。
(付記4) 付記1乃至3のいずれか1項に記載のヒューズ素子において、
前記配線部と前記第1のコンタクト部とのコンタクト面積は、前記配線部と前記第2のコンタクト部とのコンタクト面積よりも広い
ことを特徴とするヒューズ素子。
(付記5) 付記1乃至4のいずれか1項に記載のヒューズ素子において、
前記配線部と前記第1のコンタクト部との接続領域、及び前記配線部と前記第2のコンタクト部との接続領域は、素子分離膜上に形成されている
ことを特徴とするヒューズ素子。
(付記6) 付記1乃至4のいずれか1項に記載のヒューズ素子において、
前記配線部と前記第1のコンタクト部との接続領域は、活性領域上に形成されており、
前記配線部と前記第2のコンタクト部との接続領域は、素子分離膜上に形成されている
ことを特徴とするヒューズ素子。
(付記7) 付記1乃至6のいずれか1項に記載のヒューズ素子において、
前記第1のコンタクト部に接続された第1の配線の幅が、前記第2のコンタクト部に接続された第2の配線の幅よりも広い
ことを特徴とするヒューズ素子。
(付記8) 付記1乃至7のいずれか1項に記載のヒューズ素子において、
前記第1のコンタクト部に接続された第1の配線は、前記第2のコンタクト部に接続された第2の配線よりも厚い
ことを特徴とするヒューズ素子。
(付記9) 付記7又は8記載のヒューズ素子において、
前記第1の配線と前記第1のコンタクト部及び前記第2の配線と前記第2のコンタクト部は、一体的に形成されている
ことを特徴とするヒューズ素子。
(付記10) シリコン層を含む配線部と、前記配線部の一端側に接続され、金属材料を含む第1のコンタクト部と、前記配線部の他端側に接続され、金属材料を含む第2のコンタクト部とを有するヒューズ素子であって、
切断後には、前記第2のコンタクト部を構成する前記金属材料の少なくとも一部が前記配線層内に移動しており、前記配線部と前記第2のコンタクト部とが電気的に分離されている
ことを特徴とするヒューズ素子。
(付記11) シリコン層と前記シリコン層上に形成された金属シリサイド層とを含む配線部と、前記配線部の一端側に接続された第1のコンタクト部と、前記配線部の他端側に接続された第2のコンタクト部とを有するヒューズ素子であって、
切断後には、前記金属シリサイド層を構成する金属材料の少なくとも一部が前記第1のコンタクト部側へ移動しており、前記第2のコンタクト部が前記シリコン層に接している
ことを特徴とするヒューズ素子。
(付記12) シリコン層を含む配線部と、前記配線部の一端側に接続された第1のコンタクト部と、前記配線部の他端側に接続され、金属材料を含む第2のコンタクト部とを有するヒューズ素子の切断方法であって、
前記第1のコンタクト部から前記第2のコンタクト部へ前記配線部を介して電流を流し、前記第2のコンタクト部の前記金属材料を前記シリコン層中にマイグレーションさせることにより、前記配線部と前記第2のコンタク部との間の接続抵抗を変化させる
ことを特徴とするヒューズ素子の切断方法。
(付記13) シリコン層と前記シリコン層上に形成された金属シリサイド層とを有する配線部と、前記配線部の一端側に接続された第1のコンタクト部と、前記配線部の他端側に接続された第2のコンタクト部とを有するヒューズ素子の切断方法であって、
前記第1のコンタクト部から前記第2のコンタクト部へ前記配線部を介して電流を流し、前記金属シリサイド層を構成する金属材料を前記第1のコンタクト部側へマイグレーションさせることにより、前記配線部と前記第2のコンタク部との間の接続抵抗を変化させる
ことを特徴とするヒューズ素子の切断方法。
(付記14) 付記12又は13記載のヒューズの切断方法において、
前記コンタクト部における電流密度が5×10A・cm−2以上、5×10A・cm−2以下になるように、前記第1の配線から前記第2の配線へ流す電流値を設定する
ことを特徴とするヒューズの切断方法。
(付記15) 付記12乃至14のいずれか1項に記載のヒューズの切断方法において、
前記第1の配線から前記第2の配線へ流す電流を、5秒以下のパルス電流とする
ことを特徴とするヒューズの切断方法。
本発明の第1実施形態によるヒューズ素子の構造を示す平面図である。 本発明の第1実施形態によるヒューズ素子の構造を示す概略断面図である。 ヒューズ回路の一例を示す回路図である。 本発明の第1実施形態によるヒューズの切断方法を示す概略断面図である。 本発明の第1実施形態によるヒューズ素子の製造方法を示す工程断面図(その1)である。 本発明の第1実施形態によるヒューズ素子の製造方法を示す工程断面図(その2)である。 本発明の第2実施形態によるヒューズ素子の構造を示す概略断面図である。 本発明の第2実施形態による他のヒューズの切断方法を示す概略断面図である。 本発明の第3実施形態によるヒューズ素子の構造を示す平面図である。 本発明の第3実施形態によるヒューズ素子の構造を示す概略断面図である。 本発明の第4実施形態によるヒューズ素子の構造を示す平面図である。 本発明の第4実施形態によるヒューズ素子の構造を示す概略断面図である。 本発明の第5実施形態によるヒューズ素子の構造を示す平面図である。 本発明の第6実施形態によるヒューズ素子の構造を示す平面図である。 本発明の第6実施形態によるヒューズ素子の構造を示す概略断面図である。 本発明の第7実施形態によるヒューズ素子の構造を示す概略断面図である。
符号の説明
10…シリコン基板
12…素子分離膜
14…ヒューズ
16…層間絶縁膜
18…コンタクトホール
20…コンタクトプラグ
22…メタル配線
24…ポリシリコン膜
26…金属シリサイド膜
28…絶縁膜
30…ヒューズ素子
32,34…センス用トランジスタ
36…ヒューズ切断用トランジスタ
40…SOI基板
42…埋め込み絶縁膜
44…SOI層

Claims (2)

  1. シリコン層を含む配線部と、前記配線部の一端側に接続され、金属材料を含む第1のコンタクト部と、前記配線部の他端側に接続され、金属材料を含む第2のコンタクト部とを有するヒューズ素子であって、
    切断後には、前記第2のコンタクト部を構成する前記金属材料の少なくとも一部が前記配線層内に移動しており、前記配線部と前記第2のコンタクト部とが電気的に分離されている
    ことを特徴とするヒューズ素子。
  2. シリコン層を含む配線部と、前記配線部の一端側に接続された第1のコンタクト部と、前記配線部の他端側に接続され、金属材料を含む第2のコンタクト部とを有するヒューズ素子の切断方法であって、
    前記第1のコンタクト部から前記第2のコンタクト部へ前記配線部を介して電流を流し、前記第2のコンタクト部の前記金属材料を前記シリコン層中にマイグレーションさせることにより、前記配線部と前記第2のコンタク部との間の接続抵抗を変化させる
    ことを特徴とするヒューズ素子の切断方法。
JP2005255977A 2005-09-05 2005-09-05 ヒューズ素子及びその切断方法 Active JP4480649B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005255977A JP4480649B2 (ja) 2005-09-05 2005-09-05 ヒューズ素子及びその切断方法
US11/336,829 US20070090486A1 (en) 2005-09-05 2006-01-23 Fuse and method for disconnecting the fuse
TW095102824A TWI311808B (en) 2005-09-05 2006-01-25 Fuse and method for disconnecting the fuse
KR1020060012908A KR100808997B1 (ko) 2005-09-05 2006-02-10 퓨즈 소자 및 그 절단 방법
CNB2006100085170A CN100495697C (zh) 2005-09-05 2006-02-16 保险丝及断开保险丝的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005255977A JP4480649B2 (ja) 2005-09-05 2005-09-05 ヒューズ素子及びその切断方法

Publications (2)

Publication Number Publication Date
JP2007073576A JP2007073576A (ja) 2007-03-22
JP4480649B2 true JP4480649B2 (ja) 2010-06-16

Family

ID=37859009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005255977A Active JP4480649B2 (ja) 2005-09-05 2005-09-05 ヒューズ素子及びその切断方法

Country Status (5)

Country Link
US (1) US20070090486A1 (ja)
JP (1) JP4480649B2 (ja)
KR (1) KR100808997B1 (ja)
CN (1) CN100495697C (ja)
TW (1) TWI311808B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4861060B2 (ja) 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP5142565B2 (ja) 2007-03-20 2013-02-13 三洋電機株式会社 太陽電池の製造方法
US20080258255A1 (en) * 2007-04-23 2008-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Electromigration Aggravated Electrical Fuse Structure
KR101354585B1 (ko) * 2007-08-07 2014-01-22 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP4575407B2 (ja) 2007-08-08 2010-11-04 株式会社東芝 記憶装置
KR101219437B1 (ko) 2007-09-03 2013-01-11 삼성전자주식회사 전기적 퓨즈 소자
WO2009104343A1 (ja) * 2008-02-21 2009-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US7642176B2 (en) * 2008-04-21 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method
US9263384B2 (en) * 2008-05-13 2016-02-16 Infineon Technologies Ag Programmable devices and methods of manufacture thereof
JP5430879B2 (ja) * 2008-06-03 2014-03-05 ルネサスエレクトロニクス株式会社 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
US8003474B2 (en) * 2008-08-15 2011-08-23 International Business Machines Corporation Electrically programmable fuse and fabrication method
US8294239B2 (en) * 2008-09-25 2012-10-23 Freescale Semiconductor, Inc. Effective eFuse structure
JP5638188B2 (ja) * 2008-10-17 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
US20100117190A1 (en) * 2008-11-13 2010-05-13 Harry Chuang Fuse structure for intergrated circuit devices
JP5518322B2 (ja) * 2008-12-02 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
CN101752344B (zh) * 2008-12-08 2012-11-21 联华电子股份有限公司 接触插塞电熔丝结构及制造接触插塞电熔丝装置的方法
US20110074538A1 (en) * 2009-09-25 2011-03-31 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
US8344428B2 (en) * 2009-11-30 2013-01-01 International Business Machines Corporation Nanopillar E-fuse structure and process
JP5581520B2 (ja) 2010-04-08 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8896088B2 (en) * 2011-04-27 2014-11-25 International Business Machines Corporation Reliable electrical fuse with localized programming
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
JP5853720B2 (ja) 2012-01-20 2016-02-09 株式会社ソシオネクスト 電気ヒューズ
US8847350B2 (en) * 2012-08-30 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-via fuse
KR20150032609A (ko) 2013-09-16 2015-03-27 삼성전자주식회사 퓨즈 구조물 및 그 블로잉 방법
CN105097772A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及电子装置
KR20160009514A (ko) * 2014-07-15 2016-01-26 황보연 캐릭터 아이덴티티 거래 중개 장치 및 그 방법
JP2017045839A (ja) 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6780349B2 (ja) * 2016-07-29 2020-11-04 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2018055742A (ja) * 2016-09-28 2018-04-05 エイブリック株式会社 不揮発性半導体記憶装置
JP7266467B2 (ja) * 2019-06-14 2023-04-28 ローム株式会社 ヒューズ素子、半導体装置、およびヒューズ素子の製造方法
CN113410209B (zh) * 2021-06-09 2023-07-18 合肥中感微电子有限公司 一种修调电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123759A (ja) * 1982-01-18 1983-07-23 Fujitsu Ltd 半導体記憶装置
JPH10199712A (ja) * 1996-12-27 1998-07-31 Vlsi Technol Inc 二層型プログラマブル抵抗器
JP2003163269A (ja) * 2001-09-13 2003-06-06 Texas Instruments Inc 低電圧ヒューズ素子として使用される矩形コンタクト
US20050189613A1 (en) * 2004-02-27 2005-09-01 Nobuaki Otsuka Semiconductor device as electrically programmable fuse element and method of programming the same
JP2006013338A (ja) * 2004-06-29 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3474530A (en) * 1967-02-03 1969-10-28 Ibm Mass production of electronic devices
US3675090A (en) * 1968-11-04 1972-07-04 Energy Conversion Devices Inc Film deposited semiconductor devices
US3717852A (en) * 1971-09-17 1973-02-20 Ibm Electronically rewritable read-only memory using via connections
US4471376A (en) * 1981-01-14 1984-09-11 Harris Corporation Amorphous devices and interconnect system and method of fabrication
US4420766A (en) * 1981-02-09 1983-12-13 Harris Corporation Reversibly programmable polycrystalline silicon memory element
JPS60201598A (ja) * 1984-03-23 1985-10-12 Fujitsu Ltd 半導体集積回路
US4606781A (en) * 1984-10-18 1986-08-19 Motorola, Inc. Method for resistor trimming by metal migration
JPS6477141A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Semiconductor device
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US6828652B2 (en) * 2002-05-07 2004-12-07 Infineon Technologies Ag Fuse structure for semiconductor device
DE10260818B4 (de) * 2002-12-23 2015-07-23 Infineon Technologies Ag Verfahren zum Einstellen eines Wiederstands in einer integrierten Schaltung und Schaltungsaufbau
KR20050072167A (ko) * 2004-01-02 2005-07-11 삼성전자주식회사 퓨즈 보호장치 및 퓨즈의 제조방법
US7298639B2 (en) * 2005-05-04 2007-11-20 International Business Machines Corporation Reprogrammable electrical fuse

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123759A (ja) * 1982-01-18 1983-07-23 Fujitsu Ltd 半導体記憶装置
JPH10199712A (ja) * 1996-12-27 1998-07-31 Vlsi Technol Inc 二層型プログラマブル抵抗器
JP2003163269A (ja) * 2001-09-13 2003-06-06 Texas Instruments Inc 低電圧ヒューズ素子として使用される矩形コンタクト
US20050189613A1 (en) * 2004-02-27 2005-09-01 Nobuaki Otsuka Semiconductor device as electrically programmable fuse element and method of programming the same
JP2006013338A (ja) * 2004-06-29 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN100495697C (zh) 2009-06-03
KR20070025917A (ko) 2007-03-08
US20070090486A1 (en) 2007-04-26
TW200713558A (en) 2007-04-01
TWI311808B (en) 2009-07-01
KR100808997B1 (ko) 2008-03-05
CN1929125A (zh) 2007-03-14
JP2007073576A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
JP4480649B2 (ja) ヒューズ素子及びその切断方法
US8035191B2 (en) Contact efuse structure
JP3256603B2 (ja) 半導体装置及びその製造方法
US8952487B2 (en) Electronic circuit arrangement
JP3095811B2 (ja) 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法
US7732892B2 (en) Fuse structures and integrated circuit devices
CN1992255B (zh) 半导体结构、电熔线及其形成方法
US7960809B2 (en) eFuse with partial SiGe layer and design structure therefor
JPH06302775A (ja) 半導体装置及びその製造方法
WO2006107384A1 (en) Antifuse element and electrically redundant antifuse array for controlled rupture location
JP2002043432A (ja) 半導体装置およびその製造方法
US7888772B2 (en) Electronic fuse having heat spreading structure
KR20090105420A (ko) 멀티 레벨 안티 퓨즈 및 그 동작 방법
TWI453898B (zh) 接觸插塞電熔絲結構、製造包含其之接觸插塞電熔絲裝置之方法、及製造包含其之唯讀記憶體之方法
JP5696620B2 (ja) ヒューズ、半導体装置、半導体装置の製造方法
JP2003115537A (ja) アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法
US20030109125A1 (en) Fuse structure for a semiconductor device and manufacturing method thereof
US8164156B2 (en) Fuse structure for high integrated semiconductor device
TWI817546B (zh) 半導體備用單元的啟動方法
JP7266467B2 (ja) ヒューズ素子、半導体装置、およびヒューズ素子の製造方法
US9196527B2 (en) Fuse structure for high integrated semiconductor device
CN110556380B (zh) 熔丝单元、熔丝位单元结构及其制造方法
TWI441225B (zh) 電熔絲結構
KR100954417B1 (ko) 반도체 소자의 퓨즈 형성 방법
CN116093067A (zh) 熔丝结构、形成方法及可编程存储器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350