JP4466798B2 - 直流−直流変換器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、直流−直流変換器に関する。
【０００２】
【従来の技術】
インバータ回路と整流回路との組み合せによって構成した直流−直流変換器即ちＤＣ−ＤＣコンバータは、充電器、コンピュータ用電源等として広く使用されている。
【０００３】
【発明が解決しようとする課題】
ところで、従来の典型的なＤＣ−ＤＣコンバータの整流回路はダイオード整流回路であるので、負荷の電力を電源側に回生することができないという欠点を有する。ＤＣ−ＤＣコンバータの別の形式の整流回路として同期整流回路がある。この同期整流回路では、整流回路のダイオードの電圧降下を低減するためにダイオードに並列にスイッチ素子を接続し、ダイオードの導通期間にスイッチ素子をオン制御する。しかし、同期整流回路のスイッチ素子を制御するための回路が複雑になった。
また、インバータ回路のスイッチ素子及び同期整流回路のスイッチ素子の零電圧スイッチング即ちＺＶＳを可能にする制御回路を簡単に構成することができなかった。
また、リップルの少ない直流出力電圧を得ることが困難であった。
また、整流回路で発生するノイズ又はサージ電圧が問題になった。
また、直流―交流変換回路のスイッチ素子の制御パルスを形成するための回路の簡略化が要求されている。
【０００４】
そこで、本発明の目的は、電力回生可能な直流−直流変換器を提供することにある。
本発明の別な目的は、スイッチの零電圧スイッチング即ちＺＶＳが可能な直流−直流変換器を提供することにある。
本発明の更に別な目的は、インバータ回路のトランスの電位の安定化を容易に図ることができる直流−直流変換器を提供することにある。
本発明の更に別な目的は、リップル成分を低減することができる直流−直流変換器を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、直流電力を供給するための第１及び第２の直流電源端子と、前記第１及び第２の直流電源端子間に接続された第１及び第２のスイッチの直列回路と、前記第１及び第２の直流電源端子間に接続された第３及び第４のスイッチの直列回路と、前記第１及び第２のスイッチの相互接続点と前記第３及び第４のスイッチの相互接続点との間に接続されたトランスの１次巻線と、前記１次巻線に電磁結合された前記トランスの２次巻線と、前記２次巻線に接続された少なくとも第５及び第６のスイッチを有する同期整流回路と、前記同期整流回路と直流出力端子との間に接続された平滑回路と、前記第１、第２、第３、第４、第５及び第６のスイッチのオン，オフ制御信号を形成する制御回路と、を有する直流−直流変換器であって、前記制御回路が、鋸波を発生する鋸波発生器と、前記鋸波の最低値から最高値までの振幅値（Ｖｐ）を示す信号を発生する振幅値発生手段と、前記鋸波の最低値と最高値との中間値（Ｖｃｔ）を示す信号を発生する中間値発生手段と、前記第１．第２．第３及び第４のスイッチを制御するためのパルスの幅を指令するためのものであって、前記鋸波の最低値と前記中間値（Ｖｃｔ）との間の値から成る第１のパルス幅指令値（Ｖ１）を発生するパルス幅指令値発生手段と、前記最高値（Ｖｐ）から前記第１のパルス幅指令値（Ｖ１）を減算して第２のパルス幅指令値（Ｖ２）を出力する減算手段と、前記第１のパルス幅指令値（Ｖ１）と前記鋸波とを比較して前記第１のスイッチの制御パルスを形成し且つ前記第２のスイッチを前記第１のスイッチのオフ期間の少なくとも一部においてオンに制御するための制御パルスを形成する第１のパルス形成手段と、前記第２のパルス幅指令値（Ｖ２）と前記鋸波とを比較して前記第３のスイッチの制御パルスを形成し且つ前記第４のスイッチを前記第３のスイッチのオフ期間少なくとも一部においてオンに制御するための制御パルスを形成する第２のパルス形成手段と、前記中間値（Ｖｃｔ）と前記前記鋸波とを比較して前記第５のスイッチの制御パルスを形成し且つ前記第６のスイッチを少なくとも前記第５のスイッチのオフ期間の一部においてオンに制御するための制御パルスを形成する第３のパルス形成手段とを備えていることを特徴とする直流−直流変換器に係わるものである。
【０００６】
なお、請求項２に示すように同期整流回路を有する直流―直流変換器を構成することができる。
また、請求項３に示すように、第１〜第４のダイオード及び第１〜第４のコンデンサを第１〜第４のスイッチに並列に接続することが望ましい。
また、請求項４に示すように、トランスの２次巻線にセンタタップを設け、同期整流回路を第５及び第６のスイッチで構成することができる。
また、請求項５に示すように、第５及び第６のスイッチに並列に第５及び第６のダイオードを接続することが望ましい。
また、請求項６に示すように、同期整流回路を第５〜第８のスイッチのブリッジ回路で形成することができる。
また、請求項７に示すように、第５〜第８のスイッチに並列に第５〜第８のダイオードを接続することが望ましい。
また、請求項８に示すように、平滑回路をリアクトルとコンデンサとから成るチョ−クインプット型に形成することが望ましい。
また、請求項９に示すようにクランプ回路を設けることが望ましい。
【０００７】
【発明の効果】
各請求項の発明によれば、第１〜第４のスイッチの制御パルスを容易に形成することができる。
また、各請求項の発明によれば、鋸波の中間値に基づいて第５及び第６のスイッチ又は第５〜第８のスイッチの制御信号を形成し、中間値と最低値との間に設定された第１及び第２のパルス幅指令値によって第１及び第２のスイッチの制御信号を形成し、中間値と最高値との間に設定された第２又は第１のパルス幅指令値によって第３及び第４のスイッチの制御信号を形成する。従って、第１〜第６のスイッチ又は第１〜第８のスイッチの制御信号を中間値と第１及び第２のパルス指令値と鋸波とを使用して容易且つ低コストに形成することができる。更に詳細には、例えば第１及び第２のスイッチを３相変換回路（３相インバータ又はコンバータ）の第１相のスイッチ回路、第３及び第４のスイッチを３相変換回路の第２相のスイッチ回路、第５及び第６のスイッチ又は第５〜第８のスイッチを３相変換回路の第３相のスイッチ回路と同様に取り扱って、３相変換回路の３相のスイッチ制御信号形成回路の一部を変形したものによって本発明の第１〜第６のスイッチ又は第１〜第８のスイッチの制御信号を形成することが可能になり、制御回路のコストの低減を図ることができる。
請求項３の発明によれば、第１〜第４のコンデンサによる部分共振によって第１〜第４のスイッチの零電圧スイッチング即ちＺＶＳが可能になり、第１〜第４のスイッチング損失を低減することができる。
請求項５及び７の発明によれば、第５及び第６のスイッチ、又は第５〜第８のスイッチがオフになった後に第５及び第６のダイオード又は第５〜第８のダイオードを介して電流を流すことができ、平滑性の良い出力電圧を得ることができる。
請求項８によれば、リアクトルによって電流の連続性が良くなり、平滑性の良い出力電圧を得ることができる。
請求項９によれば、同期整流回路のスイッチとダイオードとのいずれか一方又は両方によって発生するノイズ又は過電圧を抑制することができる。
【０００８】
【実施形態及び実施例】
次に、図１〜図８を参照して本発明の実施形態及び実施例を説明する。
【０００９】
【第１の実施例】
本発明の第１の実施例に従う直流−直流変換器即ちＤＣ−ＤＣコンバータは図１に示すように、整流回路、コンバータ回路又は電池等から成る直流電源１に接続される第１及び第２の直流電源端子１ａ、１ｂを有する。第１及び第２の直流電源端子１ａ、１ｂ間には入力コンデンサＣin及びブリッジ型変換回路が接続されている。ブリッジ型変換回路は、第１及び第２の直流電源端子１ａ、１ｂ間に接続された第１及び第２のスイッチＱ1 、Ｑ2 の直列回路と、第３及び第４のスイッチＱ3 、Ｑ4 の直列回路とを有する。第１、第２、第３及び第４のスイッチＱ1 ，Ｑ2 、Ｑ3 、Ｑ4 は電界効果トランジスタ（ＦＥＴ）から成る半導体スイッチである。第１、第２、第３及び第４のスイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 にそれぞれ並列に第１、第２、第３及び第４のダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 が接続されている。第１〜第４のダイオードＤ1 〜Ｄ4 は電源１の電圧によって逆バイアスされる方向性を有している。これ等のダイオードＤ1 〜Ｄ4 は第１〜第４のスイッチＱ1 〜Ｑ4 と同一の半導体基体に設けた内蔵ダイオードとすることができる。第１〜第４のスイッチＱ1 〜Ｑ4 の零電圧スイッチング即ちＺＶＳを可能にするために、第１〜第４のスイッチＱ1 〜Ｑ4 にそれぞれ並列に第１、第２、第３及び第４のコンデンサＣ1 、Ｃ2 、Ｃ3 、Ｃ4 が接続されている。なお、第１〜第４のコンデンサＣ1 〜Ｃ4 を第１〜第４のスイッチＱ1 〜Ｑ4 の寄生容量とすることもできる。従って、本願での第１〜第４のコンデンサＣ1 〜Ｃ4 は個別コンデンサ又は寄生容量を意味するものとする。
【００１０】
第１〜第４のスイッチＱ1〜Ｑ4から成る直流―交流変換回路の出力回路又は負荷回路としてのトランスＴは１次巻線Ｎ1 と２次巻線Ｎ2 とを有する。１次巻線Ｎ1 は、第１及び第２のスイッチＱ1 、Ｑ2 の相互接続点と第３及び第４のスイッチＱ3 、Ｑ4 の相互接続点との間に接続されている。２次巻線Ｎ2 はセンタタップＰo を有し、第１の部分Ｎ2aと第２の部分Ｎ2bに分割されている。
【００１１】
２次巻線Ｎ2 と第１及び第２の直流出力端子２ａ、２ｂとの間には、同期整流回路３と平滑回路４とが接続されている。同期整流回路３は半導体スイッチ素子としてのＦＥＴから成る第５及び第６のスイッチＱ5 、Ｑ6 と、第５及び第６のダイオードＤ5 、Ｄ6 とから成る。第５のスイッチＱ5 は２次巻線Ｎ2 の一方の端子Ｐ1 と平滑回路４の一方の入力端子としての一方の入力ライン６ａとの間に接続され、第６のスイッチＱ6は２次巻線Ｎ2 の他方の端子Ｐ2 と平滑回路４の一方の入力端子としての一方の入力ライン６ａとの間に接続されている。２次巻線Ｎ2 のセンタタップＰo は平滑回路４の他方の入力ライン６ｂに接続されている。
第５及び第６のダイオードＤ5 、Ｄ6 は第５及び第６のスイッチＱ5 、Ｑ6 にそれぞれ並列に接続されている。第５及び第６のダイオードＤ5 、Ｄ6 は平滑用コンデンサＣo の電圧で逆バイアスされる方向性を有する。なお、第５及び第６のダイオードＤ5 、Ｄ6 を第５及び第６のスイッチＱ5 、Ｑ6 と同一の半導体基体に設けた内蔵ダイオードとすることができる。第５及び第６のスイッチＱ5 、Ｑ6 は絶縁ゲート型ｎチャネルＦＥＴであるので、正方向電流と逆方向電流との両方を流すことができる。
【００１２】
平滑回路４はリアクトルＬo とコンデンサＣo とから成るチョークインプット型平滑回路である。リアクトルＬo は平滑回路４の一方の入力ライン６ａとコンデンサＣo の一端との間に接続されている。コンデンサＣo は対の出力端子２ａ、２ｂ間に接続されている。なお、リアクトルＬo を平滑回路４の他方の入力ライン６ｂとコンデンサＣo の他端との間に接続することもできる。コンデンサＣo に接続された第１及び第２の直流出力端子２ａ、２ｂ間には負荷（図示せず）が接続される。
【００１３】
制御回路５は、第１〜第６のスイッチＱ1 〜Ｑ6 のゲート即ち制御端子に制御信号を送るものである。なお、制御回路５は第１〜第６のスイッチＱ1 〜Ｑ6 にそれぞれ接続されているが、図１では図示を簡略化するために上記接続が省略されている。この制御回路５は出力端子２ａ、２ｂ間の電圧を一定に制御するために、出力端子２ａ、２ｂにも接続されている。
【００１４】
図２は図１の制御回路５の詳細を示す。この制御回路５は、鋸波発生器１０、Ｖp 値発生器１１、０．５Ｖp 発生器１２、パルス幅指令値発生器１３、減算器１４、第１、第２及び第３のパルス形成回路１５、１６、１７、出力電圧検出回路１８、誤差増幅器１９及び基準電圧源２０を有する。なお、この制御回路５はテキサス社のＤＳＰであるＴＭＳ３２０Ｆ２４０に内蔵されているＰＷＭ発生器を使用して構成することができる。
【００１５】
鋸波発生器１０は、図３（Ａ）に示すように増加の速度と低下の速度とが同一の鋸波電圧（以下、鋸波と言う）Ｖt を同期Ｔａを有して繰返して発生する。この鋸波Ｖt の繰返し周波数は例えば２０〜１５０kHZ である。この実施例では鋸波Ｖt の最低値は零ボルトであり、最高値はＶp ボルトである。
【００１６】
増幅値発生手段としてのＶp 値発生器１１は、鋸波Ｖt の最高値Ｖp と最低値（０Ｖ）との差の値に相当する振幅値Ｖp を発生するものであり、例えばＶp を示す基準電圧源又はＶp を示すデータが格納されたメモリ手段で構成される。
【００１７】
中間値発生手段としての０．５Ｖp 発生器１２は、鋸波Ｖt の最低値（０Ｖ）と最高値（Ｖp ）との中間値Ｖctを示す値０．５Ｖp を発生するものであり、例えば０．５Ｖp を示す基準電圧源又はこれを示すデータが格納されたメモリ手段で構成される。
【００１８】
パルス幅指令値発生器１３は、第１〜第４のスイッチＱ1 〜Ｑ4 を制御するための制御パルスの幅の情報を含む第１のパルス幅指令値Ｖ1 を発生するものである。この実施例では、図３（Ａ）に示すように、第１のパルス幅指令値Ｖ1 は０〜０．５Ｖp の範囲内の値を有する。
【００１９】
減算器１４はＶp 発生器１１から与えられた鋸波Ｖt の振幅値Ｖp から第１のパルス幅指令値Ｖ1 を減算して第２のパルス幅指令値Ｖ2 を形成するものである。第２のパルス幅指令値Ｖ2 は、図３（Ａ）に示すように中間値Ｖct＝０．５Ｖp と最高値Ｖp との間の値を有する。
【００２０】
出力電圧を一定に制御するための第１のパルス幅指令値Ｖ1 を形成するために、電圧検出回路１８は、図１の出力端子２ａ、２ｂに接続されている。誤差増幅器１９は、電圧検出回路１８から得られた検出値と基準電圧源２０の基準電圧との差を示す信号を形成し、パルス幅指令値発生器１３に送る。パルス幅指令値発生器１３は誤差増幅器１９の出力に比例した第１のパルス幅指令値Ｖ1を電圧信号の形式で発生する。
【００２１】
第１のパルス形成回路１５は、第１の比較器２１と、第１及び第２のスイッチ制御信号Ｖg1、Ｖg2を形成するためのＶg1及びＶg2形成回路２２、２３とから成る。第１の比較器２１は鋸波Ｖt と第１のパルス幅指令値Ｖ1 とを比較して図３（Ｂ）に示す第１の比較出力Ｖa を２値信号の形式で出力する。Ｖg1形成回路２２は、第１のスイッチＱ1 の制御パルスを形成するものであって、第１の比較器２１の出力Ｖa の立上り時点ｔ12を時間Ｔd だけ遅延した時点ｔ13で低レベルから高レベルに転換し、第１の比較出力Ｖa の高レベルから低レベルへの転換時点ｔ14に同期して高レベルから低レベルになるパルスを図３（Ｅ）に示すように形成し、このパルスを第１の制御信号Ｖg1として第１のスイッチＱ1 の制御端子に送る。Ｖg2形成回路２３は、第２のスイッチＱ2 を第１のスイッチＱ1 のオフ期間にオンに制御するための制御信号Ｖg2を形成するためのものであって、図３（Ｆ）に示すように図３（Ａ）に示す第１の比較器２１の出力Ｖa の高レベルから低レベルへの転換時点ｔ1 から時間Ｔd だけ遅延したｔ2 時点で図３（Ｆ）に示すように低レベルから高レベルに立上り、第１の比較器２１の出力Ｖa の低レベルから高レベルへの立上り時点ｔ12で高レベルから低レベルに立下るパルスを形成し、これを第２の制御信号Ｖg2として第２のスイッチＱ2 の制御端子に送る。
【００２２】
第２のパルス形成回路１６は、第２の比較器２４と、第３及び第４の制御信号Ｖg3、Ｖg4を形成するためのＶg3及びＶg4形成回路２５、２６とから成る。第２の比較器２４は鋸波Ｖt と減算器１４の出力から成る第２のパルス幅指令値Ｖ2 とを比較して図３（Ｃ）に示す比較出力Ｖb を２値信号の形式で発生する。Ｖg3形成回路２５は、第３のスイッチＱ3 を制御するパルスを形成するものであって、第２の比較器２４の出力Ｖb の高レベルから低レベルへの転換時点ｔ5 から時間Ｔd だけ遅延した時点ｔ6 で低レベルから高レベルに立上り、その後第２の比較器２４の出力Ｖb の低レベルから高レベルへの転換時点ｔ8 にて高レベルから低レベルに転換するパルスを図３（Ｇ）に示すように形成し、これを第３の制御信号Ｖg3として第３のスイッチＱ3 の制御端子に送る。Ｖg4形成回路２６は、第４のスイッチＱ4 を制御するパルスを形成するものであって、第２の比較器２４の出力Ｖb の低レベルから高レベルへの立上り時点ｔ8 から時間Ｔd だけ遅延した時点ｔ9 で低レベルから高レベルに転換し、第２の比較器２４の出力Ｖb が高レベルから低レベルに転換する時点ｔ18で高レベルから低レベルに転換するパルスを図３（Ｈ）に示すように形成し、これを第４のスイッチＱ4 の制御端子に送る。
【００２３】
第３のパルス形成回路１７は、デュ−テイ比がほぼ５０％の第５及び第６のスイッチＱ５、Ｑ6の制御信号を形成するものであって、第３の比較器２７と第５及び第６の制御端子Ｖg5、Ｖg6を形成するためのＶg5、Ｖg6形成回路２８、２９とから成る。第３の比較器２７は鋸波Ｖt と０．５Ｖp 発生器１２の出力０．５Ｖp とを比較して図３（Ｄ）に示す２値の比較出力Ｖc を発生する。Ｖg5形成回路２８は第５のスイッチＱ5 を制御するパルスを形成するものであって、第３の比較器２７の出力Ｖc の低レベルから高レベルへの立上り時点ｔ10に同期して低レベルから高レベルに転換し、第３の比較器２７の出力Ｖc の高レベルから低レベルへの転換時点ｔ16から時間Ｔd だけ遅延した時点ｔ17で高レベルから低レベルに転換するパルスを図３（Ｉ）に示すように形成し、これを第５のスイッチＱ5 の制御端子に送る。Ｖg6形成回路２９は第６のスイッチＱ6 を第５のスイッチＱ5 のオフ期間にオンに制御するための第６の制御信号Ｖg6を形成するものであって、第３の比較器２７の出力Ｖc の高レベルから低レベルへの転換時点ｔ3 に同期して低レベルから高レベルに転換し、第３の比較器２７の出力Ｖc の低レベルから高レベルへの転換時点ｔ10から時間Ｔd だけ遅延した時点ｔ11で高レベルから低レベルに転換するパルスを図３（Ｊ）に示すように形成し、このパルスを第６の制御信号Ｖg6として第６のスイッチＱ6 の制御端子に送る。図３における各遅延時間Ｔd は第１〜第６のスイッチＱ1 〜Ｑ6 のターンオフ時にそれぞれの両端子間電圧即ちドレイン・ソース間電圧が零ボルトから電源電圧まで立上る所要時間にほぼ一致している。
【００２４】
次に、図１のＤＣ−ＤＣコンバータの動作を図３を参照して説明する。なお、電流経路は各部の参照符号のみで示すことにする。図３（Ｅ）（Ｈ）（Ｉ）に示すようにｔ1 時点の直前においては、第１、第４及び第５のスイッチＱ1 、Ｑ4 、Ｑ5 がオンである。従って、トランスＴの１次側では１ａ−Ｑ1 −Ｎ1 −Ｑ4 −１ｂの経路で図３（Ｋ）で点線で示す電流Ｉq1が流れ、２次側では、Ｎ2a−Ｑ5 −Ｌo −Ｃo の経路で図３（Ｎ）に示す電流Ｉq5が流れる。なお、この期間には、電源１の電圧Ｅ1 が１次巻線Ｎ1 に印加され、２次巻線Ｎ2 には１次巻線Ｎ1 との巻数比に応じた電圧が誘起し、コンデンサＣo 及び負荷に電力が供給される。
【００２５】
ｔ1 〜ｔ2 期間には、第４及び第５のスイッチＱ4 、Ｑ5 のオン制御が継続しているが、第１のスイッチＱ1 はｔ1 でターンオフ制御される。従って、１ａ−Ｃ1 −Ｎ1 −Ｑ4 −１ｂの経路で第１のコンデンサＣ1 の充電電流が流れ、第１のコンデンサＣ1 の電圧即ち第１のスイッチＱ1 の電圧Ｖq1が図３（Ｋ）に示すように傾斜を有して立上る。これにより第１のスイッチＱ1 のＺＶＳが達成され、このスイッチング損失が小さくなり且つノイズが抑制される。このｔ1 〜ｔ2 期間には、Ｃ2 −Ｎ1 −Ｑ4 の回路で第２のコンデンサＣ2 の放電電流が流れ、第２のスイッチＱ2 の電圧Ｖq2は図３（Ｌ）に示すように徐々に低下する。また、ｔ1 〜ｔ2 期間において、２次側には、Ｎ2a−Ｑ5 −Ｌo −Ｃo の経路で電流Ｉq5が図３（Ｎ）に示すように流れ続ける。
【００２６】
ｔ2 〜ｔ3 期間には、図３（Ｆ）（Ｈ）（Ｉ）に示すように第２、第４及び第５のスイッチＱ2 、Ｑ4 、Ｑ5 がオン制御され、残りのスイッチＱ1 、Ｑ3 、Ｑ6 はオフ制御される。従って、１次巻線Ｎ1 は第２及び第４のスイッチＱ2 、Ｑ4 で短絡されている。ｔ2 時点で第２のスイッチＱ2 をターンオン制御すると、ｔ2 時点で第２のスイッチＱ2 の電圧Ｖq2は零になっているので、ＺＶＳが達成される。このｔ2 〜ｔ3 期間には、Ｎ1 −Ｑ4 −Ｑ2 の経路で電流が流れる。この電流は図３（Ｌ）で点線で示す電流Ｉq2及び図３（Ｍ）に示す電流Ｉ1 である。２次側においては、リアクトルＬo の蓄積エネルギの放出によってＬo −Ｃo −Ｎ2a−Ｑ5 の経路で図３（Ｎ）に示す電流Ｉq5が流れる。なお、ｔ2 〜ｔ3 期間には、１次巻線Ｎ1 の電圧及び２次巻線Ｎ2a、Ｎ2bの電圧及び第５のスイッチＱ5 の電圧がそれぞれ実質的に零である。従って、この期間には第６のスイッチＱ6 の電圧も零である。
【００２７】
ｔ3 〜ｔ4 期間には、図３（Ｆ）（Ｈ）（Ｉ）（Ｊ）に示すように第２、第４、第５及び第６のスイッチＱ2 、Ｑ4 、Ｑ5 、Ｑ6 がオン制御され、この他のスイッチはオフ制御される。この結果、ｔ2 〜ｔ3 期間と同様にＮ1 −Ｑ4 −Ｑ2 の経路に図３（Ｍ）の電流Ｉ1 が流れる。ｔ3 時点で第６のスイッチＱ6 がターンオン制御されるが、この時点で第６のスイッチＱ6 の両端子間電圧は零であるので、ＺＶＳとなる。
【００２８】
ｔ4 〜ｔ5 区間では、図３（Ｆ）（Ｈ）（Ｊ）に示すように第２、第４、第６のスイッチＱ2 、Ｑ4 、Ｑ6 がオン制御される。ｔ4 時点で第５のスイッチＱ5 がターンオフ制御されるが、２次巻線Ｎ2 の電圧が零であり且つ第６のスイッチＱ6 の電圧も零であるので、第５のスイッチＱ5 はＺＶＳでターンオフされる。なお、第５のスイッチＱ5 がオフになってもＮ2a−Ｄ5 −Ｌo −Ｃo の経路で図３（Ｏ）の電流Ｉd5が流れる。
【００２９】
ｔ5 〜ｔ6 期間には、図３（Ｆ）（Ｊ）に示すように第２及び第６のスイッチＱ2 、Ｑ6 のみがオン制御され、この他のスイッチＱ1 、Ｑ3 、Ｑ4 、Ｑ5 はオフ制御される。これにより、Ｃ3 −１−Ｑ2 −Ｎ1 の経路で第３のコンデンサＣ3 の電荷が共振で放出され、この電圧が徐々に低下し、ｔ6 時点で零になる。他方、第４のコンデンサＣ4 は電源１の電圧Ｅ1 まで徐々に充電される。これにより、ｔ5 時点での第４のスイッチＱ4 のターンオフはＺＶＳになる。２次側においては、Ｎ2a−Ｄ5 −Ｌo −Ｃo の経路で電流Ｉd5が図３（Ｏ）に示すように流れる。
【００３０】
ｔ6 〜ｔ7 では、図３（Ｆ）（Ｇ）（Ｊ）に示すように第２、第３、第６のスイッチＱ2 、Ｑ3 、Ｑ6 がオン制御状態にあり、この他のスイッチはオフ制御状態にある。この期間にはＮ1 −Ｑ3 −１−Ｑ2 の経路で電流が流れる。ｔ6 時点で第３のスイッチＱ3 がターンオン制御されるが、ｔ6 時点でこの電圧が零になっているので、ＺＶＳが達成される。このｔ6 〜ｔ7 期間において２次側には、Ｌo −Ｃo −Ｎ2a−Ｄ5 の経路及びＬo −Ｃo −Ｎ2b−Ｑ6 の経路に電流が流れる。
【００３１】
ｔ7 〜ｔ8 期間には、ｔ6 〜ｔ7 期間と同様に図３（Ｆ）（Ｇ）（Ｊ）に示すように第２、第３、第６のスイッチＱ2 、Ｑ3 、Ｑ6 がオン制御状態にある。これにより、１−Ｑ3 −Ｎ1 −Ｑ2 の経路で１次巻線Ｎ1 に電源１の電圧Ｅ1 が印加され、ここに電流Ｉ1 が流れる。また、２次側において、Ｎ2b−Ｑ6 −Ｌo −Ｃo の経路でコンデンサＣo が充電される。
【００３２】
ｔ8 〜ｔ9 期間には、図３（Ｆ）（Ｊ）に示すように第２及び第６のスイッチＱ2 、Ｑ6 のみがオン制御される。ｔ8 で第３のスイッチＱ3 がターンオフ制御されると、第３のコンデンサＣ3 が電源電圧Ｅ1 に向って徐々に充電され、第３のスイッチＱ3 のＺＶＳが達成される。一方、ｔ8 〜ｔ9 期間において第４のコンデンサＣ4 の電圧は零に向って徐々に低下する。
【００３３】
ｔ9 〜ｔ10期間には、図３（Ｆ）（Ｈ）（Ｊ）に示すように第２、第４、第６のスイッチＱ2 、Ｑ4 、Ｑ6 のみがオン制御される。ｔ9 において第４のスイッチＱ4 がターンオン制御されるが、ｔ9 時点で第４のスイッチＱ4 及び第４のコンデンサＣ4 の電圧が零であるので、ＺＶＳが達成される。
【００３４】
ｔ10〜ｔ11期間では、図３（Ｆ）（Ｈ）（Ｉ）（Ｊ）に示すように第２、第４、第５、第６のスイッチＱ2 、Ｑ4 、Ｑ5 、Ｑ6 のみがオン制御される。ｔ10時点で第５のスイッチＱ5 をターンオン制御する時に２次巻線Ｎ2 の電圧が零であるので、第５のスイッチＱ5 の電圧も零であり、ＺＶＳが達成される。
【００３５】
ｔ11〜ｔ12期間には、図３（Ｆ）（Ｈ）（Ｉ）に示すように第２、第４及び第５のスイッチＱ2 、Ｑ4 、Ｑ5 のみがオン制御される。ｔ11時点での第６のスイッチＱ6 のターンオフはＺＶＳとなる。即ちｔ11時点で、２次巻線Ｎ2 の電圧は零であり、第６のスイッチＱ6 は第５のスイッチＱ5 で短絡されているので、第６のスイッチＱ6 の電圧は零であり、ＺＶＳになる。このｔ11〜ｔ12期間には、Ｌo −Ｃo −Ｎ2b−Ｄ6 の経路で図３（Ｑ）に示す電流Ｉd6が流れる。
【００３６】
ｔ12〜ｔ13期間には、図３（Ｈ）（Ｉ）に示すように第４及び第５のスイッチＱ4 、Ｑ5 のみがオン制御される。ｔ12時点で第２のスイッチＱ2 がターンオフ制御されると、第２のコンデンサＣ2 が徐々に充電され、第１のコンデンサＣ1 が徐々に放電されてｔ13時点で零になる。従って、ｔ12時点での第２のスイッチＱ2 のターンオフはＺＶＳになる。また、ｔ13時点の第１のスイッチＱ1 のターンオンもＺＶＳになる。
【００３７】
本実施例のＤＣ−ＤＣコンバータは次の効果を有する。
（１） ２次側に第５及び第６のスイッチＱ5 、Ｑ6 を設けることによって、軽負荷時においてもリアクトルＬo の電流の連続性を確保することが可能になり、リップルを低減することができる。
（２） 第５及び第６のスイッチＱ5 、Ｑ6 を介して出力端子２ａ、２ｂ側からトランスＴ側に回生電流を流すことが可能になる。即ち、負荷の電力を電源１に回生することができる。
（３） Ｖp 発生器１１、０．５Ｖp 発生器１２、パルス幅指令値発生器１３、減算器１４を設け、第１、第２及び第３の比較器２１、２４、２７による図３（Ａ）〜（Ｄ）に示す比較動作によって第１〜第６のスイッチＱ1 〜Ｑ6 の制御信号Ｖg1〜Ｖg6を形成するので、これ等の制御信号Ｖg1〜Ｖg6を簡単な回路によって形成することができる。
（４） 各スイッチＱ1 〜Ｑ6 のＺＶＳが可能であり、スイッチング損失を低減することができる。
（５） 第１、第２及び第３の比較器２１、２４、２７として、３相のスイッチング回路におけるゲート信号生成用の比較器を使用することが可能になり、部品の共通化によってコストの低減を図ることができる。
（６） 第１〜第４のスイッチＱ1 〜Ｑ4 はデッドタイムを除き、第１〜第４のスイッチＱ1 〜Ｑ4 のいずれかがオンしている。従って、トランスＴの１次巻線Ｎ1 の電圧を安定化することができる。即ち、従来のＤＣ−ＤＣコンバータでは、軽負荷時にＰＷＭのパルス幅が狭くなるために第１〜第４のスイッチＱ1 〜Ｑ4 の全てがオフになる時間が長くなることがある。このオフ期間が短い場合には、トランスＴの１次巻線Ｎ1 のインダクタンスによる電流が第１〜第４のダイオードＤ1 〜Ｄ4 を通って流れ、１次巻線Ｎ1 の電位の安定化を図ることができるが、オフ期間が長くなると第１〜第４のダイオードＤ1 〜Ｄ4 を通って流れる電流が無くなり、トランスの１次巻線Ｎ1 の電位が不安定になる。これにより第１〜第４のスイッチＱ1 〜Ｑ4 のターンオン時のＺＶＳが確実に出来なくなり、またサージ電流が流れることもある。これに対し、本実施例では、第１〜第４のスイッチＱ1 〜Ｑ4 のいずれかがオン状態にあるので、１次巻線Ｎ1 の電位の安定化を図ることができる。
【００３８】
【第２の実施例】
次に、図４及び図５を参照して第２の実施例のＤＣ−ＤＣコンバータを説明する。但し、第１の実施例と共通する部分の図示を省略し、図１を参照する。また，図４において図２と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００３９】
第２の実施例のＤＣ−ＤＣコンバータは、図１及び図２の制御回路５を図４の制御回路５ａに変形した他は、図１と同一に構成したものである。図４の制御回路５ａは、図２のパルス幅指令値発生器１３及び減算器１４をパルス幅指令値発生器１３ａ及び減算器１４ａに変えた他は図２と同一に構成したものである。図４のパルス幅指令値発生器１３ａは、図５に示す中間値０．５Ｖp とピーク値Ｖp との間の値を有する第１のパルス幅指令値Ｖ1 を発生する。減算器１４ａはピーク値Ｖp から第１のパルス幅指令値Ｖ1 を減算した値からなる第２のパルス幅指令値Ｖ2 を発生する。図４及び図５の第２のパルス幅指令値Ｖ2 は図２及び図３の第１のパルス幅指令値Ｖ1 と同様に機能し、第１の比較器２１に入力する。図４及び図５の第１のパルス幅指令値Ｖ1 は図２及び図３の第２のパルス幅指令値Ｖ2 と同様に機能し、第２の比較器２４に入力する。従って、図４の第１〜第３の比較器２１、２４、２７からは図２のこれ等の出力と同一の出力が得られる。これにより、第２の実施例によっても第１の実施例と同一の効果を得ることができる。
【００４０】
【第３の実施例】
次に、図６に示す第３の実施例のＤＣ−ＤＣコンバータを説明する。但し、図６において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。図６のＤＣ−ＤＣコンバータは、図１のトランスＴと整流回路３と制御回路５ｂとを、トランスＴa と整流回路３ａと制御回路５ｂとに変形し、この他は図１と同様に構成したものである。
【００４１】
図６のトランスＴa の１次巻線Ｎ1 に接続されている１次側回路１０は、図１のトランスＴの１次巻線Ｎ1 よりも電源側の回路と同一である。図６のトランスＴa の２次巻線Ｎ2 はセンタタップを有していない。整流回路３ａはブリッジ接続された第５、第６、第７及び第８のスイッチＱ5 、Ｑ6 、Ｑ7 、Ｑ8 と第５、第６、第７及び第８のダイオードＤ5 、Ｄ6 、Ｄ7 、Ｄ8 とから成る。第５及び第７のスイッチＱ5 、Ｑ7 の相互接続点は２次巻線Ｎ2 の一端に接続され、第２及び第４のスイッチＱ2 、Ｑ4 の相互接続点は２次巻線Ｎ2 の他端に接続されている。第５及び第７のスイッチＱ5 、Ｑ7 の直列回路と第６及び第８のスイッチＱ6 、Ｑ8 の直列回路とは、平滑回路４の対の入力ライン６ａ、６ｂ間に接続されている。第５、第６、第７及び第８のダイオードＤ5 、Ｄ6 、Ｄ7 、Ｄ8 は、コンデンサＣo の電圧で逆バイアスされる方向性を有して第５、第６、第７及び第８のスイッチＱ5 、Ｑ6 、Ｑ7 、Ｑ8 に並列に接続されている。なお、ダイオードＤ5 〜Ｄ8 をスイッチＱ5 〜Ｑ8 の内蔵ダイオードとすることができる。
【００４２】
制御回路５ｂは、図２の制御回路５に第７及び第８のスイッチＱ7 、Ｑ8 の制御手段を付加した後は図２と同一に構成されている。
図７（Ａ）（Ｂ）（Ｃ）（Ｄ）は図６の１次側回路１０に含まれる図１の第１〜第４のスイッチＱ1 〜Ｑ4 の制御信号Ｖg1〜Ｖg4を示し、図３（Ｅ）（Ｆ）（Ｇ）（Ｈ）と同一である。図７（Ｅ）は第５及び第８のスイッチＱ5 、Ｑ8 の制御信号Ｖg5、Ｖg8を示し、図７（Ｆ）は第６及び第７のスイッチＱ6 、Ｑ7 の制御信号Ｖg6、Ｖg7を示す。図７（Ｅ）（Ｆ）は図３（Ｉ）（Ｊ）と同一である。
【００４３】
図６に示すようにブリッジ型の同期整流回路３ａを設けても、図６のコンバータの基本的動作は図１のコンバータの基本的動作と同一であるので、第３の実施例によっても第１の実施例と同一の効果を得ることができる。
【００４４】
【第４の実施例】
図８に示す第４の実施例のＤＣ−ＤＣコンバータは、図６のＤＣ−ＤＣコンバータにクランプ用ダイオードＤc 、コンデンサＣc 、抵抗Ｒc から成るクランプ回路を付加し、この他は図６と同一に構成したものである。
【００４５】
クランプ用コンデンサＣc はクランプ用ダイオードＤc を介して平滑回路４の入力端子６ａ、６ｂ間に接続されている。クランプ用抵抗Ｒc はクランプ用ダイオードＤc を介してリアクトルＬo に並列に接続されている。クランプ用コンデンサＣc の電圧は出力端子２ａ、２ｂ間の所望出力電圧程度に保たれる。整流回路３ａの出力電圧がクランプ用コンデンサＣc の電圧よりも高くなると、クランプ用ダイオードＤc が導通し、過電圧が抑制される。即ち、スイッチＱ5 〜Ｑ8 のターンオフ時、又はダイオードＤ5 〜Ｄ8 の逆回復時に発生するサージ電圧がクランプ用コンデンサＣc で低減される。クランプ用コンデンサＣc の電圧が高くなると、抵抗Ｒc を介して放出される。
【００４６】
第４の実施例はクランプ回路の効果以外に第１〜第３の実施例と同一の効果も有する。
【００４７】
【変形例】
本発明は上記実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） スイッチＱ1 〜Ｑ8 をＦＥＴ以外のバイポーラトランジスタ、ＩＧＢＴ等の半導体スイッチ素子とすることができる。
（２） 制御回路５、５ａ、５ｂの一部又は全部をディジタル回路で形成することができる。
【図面の簡単な説明】
【図１】第１の実施例のＤＣ−ＤＣコンバータを示す回路図である。
【図２】図１の制御回路を詳しく示すブロック図である。
【図３】図１及び図２の各部の状態を示す波形図である。
【図４】第２の実施例の制御回路を示すブロック図である。
【図５】第２の実施例の鋸波と各比較器の入力との関係を示す波形図である。
【図６】第３の実施例のＤＣ−ＤＣコンバータを示す回路図である。
【図７】図６の第１〜第８のスイッチの制御信号を示す波形図である。
【図８】第４の実施例のＤＣ−ＤＣコンバータを示す回路図である。
【符号の説明】
Ｑ1 〜Ｑ8 スイッチ
Ｄ1 〜Ｄ8 ダイオード
Ｃ1 〜Ｃ4 コンデンサ
Ｔ トランス
５、５ａ、５ｂ 制御回路
２１、２４、２７ 比較器

Claims (9)

1. 直流電力を供給するための第１及び第２の直流電源端子と、
   前記第１及び第２の直流電源端子間に接続された第１及び第２のスイッチの直列回路と、
   前記第１及び第２の直流電源端子間に接続された第３及び第４のスイッチの直列回路と、
   前記第１及び第２のスイッチの相互接続点と前記第３及び第４のスイッチの相互接続点との間に接続されたトランスの１次巻線と、
   前記１次巻線に電磁結合された前記トランスの２次巻線と、
   前記２次巻線に接続された少なくとも第５及び第６のスイッチを有する同期整流回路と、
   前記同期整流回路と直流出力端子との間に接続された平滑回路と、
   前記第１．第２．第３．第４．第５及び第６のスイッチのオン，オフ制御信号を形成する制御回路と、
   を有する直流−直流変換器であって、
   前記制御回路が、
   鋸波を発生する鋸波発生器と、
   前記鋸波の最低値から最高値までの振幅値（Ｖｐ）を示す信号を発生する振幅値発生手段と、
   前記鋸波の最低値と最高値との中間値（Ｖｃｔ）を示す信号を発生する中間値発生手段と、
   前記第１．第２．第３及び第４のスイッチを制御するためのパルスの幅を指令するためのものであって、前記鋸波の最低値と前記中間値（Ｖｃｔ）との間の値から成る第１のパルス幅指令値（Ｖ１）を発生するパルス幅指令値発生手段と、
   前記最高値（Ｖｐ）から前記第１のパルス幅指令値（Ｖ１）を減算して第２のパルス幅指令値（Ｖ２）を出力する減算手段と、
   前記第１のパルス幅指令値（Ｖ１）と前記鋸波とを比較して前記第１のスイッチの制御パルスを形成し且つ前記第２のスイッチを前記第１のスイッチのオフ期間の少なくとも一部においてオンに制御するための制御パルスを形成する第１のパルス形成手段と、
   前記第２のパルス幅指令値（Ｖ２）と前記鋸波とを比較して前記第３のスイッチの制御パルスを形成し且つ前記第４のスイッチを前記第３のスイッチのオフ期間少なくとも一部においてオンに制御するための制御パルスを形成する第２のパルス形成手段と、
   前記中間値（Ｖｃｔ）と前記前記鋸波とを比較して前記第５のスイッチの制御パルスを形成し且つ前記第６のスイッチを少なくとも前記第５のスイッチのオフ期間の一部においてオンに制御するための制御パルスを形成する第３のパルス形成手段と
   を備えていることを特徴とする直流−直流変換器。
2. 直流電力を供給するための第１及び第２の直流電源端子と、
   前記第１及び第２の直流電源端子間に接続された第１及び第２のスイッチの直列回路と、
   前記第１及び第２の直流電源端子間に接続された第３及び第４のスイッチの直列回路と、
   前記第１及び第２のスイッチの相互接続点と前記第３及び第４のスイッチの相互接続点との間に接続されたトランスの１次巻線と、
   前記１次巻線に電磁結合された前記トランスの２次巻線と、
   前記２次巻線に接続された少なくとも第５及び第６のスイッチを有する同期整流回路と、
   前記同期整流回路と直流出力端子との間に接続された平滑回路と、
   前記第１．第２．第３．第４．第５及び第６のスイッチのオン，オフ制御信号を形成する制御回路と、
   を有する直流−直流変換器であって、
   前記制御回路が、
   鋸波を発生する鋸波発生器と、
   前記鋸波の最低値から最高値までの振幅値（Ｖｐ）を示す信号を発生する振幅値発生手段と、
   前記鋸波の最低値と最高値との中間値（Ｖｃｔ）を示す信号を発生する中間値発生手段と、
   前記第１．第２．第３及び第４のスイッチを制御するためのパルスの幅を指令するためのものであって、前記鋸波の最高値と前記中間値（Ｖｃｔ）との間の値から成る第１のパルス幅指令値（Ｖ１）を発生するパルス幅指令値発生手段と、
   前記最高値（Ｖｐ）から前記第１のパルス幅指令値（Ｖ１）を減算して第２のパルス幅指令値（Ｖ２）を出力する減算手段と、
   前記第２のパルス幅指令値（Ｖ2）と前記鋸波とを比較して前記第１のスイッチの制御パルスを形成し且つ前記第２のスイッチを前記第１のスイッチのオフ期間の少なくとも一部においてオンに制御するための制御パルスを形成する第１のパルス形成手段と、
   前記第１のパルス幅指令値（Ｖ1）と前記鋸波とを比較して前記第３のスイッチの制御パルスを形成し且つ前記第４のスイッチを前記第３のスイッチのオフ期間の少なくとも一部においてオンに制御するための制御パルスを形成する第２のパルス形成手段と、
   前記中間値（Ｖｃｔ）と前記前記鋸波とを比較して前記第５のスイッチの制御パルスを形成し且つ前記第６のスイッチを少なくとも前記第５のスイッチのオフ期間の一部においてオンに制御するための制御パルスを形成する第３のパルス形成手段と
   を備えていることを特徴とする直流−直流変換器。
3. 更に、前記第１．第２．第３及び第４のスイッチに対してそれぞれ逆方向並列に接続された第１．第２．第３及び第４のダイオードと、前記第１．第２．第３及び第４のスイッチに対してそれぞれ並列に接続された第１．第２．第３及び第４のコンデンサとを有していることを特徴とする請求項１又は２記載の直流−直流変換器。
4. 前記２次巻線は、センタタップを有するものであり、前記同期整流回路は、前記２次巻線の一端と前記平滑回路の一方の入力端子との間に接続された第１のスイッチと、前記２次巻線の他端と前記平滑回路の一方の入力端子との間に接続された第２のスイッチとから成り、前記センタタップは前記平滑回路の他方の入力端子に接続されていることを特徴とする請求項１又は２又は３記載の直流−直流変換器。
5. 前記第５及び第６のスイッチに並列に第５及び第６のダイオードが接続されていることを特徴とする請求項４記載の直流−直流変換器。
6. 前記同期整流回路は、
   前記２次巻線の一端と前記平滑回路の一方の入力端子との間に接続された第５のスイッチと、
   前記２次巻線の他端と前記平滑回路の一方の入力端子との間に接続された第６のスイッチと、
   前記２次巻線の一端と前記平滑回路の他方の入力端子との間に接続された第７のスイッチと、
   前記２次巻線の他端と前記平滑回路の他方の入力端子との間に接続された第８のスイッチと、
   を有するブリッジ型整流回路であり、
   前記制御回路は、更に前記第７のスイッチを少なくとも前記第５のスイッチのオフ期間の一部においてオンに制御するための回路と、前記第８のスイッチを少なくとも前記第６のスイッチのオフ期間の一部においてオンに制御するための回路とを有していることを特徴とする請求項１又は２又は３記載の直流−直流変換器。
7. 前記第５．第６．第７及び第８のスイッチに並列に第５．第６．第７及び第８のダイオードが接続されていることを特徴とする請求項６記載の直流−直流変換器。
8. 前記平滑回路は、前記同期整流回路の一方の出力端子と前記直流出力端子との間に直列に接続されたリアクトルと、前記リアクトルを介して前記同期整流回路の一方の出力端子と他方の出力端子との間に接続された平滑用コンデンサとから成ることを特徴とする請求項１乃至７のいずれかに記載の直流−直流変換器。
9. 前記同期整流回路の出力電圧をクランプする回路を有していることを特徴とする請求項１乃至８のいずれかに記載の直流−直流変換器。

Images