JP4234691B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP4234691B2 JP4234691B2 JP2005096431A JP2005096431A JP4234691B2 JP 4234691 B2 JP4234691 B2 JP 4234691B2 JP 2005096431 A JP2005096431 A JP 2005096431A JP 2005096431 A JP2005096431 A JP 2005096431A JP 4234691 B2 JP4234691 B2 JP 4234691B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- winding
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004804 winding Methods 0.000 claims description 138
- 238000009499 grossing Methods 0.000 claims description 45
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000004907 flux Effects 0.000 description 18
- 238000001514 detection method Methods 0.000 description 14
- 229920006395 saturated elastomer Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、スイッチング電源装置に関し、特に、出力電圧を2次側で制御するマグアンプ制御回路を構成する技術に関する。 The present invention relates to a switching power supply device, and more particularly to a technique for configuring a magamp control circuit that controls an output voltage on the secondary side.
従来のスイッチング電源装置では、トランスの2次側の出力電圧をトランスの1次側にフィードバックさせ、フィードバックされた電圧によってトランスの1次側の出力電圧をPWM制御することにより、出力電圧を安定化させることが行われている。 In the conventional switching power supply device, the output voltage on the secondary side of the transformer is fed back to the primary side of the transformer, and the output voltage on the primary side of the transformer is PWM-controlled by the fed back voltage, thereby stabilizing the output voltage. Has been done.
一方、複数種類の電圧を出力する電源では、各出力電圧を個別に安定化させるために、マグアンプ制御回路が用いられている。このマグアンプ制御回路では、出力電圧の制御が2次側で行われるため、複数種類の電圧を出力する電源の各出力電圧を個別に安定化させるのに適している。 On the other hand, in a power supply that outputs a plurality of types of voltages, a magamp control circuit is used to stabilize each output voltage individually. Since the output voltage is controlled on the secondary side, this mag-amplifier control circuit is suitable for individually stabilizing each output voltage of a power supply that outputs a plurality of types of voltages.
図5は、低電圧および高電圧といった2種類の電圧を出力する従来のフルブリッジ方式のスイッチング電源装置の回路構成を示す図である。このスイッチング電源装置のトランスT1の1次側は、交流電圧が整流平滑された1次側平滑電圧が入力される入力端子IN1とIN2との間に設けられた一次側平滑用電解コンデンサC1およびフルブリッジ回路1と、このフルブリッジ回路1を制御するフルブリッジ制御回路2から構成されている。
FIG. 5 is a diagram showing a circuit configuration of a conventional full-bridge switching power supply device that outputs two types of voltages, a low voltage and a high voltage. The primary side of the transformer T1 of the switching power supply device includes a primary-side smoothing electrolytic capacitor C1 provided between the input terminals IN1 and IN2 to which a primary-side smoothed voltage obtained by rectifying and smoothing an AC voltage is input, and a full side. A
フルブリッジ回路1は、入力端子IN1とIN2との間に接続された、電界効果トランジスタ(以下、「FET」という)Q1およびFETQ3からなる第1直列回路と、この第1直列回路に並列に接続されたFETQ2およびFETQ4とからなる第2直列回路とから構成されている。
The
FETQ1とFETQ3との接続点は、トランスT1の1次側の巻線N0の巻き始め(黒丸で示す)に接続され、FETQ2とFETQ4との接続点は、巻線N0の巻き終わりに接続されている。 The connection point of FETQ1 and FETQ3 is connected to the winding start (shown by a black circle) of the primary winding N0 of the transformer T1, and the connection point of FETQ2 and FETQ4 is connected to the winding end of the winding N0. Yes.
フルブリッジ制御回路2は、トランスT1の2次側の低電圧出力が出力電圧検出回路3およびフォトカプラDS1を介してフィードバックされたフィードバック電圧に応じてフルブリッジ回路1を構成するFETQ1〜Q4をオン/オフ制御させる。
The full
すなわち、フルブリッジ制御回路2は、2次側の低電圧出力からのフィードバック電圧に応じたデューティで、FETQ1とFETQ4とをオン(FETQ2とFETQ3はオフ)させると、IN1→Q1→N0→Q4→IN2の経路で電流が流れ、次のタイミングで、FETQ2とFETQ3とをオン(FETQ1とFETQ4はオフ)させると、IN1→Q2→N0→Q3→IN2の経路で電流が流れる。これにより、トランスT1の巻線N0に流れる電流の方向が交互に切り替えられる。
That is, when the full
トランスT1の2次側には、低電圧生成回路、高電圧生成回路および出力電圧検出回路3が設けられている。低電圧生成回路は、トランスT1の2次側の巻線N1および巻線N2、整流ダイオードD1およびD2、フライホイールダイオードD3、平滑コイルL1、出力平滑用電解コンデンサC2ならびに出力放電抵抗R1から構成されている。
On the secondary side of the transformer T1, a low voltage generation circuit, a high voltage generation circuit, and an output
巻線N1の巻き始め(黒丸で示す)には整流ダイオードD1のアノードが接続されている。巻線N1の巻き終わりは巻線N2の巻き始め(黒丸で示す)に等しく、低電圧出力端子OL2に接続されている。巻線N2の巻き終わりには整流ダイオードD2のアノードが接続されている。整流ダイオードD1のカソードと整流ダイオードD2のカソードとは接続されており、この接続点にはフライホイールダイオードD3のカソードおよび平滑コイルL1の一端が接続されている。フライホイールダイオードD3のアノードは、巻線N1と巻線N2との接続点、すなわち低電圧出力端子OL2に接続されており、平滑コイルL1の他方の端子は低電圧出力端子OL1に接続されている。また、出力平滑用電解コンデンサC2および出力放電抵抗R1は、低電圧出力端子OL1とOL2との間に接続されている。 The anode of the rectifier diode D1 is connected to the winding start of the winding N1 (indicated by a black circle). The winding end of the winding N1 is equal to the winding start of the winding N2 (indicated by a black circle), and is connected to the low voltage output terminal OL2. The anode of the rectifier diode D2 is connected to the end of the winding N2. The cathode of the rectifier diode D1 and the cathode of the rectifier diode D2 are connected, and the cathode of the flywheel diode D3 and one end of the smoothing coil L1 are connected to this connection point. The anode of the flywheel diode D3 is connected to the connection point between the winding N1 and the winding N2, that is, the low voltage output terminal OL2, and the other terminal of the smoothing coil L1 is connected to the low voltage output terminal OL1. . The output smoothing electrolytic capacitor C2 and the output discharge resistor R1 are connected between the low voltage output terminals OL1 and OL2.
上記のように構成される低電圧生成回路においては、1次側の巻線N0に電流が交互に流れることによって2次側の巻線N1および巻線N2に誘起された交流電圧は、整流ダイオードD1およびD2からなる整流回路で全波整流され、平滑コイルL1および出力平滑用電解コンデンサC2からなる平滑回路で平滑化されて、低電圧出力端子OL1とOL2との間に出力される。 In the low voltage generating circuit configured as described above, the alternating voltage induced in the secondary winding N1 and the winding N2 by the alternating current flowing in the primary winding N0 is a rectifier diode. Full-wave rectification is performed by a rectifier circuit composed of D1 and D2, smoothed by a smoothing circuit composed of a smoothing coil L1 and an output smoothing electrolytic capacitor C2, and is output between low voltage output terminals OL1 and OL2.
この低電圧出力端子OL1とOL2との間に出力される電圧は、上述したように、出力電圧検出回路3で検出され、フォトカプラDS1を介して1次側のフルブリッジ制御回路2にフィードバックされる。これにより、フルブリッジ回路1のFETQ1〜Q4がPWM制御され、低電圧出力の安定化が図られている。
As described above, the voltage output between the low voltage output terminals OL1 and OL2 is detected by the output
高電圧生成回路は、トランスT1の2次側の巻線N3および巻線N4、整流ダイオードD4およびD5、フライホイールダイオードD8、平滑コイルL2、出力平滑用電解コンデンサC3、出力放電抵抗R2ならびにマグアンプ制御回路から構成されている。マグアンプ制御回路は、可飽和リアクトルL3およびL4、電圧検出抵抗R3およびR4、抵抗R5〜R8、ダイオードD6およびD7、トランジスタQ5ならびにシャントレギュレータIC1から構成されている。 The high voltage generation circuit includes a secondary side winding N3 and winding N4 of the transformer T1, rectifier diodes D4 and D5, a flywheel diode D8, a smoothing coil L2, an output smoothing electrolytic capacitor C3, an output discharge resistor R2, and a mag amplifier control. It consists of a circuit. The mag-amplifier control circuit includes saturable reactors L3 and L4, voltage detection resistors R3 and R4, resistors R5 to R8, diodes D6 and D7, a transistor Q5, and a shunt regulator IC1.
巻線N3の巻き始め(黒丸で示す)には可飽和リアクトルL3を介して整流ダイオードD1のアノードが接続されている。巻線N3の巻き終わりは巻線N4の巻き始め(黒丸で示す)に等しく、高電圧出力端子OH2に接続されている。巻線N4の巻き終わりには可飽和リアクトルL4を介して整流ダイオードD5のアノードが接続されている。整流ダイオードD4のカソードと整流ダイオードD5のカソードは接続されており、この接続点にはフライホイールダイオードD8のカソードおよび平滑コイルL2の一端が接続されている。フライホイールダイオードD8のアノードは、巻線N3と巻線N4との接続点、つまり高電圧出力端子OH2に接続されており、平滑コイルL2の他方の端子は低電圧出力端子OH1に接続されている。また、出力平滑用電解コンデンサC3および出力放電抵抗R2は、高電圧出力端子OH1とOH2との間に接続されている。 The anode of the rectifier diode D1 is connected to the beginning of winding (shown by a black circle) of the winding N3 via a saturable reactor L3. The winding end of the winding N3 is equal to the winding start of the winding N4 (indicated by a black circle), and is connected to the high voltage output terminal OH2. The anode of the rectifier diode D5 is connected to the winding end of the winding N4 via a saturable reactor L4. The cathode of the rectifier diode D4 and the cathode of the rectifier diode D5 are connected, and the cathode of the flywheel diode D8 and one end of the smoothing coil L2 are connected to this connection point. The anode of the flywheel diode D8 is connected to the connection point between the winding N3 and the winding N4, that is, the high voltage output terminal OH2, and the other terminal of the smoothing coil L2 is connected to the low voltage output terminal OH1. . The output smoothing electrolytic capacitor C3 and the output discharge resistor R2 are connected between the high voltage output terminals OH1 and OH2.
また、高電圧出力端子OH1とOH2との間には、直列に接続された電圧検出抵抗R3およびR4が接続されており、電圧検出抵抗R3およびR4の接続点は、シャントレギュレータIC1のリファレンス端子に接続されるとともに、抵抗R5を介してシャントレギュレータIC1のカソードに接続されている。シャントレギュレータIC1のアノードは高電圧出力端子OH2に接続され、カソードは抵抗R7を介してPNPタイプのトランジスタQ5のベースに接続されている。トランジスタQ5のエミッタは高電圧出力端子OH1に接続されるとともに、抵抗R6を介して、そのベースに接続されている。また、トランジスタQ5のコレクタは、抵抗R8を介してダイオードD6およびダイオードD7のアノードに接続されている。ダイオードD6のカソードは、可飽和リアクトルL3とダイオードD4との接続点に接続され、ダイオードD7のカソードは、可飽和リアクトルL4とダイオードD5との接続点に接続されている。 Further, voltage detection resistors R3 and R4 connected in series are connected between the high voltage output terminals OH1 and OH2, and the connection point of the voltage detection resistors R3 and R4 is connected to the reference terminal of the shunt regulator IC1. In addition to being connected, the resistor R5 is connected to the cathode of the shunt regulator IC1. The shunt regulator IC1 has an anode connected to the high voltage output terminal OH2 and a cathode connected to the base of a PNP type transistor Q5 via a resistor R7. The emitter of the transistor Q5 is connected to the high voltage output terminal OH1 and is connected to the base of the transistor Q5 via the resistor R6. The collector of the transistor Q5 is connected to the anodes of the diode D6 and the diode D7 via the resistor R8. The cathode of the diode D6 is connected to the connection point between the saturable reactor L3 and the diode D4, and the cathode of the diode D7 is connected to the connection point between the saturable reactor L4 and the diode D5.
上記のように構成される高電圧生成回路では、1次側の巻線N0に電流が交互に流れることによって2次側の巻線N3および巻線N4に誘起された交流電圧は、整流ダイオードD4およびD5で全波整流され、平滑コイルL2および出力平滑用電解コンデンサC3で平滑化されて、高電圧出力端子OH1とOH2との間に出力される。 In the high voltage generation circuit configured as described above, the alternating voltage induced in the secondary winding N3 and the winding N4 due to the alternating current flowing in the primary winding N0 is the rectifier diode D4. And D5 are full-wave rectified, smoothed by the smoothing coil L2 and the output smoothing electrolytic capacitor C3, and output between the high voltage output terminals OH1 and OH2.
また、高電圧出力の安定化を低電圧出力とは別個に行うために、可飽和リアクトルL3およびL4を用いたマグアンプ制御回路によるPWM制御が行われる。すなわち、マグアンプ制御回路では、高電圧出力を電圧検出抵抗R3とR4とで抵抗分割した電圧がシャントレギュレータIC1のリファレンス端子に印加される。シャントレギュレータIC1は、リファレンス端子に入力される電圧に応じて、トランジスタQ5のベースに印加する電圧を制御し、トランジスタQ5を流れる電流を可変する。トランジスタQ5のコレクタから出力される電流は、抵抗R8およびダイオードD6を介して可飽和リアクトルL3とダイオードD4の接続点aに供給されるとともに、抵抗R8およびダイオードD7を介して可飽和リアクトルL4とダイオードD5の接続点bに供給される。 Further, in order to stabilize the high voltage output separately from the low voltage output, PWM control is performed by a mag amplifier control circuit using the saturable reactors L3 and L4. That is, in the magamp control circuit, a voltage obtained by resistance-dividing the high voltage output by the voltage detection resistors R3 and R4 is applied to the reference terminal of the shunt regulator IC1. The shunt regulator IC1 controls the voltage applied to the base of the transistor Q5 according to the voltage input to the reference terminal, and varies the current flowing through the transistor Q5. The current output from the collector of the transistor Q5 is supplied to the connection point a between the saturable reactor L3 and the diode D4 via the resistor R8 and the diode D6, and the saturable reactor L4 and the diode via the resistor R8 and the diode D7. It is supplied to the connection point b of D5.
接続点aが負電位になると、可飽和リアクトルL3に向かってトランジスタQ5から抵抗R8およびダイオードD6を介してリセット電流が流れ、このリセット電流の大きさに対応した可飽和リアクトルL3の磁束のリセットが行われる。この磁束のリセットが行われると、可飽和リアクトルL3は飽和状態から非飽和状態になる。同様に、接続点bが負電位になると、可飽和リアクトルL4に向かってトランジスタQ5から抵抗R8およびダイオードD7を介してリセット電流が流れ、このリセット電流の大きさに対応した可飽和リアクトルL4の磁束のリセットが行われる。この磁束のリセットが行われると、可飽和リアクトルL4は飽和状態から非飽和状態になる。 When the connection point a becomes a negative potential, a reset current flows from the transistor Q5 to the saturable reactor L3 via the resistor R8 and the diode D6, and the magnetic flux of the saturable reactor L3 corresponding to the magnitude of the reset current is reset. Done. When the magnetic flux is reset, the saturable reactor L3 changes from the saturated state to the unsaturated state. Similarly, when the connection point b becomes a negative potential, a reset current flows from the transistor Q5 to the saturable reactor L4 via the resistor R8 and the diode D7, and the magnetic flux of the saturable reactor L4 corresponding to the magnitude of the reset current. Is reset. When the magnetic flux is reset, the saturable reactor L4 changes from the saturated state to the unsaturated state.
可飽和リアクトルL3が非飽和状態になると、可飽和リアクトルL3のインダクタンスが大きくなり、次に巻線N3から可飽和リアクトルL3に正方向に電圧Eが印加されても、磁束のリセット量ΔΦに対応した時間ΔTだけ遅れて電流が流れ始める。ここで、磁束(ΔΦ)=電圧時間積(時間ΔT×面積E)の関係より、ΔT=ΔΦ/Eとなり、磁束のリセット量ΔΦを制御することにより、トランスT1の巻線N3を流れるパルス電流のパルス幅を変化させる。 When the saturable reactor L3 becomes non-saturated, the inductance of the saturable reactor L3 increases, and even if the voltage E is applied in the positive direction from the winding N3 to the saturable reactor L3, it corresponds to the reset amount ΔΦ of the magnetic flux. The current begins to flow with a delay of the time ΔT. Here, from the relationship of magnetic flux (ΔΦ) = voltage time product (time ΔT × area E), ΔT = ΔΦ / E, and the pulse current flowing through the winding N3 of the transformer T1 is controlled by controlling the magnetic flux reset amount ΔΦ. Varying the pulse width.
同様に、可飽和リアクトルL4が非飽和状態になると、可飽和リアクトルL4のインダクタンスが大きくなり、次に巻線N4から可飽和リアクトルL4に正方向に電圧Eが印加されても、磁束のリセット量ΔΦに対応した時間ΔTだけ遅れて電流が流れ始める。ここで、上述したようにして磁束のリセット量ΔΦを制御することにより、トランスT1の巻線N4を流れるパルス電流のパルス幅を変化させる。これにより、2次側で高電圧出力がPWM制御される。
ところで、上述した従来のスイッチング電源装置では、トランジスタQ5のVCE耐圧定格は、2次側の巻線N3およびN4に誘起されるパルス状の電圧が印加されるため、出力電圧の4倍〜5倍以上が必要である。今、例えば250Vの高電圧出力を得ようとする場合、2次側の巻線N3およびN4には1000V以上のパルス状の電圧が発生するので、1000V以上の耐圧を有するトランジスタQ5が必要になる。 By the way, in the conventional switching power supply device described above, the VCE withstand voltage rating of the transistor Q5 is 4 to 5 times the output voltage because a pulsed voltage induced in the secondary windings N3 and N4 is applied. The above is necessary. For example, when a high voltage output of 250V is to be obtained, a pulse voltage of 1000V or higher is generated in the secondary windings N3 and N4, and therefore a transistor Q5 having a breakdown voltage of 1000V or higher is required. .
しかしながら、1000V以上の耐圧を有するトランジスタは、PNPタイプでは、特殊なトランジスタとなる。したがって、入手が困難であり、また、価格も高くなる。また、シャントレギュレータIC1にも過負荷等によって高電圧が印加されて故障する可能性がある。 However, a transistor having a withstand voltage of 1000 V or more is a special transistor in the PNP type. Therefore, it is difficult to obtain and the price is high. Further, the shunt regulator IC1 may be damaged due to a high voltage applied due to an overload or the like.
本発明は、マグアンプ用の可飽和リアクトルに流す電流を制御するための素子として耐圧の低い素子を採用でき、過負荷時でも素子を含む制御回路への印加電圧を低く抑えることができるスイッチング電源装置を提供することにある。 The present invention can employ a low withstand voltage element as an element for controlling a current flowing in a saturable reactor for a magamp, and can suppress a voltage applied to a control circuit including the element to a low level even during an overload. Is to provide.
本発明に係るスイッチング電源装置は、上記課題を達成するために、交流電圧を整流平滑した電圧又は直流電圧をスイッチング回路によりオン/オフさせることによりトランスの1次側の巻線に供給し、該トランスの2次側の巻線に誘起された交流電圧を2次側の回路で整流平滑して出力するスイッチング電源装置において、前記2次側の巻線に直列に接続された可飽和リアクトルと、前記可飽和リアクトルの出力を整流し平滑する整流平滑回路と、低電圧で動作することにより前記整流平滑回路から出力される電圧に応じた電流を出力する電流出力素子と、前記可飽和リアクトルとは独立した第2の巻線であり、前記可飽和リアクトルと同じ磁心に該可飽和リアクトルより少ない巻き数で巻かれ、前記電流出力素子の出力と前記2次側の巻線から引き出されたタップとの間に接続されたリセット巻線と、前記電流出力素子に低電圧を供給する補助電源とを備え、前記電流出力素子は、前記補助電源に接続された第1電極と前記リセット巻線に接続された第2電極と前記整流平滑回路から出力される電圧を分圧した電圧が印加される制御電極とを有するトランジスタからなることを特徴とする。 In order to achieve the above object, a switching power supply according to the present invention supplies a voltage obtained by rectifying and smoothing an AC voltage or a DC voltage to a winding on a primary side of a transformer by turning on / off a switching circuit. In a switching power supply device that outputs a rectified and smoothed AC voltage induced in a secondary winding of a transformer in a secondary circuit, a saturable reactor connected in series to the secondary winding; A rectifying / smoothing circuit that rectifies and smoothes the output of the saturable reactor, a current output element that outputs a current according to a voltage output from the rectifying / smoothing circuit by operating at a low voltage, and the saturable reactor separate a second winding, said Allowed movable wound with turns less than the saturation reactor in the same core as saturable reactors, output and said secondary winding of said current output device A reset winding connected between the tap drawn from, an auxiliary power supply for supplying a low voltage to the current output device, the current output device has a first electrode connected to the auxiliary power supply It comprises a transistor having a second electrode connected to the reset winding and a control electrode to which a voltage obtained by dividing the voltage output from the rectifying and smoothing circuit is applied.
本発明に係るスイッチング電源装置によれば、補助電源から供給される低電圧によって動作する電流出力素子から2次側の巻線から引き出されたタップに接続されたリセット巻線にリセット電流を供給し、可飽和リアクトルに流れる電流を制御するように構成したので、電流出力素子に2次側の回路に発生される高電圧が直接に印加されることはない。その結果、可飽和リアクトルに流す電流を制御する制御回路に使用される素子として耐圧の低い素子を採用することができる。また、電流出力素子が補助電源に接続された第1電極とリセット巻線に接続された第2電極と整流平滑回路から出力される電圧を分圧した電圧が印加される制御電極とを有するトランジスタで構成されるので、そのVCE耐圧定格が低い素子を採用でき、素子がFETで構成される場合は、そのVDS耐圧定格が低い素子を採用できる。また、過負荷時に素子を含む制御回路に印加される電圧を低く抑えることができる。 According to the switching power supply device of the present invention, the reset current is supplied to the reset winding connected to the tap drawn from the secondary winding from the current output element operated by the low voltage supplied from the auxiliary power supply. Since the current flowing through the saturable reactor is controlled, the high voltage generated in the secondary circuit is not directly applied to the current output element. As a result, an element with a low withstand voltage can be employed as an element used in a control circuit that controls the current flowing through the saturable reactor. A transistor having a first electrode connected to the auxiliary power supply, a second electrode connected to the reset winding, and a control electrode to which a voltage obtained by dividing the voltage output from the rectifying and smoothing circuit is applied; Therefore, an element having a low VCE withstand voltage rating can be adopted, and if the element is composed of an FET, an element having a low VDS withstand voltage rating can be adopted. Further, the voltage applied to the control circuit including the element at the time of overload can be kept low.
以下、本発明の実施例に係るスイッチング電源装置を図面を参照しながら詳細に説明する。なお、以下では、背景技術の欄で説明した従来のスイッチング電源装置の構成と同一または相当する部分には、背景技術の欄で使用した符号と同一の符号を付して説明する。 Hereinafter, a switching power supply device according to an embodiment of the present invention will be described in detail with reference to the drawings. In the following description, parts that are the same as or equivalent to the configuration of the conventional switching power supply device described in the background art section are denoted by the same reference numerals as those used in the background art section.
本発明の実施例1に係るスイッチング電源装置は、低電圧および高電圧といった2種類の電圧を出力するフルブリッジ方式のスイッチング電源装置である。図1は、実施例1に係るスイッチング電源装置の回路構成を示す図である。図1に示すスイッチング電源装置は、図5に示す従来のスイッチング電源装置に対して、2次側の高電圧生成回路のみが異なるので、この高電圧生成回路についてのみ説明する。
The switching power supply according to
高電圧生成回路は、トランスT1の2次側の巻線N3および巻線N4、整流ダイオードD4およびD5、フライホイールダイオードD8、平滑コイルL2、出力平滑用電解コンデンサC3、出力放電抵抗R2ならびにマグアンプ制御回路から構成されている。マグアンプ制御回路は、可飽和リアクトルL3およびL4、リセット巻線L3N1およびL4N1、電圧検出抵抗R3およびR4、抵抗R5〜R8、ダイオードD6およびD7、PNPタイプのトランジスタQ5ならびにシャントレギュレータIC1から構成されている。トランジスタQ5は、本発明の電流出力素子に対応する。本発明の電流出力素子としては、PNPタイプのトランジスタに限らずFETを用いることもできる。 The high voltage generation circuit includes a secondary side winding N3 and winding N4 of the transformer T1, rectifier diodes D4 and D5, a flywheel diode D8, a smoothing coil L2, an output smoothing electrolytic capacitor C3, an output discharge resistor R2, and a mag amplifier control. It consists of a circuit. The mag-amplifier control circuit includes saturable reactors L3 and L4, reset windings L3N1 and L4N1, voltage detection resistors R3 and R4, resistors R5 to R8, diodes D6 and D7, a PNP type transistor Q5, and a shunt regulator IC1. . The transistor Q5 corresponds to the current output element of the present invention. The current output element of the present invention is not limited to a PNP type transistor but can be an FET.
巻線N3の巻き始め(黒丸で示す)には可飽和リアクトルL3を介して整流ダイオードD1のアノードが接続されている。巻線N3の巻き終わりは巻線N4の巻き始め(黒丸で示す)に等しく、高電圧出力端子OH2に接続されている。巻線N4の巻き終わりには可飽和リアクトルL4を介して整流ダイオードD5のアノードが接続されている。整流ダイオードD4のカソードと整流ダイオードD5のカソードは接続されており、この接続点にはフライホイールダイオードD8のカソードおよび平滑コイルL2の一端が接続されている。フライホイールダイオードD8のアノードは、巻線N3と巻線N4との接続点、つまり高電圧出力端子OH2に接続されており、平滑コイルL2の他方の端子は低電圧出力端子OH1に接続されている。また、出力平滑用電解コンデンサC3および出力放電抵抗R2は、高電圧出力端子OH1とOH2との間に接続されている。 The anode of the rectifier diode D1 is connected to the beginning of winding (shown by a black circle) of the winding N3 via a saturable reactor L3. The winding end of the winding N3 is equal to the winding start of the winding N4 (indicated by a black circle), and is connected to the high voltage output terminal OH2. The anode of the rectifier diode D5 is connected to the winding end of the winding N4 via a saturable reactor L4. The cathode of the rectifier diode D4 and the cathode of the rectifier diode D5 are connected, and the cathode of the flywheel diode D8 and one end of the smoothing coil L2 are connected to this connection point. The anode of the flywheel diode D8 is connected to the connection point between the winding N3 and the winding N4, that is, the high voltage output terminal OH2, and the other terminal of the smoothing coil L2 is connected to the low voltage output terminal OH1. . The output smoothing electrolytic capacitor C3 and the output discharge resistor R2 are connected between the high voltage output terminals OH1 and OH2.
また、高電圧出力端子OH1とOH2との間には、直列に接続された電圧検出抵抗R3およびR4が接続されており、電圧検出抵抗R3およびR4の接続点は、シャントレギュレータIC1のリファレンス端子に接続されるとともに、抵抗R5を介してシャントレギュレータIC1のカソードに接続されている。シャントレギュレータIC1のアノードは高電圧出力端子OH2(マグアンプドライブ用電源の入力端子MG2)に接続され、カソードは抵抗R7を介してトランジスタQ5のベースに接続されている。トランジスタQ5のエミッタは、図示しないマグアンプドライブ用電源の入力端子MG1に接続されるとともに、抵抗R6を介して、そのベースに接続されている。マグアンプドライブ用電源は、このスイッチング電源装置の内部に設けられた5V、12V程度の低電圧を出力する補助電源である。また、トランジスタQ5のコレクタは、抵抗R8を介してダイオードD6およびダイオードD7のアノードに接続されている。ダイオードD6のカソードは、リセット巻線L3N1の一端に接続され、ダイオードD7のカソードは、リセット巻線L4N1の一端に接続されている。 Further, voltage detection resistors R3 and R4 connected in series are connected between the high voltage output terminals OH1 and OH2, and the connection point of the voltage detection resistors R3 and R4 is connected to the reference terminal of the shunt regulator IC1. In addition to being connected, the resistor R5 is connected to the cathode of the shunt regulator IC1. The shunt regulator IC1 has an anode connected to a high voltage output terminal OH2 (magamp drive power supply input terminal MG2) and a cathode connected to the base of the transistor Q5 via a resistor R7. The emitter of the transistor Q5 is connected to an input terminal MG1 of a power source for a mag amp drive (not shown), and is connected to the base thereof via a resistor R6. The power source for the mag amplifier drive is an auxiliary power source that outputs a low voltage of about 5V or 12V provided in the switching power supply device. The collector of the transistor Q5 is connected to the anodes of the diode D6 and the diode D7 via the resistor R8. The cathode of the diode D6 is connected to one end of the reset winding L3N1, and the cathode of the diode D7 is connected to one end of the reset winding L4N1.
リセット巻線L3N1は、可飽和リアクトルL3と磁心を同じくする制御巻線であり、その巻き数は可飽和リアクトルL3の巻き数より少ない。このリセット巻線L3N1の一端は、上述したように、ダイオードD6のカソードに接続され、他端は巻線N3の途中から引き出されたタップに接続されている。このタップと巻線N3の巻き終わりとの間の巻線を、便宜上、巻線T1N1という。このタップの位置は、例えば巻線N3の1/4の位置に設けることができる。この場合、巻線N3に1000Vの電圧が発生されると仮定すると、巻線T1N1には250Vの電圧が発生され、この電圧がリセット巻線L3N1に印加される。 The reset winding L3N1 is a control winding having the same magnetic core as the saturable reactor L3, and the number of turns is less than the number of turns of the saturable reactor L3. As described above, one end of the reset winding L3N1 is connected to the cathode of the diode D6, and the other end is connected to a tap drawn from the middle of the winding N3. The winding between this tap and the end of winding N3 is referred to as winding T1N1 for convenience. This tap position can be provided, for example, at a quarter position of the winding N3. In this case, assuming that a voltage of 1000 V is generated in the winding N3, a voltage of 250 V is generated in the winding T1N1, and this voltage is applied to the reset winding L3N1.
同様に、リセット巻線L4N1は、可飽和リアクトルL4と磁心を同じくする制御巻線であり、その巻き数は可飽和リアクトルL4の巻き数より少ない。このリセット巻線L4N1の一端は、上述したように、ダイオードD7のカソードに接続され、他端は巻線N4の途中から引き出されたタップに接続されている。このタップと巻線N4の巻き始めとの間の巻線を、便宜上、巻線T1N2という。このタップの位置は、例えば巻線N4の1/4の位置に設けることができる。この場合、巻線N4に1000Vの電圧が発生されると仮定すると、巻線T1N2には250Vの電圧が発生され、この電圧がリセット巻線L4N1に印加される。 Similarly, the reset winding L4N1 is a control winding having the same magnetic core as the saturable reactor L4, and the number of turns is smaller than the number of turns of the saturable reactor L4. As described above, one end of the reset winding L4N1 is connected to the cathode of the diode D7, and the other end is connected to a tap drawn from the middle of the winding N4. The winding between this tap and the start of winding of the winding N4 is referred to as winding T1N2 for convenience. This tap position can be provided, for example, at a quarter position of the winding N4. In this case, assuming that a voltage of 1000 V is generated in the winding N4, a voltage of 250 V is generated in the winding T1N2, and this voltage is applied to the reset winding L4N1.
上記のように構成される高電圧生成回路では、1次側の巻線N0に電流が交互に流れることによって2次側の巻線N3および巻線N4に誘起された交流電圧は、整流ダイオードD4およびD5からなる整流回路で全波整流され、平滑コイルL2および出力平滑用電解コンデンサC3からなる平滑回路で平滑化されて、高電圧出力端子OH1とOH2との間に出力される。これらの整流回路および平滑回路は、本発明の整流平滑回路に対応する。 In the high voltage generation circuit configured as described above, the alternating voltage induced in the secondary winding N3 and the winding N4 due to the alternating current flowing in the primary winding N0 is the rectifier diode D4. And D5 are full-wave rectified, smoothed by a smoothing circuit comprising a smoothing coil L2 and an output smoothing electrolytic capacitor C3, and output between high voltage output terminals OH1 and OH2. These rectifying circuit and smoothing circuit correspond to the rectifying and smoothing circuit of the present invention.
また、高電圧出力の安定化を低電圧出力とは別個に行うために、可飽和リアクトルL3およびL4を用いたマグアンプ制御回路によるPWM制御が行われる。すなわち、マグアンプ制御回路では、高電圧出力を電圧検出抵抗R3とR4とで抵抗分割した電圧がシャントレギュレータIC1のリファレンス端子に印加される。シャントレギュレータIC1は、リファレンス端子に入力される電圧に応じて、トランジスタQ5のベースに印加する電圧を制御し、マグアンプドライブ用電源(図示しない)がトランジスタQ5を流れる電流を可変する。トランジスタQ5のコレクタから出力される電流は、抵抗R8およびダイオードD6を介してリセット巻線L3N1に供給されるとともに、抵抗R8およびダイオードD7を介してリセット巻線L4N1に供給される。 Further, in order to stabilize the high voltage output separately from the low voltage output, PWM control is performed by a mag amplifier control circuit using the saturable reactors L3 and L4. That is, in the magamp control circuit, a voltage obtained by resistance-dividing the high voltage output by the voltage detection resistors R3 and R4 is applied to the reference terminal of the shunt regulator IC1. The shunt regulator IC1 controls the voltage applied to the base of the transistor Q5 according to the voltage input to the reference terminal, and a mag-amp drive power source (not shown) varies the current flowing through the transistor Q5. The current output from the collector of the transistor Q5 is supplied to the reset winding L3N1 through the resistor R8 and the diode D6, and is supplied to the reset winding L4N1 through the resistor R8 and the diode D7.
巻線N3のタップの電位が負電位になると、マグアンプドライブ用電源からトランジスタQ5、抵抗R8、ダイオードD6、リセット巻線L3N1および巻線T1N1を順次経由してリセット電流が流れる。従って、可飽和リアクトルL3には、このリセット電流に応じた大きさの電流が流れて可飽和リアクトルL3の磁束のリセットが行われる。この磁束のリセットが行われると、可飽和リアクトルL3は飽和状態から非飽和状態になる。 When the tap potential of the winding N3 becomes a negative potential, a reset current flows from the mag-amp drive power source through the transistor Q5, resistor R8, diode D6, reset winding L3N1 and winding T1N1 in sequence. Accordingly, a current having a magnitude corresponding to the reset current flows through the saturable reactor L3, and the magnetic flux of the saturable reactor L3 is reset. When the magnetic flux is reset, the saturable reactor L3 changes from the saturated state to the unsaturated state.
同様に、巻線N4のタップの電位が負電位になると、マグアンプドライブ用電源からトランジスタQ5、抵抗R8、ダイオードD7、リセット巻線L4N1および巻線T1N2を順次経由してリセット電流が流れる。従って、可飽和リアクトルL4には、このリセット電流に応じた大きさの電流が流れて可飽和リアクトルL4の磁束のリセットが行われる。この磁束のリセットが行われると、可飽和リアクトルL4は飽和状態から非飽和状態になる。 Similarly, when the tap potential of the winding N4 becomes a negative potential, a reset current flows from the mag-amp drive power source through the transistor Q5, resistor R8, diode D7, reset winding L4N1, and winding T1N2. Accordingly, a current having a magnitude corresponding to the reset current flows through the saturable reactor L4, and the magnetic flux of the saturable reactor L4 is reset. When the magnetic flux is reset, the saturable reactor L4 changes from the saturated state to the unsaturated state.
可飽和リアクトルL3が非飽和状態になると、可飽和リアクトルL3のインダクタンスが大きくなり、次に巻線N3から可飽和リアクトルL3に正方向に電圧Eが印加されても、磁束のリセット量ΔΦに対応した時間ΔTだけ遅れて電流が流れ始める。ここで、磁束(ΔΦ)=電圧時間積(時間ΔT×面積E)の関係より、ΔT=ΔΦ/Eとなり、磁束のリセット量ΔΦを制御することにより、トランスT1の巻線N3を流れるパルス電流のパルス幅を変化させる。 When the saturable reactor L3 becomes non-saturated, the inductance of the saturable reactor L3 increases, and even if the voltage E is applied in the positive direction from the winding N3 to the saturable reactor L3, it corresponds to the reset amount ΔΦ of the magnetic flux. The current begins to flow with a delay of the time ΔT. Here, from the relationship of magnetic flux (ΔΦ) = voltage time product (time ΔT × area E), ΔT = ΔΦ / E, and the pulse current flowing through the winding N3 of the transformer T1 is controlled by controlling the magnetic flux reset amount ΔΦ. Varying the pulse width.
同様に、可飽和リアクトルL4が非飽和状態になると、可飽和リアクトルL4のインダクタンスが大きくなり、次に巻線N4から可飽和リアクトルL4に正方向に電圧Eが印加されても、磁束のリセット量ΔΦに対応した時間ΔTだけ遅れて電流が流れ始める。ここで、上述したようにして磁束のリセット量ΔΦを制御することにより、トランスT1の巻線N4を流れるパルス電流のパルス幅を変化させる。これにより、2次側で高電圧出力がPWM制御される。 Similarly, when the saturable reactor L4 becomes non-saturated, the inductance of the saturable reactor L4 increases, and even if the voltage E is applied in the positive direction from the winding N4 to the saturable reactor L4, the amount of magnetic flux resetting Current begins to flow with a delay of time ΔT corresponding to ΔΦ. Here, the pulse width of the pulse current flowing through the winding N4 of the transformer T1 is changed by controlling the magnetic flux reset amount ΔΦ as described above. Thereby, the high voltage output is PWM-controlled on the secondary side.
以上の構成により、可飽和リアクトルL3とリセット巻線L3N1との巻き数比および巻線N3と巻線T1N1との巻き数比分だけ小さい電圧で可飽和リアクトルL3に従来と同じ大きさの電流を流すことができる。同様に、可飽和リアクトルL4とリセット巻線L4N1との巻き数比および巻線N4と巻線T1N2との巻き数比分だけ小さい電圧で可飽和リアクトルL4に従来と同じ大きさの電流を流すことができる。 With the above configuration, a current of the same magnitude as that in the conventional case is supplied to the saturable reactor L3 with a voltage that is smaller by the turn ratio between the saturable reactor L3 and the reset winding L3N1 and the turn ratio between the winding N3 and the winding T1N1. be able to. Similarly, a current having the same magnitude as that of the conventional case can be supplied to the saturable reactor L4 with a voltage that is smaller by the turn ratio between the saturable reactor L4 and the reset winding L4N1 and the turn ratio between the winding N4 and the winding T1N2. it can.
従って、トランジスタQ5が制御する電圧を、上述した巻き数比の分だけ低減することができるので、トランジスタQ5のVCE耐圧定格を低くすることができる。例えば巻線T1N1の巻き数を巻線N3の1/4にし、リセット巻線L3N1の巻き数を可飽和リアクトルL3の1/4とした場合は、従来は1000VのVCE耐圧定格のトランジスタQ5が必要であったものを、その1/4である250V程度のVCE耐圧定格のトランジスタQ5を用いることができる。 Therefore, the voltage controlled by the transistor Q5 can be reduced by the turn ratio described above, so that the VCE withstand voltage rating of the transistor Q5 can be lowered. For example, when the number of turns of the winding T1N1 is 1/4 that of the winding N3 and the number of turns of the reset winding L3N1 is 1/4 that of the saturable reactor L3, a transistor Q5 having a VCE withstand voltage rating of 1000 V is conventionally required. The transistor Q5 having a VCE withstand voltage rating of about 250V, which is ¼ of the above, can be used.
また、過負荷時等にマグアンプ制御回路を構成する素子に印加される電圧も低くて済むので、故障する可能性を低減させることができる。 Further, since the voltage applied to the elements constituting the mag amplifier control circuit at the time of overload or the like may be low, the possibility of failure can be reduced.
本発明の実施例2に係るスイッチング電源装置は、低電圧および高電圧といった2種類の電圧を出力するフルブリッジ共振方式のスイッチング電源装置である。
The switching power supply according to
図2は、実施例2に係るスイッチング電源装置の回路構成を示す図である。このスイッチング電源装置は、実施例1に係るスイッチング電源装置におけるフルブリッジ回路1の出力側に共振回路が追加されて構成されている。以下で、実施例1に係るスイッチング電源装置と相違する部分についてのみ説明する。
FIG. 2 is a diagram illustrating a circuit configuration of the switching power supply device according to the second embodiment. This switching power supply apparatus is configured by adding a resonance circuit to the output side of the
共振回路は、コンデンサCs、チョークコイルLsおよびトランスT1の1次側の巻線N0から構成されている。フルブリッジ回路1を構成するFETQ1とFETQ3の接続点は、コンデンサCsを介してトランスT1の1次側の巻線N0の巻き始め(黒丸で示す)に接続され、FETQ2とFETQ4の接続点は、チョークコイルLsを介して巻線N0の巻き終わりに接続されている。この実施例2に係るスイッチング電源装置によれば、1次側の巻線N0に正弦波が供給されるので、変換効率を高めることができる。
The resonance circuit includes a capacitor Cs, a choke coil Ls, and a primary winding N0 of the transformer T1. The connection point of FETQ1 and FETQ3 constituting the
本発明の実施例3に係るスイッチング電源装置は、低電圧および高電圧といった2種類の電圧を出力するハーフブリッジ方式のスイッチング電源装置である。
The switching power supply according to
図3は、実施例3に係るスイッチング電源装置の回路構成を示す図である。このスイッチング電源装置は、実施例1に係るスイッチング電源装置におけるフルブリッジ回路1を構成するFETQ1およびQ3がコンデンサC10およびC11にそれぞれ置き換えられるとともに、フルブリッジ制御回路2がハーフブリッジ制御回路4に置き換えられて構成されている。以下で、実施例1に係るスイッチング電源装置と相違する部分についてのみ説明する。
FIG. 3 is a diagram illustrating a circuit configuration of the switching power supply device according to the third embodiment. In this switching power supply device, FETs Q1 and Q3 constituting the
このスイッチング電源装置では、FETQ2とFETQ4とが交互にオン/オフされる。FETQ2がオンすることにより2次側の巻線N2およびN4を介して整流ダイオードD2および整流ダイオードD5に電流が流れ、FETQ4がオンすることにより2次側の巻線N1およびN3を介して整流ダイオードD1および整流ダイオードD4に電流が流れる。 In this switching power supply device, FETQ2 and FETQ4 are alternately turned on / off. When the FET Q2 is turned on, a current flows to the rectifier diode D2 and the rectifier diode D5 via the secondary windings N2 and N4, and when the FET Q4 is turned on, the rectifier diode is passed via the secondary windings N1 and N3. A current flows through D1 and the rectifier diode D4.
また、巻線N0に生じるサージ電圧は、FETQ2がオンしたときは、FETQ2のボディダイオード、コンデンサC10および巻線N0によって形成される回路によって吸収され、FETQ4がオンしたときは、FETQ4のボディダイオードとコンデンサC11および巻線N0によって形成される回路によってそれぞれ吸収される。 The surge voltage generated in the winding N0 is absorbed by the circuit formed by the body diode of the FET Q2 and the capacitor C10 and the winding N0 when the FET Q2 is turned on, and the body diode of the FET Q4 when the FET Q4 is turned on. Each is absorbed by the circuit formed by the capacitor C11 and winding N0.
この実施例3に係る構成によれば、上述した実施例1に係るスイッチング電源装置による効果に加え、ハーフブリッジ方式の種々の利点を有するスイッチング電源装置を実現できる。 According to the configuration according to the third embodiment, in addition to the effects of the switching power supply device according to the first embodiment described above, a switching power supply device having various advantages of the half-bridge method can be realized.
本発明の実施例3に係るスイッチング電源装置は、低電圧および高電圧といった2種類の電圧を出力するフォワード方式のスイッチング電源装置である。
The switching power supply according to
図4は、実施例4に係るスイッチング電源装置の回路構成を示す図である。このスイッチング電源装置は、1次側平滑電圧の入力端子INと入力端子IN2との間に、トランスT2の巻線N0とFETQ1との直列回路が接続されている。フォワード方式制御回路5は、出力電圧検出回路3で検出した電圧に応じて、FETQ1をオン/オフ制御することにより低電圧出力を一定電圧に制御する。
FIG. 4 is a diagram illustrating a circuit configuration of the switching power supply device according to the fourth embodiment. In this switching power supply device, a series circuit of the winding N0 of the transformer T2 and the FET Q1 is connected between the input terminal IN and the input terminal IN2 of the primary side smoothing voltage. The forward
また、トランスT2の2次側の回路は、実施例1に係るスイッチング電源装置におけるトランスT1の2次側の回路から、巻線N0を負方向に流れる電流によって誘起される電圧を処理するための回路が除去されて構成されている。 Further, the secondary side circuit of the transformer T2 is for processing the voltage induced by the current flowing in the negative direction through the winding N0 from the secondary side circuit of the transformer T1 in the switching power supply device according to the first embodiment. The circuit is removed.
この実施例4に係る構成によれば、上述した実施例1に係るスイッチング電源装置による効果に加え、簡単な構成のスイッチング電源装置を実現できる。 According to the configuration according to the fourth embodiment, in addition to the effects of the switching power supply device according to the first embodiment described above, a switching power supply device with a simple configuration can be realized.
なお、実施例1乃至実施例4では、入力電圧として、交流電圧を整流平滑した電圧を入力したが、例えば、直流電圧をトランスの1次側に入力しても良い。 In the first to fourth embodiments, a voltage obtained by rectifying and smoothing an AC voltage is input as the input voltage. For example, a DC voltage may be input to the primary side of the transformer.
1 フルブリッジ回路
2 フルブリッジ制御回路
3 出力電圧検出回路
4 ハーフブリッジ制御回路
5 フォワード方式制御回路
C1 一次側平滑用電解コンデンサ
Q1〜Q4 FET
T1、T2 トランス
D1、D2、D4、D5 整流ダイオード
D3、D8 フライホイールダイオード
L1、L2 平滑コイル
C2、C3 出力平滑用電解コンデンサ
DS1 フォトカプラ
R1、R2 出力放電抵抗
L3、L4 可飽和リアクトル
R3、R4 電圧検出抵抗
R5〜R8 抵抗
D6、D7 ダイオード
Q5 トランジスタ
IC1 シャントレギュレータ
Cs コンデンサ
Ls チョークコイル
DESCRIPTION OF
T1, T2 Transformers D1, D2, D4, D5 Rectifier diode D3, D8 Flywheel diode L1, L2 Smoothing coil C2, C3 Output smoothing electrolytic capacitor DS1 Photocoupler R1, R2 Output discharge resistor L3, L4 Saturable reactor R3, R4 Voltage detection resistors R5 to R8 Resistors D6 and D7 Diode Q5 Transistor IC1 Shunt regulator Cs Capacitor Ls Choke coil
Claims (5)
前記2次側の巻線に直列に接続された可飽和リアクトルと、
前記可飽和リアクトルの出力を整流し平滑する整流平滑回路と、
低電圧で動作することにより前記整流平滑回路から出力される電圧に応じた電流を出力する電流出力素子と、
前記可飽和リアクトルとは独立した第2の巻線であり、前記可飽和リアクトルと同じ磁心に該可飽和リアクトルより少ない巻き数で巻かれ、前記電流出力素子の出力と前記2次側の巻線から引き出されたタップとの間に接続されたリセット巻線と、
前記電流出力素子に低電圧を供給する補助電源とを備え、
前記電流出力素子は、前記補助電源に接続された第1電極と前記リセット巻線に接続された第2電極と前記整流平滑回路から出力される電圧を分圧した電圧が印加される制御電極とを有するトランジスタからなることを特徴とするスイッチング電源装置。 A voltage obtained by rectifying and smoothing an AC voltage or a DC voltage is turned on / off by a switching circuit to be supplied to the primary winding of the transformer, and the AC voltage induced in the secondary winding of the transformer is secondary. In the switching power supply that rectifies and smoothes the output on the side circuit,
A saturable reactor connected in series to the secondary winding;
A rectifying / smoothing circuit for rectifying and smoothing the output of the saturable reactor;
A current output element that outputs a current corresponding to a voltage output from the rectifying and smoothing circuit by operating at a low voltage;
The saturable reactor is a second winding independent of the saturable reactor, wound in the same magnetic core as the saturable reactor with a smaller number of turns than the saturable reactor, and the output of the current output element and the secondary winding A reset winding connected between the tap drawn from
An auxiliary power supply for supplying a low voltage to the current output element ,
The current output element includes a first electrode connected to the auxiliary power supply, a second electrode connected to the reset winding, and a control electrode to which a voltage obtained by dividing a voltage output from the rectifying and smoothing circuit is applied. A switching power supply device comprising a transistor having:
この第1直列回路に並列に接続され、第3スイッチング素子と第4スイッチング素子とからなる第2直列回路と、
を有し、
前記第1スイッチング素子と前記第2スイッチング素子との接続点は、前記トランスの1次側の巻線の一端に接続され、前記第3スイッチング素子と前記第4スイッチング素子との接続点は、前記トランスの1次側の巻線の他端に接続され、前記第1スイッチング素子及び前記第4スイッチング素子と前記第2スイッチング素子及び前記第2スイッチング素子とは、相補的にオン/オフ動作することを特徴とする請求項1記載のスイッチング電源装置。 The switching circuit is connected between terminals for inputting a voltage obtained by rectifying and smoothing the AC voltage or a DC voltage, and includes a first series circuit including a first switching element and a second switching element,
A second series circuit connected in parallel to the first series circuit and comprising a third switching element and a fourth switching element;
Have
A connection point between the first switching element and the second switching element is connected to one end of a primary winding of the transformer, and a connection point between the third switching element and the fourth switching element is The first switching element, the fourth switching element, the second switching element, and the second switching element are connected to the other end of the primary winding of the transformer, and complementarily turn on / off. The switching power supply device according to claim 1.
この第1直列回路に並列に接続され、第1スイッチング素子と第2スイッチング素子とからなる第2直列回路と、
を有し、
前記第1コンデンサと前記第2コンデンサとの接続点は、前記トランスの1次側の巻線の一端に接続され、前記第1スイッチング素子と前記第2スイッチング素子との接続点は、前記トランスの1次側の巻線の他端に接続され、前記第1スイッチング素子と前記第2スイッチング素子とは、相補的にオン/オフ動作することを特徴とする請求項1記載のスイッチング電源装置。 The switching circuit is connected between terminals that input a voltage obtained by rectifying and smoothing the AC voltage or a DC voltage, and includes a first series circuit including a first capacitor and a second capacitor;
A second series circuit comprising a first switching element and a second switching element connected in parallel to the first series circuit;
Have
A connection point between the first capacitor and the second capacitor is connected to one end of a primary winding of the transformer, and a connection point between the first switching element and the second switching element is 2. The switching power supply device according to claim 1, wherein the first switching element and the second switching element are connected to the other end of the primary winding, and the first switching element and the second switching element are complementarily turned on / off.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096431A JP4234691B2 (en) | 2005-03-29 | 2005-03-29 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096431A JP4234691B2 (en) | 2005-03-29 | 2005-03-29 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006280118A JP2006280118A (en) | 2006-10-12 |
JP4234691B2 true JP4234691B2 (en) | 2009-03-04 |
Family
ID=37214255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005096431A Active JP4234691B2 (en) | 2005-03-29 | 2005-03-29 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4234691B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5429791B2 (en) * | 2009-05-19 | 2014-02-26 | 株式会社ダイヘン | Welding power supply |
JP5638817B2 (en) * | 2010-03-04 | 2014-12-10 | 川崎重工業株式会社 | Magnetic amplifier |
CN104654592A (en) * | 2013-11-21 | 2015-05-27 | 青岛润鑫伟业科贸有限公司 | Quickly heated electric water heater |
-
2005
- 2005-03-29 JP JP2005096431A patent/JP4234691B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006280118A (en) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4910525B2 (en) | Resonant switching power supply | |
JP4632023B2 (en) | Power converter | |
JPH04299070A (en) | Switching regulator | |
JP4816908B2 (en) | Multi-output switching power supply | |
JP6459599B2 (en) | Switching power supply | |
JP4234691B2 (en) | Switching power supply | |
JP4473041B2 (en) | DC power supply | |
JP2002136141A (en) | Multiple-output switching power supply unit | |
JP2006149092A (en) | Multiple-output switching power supply unit | |
JP2001016851A (en) | Switching power supply unit | |
JP7050494B2 (en) | Insulated switching power supply | |
JP3428008B2 (en) | Output voltage detection circuit of switching power supply | |
JP4403663B2 (en) | DC / DC converter | |
JP2551190B2 (en) | Switching power supply circuit | |
JP3562385B2 (en) | Forward converter | |
KR20190054328A (en) | High Efficiency Multi-output DC Converter | |
WO2023040550A1 (en) | Power supply apparatus, electronic device and power supply method | |
JP2020137319A (en) | Switching power supply | |
JP4718773B2 (en) | converter | |
JP3306484B2 (en) | Switching power supply circuit | |
JP4803823B2 (en) | Multi-output power supply | |
JPH11225474A (en) | Dc-dc converter | |
JP2002218753A (en) | Switching power supply unit | |
JP3419343B2 (en) | DC-DC converter | |
JP2007174730A (en) | Power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4234691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |