JP4227324B2 - Exposure equipment - Google Patents
Exposure equipment Download PDFInfo
- Publication number
- JP4227324B2 JP4227324B2 JP2001332666A JP2001332666A JP4227324B2 JP 4227324 B2 JP4227324 B2 JP 4227324B2 JP 2001332666 A JP2001332666 A JP 2001332666A JP 2001332666 A JP2001332666 A JP 2001332666A JP 4227324 B2 JP4227324 B2 JP 4227324B2
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- exposure apparatus
- flatness
- substrate surface
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ICやLSI等の半導体チップ、液晶パネル、CCD、薄膜磁気ヘッド、マイクロマシン等、微細なパターンを有するデバイスの製造工程において用いられる露光装置に関する。
【0002】
【従来の技術】
半導体製造工程において用いられる露光装置で、レチクルパターンをシリコンウエハ上に投影して転写する投影露光装置の従来例を図8および図9に示す。図9は、図8の装置における要部のより詳細な構成を示す。図8および図9において、81は露光パターンの原版となるレチクル、82はレチクル81を搭載し、スリット状の露光光に対してレチクルをスキャン露光させるレチクルステージ、83はレチクル81をレチクルステージ82にクランプする手段であるレチクルクランプである。
【0003】
84はレチクル81をレチクルステージ82上のレチクルアライメントマークに位置合わせするためのレチクルアライメントスコープ、85はレチクル81上のパターンを、シリコン基板より成るウエハ86上に縮小投影する縮小投影レンズ、87はウエハ86を搭載し、レチクルステージ82と同期して、前記スリット状露光光に対してスキャン移動露光するウエハステージである。88はウエハ81上の複数のアライメントマークを検出し、ウエハ上のパターン重ね合わせ精度を計測するためのオフアクシスアライメントスコープである。
【0004】
以上の従来の構成においては、レチクル81をレチクルクランプ83にクランプするため、図9(1)(2)に示すように、レチクルクランプ83には、レチクルクランプパッド83Aが構成され、レチクルクランプパッド83Aをバキュームパッドにすることにより、レチクル81をレチクルクランプ83真空吸引クランプする。そのレチクル81をクランプした際またはそのレチクルを用いて露光した際、図9(3)に示すように、レチクル自身の自重タワミおよび面歪みおよび露光熱歪みにより、ウエハ上に投影したレチクル面上のパターンの、像面湾曲、パターン横ずれ、ディストーションおよびパターン面内デフォーカスが悪化し、ウエハ上パターン精度が悪化する問題があった。
【0005】
【発明が解決しようとする課題】
上記従来例に示すように、従来の露光装置では、レチクルをクランプし、レチクル面上のパターンをウエハ上に投影する際に、レチクル自身の自重タワミおよび面歪みおよび露光熱歪みにより、像面湾曲、パターン横ずれ、ディストーション、パターン面内デフォーカスが悪化し、ウエハ上パターン精度が悪化する問題があった。また、ウエハをクランプした際にも、同様に、ウエハチャック平坦度悪化および露光熱歪みによりウエハ平坦度が悪化し、像面湾曲、パターン横ずれ、ディストーション、パターン面内デフォーカスが悪化し、ウエハ上パターン精度が悪化する問題があった。
【0006】
本発明は、レチクル(原版)面およびウエハ(基板)面の少なくとも一方の平面度による像の歪を補正することを課題とする。
【0007】
【課題を解決するための手段】
上記の課題を解決する本発明の露光装置は、原版面に描かれたパターンを、投影光学系を介して基板面に投影し、該パターンの像により該基板面を露光する露光装置において、該原版面および該基板面の少なくとも一方の平面度を検出する手段と、該原版面と該基板面との間に設けられた、前記像の歪を補正するための光学手段と、4つの駆動手段であって、それぞれが前記光学手段を保持するパッドと該パッドを支持するヒンジ又は回転軸受けとを含み且つ前記ヒンジ又は前記回転軸受けに支持された前記パッドをチルト駆動する、4つの駆動手段と、前記平面度を検出する手段からの信号に基づいて、該原版面および該基板面の少なくとも一方の平面度による該基板面での前記像の歪を補正するように、前記4つの駆動手段を制御する制御手段とを具備することを特徴とする。
【0008】
さらに、本発明の露光装置は、前記光学手段の変位を検出する手段を備え、前記制御手段は、前記変位を検出する手段の検出信号により前記4つの駆動手段を制御することを特徴とする。
さらに、本発明の露光装置は、前記平面度を検出する手段は、露光する直前の前記平面度を検出することを特徴とする。
さらに、本発明の露光装置は、前記光学手段は、平行ガラス基板からなることを特徴とする。
【0009】
さらに、本発明の露光装置は、前記原版の種類を識別し、各々に最適な補正量を選択する手段を有することを特徴とする。
さらに、本発明の露光装置は、前記制御手段による制御を原版交換毎、基板交換毎あるいはショット毎に行なうことを特徴とする。
さらに、本発明の露光装置は、8つの駆動手段であって、それぞれが前記光学手段を保持するパッドと該パッドを支持するヒンジ又は回転軸受けとを含み且つ前記ヒンジ又は前記回転軸受に支持された前記パッドをチルト駆動する、8つの駆動手段を有することを特徴とする。
【0010】
さらに、本発明のデバイスの製造方法は、前記露光装置を用いて、原版面に描かれたパターンを、投影光学系を介して基板面に投影し、該パターンの像により該基板面を露光するステップを有することを特徴とする。
【0011】
【実施例】
以下に本発明の実施例を説明する。
[第1の実施例]
図1は本発明の一実施例に係るステップアンドスキャンタイプの投影露光装置(スキャナ)の概略構成を示す。また、図2は図1の露光装置におけるレチクルステージ部分のより詳細な構成を示す。
【0012】
図1および図2において、1はレチクルで露光パターンの原版である。1A(図2)はスリット状の露光光を透過させる露光スリット、2はレチクル1を搭載し、上記スリット状の露光光に対してレチクル1をスキャン露光させるレチクルステージである。2A(図2)はレチクルステージ2上に設けられたレチクルアライメント基準マーク、3はレチクル1をレチクルステージ2にクランプする手段であるレチクルクランプ、3A(図2)はレチクル1を真空吸引するためレチクルクランプ3に配設されたレチクルクランプパッド、4はレチクル1をレチクルステージ1上のレチクルアライメント基準マーク2Aに位置合わせするレチクルアライメントスコープである。5はレチクルステージ2上方の露光スリット1A近傍に設定されるレチクル1の露光前移動位置に設けられ、レチクルの平面度を計測するレチクル平面度検出手段である。
【0013】
6はレチクル1上のパターンをシリコン基板より成るウエハ7上に縮小投影する縮小投影レンズ、8はウエハ7を搭載し、レチクルステージ2と同期して、前記スリット状露光光に対してスキャン移動露光するウエハステージ、9はウエハ7上の複数のアライメントマークを検出し、ウエハ7上のパターン重ね合わせ精度を計測するオフアクシスアライメントスコープである。
【0014】
10はレチクルアライメントスコープ4によりレチクル1をレチクルアライメント基準マーク2Aにアライメントする際のマーク検出信号を検出するマーク検出手段、11はマーク検出手段10のマーク検出信号に基づいてアライメントマーク合わせ込み量を演算する演算処理回路、12は演算処理回路11で演算されたアライメントマーク合わせ込み量に従いレチクルステージ2を駆動する駆動制御手段である。
【0015】
13はレチクル平面度検出手段5の検出信号に基づいてレチクル1の平面度を検出するレチクル平面度検出回路、14はレチクル1と縮小投影レンズ6との間に設けられたレチクルベンド(bend)補正光学系である。レチクルベンド補正光学系14は、平行ガラス基板より成り、レチクルベンド補正光学系微動駆動手段14Aによりクランプおよび駆動される。14Bはレチクルベンド補正光学系制御回路および微動駆動ドライバ、14Cは補正光学系変位センサ15によりレチクルベンド補正光学系14の変位を検出するレチクルベンド補正光学系変位検出回路である。
【0016】
以上の構成においては、レチクルクランプ3にレチクルクランプパッド3Aが構成されており、レチクル1を真空吸引することによりレチクルクランプ3にクランプする。そのクランプする際および露光の際、レチクル1は、図3(1)Aに示すような、自身の自重タワミ変形や露光熱歪変形(破線→実線)、図3(2)Aに示すような、露光熱歪変形(破線→実線)、または図3(3)Aに示すような、変形レチクルやレチクルクランプ変形や露光熱歪変形などを発生する。
【0017】
この時、図1に示すレチクル平面度検出手段5により、露光直前のレチクル1の平面度を計測し、レチクル平面度検出回路13により、レチクル平面度を計測する。次に、レチクルベンド補正光学系制御回路および微動駆動ドライバ14Bはレチクル平面度検出回路13からの信号を補正制御駆動信号に変換し、この補正制御駆動信号に基づいてレチクルベンド補正光学系微動駆動手段14Aはパターン歪をキャンセルするようにレチクルベンド補正光学系14を補正駆動する。
【0018】
レチクルベンド補正光学系微動駆動手段14Aによる駆動補正の様子を、図3(1)B、(2)Bおよび(3)Bに示す。ここで、変形したレチクル1からのパターン像を補正するために、レチクルベンド補正光学系微動駆動手段14Aにより、レチクルベンド補正光学系14が図示のように変位駆動されることにより、パターン歪を補正する。
【0019】
図4は、レチクルベンド補正光学系微動駆動手段14の構成例を示す。図4(1)の例では、レチクルベンド補正光学系(平行ガラス基板)14を保持するクランプパッド14Iの下部にヒンジ14Eが設けられ、ヒンジ14Eを形成するための切り欠き部14JにはPZT(圧電素子)14Dがヒンジ14Eを挟んで対称に設けられ、それぞれのPZT14Dを鉛直方向に伸縮駆動することにより、クランプパッド14Iをチルト駆動し、レチクルベンド補正光学系14をパターン補正方向に変位させる。
【0020】
微動駆動手段14Aの他の例では、図4(2)に示すように、レチクルベンド補正光学系14を保持するクランプパッド14Iの下部の片側に切り欠き14Jが設けられ、切り欠き部にPZT(圧電素子)14Dが設けられ、このPZT14Dを鉛直方向に伸縮駆動することにより、レチクルベンド補正光学系14を補正駆動することが出来る。また、さらに他の例では、図4(3)に示すように、レチクルベンド補正光学系14のクランプパッド14Iの下部に、回転軸受け14Gが設けられ、回転中心の下方には図に示すように、水平方向に与圧付勢する与圧バネ14H、および逆方向に水平方向に駆動するPZT(圧電素子)14Fを設け、PZT14Fの伸縮駆動により、レチクルベンド補正光学系14を補正駆動することが出来る。
【0021】
[第2の実施例]
図5(1)(2)に示すように、レチクルベンド補正光学系微動駆動手段14として、上記第1の実施例に示す駆動手段の配置の他に、スキャン方向あるいは露光スリット1Aと同心状に、駆動手段を配置することにより、より精度の高い補正駆動を行なうことも可能である。
【0022】
[第3の実施例]
図6に示すように、上記第1の実施例における2次曲線近似の変形以外に、レチクル1の単純な1次傾きに対しても、当然パターンオフセット補正方向に、チルト補正駆動が可能である。
【0023】
[第4の実施例]
図7に示すように、ウエハ7の平面度を検出するウエハ平面度検出手段17およびウエハ平面度検出回路16をさらに設け、ウエハ平面度検出回路16からの信号により、レチクルベンド補正光学系制御回路および微動駆動ドライバ14Bから、ウエハ7上のパターン歪を補正する方向に、レチクルベンド補正光学系微動駆動手段14Aに駆動信号を送り、レチクルベンド補正光学系14を補正駆動するように構成してもよい。つまり、レチクル1とウエハ7の相互の歪を相殺する方向に、レチクルベンド補正光学系14を補正駆動することも可能である。もちろん、レチクル平面度とウエハ平面度のどちらか一方の検出信号による補正制御等も可能である。
【0024】
以上説明したように、第1〜第4の実施例によれば、レチクルベンド補正光学系による露光パターンの歪補正を行なうことにより、露光時のパターン横ずれやディストーションを補正し、正確で安定したマスクパターンの投影像を得て、解像度の高いパターンの露光を可能にする。
【0025】
<半導体生産システムの実施例>
次に、半導体デバイス(ICやLSI等の半導体チップ、液晶パネル、CCD、薄膜磁気ヘッド、マイクロマシン等)の生産システムの例を説明する。これは半導体製造工場に設置された製造装置のトラブル対応や定期メンテナンス、あるいはソフトウェア提供などの保守サービスを、製造工場外のコンピュータネットワークを利用して行なうものである。
【0026】
図10は全体システムをある角度から切り出して表現したものである。図中、101は半導体デバイスの製造装置を提供するベンダ(装置供給メーカ)の事業所である。製造装置の実例として、半導体製造工場で使用する各種プロセス用の半導体製造装置、例えば、前工程用機器(露光装置、レジスト処理装置、エッチング装置等のリソグラフィ装置、熱処理装置、成膜装置、平坦化装置等)や後工程用機器(組立て装置、検査装置等)を想定している。事業所101内には、製造装置の保守データベースを提供するホスト管理システム108、複数の操作端末コンピュータ110、これらを結んでイントラネットを構築するローカルエリアネットワーク(LAN)109を備える。ホスト管理システム108は、LAN109を事業所の外部ネットワークであるインターネット105に接続するためのゲートウェイと、外部からのアクセスを制限するセキュリティ機能を備える。
【0027】
一方、102〜104は、製造装置のユーザとしての半導体デバイスメーカの製造工場である。製造工場102〜104は、互いに異なるメーカに属する工場であっても良いし、同一のメーカに属する工場(例えば、前工程用の工場、後工程用の工場等)であっても良い。各工場102〜104内には、それぞれ、複数の製造装置106と、それらを結んでイントラネットを構築するローカルエリアネットワーク(LAN)111と、各製造装置106の稼動状況を監視する監視装置としてホスト管理システム107とが設けられている。各工場102〜104に設けられたホスト管理システム107は、各工場内のLAN111を工場の外部ネットワークであるインターネット105に接続するためのゲートウェイを備える。これにより各工場のLAN111からインターネット105を介してベンダ101側のホスト管理システム108にアクセスが可能となり、ホスト管理システム108のセキュリティ機能によって限られたユーザだけがアクセスが許可となっている。具体的には、インターネット105を介して、各製造装置106の稼動状況を示すステータス情報(例えば、トラブルが発生した製造装置の症状)を工場側からベンダ側に通知する他、その通知に対応する応答情報(例えば、トラブルに対する対処方法を指示する情報、対処用のソフトウェアやデータ)や、最新のソフトウェア、ヘルプ情報などの保守情報をベンダ側から受け取ることができる。各工場102〜104とベンダ101との間のデータ通信および各工場内のLAN111でのデータ通信には、インターネットで一般的に使用されている通信プロトコル(TCP/IP)が使用される。なお、工場外の外部ネットワークとしてインターネットを利用する代わりに、第三者からのアクセスができずにセキュリティの高い専用線ネットワーク(ISDNなど)を利用することもできる。また、ホスト管理システムはベンダが提供するものに限らずユーザがデータベースを構築して外部ネットワーク上に置き、ユーザの複数の工場から該データベースへのアクセスを許可するようにしてもよい。
【0028】
さて、図11は本実施例の全体システムを図10とは別の角度から切り出して表現した概念図である。先の例ではそれぞれが製造装置を備えた複数のユーザ工場と、該製造装置のベンダの管理システムとを外部ネットワークで接続して、該外部ネットワークを介して各工場の生産管理や少なくとも1台の製造装置の情報をデータ通信するものであった。これに対し本例は、複数のベンダの製造装置を備えた工場と、該複数の製造装置のそれぞれのベンダの管理システムとを工場外の外部ネットワークで接続して、各製造装置の保守情報をデータ通信するものである。図中、201は製造装置ユーザ(半導体デバイスメーカ)の製造工場であり、工場の製造ラインには各種プロセスを行なう製造装置、ここでは例として露光装置202、レジスト処理装置203、成膜処理装置204が導入されている。なお図11では製造工場201は1つだけ描いているが、実際は複数の工場が同様にネットワーク化されている。工場内の各装置はLAN206で接続されてイントラネットを構成し、ホスト管理システム205で製造ラインの稼動管理がされている。一方、露光装置メーカ210、レジスト処理装置メーカ220、成膜装置メーカ230などベンダ(装置供給メーカ)の各事業所には、それぞれ供給した機器の遠隔保守を行なうためのホスト管理システム211、221、231を備え、これらは上述したように保守データベースと外部ネットワークのゲートウェイを備える。ユーザの製造工場内の各装置を管理するホスト管理システム205と、各装置のベンダの管理システム211、221、231とは、外部ネットワーク200であるインターネットもしくは専用線ネットワークによって接続されている。このシステムにおいて、製造ラインの一連の製造機器の中のどれかにトラブルが起きると、製造ラインの稼動が休止してしまうが、トラブルが起きた機器のベンダからインターネット200を介した遠隔保守を受けることで迅速な対応が可能で、製造ラインの休止を最小限に抑えることができる。
【0029】
半導体製造工場に設置された各製造装置はそれぞれ、ディスプレイと、ネットワークインターフェースと、記憶装置にストアされたネットワークアクセス用ソフトウェアならびに装置動作用のソフトウェアを実行するコンピュータを備える。記憶装置としては内蔵メモリやハードディスク、あるいはネットワークファイルサーバーなどである。上記ネットワークアクセス用ソフトウェアは、専用または汎用のウェブブラウザを含み、例えば図12に一例を示す様な画面のユーザインターフェースをディスプレイ上に提供する。各工場で製造装置を管理するオペレータは、画面を参照しながら、製造装置の機種(401)、シリアルナンバ(402)、トラブルの件名(403)、発生日(404)、緊急度(405)、症状(406)、対処法(407)、経過(408)等の情報を画面上の入力項目に入力する。入力された情報はインターネットを介して保守データベースに送信され、その結果の適切な保守情報が保守データベースから返信されディスプレイ上に提示される。またウェブブラウザが提供するユーザインターフェースはさらに図示のごとくハイパーリンク機能(410〜412)を実現し、オペレータは各項目の更に詳細な情報にアクセスしたり、ベンダが提供するソフトウェアライブラリから製造装置に使用する最新バージョンのソフトウェアを引出したり、工場のオペレータの参考に供する操作ガイド(ヘルプ情報)を引出したりすることができる。
【0030】
次に上記説明した生産システムを利用した半導体デバイスの製造プロセスを説明する。図13は半導体デバイスの全体的な製造プロセスのフローを示す。ステップ1(回路設計)では半導体デバイスの回路設計を行なう。ステップ2(マスク製作)では設計した回路パターンを形成したマスクを製作する。一方、ステップ3(ウエハ製造)ではシリコン等の材料を用いてウエハを製造する。ステップ4(ウエハプロセス)は前工程と呼ばれ、上記用意したマスクとウエハを用いて、リソグラフィ技術によってウエハ上に実際の回路を形成する。次のステップ5(組立て)は後工程と呼ばれ、ステップ4によって作製されたウエハを用いて半導体チップ化する工程であり、アッセンブリ工程(ダイシング、ボンディング)、パッケージング工程(チップ封入)等の組立て工程を含む。ステップ6(検査)ではステップ5で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行なう。こうした工程を経て半導体デバイスが完成し、これを出荷(ステップ7)する。前工程と後工程はそれぞれ専用の別の工場で行ない、これらの工場毎に上記説明した遠隔保守システムによって保守がなされる。また前工程工場と後工程工場との間でも、インターネットまたは専用線ネットワークを介して生産管理や装置保守のための情報がデータ通信される。
【0031】
図14は上記ウエハプロセスの詳細なフローを示す。ステップ11(酸化)ではウエハの表面を酸化させる。ステップ12(CVD)ではウエハ表面に絶縁膜を成膜する。ステップ13(電極形成)ではウエハ上に電極を蒸着によって形成する。ステップ14(イオン打込み)ではウエハにイオンを打ち込む。ステップ15(レジスト処理)ではウエハに感光剤を塗布する。ステップ16(露光)では上記説明した露光装置によってマスクの回路パターンをウエハに焼付露光する。ステップ17(現像)では露光したウエハを現像する。ステップ18(エッチング)では現像したレジスト像以外の部分を削り取る。ステップ19(レジスト剥離)ではエッチングが済んで不要となったレジストを取り除く。これらのステップを繰り返し行なうことによって、ウエハ上に多重に回路パターンを形成する。各工程で使用する製造機器は上記説明した遠隔保守システムによって保守がなされているので、トラブルを未然に防ぐと共に、もしトラブルが発生しても迅速な復旧が可能で、従来に比べて半導体デバイスの生産性を向上させることができる。
【0032】
【発明の効果】
以上説明したように、本発明によれば、レチクル(原版)面およびウエハ(基板)面の少なくとも一方の平面度による像の歪を補正することができる。
【図面の簡単な説明】
【図1】 本発明の一実施例に係る投影露光装置の構成を示す概念図である。
【図2】 図1の装置におけるレチクルステージ部分のより詳細な構成図である。
【図3】 図1の装置におけるレチクルの各種変形およびその補正方法を説明する図である。
【図4】 図1の装置における補正光学系微動駆動手段の構成を示す図である。
【図5】 図1の装置における補正光学系微動駆動手段の他の構成例を示す図である。
【図6】 図1の装置におけるレチクルの他の変形状態例およびその補正方法を説明する図である。
【図7】 本発明の第4の実施例に係る投影露光装置の構成を示す概念図である。
【図8】 従来の投影露光装置の構成を示す概念図である。
【図9】 図8の装置におけるレチクルステージ部分のより詳細な構成図である。
【図10】 半導体デバイスの生産システムをある角度から見た概念図である。
【図11】 半導体デバイスの生産システムを別の角度から見た概念図である。
【図12】 ユーザインターフェースの具体例である。
【図13】 デバイスの製造プロセスのフローを説明する図である。
【図14】 ウエハプロセスを説明する図である。
【符号の説明】
1:レチクル、1A:露光スリット(またはスリット露光光)、2:レチクルステージ、2A:レチクルアライメント基準マーク、3:レチクルクランプ、3A:レチクルクランプパッド、4:レチクルアライメントスコープ、5:レチクル平面度検出手段、6:縮小投影レンズ、7:ウエハ、8:ウエハステージ、9:オフアクシスアライメントスコープ、10:マーク検出手段、11:演算処理回路12:駆動制御手段、12:レチクル平面度検出回路、14:レチクルベンド補正光学系、14A:レチクルベンド補正光学系微動駆動手段、14B:レチクルベンド補正光学系制御回路および微動駆動ドライバ、14C:レチクルベンド補正光学系変位検出手段、14D:PZT(圧電素子)、14E:ヒンジ、14F:PZT(圧電素子)、14G:回転軸受け、14H:与圧バネ、14I:レチクルベンド補正光学系クランプパッド、14J:切り欠き部、15:補正光学系変位センサ、16:ウエハ平面度検出手段、17:ウエハ平面度検出回路、81:レチクル、82:レチクルステージ:82A:レチクルアライメント基準マーク、83:レチクルクランプ、83A:レチクルクランプパッド、84:レチクルアライメントスコープ、85:縮小投影レンズ、86:ウエハ、87:ウエハステージ、88:オフアクシスアライメントスコープ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an exposure apparatus used in a manufacturing process of a device having a fine pattern such as a semiconductor chip such as an IC or LSI, a liquid crystal panel, a CCD, a thin film magnetic head, a micromachine, or the like.
[0002]
[Prior art]
8 and 9 show a conventional example of a projection exposure apparatus that projects and transfers a reticle pattern onto a silicon wafer in an exposure apparatus used in a semiconductor manufacturing process. FIG. 9 shows a more detailed configuration of the main part of the apparatus of FIG. In FIGS. 8 and 9, reference numeral 81 denotes a reticle serving as an original of an exposure pattern, 82 denotes a reticle stage on which the reticle 81 is mounted and scans the reticle with slit-shaped exposure light, and 83 denotes the reticle 81 to the reticle stage 82. It is a reticle clamp which is a means for clamping.
[0003]
84 is a reticle alignment scope for aligning the reticle 81 with a reticle alignment mark on the reticle stage 82, 85 is a reduction projection lens for reducing and projecting a pattern on the reticle 81 onto a wafer 86 made of a silicon substrate, and 87 is a wafer. 86 is a wafer stage that carries out scanning movement exposure with respect to the slit exposure light in synchronization with the reticle stage 82. Reference numeral 88 denotes an off-axis alignment scope for detecting a plurality of alignment marks on the wafer 81 and measuring pattern overlay accuracy on the wafer.
[0004]
In the above-described conventional configuration, the reticle 81 is clamped to the reticle clamp 83. Therefore, as shown in FIGS. 9 (1) and 9 (2), the
[0005]
[Problems to be solved by the invention]
As shown in the above conventional example, in the conventional exposure apparatus, when the reticle is clamped and the pattern on the reticle surface is projected onto the wafer, the curvature of field is caused by the weight of the reticle itself, surface distortion, and exposure thermal distortion. Further, there has been a problem that pattern lateral deviation, distortion, and pattern in-plane defocus deteriorate, and the pattern accuracy on the wafer deteriorates. Similarly, when the wafer is clamped, the wafer flatness deteriorates due to the deterioration of wafer chuck flatness and exposure thermal distortion, and the curvature of field, pattern lateral deviation, distortion, and in-pattern defocus deteriorate, and There was a problem that the pattern accuracy deteriorated.
[0006]
An object of the present invention is to correct image distortion due to the flatness of at least one of a reticle (original) surface and a wafer (substrate) surface .
[0007]
[Means for Solving the Problems]
An exposure apparatus of the present invention that solves the above-described problems is an exposure apparatus that projects a pattern drawn on an original plate surface onto a substrate surface via a projection optical system, and exposes the substrate surface with an image of the pattern. Means for detecting the flatness of at least one of the original surface and the substrate surface; optical means for correcting distortion of the image provided between the original surface and the substrate surface; and four driving means a is, each of which tilt drive the pad and the hinge or 且 and a rotational bearing one said hinge or the pad which is supported on the rotary bearing for supporting the pad for holding the optical unit, four driving means and The four driving means are configured to correct distortion of the image on the substrate surface due to the flatness of at least one of the original surface and the substrate surface based on a signal from the means for detecting the flatness. Control And a means.
[0008]
Further, the exposure apparatus of the present invention comprises means for detecting displacement of the optical means, and the control means controls the four driving means by a detection signal of the means for detecting displacement.
Furthermore, the exposure apparatus of the present invention is characterized in that the means for detecting the flatness detects the flatness immediately before exposure.
Furthermore, the exposure apparatus of the present invention is characterized in that the optical means comprises a parallel glass substrate.
[0009]
Furthermore, the exposure apparatus of the present invention is characterized by having means for identifying the type of the original plate and selecting an optimum correction amount for each.
Furthermore, the exposure apparatus of the present invention is characterized in that the control by the control means is performed every time the original is exchanged, every time the substrate is exchanged, or every shot.
Further, the exposure apparatus of the present invention is a eight drive means, respectively to support the 且 one said hinge or the rotary bearing and a hinge or rotating bearings to support the pad and the pad for holding said optical means Further, the present invention is characterized by having eight driving means for tilting the pad.
[0010]
Furthermore, in the device manufacturing method of the present invention, the pattern drawn on the original plate surface is projected onto the substrate surface via the projection optical system using the exposure apparatus, and the substrate surface is exposed with an image of the pattern. It has a step.
[0011]
【Example】
Examples of the present invention will be described below.
[First embodiment]
FIG. 1 shows a schematic configuration of a step-and-scan type projection exposure apparatus (scanner) according to an embodiment of the present invention. FIG. 2 shows a more detailed configuration of the reticle stage portion in the exposure apparatus of FIG.
[0012]
In FIGS. 1 and 2,
[0013]
Reference numeral 6 denotes a reduction projection lens for reducing and projecting the pattern on the
[0014]
[0015]
[0016]
In the above configuration, the reticle clamp pad 3A is configured on the
[0017]
At this time, the flatness of the
[0018]
FIGS. 3 (1) B, (2) B, and (3) B show how driving correction is performed by the reticle bend correction optical system fine movement driving means 14A. Here, in order to correct the pattern image from the
[0019]
FIG. 4 shows a configuration example of the reticle bend correction optical system fine movement driving means 14. In the example of FIG. 4A, a hinge 14E is provided below the clamp pad 14I that holds the reticle bend correction optical system (parallel glass substrate) 14, and the notch 14J for forming the hinge 14E has a PZT ( Piezoelectric elements) 14D are provided symmetrically with respect to the hinge 14E, and each
[0020]
In another example of the fine movement driving means 14A, as shown in FIG. 4B, a notch 14J is provided on one side of the lower part of the clamp pad 14I holding the reticle bend correction
[0021]
[Second Embodiment]
As shown in FIGS. 5 (1) and 5 (2), as the reticle bend correction optical system fine movement driving means 14, in addition to the arrangement of the driving means shown in the first embodiment, it is concentric with the scanning direction or the exposure slit 1A. By arranging the driving means, it is possible to perform correction driving with higher accuracy.
[0022]
[Third embodiment]
As shown in FIG. 6, in addition to the modification of the quadratic curve approximation in the first embodiment, it is possible to perform tilt correction driving in the pattern offset correction direction as a matter of course even for a simple primary inclination of the
[0023]
[Fourth embodiment]
As shown in FIG. 7, a wafer flatness detecting means 17 for detecting the flatness of the wafer 7 and a wafer
[0024]
As described above, according to the first to fourth embodiments, an exposure pattern distortion correction by the reticle bend correction optical system is performed to correct pattern lateral deviation and distortion at the time of exposure, and an accurate and stable mask. A projection image of a pattern is obtained, and exposure of a pattern with high resolution is enabled.
[0025]
<Example of semiconductor production system>
Next, an example of a production system for semiconductor devices (semiconductor chips such as IC and LSI, liquid crystal panels, CCDs, thin film magnetic heads, micromachines, etc.) will be described. In this method, maintenance services such as troubleshooting, periodic maintenance, and software provision for manufacturing equipment installed in a semiconductor manufacturing factory are performed using a computer network outside the manufacturing factory.
[0026]
FIG. 10 shows the whole system cut out from a certain angle. In the figure,
[0027]
On the other hand,
[0028]
FIG. 11 is a conceptual diagram showing the overall system of this embodiment cut out from an angle different from that in FIG. In the previous example, a plurality of user factories each equipped with a manufacturing apparatus and a management system of a vendor of the manufacturing apparatus are connected via an external network, and production management of each factory or at least one unit is performed via the external network. Data communication of manufacturing equipment was performed. On the other hand, in this example, a factory equipped with a plurality of vendors' manufacturing devices and a management system of each vendor of the plurality of manufacturing devices are connected by an external network outside the factory, and maintenance information of each manufacturing device is obtained. Data communication. In the figure,
[0029]
Each manufacturing apparatus installed in the semiconductor manufacturing factory includes a display, a network interface, a computer for executing network access software stored in a storage device and software for operating the apparatus. The storage device is a built-in memory, a hard disk, or a network file server. The network access software includes a dedicated or general-purpose web browser, and provides, for example, a user interface having a screen as shown in FIG. 12 on the display. The operator who manages the manufacturing apparatus in each factory refers to the screen while referring to the screen of the manufacturing apparatus (401), serial number (402), trouble subject (403), date of occurrence (404), urgency (405), Information such as symptom (406), coping method (407), progress (408), etc. is input to the input items on the screen. The input information is transmitted to the maintenance database via the Internet, and appropriate maintenance information as a result is returned from the maintenance database and presented on the display. The user interface provided by the web browser further realizes a hyperlink function (410 to 412) as shown in the figure, and the operator can access more detailed information on each item or use the software library provided by the vendor for the manufacturing apparatus. The latest version of software can be pulled out, and operation guides (help information) can be pulled out for reference by factory operators.
[0030]
Next, a semiconductor device manufacturing process using the production system described above will be described. FIG. 13 shows the flow of the entire manufacturing process of the semiconductor device. In step 1 (circuit design), a semiconductor device circuit is designed. In step 2 (mask production), a mask on which the designed circuit pattern is formed is produced. On the other hand, in step 3 (wafer manufacture), a wafer is manufactured using a material such as silicon. Step 4 (wafer process) is called a pre-process, and an actual circuit is formed on the wafer by lithography using the prepared mask and wafer. The next step 5 (assembly) is called a post-process, and is a process for forming a semiconductor chip using the wafer produced in step 4, and is an assembly process (dicing, bonding), packaging process (chip encapsulation), etc. Process. In step 6 (inspection), inspections such as an operation confirmation test and a durability test of the semiconductor device manufactured in step 5 are performed. Through these steps, the semiconductor device is completed and shipped (step 7). The pre-process and post-process are performed in separate dedicated factories, and maintenance is performed for each of these factories by the remote maintenance system described above. In addition, information for production management and apparatus maintenance is communicated between the pre-process factory and the post-process factory via the Internet or a dedicated network.
[0031]
FIG. 14 shows a detailed flow of the wafer process. In step 11 (oxidation), the wafer surface is oxidized. In step 12 (CVD), an insulating film is formed on the wafer surface. In step 13 (electrode formation), an electrode is formed on the wafer by vapor deposition. In step 14 (ion implantation), ions are implanted into the wafer. In step 15 (resist process), a photosensitive agent is applied to the wafer. In step 16 (exposure), the circuit pattern of the mask is printed onto the wafer by exposure using the exposure apparatus described above. In step 17 (development), the exposed wafer is developed. In step 18 (etching), portions other than the developed resist image are removed. In step 19 (resist stripping), unnecessary resist after etching is removed. By repeating these steps, multiple circuit patterns are formed on the wafer. Since the manufacturing equipment used in each process is maintained by the remote maintenance system described above, it is possible to prevent problems before they occur, and to recover quickly if a problem occurs. Productivity can be improved.
[0032]
【The invention's effect】
As described above, according to the present invention, it is possible to correct image distortion due to flatness of at least one of a reticle (original) surface and a wafer (substrate) surface .
[Brief description of the drawings]
FIG. 1 is a conceptual diagram showing a configuration of a projection exposure apparatus according to an embodiment of the present invention.
FIG. 2 is a more detailed configuration diagram of a reticle stage portion in the apparatus of FIG. 1;
FIG. 3 is a diagram for explaining various reticle deformations and correction methods thereof in the apparatus of FIG. 1;
4 is a diagram showing a configuration of correction optical system fine movement driving means in the apparatus of FIG. 1; FIG.
FIG. 5 is a diagram showing another configuration example of the correction optical system fine movement driving unit in the apparatus of FIG. 1;
6 is a diagram for explaining another example of a deformed state of the reticle in the apparatus of FIG. 1 and a correction method thereof. FIG.
FIG. 7 is a conceptual diagram showing a configuration of a projection exposure apparatus according to a fourth embodiment of the present invention.
FIG. 8 is a conceptual diagram showing a configuration of a conventional projection exposure apparatus.
9 is a more detailed configuration diagram of a reticle stage portion in the apparatus of FIG. 8. FIG.
FIG. 10 is a conceptual diagram of a semiconductor device production system viewed from a certain angle.
FIG. 11 is a conceptual diagram of a semiconductor device production system viewed from another angle.
FIG. 12 is a specific example of a user interface.
FIG. 13 is a diagram illustrating a flow of a device manufacturing process.
FIG. 14 is a diagram illustrating a wafer process.
[Explanation of symbols]
1: reticle, 1A: exposure slit (or slit exposure light), 2: reticle stage, 2A: reticle alignment reference mark, 3: reticle clamp, 3A: reticle clamp pad, 4: reticle alignment scope, 5: reticle flatness detection Means: 6: reduction projection lens, 7: wafer, 8: wafer stage, 9: off-axis alignment scope, 10: mark detection means, 11: arithmetic processing circuit 12: drive control means, 12: reticle flatness detection circuit, 14 : Reticle bend correction optical system, 14A: Reticle bend correction optical system fine movement drive means, 14B: Reticle bend correction optical system control circuit and fine movement drive driver, 14C: Reticle bend correction optical system displacement detection means, 14D: PZT (piezoelectric element) , 14E: hinge, 14F: PZT (piezoelectric element ), 14G: Rotating bearing, 14H: Pressure spring, 14I: Reticle bend correction optical system clamp pad, 14J: Notch, 15: Correction optical system displacement sensor, 16: Wafer flatness detection means, 17: Wafer flatness Detection circuit, 81: reticle, 82: reticle stage: 82A: reticle alignment reference mark, 83: reticle clamp, 83A: reticle clamp pad, 84: reticle alignment scope, 85: reduction projection lens, 86: wafer, 87: wafer stage 88: Off-axis alignment scope.
Claims (8)
該原版面および該基板面の少なくとも一方の平面度を検出する手段と、
該原版面と該基板面との間に設けられた、前記像の歪を補正するための光学手段と、
4つの駆動手段であって、それぞれが前記光学手段を保持するパッドと該パッドを支持するヒンジ又は回転軸受けとを含み且つ前記ヒンジ又は前記回転軸受けに支持された前記パッドをチルト駆動する、4つの駆動手段と、
前記平面度を検出する手段からの信号に基づいて、該原版面および該基板面の少なくとも一方の平面度による該基板面での前記像の歪を補正するように、前記4つの駆動手段を制御する制御手段と
を具備することを特徴とする露光装置。In an exposure apparatus that projects a pattern drawn on an original surface onto a substrate surface via a projection optical system and exposes the substrate surface with an image of the pattern.
Means for detecting the flatness of at least one of the original surface and the substrate surface;
Optical means for correcting distortion of the image provided between the original surface and the substrate surface;
A four drive means, each of which tilt drive pad and hinge or one 且 and a rotational bearing the hinge or the pad which is supported on the rotary bearing for supporting the pad for holding the optical unit, 4 Two drive means,
Based on the signal from the means for detecting the flatness, the four driving means are controlled so as to correct distortion of the image on the substrate surface due to the flatness of at least one of the original surface and the substrate surface. And an exposure apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001332666A JP4227324B2 (en) | 2001-10-30 | 2001-10-30 | Exposure equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001332666A JP4227324B2 (en) | 2001-10-30 | 2001-10-30 | Exposure equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133223A JP2003133223A (en) | 2003-05-09 |
JP4227324B2 true JP4227324B2 (en) | 2009-02-18 |
Family
ID=19148052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001332666A Expired - Fee Related JP4227324B2 (en) | 2001-10-30 | 2001-10-30 | Exposure equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4227324B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4833211B2 (en) | 2004-08-06 | 2011-12-07 | カール・ツァイス・エスエムティー・ゲーエムベーハー | Projection objective for microlithography |
US20090042139A1 (en) * | 2007-04-10 | 2009-02-12 | Nikon Corporation | Exposure method and electronic device manufacturing method |
US20090042115A1 (en) * | 2007-04-10 | 2009-02-12 | Nikon Corporation | Exposure apparatus, exposure method, and electronic device manufacturing method |
US8440375B2 (en) * | 2007-05-29 | 2013-05-14 | Nikon Corporation | Exposure method and electronic device manufacturing method |
JP5462791B2 (en) * | 2007-08-03 | 2014-04-02 | カール・ツァイス・エスエムティー・ゲーエムベーハー | Projection objective, projection exposure apparatus, and projection exposure method for microlithography |
NL1036546A1 (en) | 2008-02-26 | 2009-08-27 | Asml Netherlands Bv | Lithographic method to apply a pattern to a substrate and Lithographic Apparatus. |
JP2009206323A (en) * | 2008-02-28 | 2009-09-10 | Canon Inc | Projection aligner |
JPWO2012115002A1 (en) * | 2011-02-22 | 2014-07-07 | 株式会社ニコン | Holding apparatus, exposure apparatus, and device manufacturing method |
JP2013209700A (en) * | 2012-03-30 | 2013-10-10 | Hitachi High-Technologies Corp | Vacuum vapor deposition apparatus and vacuum vapor deposition method |
CN104662480B (en) * | 2012-09-28 | 2016-08-24 | Asml控股股份有限公司 | Mask deformation quantitative measurement system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6235619A (en) * | 1985-08-09 | 1987-02-16 | Canon Inc | Projection exposure device |
JPH04298753A (en) * | 1990-08-02 | 1992-10-22 | Canon Inc | Reticle support device |
JP3064367B2 (en) * | 1990-09-21 | 2000-07-12 | 株式会社ニコン | Projection optical device, exposure method, and circuit manufacturing method |
JP2694043B2 (en) * | 1990-10-08 | 1997-12-24 | キヤノン株式会社 | Projection type exposure system |
JPH11102860A (en) * | 1990-11-26 | 1999-04-13 | Nikon Corp | Projection exposure device and method |
JP3427128B2 (en) * | 1993-09-14 | 2003-07-14 | 株式会社ニコン | Exposure apparatus and exposure method |
JP3477898B2 (en) * | 1995-03-23 | 2003-12-10 | 株式会社ニコン | Projection exposure equipment |
JPH08264431A (en) * | 1995-03-28 | 1996-10-11 | Canon Inc | Scanning projection aligner |
JPH10214780A (en) * | 1997-01-28 | 1998-08-11 | Nikon Corp | Projection aligner |
JP2001284223A (en) * | 2000-03-30 | 2001-10-12 | Canon Inc | Exposure system |
-
2001
- 2001-10-30 JP JP2001332666A patent/JP4227324B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003133223A (en) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7158232B2 (en) | Substrate processing apparatus | |
JP4585649B2 (en) | Exposure apparatus and device manufacturing method | |
JP2002319541A (en) | Aligner comprising laser interferometer | |
JP2003068600A (en) | Aligner and cooling method of substrate chuck | |
JP4227324B2 (en) | Exposure equipment | |
JP2003028673A (en) | Optical encoder, semiconductor manufacturing apparatus, device manufacturing method, semiconductor manufacturing plant and maintaining method for semiconductor manufacturing apparatus | |
JP4579376B2 (en) | Exposure apparatus and device manufacturing method | |
JP5002100B2 (en) | Focus position detection method and focus position detection apparatus | |
JP2001332480A (en) | Original chuck, aligner with original chuck, and semiconductor device-manufacturing method | |
JP4666747B2 (en) | Exposure apparatus and device manufacturing method | |
JP2002334826A (en) | Exposure method, surface-aligning method, aligner and manufacturing method of device | |
JP2003234265A (en) | Exposure device | |
JP4154197B2 (en) | Position detection method, position detection apparatus, and exposure apparatus | |
JP3880355B2 (en) | Scanning exposure equipment | |
JP2003142365A (en) | Apparatus and method for exposure | |
JP4817545B2 (en) | Exposure apparatus and device manufacturing method | |
JP2001297966A (en) | Exposure method, exposure system, projection aligner, manufacturing method of semiconductor device, semiconductor manufacturing factory, and method for maintaining projection aligner | |
JP2001319858A (en) | Alignment-mark position measuring method, pattern exposure system, semiconductor device manufacturing method, semiconductor manufacturing plant, and pattern exposure system maintaining method | |
JP3907448B2 (en) | Shot layout creation method | |
JP2003022948A (en) | Projection aligner | |
JP2002373848A (en) | Method and device for measuring surface state of substrate holder | |
JP2003115435A (en) | Board surface position-detecting apparatus and method therefor, and aligner | |
JP5121096B2 (en) | Focus position detection method, focus position detection apparatus, and exposure apparatus | |
JP2003007609A (en) | Reticle holder, reticle transfer device, and method and system for exposure | |
JP2002141276A (en) | Aligner and its method, method for manufacturing thereof, manufacturing plant of semiconductor and maintaining method for the exposure device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |