Nothing Special   »   [go: up one dir, main page]

JP4214704B2 - Semiconductor element - Google Patents

Semiconductor element Download PDF

Info

Publication number
JP4214704B2
JP4214704B2 JP2002078303A JP2002078303A JP4214704B2 JP 4214704 B2 JP4214704 B2 JP 4214704B2 JP 2002078303 A JP2002078303 A JP 2002078303A JP 2002078303 A JP2002078303 A JP 2002078303A JP 4214704 B2 JP4214704 B2 JP 4214704B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
conductor
light emitting
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002078303A
Other languages
Japanese (ja)
Other versions
JP2003282957A (en
Inventor
貴彦 坂本
健 楠瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2002078303A priority Critical patent/JP4214704B2/en
Publication of JP2003282957A publication Critical patent/JP2003282957A/en
Application granted granted Critical
Publication of JP4214704B2 publication Critical patent/JP4214704B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、フリップチップ型半導体素子、主に、フリップチップ型半導体光電変換素子、さらに詳しくはフリップチップ型半導体発光素子、及びその製造方法に関する。これらは、液晶のバックライト、照明光源、各種インジケータや交通信号灯などに利用される。また、本発明は、半導体発光素子と、それよりも長波長の光が発光可能な蛍光物質と、を有する長波長変換型発光装置に関する。
【０００２】
【従来の技術】
近年、窒化物化合物半導体を用いた発光素子が、青色系の発光が可能な発光素子として注目されている。また、この青色系の発光素子から発光された青色光の少なくとも一部を吸収して、黄色が発光可能な蛍光体等を配置することにより、白色系が発光可能な発光ダイオード（ＬＥＤ）が、注目されている。
【０００３】
このような発光装置に使用される発光素子は、基板上にｎ型半導体層を成長させ、そのｎ型半導体層上に直接又は活性層（発光層）を介してｐ型半導体層を成長させた層構造を有する。また、絶縁体である基板を用いて構成される他の発光素子では、導電性の半導体基板を用いて構成される他の発光素子とは異なり、正電極及び負電極が同一面側の半導体層上に形成されている。すなわち、ｐ側の正電極はｐ型半導体層上に形成され、ｎ側の負電極は、所定の位置で、ｐ型半導体層（発光層を備えたものでは発光層を含む）をエッチングにより除去してｎ型半導体層の上面を露出させて形成される。
【０００４】
このような化合物半導体発光素子では、通常、同一面側に正負の電極が形成されているので、正負の電極間の短絡を防止するために正負の電極の取り出し部分（実装基板の電極との接続部分）を除いて、絶縁保護膜が形成され、電極面を上又は下にして実装基板に実装されて使用される。
【０００５】
このような、化合物半導体発光素子及び化合物半導体発光素子を実装基板に実装した発光装置には、例えば、特開２００１―４４４９８号公報が公開及び特願２００１−５３５１１号が出願されている。図６乃至図８を用いて説明する。これらの半導体発光素子は、フリップチップ型であり、基板に半導体層を積層し、該半導体層に電極を形成する構成を有し、半導体発光素子成形後、表裏を逆にして、実装基板に実装する。このような工程を経るため、上下関係については、基板の上面に半導体層を積層し、その上面に電極を形成すると呼ぶこととし、図６乃至図８の上下を逆にして説明する。
【０００６】
従来の半導体発光素子３００は、基板１０１に対し同一面側に正負の電極１０４、１０５が形成されている。図６は、従来の半導体発光素子３００の断面図を示す。図６に示す半導体発光素子３００は、基板１０１上にｎ型半導体層１０２、その上面にｐ型半導体層１０３を積層し、ｎ型半導体層１０２の上面にｎ型電極１０４が形成され、ｐ型半導体層１０３の上面にｐ型電極１０５が形成されている。半導体発光素子３００を実装する実装基板１１５には、ｎ型電極１０４に接続する負の電極１１３と、ｐ型電極１０５に接続する正の電極１１４とが形成されている。このｎ型電極１０４と負の電極１１３とを接続するために導電性接着剤１１１が用いられ、ｐ型電極１０５と正の電極１１４とを接続するために導電性接着剤１１２が用いられている。しかし、この半導体発光素子３００の表裏を逆にして、すなわち電極面を下にして実装基板１１５に実装する場合、同一面側に形成された正負の電極１０４、１０５間に、導電性接着剤１１１，１１２が横方向にはみ出して電極間を短絡させるという問題があった。このように製造時に正負の電極間の短絡を防止するため、導電性接着剤の量、粘度等を厳しく管理する必要があり製造費用を上昇させる原因にもなっていた。そのため、この問題点を解決すべく、特開２００１−４４４９８号公報（以下、「引例１」という。）に記載の半導体発光素子３１０が発明されている。
【０００７】
引例１に記載されている半導体発光素子３１０は、基板１０１に対し同一面側に正負の電極１０４、１０５が形成されている。図７は、引例１に記載されている半導体発光素子３１０の断面図を示す。従来の半導体発光素子３００と同一構成のところは、説明を省略する。引例１の半導体発光素子３１０は、ｎ型電極１０４上の開口部分外側の絶縁保護膜１０８ａ上に該ｎ型電極１０４と導通する導電体１０６ａが形成され、ｐ型電極１０５上の開口部分外側の絶縁保護膜１０８ａ上に該ｐ型電極と導通する導電体１０７ａが形成されている。導電体１０６ａ及び導電体１０７ａは、導電性接着剤１１１及び導電性接着剤１１２を用いて、実装基板１１５に電気的に接続されている。
【０００８】
特願２００１―５３５１１号（以下、「引例２」という。）の出願明細書に記載されている半導体発光素子３２０もまた、基板１０１に対し同一面側に正負の電極１０４、１０５が形成されている。図８は、引例２の出願明細書に記載されている半導体発光素子３２０の断面図を示す。従来の半導体発光素子３００と同一構成のところは、説明を省略する。この半導体発光素子３２０は、ｎ型電極１０４の上面に該ｎ型電極１０４と導通する導電体１０６ｂが形成され、ｐ型電極１０５の上面に該ｐ型電極１０５と導通する導電体１０７ｂが形成されている。該導電体１０６ｂ及び導電体１０７ｂは、導電性接着剤１１１及び導電性接着剤１１２を用いて、実装基板１１５に電気的に接続されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、引例１に記載されている半導体発光素子３１０及び引例２の出願明細書に記載されている半導体発光素子３２０は、短絡を防止する点で優れているが、ｎ型電極１０４及びｐ型電極１０５の間が、極めて狭い場合、導電性接着剤１１１及び１１２が、横方向にはみ出してきて、正負の電極の短絡を防止することが困難となる。このことは、将来的に半導体発光素子の基板面積を小さくしていく上で、新たな課題となっていた。
【００１０】
また、従来の半導体発光素子３００において、実装基板１１５と基板１０１の下面（半導体層が形成されていない面）との高さＨ３は、製造される半導体発光素子３００の厚みが決まっていたため、導電性接着剤１１１及び導電性接着剤１１１２の量により、高さ調節を行っていた。そのため、半導体発光素子３００の基板１０１の高さＨ３の高さ調節を行うことが困難であった。一方、半導体発光素子３００の厚みを変更することにより、高さＨ３の変更を行う場合は、基板１０１の厚みを変更させたり、正の電極１０４及び負の電極１０５の厚さを適宜変更させたりしなければならず、製造部品点数が多くなり、製造費用を上昇させることになるという問題がある。このことは、引例１に記載されている半導体発光素子３１０及び引例２の出願明細書に記載されている半導体発光素子３２０においても、同様である。
【００１１】
そこで、本発明は、正負の電極間の短絡を効果的に防止することができるフリップチップ型半導体素子及びその製造方法を提供することを目的とする。また、フリップチップ型半導体素子の高さ調節が、極めて簡単に行えるフリップチップ型半導体素子を提供することを目的とする。特に、発光装置に使用するフリップチップ型半導体発光素子に関する。
【００１２】
【課題を解決するための手段】
以上の目的を達成するため、本発明に係る半導体素子は、基板上に、第１の電極が設けられた第１の半導体と、前記第１の半導体に形成され前記第１の半導体とは異なる導電型を有する第２の電極が設けられた第２の半導体と、前記第１の電極及び前記第２の電極のうち少なくともいずれか一方に電気的に接続された導電体と、前記第１及び第２の半導体に設けられた第１の絶縁保護膜と、を備える素子構造と、前記素子構造を覆う第２の絶縁保護膜と、を有する半導体素子であって、前記基板は該表面に、前記素子構造が設けられた第１の領域と、該第１の領域の外側の第２の領域と、を有し、前記第２の絶縁保護膜は、前記第１の電極と第２の電極とを覆って前記素子構造を封止する樹脂であり、前記導電体は、前記第１の絶縁保護膜を介して前記素子構造の外周方向に前記第２の領域上まで延伸されて、前記第２の絶縁保護膜の外周から露出され、該第２の領域上に設けられた接続部を有する半導体素子に関する。以下、半導体素子は、フリップチップ型半導体発光素子として説明するが、これに限定されるものではない。引例１では、正負の電極１０４及び１０５の上部に導電体１０６ａ及び１０７ａを半導体発光素子３１０に設け、導電体１０６ａ及び１０７ａに対向するように実装基板１１５の正負の電極１１３及び１１４を設けている。つまり、前記正負の電極１０４及び１０５と、前記導電体１０６ａ及び１０７ａと、前記正負の電極１１３及び１１４と、を結ぶ直線上に絶縁物は設けられていない。この前記正負の電極１０４及び１０５と、前記正負の電極１１３及び１１４との間に、絶縁物が設けられているときは、前記正負の電極１０４及び１０５と、前記正負の電極１１３及び１１４の間に電流が流れないため、半導体発光素子として機能しない。引例２においても、同様である。一方、本発明は、上記構成を採ることにより、従来技術と異なる構成を有し、極めて有利な効果を示す。図１（ａ）は、本発明に係るフリップチップ型半導体素子のＡ−Ａ断面図である。図１（ｂ）は、本発明に係るフリップチップ型半導体発光素子を上方から見た概略図を示す。図１は、第１の電極及び第２の電極の双方に導電体を設けているが、本発明は、第１の電極及び第２の電極のいずれか一方に導電体が設けられていればよい。便宜上、主として第１の電極に導電体を設けているものとして説明するが、第２の電極にのみ導電体を設ける場合も同様の作用効果を示す。本発明に係るフリップチップ型半導体素子２００は、第１の電極４に電気的に接続される導電体６を設けており、前記導電体６の一部分には、電気的に接続する接続部６ｃを有しており、前記第１の電極４の上部とは異なる位置に前記接続部６ｃを形成している。また、前記第１の電極４の上部９は、絶縁物である絶縁保護膜８で覆われている。従って、実装基板１５に設けられている第１の電極１３は、第１の電極４の上部９には存在せず、第１の電極４の上部９とは異なる位置に存在することとなる。このことから、従来技術とは、構成が異なる。また、前記接続部６ｃが、前記第１の電極４の上部９とは異なる位置に存在するため、例えば、第１の電極４と第２の電極５との間より、第２の電極５と接続部６ｃとの間を広くすることにより、フリップチップ型半導体素子１００と実装基板１５との接続部分の導電性接着剤１１及び１２のはみ出しによる電極間の短絡を極めて効果的に防止することができる。このことから、従来技術とは構成及び効果が異なり、本発明は、極めて重要な意義を有する。
【００１３】
また、第１の電極４の上部９とは異なる位置に導電体６を設けることにより、第１の電極４が設けられている位置に関わらず、実装基板１５の第１の電極１３と接続することができる。従来の半導体発光素子では、基板の大きさにより、基板に設けられた電極の位置が異なっていた。電極の位置が異なることにより、実装基板の接続部のパターンを変更、製造しなければならず、製造費用の上昇を招いていた。しかし、本発明では、基板の大きさや、電極の位置に関わらず、所望の位置に、導電体を設けることができる。これにより、基板１の大きさの異なるフリップチップ型半導体素子を用いる場合でも、実装基板の接続部のパターンを変更しなくても良いため、基板１の大きさの異なるフリップチップ型半導体素子を用いる場合でも、実装基板の接続部をパターン化でき、種々のフリップチップ型半導体素子を取り付けることができ、製造費用の低廉を図ることができる。
本発明の半導体素子は、フリップチップ型である。フリップチップ、若しくは、フリップチップボンディングとは、ワイヤレスボンディングの一種であり、半導体チップ表面の電極上にバンプと呼ばれる突起電極を形成し、チップの表裏を逆にして、セラミックなどの配線基板の電極とバンプとを位置合わせして、フェースダウンボンディングで接続する実装方法のことをいう。
【００１４】
本発明は、第１の電極が設けられた第１の半導体と、前記第１の半導体に形成され前記第１の半導体とは異なる導電型を有する第２の電極が設けられた第２の半導体と、前記第１の電極及び前記第２の電極のそれぞれに電気的に接続された導電体と、前記第１及び第２の半導体の少なくとも一部を覆うように設けられた絶縁保護膜と、を少なくとも構成中に含有するフリップチップ型半導体素子であって、前記導電体が接続されている前記電極の上部は、前記絶縁保護膜で覆われており、前記導電体の一部分には、電気的に接続される接続部を有しており、前記接続部は、前記導電体が接続されている前記電極の半導体に対して、前記導電体が接続されている前記電極の上部とは異なる位置に前記接続部が形成されており、前記対応する接続部間の距離は、前記対応する第１及び第２の電極間の距離よりも広いフリップチップ型半導体素子に関する。上記構成を採ることにより、さらに電極間の短絡を極めて効果的に防止することができる。具体的には、第１及び第２の電極のそれぞれに導電体を設けており、第１及び第２の電極間よりも、第１及び第２の導電体間を広くすることにより、従来よりも電極間の短絡を極めて効果的に防止することができる。
【００１５】
前記第１の半導体に第２の半導体を形成する側に設けられた前記接続部と前記絶縁保護膜であって、前記接続部の上面と前記絶縁保護膜の上面とは、ほぼ同一平面にあることが好ましい。これにより、フリップチップ型半導体素子を実装基板等へボンディングする際の接地安定性の向上を図ることができる。
【００１６】
前記絶縁保護膜は、第１の絶縁保護膜と第２の絶縁保護膜とから構成されており、前記第１の絶縁保護膜は、前記導電体と接続される部分を除く前記電極部分と、前記第１及び第２の半導体と、少なくとも一部分を覆うように設けられており、前記第２の絶縁保護膜は、前記導電体が接続されている前記電極の上部を覆うように設けられていることが好ましい。これにより導電体が接続されている電極の上部とは異なる位置に該導電体を延伸することができ、該導電体の接続部の位置を適宜変更することができるからである。例えば、導電体が接続されている電極と異なる電極との距離を広くする方向に、該導電体を延伸することが望ましいが、狭くする方向に導電体が形成されていてもよい。実装基板の電極に対向する位置に導電体を形成するために、該導電体の位置を適宜変更することを可能にしたものである。
【００１７】
前記絶縁保護膜、前記第１の絶縁保護膜及び前記第２の絶縁保護膜のうち少なくともいずれか１つは、ＡｌＮとポリシラザンとが少なくとも含有されていることが好ましい。これにより、発光効率、信頼性、及び、色純度の高い発光素子を得ることができる。これらはＡｌＮとポリシラザンとの組み合わせが最も好ましいが、他の無機材料とポリシラザンとを組み合わせてもよく、さらに、一般的に使用されている透過性モールド部材を用いて形成を行っても良い。
【００１８】
前記導電体は、第１の導電体と第２の導電体とから構成されており、前記第１の導電体は、前記第１の絶縁保護膜上に形成されており、前記第２の導電体の一の部分は、前記第１の導電体と電気的に接続されており、前記第２の導電体の他の部分は、接続部が形成されていることが好ましい。これにより後で詳述する製造方法を採ることが可能となり、より簡単にフリップチップ型半導体素子を製造することができる。
【００１９】
前記フリップチップ型半導体素子の厚みは、１０〜２００μｍであることが好ましい。より好ましくは５０〜１５０μｍである。フリップチップ型半導体素子をより薄型にすることにより、フリップチップ型半導体発光素子が実装された発光装置を、より薄型にすることができるからである。
【００２０】
前記フリップチップ型半導体素子は、フリップチップ型半導体発光素子であることが好ましい。フリップチップ型半導体発光素子では、発光部分に対して、電極部分が陰にならず、半導体層の全面発光が行われるため、発光出力の向上を図ることができる。
【００２１】
本発明は、フリップチップ型半導体発光素子と、該フリップチップ型半導体発光素子からの光の一部を吸収してそれよりも長波長の光が発光可能な蛍光物質と、該フリップチップ型半導体発光素子を実装する実装基板と、を有する発光装置において、該フリップチップ型半導体発光素子は、請求項８に記載のフリップチップ型半導体発光素子である発光装置に関する。フリップチップ型半導体素子の厚さを調節することにより、所望の高さを有するフリップチップ型半導体発光素子が組み込まれた発光装置を提供することができる。これにより、従来、発光素子を実装基板に実装する際、ハンダ等により発光素子の高さ調節を行っていた工程を不要にすることができる。また、薄型の発光装置を提供することができる。
【００２２】
本発明は、第１の半導体に、第１の半導体とは異なる導電型を有する第２の半導体を形成する第一の工程と、第一の工程後、第１の半導体に第１の電極を、第２の半導体に第２の電極をそれぞれ設ける第二の工程と、第二の工程後、前記第１及び第２の電極のうち少なくともいずれか一方に開口部分を有するように第１の絶縁保護膜を設け、さらに、前記第１及び第２の半導体のうち少なくとも一部分を覆うように前記第１の絶縁保護膜を設ける第三の工程と、第三の工程後、前記開口部分から前記第１の絶縁保護膜上に延びる前記電極と電気的に接続される第１の導電体を設ける第四の工程と、第四の工程後、前記第１の導電体に第２の導電体を設ける工程であって、前記第２の導電体の一部分には、電気的に接続される接続部を有しており、前記接続部は、前記第１の導電体が接続されている前記電極の半導体に対して、前記第１の導電体が接続されている前記電極の上部とは異なる位置に前記接続部を形成するように、前記第２の導電体の他の一部分を前記第１の導電体に設ける第五の工程と、第五の工程後、前記第１の導電体が接続されている前記電極の上部を覆う第２の絶縁保護膜を設ける第六の工程と、を少なくとも有するフリップチップ型半導体素子の製造方法に関する。これにより、従来、電極の上部に形成されていた導電体の接続部を、電極の上部とは、異なる位置に導電体の接続部を形成することができる。これにより、一のフリップチップ型半導体素子における異なる電極間に生じていた短絡を効果的に防止することができる。
【００２３】
また、引例２では、発光素子の電極の上面に導電体を形成している。引例１では、発光素子の電極の上面から外側に延びる導電体が形成されている。いずれの引例でも、導電体と実装基板の電極との最短路は、導電体の上面から実装基板の電極へ垂直上方へ延びる路である。これに対して、本発明は、フリップチップ型半導体素子の電極の上部には、第１の絶縁保護膜が形成されており、フリップチップ型半導体素子の電極の上部とは異なる位置に導電体を形成し、実装基板の電極との電気的接続を行っている。つまり、フリップチップ型半導体素子の電極の上部とは異なる位置から実装基板の電極へと導通する導電体を形成することは、従来技術にはない構成である。この構成を採ることにより、短絡を効果的に防止する効果を有する。
さらに、従来、発光素子に形成された導電体の位置を変更すると、該導電体に対向する実装基板の電極の位置の変更を要していたため、新たに実装基板を製造しなければならなかった。これに対し、本発明の製造方法を使用することにより、フリップチップ型半導体素子に設けられた電極の位置に関わらず、フリップチップ型半導体素子を実装する実装基板の電極の配置に対向するように、フリップチップ型半導体素子の導電体の位置を適宜変更して配置することができる。つまり、フリップチップ型半導体素子の電極位置を変更するにあたって、実装基板の電極の配置変更が不要となり、新たに実装基板を製造しなくてもよいため、製造費用の低廉を図ることができる。
【００２４】
本発明は、第１の半導体に、第１の半導体とは異なる導電型を有する第２の半導体を形成する第一の工程と、第一の工程後、第１の半導体に第１の電極を、第２の半導体に第２の電極をそれぞれ設ける第二の工程と、第二の工程後、前記第１及び第２の電極のそれぞれに開口部分を有するように第１の絶縁保護膜を設け、さらに、前記第１及び第２の半導体のうち少なくとも一部分を覆うように前記第１の絶縁保護膜を設ける第三の工程と、第三の工程後、前記開口部分から前記第１の絶縁保護膜上に延びる前記電極と電気的に接続される第１の導電体を設ける第四の工程と、第四の工程後、前記第１の導電体に第２の導電体を設ける工程であって、前記第２の導電体の一部分には、電気的に接続される接続部を有しており、前記接続部は、前記第１の導電体が接続されている前記電極の半導体に対して、前記第１の導電体が接続されている前記電極の上部とは異なる位置に前記接続部を形成するように、前記第２の導電体の他の一部分を前記第１の導電体に設ける第五の工程と、第五の工程後、前記第１及び第２の電極のそれぞれの上部を覆う第２の絶縁保護膜を設ける第六の工程と、を少なくとも有するフリップチップ型半導体素子の製造方法に関する。第１の電極及び第２の電極のそれぞれに電気的に接続された導電体間の距離を、第１の電極及び第２の電極間の距離よりも広くすることが好ましい。これにより、第１の電極及び第２の電極間に生じていた短絡を極めて効果的に防止することができる。具体的には、第１及び第２の電極のそれぞれに導電体を設けており、第１及び第２の電極間よりも、第１及び第２の導電体間を広くすることにより、従来よりも電極間の短絡を極めて効果的に防止することができる。また、フリップチップ型半導体素子に形成される導電体が２つになるため、導電体が１つのときよりも、実装基板の電極へ実装する際の、フリップチップ型半導体素子の取り付け位置の自由度を大きくすることができる。
【００２５】
前記第六の工程において、前記第１及び第２の電極のそれぞれの上部を少なくとも覆うように第２の絶縁保護膜を設け、さらに、前記第２の絶縁保護膜の上面と前記接続部の上面とは、ほぼ同一平面になるように前記第２の絶縁保護膜を成形することが好ましい。これにより、フリップチップ型半導体素子を実装基板へ実装する際の接地安定性の向上を図ることができる。
【００２６】
前記第六の工程において、前記第１及び第２の電極のそれぞれの上部を覆う第２の絶縁保護膜を設け、さらに、前記第２の絶縁保護膜の上面と前記接続部の上面とは、ほぼ同一平面になるように前記第２の絶縁保護膜及び前記接続部のうち少なくともいずれか一方を切削することが好ましい。第２の絶縁保護膜を、前記第１の半導体、第２の半導体、第１の電極、第２の電極及び第１の絶縁保護膜などの上部全部を覆うようにやや過剰に設け、成形段階で、第２の絶縁保護膜の上部を切削すればよいため、より容易に、成形加工を行うことができる。また、第２の絶縁保護膜の上面を切削することによりフリップチップ型半導体素子の厚さ調節を行うことができる。また、前記第２の絶縁保護膜及び前記接続部の両方を切削することにより、第２の絶縁保護膜の上面から容易に導電体部分を露出することができ、実装基板の電極との電気的接続をさらに容易にすることができる。
【００２７】
請求項１０乃至１３のいずれか一項に記載のフリップチップ型半導体素子の製造方法は、フリップチップ型半導体発光素子の製造方法であることが好ましい。これにより、市場の需要が大きいフリップチップ型半導体発光素子の製造方法を提供することができる。
【００２８】
本発明は、フリップチップ型半導体発光素子を実装基板に実装し、該フリップチップ型半導体発光素子を該フリップチップ型半導体発光素子からの光の一部を吸収してそれよりも長波長の光が発光可能な蛍光物質で覆う、発光素子の製造方法において、該フリップチップ型半導体発光素子は、請求項１４のフリップチップ型半導体発光素子の製造方法により製造されたものであることを特徴とする発光装置の製造方法に関する。これにより、市場の需要が大きい発光装置の提供を行うことができる。
以上のことから、本発明は、正負の電極間の短絡を極めて効果的に防止することができるフリップチップ型半導体素子及びその製造方法を提供することができる。該フリップチップ型半導体発光素子を実装する実装基板及びその製造方法を提供することができる。また、フリップチップ型半導体素子の厚さ調節が、極めて簡単に行えるフリップチップ型半導体素子を提供することができる。さらに、実装基板に設けられた電極位置の変更に適宜対処し得るフリップチップ型半導体素子を提供することができる。そのほか、発光素子を実装基板へ実装する際の、接地安定性の向上、発光性能の向上も併せて図ることができる。本発明は、以上の如く極めて重要な技術的意義を有する。
【００２９】
【発明の実施の形態】
以下、本発明に係るフリップチップ型半導体素子、発光装置及びそれら製造方法を、実施の形態及び実施例を用いて説明する。だたし、本発明は、この実施の形態及び実施例に限定されない。
【００３０】
本発明に係るフリップチップ型半導体素子は、フリップチップ型の半導体発光素子であることが好ましいが、レーザー素子、フォト素子、太陽電池などの光素子、トランジスタ等にも応用できる。一例として本発明に係るフリップチップ型半導体素子は、フリップチップ型半導体発光素子であり、該フリップチップ型半導体発光素子を実装基板に実装した発光装置であるとして、説明するが、これに限定されない。
図１（ａ）は、本発明に係るフリップチップ型半導体発光素子２００のＡ−Ａ断面図を示す。図１（ｂ）は、本発明に係るフリップチップ型半導体発光素子２００を上方から見た概略図を示す。図２は、本発明に係るフリップチップ型半導体素子２００の製造方法を示す。以下、図面を用いて説明する。但し、フリップチップ型半導体発光素子２００を製造後、表裏を逆にして、実装基板１５に実装するが、フリップチップ型半導体発光素子２００の製造方法も併せて説明するため、図１（ａ）は、実装基板１５をフリップチップ型半導体発光素子２００の上方に示している。
基板１、第１の半導体２、活性層（発光層）（極めて薄いため、図示しない）、第２の半導体３の順に下から形成している。第１の半導体２には、第１の電極４が設けられ、第２の半導体３には、第２の電極５が設けられている。第１の半導体２、第２の半導体３、第１の電極４及び第２の電極５、の外周の少なくとも一部分は、第１の絶縁保護膜８ａで覆われている。第１の絶縁保護膜８ａは、第１の電極４の上面及び第２の電極５の上面が開口部となるように形成されている。第１の絶縁保護膜８ａで覆われていない第１の電極４の上面には、導電体６か電気的に接続されている。導電体６は、第１の導電体６ａと第２の導電体６ｂとからなり、第１の導電体６ａは、第１の電極４に接続されている。同様に、第１の絶縁保護膜８ａで覆われていない第２の電極５の開口部には、導電体７か電気的に接続されており、導電体７は、第１の導電体７ａと第２の導電体７ｂとからなり、第１の導電体７ａは、第２の電極５に接続されている。そして、第１の電極４の上部９及び第２の電極５の上部１０は、第２の絶縁保護膜８ｂで覆われている。このような構成を有するフリップチップ型半導体発光素子２００は、表裏を逆にして第２の導電体６ｂ及び第２の導電体７ｂと、実装基板１５の第１の電極１３及び第２の電極１４との位置あわせを行い、導電性接着剤１１、１２を用いて実装する（図１（ａ）では、実装基板１５をフリップチップ型半導体発光素子２００の上方に示している。）。基板１は、実装基板１５が実装されている裏面と逆の表面に、蛍光物質を用いて、ほぼ全面を覆っている。
【００３１】
以下、本発明の各構成について詳述する。以下において、フリップチップ型半導体発光素子２００は、単に半導体素子２００という。
高効率に発光輝度の高い可視光を発光可能な半導体素子２００として、窒化物半導体（ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ、０≦ｘ≦１、０≦ｙ≦１）を活性層に利用したものが好適に挙げられる。
半導体素子２００は、第１の半導体２が設けられている裏面と反対の表面からの光を出力するため、基板１は、透光性のあるものが好ましい。但し、トランジスタなどの発光を主目的としない半導体素子である場合は、透光性を有しない絶縁性基板を用いることもできる。窒化物半導体を利用した発光素子２００は、サファイア基板、スピネル（ＭｇＡｉ２Ｏ４）基板、ＳｉＣ、ＧａＮ単結晶等の上に形成させることができるが、量産性と結晶性を満たすにはサファイア基板を用いることが好ましい。
第１の半導体２は、ｎ型半導体層を使用し、第２の半導体３は、ｐ型半導体層を使用することが好ましいが、第１の半導体２に、ｐ型半導体層を使用し、第２の半導体３は、ｎ型半導体層を使用するものでもよく、他の異なる導電型、例えばｉ型などを有していれば良い。本発明の実施の形態では、第１の半導体２に、ｎ型の窒化物半導体層を使用し、第２の半導体３には、ｐ型の窒化物半導体層を使用し、絶縁性基板であるサファイア基板１上に、これら半導体層を積層している。第１の半導体２は、第１の絶縁保護膜８ａや第１及び第２の導電体６ａ、７ａを基板１に形成するための部分を除くほぼ全面に形成されていることが好ましい。第１の絶縁保護膜８ａや第１及び第２の導電体６ａ、７ａを基板１に形成することにより、これらの基板への密着安定性の向上を図ることができるからである。但し、第１の半導体は、基板１のほぼ全面に形成されているものでも良い。第２の半導体３は、第１の電極４を除く、第１の半導体２のほぼ全面に形成されることが、発光効率の点から、好ましい。第１の半導体２及び第２の半導体３のいずれも、異なる組成を有する半導体層を二種類以上積層するものでも良い。
【００３２】
第１の電極４は、ｎ型である第１の半導体２上に設けられている。第１の電極４は、ｎ型窒化物半導体とオーミック接触が可能な電極材料であれば特に限定されない。例えば、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｈ、Ｃｕ、Ａｕ、Ｗ、Ｖ、ＩｎＯ２−ＳｎＯ等の金属材料の１種類以上を用いることができるが、Ｔｉ、Ｗ、ＶをそれぞれベースとするＴｉ／Ａｌ、Ｗ／Ａｌ／Ｗ／Ａｕ、Ｗ／Ａｌ／Ｗ／Ｐｔ／Ａｕ、Ｖ／Ａｌ等の多層構造とすることが好ましい。ｎ型窒化物半導体２とオーミック接触が可能な電極材料を用いることによりＶｆを低減させることができる。特に、絶縁保護膜８上にＳｉＯ２を用いた場合は、密着性の観点から、第１の電極４は、Ｔｉ、Ａｌ、Ｎｉを用いることが好ましい。第１の電極４の膜厚は、２０００オングストローム〜０．１ｍｍのものが使用できるが、好ましくは５０００オングストローム〜１．５μｍである。
【００３３】
第２の電極５は、ｐ型である第２の半導体２上に設けられている。第２の電極５は、ｐ型窒化物半導体とオーミック接触可能な電極材料であれば特に限定されない。例えば、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｈ、Ｃｕ、Ａｕ、Ｗ、Ｖ、ＩｎＯ２−ＳｎＯ、Ｓｎ、Ｃｒ、Ｃｏ、Ａｇ等の１種類以上を用いることができる。また、第２の電極５は、実装形態に合わせて、膜厚を調整することで透光性、不透光性に調整することができる。本発明は、基板１の表面から発光出力を得るため、第２の電極５は、不透光性のものでよい。なお、透光性とするためには、膜厚は１０オングストローム〜５００オングストローム、好ましくは１０オングストローム〜２００オングストロームに設定される。但し、２０００オングストローム〜０．１ｍｍのものも使用できる。
【００３４】
導電体６は、第１の電極４に接続され、導電体７は、第２の電極５に接続されている。導電体６は、第１の導電体６ａと第２の導電体６ｂとから構成されていることが好ましいが、一体的に成形されているものでも良い。第１の導電体６ａは、第１の絶縁保護膜８ａ上に形成され、第１の電極４の上部より外側に延びていることが好ましい。該外側に延びた第１の導電体６ａに、電気的に接続されている第２の導電体６ｂが形成されている。第２の導電体６ｂは、実装基板１５の第１の電極１３と、電気的に接続するため、半導体素子２００の外周まで延びている。その第２の導電体６ｂに設けられた接続部６ｃを介して、実装基板１５の第１の電極１３と接続されている。導電体７も、導電体６と同様の構成を有するが、半導体素子２００の大きさ、性能等により、導電体６と異なる構成を有するものでも良い。接続部６ｃ、接続部７ｃ及び絶縁保護膜８の上面は、ほぼ同一平面になるように切削又は成型することが好ましい。これにより、実装基板１５へ実装する際の接地安定性の向上を図り、信頼性の高い発光装置を得ることができるからである。
導電体６は、第１の電極４及び絶縁保護膜８との接着力が強いこと、ハンダ又は導電性接着剤との接着力が長期間にわたり維持できること、抵抗値が低いこと、及び本半導体素子が動作中に導電体６がイオンマイグレーション現象によって絶縁保護膜８の欠陥を貫通して異なる導電型の半導体に短絡することが少ないこと、などが要求される。これらを満足させるために、導電体６は、一又は二以上の複数の金属膜で構成される。導電体７も、導電体６と同様である。
導電体６の材料は、Ｔｉ、Ｃｒ、Ａｌ、Ｚｒ、Ｍｏ、Ｗ、Ｈｆ、Ｎｉ、Ａｕ、Ｐｔ等を主成分とする金属材料を用いることができるが、Ａｕ、Ｐｔを用いると各電極との密着性及び導電性に優れた導電体を得ることができる。ボンディング装置にて前記金属材料を第１の電極４上に圧着形成させる。第１の導電体６ａは、溶融状態にし第１の絶縁保護膜８ａ上に圧着形成される。また圧着状態を調整することで導電体６の側面の形状を消耗の形状に調整することができる。圧着形成の他、スパッタ蒸着などの固着手段も使用できる。導電体６の側面はテーパー形状であることが好ましく、透光性モールド部材中の蛍光物質１６及び発光素子から発光される光を前記側面にて良好に反射散乱させることで光の取り出し効率を向上させることができる。導電体７も、導電体６と同様である。
【００３５】
導電体６、特に第２の導電体６ｂは、メッキ手段を用いて、第１の電極４と電気的に接続していることが好ましい。メッキ材料としては、上記の金属材料を使用することができるが、Ｎｉ、Ａｌ、Ａｕ、Ｐｔなどの一般的電気メッキ材料から無電解メッキ材料等を使用することができる。メッキ手段は、電気メッキ手段、無電解メッキ手段を使用することができる。特に、無電解Ｎｉメッキは、絶縁性基板１を用いた半導体素子２００において、電気接点が不要になること、メッキの均一性、析出速度、ハンダ濡れ性、強度、耐食性などの観点から、好ましい。第２の導電体６ｂの高さは、所望により適宜変更することができるが、５〜２００μｍであること、特に２０〜１００μｍの範囲のものが好ましい。また、第２の導電体６ｂを無電解Ｎｉメッキ上に無電解Ａｕメッキを設けた２層構成にすることもできる。例えば、無電解Ｎｉメッキを５〜１００μｍの高さで形成し、前記無電解Ｎｉメッキ上に無電解Ａｕメッキを５０００オングストローム以下の高さで形成すると、ボンディング性が良好となり好ましい。これにより、第２の導電体６ｂの側面をテーパー形状とし、無電解Ｎｉメッキ手段により、第２の導電体６ｂを形成し、基板１に対して第２の導電体７ｂとほぼ同一平面になるように高さ調節を行う。第２の導電体６ａの上部である接続部６ｃは、実装基板１５の第１の電極１３と電気的に接続するため、所望の面積を有することが好ましい。従って、テーパー形状にする際に、接続部６ｃの面積が、第２の導電体６ｂと第１の導電体６ａとの接続箇所の面積よりも広くなるように、傾斜を設けることが好ましい。導電体７も、導電体６と同様である。導電体７ｂは、第２の電極５の上部に設けられた第１の導電体７ａよりも、上方に接続部７ｃを有するように、第２の導電体７ｂを形成する。
【００３６】
絶縁保護膜８は、主に正負の電極間の短絡を防止するため、機械的、熱的ストレス、湿度などの外的要因から保護するために、第１の半導体２、第２の半導体３、第１の電極４及び第２の電極５等を覆うように設けることが好ましい。絶縁保護膜８は、封止材としての役割も有する。第１の絶縁保護膜は、導電体６及び導電体７と接続する部分を開口部として除いた部分の第１の電極４及び第２の電極５上を覆うように設ける。絶縁保護膜８は、第１の絶縁保護膜８ａと第２の絶縁保護膜８ｂとから構成され、密着性の向上を図るため同一の材料を用いても良いが、機能面から異なる材料を用いても良い。第２の絶縁保護膜８ｂは、各電極の上面又は側面等にかかるように形成すると、各電極が接している下地層とはがれるのを抑制することができ好ましい。絶縁保護膜の材料としては、主波長において透過率が良好で、かつ第１の電極４及び第２の電極５との接着性が良好であれば特に限定されない。また、短波長領域の光をカットする材料を用いると好ましい。例えば、ケイ酸アルカリガラス、ソーダ石灰ガラス、鉛ガラス、バリウムガラス等のガラス組成物、Ｓｉ２Ｎ４、またはＳｉＯ２、ＴｉＯ２、ＧｅＯ２、ＺｒＯ２及びＴａ２Ｏ５等の酸化物が好ましく形成される。また、絶縁保護膜８の膜厚は特に限定されるものではないが、主波長における透過率が９０％以上に調整されることが好ましい。特に、第２の絶縁保護膜８ｂは、フリップチップ型の構造を使用しているため、Ａｇ、Ｐｔ、Ｒｈ、Ａｌなどの光反射性の高い材料を用いた層構造を採ることが好ましい。絶縁保護膜８を形成するには、所定のマスクを形成後、蒸着、スパッタリング、ＣＶＤ、ＰＶＤ、トランスファー成型法、注形法、浸積法、滴下法等の方法を用いて形成することができる。
【００３７】
第２の絶縁保護膜８ｂは、封止材としての役割も有する。半導体素子２００で発生した熱は、第１の半導体２、第２の半導体３及び蛍光物質１６などに伝達され、熱応力が生じ、半導体素子２００の信頼性の低下を招く。半導体素子２００で発生した熱は、半導体素子２００と実装基板１５との接地面において、半導体素子２００から発生した熱は、導電体６及び導電体７と第１の電極１３及び第２の電極１４とを熱伝達して外部に熱放出されるが、不十分である。そのため、絶縁保護膜８、特に、第２の絶縁保護膜８ｂは、フィラー材等の充填封止材を含有することにより、半導体素子２００内で発生した熱を外部へ熱放出することができる。絶縁保護膜８、特に第２の絶縁保護膜８ｂは、ＡｌＮのような無機材料とポリシラザンとを少なくとも含有する材料を使用することが好ましい。窒化アルミニウム（ＡｌＮ）の白色粉末は、熱伝導率が高く、光反射性も高く、光吸収により劣化されにくいため、放熱性と発光装置の発光強度を向上させることができる。ＡｌＮのような無機材料とポリシラザンとを含有する材料は、発光出力が良好で、劣化しにくく、放熱性が良好だからである。ただし、フィラー材は、無機材料とポリシラザンとを含有する材料に限定されず、ＳｉＣ、ＢＮ、ＡｌＮ、ＴｉＯ２、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２などを単独又は２以上含有する材料を用いることもできる。また、ポリシラザンの他、エポキシ樹脂、ポリイミドなどの高分子材料などが使用できる。
蛍光物質１６は、Ｃｅで付活されたＹＡＧ系蛍光体（Ｙ、Ｌｕ、Ｓｃ、Ｌａ、Ｇｄ及びＳｍから選ばれた少なくとも１つの元素と、Ａｌ、Ｇａ、及びＩｎからなる群から選ばれた少なくとも１つの元素とを含んでなるセリウムで付活されたガーネット系蛍光体）等を用いることができる。ＹＡＧ系蛍光体は、Ｙ、Ｇｄ、Ｃｅの希土類元素を化学量論比で酸に溶解した溶解液を蓚酸で沈降させる。これを焼成して得られる共沈酸化物と酸化アルミニウムを混合して混合原料を得る。これにフラックスとしてフッ化アンモニウムを混合して坩堝に詰め、空気中１４００℃の温度で１７０分焼成して焼成品が得られる。焼成品を水中でボールミルして洗浄、分離、乾燥、最後に篩を通してＹＡＧ系蛍光体を形成させることができる。この他の具体的蛍光体として、Ｅｕ及び／又はＣｒで付活された窒素含有ＣａＯ-Ａｌ2Ｏ3-ＳｉＯ2蛍光体が挙げられるが、本発明は、これに限定されるものではない。
【００３８】
＜製造方法＞
本発明に係るフリップチップ型半導体素子２００の製造方法を、図２を用いて詳細に説明する。但し、本発明に係るフリップチップ型半導体素子の製造方法は、以下の製造方法に限定されない。
【００３９】
まず、基板１に第１の半導体２を形成する。基板１を用いないフリップチップ型半導体素子２００も本発明の製造方法で製造可能であるため省略する。
第１の半導体２に第２の半導体３を形成する（Ｐ１）。基板１に第１の半導体２を形成する方法、及び、第１の半導体２に第２の半導体３を形成する方法は、公知の半導体の積層方法等により積層、形成することができるが、この方法に限定されない。公知の半導体の積層方法としては、基板１上に第１の半導体（ｎ型半導体）２を結晶成長させる方法が、一般に使用されている。結晶成長させる方法には、融液成長、気相成長、溶液成長、固相成長などがある。第１の半導体２及び第２の半導体３に、２以上の異なる半導体層を設けることができる。また、第１の半導体２と第２の半導体３との間には、活性層を設けることもできる。第１の半導体２は、その端部をエッチング等により除去し、基板１より狭い面積としているが、この場合でも、端部からの光取り出し効率が変化しないため、消費電力の低減を図ることができる。エッチング手段としては、例えば反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）、イオンミリング等のドライエッチング手段を用いることが好ましい。
【００４０】
第１の半導体２に第１の電極４を設ける。第２の半導体３に第２の電極５を設ける（Ｐ２）。半導体と電極との剥離を抑えるように、半導体と電極とを設ける。第１の電極２は、第２の半導体３の一部分をエッチングにより除去し、第１の半導体２を露出させる。この露出された第１の半導体２に、第１の電極３を設ける。半導体に電極を設ける代替手段として、基板１と第１の半導体２との間、又は、第１の半導体２と第２の半導体３との間に導電性の層を設ける場合や、素子の周りに金属を施して、基板と半導体層の導電をとる場合もある。
【００４１】
第１の電極４、第２の電極５、第１の半導体２及び第２の半導体３に第１の絶縁保護膜８ａを設ける（Ｐ３）。絶縁保護膜８を形成する方法は、熱酸化、ＣＶＤ、スピン塗布方式、スパッタなどが用いられる。第１の電極４及び第２の電極５の上面の一部は、第１の絶縁保護膜８ａが形成されないように、覆いを施して絶縁保護膜を形成させる。その後、覆いを取り外すと、第１の電極４及び第２の電極５上が開口部となる第１の絶縁保護膜８ａが形成される。これにより、第１の電極４及び第２の電極５の一部分は、第１の絶縁保護膜８ａで覆われておらず、露出されている。また、第１の電極４及び第２の電極５を第１の絶縁保護膜８ａで覆った後、研磨、切削等により、第１の電極４及び第２の電極５の一部分を露出させることもできる。第１の絶縁保護膜８ａは、基板１の裏面の一部を覆うまで、形成されていることが好ましい。これは、第１の半導体２及び第２の半導体３が、基板１から剥離するのを防止するためである。
【００４２】
第１の電極４及び第２の電極５に第１の導電体６ａを設ける（Ｐ４）。Ｐ３の製造工程において製造される第１の絶縁保護膜８ａで覆われていない第１の電極４及び第２の電極５の部分に、第１の導電体６ａ、７ａを電気的に接続するように設ける。第１の導電体６ａ、７ａは、圧着形成方法、スパッタ蒸着等の固着手段により、電極と導電体とが容易に剥離しないように設ける。圧着形成方法により第１の電極４及び第２の電極５に第１の導電体６ａ、７ａを接続し、その第１の導電体６ａ、７ａの他の一部分を第１の絶縁保護膜８ａ上まで延伸させる。
【００４３】
第１の導電体６ａ、７ａに第２の導電体６ｂ、７ｂを設ける（Ｐ５）。第２の導電体６ｂ、７ｂの形成位置は、実装基板１５の電極１３、１４に対向する位置に設けることが好ましい。これにより、実装基板１５の電極１３、１４の位置変更に応じて、第２の導電体６ｂ、７ｂの形成位置を変更すればよく、従来のように、電極の位置を変更する必要がなく、製造費の低廉を図ることができる。Ｐ５の製造工程において、第１の導電体６ａ，７ａの一部分に、メッキ手段を用いて電気的に接続される第２の導電体６ｂ、７ｂを設ける。メッキ手段は、上述のように、無電解メッキ手段が好ましい。メッキ手段を用いて導電体を形成するとき、第２の導電体６ｂ、７ｂの側面はテーパー形状であることが好ましいため、テーパー形状となるように側壁を設け、メッキ手段により第２の導電体６ｂ、７ｂを設ける。
【００４４】
第１の電極４及び第２の電極５のそれぞれの上面を覆うように第２の絶縁保護膜８ｂを設ける（Ｐ６）。また、第２の導電体６ｂ、７ｂの外周を覆うように、第２の絶縁保護膜８ｂを設ける。第２の導電体６ｂ、７ｂの接続部６ｃ、７ｃの上面と第２の絶縁保護膜８ｂの上面とが、ほぼ同一平面になるように、第２の絶縁保護膜８ｂを成形することが好ましい。又は、第２の導電体６ｂ、７ｂの上面及び第２の絶縁保護膜８ｂの上面を、研磨などの切削手段を用いて切削し、第２の導電体６ｂ、７ｂの接続部６ｃ、７ｃの上面及び第２の絶縁保護膜８ｂの上面を、ほぼ同一平面にすることが好ましい。切削手段は、スラリーを用いた研磨や固定砥粒による研磨、ＣＭＰ等を用いることができる。切削後、最終的に仕上げるには、ポリッシングクロスを用いて行うＣＭＰが表面粗さを低くすることができるため好ましい。切削手段を用いて切削したあと、該接続部６ｃ、７ｃの上面は、Ａｕメッキを施すことが好ましい。導電性接着剤にハンダを用いた場合、ハンダの濡れ性や酸化による劣化から、第２の導電体を保護するためである。
【００４５】
以上の工程により、フリップチップ型半導体素子２００を製造することができる。
【００４６】
更に、上述の工程により製造されたフリップチップ型半導体発光素子２００を実装基板１５に実装し、該フリップチップ型半導体発光素子２００をフリップチップ型半導体発光素子２００からの光の一部を吸収してそれよりも長波長の光が発光可能な蛍光物質１６で覆う。これにより、異なる波長の光を取り出すことが可能である。
【００４７】
以下、本発明の特徴を明確にするため、比較例を用いて、説明する。
【００４８】
【比較例１】
図６は、従来の半導体発光素子３００の断面図を示す。
【００４９】
半導体発光素子３００は、基板１０１、ｎ型半導体層１０２、ｐ型半導体層１０３の順に積層されている。前記ｐ型半導体層１０３の「上面に」ｐ型電極１０５が設けられ、前記ｎ型半導体層１０２の「上面に」ｎ型電極１０４が設けられている。この半導体発光素子３００を製造後、表裏を逆にして、基板１０１を上側に、ｐ型電極１０５及びｎ型電極１０４を下側にし、実装基板１１５に実装させている。前記ｐ型電極１０５の真下に、実装基板１１５に設けられた正の電極１１４が配置され、導電性接着剤１１２を用いて実装基板１１５にボンディングしている。また、前記ｎ型電極１０４の真下に、実装基板１１５に設けられた負の電極１１３が配置され、導電性接着剤１１１を用いて実装基板１１５にボンディングしている。半導体発光素子３００を実装基板１１５に実装するとき、ハンダ等の前記導電性接着剤１１２、前記導電性接着剤１１１がはみ出して、電極間を短絡させるという問題があった。前記導電性接着剤１１２と前記導電性接着剤１１１との間の距離Ｄ３は、前記ｐ型電極１０５及び前記ｎ型電極１０４の配置に直接関連するため、半導体発光素子３００を小型化していく上で、極めて重大な問題となっている。
【００５０】
また、基板１０１の上面と実装基板１１５との高さＨ３は、ハンダ等の導電性接着剤１１１及び１１２により調節を行っていた。そのため、半導体発光素子３１０の高さＨ３の高さ調節や、基板１０１上面を同一平面とするような傾斜調節が必要となり、製造効率の点で好ましくなかった。
【００５１】
【比較例２】
図７は、引例１に記載されている半導体発光素子３１０の断面図を示す。但し、比較例１とほぼ同一条件の箇所の説明は省略する。
【００５２】
半導体発光素子３１０は、ｐ型電極１０５の「上面に」導電体１０７ａが設けられており、ｎ型電極１０４の「上面に」導電体１０８ａが設けられている。半導体発光素子３１０の表裏を逆にして実装基板１１５に実装する。前記導電体１０７ａ及び１０８ａと、正の電極１１４及び負の電極１１３との間から外側にかけて、導電性接着剤１１２及び１１１によりボンディングされている。この場合も、比較例１と同様に、半導体発光素子３１０を実装基板１１５に実装するとき、ハンダ等の前記導電性接着剤１１２、前記導電性接着剤１１１がはみ出して、電極間を短絡させるという問題があった。前記導電性接着剤１１２と前記導電性接着剤１１１との間の距離Ｄ４は、前記ｐ型電極１０５及び前記ｎ型電極１０４の位置に直接関連するため、半導体発光素子３１０を小型化していく上で、極めて重大な問題となっている。比較例１より、短絡を防止する点では、優れているが、半導体発光素子３１０の電極間の距離が短い場合は、依然として、短絡を防止することが困難であった。
【００５３】
また、ｐ型電極１０５と ｎ型電極１０４の高さが異なるときは、平面である実装基板１１５に実装する際、基板１０１に傾斜が生じる。半導体発光素子３２０の高さＨ４の高さ調節や、基板１０１上面を同一平面とするような傾斜調節が必要となり、製造効率の点で好ましくなかった。
【００５４】
【比較例３】
図８は、引例２の出願明細書に記載されている半導体発光素子３２０の断面図を示す。但し、比較例１及び比較例２とほぼ同一条件の箇所の説明は省略する。
【００５５】
半導体発光素子３２０は、ｐ型電極１０５の「上面に」導電体１０７ｂが設けられており、ｎ型電極１０４の「上面に」導電体１０８ｂが設けられている。半導体発光素子３２０の表裏を逆にして実装基板１１５に実装する。前記導電体１０７ｂ及び１０８ｂと、正の電極１１４及び負の電極１１３との間は、導電性接着剤１１２及び１１１によりボンディングされている。この場合も、比較例１及び２と同様に、半導体発光素子３２０を実装基板１１５に実装するとき、ハンダ等の前記導電性接着剤１１２、前記導電性接着剤１１１がはみ出して、電極間を短絡させるという問題があった。前記導電性接着剤１１２と前記導電性接着剤１１１との間の距離Ｄ５は、前記ｐ型電極１０５及び前記ｎ型電極１０４の位置に直接関連するため、半導体発光素子３２０を小型化していく上で、極めて重大な問題となっている。比較例１より、短絡を防止する点では、優れているが、半導体発光素子３２０の電極間の距離が短い場合は、依然として、短絡を防止することが困難であった。
【００５６】
【実施例１】
以下、本発明の実施例を、図１を用いて説明する。但し、本発明は、この実施例１に限定されるものではない。
【００５７】
図１（ａ）は、本発明に係るフリップチップ型半導体素子２００のＡ−Ａ断面図を示す。図１（ｂ）は、本発明に係るフリップチップ型半導体発光素子を上方から見た概略図を示す。
【００５８】
絶縁性のサファイア基板１に、有機金属気相成長方法（ＭＯＣＶＤ法）により、ｎ型半導体層２を積層する。サファイア基板１は、厚さ約５０〜８０μｍのものを使用する。サファイア基板１を切り出した最終製造物は、縦０．６〜０．８ｍｍと横０．８〜１．０ｍｍの矩形のチップである。以下の説明は１個のフリップチップ型半導体発光素子について行う。ｎ型半導体層２には、ＧａＮ半導体層等を用いる。サファイア基板１に、窒化物半導体層との格子定数の不整合を緩和させる低温堆積緩衝層（図示しない）を積層する。
ｎ型半導体層２を積層後、活性層（発光層）（図示しない）を設け、活性層の上面にｐ型半導体層３を積層する。ｐ型半導体層３には、ＧａＮ半導体層を用いる。但し、ｎ型半導体層２又はｐ型半導体層３は、１の組成のみでなく２以上の組成から構成されていてもよく、また２以上の層から形成されていてもよい。ｎ型半導体層２及びｐ型半導体層３の半導体層の膜厚は、約５〜４５μｍである。好ましくは１０〜２０μｍである。
ｐ型半導体層３を積層後、エッチングを行い、ｎ型半導体層２及びｐ型半導体層３を一辺約０．５〜０．７８ｍｍの正方形にする。さらに、エッチングを行い、ｎ型半導体層２をｐ型半導体層上に露出させる。ｎ型電極４をｎ型半導体層２に形成するために、ｐ型半導体層３を縦約０．３〜０．７５ｍｍ、横約０．１〜０．３ｍｍにエッチングする。
露出されたｎ型半導体層２の上面にｎ型電極４を形成させる。またｐ型半導体層３の上面にｐ型電極５を形成させる。ｎ型電極４及びｐ型電極５は、Ｎｉを含有する金属を用い、蒸着形成する。ｎ型電極４は、縦約０．３〜０．７５ｍｍ、横約０．１〜０．３ｍｍである。ｐ型電極５は、縦約０．２〜０．５ｍｍ、横約０．３〜０．７５ｍｍである。
サファイア基板１上のｎ型半導体層２、ｐ型半導体層３、ｎ型電極４、ｐ型電極５を、ＡｌＮとポリシラザンとからなる第１の絶縁保護膜８ａで覆う。第１の絶縁保護膜８ａの端部は、サファイア基板１上に形成されている。絶縁保護膜８ａの膜厚は、０．５〜５μｍ程度が好ましい。絶縁保護膜８ａは、サファイア基板１に対して長手方向の矩形のそれぞれ一辺から内側に０．０１〜０．２ｍｍのところまで、設けていることが好ましい。
ｎ型電極４及びｐ型電極５の上面を覆う第１の絶縁保護膜８ａをエッチングにより除去し、両電極の上面を露出させる。該エッチングにより除去する部分波、ｎ型電極４及びｐ型電極５の上面が好ましく、ｎ型電極４の上面を縦約０．２８〜０．７４ｍｍ、横約０．０５〜０．２５ｍｍエッチングを行い、ｐ型電極５の上面を縦約０．２８〜０．７４ｍｍ、横約０．１〜０．４５ｍｍエッチングを行う。該露出されたｎ型電極４の上面に第１の導電体６ａをスパッタ蒸着により形成させる。第１の導電体６ａは、Ｎｉを含有する金属を用いる。該第１の導電体６ａは、前記第１の絶縁保護膜８ａ上から外周方向に延びている。また、該露出されたｐ型電極５の上面に第１の導電体７ａをスパッタ蒸着により形成させる。第１の導電体７ａも、Ｎｉを含有する金属を用いる。該第１の導電体７ａは、前記第１の絶縁保護膜８ａ上から外周方向に延びている。
第１の導電体６ａの上部にテーパー形状を形成するように、壁を形成する。テーパー形状は、第１の導電体６ａと第２の導電体６ｂとの接続面積が、接続部６ｃの上面の面積よりも、狭いように形成する。その後、Ｎｉを含有するメッキを無電解メッキ手段により、第２の導電体６ｂを形成する。第１の導電体６ａと第２の導電体６ｂとは、同種類の材料を使用することにより、密着性、導電性等の点で好ましい。第２の導電体６ｂは、前記壁により、テーパー形状を形成する。同様に、第１の導電体７ａの上部にテーパー形状を形成するように、壁を形成する。テーパー形状は、第１の導電体７ａと第２の導電体７ｂとの接続面積が、接続部７ｃの上面の面積よりも、狭いように形成する。その後、Ｎｉを含有するメッキを無電解メッキ手段により、第２の導電体７ｂを形成する。第２の導電体７ｂは、前記壁により、テーパー形状を形成する。第２の導電体６ｂ及び７ｂは、第１の導電体６ａ及び７ａより高ければよい。実施例１では、サファイア基板１の上面から第２の導電体６ｂ及び７ｂの上面までの高さは、７〜８０μｍになるように形成する。
第２の導電体６ｂ及び７ｂを形成後、第１の導電体６ａ、第２の導電体６ｂ、第１の導電体７ａ、第２の導電体７ｂ及び第１の絶縁保護膜８ａを覆うように、第２の絶縁保護膜８ｂを設ける。第２の絶縁保護膜８ｂは、第１の導電体７ａを覆うように、形成されていればよい。第１の導電体６ａの上面に膜厚０．１μｍ以上の絶縁保護膜８ａを形成していることが好ましい。本実施例１では、サファイア基板１上から７〜１００μｍの高さまで、第２の絶縁保護膜８ｂで覆う。第２の絶縁保護膜８ｂを設けた後、前記接続部６ｃ及び前記接続部７ｃが露出し、その露出表面と前記第２の絶縁保護膜８ｂの上面とが、ほぼ同一平面となるように、切削する。切削によりサファイア基板１の上面から第２の絶縁保護膜８ｂの上面までの高さを、７〜８０μｍに調節する。切削後、ウエハーを切り出し、チップ化する。
このようにして形成されたフリップチップ型半導体発光素子２００は、表裏を逆にして、負の電極１３と第２の導電体６ｂ、正の電極１４と第２の導電体７ｂとの位置合わせを行い、実装基板１５に実装する。負の電極１３と第２の導電体６ｂ、正の電極１４と第２の導電体７ｂ、との電気的接続には、導電性接着剤１２及び１３を用いる。表裏を逆にしたサファイア基板１の上面、つまり、半導体層が形成されていない面、に蛍光物質１６を設ける。蛍光物質１６は、Ｃｅで付活されたＹＡＧ系蛍光物質を使用する。
以上により、フリップチップ型半導体発光素子２００及び発光装置を製造することができる。該フリップチップ型半導体発光素子２００は、ｎ型電極（第１の電極）４の上部９、及び、ｐ型電極（第２の電極）５の上部１０には、導電体が形成されていないため、比較例１乃至３の構成と明らかに異なる。この比較例１乃至３との差は、電極の位置に関わらず、実装基板１５の電極に対向する位置に、導電体を形成することができる。これにより実装基板１５のパターンを種々のものに変更することができる。また、電極間Ｄ１が狭い場合でも、導電体間ｄ２が広いため、導電性接着剤１１と１２とが接することがなく、短絡を極めて効果的に防止することができる。
【００５９】
【実施例２】
図３は、実施例２のフリップチップ型半導体素子の断面図を示す。実施例１とほぼ同一部分については、同符号のものを使い、説明を省略する。
【００６０】
スピネル材質の基板１に、ｎ型半導体層２、ｐ型半導体層３を積層する。ｎ型半導体層２及びｐ型半導体層３の端部をエッチングし、さらに、ｎ型半導体層２の一部分が露出するようにｐ型半導体層３をエッチングする。ｎ型半導体層２にｎ型電極４を形成し、ｐ型半導体層３にｐ型電極５を形成する。上記製造方法は、実施例１とほぼ同様である。
【００６１】
ｎ型電極４の上面の一部からｎ型電極４の外側の側面及びｎ型半導体層２のｎ型電極４側の側面を少なくとも覆うように、第１の絶縁保護膜８ａを形成する。第１の絶縁保護膜８ａは、外側方向に延伸されており、第１の絶縁保護膜８ａと半導体層との密着性を良好にするため、スピネル基板１の上面まで延伸する。絶縁保護膜８ａの膜厚は、２〜５μｍとする。第１の絶縁保護膜８ａは、ＡｌＮとポリシラザンとを含有する樹脂を用いる。
【００６２】
ｎ型電極４の上面に第１の導電体６ａを圧着形成し、第１の導電体６ａの上面に２〜５μｍの厚さで、外側方向に延伸する。第１の導電体６ａは、Ｐｔを含有する金属を用いる。
【００６３】
ｎ型電極４よりも外側に設けられた第１の導電体６ａの上面に、無電解メッキ手段を用いてテーパー形状の第２の導電体６ｂを形成する。第２の導電体６ｂも、Ｐｔを含有する金属を用いる。スピネル基板１からの第２の導電体６ｂの上面の高さと、スピネル基板１からのｐ型電極５の上面の高さは、ほぼ同一の高さ８０〜１３０μｍとなるように形成することが好ましい。
【００６４】
第２の絶縁保護膜８ｂは、第２の導電体６ｂの上面及びｐ型電極５の上面を除いて、スピネル基板１、ｎ型半導体層２、ｐ型半導体層３、ｎ型電極４及び第１の絶縁保護膜８ａを覆うように形成する。第２の絶縁保護膜８ｂの上面は、ｐ型電極５の上面及び第２の導電体６ｂの上面と、ほぼ同一平面となるように、成形する。
【００６５】
上記製造工程により、フリップチップ型半導体発光素子２１０を製造した。該フリップチップ型半導体発光素子２１０は、実施例１と同様に、表裏を逆にして、スピネル基板１の表面（半導体層が積層されていない面）にＹＡＧ系蛍光物質１６を塗布し、第１の電極１３、第２の電極１４と位置合わせを行い、実装基板１５に実装する。これにより発光素子を製造することができる。
【００６６】
【実施例３】
図４は、実施例３のフリップチップ型半導体素子の断面図を示す。実施例１とほぼ同一部分については、同符号のものを使い、説明を省略する。
【００６７】
サファイア基板１に、ｎ型半導体層２、ｐ型半導体層３を積層する。ｎ型半導体層２及びｐ型半導体層３の端部をエッチングし、さらに、ｎ型半導体層２の一部分が露出するようにｐ型半導体層３をエッチングする。ｎ型半導体層２にｎ型電極４を形成し、ｐ型半導体層３にｐ型電極５を形成する。サファイア基板１上のｎ型半導体層２、ｐ型半導体層３、ｎ型電極４、ｐ型電極５を、第１の絶縁保護膜８ａで覆う。第１の絶縁保護膜８ａは、スパッタ蒸着により形成され、ＴｉＯ２を少なくとも含有する。ｎ型電極４及びｐ型電極５の上面を覆う第１の絶縁保護膜８ａをエッチングにより除去し、両電極の上面を露出させる。上記製造方法は、実施例１とほぼ同様である。
【００６８】
上記製造工程後、ｎ型電極４に導電体６を圧着形成させ、ｐ型電極５に導電体７を圧着形成させる。導電体６の一部は、ｎ型電極４に接続されており、導電体６の他の一部は、実装基板１５の電極１３と接続するように、ｎ型電極の上部９とは異なる位置に、導電体６の上面が形成されている。ｎ型電極４の上面から、外側方向、外側方向から上方になるないす形の側壁を設ける。ｎ型電極４の大きさが縦０．６〜０．７μｍ、横０．２〜０．３μｍの時、ｎ型電極４に接続する導電体６の部分は、ｎ型電極４よりやや小さく縦０．５５〜０．６５、横０．１８〜０．２８の大きさになるようにし、無電解Ｎｉメッキを用いて接続する。同様に、導電体７は一体的であり、導電体７の一部は、ｐ型電極５に接続されており、導電体７の他の一部は、実装基板１５の電極１４と接続するように、ｐ型電極の上部１０とは異なる位置に、導電体７の上面が形成されている。ｐ型電極５の上面から、外側方向、外側方向から上方になるないす形の側壁を設ける。ｐ型電極５の大きさが縦０．６〜０．７μｍ、横０．２〜０．３μｍの時、ｐ型電極５に接続する導電体７の部分は、ｐ型電極５よりやや小さく縦０．５５〜０．６５、横０．１８〜０．２８の大きさになるようにし、無電解Ｎｉメッキを用いて接続する。
【００６９】
前記導電体６、導電体７及び第１の絶縁保護膜８ａの上面をＡｌＮとポリシラザンとを含有する第２の絶縁保護膜８ｂで覆うように形成する。その後、第２の絶縁保護膜８ｂを研磨して導電体６及び導電体７の上面を露出させる。また、第２の絶縁保護膜８ｂの上面と導電体６の上面及び導電体７の上面をほぼ同一平面になるように露出させる。サファイア基板１の上面から第２の絶縁保護膜８ｂの上面の高さは、約１００〜１５０μｍである。
【００７０】
上記製造工程により、フリップチップ型半導体発光素子２２０を製造した。該フリップチップ型半導体発光素子２１０も、実施例１及び実施例２と同様に、表裏を逆にして実装基板１５に実装する。これにより発光素子を製造することができる。
【００７１】
【実施例４】
図５は、実施例４のフリップチップ型半導体素子の断面図を示す。実施例１とほぼ同一部分については、同符号のものを使い、説明を省略する。
【００７２】
ｎ型半導体層２上にｐ型半導体層３を積層する。ｐ型半導体層３の端部、及びｎ型半導体層２の上面端部の一部分をエッチングにより除去しｎ型半導体層２が露出するようにｐ型半導体層３をエッチングする。ｎ型半導体層２にｎ型電極４を形成する。ｎ型半導体層２、ｐ型半導体層３、ｎ型電極４、ｐ型電極５を、ＴｉＯ２とポリシラザンとを含有する第１の絶縁保護膜８ａで覆う。ｎ型電極４及びｐ型電極５の上面を覆う第１の絶縁保護膜８ａをエッチングにより除去し、両電極の上面を露出させる。ｎ型電極４の外側の部分を覆う第１の絶縁保護膜８ａは、ほぼｎ型電極４の上面と同じ高さになるように形成する。上記製造方法は、実施例１とほぼ同様である。
【００７３】
上記製造工程後、ｎ型電極４に導電体６を圧着形成させ、ｐ型電極５に導電体７を圧着形成させる。導電体６の一部は、ｎ型電極４に接続されており、導電体６の他の一部は、実装基板１５の電極１３と接続するように、ｎ型電極の上部９とは異なる位置に、導電体６の上面が形成されている。導電体６は、第１の絶縁保護膜８ａの上面に設けられ、ｎ型電極の発光面とほぼ平行に、外側方向に延伸する。該導電体６の接続面は、フリップチップ型半導体発光素子２３０の側面になるように設ける。導電体７の一部は、ｐ型電極５に接続されており、導電体７の他の一部は、実装基板１５の電極１４と接続する。ｐ型電極５の上面に導電体７を設ける。
【００７４】
前記導電体６、導電体７及び第１の絶縁保護膜８ａの上面を第２の絶縁保護膜８ｂで覆うように形成する。その後、第２の絶縁保護膜８ｂを研磨して導電体７の上面を露出させる。また、第２の絶縁保護膜８ｂの上面と導電体７の上面をほぼ同一平面になるように露出させる。ｎ型電極４の発光面から第２の絶縁保護膜８ｂの上面の高さは、約３０〜１００μｍである。
【００７５】
ｎ型半導体２のウエハーを切り出してチップ化する。チップ化した後、導電体６の接続面を露出するように、フリップチップ型半導体発光素子２３０の側面を研磨することが好ましい。
【００７６】
上記製造工程により、フリップチップ型半導体発光素子２３０を製造した。該フリップチップ型半導体発光素子２３０も、実施例１乃至実施例３と同様に、表裏を逆にして実装基板１５に実装する。これにより発光素子を製造することができる。
【００７７】
【発明の効果】
以上のことから、本発明は、電極間の短絡を極めて効果的に防止することができる発光素子及びその製造方法を提供する。また、発光素子の高さ調節が、極めて簡単に行える発光素子を提供する。また、実装基板の変更に適宜対処し得る発光素子を提供する。さらに、発光素子を実装基板へ実装する際の、接地安定性の向上、発光性能の向上を図る。以上の如く、本発明は、極めて重要な技術的意義を有する。
【図面の簡単な説明】
【図１】 （ａ）は、本発明に係るフリップチップ型半導体素子のＡ−Ａ断面図を示す。（ｂ）は、本発明に係るフリップチップ型半導体発光素子を上方から見た概略図を示す。
【図２】 本発明に係るフリップチップ型半導体素子の製造方法を示す。
【図３】 実施例２のフリップチップ型半導体素子の断面図を示す。
【図４】 実施例３のフリップチップ型半導体素子の断面図を示す。
【図５】 実施例４のフリップチップ型半導体素子の断面図を示す。
【図６】 従来の半導体発光素子の断面図を示す。
【図７】 引例１に記載されている半導体発光素子の断面図を示す。
【図８】 引例２の出願明細書に記載されている半導体発光素子の断面図を示す。
【符号の説明】
１ 基板
２ 第１の半導体（ｎ型半導体層）
３ 第２の半導体（ｐ型半導体層）
４ 第１の電極（ｎ型電極）
５ 第２の電極（ｐ型電極）
６ 導電体
６ａ 第１の導電体
６ｂ 第２の導電体
７ 導電体
７ａ 第１の導電体
７ｂ 第２の導電体
８ 絶縁保護膜
８ａ 第１の絶縁保護膜
８ｂ 第２の絶縁保護膜
９ 第１の絶縁保護膜の上部
１０ 第２の絶縁保護膜の上部
１１、１２ 導電性接着剤
１３ 負の電極
１４ 正の電極
１５ 実装基板
１６ 蛍光物質
１０１ 基板
１０２ 第１の半導体（ｎ型半導体層）
１０３ 第２の半導体（ｐ型半導体層）
１０４ 第１の電極（ｎ型電極）
１０５ 第２の電極（ｐ型電極）
１０６ 導電体
１０６ａ 第１の導電体
１０６ｂ 第２の導電体
１０７ 導電体
１０７ａ 第１の導電体
１０７ｂ 第２の導電体
１０８ 絶縁保護膜
１０８ａ 第１の絶縁保護膜
１０８ｂ 第２の絶縁保護膜
１０９ 第１の絶縁保護膜の上部
１１０ 第２の絶縁保護膜の上部
１１１、１１２ 導電性接着剤
１１３ 負の電極
１１４ 正の電極
１１５ 実装基板
２００、２１０、２２０、２３０ フリップチップ型半導体発光素子（半導体素子）
３００、３１０、３２０ 半導体発光素子
Ｄ１、Ｄ３ 電極間の距離
Ｄ２、Ｄ４、Ｄ５ 導電体間の距離
Ｈ１、Ｈ２ フリップチップ型半導体素子の基板から実装基板までの高さ
Ｈ３、Ｈ４ 半導体発光素子の基板から実装基板までの高さ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a flip-chip type semiconductor element, mainly a flip-chip type semiconductor photoelectric conversion element, and more particularly to a flip-chip type semiconductor light emitting element and a method for manufacturing the same. These are used for liquid crystal backlights, illumination light sources, various indicators, traffic signal lights, and the like. The present invention also relates to a long wavelength conversion type light emitting device having a semiconductor light emitting element and a fluorescent material capable of emitting light having a longer wavelength.
[0002]
[Prior art]
In recent years, a light-emitting element using a nitride compound semiconductor has attracted attention as a light-emitting element capable of emitting blue light. In addition, a light emitting diode (LED) capable of emitting white light by disposing at least a part of blue light emitted from the blue light emitting element and arranging a phosphor capable of emitting yellow light, Attention has been paid.
[0003]
In a light emitting element used in such a light emitting device, an n type semiconductor layer is grown on a substrate, and a p type semiconductor layer is grown on the n type semiconductor layer directly or via an active layer (light emitting layer). It has a layer structure. In addition, in other light-emitting elements configured using a substrate that is an insulator, unlike the other light-emitting elements configured using a conductive semiconductor substrate, the positive electrode and the negative electrode are semiconductor layers on the same surface side. Formed on top. That is, the p-side positive electrode is formed on the p-type semiconductor layer, and the n-side negative electrode is removed at a predetermined position by etching the p-type semiconductor layer (including the light-emitting layer if the light-emitting layer is provided). Thus, the upper surface of the n-type semiconductor layer is exposed.
[0004]
In such a compound semiconductor light emitting device, since positive and negative electrodes are usually formed on the same surface side, in order to prevent a short circuit between the positive and negative electrodes, a portion where the positive and negative electrodes are taken out (connection with the electrodes on the mounting substrate) Insulation protective film is formed except for (part), and is used by being mounted on a mounting board with the electrode surface facing up or down.
[0005]
For such a compound semiconductor light emitting element and a light emitting device in which the compound semiconductor light emitting element is mounted on a mounting substrate, for example, Japanese Patent Application Laid-Open No. 2001-44498 and Japanese Patent Application No. 2001-53511 have been filed. This will be described with reference to FIGS. These semiconductor light emitting devices are flip chip type, and have a structure in which a semiconductor layer is stacked on a substrate and electrodes are formed on the semiconductor layer. After the semiconductor light emitting device is molded, it is mounted on a mounting substrate with the front and back sides reversed. To do. Since the above steps are performed, the vertical relationship will be described by stacking a semiconductor layer on the top surface of the substrate and forming an electrode on the top surface, with the top and bottom of FIGS.
[0006]
In the conventional semiconductor light emitting device 300, positive and negative electrodes 104 and 105 are formed on the same surface side with respect to the substrate 101. FIG. 6 shows a cross-sectional view of a conventional semiconductor light emitting device 300. In the semiconductor light emitting device 300 shown in FIG. 6, an n-type semiconductor layer 102 is stacked on a substrate 101, a p-type semiconductor layer 103 is stacked on the upper surface, and an n-type electrode 104 is formed on the upper surface of the n-type semiconductor layer 102. A p-type electrode 105 is formed on the upper surface of the semiconductor layer 103. On the mounting substrate 115 on which the semiconductor light emitting device 300 is mounted, a negative electrode 113 connected to the n-type electrode 104 and a positive electrode 114 connected to the p-type electrode 105 are formed. A conductive adhesive 111 is used to connect the n-type electrode 104 and the negative electrode 113, and a conductive adhesive 112 is used to connect the p-type electrode 105 and the positive electrode 114. . However, when the semiconductor light-emitting element 300 is mounted on the mounting substrate 115 with the front and back sides reversed, that is, with the electrode surface facing down, the conductive adhesive 111 is interposed between the positive and negative electrodes 104 and 105 formed on the same surface side. 112 protrudes in the lateral direction and short-circuits between the electrodes. Thus, in order to prevent a short circuit between the positive and negative electrodes at the time of manufacture, it is necessary to strictly manage the amount of the conductive adhesive, the viscosity, and the like, which has been a cause of increasing the manufacturing cost. Therefore, in order to solve this problem, the semiconductor light emitting device 310 described in Japanese Patent Laid-Open No. 2001-44498 (hereinafter referred to as “Reference 1”) has been invented.
[0007]
In the semiconductor light emitting device 310 described in Reference 1, positive and negative electrodes 104 and 105 are formed on the same surface side with respect to the substrate 101. FIG. 7 is a sectional view of the semiconductor light emitting device 310 described in Reference 1. The description of the same configuration as that of the conventional semiconductor light emitting device 300 is omitted. In the semiconductor light emitting device 310 of Reference 1, the conductor 106a that is electrically connected to the n-type electrode 104 is formed on the insulating protective film 108a outside the opening portion on the n-type electrode 104, and the outside of the opening portion on the p-type electrode 105 is formed. A conductor 107a that is electrically connected to the p-type electrode is formed on the insulating protective film 108a. The conductor 106a and the conductor 107a are electrically connected to the mounting substrate 115 using the conductive adhesive 111 and the conductive adhesive 112.
[0008]
The semiconductor light emitting device 320 described in the application specification of Japanese Patent Application No. 2001-53511 (hereinafter referred to as “Reference 2”) also has positive and negative electrodes 104 and 105 formed on the same surface side with respect to the substrate 101. Yes. FIG. 8 is a cross-sectional view of the semiconductor light emitting device 320 described in the application specification of Reference 2. The description of the same configuration as that of the conventional semiconductor light emitting device 300 is omitted. In this semiconductor light emitting device 320, a conductor 106 b that is electrically connected to the n-type electrode 104 is formed on the upper surface of the n-type electrode 104, and a conductor 107 b that is electrically connected to the p-type electrode 105 is formed on the upper surface of the p-type electrode 105. ing. The conductors 106b and 107b are electrically connected to the mounting substrate 115 using a conductive adhesive 111 and a conductive adhesive 112.
[0009]
[Problems to be solved by the invention]
However, the semiconductor light emitting device 310 described in Reference 1 and the semiconductor light emitting device 320 described in the application specification of Reference 2 are excellent in preventing short circuit, but the n-type electrode 104 and the p-type electrode When the space between the electrodes 105 is extremely narrow, the conductive adhesives 111 and 112 protrude in the lateral direction, making it difficult to prevent a short circuit between the positive and negative electrodes. This has been a new problem in the future in reducing the substrate area of the semiconductor light emitting device.
[0010]
Further, in the conventional semiconductor light emitting device 300, the height H3 between the mounting substrate 115 and the lower surface of the substrate 101 (the surface on which the semiconductor layer is not formed) is determined because the thickness of the manufactured semiconductor light emitting device 300 is determined. The height was adjusted by the amount of the conductive adhesive 111 and the conductive adhesive 1112. Therefore, it is difficult to adjust the height H3 of the substrate 101 of the semiconductor light emitting device 300. On the other hand, when the height H3 is changed by changing the thickness of the semiconductor light emitting device 300, the thickness of the substrate 101 is changed, or the thicknesses of the positive electrode 104 and the negative electrode 105 are changed appropriately. There is a problem that the number of manufactured parts increases and the manufacturing cost increases. The same applies to the semiconductor light emitting device 310 described in Reference 1 and the semiconductor light emitting device 320 described in the application specification of Reference 2.
[0011]
Therefore, an object of the present invention is to provide a flip-chip type semiconductor element that can effectively prevent a short circuit between positive and negative electrodes and a manufacturing method thereof. It is another object of the present invention to provide a flip chip type semiconductor element in which the height of the flip chip type semiconductor element can be adjusted extremely easily. In particular, the present invention relates to a flip chip type semiconductor light emitting element used for a light emitting device.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor element according to the present invention is On the board A first semiconductor provided with a first electrode; a second semiconductor provided with a second electrode formed on the first semiconductor and having a conductivity type different from that of the first semiconductor; An element structure comprising: a conductor electrically connected to at least one of one electrode and the second electrode; and a first insulating protective film provided on the first and second semiconductors. And a second insulating protective film covering the element structure, The substrate has, on the surface, a first region where the element structure is provided and a second region outside the first region, and the second insulating protective film includes the first region. A resin that covers the electrode and the second electrode and seals the element structure, The conductor is disposed in the outer peripheral direction of the element structure through the first insulating protective film. Up to the second region Stretched The Exposed from the outer periphery of the second insulating protective film Provided on the second region The present invention relates to a semiconductor device having a connected portion. Hereinafter, the semiconductor element will be described as a flip chip type semiconductor light emitting element, but is not limited thereto. In Reference 1, the conductors 106a and 107a are provided on the semiconductor light emitting device 310 on the positive and negative electrodes 104 and 105, and the positive and negative electrodes 113 and 114 of the mounting substrate 115 are provided so as to face the conductors 106a and 107a. . That is, no insulator is provided on a straight line connecting the positive and negative electrodes 104 and 105, the conductors 106a and 107a, and the positive and negative electrodes 113 and 114. When an insulator is provided between the positive and negative electrodes 104 and 105 and the positive and negative electrodes 113 and 114, between the positive and negative electrodes 104 and 105 and the positive and negative electrodes 113 and 114, Since no current flows through the semiconductor light emitting device, it does not function as a semiconductor light emitting element. The same applies to Reference 2. On the other hand, the present invention adopts the above-described configuration, has a configuration different from the prior art, and exhibits extremely advantageous effects. FIG. 1A is a cross-sectional view taken along the line AA of the flip chip type semiconductor device according to the present invention. FIG.1 (b) shows the schematic which looked at the flip-chip-type semiconductor light-emitting device based on this invention from upper direction. In FIG. 1, conductors are provided on both the first electrode and the second electrode. However, in the present invention, if any one of the first electrode and the second electrode is provided with a conductor, Good. For convenience, the description will be made mainly assuming that the conductor is provided on the first electrode. However, the same effect can be obtained when the conductor is provided only on the second electrode. The flip-chip type semiconductor device 200 according to the present invention includes a conductor 6 that is electrically connected to the first electrode 4, and a connection portion 6 c that is electrically connected to a part of the conductor 6. The connecting portion 6c is formed at a position different from the upper portion of the first electrode 4. The upper part 9 of the first electrode 4 is covered with an insulating protective film 8 which is an insulator. Therefore, the first electrode 13 provided on the mounting substrate 15 does not exist on the upper part 9 of the first electrode 4, and exists at a position different from the upper part 9 of the first electrode 4. For this reason, the configuration is different from that of the prior art. Further, since the connecting portion 6c exists at a position different from the upper portion 9 of the first electrode 4, for example, between the first electrode 4 and the second electrode 5, the second electrode 5 and By widening the space between the connection portions 6c, it is possible to prevent the short circuit between the electrodes due to the protruding of the conductive adhesives 11 and 12 at the connection portion between the flip chip type semiconductor element 100 and the mounting substrate 15 extremely effectively. it can. For this reason, the configuration and effects differ from those of the prior art, and the present invention has extremely important significance.
[0013]
Further, by providing the conductor 6 at a position different from the upper portion 9 of the first electrode 4, it is connected to the first electrode 13 of the mounting substrate 15 regardless of the position where the first electrode 4 is provided. be able to. In the conventional semiconductor light emitting device, the position of the electrode provided on the substrate differs depending on the size of the substrate. Since the positions of the electrodes are different, it is necessary to change and manufacture the pattern of the connecting portion of the mounting substrate, which increases the manufacturing cost. However, in the present invention, the conductor can be provided at a desired position regardless of the size of the substrate and the position of the electrodes. As a result, even when flip-chip type semiconductor elements having different sizes of the substrate 1 are used, it is not necessary to change the pattern of the connection portion of the mounting substrate. Therefore, flip-chip type semiconductor elements having different sizes of the substrate 1 are used. Even in this case, the connection portion of the mounting substrate can be patterned, and various flip chip semiconductor elements can be attached, so that the manufacturing cost can be reduced.
The semiconductor element of the present invention is a flip chip type. Flip chip or flip chip bonding is a type of wireless bonding, in which bump electrodes called bumps are formed on the electrodes on the surface of the semiconductor chip, and the front and back surfaces of the chip are reversed, and the wiring board electrodes such as ceramics A mounting method in which bumps are aligned and connected by face-down bonding.
[0014]
The present invention provides a first semiconductor provided with a first electrode, and a second semiconductor provided with a second electrode formed in the first semiconductor and having a conductivity type different from that of the first semiconductor. A conductor electrically connected to each of the first electrode and the second electrode, an insulating protective film provided to cover at least a part of the first and second semiconductors, A flip-chip type semiconductor element containing at least the structure, wherein an upper portion of the electrode to which the conductor is connected is covered with the insulating protective film, and a part of the conductor is electrically A connecting portion connected to the electrode, and the connecting portion is located at a position different from an upper portion of the electrode to which the conductor is connected with respect to a semiconductor of the electrode to which the conductor is connected. The connection is formed and the corresponding connection The distance between relates wide flip chip type semiconductor device than a distance between the corresponding first and second electrodes. By adopting the above configuration, a short circuit between the electrodes can be extremely effectively prevented. Specifically, a conductor is provided for each of the first and second electrodes, and by making the space between the first and second conductors wider than between the first and second electrodes, Also, a short circuit between the electrodes can be extremely effectively prevented.
[0015]
The connection portion and the insulating protective film provided on the side of forming the second semiconductor on the first semiconductor, wherein the upper surface of the connecting portion and the upper surface of the insulating protective film are substantially in the same plane. It is preferable. As a result, it is possible to improve the grounding stability when bonding the flip chip type semiconductor element to a mounting substrate or the like.
[0016]
The insulating protective film is composed of a first insulating protective film and a second insulating protective film, and the first insulating protective film includes the electrode portion excluding a portion connected to the conductor; The first and second semiconductors are provided so as to cover at least a part thereof, and the second insulating protective film is provided so as to cover an upper part of the electrode to which the conductor is connected. It is preferable. This is because the conductor can be extended to a position different from the upper part of the electrode to which the conductor is connected, and the position of the connecting portion of the conductor can be changed as appropriate. For example, it is desirable to extend the conductor in a direction in which the distance between the electrode to which the conductor is connected and a different electrode is increased, but the conductor may be formed in a direction in which the distance is reduced. In order to form the conductor at a position facing the electrode of the mounting substrate, the position of the conductor can be changed as appropriate.
[0017]
It is preferable that at least one of the insulating protective film, the first insulating protective film, and the second insulating protective film contains at least AlN and polysilazane. Thereby, a light emitting element with high luminous efficiency, reliability, and color purity can be obtained. These are most preferably a combination of AlN and polysilazane, but other inorganic materials and polysilazane may be combined, and formation may be performed using a commonly used permeable mold member.
[0018]
The conductor is composed of a first conductor and a second conductor. The first conductor is formed on the first insulating protective film, and the second conductor It is preferable that one part of the body is electrically connected to the first conductor, and a connecting part is formed in the other part of the second conductor. This makes it possible to adopt a manufacturing method that will be described in detail later, and to manufacture a flip chip type semiconductor device more easily.
[0019]
The thickness of the flip chip type semiconductor element is preferably 10 to 200 μm. More preferably, it is 50-150 micrometers. This is because by making the flip chip type semiconductor element thinner, the light emitting device on which the flip chip type semiconductor light emitting element is mounted can be made thinner.
[0020]
The flip chip type semiconductor device is preferably a flip chip type semiconductor light emitting device. In the flip-chip type semiconductor light emitting element, the electrode portion is not shaded with respect to the light emitting portion, and the entire semiconductor layer emits light, so that the light emission output can be improved.
[0021]
The present invention relates to a flip chip type semiconductor light emitting device, a fluorescent material capable of absorbing a part of light from the flip chip type semiconductor light emitting device and emitting light having a longer wavelength, and the flip chip type semiconductor light emitting device. A light-emitting device having a mounting substrate on which the element is mounted, wherein the flip-chip type semiconductor light-emitting element relates to a light-emitting device that is a flip-chip type semiconductor light-emitting element according to claim 8. By adjusting the thickness of the flip chip type semiconductor element, a light emitting device incorporating a flip chip type semiconductor light emitting element having a desired height can be provided. Thereby, conventionally, when the light emitting element is mounted on the mounting substrate, the process of adjusting the height of the light emitting element with solder or the like can be eliminated. In addition, a thin light-emitting device can be provided.
[0022]
The present invention includes a first step of forming a second semiconductor having a conductivity type different from that of the first semiconductor on the first semiconductor, and a first electrode on the first semiconductor after the first step. A second step of providing a second electrode on the second semiconductor, and after the second step, the first insulation so as to have an opening in at least one of the first and second electrodes. A third step of providing a protective film, and further providing the first insulating protective film so as to cover at least a part of the first and second semiconductors; A fourth step of providing a first conductor electrically connected to the electrode extending on one insulating protective film; and a second conductor provided on the first conductor after the fourth step. A part of the second conductor has a connection part to be electrically connected. The connection portion forms the connection portion at a position different from the upper portion of the electrode to which the first conductor is connected with respect to the semiconductor of the electrode to which the first conductor is connected. A fifth step of providing another portion of the second conductor on the first conductor, and an upper portion of the electrode to which the first conductor is connected after the fifth step. And a sixth step of providing a second insulating protective film covering the substrate. As a result, it is possible to form the connecting portion of the conductor at a position different from that of the upper portion of the electrode, which is conventionally formed on the upper portion of the electrode. Thereby, the short circuit which has arisen between the different electrodes in one flip chip type semiconductor element can be prevented effectively.
[0023]
In Reference 2, a conductor is formed on the upper surface of the electrode of the light emitting element. In Reference 1, a conductor extending outward from the upper surface of the electrode of the light emitting element is formed. In any reference, the shortest path between the conductor and the electrode of the mounting board is a path extending vertically upward from the upper surface of the conductor to the electrode of the mounting board. In contrast, in the present invention, the first insulating protective film is formed on the top of the electrode of the flip chip type semiconductor element, and the conductor is placed at a position different from the top of the electrode of the flip chip type semiconductor element. It is formed and electrically connected to the electrodes of the mounting substrate. In other words, the formation of a conductor that conducts from a position different from the upper part of the electrode of the flip-chip type semiconductor element to the electrode of the mounting substrate is a configuration that is not in the prior art. By adopting this configuration, there is an effect of effectively preventing a short circuit.
Further, conventionally, when the position of the conductor formed on the light emitting element is changed, it is necessary to change the position of the electrode of the mounting board facing the conductor, and thus a new mounting board has to be manufactured. . On the other hand, by using the manufacturing method of the present invention, so as to face the arrangement of the electrodes on the mounting substrate on which the flip chip type semiconductor element is mounted, regardless of the position of the electrode provided on the flip chip type semiconductor element. The positions of the conductors of the flip chip type semiconductor element can be appropriately changed and arranged. That is, when changing the electrode position of the flip-chip type semiconductor element, it is not necessary to change the arrangement of the electrodes on the mounting board, and it is not necessary to newly manufacture the mounting board, so that the manufacturing cost can be reduced.
[0024]
The present invention includes a first step of forming a second semiconductor having a conductivity type different from that of the first semiconductor on the first semiconductor, and a first electrode on the first semiconductor after the first step. A second step of providing a second electrode on the second semiconductor, and after the second step, a first insulating protective film is provided so as to have an opening in each of the first and second electrodes. And a third step of providing the first insulating protective film so as to cover at least a part of the first and second semiconductors, and after the third step, the first insulating protection from the opening. A fourth step of providing a first conductor electrically connected to the electrode extending on the film; and a step of providing a second conductor on the first conductor after the fourth step. In addition, a part of the second conductor has a connection part that is electrically connected, and the connection part includes: The connection portion is formed at a position different from an upper portion of the electrode to which the first conductor is connected with respect to the semiconductor of the electrode to which the first conductor is connected. A fifth step of providing another part of the two conductors on the first conductor, and after the fifth step, a second insulating protective film covering the upper portions of the first and second electrodes, respectively. A sixth step of providing a flip-chip type semiconductor device. The distance between the conductors electrically connected to the first electrode and the second electrode is preferably larger than the distance between the first electrode and the second electrode. Thereby, the short circuit which has arisen between the 1st electrode and the 2nd electrode can be prevented very effectively. Specifically, a conductor is provided for each of the first and second electrodes, and by making the space between the first and second conductors wider than between the first and second electrodes, Also, a short circuit between the electrodes can be extremely effectively prevented. In addition, since there are two conductors formed on the flip chip type semiconductor element, the degree of freedom of the mounting position of the flip chip type semiconductor element when mounting on the electrode of the mounting substrate is more than when there is only one conductor. Can be increased.
[0025]
In the sixth step, a second insulating protective film is provided so as to cover at least the upper portions of the first and second electrodes, and the upper surface of the second insulating protective film and the upper surface of the connection portion The second insulating protective film is preferably formed so as to be substantially flush with each other. As a result, it is possible to improve the grounding stability when the flip chip type semiconductor element is mounted on the mounting substrate.
[0026]
In the sixth step, a second insulating protective film is provided to cover the upper portions of the first and second electrodes, and the upper surface of the second insulating protective film and the upper surface of the connection portion are: It is preferable to cut at least one of the second insulating protective film and the connection portion so as to be substantially in the same plane. A second insulating protective film is provided in a slightly excessive amount so as to cover all the upper portions of the first semiconductor, the second semiconductor, the first electrode, the second electrode, the first insulating protective film, etc. Therefore, since the upper part of the second insulating protective film may be cut, the forming process can be performed more easily. Further, the thickness of the flip chip type semiconductor element can be adjusted by cutting the upper surface of the second insulating protective film. Further, by cutting both the second insulating protective film and the connecting portion, the conductor portion can be easily exposed from the upper surface of the second insulating protective film, and the electrical connection with the electrode of the mounting substrate can be achieved. Connection can be further facilitated.
[0027]
It is preferable that the manufacturing method of the flip chip type semiconductor device according to any one of claims 10 to 13 is a manufacturing method of a flip chip type semiconductor light emitting device. Thereby, the manufacturing method of the flip-chip type semiconductor light emitting element with a large market demand can be provided.
[0028]
In the present invention, a flip chip type semiconductor light emitting device is mounted on a mounting substrate, the flip chip type semiconductor light emitting device absorbs a part of light from the flip chip type semiconductor light emitting device, and light having a wavelength longer than that is absorbed. A method for manufacturing a light-emitting element covered with a phosphor capable of emitting light, wherein the flip-chip type semiconductor light-emitting element is manufactured by the method for manufacturing a flip-chip type semiconductor light-emitting element according to claim 14. The present invention relates to a device manufacturing method. As a result, it is possible to provide a light-emitting device with a large market demand.
From the above, the present invention can provide a flip chip type semiconductor device and a method for manufacturing the same that can prevent a short circuit between positive and negative electrodes extremely effectively. A mounting substrate on which the flip-chip type semiconductor light emitting element is mounted and a method for manufacturing the mounting substrate can be provided. Further, it is possible to provide a flip chip type semiconductor element in which the thickness of the flip chip type semiconductor element can be adjusted extremely easily. Furthermore, it is possible to provide a flip chip type semiconductor element that can appropriately cope with a change in the position of an electrode provided on the mounting substrate. In addition, it is possible to improve the grounding stability and the light emission performance when the light emitting element is mounted on the mounting substrate. The present invention has extremely important technical significance as described above.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a flip chip type semiconductor device, a light emitting device, and a manufacturing method thereof according to the present invention will be described with reference to embodiments and examples. However, the present invention is not limited to this embodiment and example.
[0030]
The flip chip type semiconductor device according to the present invention is preferably a flip chip type semiconductor light emitting device, but can also be applied to laser devices, photo devices, optical devices such as solar cells, transistors, and the like. As an example, the flip-chip type semiconductor device according to the present invention is a flip-chip type semiconductor light-emitting device, and it will be described as a light-emitting device in which the flip-chip type semiconductor light-emitting device is mounted on a mounting substrate. However, the present invention is not limited to this.
FIG. 1A shows a cross-sectional view of the flip-chip type semiconductor light emitting device 200 according to the present invention taken along the line AA. FIG. 1B is a schematic view of a flip chip type semiconductor light emitting device 200 according to the present invention as viewed from above. FIG. 2 shows a method for manufacturing a flip-chip type semiconductor device 200 according to the present invention. Hereinafter, it demonstrates using drawing. However, after the flip chip type semiconductor light emitting element 200 is manufactured, it is mounted on the mounting substrate 15 with the front and back sides reversed. FIG. 1 (a) shows the manufacturing method of the flip chip type semiconductor light emitting element 200 together. The mounting substrate 15 is shown above the flip chip type semiconductor light emitting device 200.
The substrate 1, the first semiconductor 2, the active layer (light-emitting layer) (not shown because it is extremely thin), and the second semiconductor 3 are formed in this order from the bottom. The first semiconductor 2 is provided with a first electrode 4, and the second semiconductor 3 is provided with a second electrode 5. At least a part of the outer periphery of the first semiconductor 2, the second semiconductor 3, the first electrode 4, and the second electrode 5 is covered with a first insulating protective film 8a. The first insulating protective film 8a is formed so that the upper surface of the first electrode 4 and the upper surface of the second electrode 5 are openings. The conductor 6 is electrically connected to the upper surface of the first electrode 4 that is not covered with the first insulating protective film 8a. The conductor 6 includes a first conductor 6 a and a second conductor 6 b, and the first conductor 6 a is connected to the first electrode 4. Similarly, the conductor 7 is electrically connected to the opening of the second electrode 5 not covered with the first insulating protective film 8a, and the conductor 7 is connected to the first conductor 7a. The first conductor 7 a is connected to the second electrode 5. The upper part 9 of the first electrode 4 and the upper part 10 of the second electrode 5 are covered with a second insulating protective film 8b. The flip-chip type semiconductor light emitting element 200 having such a configuration has the second conductor 6b and the second conductor 7b, the first electrode 13 and the second electrode 14 of the mounting substrate 15, with the front and back reversed. And mounting using the conductive adhesives 11 and 12 (in FIG. 1A, the mounting substrate 15 is shown above the flip chip type semiconductor light emitting device 200). The substrate 1 covers almost the entire surface using a fluorescent material on the surface opposite to the back surface on which the mounting substrate 15 is mounted.
[0031]
Hereafter, each structure of this invention is explained in full detail. Hereinafter, the flip chip type semiconductor light emitting device 200 is simply referred to as a semiconductor device 200.
As a semiconductor element 200 capable of emitting visible light having high emission luminance with high efficiency, a nitride semiconductor (In x Ga y Al 1-xy N, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1) is preferably used for the active layer.
Since the semiconductor element 200 outputs light from the surface opposite to the back surface on which the first semiconductor 2 is provided, the substrate 1 is preferably translucent. However, in the case of a semiconductor element that does not mainly emit light, such as a transistor, an insulating substrate that does not transmit light can be used. A light emitting device 200 using a nitride semiconductor includes a sapphire substrate, spinel (MgAi). 2 O 4 It can be formed on a substrate, SiC, GaN single crystal or the like, but it is preferable to use a sapphire substrate to satisfy mass productivity and crystallinity.
The first semiconductor 2 preferably uses an n-type semiconductor layer, and the second semiconductor 3 preferably uses a p-type semiconductor layer, but the first semiconductor 2 uses a p-type semiconductor layer, The semiconductor 3 of 2 may use an n-type semiconductor layer, and may have another different conductivity type, for example, i-type. In the embodiment of the present invention, an n-type nitride semiconductor layer is used for the first semiconductor 2, and a p-type nitride semiconductor layer is used for the second semiconductor 3, which is an insulating substrate. These semiconductor layers are stacked on the sapphire substrate 1. The first semiconductor 2 is preferably formed on almost the entire surface excluding a portion for forming the first insulating protective film 8a and the first and second conductors 6a and 7a on the substrate 1. This is because by forming the first insulating protective film 8a and the first and second conductors 6a and 7a on the substrate 1, it is possible to improve the adhesion stability to these substrates. However, the first semiconductor may be formed on almost the entire surface of the substrate 1. The second semiconductor 3 is preferably formed on almost the entire surface of the first semiconductor 2 excluding the first electrode 4 from the viewpoint of light emission efficiency. Both the first semiconductor 2 and the second semiconductor 3 may be formed by stacking two or more types of semiconductor layers having different compositions.
[0032]
The first electrode 4 is provided on the n-type first semiconductor 2. The first electrode 4 is not particularly limited as long as it is an electrode material capable of ohmic contact with the n-type nitride semiconductor. For example, one or more kinds of metal materials such as Ti, Al, Ni, Pt, Pd, Rh, Cu, Au, W, V, and InO 2 —SnO can be used. A multilayer structure such as Ti / Al, W / Al / W / Au, W / Al / W / Pt / Au, or V / Al is preferable. By using an electrode material capable of ohmic contact with the n-type nitride semiconductor 2, V f Can be reduced. In particular, SiO on the insulating protective film 8 2 When is used, it is preferable to use Ti, Al, or Ni for the first electrode 4 from the viewpoint of adhesion. The film thickness of the first electrode 4 can be 2000 angstroms to 0.1 mm, preferably 5000 angstroms to 1.5 μm.
[0033]
The second electrode 5 is provided on the second semiconductor 2 that is p-type. The second electrode 5 is not particularly limited as long as it is an electrode material that can make ohmic contact with the p-type nitride semiconductor. For example, one or more types such as Ti, Al, Ni, Pt, Pd, Rh, Cu, Au, W, V, InO 2 —SnO, Sn, Cr, Co, and Ag can be used. Moreover, the 2nd electrode 5 can be adjusted to translucency and non-translucency by adjusting a film thickness according to a mounting form. In the present invention, the second electrode 5 may be opaque so as to obtain a light emission output from the surface of the substrate 1. In order to achieve translucency, the film thickness is set to 10 angstroms to 500 angstroms, preferably 10 angstroms to 200 angstroms. However, those with 2000 angstroms to 0.1 mm can also be used.
[0034]
The conductor 6 is connected to the first electrode 4, and the conductor 7 is connected to the second electrode 5. The conductor 6 is preferably composed of a first conductor 6a and a second conductor 6b, but may be integrally formed. The first conductor 6 a is preferably formed on the first insulating protective film 8 a and extends outward from the upper portion of the first electrode 4. A second conductor 6b that is electrically connected is formed on the first conductor 6a that extends outward. The second conductor 6 b extends to the outer periphery of the semiconductor element 200 in order to be electrically connected to the first electrode 13 of the mounting substrate 15. The second conductor 6 b is connected to the first electrode 13 of the mounting substrate 15 through a connection portion 6 c provided on the second conductor 6 b. The conductor 7 also has a configuration similar to that of the conductor 6, but may have a configuration different from that of the conductor 6 depending on the size and performance of the semiconductor element 200. It is preferable to cut or mold the upper surfaces of the connection part 6c, the connection part 7c, and the insulating protective film 8 so as to be substantially flush with each other. Thereby, the grounding stability when mounted on the mounting substrate 15 can be improved, and a highly reliable light-emitting device can be obtained.
The conductor 6 has a strong adhesive force with the first electrode 4 and the insulating protective film 8, can maintain an adhesive force with solder or a conductive adhesive for a long period of time, has a low resistance value, and the present semiconductor element. However, during operation, it is required that the conductor 6 hardly penetrates the defect of the insulating protective film 8 due to the ion migration phenomenon and is short-circuited to a semiconductor of a different conductivity type. In order to satisfy these requirements, the conductor 6 is composed of one or more metal films. The conductor 7 is the same as the conductor 6.
The material of the conductor 6 can be a metal material mainly composed of Ti, Cr, Al, Zr, Mo, W, Hf, Ni, Au, Pt, etc. A conductor having excellent adhesion and conductivity can be obtained. The metal material is formed on the first electrode 4 by a bonding device. The first conductor 6a is melted and formed on the first insulating protective film 8a by pressure bonding. Moreover, the shape of the side surface of the conductor 6 can be adjusted to a wear shape by adjusting the crimping state. In addition to the press forming, a fixing means such as sputter deposition can be used. The side surface of the conductor 6 is preferably tapered, and the light extraction efficiency is improved by favorably reflecting and scattering the light emitted from the fluorescent material 16 and the light emitting element in the translucent mold member on the side surface. Can be made. The conductor 7 is the same as the conductor 6.
[0035]
The conductor 6, particularly the second conductor 6b, is preferably electrically connected to the first electrode 4 using a plating means. As the plating material, the above metal materials can be used, but electroless plating materials can be used from general electroplating materials such as Ni, Al, Au, and Pt. As the plating means, electroplating means or electroless plating means can be used. In particular, electroless Ni plating is preferable in the semiconductor element 200 using the insulating substrate 1 from the viewpoints of eliminating the need for electrical contacts, plating uniformity, deposition rate, solder wettability, strength, corrosion resistance, and the like. Although the height of the 2nd conductor 6b can be changed suitably if desired, it is 5-200 micrometers, and the thing of the range of 20-100 micrometers is especially preferable. Alternatively, the second conductor 6b can have a two-layer configuration in which electroless Au plating is provided on electroless Ni plating. For example, it is preferable that the electroless Ni plating is formed at a height of 5 to 100 μm and the electroless Au plating is formed on the electroless Ni plating at a height of 5000 angstroms or less because the bonding property is good. Thus, the side surface of the second conductor 6b is tapered, the second conductor 6b is formed by electroless Ni plating means, and is substantially flush with the second conductor 7b with respect to the substrate 1. Adjust the height as follows. The connection portion 6c, which is the upper portion of the second conductor 6a, preferably has a desired area in order to be electrically connected to the first electrode 13 of the mounting substrate 15. Therefore, it is preferable to provide an inclination so that the area of the connection portion 6c is larger than the area of the connection portion between the second conductor 6b and the first conductor 6a when the taper shape is formed. The conductor 7 is the same as the conductor 6. The conductor 7b forms the second conductor 7b so as to have a connection portion 7c above the first conductor 7a provided on the second electrode 5.
[0036]
The insulating protective film 8 mainly prevents the short circuit between the positive and negative electrodes, and in order to protect it from external factors such as mechanical, thermal stress, and humidity, the first semiconductor 2, the second semiconductor 3, It is preferable to provide the first electrode 4 and the second electrode 5 so as to cover them. The insulating protective film 8 also has a role as a sealing material. The first insulating protective film is provided so as to cover the first electrode 4 and the second electrode 5 in a portion excluding a portion connected to the conductor 6 and the conductor 7 as an opening. The insulating protective film 8 is composed of a first insulating protective film 8a and a second insulating protective film 8b, and the same material may be used to improve adhesion, but different materials are used from the functional aspect. May be. The second insulating protective film 8b is preferably formed so as to cover the upper surface or the side surface of each electrode, since it can be prevented from peeling off the underlying layer with which each electrode is in contact. The material of the insulating protective film is not particularly limited as long as the transmittance at the dominant wavelength is good and the adhesiveness between the first electrode 4 and the second electrode 5 is good. In addition, it is preferable to use a material that cuts light in a short wavelength region. For example, glass compositions such as alkali silicate glass, soda lime glass, lead glass, barium glass, Si 2 N 4 Or SiO 2 TiO 2 , GeO 2 , ZrO 2 And Ta 2 O 5 Etc. are preferably formed. Further, the thickness of the insulating protective film 8 is not particularly limited, but the transmittance at the dominant wavelength is preferably adjusted to 90% or more. In particular, since the second insulating protective film 8b uses a flip chip type structure, it is preferable to adopt a layered structure using a highly light reflective material such as Ag, Pt, Rh, and Al. Insulating protective film 8 can be formed using a method such as vapor deposition, sputtering, CVD, PVD, transfer molding, casting, dipping, or dropping after forming a predetermined mask. .
[0037]
The second insulating protective film 8b also has a role as a sealing material. The heat generated in the semiconductor element 200 is transmitted to the first semiconductor 2, the second semiconductor 3, the fluorescent material 16, etc., and a thermal stress is generated, leading to a decrease in reliability of the semiconductor element 200. The heat generated in the semiconductor element 200 is generated on the ground plane between the semiconductor element 200 and the mounting substrate 15, and the heat generated from the semiconductor element 200 is generated in the conductors 6 and 7, the first electrode 13, and the second electrode 14. Heat is transferred to the outside through heat transfer, but this is insufficient. Therefore, the insulating protective film 8, particularly the second insulating protective film 8 b, can release heat generated in the semiconductor element 200 to the outside by containing a filling sealing material such as a filler material. The insulating protective film 8, particularly the second insulating protective film 8b, is preferably made of a material containing at least an inorganic material such as AlN and polysilazane. White powder of aluminum nitride (AlN) has high thermal conductivity, high light reflectivity, and is hardly deteriorated by light absorption. Therefore, heat dissipation and light emission intensity of the light-emitting device can be improved. This is because a material containing an inorganic material such as AlN and polysilazane has a good light emission output, hardly deteriorates, and has good heat dissipation. However, the filler material is not limited to a material containing an inorganic material and polysilazane, and SiC, BN, AlN, TiO 2 , Al 2 O 3 , SiO 2 , ZrO 2 These may be used alone or in combination of two or more. In addition to polysilazane, polymer materials such as epoxy resin and polyimide can be used.
The fluorescent material 16 was selected from the group consisting of Ce, activated YAG phosphor (at least one element selected from Y, Lu, Sc, La, Gd and Sm, and Al, Ga and In). A cerium-activated garnet-based phosphor containing at least one element can be used. In the YAG phosphor, a solution obtained by dissolving rare earth elements of Y, Gd, and Ce in an acid at a stoichiometric ratio is precipitated with oxalic acid. A co-precipitated oxide obtained by baking this and aluminum oxide are mixed to obtain a mixed raw material. This is mixed with ammonium fluoride as a flux, packed in a crucible, and fired in air at a temperature of 1400 ° C. for 170 minutes to obtain a fired product. The fired product can be ball milled in water, washed, separated, dried, and finally passed through a sieve to form a YAG phosphor. Other specific phosphors include nitrogen-containing CaO—Al activated with Eu and / or Cr. 2 O Three -SiO 2 Although a fluorescent substance is mentioned, this invention is not limited to this.
[0038]
<Manufacturing method>
A method of manufacturing the flip chip type semiconductor device 200 according to the present invention will be described in detail with reference to FIG. However, the manufacturing method of the flip chip type semiconductor device according to the present invention is not limited to the following manufacturing method.
[0039]
First, the first semiconductor 2 is formed on the substrate 1. The flip-chip type semiconductor element 200 that does not use the substrate 1 can also be manufactured by the manufacturing method of the present invention, and is omitted.
The second semiconductor 3 is formed on the first semiconductor 2 (P1). The method of forming the first semiconductor 2 on the substrate 1 and the method of forming the second semiconductor 3 on the first semiconductor 2 can be stacked and formed by a known semiconductor stacking method. The method is not limited. As a known semiconductor lamination method, a method of crystal growth of a first semiconductor (n-type semiconductor) 2 on a substrate 1 is generally used. Crystal growth methods include melt growth, vapor phase growth, solution growth, and solid phase growth. Two or more different semiconductor layers can be provided on the first semiconductor 2 and the second semiconductor 3. An active layer can also be provided between the first semiconductor 2 and the second semiconductor 3. The end portion of the first semiconductor 2 is removed by etching or the like to have a smaller area than that of the substrate 1. However, even in this case, the light extraction efficiency from the end portion does not change, so that power consumption can be reduced. it can. As the etching means, it is preferable to use dry etching means such as reactive ion etching (RIE), reactive ion beam etching (RIBE), and ion milling.
[0040]
A first electrode 4 is provided on the first semiconductor 2. The second electrode 5 is provided on the second semiconductor 3 (P2). The semiconductor and the electrode are provided so as to suppress separation between the semiconductor and the electrode. The first electrode 2 exposes the first semiconductor 2 by removing a part of the second semiconductor 3 by etching. A first electrode 3 is provided on the exposed first semiconductor 2. As an alternative means of providing an electrode on the semiconductor, a conductive layer is provided between the substrate 1 and the first semiconductor 2 or between the first semiconductor 2 and the second semiconductor 3, or around the element. In some cases, a metal is applied to the substrate to make the substrate and the semiconductor layer conductive.
[0041]
A first insulating protective film 8a is provided on the first electrode 4, the second electrode 5, the first semiconductor 2 and the second semiconductor 3 (P3). As a method of forming the insulating protective film 8, thermal oxidation, CVD, spin coating, sputtering, or the like is used. A part of the upper surface of the first electrode 4 and the second electrode 5 is covered to form an insulating protective film so that the first insulating protective film 8a is not formed. Thereafter, when the cover is removed, the first insulating protective film 8a having the openings on the first electrode 4 and the second electrode 5 is formed. Thereby, a part of the 1st electrode 4 and the 2nd electrode 5 is not covered with the 1st insulating protective film 8a, but is exposed. Further, after covering the first electrode 4 and the second electrode 5 with the first insulating protective film 8a, a part of the first electrode 4 and the second electrode 5 may be exposed by polishing, cutting or the like. it can. The first insulating protective film 8a is preferably formed until a part of the back surface of the substrate 1 is covered. This is to prevent the first semiconductor 2 and the second semiconductor 3 from peeling from the substrate 1.
[0042]
The first conductor 6a is provided on the first electrode 4 and the second electrode 5 (P4). The first conductors 6a and 7a are electrically connected to the portions of the first electrode 4 and the second electrode 5 that are not covered with the first insulating protective film 8a manufactured in the manufacturing process of P3. Provided. The first conductors 6a and 7a are provided so that the electrodes and the conductor are not easily separated by a fixing means such as a pressure-bonding formation method or sputter deposition. The first conductors 6a and 7a are connected to the first electrode 4 and the second electrode 5 by the crimping method, and another part of the first conductors 6a and 7a is placed on the first insulating protective film 8a. Until extended.
[0043]
The second conductors 6b and 7b are provided on the first conductors 6a and 7a (P5). The formation positions of the second conductors 6 b and 7 b are preferably provided at positions facing the electrodes 13 and 14 of the mounting substrate 15. Thereby, it is only necessary to change the formation position of the second conductors 6b and 7b in accordance with the position change of the electrodes 13 and 14 of the mounting substrate 15, and there is no need to change the position of the electrodes as in the prior art. Manufacturing costs can be reduced. In the manufacturing process of P5, second conductors 6b and 7b that are electrically connected using plating means are provided on a part of the first conductors 6a and 7a. The plating means is preferably electroless plating means as described above. When the conductor is formed using the plating means, the side surfaces of the second conductors 6b and 7b are preferably tapered, so that side walls are provided so as to be tapered, and the second conductor is formed by the plating means. 6b and 7b are provided.
[0044]
A second insulating protective film 8b is provided so as to cover the upper surfaces of the first electrode 4 and the second electrode 5 (P6). In addition, a second insulating protective film 8b is provided so as to cover the outer periphery of the second conductors 6b and 7b. The second insulating protective film 8b is preferably formed so that the upper surfaces of the connecting portions 6c and 7c of the second conductors 6b and 7b and the upper surface of the second insulating protective film 8b are substantially flush with each other. . Alternatively, the upper surfaces of the second conductors 6b and 7b and the upper surface of the second insulating protective film 8b are cut using a cutting means such as polishing, and the connection portions 6c and 7c of the second conductors 6b and 7b are cut. It is preferable that the upper surface and the upper surface of the second insulating protective film 8b are substantially coplanar. As the cutting means, polishing using slurry, polishing with fixed abrasive grains, CMP, or the like can be used. For the final finishing after cutting, CMP using a polishing cloth is preferable because the surface roughness can be lowered. After cutting using a cutting means, the upper surfaces of the connecting portions 6c and 7c are preferably subjected to Au plating. This is because when solder is used as the conductive adhesive, the second conductor is protected from solder wettability and deterioration due to oxidation.
[0045]
Through the above steps, the flip chip type semiconductor element 200 can be manufactured.
[0046]
Further, the flip chip type semiconductor light emitting device 200 manufactured by the above-described process is mounted on the mounting substrate 15, and the flip chip type semiconductor light emitting device 200 absorbs part of the light from the flip chip type semiconductor light emitting device 200. A fluorescent material 16 capable of emitting light having a longer wavelength than that is covered. Thereby, it is possible to extract light of different wavelengths.
[0047]
Hereinafter, in order to clarify the features of the present invention, a description will be given using comparative examples.
[0048]
[Comparative Example 1]
FIG. 6 shows a cross-sectional view of a conventional semiconductor light emitting device 300.
[0049]
In the semiconductor light emitting device 300, a substrate 101, an n-type semiconductor layer 102, and a p-type semiconductor layer 103 are stacked in this order. A p-type electrode 105 is provided “on the top surface” of the p-type semiconductor layer 103, and an n-type electrode 104 is provided “on the top surface” of the n-type semiconductor layer 102. After manufacturing the semiconductor light emitting device 300, the front and back sides are reversed, and the substrate 101 is mounted on the mounting substrate 115 with the substrate 101 on the upper side and the p-type electrode 105 and the n-type electrode 104 on the lower side. A positive electrode 114 provided on the mounting substrate 115 is disposed directly below the p-type electrode 105, and is bonded to the mounting substrate 115 using a conductive adhesive 112. Further, a negative electrode 113 provided on the mounting substrate 115 is disposed directly below the n-type electrode 104, and is bonded to the mounting substrate 115 using a conductive adhesive 111. When the semiconductor light emitting device 300 is mounted on the mounting substrate 115, there is a problem that the conductive adhesive 112 such as solder and the conductive adhesive 111 protrude and short-circuit between the electrodes. Since the distance D3 between the conductive adhesive 112 and the conductive adhesive 111 is directly related to the arrangement of the p-type electrode 105 and the n-type electrode 104, the semiconductor light emitting device 300 can be reduced in size. This is a very serious problem.
[0050]
Further, the height H3 between the upper surface of the substrate 101 and the mounting substrate 115 is adjusted by the conductive adhesives 111 and 112 such as solder. Therefore, the height adjustment of the height H3 of the semiconductor light emitting device 310 and the inclination adjustment so that the upper surface of the substrate 101 is the same plane are necessary, which is not preferable in terms of manufacturing efficiency.
[0051]
[Comparative Example 2]
FIG. 7 is a sectional view of the semiconductor light emitting device 310 described in Reference 1. However, the description of the portion having substantially the same conditions as in Comparative Example 1 is omitted.
[0052]
In the semiconductor light emitting device 310, the conductor 107 a is provided “on the top surface” of the p-type electrode 105, and the conductor 108 a is provided “on the top surface” of the n-type electrode 104. The semiconductor light emitting device 310 is mounted on the mounting substrate 115 with the front and back reversed. Bonding is performed by conductive adhesives 112 and 111 from between the conductors 107a and 108a and the positive electrode 114 and the negative electrode 113 to the outside. Also in this case, as in Comparative Example 1, when the semiconductor light emitting device 310 is mounted on the mounting substrate 115, the conductive adhesive 112 such as solder and the conductive adhesive 111 protrude to short-circuit the electrodes. There was a problem. Since the distance D4 between the conductive adhesive 112 and the conductive adhesive 111 is directly related to the positions of the p-type electrode 105 and the n-type electrode 104, the semiconductor light emitting device 310 can be reduced in size. This is a very serious problem. Compared with Comparative Example 1, it is superior in terms of preventing a short circuit, but it was still difficult to prevent a short circuit when the distance between the electrodes of the semiconductor light emitting device 310 was short.
[0053]
Further, when the heights of the p-type electrode 105 and the n-type electrode 104 are different, the substrate 101 is inclined when mounted on the mounting substrate 115 which is a plane. The height adjustment of the height H4 of the semiconductor light emitting element 320 and the inclination adjustment so that the upper surface of the substrate 101 is the same plane are necessary, which is not preferable in terms of manufacturing efficiency.
[0054]
[Comparative Example 3]
FIG. 8 is a cross-sectional view of the semiconductor light emitting device 320 described in the application specification of Reference 2. However, the description of the parts having substantially the same conditions as those of Comparative Example 1 and Comparative Example 2 is omitted.
[0055]
In the semiconductor light emitting device 320, the conductor 107 b is provided “on the top surface” of the p-type electrode 105, and the conductor 108 b is provided “on the top surface” of the n-type electrode 104. The semiconductor light emitting element 320 is mounted on the mounting substrate 115 with the front and back sides reversed. The conductors 107b and 108b are bonded to the positive electrode 114 and the negative electrode 113 by conductive adhesives 112 and 111. Also in this case, as in Comparative Examples 1 and 2, when the semiconductor light emitting device 320 is mounted on the mounting substrate 115, the conductive adhesive 112 such as solder and the conductive adhesive 111 protrude and the electrodes are short-circuited. There was a problem of letting. Since the distance D5 between the conductive adhesive 112 and the conductive adhesive 111 is directly related to the positions of the p-type electrode 105 and the n-type electrode 104, the semiconductor light emitting device 320 can be reduced in size. This is a very serious problem. Although it is superior to Comparative Example 1 in terms of preventing a short circuit, it is still difficult to prevent a short circuit when the distance between the electrodes of the semiconductor light emitting element 320 is short.
[0056]
[Example 1]
Hereinafter, an embodiment of the present invention will be described with reference to FIG. However, the present invention is not limited to the first embodiment.
[0057]
FIG. 1A is a cross-sectional view taken along line AA of a flip chip type semiconductor device 200 according to the present invention. FIG.1 (b) shows the schematic which looked at the flip-chip-type semiconductor light-emitting device based on this invention from upper direction.
[0058]
An n-type semiconductor layer 2 is laminated on the insulating sapphire substrate 1 by a metal organic chemical vapor deposition method (MOCVD method). A sapphire substrate 1 having a thickness of about 50 to 80 μm is used. The final product obtained by cutting out the sapphire substrate 1 is a rectangular chip having a length of 0.6 to 0.8 mm and a width of 0.8 to 1.0 mm. The following description is given for one flip-chip type semiconductor light emitting device. For the n-type semiconductor layer 2, a GaN semiconductor layer or the like is used. On the sapphire substrate 1, a low-temperature deposition buffer layer (not shown) that relaxes the mismatch of the lattice constant with the nitride semiconductor layer is laminated.
After the n-type semiconductor layer 2 is stacked, an active layer (light emitting layer) (not shown) is provided, and the p-type semiconductor layer 3 is stacked on the upper surface of the active layer. A GaN semiconductor layer is used for the p-type semiconductor layer 3. However, the n-type semiconductor layer 2 or the p-type semiconductor layer 3 may be composed not only of one composition but also of two or more compositions, or may be formed of two or more layers. The film thicknesses of the n-type semiconductor layer 2 and the p-type semiconductor layer 3 are about 5-45 μm. Preferably it is 10-20 micrometers.
After the p-type semiconductor layer 3 is stacked, etching is performed to make the n-type semiconductor layer 2 and the p-type semiconductor layer 3 into a square having sides of about 0.5 to 0.78 mm. Further, etching is performed to expose the n-type semiconductor layer 2 on the p-type semiconductor layer. In order to form the n-type electrode 4 on the n-type semiconductor layer 2, the p-type semiconductor layer 3 is etched to a length of about 0.3 to 0.75 mm and a width of about 0.1 to 0.3 mm.
An n-type electrode 4 is formed on the exposed upper surface of the n-type semiconductor layer 2. A p-type electrode 5 is formed on the upper surface of the p-type semiconductor layer 3. The n-type electrode 4 and the p-type electrode 5 are formed by vapor deposition using a metal containing Ni. The n-type electrode 4 has a length of about 0.3 to 0.75 mm and a width of about 0.1 to 0.3 mm. The p-type electrode 5 is about 0.2 to 0.5 mm in length and about 0.3 to 0.75 mm in width.
The n-type semiconductor layer 2, the p-type semiconductor layer 3, the n-type electrode 4, and the p-type electrode 5 on the sapphire substrate 1 are covered with a first insulating protective film 8a made of AlN and polysilazane. An end portion of the first insulating protective film 8 a is formed on the sapphire substrate 1. The thickness of the insulating protective film 8a is preferably about 0.5 to 5 μm. The insulating protective film 8a is preferably provided from one side of the rectangle in the longitudinal direction to the inside of the sapphire substrate 1 from 0.01 to 0.2 mm.
The first insulating protective film 8a covering the upper surfaces of the n-type electrode 4 and the p-type electrode 5 is removed by etching, and the upper surfaces of both electrodes are exposed. The partial wave to be removed by the etching, the upper surface of the n-type electrode 4 and the p-type electrode 5 are preferable, and the upper surface of the n-type electrode 4 is etched by about 0.28 to 0.74 mm in length and about 0.05 to 0.25 mm in width. Then, the upper surface of the p-type electrode 5 is etched by about 0.28 to 0.74 mm in length and about 0.1 to 0.45 mm in width. A first conductor 6a is formed on the upper surface of the exposed n-type electrode 4 by sputtering deposition. The first conductor 6a uses a metal containing Ni. The first conductor 6a extends in an outer peripheral direction from the first insulating protective film 8a. A first conductor 7a is formed on the exposed upper surface of the p-type electrode 5 by sputtering deposition. The first conductor 7a also uses a metal containing Ni. The first conductor 7a extends in the outer peripheral direction from the first insulating protective film 8a.
A wall is formed so that a taper shape is formed in the upper part of the 1st conductor 6a. The tapered shape is formed so that the connection area between the first conductor 6a and the second conductor 6b is narrower than the area of the upper surface of the connection portion 6c. Thereafter, the second conductor 6b is formed by electroless plating using Ni-containing plating. The first conductor 6a and the second conductor 6b are preferable in terms of adhesion, conductivity, and the like by using the same type of material. The second conductor 6b forms a taper shape by the wall. Similarly, a wall is formed so that a taper shape is formed in the upper part of the 1st conductor 7a. The tapered shape is formed so that the connection area between the first conductor 7a and the second conductor 7b is smaller than the area of the upper surface of the connection portion 7c. Thereafter, the second conductor 7b is formed by electroless plating using Ni-containing plating. The second conductor 7b forms a taper shape by the wall. The second conductors 6b and 7b may be higher than the first conductors 6a and 7a. In Example 1, the height from the upper surface of the sapphire substrate 1 to the upper surfaces of the second conductors 6b and 7b is formed to be 7 to 80 μm.
After forming the second conductors 6b and 7b, the first conductor 6a, the second conductor 6b, the first conductor 7a, the second conductor 7b, and the first insulating protective film 8a are covered. In addition, a second insulating protective film 8b is provided. The second insulating protective film 8b only needs to be formed so as to cover the first conductor 7a. An insulating protective film 8a having a thickness of 0.1 μm or more is preferably formed on the upper surface of the first conductor 6a. In the first embodiment, the sapphire substrate 1 is covered with the second insulating protective film 8b up to a height of 7 to 100 μm. After providing the second insulating protective film 8b, the connecting portion 6c and the connecting portion 7c are exposed, and the exposed surface and the upper surface of the second insulating protective film 8b are substantially flush with each other. To cut. By cutting, the height from the upper surface of the sapphire substrate 1 to the upper surface of the second insulating protective film 8b is adjusted to 7 to 80 μm. After cutting, the wafer is cut out into chips.
In the flip-chip type semiconductor light emitting device 200 formed in this way, the negative electrode 13 and the second conductor 6b, and the positive electrode 14 and the second conductor 7b are aligned with each other upside down. And mounted on the mounting board 15. Conductive adhesives 12 and 13 are used for electrical connection between the negative electrode 13 and the second conductor 6b, and the positive electrode 14 and the second conductor 7b. The fluorescent material 16 is provided on the upper surface of the sapphire substrate 1 with the front and back reversed, that is, on the surface where the semiconductor layer is not formed. As the fluorescent material 16, a YAG fluorescent material activated with Ce is used.
As described above, the flip-chip type semiconductor light emitting element 200 and the light emitting device can be manufactured. In the flip-chip type semiconductor light emitting device 200, no conductor is formed on the upper part 9 of the n-type electrode (first electrode) 4 and the upper part 10 of the p-type electrode (second electrode) 5. This is clearly different from the configurations of Comparative Examples 1 to 3. The difference from Comparative Examples 1 to 3 is that the conductor can be formed at a position facing the electrode of the mounting substrate 15 regardless of the position of the electrode. Thereby, the pattern of the mounting board | substrate 15 can be changed into a various thing. Further, even when the inter-electrode D1 is narrow, since the inter-conductor d2 is wide, the conductive adhesives 11 and 12 do not contact each other, and a short circuit can be prevented very effectively.
[0059]
[Example 2]
FIG. 3 is a cross-sectional view of the flip-chip type semiconductor device of Example 2. About the same part as Example 1, the same sign is used and description is abbreviate | omitted.
[0060]
An n-type semiconductor layer 2 and a p-type semiconductor layer 3 are stacked on a spinel substrate 1. End portions of the n-type semiconductor layer 2 and the p-type semiconductor layer 3 are etched, and the p-type semiconductor layer 3 is further etched so that a part of the n-type semiconductor layer 2 is exposed. An n-type electrode 4 is formed on the n-type semiconductor layer 2, and a p-type electrode 5 is formed on the p-type semiconductor layer 3. The manufacturing method is substantially the same as that of the first embodiment.
[0061]
The first insulating protective film 8a is formed so as to cover at least the outer side surface of the n-type electrode 4 and the side surface of the n-type semiconductor layer 2 on the n-type electrode 4 side from a part of the upper surface of the n-type electrode 4. The first insulating protective film 8a extends outward, and extends to the upper surface of the spinel substrate 1 in order to improve the adhesion between the first insulating protective film 8a and the semiconductor layer. The film thickness of the insulating protective film 8a is 2 to 5 μm. The first insulating protective film 8a uses a resin containing AlN and polysilazane.
[0062]
A first conductor 6a is formed on the upper surface of the n-type electrode 4 by pressure bonding, and is extended outward in a thickness of 2 to 5 μm on the upper surface of the first conductor 6a. The first conductor 6a uses a metal containing Pt.
[0063]
A tapered second conductor 6b is formed on the upper surface of the first conductor 6a provided outside the n-type electrode 4 by using electroless plating means. The second conductor 6b also uses a metal containing Pt. The height of the upper surface of the second conductor 6b from the spinel substrate 1 and the height of the upper surface of the p-type electrode 5 from the spinel substrate 1 are preferably formed to be approximately the same height of 80 to 130 μm. .
[0064]
The second insulating protective film 8b is formed of the spinel substrate 1, the n-type semiconductor layer 2, the p-type semiconductor layer 3, the n-type electrode 4, and the second electrode except for the upper surface of the second conductor 6b and the upper surface of the p-type electrode 5. 1 is formed so as to cover the insulating protective film 8a. The upper surface of the second insulating protective film 8b is formed so as to be substantially flush with the upper surface of the p-type electrode 5 and the upper surface of the second conductor 6b.
[0065]
The flip chip type semiconductor light emitting device 210 was manufactured by the above manufacturing process. In the flip-chip type semiconductor light emitting device 210, as in the first embodiment, the YAG-based fluorescent material 16 is applied to the surface of the spinel substrate 1 (the surface on which the semiconductor layer is not laminated) with the front and back reversed. The electrode 13 and the second electrode 14 are aligned and mounted on the mounting substrate 15. Thereby, a light emitting element can be manufactured.
[0066]
[Example 3]
FIG. 4 is a cross-sectional view of the flip-chip type semiconductor device of Example 3. About the same part as Example 1, the same sign is used and description is abbreviate | omitted.
[0067]
An n-type semiconductor layer 2 and a p-type semiconductor layer 3 are stacked on the sapphire substrate 1. End portions of the n-type semiconductor layer 2 and the p-type semiconductor layer 3 are etched, and the p-type semiconductor layer 3 is further etched so that a part of the n-type semiconductor layer 2 is exposed. An n-type electrode 4 is formed on the n-type semiconductor layer 2, and a p-type electrode 5 is formed on the p-type semiconductor layer 3. The n-type semiconductor layer 2, the p-type semiconductor layer 3, the n-type electrode 4, and the p-type electrode 5 on the sapphire substrate 1 are covered with a first insulating protective film 8a. The first insulating protective film 8a is formed by sputter deposition and is made of TiO. 2 At least. The first insulating protective film 8a covering the upper surfaces of the n-type electrode 4 and the p-type electrode 5 is removed by etching, and the upper surfaces of both electrodes are exposed. The manufacturing method is substantially the same as that of the first embodiment.
[0068]
After the manufacturing process, the conductor 6 is formed on the n-type electrode 4 by pressure, and the conductor 7 is formed on the p-type electrode 5 by pressure. A part of the conductor 6 is connected to the n-type electrode 4, and the other part of the conductor 6 is located at a position different from the upper part 9 of the n-type electrode so as to be connected to the electrode 13 of the mounting substrate 15. In addition, the upper surface of the conductor 6 is formed. From the upper surface of the n-type electrode 4, a side wall in the form of a glass is provided that extends outward and upward from the outer direction. When the size of the n-type electrode 4 is 0.6 to 0.7 μm in length and 0.2 to 0.3 μm in width, the portion of the conductor 6 connected to the n-type electrode 4 is slightly smaller than the n-type electrode 4 and vertically The size is 0.55 to 0.65 and the width is 0.18 to 0.28, and the connection is made using electroless Ni plating. Similarly, the conductor 7 is integral, a part of the conductor 7 is connected to the p-type electrode 5, and the other part of the conductor 7 is connected to the electrode 14 of the mounting substrate 15. In addition, the upper surface of the conductor 7 is formed at a position different from the upper portion 10 of the p-type electrode. From the upper surface of the p-type electrode 5, there are provided so-called side walls extending outward and upward from the outer direction. When the size of the p-type electrode 5 is 0.6 to 0.7 μm in length and 0.2 to 0.3 μm in width, the portion of the conductor 7 connected to the p-type electrode 5 is slightly smaller in length than the p-type electrode 5. The size is 0.55 to 0.65 and the width is 0.18 to 0.28, and the connection is made using electroless Ni plating.
[0069]
The upper surfaces of the conductor 6, the conductor 7, and the first insulating protective film 8a are formed so as to be covered with a second insulating protective film 8b containing AlN and polysilazane. Thereafter, the second insulating protective film 8b is polished to expose the upper surfaces of the conductors 6 and 7. Further, the upper surface of the second insulating protective film 8b, the upper surface of the conductor 6, and the upper surface of the conductor 7 are exposed so as to be substantially in the same plane. The height of the upper surface of the second insulating protective film 8b from the upper surface of the sapphire substrate 1 is about 100 to 150 μm.
[0070]
The flip chip type semiconductor light emitting device 220 was manufactured by the above manufacturing process. The flip chip type semiconductor light emitting device 210 is also mounted on the mounting substrate 15 with the front and back reversed, as in the first and second embodiments. Thereby, a light emitting element can be manufactured.
[0071]
[Example 4]
FIG. 5 shows a cross-sectional view of the flip-chip type semiconductor device of the fourth embodiment. About the same part as Example 1, the same sign is used and description is abbreviate | omitted.
[0072]
A p-type semiconductor layer 3 is stacked on the n-type semiconductor layer 2. The end portion of the p-type semiconductor layer 3 and a part of the upper end portion of the n-type semiconductor layer 2 are removed by etching, and the p-type semiconductor layer 3 is etched so that the n-type semiconductor layer 2 is exposed. An n-type electrode 4 is formed on the n-type semiconductor layer 2. The n-type semiconductor layer 2, the p-type semiconductor layer 3, the n-type electrode 4, and the p-type electrode 5 are made of TiO. 2 And a first insulating protective film 8a containing polysilazane. The first insulating protective film 8a covering the upper surfaces of the n-type electrode 4 and the p-type electrode 5 is removed by etching, and the upper surfaces of both electrodes are exposed. The first insulating protective film 8 a covering the outer portion of the n-type electrode 4 is formed so as to be substantially the same height as the upper surface of the n-type electrode 4. The manufacturing method is substantially the same as that of the first embodiment.
[0073]
After the manufacturing process, the conductor 6 is formed on the n-type electrode 4 by pressure, and the conductor 7 is formed on the p-type electrode 5 by pressure. A part of the conductor 6 is connected to the n-type electrode 4, and the other part of the conductor 6 is located at a position different from the upper part 9 of the n-type electrode so as to be connected to the electrode 13 of the mounting substrate 15. In addition, the upper surface of the conductor 6 is formed. The conductor 6 is provided on the upper surface of the first insulating protective film 8a, and extends outward in substantially parallel to the light emitting surface of the n-type electrode. The connecting surface of the conductor 6 is provided so as to be the side surface of the flip chip type semiconductor light emitting device 230. A part of the conductor 7 is connected to the p-type electrode 5, and the other part of the conductor 7 is connected to the electrode 14 of the mounting substrate 15. A conductor 7 is provided on the upper surface of the p-type electrode 5.
[0074]
The upper surfaces of the conductor 6, the conductor 7, and the first insulating protective film 8a are formed so as to be covered with the second insulating protective film 8b. Thereafter, the second insulating protective film 8b is polished to expose the upper surface of the conductor 7. Further, the upper surface of the second insulating protective film 8b and the upper surface of the conductor 7 are exposed so as to be substantially in the same plane. The height of the upper surface of the second insulating protective film 8b from the light emitting surface of the n-type electrode 4 is about 30 to 100 μm.
[0075]
The wafer of the n-type semiconductor 2 is cut out into chips. After forming the chip, it is preferable to polish the side surface of the flip-chip type semiconductor light emitting device 230 so that the connection surface of the conductor 6 is exposed.
[0076]
A flip chip type semiconductor light emitting device 230 was manufactured by the above manufacturing process. The flip chip type semiconductor light emitting device 230 is also mounted on the mounting substrate 15 with the front and back reversed, as in the first to third embodiments. Thereby, a light emitting element can be manufactured.
[0077]
【The invention's effect】
In view of the above, the present invention provides a light emitting device capable of extremely effectively preventing a short circuit between electrodes, and a method for manufacturing the same. In addition, a light-emitting element in which the height of the light-emitting element can be adjusted extremely easily is provided. In addition, a light-emitting element that can appropriately cope with a change in a mounting substrate is provided. Furthermore, when mounting a light emitting element on a mounting substrate, the grounding stability is improved and the light emitting performance is improved. As described above, the present invention has extremely important technical significance.
[Brief description of the drawings]
FIG. 1A is a cross-sectional view taken along line AA of a flip chip type semiconductor device according to the present invention. (B) shows the schematic which looked at the flip-chip-type semiconductor light-emitting device based on this invention from the upper direction.
FIG. 2 shows a method of manufacturing a flip chip type semiconductor device according to the present invention.
3 shows a cross-sectional view of a flip-chip type semiconductor device of Example 2. FIG.
4 shows a cross-sectional view of a flip-chip type semiconductor device of Example 3. FIG.
5 shows a cross-sectional view of a flip-chip type semiconductor device of Example 4. FIG.
FIG. 6 shows a cross-sectional view of a conventional semiconductor light emitting device.
7 shows a cross-sectional view of the semiconductor light emitting device described in Reference 1. FIG.
FIG. 8 is a cross-sectional view of a semiconductor light emitting device described in the application specification of Reference 2;
[Explanation of symbols]
1 Substrate
2 First semiconductor (n-type semiconductor layer)
3 Second semiconductor (p-type semiconductor layer)
4 First electrode (n-type electrode)
5 Second electrode (p-type electrode)
6 Conductor
6a First conductor
6b Second conductor
7 Conductor
7a First conductor
7b Second conductor
8 Insulating protective film
8a First insulating protective film
8b Second insulating protective film
9 Upper part of the first insulating protective film
10 Upper part of the second insulating protective film
11, 12 Conductive adhesive
13 Negative electrode
14 Positive electrode
15 Mounting board
16 Fluorescent substance
101 substrate
102 1st semiconductor (n-type semiconductor layer)
103 2nd semiconductor (p-type semiconductor layer)
104 1st electrode (n-type electrode)
105 Second electrode (p-type electrode)
106 Conductor
106a First conductor
106b Second conductor
107 conductor
107a first conductor
107b second conductor
108 Insulating protective film
108a First insulating protective film
108b Second insulating protective film
109 Upper part of the first insulating protective film
110 Upper part of second insulating protective film
111, 112 conductive adhesive
113 Negative electrode
114 positive electrode
115 Mounting board
200, 210, 220, 230 Flip chip type semiconductor light emitting device (semiconductor device)
300, 310, 320 Semiconductor light emitting device
Distance between D1 and D3 electrodes
D2, D4, D5 Distance between conductors
H1, H2 Height of flip chip type semiconductor device from substrate to mounting substrate
H3, H4 Height from the substrate of the semiconductor light emitting device to the mounting substrate

Claims (11)

基板上に、
第１の電極が設けられた第１の半導体と、
前記第１の半導体に形成され前記第１の半導体とは異なる導電型を有する第２の電極が設けられた第２の半導体と、
前記第１の電極及び前記第２の電極のうち少なくともいずれか一方に電気的に接続された導電体と、
前記第１及び第２の半導体に設けられた第１の絶縁保護膜と、
を備える素子構造と、
前記素子構造を覆う第２の絶縁保護膜と、
を有する半導体素子であって、
前記基板は該表面に、前記素子構造が設けられた第１の領域と、該第１の領域の外側の第２の領域と、を有し、
前記第２の絶縁保護膜は、前記第１の電極と第２の電極とを覆って前記素子構造を封止する樹脂であり、
前記導電体は、前記第１の絶縁保護膜を介して前記素子構造の外周方向に前記第２の領域上まで延伸されて、前記第２の絶縁保護膜の外周から露出され、該第２の領域上に設けられた接続部を有する半導体素子。 On the board
A first semiconductor provided with a first electrode;
A second semiconductor provided with a second electrode formed in the first semiconductor and having a conductivity type different from that of the first semiconductor;
A conductor electrically connected to at least one of the first electrode and the second electrode;
A first insulating protective film provided on the first and second semiconductors;
An element structure comprising:
A second insulating protective film covering the element structure;
A semiconductor device comprising:
The substrate has, on the surface, a first region where the element structure is provided, and a second region outside the first region,
The second insulating protective film is a resin that covers the first electrode and the second electrode and seals the element structure.
The conductor is stretched in the outer peripheral direction of the first insulating protection layer the device structure through to the second region, is exposed from the outer periphery of the second insulating protection film, the second A semiconductor element having a connection portion provided over a region . 前記導電体は、前記第１及び第２の電極の両方に設けられている請求項１に記載の半導体素子。The conductor is semiconductor device according to claim 1 provided on both of the first and second electrodes. 前記第１及び第２の電極の両方に設けられた前記導電体の接続部間の距離は、前記第１及び第２の電極間の距離よりも広い請求項２に記載の半導体素子。The semiconductor element according to claim 2 , wherein a distance between connection portions of the conductors provided on both the first and second electrodes is wider than a distance between the first and second electrodes. 前記第１の絶縁保護膜及び前記第２の絶縁保護膜の少なくとも一方は、ＡｌＮとポリシラザンとが少なくとも含有されている請求項１乃至３のいずれか一項に記載の半導体素子。The at least one of the first insulating protection film and the second insulating protection film, a semiconductor device according to any one of claims 1 to 3 and AlN and polysilazane are contained at least. 前記半導体素子の厚みは、１０〜２００μｍである請求項１乃至４のいずれか一項に記載の半導体素子。The thickness of the semiconductor device, the semiconductor device according to any one of claims 1 to 4 is 10 to 200 [mu] m. 前記半導体素子は、半導体発光素子である請求項１乃至５のいずれか一項に記載の半導体素子。The semiconductor device, the semiconductor device according to any one of claims 1 to 5, which is a semiconductor light emitting element. 前記第２の絶縁保護膜は、前記半導体発光素子から発光される光に対して透過性を有する請求項６に記載の半導体素子。The semiconductor element according to claim 6 , wherein the second insulating protective film is transmissive to light emitted from the semiconductor light emitting element. 前記第２の絶縁保護膜は、前記半導体発光素子からの光の一部を吸収してそれよりも長波長の光が発光可能な蛍光物質を含有する請求項７に記載の半導体素子。The semiconductor element according to claim 7 , wherein the second insulating protective film contains a fluorescent material capable of absorbing a part of light from the semiconductor light emitting element and emitting light having a longer wavelength. 請求項６に記載の半導体発光素子と、
該半導体発光素子からの光の一部を吸収してそれよりも長波長の光が発光可能な蛍光物質と、
該半導体発光素子を実装する実装基板と、を有する発光装置。A semiconductor light emitting device according to claim 6 ;
A fluorescent material capable of absorbing a part of the light from the semiconductor light emitting element and emitting light having a longer wavelength than that,
And a mounting substrate on which the semiconductor light emitting element is mounted. 前記半導体発光素子は、前記実装基板にフェースダウンボンディングされるフリップチップ型半導体発光素子である請求項９に記載の発光装置。The light emitting device according to claim 9 , wherein the semiconductor light emitting element is a flip chip type semiconductor light emitting element face-down bonded to the mounting substrate. 前記発光装置の前記実装基板面に垂直な断面において、前記実装基板と前記第２の絶縁膜との間で、前記第２の絶縁膜の上面が露出されている請求項１０に記載の発光装置。The light emitting device according to claim 10 , wherein an upper surface of the second insulating film is exposed between the mounting substrate and the second insulating film in a cross section perpendicular to the mounting substrate surface of the light emitting device. .
JP2002078303A 2002-03-20 2002-03-20 Semiconductor element Expired - Fee Related JP4214704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002078303A JP4214704B2 (en) 2002-03-20 2002-03-20 Semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002078303A JP4214704B2 (en) 2002-03-20 2002-03-20 Semiconductor element

Publications (2)

Publication Number Publication Date
JP2003282957A JP2003282957A (en) 2003-10-03
JP4214704B2 true JP4214704B2 (en) 2009-01-28

Family

ID=29228327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002078303A Expired - Fee Related JP4214704B2 (en) 2002-03-20 2002-03-20 Semiconductor element

Country Status (1)

Country Link
JP (1) JP4214704B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755119B2 (en) 2014-01-17 2017-09-05 Nichia Corporation Light emitting device and method of manufacturing light emitting device

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
KR101193740B1 (en) * 2004-06-30 2012-10-22 크리 인코포레이티드 Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
TWI244228B (en) * 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
US20150295154A1 (en) 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
US9018655B2 (en) 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
KR100780176B1 (en) 2005-11-25 2007-11-27 삼성전기주식회사 Side-view light emitting diode package
JP5286045B2 (en) * 2008-11-19 2013-09-11 スタンレー電気株式会社 Manufacturing method of semiconductor light emitting device
JP2011009572A (en) * 2009-06-26 2011-01-13 Citizen Electronics Co Ltd Flip-chip packaging type led and method for manufacturing flip-chip packaging type led
JP2011071272A (en) 2009-09-25 2011-04-07 Toshiba Corp Semiconductor light-emitting device and method for manufacturing the same
JP5197654B2 (en) 2010-03-09 2013-05-15 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
JP2011238819A (en) * 2010-05-12 2011-11-24 Toyoda Gosei Co Ltd Light-emitting device and package
JP5356312B2 (en) 2010-05-24 2013-12-04 株式会社東芝 Semiconductor light emitting device
JP5343040B2 (en) * 2010-06-07 2013-11-13 株式会社東芝 Semiconductor light emitting device
JP2011258657A (en) * 2010-06-07 2011-12-22 Toshiba Corp Semiconductor light-emitting device and method for producing the same
JP5680472B2 (en) * 2011-04-22 2015-03-04 シチズンホールディングス株式会社 Manufacturing method of semiconductor light emitting device
JP2014515560A (en) * 2011-06-01 2014-06-30 コーニンクレッカ フィリップス エヌ ヴェ Light-emitting device bonded to support substrate
US9343612B2 (en) 2011-07-15 2016-05-17 Koninklijke Philips N.V. Method of bonding a semiconductor device to a support substrate
KR101939333B1 (en) * 2011-10-07 2019-01-16 서울바이오시스 주식회사 Light emitting diode package
JP5367792B2 (en) * 2011-10-07 2013-12-11 スタンレー電気株式会社 Light emitting element
US8785952B2 (en) * 2011-10-10 2014-07-22 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
KR101969334B1 (en) 2011-11-16 2019-04-17 엘지이노텍 주식회사 Light emitting device and light emitting apparatus having the same
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8426227B1 (en) * 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
JP6203759B2 (en) * 2012-02-10 2017-09-27 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． LED chip manufacturing method
JP6032823B2 (en) * 2012-09-27 2016-11-30 富士機械製造株式会社 Semiconductor device and manufacturing method thereof
JP5426788B2 (en) * 2013-01-31 2014-02-26 株式会社東芝 Semiconductor light emitting device
JP6273945B2 (en) 2013-04-26 2018-02-07 日亜化学工業株式会社 Light emitting device
JP5931006B2 (en) * 2013-06-03 2016-06-08 日亜化学工業株式会社 Light emitting device
US10707387B2 (en) 2013-07-18 2020-07-07 Lumileds Llc Dicing a wafer of light emitting devices
JP6303344B2 (en) 2013-09-05 2018-04-04 日亜化学工業株式会社 Light emitting device
JP6428249B2 (en) 2013-12-25 2018-11-28 日亜化学工業株式会社 Light emitting device
JP6354273B2 (en) 2014-04-10 2018-07-11 日亜化学工業株式会社 LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD
JP5834109B2 (en) * 2014-05-14 2015-12-16 株式会社東芝 Semiconductor light emitting device, method for manufacturing semiconductor light emitting device, and method for manufacturing light emitting device
JP6661964B2 (en) * 2014-10-28 2020-03-11 日亜化学工業株式会社 Light emitting device
JP6072192B2 (en) * 2015-10-22 2017-02-01 株式会社東芝 Semiconductor light emitting device, method for manufacturing semiconductor light emitting device, and method for manufacturing light emitting device
US11158665B2 (en) * 2018-11-05 2021-10-26 Seoul Viosys Co., Ltd. Light emitting device
US11508876B2 (en) * 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
JP7295408B2 (en) * 2019-06-20 2023-06-21 日亜化学工業株式会社 Method for manufacturing light emitting device
JP7189446B2 (en) 2019-08-08 2022-12-14 日亜化学工業株式会社 Light-emitting device and method for manufacturing light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755119B2 (en) 2014-01-17 2017-09-05 Nichia Corporation Light emitting device and method of manufacturing light emitting device

Also Published As

Publication number Publication date
JP2003282957A (en) 2003-10-03

Similar Documents

Publication Publication Date Title
JP4214704B2 (en) Semiconductor element
TWI645477B (en) Light emitting device
JP3589187B2 (en) Method for forming light emitting device
US9620689B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR101517644B1 (en) Light-emitting device and its manufacturing method
US9337405B2 (en) Light emitting device and method for manufacturing the same
US8735934B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
JP6056150B2 (en) Semiconductor light emitting device
JP5413137B2 (en) Light emitting device and method for manufacturing light emitting device
JP5874233B2 (en) Light emitting element and light emitting device
GB2550055A (en) Method for manufacturing light-emitting device
CN103003966A (en) Light emitting diode chip having wavelength conversion layer and manufacturing method thereof, and package including same and manufacturing method thereof
JP2009088299A (en) Light-emitting element and light-emitting device provided with the element
WO2006043422A1 (en) Semiconductor element
WO2004013916A1 (en) Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
TW201244183A (en) Wafer level LED package and method of fabricating the same
JP5454154B2 (en) Light emitting device and method for manufacturing light emitting device
JP6432639B2 (en) Light emitting device
JP5077282B2 (en) Light emitting element mounting package and light emitting device
JP2003273408A (en) Light emitting device
JP2011253846A (en) Light emitting device and method for manufacturing the same
US9755105B2 (en) Method for producing light emitting device
JP2003037293A (en) Chip component type light-emitting element and manufacturing method therefor
JP2018191015A (en) Method for manufacturing light-emitting device
JP6520482B2 (en) Light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

R150 Certificate of patent or registration of utility model

Ref document number: 4214704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees