JP4246222B2 - キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法 - Google Patents

Description

本発明は、インバータ蛍光灯や白熱灯などによる外乱光ノイズを除去するキャリア検出回路、該キャリア検出回路を備えた、赤外線送信機から送信された赤外線信号を受信し復調して出力する赤外線信号処理回路に関する。

赤外線信号処理回路として一般的なものに、家電製品のリモコンやパソコン機器周辺のデータ通信に使用されるIrDA(Infrared Data Association)規格がある。ところで、例えば赤外線リモコン受信機は、３０ｋＨｚ〜６０ｋＨｚ程度の決められたキャリアで変調されたＡＳＫ（Amplitude Shift Keying）信号であるリモコン送信信号を受信する。
特表２００１−５０２１４７号公報（２００１年２月１３日公開） 特表２００４−５０６３７５号公報（２００４年２月２６日公開） 特開２００４−５６５４１号公報（２００４年２月１９日公開） 特開平１１−３３１０７６号公報（１９９９年１１月３０日公開） 特開２００６−６０４１０号公報（２００６年３月２日公開）

ここで、家庭用インバータ蛍光灯にも、３０ｋＨｚ〜６０ｋＨｚのキャリア成分が存在する。従って、周囲にインバータ蛍光灯が存在する環境で赤外線リモコン受信機を使用する場合、赤外線リモコン受信機は、インバータ蛍光灯ノイズを検出して誤動作したり、最悪の場合、リモコン送信信号を正確に受信できず誤動作する等の問題を生じる。

そこで、上記問題を解決するために、特許文献１のデータ伝送システムでは、ある時間範囲Tcheckを設け、この時間範囲Tcheck中に、休止期間Tdが発生したか否かにより赤外線信号かノイズかを判別して、ノイズである場合は、増幅器の制御を行っている。しかしながら、このデータ伝送システムでは、赤外線信号が使用するメーカによって異なっていることにより（例えば、NECコード、sonyコード、RCMMコード等、十数種類）、赤外線信号によっては休止期間Tdに適合しないものがあり、そのような赤外線信号を受信できないという問題を生じていた。

また、特許文献２の受信機回路では、バンドパスフィルタの出力信号を復調し、この復調した信号をトリガとして増幅回路およびバンドパスフィルタの制御を行っている。しかしながら、この受信機回路では、インバータ蛍光灯ノイズが高照度で入射した場合は、バンドパスフィルタの出力信号がノイズで飽和し、復調された信号が常時Ｌレベルとなるためトリガとして利用できず、増幅回路およびバンドパスフィルタの制御が行えないという問題を生じていた。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、上述の特許文献１および２で生じていた問題を生じることなく、外乱光ノイズに起因する誤動作を低減するキャリア検出回路、およびそれを備えた赤外線信号処理回路を実現することにある。

本発明に係るキャリア検出回路は、受光した赤外線信号を電気信号に変換する受光素子と、上記電気信号を増幅する増幅回路と、増幅された電気信号からキャリア周波数成分を取り出すバンドパスフィルタと、上記キャリア周波数成分から検出されたキャリアの積分を行う積分回路とを備える赤外線信号処理回路に備えられる、上記キャリアの検出を行うキャリア検出回路であって、上記バンドパスフィルタの出力信号と、ノイズ検出レベルである第１閾値電圧とを比較する第１比較回路と、上記バンドパスフィルタの出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを比較する第２比較回路と、クロック信号を発振する発振回路と、上記発振回路のクロック信号を所定の第１パルス数カウントすることにより、上記増幅回路のゲインを増加させる第１増幅回路制御信号を出力すると共に、上記発振回路のクロック信号を所定の第２パルス数カウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させるバンドパスフィルタ制御信号を出力する第１カウンタと、上記第１比較回路の出力信号を所定の第３パルス数カウントすることにより、上記増幅回路のゲインを減少させる第２増幅回路制御信号を出力する第２カウンタと、上記第１増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを増加させる第１制御信号を出力すると共に、上記第２増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを減少させる第２制御信号を出力する第１アップダウンカウンタと、上記バンドパスフィルタ制御信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させる第３制御信号を出力する第２アップダウンカウンタとを有している論理回路とを備え、上記第１カウンタのリセット端子には、上記第２比較回路の出力信号が入力され、上記論理回路は、上記第１比較回路の出力信号が出力されないように、上記第１制御信号および上記第２制御信号により上記増幅回路のゲインを制御すると共に、上記第３制御信号により上記バンドパスフィルタのゲインおよびＱ値を制御し、上記第２比較回路の出力信号が上記キャリアとなることを特徴としている。

また、本発明に係るキャリア検出回路の制御方法は、受光した赤外線信号を電気信号に変換する受光素子と、上記電気信号を増幅する増幅回路と、増幅された電気信号からキャリア周波数成分を取り出すバンドパスフィルタと、上記キャリア周波数成分から検出されたキャリアの積分を行う積分回路とを備える赤外線信号処理回路に備えられるキャリア検出回路の制御方法であって、上記バンドパスフィルタの出力信号と、ノイズ検出レベルである第１閾値電圧とを第１比較回路にて比較する工程と、上記バンドパスフィルタの出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを第２比較回路にて比較する工程と、論理回路における、リセット端子に上記第２比較回路の出力信号が入力される第１カウンタにて、発振回路にて生成されたクロック信号を所定の第１パルス数カウントすることにより、上記増幅回路のゲインを増加させる第１増幅回路制御信号を出力させると共に、上記発振回路のクロック信号を所定の第２パルス数カウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させるバンドパスフィルタ制御信号を出力させる工程と、上記論理回路における第２カウンタにて、上記第１比較回路の出力信号を所定の第３パルス数カウントすることにより、上記増幅回路のゲインを減少させる第２増幅回路制御信号を出力させる工程と、上記論理回路における第１アップダウンカウンタにて、上記第１増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを増加させる第１制御信号を出力させると共に、上記第２増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを減少させる第２制御信号を出力させる工程と、上記論理回路における第２アップダウンカウンタにて、上記バンドパスフィルタ制御信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させる第３制御信号を出力させる工程と、上記論理回路にて、上記第１比較回路の出力信号が出力されないように、上記第１制御信号および上記第２制御信号により上記増幅回路のゲインを制御すると共に、上記第３制御信号により上記バンドパスフィルタのゲインおよびＱ値を制御する工程と、上記第２比較回路の出力信号を上記キャリアとして出力する工程とを有することを特徴としている。

上記の構成によれば、本発明に係るキャリア検出回路は、バンドパスフィルタの出力信号と、ノイズ検出レベルである第１閾値電圧とを第１比較回路にて比較し、その出力信号に基づいて、第１比較回路の出力信号が出力されないように、増幅回路のゲインを制御する。このような構成により、入射した外乱光ノイズは、信号検出レベルよりも小さいノイズ検出レベル以下まで確実に低減されるため、外乱光ノイズに起因する誤動作を低減することができる。

また、上記キャリア検出回路では、特許文献１とは異なり赤外線信号のパターンを検出する構成ではないため、あらゆる赤外線信号に対応することができる。さらに、上記キャリア検出回路では、上記バンドパスフィルタの出力信号を比較した上記比較回路の出力信号により制御を行う構成であり、上記バンドパスフィルタが振動している限り、制御が必要な場合に、上記比較回路の出力信号がなくなることはないため、特許文献２のような制御不能の事態を生じることがない。これにより、上述の特許文献１および２で生じていた問題を生じることなく、外乱光ノイズに起因する誤動作を低減することができるという効果を奏する。

ところで、バンドパスフィルタのＱ値が増加すると、バンドパスフィルタの安定性の低下という問題や、バンドパスフィルタの出力信号の波形歪が大きくなることによる受信感度の低下という問題を生じる。これらの問題は、特許文献３に開示されている、バンドパスフィルタの出力信号を検出し、バンドパスフィルタのＱ値を増大させることによりノイズの低減を行うリモコン受光装置でも生じる。

そこで、本発明に係るキャリア検出回路は、上記の構成に加えて、上記バンドパスフィルタの出力信号と、上記バンドパスフィルタの出力信号のレベルを判定するピーク検出レベルである、上記第２閾値電圧より大きいレベルの第３閾値電圧とを比較する第３比較回路をさらに備え、上記論理回路は、上記第３比較回路の出力信号に基づいて、上記第３比較回路の出力信号が出力されないように、上記バンドパスフィルタのゲインおよびＱ値を制御することが好ましい。

上記の構成によれば、上記キャリア検出回路は、第３比較回路を備え、上記第３比較回路から出力信号が出力された場合、上記バンドパスフィルタのゲインおよびＱ値が大きいと判断し、上記バンドパスフィルタのゲインおよびＱ値を制御する。これにより、上記バンドパスフィルタの安定性の向上および波形歪による受信感度の低下を抑制することができるという効果を奏する。

本発明に係るキャリア検出回路は、上記の構成に加えて、上記論理回路は、上記複数の比較回路の出力信号を所定パルス数カウントすることにより、上記増幅回路および上記バンドパスフィルタを制御するためのパルス出力を行う複数のカウンタを備えていることが好ましい。また、本発明に係るキャリア検出回路は、上記の構成に加えて、上記キャリア検出回路は、クロック信号を発振する発振回路をさらに備え、上記論理回路は、上記発振回路のクロック信号をカウントすることにより、上記増幅回路のゲインを増加させる第１増幅回路制御信号を出力すると共に、上記発振回路のクロック信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させるバンドパスフィルタ制御信号を出力する第１カウンタと、上記第１比較回路の出力信号をカウントすることにより、上記増幅回路のゲインを減少させる第２増幅回路制御信号を出力する第２カウンタと、上記第１増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを増加させる第１制御信号を出力すると共に、上記第２増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを減少させる第２制御信号を出力する第１アップダウンカウンタと、上記バンドパスフィルタ制御信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させる第３制御信号を出力すると共に、上記第３比較回路の出力信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を減少させる第４制御信号を出力する第２アップダウンカウンタとを備えていることが好ましい。

上記の構成によれば、上記キャリア検出回路は、デジタル回路を備えているため、チップサイズの縮小、これに伴いコストを低下させることができるという効果を奏する。

ところで、特許文献４には、キャリアを検出するための基準レベル電圧を、検出したノイズレベル電圧等により生成する赤外線信号処理回路が開示されている。ここで、赤外線信号入力時に、上記基準電圧レベルが変動すると、受信感度が低下するため、大きい時定数の積分回路で上記基準電圧レベルを平滑する必要がある。このため、上記赤外線信号処理回路は、内蔵される積分回路の容量が大きくなり、これに起因するチップサイズの増大、コストの増加という問題を生じていた。

しかしながら、上記キャリア検出回路では、上記カウンタにより、大きな時定数を設定することができるため、積分回路の容量を低減できる。なお、上記カウンタに大きな時定数を設定する方法としては、例えば、上記第１アップダウンカウンタに入力される上記第１増幅回路制御信号の時定数を大きくすることで実現可能である。また、上記大きな時定数を設定できることにより、ゲインの急激な変動をなくすことができ、赤外線信号入力時に、安定した受信感度が得られる。

本発明に係るキャリア検出回路は、上記の構成に加えて、上記第１カウンタのリセット端子には、上記第２比較回路の出力信号が入力されることが好ましい。

上記の構成によれば、上記第１カウンタのリセット端子には、上記第２比較回路の出力信号が入力されるため、上記第２比較回路の出力信号が出力されている間は、上記第１カウンタの動作は停止する。従って、上記増幅回路のゲイン増加制御、上記バンドパスフィルタのゲインおよびＱ値増加制御が行われず、上記増幅回路のゲイン減少制御のみが行われるため、ゲインの変動（ばたつき）を小さくすることができ、赤外線信号入力時に、安定した受信感度を得ることができるという効果を奏する。また、上記増幅回路のゲイン減少制御のみが行われるため、外乱光ノイズによる誤動作をより低減できる。

本発明に係るキャリア検出回路は、上記第１アップダウンカウンタは、上記第１アップダウンカウンタに備えられているＤフリップフロップの出力を設定する初期値設定手段を備え、当該初期値設定手段を用いて上記Ｄフリップフロップの出力を設定することにより上記第１アップダウンカウンタの出力信号を制御して上記増幅回路のゲインの初期値を設定し、上記第２アップダウンカウンタは、上記第２アップダウンカウンタに備えられているＤフリップフロップの出力を設定する初期値設定手段を備え、当該初期値設定手段を用いて上記Ｄフリップフロップの出力を設定することにより上記第２アップダウンカウンタの出力信号を制御して上記バンドパスフィルタのゲインおよびＱ値の各初期値を設定することが好ましい。

上記の構成によれば、上記第１アップダウンカウンタは、上記増幅回路のゲインの初期値を設定するための第１初期値設定機能を備えている。また、上記第２アップダウンカウンタは、上記バンドパスフィルタのゲインおよびＱ値の各初期値を設定するための第２初期値設定機能を備えている。これにより、上記各初期値を使用環境に応じて適宜最適な値に設定することができるため、使用環境に適切に対応した赤外線信号処理回路を実現することができるという効果を奏する。

本発明に係るキャリア検出回路は、上記カウンタおよび上記アップダウンカウンタは、スキャンパスを備え、同一クロックで動作させることにより、上記カウンタおよび上記アップダウンカウンタのテスト設計を容易に行うことが好ましい。

上記の構成によれば、上記複数のカウンタおよび上記複数のアップダウンカウンタは、スキャンパスを備えているため、シフトレジスタ動作が可能となる。そして、所定時であるウェハテスト時に、上記複数のカウンタおよび上記複数のアップダウンカウンタを同一クロックで動作させることで、テスト設計が容易になり、故障検出率を向上することができるという効果を奏する。

本発明に係るキャリア検出回路は、上記比較回路が、ヒステリシスコンパレータであることが好ましい。

上記の構成によれば、上記比較回路は、ヒステリシスコンパレータである。これにより、上記バンドパスフィルタの出力信号が、上記各閾値電圧付近の場合でも、上記比較回路の出力信号のパルス幅が大きくすることができ、上記論理回路を確実にトリガすることができるという効果を奏する。

本発明に係るキャリア検出回路は、上記発振回路の発振周波数は、上記バンドパスフィルタの中心周波数と同一の周波数であることが好ましい。また、本発明に係るキャリア検出回路は、上記発振回路の発振周波数が、上記バンドパスフィルタの中心周波数より小さい周波数であることが好ましい。

上記複数の比較回路は、上記バンドパスフィルタの出力信号を比較するため、その出力信号の周波数は、上記バンドパスフィルタの中心周波数となる。従って、上記発振回路の発振周波数を、上記バンドパスフィルタの中心周波数と同一の周波数とすることにより、双方の出力信号の時間ズレを低減でき、上記論理回路の誤動作を低減できるという効果を奏する。また、上記発振回路の発振周波数を、上記バンドパスフィルタの中心周波数より小さい周波数とすることで、上記発振回路の出力信号（クロック信号）によりカウンタ動作を行うカウンタの時定数を、カウンタのｂｉｔ数を増大させることなく、大きくすることができるという効果を奏する。

本発明に係るキャリア検出回路は、上記の構成に加えて、上記キャリア検出回路は、上記バンドパスフィルタの出力信号と、第２信号検出レベルである、上記第２閾値電圧より大きいレベルの第４閾値電圧とを比較する第４比較回路と、上記第２比較回路の出力信号と上記第４比較回路の出力信号とから、上記キャリアを選択するセレクタ回路とをさらに備えことが好ましい。

上記の構成によれば、信号検出レベルが適宜変更される。例えば、セレクタ回路は、上記第３比較回路の出力信号が出力された場合、すなわち、上記バンドパスフィルタの出力信号が受光したリモコン送信信号に対して適切でなく、上記第２比較回路の出力信号のパルス幅が大きくなる等の問題が生じると判断される場合、上記第２閾値電圧より大きいレベルの閾値電圧で比較された第４比較回路の出力信号をキャリアとして選択する。これにより、受光したリモコン送信信号に対して適切なキャリアを出力できるという効果を奏する。また、インバータ蛍光灯ノイズによる誤動作をより低減できる。

さらに、上述のように信号検出レベルを変更させることで、赤外線信号入力時に急なインバータ蛍光灯ノイズの入射が起こった場合にも対応でき、急なインバータ蛍光灯ノイズによる誤動作も低減できる。

本発明に係る赤外線信号処理回路は、上記キャリア検出回路を備えたことを特徴としている。

上記の構成によれば、上記赤外線信号処理回路は、上記キャリア検出回路を備えているため、外乱光ノイズによる誤動作を低減できるという効果を奏する。なお、上記赤外線信号処理回路としては、赤外線リモコン受信機、IrDA送受信機、およびIrDA Controlが好適である。

本発明に係るキャリア検出回路は、バンドパスフィルタの出力信号と、ノイズ検出レベルである第１閾値電圧とを比較する第１比較回路と、上記バンドパスフィルタの出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを比較する第２比較回路と、上記第１比較回路の出力信号に基づいて、上記第１比較回路の出力信号が出力されないように、上記増幅回路のゲインを制御すると共に、上記第２比較回路の出力信号をキャリアとして出力する論理回路とを備えていることを特徴としている。

上記の構成によれば、本発明に係るキャリア検出回路は、入射した外乱光ノイズを、信号検出レベルよりも小さいノイズ検出レベル以下まで確実に低減できるため、外乱光ノイズに起因する誤動作を低減することができる。

また、上記キャリア検出回路では、特許文献１とは異なり赤外線信号のパターンを検出する構成ではないため、あらゆる赤外線信号に対応することができる。さらに、上記キャリア検出回路では、上記バンドパスフィルタの出力信号を比較した上記比較回路の出力信号により制御を行う構成であり、上記バンドパスフィルタが振動している限り、制御が必要な場合に、上記比較回路の出力信号がなくなることはないため、特許文献２のような制御不能の事態を生じることがない。これにより、上述の特許文献１および２で生じていた問題を生じることなく、外乱光ノイズに起因する誤動作を低減することができるという効果を奏する。

〔実施の形態１〕
本発明に係る一実施形態について、図１〜図８に基づいて説明すると以下の通りである。なお、本発明は、赤外線信号を受信し復調して出力する赤外線信号処理回路としての赤外線リモコン受信機（伝送レート１ｋｂｐｓ以下、空間伝送距離１０ｍ以上）、IrDA送受信機（伝送レート２．４ｋｂｐｓ〜１１５．２ｋｂｐｓ，１．１５２Ｍｂｐｓ，４Ｍｂｐｓ、空間伝送距離約１ｍ）、およびIrDA Control（伝送レート７５ｋｂｐｓ、副搬送波１．５ＭＨｚ、空間伝送距離１ｍ以上）に好適に用いられるものである。本実施形態では、赤外線リモコン受信機を一例として説明する。

図１は、赤外線リモコン受信機２０ａの構成例を示している。

赤外線リモコン受信機２０ａは、フォトダイオードチップ１（受光素子）と、電流―電圧変換回路２、コンデンサ３、アンプ（増幅回路）４、バンドパスフィルタ（以下、単にＢＰＦと記載）５、キャリア検出回路１２ａ、積分回路１３、およびヒステリシスコンパレータ１４を有する受信チップ１６とを備えている。図中の入力端子ＩＮは、受信チップ１６の入力端子であり、出力端子ＯＵＴは、受信チップ１６の出力端子であり、出力信号Ｖｏは、赤外線リモコン受信機２０ａの出力信号である。

赤外線リモコン受信機２０ａは、図示しない赤外線リモコン送信機から送信された赤外線信号（リモコン送信信号）をフォトダイオードチップ１にて電流信号Ｉｉｎに変換し、この電流信号Ｉｉｎを電流―電圧変換回路２にて電圧信号に変換する。次いで、この電圧信号をアンプ４にて増幅し、ＢＰＦ５にてキャリア周波数成分を取り出し、キャリア検出回路１２ａにてキャリアを検出し、積分回路１３でキャリアの存在する時間を積分し、ヒステリシスコンパレータ１４にてキャリアの有無を判別してデジタル出力する。このデジタル出力は、電子機器を制御するマイコン等に送られる。

キャリア検出回路１２ａは、コンパレータ６ａ（第１比較回路）、６ｂ（第３比較回路）６ｃ（第２比較回路）、発振回路７、およびコンパレータ６ａ〜６ｃの各出力を論理演算する論理回路８を備え、上記キャリアの検出に加え、アンプ４のゲイン制御、ＢＰＦ５のゲイン制御およびＱ値制御を行う。

コンパレータ６ａ〜６ｃの一方の入力端子には、それぞれＢＰＦ５の出力信号ｂｐｆが入力されている。コンパレータ６ａの他方の入力端子には、ノイズ検出レベルである閾値電圧Ｖｔｈ１（第１閾値電圧）が入力され、コンパレータ６ｂの他方の入力端子には、ＢＰＦ５の出力信号ｂｐｆのレベルを判定するピーク検出レベルである閾値電圧Ｖｔｈ２（第３閾値電圧）が入力され、コンパレータ６ｃの他方の入力端子には、第１信号検出レベルである閾値電圧Ｖｔｈ３（第２閾値電圧）が入力されている。閾値電圧Ｖｔｈ１〜Ｖｔｈ３は、Ｖｔｈ１＜Ｖｔｈ３＜Ｖｔｈ２という関係を有している。

コンパレータ６ａは、ＢＰＦ５の出力信号ｂｐｆと閾値電圧Ｖｔｈ１とを比較し、ＢＰＦ５の出力信号ｂｐｆレベルが閾値電圧Ｖｔｈ１レベルを上回っている場合、出力信号Ｄ１を出力する。同様に、コンパレータ６ｂは、ＢＰＦ５の出力信号ｂｐｆと閾値電圧Ｖｔｈ２とを比較し、ＢＰＦ５の出力信号ｂｐｆレベルが閾値電圧Ｖｔｈ２レベルを上回っている場合、出力信号Ｄ２を出力し、コンパレータ６ｃは、ＢＰＦ５の出力信号ｂｐｆと閾値電圧Ｖｔｈ３とを比較し、ＢＰＦ５の出力信号ｂｐｆレベルが閾値電圧Ｖｔｈ３レベルを上回っている場合、出力信号Ｄ３を出力する。

発振回路７は、例えば、ＢＰＦ５の中心周波数と同じ周波数で発振する。

図２は、論理回路８の構成例を示している。

論理回路８は、カウンタ９ａ（第１カウンタ）および９ｂ（第２カウンタ）と、アップダウンカウンタ１０ａ（第１アップダウンカウンタ）および１０ｂ（第２アップダウンカウンタ）とを備えている。

カウンタ９ａは、発振回路７の出力信号（クロック信号）ｏｓｃをクロックとしてカウンタ動作を行う。所定パルス数カウントすると（例えば１５ビット、２^１５＝３２７６８パルスカウントする）、アンプ制御信号ｃｔ１（第１増幅回路制御信号）（ゲイン増加用）をアップダウンカウンタ１０ａに出力する。また、カウンタ９ａは、発振回路７の出力信号ｏｓｃをクロックとしてカウンタ動作を行い、所定パルス数カウントすると（例えば１０ビット、２^１０＝１０２４パルスカウントする）、ＢＰＦ制御信号ｃｔＢ１（ゲイン増加およびＱ値増加用）をアップダウンカウンタ１０ｂに出力する。リセット端子ＲＳＴには、コンパレータ６ｃの出力Ｄ３が入力される。

アンプ制御信号ｃｔ１の時定数は、３００ｍｓｅｃ以上であり、アンプ制御の時定数を設定する。また、ＢＰＦ制御信号ｃｔＢ１の時定数は、３００ｍｓｅｃ以下であり、ＢＰＦ制御の時定数を設定する。

カウンタ９ｂは、コンパレータ６ａの出力信号Ｄ１をクロックとしてカウンタ動作を行う。所定パルス数カウントすると（例えば１４ビット、２^１４＝１６３８４パルスカウントする）、アンプ制御信号ｃｔ２（第２増幅回路制御信号）（ゲイン減少用）をアップダウンカウンタ１０ａに出力する。アンプ制御信号ｃｔ２の時定数は、３００ｍｓｅｃ以上であり、アンプ制御の時定数を設定する。なお、アンプ制御信号ｃｔの各出力数は、アンプ制御信号ｃｔ２の出力数＞アンプ制御信号ｃｔ１の出力数という関係を有している。

アップダウンカウンタ１０ａは、カウンタ９ａから出力されるアンプ制御信号ｃｔ１によりカウンタ動作を行い、アンプ制御信号ｃｔ１１（第１制御信号）をアンプ４に出力し、アンプ４のゲインを増加させる。また、アップダウンカウンタ１０ａは、カウンタ９ｂから出力されるアンプ制御信号ｃｔ２によりカウンタ動作を行い、アンプ制御信号ｃｔ１２（第２制御信号）をアンプ４に出力し、アンプ４のゲインを減少させる。

アップダウンカウンタ１０ｂは、カウンタ９ａから出力されるＢＰＦ制御信号ｃｔＢ１によりカウンタ動作を行い、ＢＰＦ制御信号ｃｔＢ１１（第３制御信号）をＢＰＦ５に出力し、ＢＰＦ５のゲインおよびＱ値を増加させる。また、アップダウンカウンタ１０ｂは、コンパレータ６ｂの出力信号Ｄ２が入力され、このコンパレータ６ｂの出力信号Ｄ２によりカウンタ動作を行い、ＢＰＦ制御信号ｃｔＢ１２（第４制御信号）をＢＰＦ５に出力し、ＢＰＦ５のゲインおよびＱ値を減少させる。

以上のように、キャリア検出回路１２ａは、デジタル回路で実現可能であるため、チップサイズの縮小、これに伴いコストを低下させることができる。

次に、図３を用いて赤外線リモコン受信機２０ａの動作について説明する。図３は、赤外線リモコン受信機２０ａの各回路の動作波形を示している。なお、ここでは、インバータ蛍光灯ノイズが入射されており、その後、リモコン送信信号が入射される場合を例として説明する。

まず、赤外線リモコン受信機２０ａにインバータ蛍光灯ノイズが入射されると、電流―電圧変換回路２、アンプ４、およびＢＰＦ５で然るべき処理が施されて、ＢＰＦ５の出力信号ｂｐｆ（図中の信号ｂｐｆ１）がキャリア検出回路１２ａのコンパレータ６ａ〜６ｃにそれぞれ入力される。これにより、図示のように、コンパレータ６ａおよび６ｃから出力信号Ｄ１およびＤ３がそれぞれ出力される。

コンパレータ６ｃの出力信号Ｄ３によりカウンタ９ａがリセットされ、これにより、カウンタ９ａのカウンタ動作は停止する。コンパレータ６ａの出力信号Ｄ１は、カウンタ９ｂに入力され、これにより、アンプ制御信号ｃｔ２が出力され、アップダウンカウンタ１０ａに入力される。アップダウンカウンタ１０ａでは、アンプ制御信号ｃｔ２により、アンプ制御信号ｃｔ１２をアンプ４に出力し、アンプ４のゲインを減少させるようにアンプ４を制御する。

次に、上述のアンプ４のゲイン制御により、インバータ蛍光灯ノイズが減衰され、コンパレータ６ｃの出力信号Ｄ３が出力されなくなると、カウンタ９ａのカウンタ動作が開始され、ＢＰＦ制御信号ｃｔＢ１がアップダウンカウンタ１０ｂに出力される。これにより、アップダウンカウンタ１０ｂでは、ＢＰＦ制御信号ｃｔＢ１１をＢＰＦ５に出力し、ＢＰＦ５のゲインおよびＱ値を増加させるようにＢＰＦ５を制御する。

その後、アンプ制御信号ｃｔ１がアップダウンカウンタ１０ａに出力され、これにより、アップダウンカウンタ１０ａでは、アンプ制御信号ｃｔ１１をアンプ４に出力し、アンプ４のゲインを増加させるようにアンプ４を制御する。以上のようなアンプ４およびＢＰＦ５制御により、インバータ蛍光灯ノイズは、コンパレータ６ａの閾値電圧Ｖｔｈ１以下まで減衰される（図中の信号ｂｐｆ２）。これにより、インバータ蛍光灯ノイズによる誤動作を低減することができる。

次に、赤外線リモコン受信機２０ａにリモコン送信信号が入力されると、電流―電圧変換回路２、アンプ４、およびＢＰＦ５で然るべき処理が施されて、ＢＰＦ５の出力信号ｂｐｆ（図中の信号ｂｐｆ３）がキャリア検出回路１２ａのコンパレータ６ａ〜６ｃにそれぞれ入力される。これにより、図示のように、コンパレータ６ａ〜６ｃから出力信号Ｄ１〜Ｄ３がそれぞれ出力される。コンパレータ６ａの出力信号Ｄ１および発振回路７の出力信号ｏｓｃにより、上述のようなアンプ４およびＢＰＦ５の制御が行われる。

ここで、このコンパレータ６ａの出力信号Ｄ１および発振回路７の出力信号ｏｓｃにより行われる制御では、アンプ制御信号ｃｔ１およびアンプ制御信号ｃｔ２の時定数を３００ｍｓｅｃ以上として十分な時定数を確保しているため、ゲインの急激な変動をなくすことができ、リモコン送信信号入力時に、安定した受信感度を得ることができる。

また、コンパレータ６ｃの出力信号Ｄ３が出力されている間は、カウンタ９ａがリセットされるため、発振回路７の出力信号ｏｓｃによる、アンプ４のゲイン増加制御、ＢＰＦ５のゲインおよびＱ値増加制御が行われず、アンプ４のゲイン減少制御のみが行われるため、ゲインの変動（ばたつき）を小さくすることができ、リモコン送信信号入力時に、安定した受信感度を得ることができる。さらに、アンプ４のゲイン減少制御のみが行われるため、インバータ蛍光灯ノイズによる誤動作をより低減できる。

また、上記制御と共に、コンパレータ６ｂの出力信号Ｄ２により、ＢＰＦ５の制御が行われる。コンパレータ６ｂの出力信号Ｄ２が出力された場合は、ＢＰＦ５の出力信号ｂｐｆレベルがリモコン送信信号に対して適切でなく、コンパレータ６ｃの出力信号Ｄ３のパルス幅が大きくなる等の問題が生じると判断され、ＢＰＦ５のゲインおよびＱ値を制御する。

具体的には、コンパレータ６ｂの出力信号Ｄ２がアップダウンカウンタ１０ｂに入力されると、アップダウンカウンタ１０ｂは、ＢＰＦ制御信号ｃｔＢ１２をＢＰＦ５に出力し、ＢＰＦ５のゲインおよびＱ値を減少させるようにＢＰＦ５を制御する。これにより、ＢＰＦ５の出力信号ｂｐｆは、コンパレータ６ｂの閾値電圧Ｖｔｈ２以下まで減衰されるため（図中の信号ｂｐｆ４）、ＢＰＦ５の出力信号ｂｐｆレベルを最適なレベルにすることができ、リモコン送信信号に対して適切なキャリアを出力できる。また、アップダウンカウンタ１０ｂに設定される時定数は小さいため、急速に制御できる。

ここで、コンパレータ６ａの出力信号Ｄ１および発振回路７の出力信号ｏｓｃにより行われる制御では、ＢＰＦ５のＱ値が増加されている。この場合、ＢＰＦ５の安定性の低下や、ＢＰＦ５の出力信号ｂｐｆの波形歪が大きくなることによる受信感度の低下といった問題を生じる（より具体的には、後述の比較例における特許文献３参照）。しかしながら、上述のＢＰＦ５の制御により、ＢＰＦ５のＱ値が減少される制御が行われるため、上記のような問題を生じることがない。

次に、リモコン送信信号の入力が停止すると、カウンタ９ａのみが動作を行い、ゲイン制御信号ｃｔＢ１がアップダウンカウンタ１０ｂに出力され、ＢＰＦ制御信号ｃｔＢ１１により、ＢＰＦ５のゲインおよびＱ値を増加させるようにＢＰＦ５を制御する。その後、ゲイン制御信号ｃｔ１がアップダウンカウンタ１０ａに出力され、ゲイン制御信号ｃｔ１１により、アンプ４のゲインを増加させるようにアンプ４を制御する。

なお、ここでは、インバータ蛍光灯ノイズを減衰させた後に、リモコン送信信号が入射される場合を例として説明したが、インバータ蛍光灯ノイズを減衰させる前に、リモコン送信信号が入力される場合も考えられる。この場合、コンパレータ６ｂの出力信号Ｄ２による、急速なＢＰＦ５のゲインおよびＱ値制御により対応可能であるため問題ない。

図４（ａ）は、コンパレータ６ａ〜６ｃ（総称してコンパレータ６と記載）の具体的な構成例を示しており、図４（ｂ）および図４（ｃ）は、コンパレータ６の動作の様子を示している。なお、ＭＯＳトランジスタＱＰは、Ｐチャンネル型ＭＯＳトランジスタであり、ＭＯＳトランジスタＱＮは、Ｎチャンネル型ＭＯＳトランジスタである。また、後述の実施の形態２におけるコンパレータ６ｄも同様の構成である。

コンパレータ６は、図４（ａ）に示すようなヒステリシスコンパレータである。まず、素子の接続関係について説明する。ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２の各ソースは、互いに接続され、電流源Ｉ１を介して電源Ｖｄｄに接続されている。ＭＯＳトランジスタＱＰ１のゲートは、コンパレータ６の一方の入力端子であり、ＢＰＦ５の出力信号ｂｐｆが入力され、ＭＯＳトランジスタＱＰ２のゲートは、コンパレータ６の他方の入力端子であり、閾値電圧Ｖｔｈ（閾値電圧Ｖｔｈ１〜Ｖｔｈ４の総称）が入力される。

ＭＯＳトランジスタＱＰ１のドレインは、ＭＯＳトランジスタＱＮ２とカレントミラー回路を構成するＭＯＳトランジスタＱＮ１のドレインに接続され、ＭＯＳトランジスタＱＰ２のドレインは、ＭＯＳトランジスタＱＮ３とカレントミラー回路を構成するＭＯＳトランジスタＱＮ４のドレインに接続されている。また、ＭＯＳトランジスタＱＰ１のドレインは、ＭＯＳトランジスタＱＮ３のドレインに接続され、ＭＯＳトランジスタＱＰ２のドレインは、ＭＯＳトランジスタＱＮ２のドレインに接続されている。

ＭＯＳトランジスタＱＮ１のゲートは、ＭＯＳトランジスタＱＮ５のゲートに接続され、ＭＯＳトランジスタＱＮ３のゲートは、ＭＯＳトランジスタＱＮ６のゲートに接続されている。ＭＯＳトランジスタＱＮ５のドレインは、ＭＯＳトランジスタＱＰ４とカレントミラー回路を構成するＭＯＳトランジスタＱＰ３のドレインに接続され、ＭＯＳトランジスタＱＮ６のドレインは、ＭＯＳトランジスタＱＰ４のドレインに接続されている。

また、ＭＯＳトランジスタＱＮ６のドレインは、ＭＯＳトランジスタＱＰ５およびＭＯＳトランジスタＱＮ７により構成されるＣＭＯＳインバータの入力端子に接続され、このＣＭＯＳインバータの出力端子がコンパレータ６の出力端子である。ＭＯＳトランジスタＱＰ３およびＭＯＳトランジスタＱＰ４の各ソースは、電源Ｖｄｄに接続され、ＭＯＳトランジスタＱＮ１〜ＭＯＳトランジスタＱＮ７の各ソースは、ＧＮＤに接続されている。

次に、図４（ｂ）および図４（ｃ）を用いて、コンパレータ６の動作を説明する。図４（ｂ）は、ＢＰＦ５の出力信号ｂｐｆが大きい値から小さい値へと変化するときの動作を説明するものであり、図４（ｃ）は、ＢＰＦ５の出力信号ｂｐｆが小さい値から大きい値へと変化するときの動作を説明するものである。なお、図４（ｂ）および図４（ｃ）における点線部分は、電流が流れていないことを示している。

まず、図４（ｂ）の場合について説明する。図４（ｂ）には、ＢＰＦ５の出力信号ｂｐｆの値が大きく、コンパレータ６の出力信号がＨレベルとなる（出力信号Ｄ１〜Ｄ４が出力される）状態が図示されている。

ＢＰＦ５の出力信号ｂｐｆ＞Ｖｔｈ−ΔＶ１のとき、ＭＯＳトランジスタＱＰ１には電流が流れておらず、ＭＯＳトランジスタＱＰ２がオーバードライブ状態であるとすると、ＭＯＳトランジスタＱＮ１にドレイン電流は流れないからＭＯＳトランジスタＱＮ２にもドレイン電流は流れない。従ってＭＯＳトランジスタＱＮ４がＯＮする必要があり、ＭＯＳトランジスタＱＮ３もＯＮする。しかしＭＯＳトランジスタＱＮ３にはドレイン電流が流れないからＭＯＳトランジスタＱＮ３のドレイン・ソース間電圧Ｖｄｓ＝０Ｖとなり、ＭＯＳトランジスタＱＮ１・ＱＮ２のゲート電位はＧＮＤになり、ＭＯＳトランジスタＱＮ１・ＱＮ２はオフする。このとき、ＭＯＳトランジスタＱＮ６がオンするため、ＭＯＳトランジスタＱＰ５がオンし、コンパレータ６の出力信号がＨレベルとなる。

ＢＰＦ５の出力信号ｂｐｆが減少してＢＰＦ５の出力信号ｂｐｆ＝Ｖｔｈ−ΔＶ１となり、このときＭＯＳトランジスタＱＰ２のオーバードライブ状態が解除されてＭＯＳトランジスタＱＰ２のドレイン電流が減少可能になり、ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２の両方にドレイン電流が流れるようになるとすると、ＭＯＳトランジスタＱＰ１に流れるドレイン電流はＭＯＳトランジスタＱＮ３に流れるので、ＭＯＳトランジスタＱＰ１のドレイン電流はＭＯＳトランジスタＱＰ２のドレイン電流のＮ倍になる。よって、ＭＯＳトランジスタＱＰ１のドレイン電流Ｍ１＝{Ｎ／（Ｎ＋１）}×Ｉ１、ＭＯＳトランジスタＱＰ２のドレイン電流Ｍ２＝{１／（Ｎ＋１）}×Ｉ１となり、差動対が平衡する。

また、このときのＭＯＳトランジスタＱＰ１とＭＯＳトランジスタＱＰ２とのゲート・ソース間電圧Ｖｇｓの差が、ΔＶとなる。ＭＯＳトランジスタＱＰ１とＭＯＳトランジスタＱＰ２とはソース電位が互いに等しいので、ドレイン電流Ｍ１、Ｍ２のＷ／Ｌ比（Ｗはゲート幅、Ｌはゲート長）を互いに等しいとし、ＭＯＳトランジスタＱＰ１のゲート・ソース間電圧をＶｇｓ１、ＭＯＳトランジスタＱＰ１のゲート・ソース間電圧をＶｇｓ２とすると、
Ｖｔｈ＋Ｖｇｓ２＝Ｖｔｈ−ΔＶ１＋Ｖｇｓ１
より、
ΔＶ１＝Ｖｇｓ１−Ｖｇｓ２
＝２^１／２×Ｖｏｖ×｛（Ｎ／（Ｎ＋１））^１／２−（１／（Ｎ＋１））^１／２｝ （１）
ただし、
Ｖｏｖ＝（Ｉ１／（μ０×Ｃｏｘ×Ｗ／Ｌ））^１／２
であり、μ０はキャリアの移動度、Ｃｏｘはゲート絶縁膜の容量、Ｖｏｖは、ヒステリシスがない場合（Ｎ＝１）の、ドレイン電流Ｍ１・Ｍ２を流すためのＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２のオーバードライブ電圧である。

次に、さらにＢＰＦ５の出力信号ｂｐｆが減少してＢＰＦ５の出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となると、ＭＯＳトランジスタＱＰ１のドレイン電流が増加しようとするためにＭＯＳトランジスタＱＮ３の電流も増加しようとする。しかし、ＭＯＳトランジスタＱＰ１のドレイン電流が増加するとＭＯＳトランジスタＱＰ２のドレイン電流は減少しなければならないので、ＭＯＳトランジスタＱＮ３の電流が増加することはできない。従って、ＭＯＳトランジスタＱＰ１のドレイン電流がＭＯＳトランジスタＱＮ１のゲートを急速に充電してＭＯＳトランジスタＱＮ１をＯＮさせる。これにより、ＭＯＳトランジスタＱＮ３のドレイン・ソース間電圧Ｖｄｓは大きくなる。また、これに伴いＭＯＳトランジスタＱＮ２もオンする。

しかし、ＭＯＳトランジスタＱＮ２はＭＯＳトランジスタＱＮ１のＮ倍の電流を流そうとするから、ＭＯＳトランジスタＱＰ２の電流を増やそうとするが、ＭＯＳトランジスタＱＰ２の電流は減少しなければならないのでＭＯＳトランジスタＱＮ２はＭＯＳトランジスタＱＮ４のゲートから電流を引き抜こうとし、ＭＯＳトランジスタＱＮ３およびＭＯＳトランジスタＱＮ４のゲート電位が低下してＭＯＳトランジスタＱＮ３およびＭＯＳトランジスタＱＮ４はオフする。この電流引き抜きには限界があるので、限界に達したらＭＯＳトランジスタＱＮ２にはドレイン電流は流れなくなりそのドレイン・ソース間電圧Ｖｄｓが０Ｖとなり、ＭＯＳトランジスタＱＮ３およびＭＯＳトランジスタＱＮ４のゲート電位はＧＮＤとなる。結局ＭＯＳトランジスタＱＰ２にはドレイン電流は流れなくなる。

このように、ＢＰＦ５の出力信号ｂｐｆ＝Ｖｔｈ−ΔＶ１のときの平衡は不安定で、ＢＰＦ５の出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となったとたんに回路の電流分布が反転する。これにより、コンパレータ６の出力信号がＬレベルとなる。

図４（ｃ）では、図４（ｂ）のようにしてコンパレータ６の出力信号がＬレベルとなった状態から、逆にＢＰＦ５の出力信号ｂｐｆレベルが上昇する場合の回路状態を示しており、まず、コンパレータ６の出力信号がＬレベルの状態が図示されている。

図４（ｂ）において、ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２のソース電位は、ＢＰＦ５の出力信号ｂｐｆ＝Ｖｔｈ−ΔＶ１の状態からＢＰＦ５の出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となる瞬間に比べて、ＢＰＦ５の出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となった後の方が高くなる。これは、この状態移行が正帰還により行われて、少しでもＢＰＦ５の出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１となると、ＭＯＳトランジスタＱＰ１がオーバードライブ状態となるためである。従って、図４（ｃ）でコンパレータ６の出力信号がＬレベルの状態からＢＰＦ５の出力信号ｂｐｆレベルが上昇するときには、ＢＰＦ５の出力信号ｂｐｆがＶｔｈ−ΔＶ１よりも大きいＶｔｈ＋ΔＶ２にまで上昇しないと、ＭＯＳトランジスタＱＰ１のドレイン電流が減少してＭＯＳトランジスタＱＰ２にドレイン電流が流れるようにはならない。これにより、ＢＰＦ５の出力信号ｂｐｆ＜Ｖｔｈ＋ΔＶ２のときには、ＭＯＳトランジスタＱＰ１にはドレイン電流が流れ、ＭＯＳトランジスタＱＰ２にはドレイン電流が流れない状態となり、電流分布はＢＰＦ５の出力信号ｂｐｆ＜Ｖｔｈ−ΔＶ１と同じになる。従って、コンパレータ６の出力信号がＬレベルとなる。

ＢＰＦ５の出力信号ｂｐｆレベルが上昇してＶｔｈ＋ΔＶ２になると、ＭＯＳトランジスタＱＰ１およびＭＯＳトランジスタＱＰ２の両方にドレイン電流が流れる状態となる。

このとき、ＭＯＳトランジスタＱＰ１のドレイン電流Ｍ１＝｛１／（Ｎ＋１）｝×Ｉ１、ＭＯＳトランジスタＱＰ２のドレイン電流Ｍ２＝｛Ｎ／（Ｎ＋１）｝×Ｉ１となって差動対が平衡する。このとき、
Ｖｔｈ＋Ｖｇｓ２＝Ｖｔｈ＋ΔＶ２＋Ｖｇｓ１
より、
ΔＶ２＝Ｖｇｓ２−Ｖｇｓ１
＝２^１／２×Ｖｏｖ×｛（Ｎ／（Ｎ＋１））^１／２−（１／（Ｎ＋１））^１／２｝ （２）
となる。従って、式（１）および式（２）から、
ΔＶ１＝ΔＶ２＝ΔＶ
となって、Ｖｔｈ−ΔＶ１とＶｔｈ＋Ｖ２とはＶｔｈに対して対称な位置にある。

次に、さらにＢＰＦ５の出力信号ｂｐｆレベルが上昇してＢＰＦ５の出力信号ｂｐｆ＞Ｖｔｈ＋ΔＶ２となると、電流分布はＢＰＦ５の出力信号ｂｐｆ＞Ｖｔｈ−ΔＶ１のときの電流分布と等しくなり、コンパレータ６の出力信号がＨレベルとなる。このとき、正帰還の作用により、ＭＯＳトランジスタＱＰ１にはドレイン電流が流れなくなり、ＭＯＳトランジスタＱＰ２はオーバードライブ状態となる。この状態からＢＰＦ５の出力信号ｂｐｆレベルが減少すると、図４（ｂ）で説明した変化が起こる。

コンパレータ６を以上のようなヒステリシスコンパレータとすることで、ＢＰＦ５の出力信号ｂｐｆが、閾値電圧Ｖｔｈ付近の場合でも、出力Ｄ１〜出力Ｄ３のパルス幅が大きくなり、カウンタ９ａおよびカウンタ９ｂを確実にトリガすることができる。

図５（ａ）は、発振回路７の具体的な構成例を示しており、図５（ｂ）は、その動作波形を示している。なお、図中の周期ｔｏｓｃは、発振回路の出力信号ｏｓｃの周期である。まず、発振回路７の素子の接続関係を説明する。

ＭＯＳトランジスタＱＰ１１、ＭＯＳトランジスタＱＰ１２、およびＭＯＳトランジスタＱＰ１３の各ソースは、電源Ｖｄｄに接続され、ＭＯＳトランジスタＱＰ１１のドレインは、ＭＯＳトランジスタＱＰ１３とカレントミラー回路を構成するＭＯＳトランジスタＱＰ１２のドレインに接続され、ＭＯＳトランジスタＱＰ１１のドレインおよびＭＯＳトランジスタＱＰ１２のドレインは、電流源Ｉ２を介してＧＮＤに接続されている。ＭＯＳトランジスタＱＮ１１、ＭＯＳトランジスタＱＮ１２、およびＭＯＳトランジスタＱＮ１３の各ソースは、ＧＮＤに接続され、ＭＯＳトランジスタＱＮ１１のドレインは、ＭＯＳトランジスタＱＮ１３とカレントミラー回路を構成するＭＯＳトランジスタＱＮ１２のドレインに接続され、ＭＯＳトランジスタＱＮ１１のドレインおよびＭＯＳトランジスタＱＮ１２のドレインは、電流源Ｉ３を介して電源Ｖｄｄに接続されている。

ＭＯＳトランジスタＱＰ１３のドレインおよびＭＯＳトランジスタＱＮ１３のドレインは、互いに接続され、この接続点とＧＮＤとの間には、ＭＯＳトランジスタＱＮ１４およびコンデンサＣ１が並列に接続されている。また、上記接続点には、コンパレータ３０の反転入力端子およびコンパレータ３１の非反転入力端子がそれぞれ接続されている。コンパレータ３０の非反転入力端子には、閾値電圧Ｖｔｈ１２が入力され、コンパレータ３１の反転入力端子には、閾値電圧Ｖｔｈ１１が入力されている。閾値電圧Ｖｔｈ１１および閾値電圧Ｖｔｈ１２は、閾値電圧Ｖｔｈ１１＜閾値電圧Ｖｔｈ１２という関係を有している。

コンパレータ３０の出力端子は、セットリセットフリップフロップ（以下、単に、ＳＲフリップフロップと記載）３２のセット端子Ｓに接続され、コンパレータ３１の出力端子は、リセット端子Ｒに接続されている。ＳＲフリップフロップ３２の出力端子Ｑバーは、ＭＯＳトランジスタＱＰ１１およびＭＯＳトランジスタＱＮ１１の各ゲートに接続されている。ＭＯＳトランジスタＱＮ１４のゲートには、外部から発振回路７をリセットするためのリセット信号が入力される。ＳＲフリップフロップ３２の出力端子Ｑが発振回路７の出力端子である。

次に、図５（ｂ）を用いて、発振回路７の動作を説明する。

まず、ＳＲフリップフロップ３２の出力端子ＱからＬレベルの信号が出力されるとする。これにより、電流源Ｉ２の出力電流が、ＭＯＳトランジスタＱＰ１２およびＭＯＳトランジスタＱＰ１３からなるカレントミラー回路を介してコンデンサＣ１に流れ、コンデンサＣ１を充電する。なお、このとき、電流源Ｉ３の出力電流は、オン状態にあるＭＯＳトランジスタＱＮ１１によりＧＮＤへ流れるため、コンデンサＣ１の充電に寄与しない。

上記充電により、コンデンサＣ１の電位Ｃｏｓｃが徐々に上昇し、コンパレータ３０の閾値電圧Ｖｔｈ１２を上回ると、コンパレータ３０の出力信号がＬレベルとなる。このとき、コンデンサＣ１の電位Ｃｏｓｃは、当然閾値電圧Ｖｔｈ１１を上回っているため、コンパレータ３１の出力信号はＨレベルであり、これにより、ＳＲフリップフロップ３２の出力端子ＱからＨレベルの信号が出力される。

次いで、ＳＲフリップフロップ３２の出力端子ＱからＨレベルの信号が出力されたことにより、ＭＯＳトランジスタＱＮ１１がオフし、電流源Ｉ３の出力電流によりＭＯＳトランジスタＱＮ１２およびＭＯＳトランジスタＱＮ１３がオンして、コンデンサＣ１の電位Ｃｏｓｃを放電する。この結果、コンデンサＣ１の電位Ｃｏｓｃが徐々に減少し、コンパレータ３１の閾値電圧Ｖｔｈ１１を下回ると、コンパレータ３１の出力信号がＬレベルとなる。このとき、コンデンサＣ１の電位Ｃｏｓｃは、当然閾値電圧Ｖｔｈ１２を下回っているため、コンパレータ３０の出力信号はＨレベルであり、これにより、ＳＲフリップフロップ３２の出力端子ＱからＬレベルの信号が出力される。このような動作を繰り返すことにより、図１で示すような出力信号ｏｓｃを出力する。

発振回路７の発振周波数ｆｏｓｃは、以下の式（３）により求められる。なお、式（３）は、電流源Ｉ２の出力電流値と電流源Ｉ３の出力電流値とを等しくした場合である。式（３）から明らかであるように、電流源Ｉ２の出力電流値または電流源Ｉ３の出力電流値、あるいは双方の出力電流値を制御することで、発振周波数ｆｏｓｃを制御できる。

ｆｏｓｃ＝Ｉ／（２×Ｃ１×（Ｖｔｈ１２−Ｖｔｈ１１）） （３）ただし、
Ｉ：電流源Ｉ２および電流源Ｉ３の出力電流値
である。

ここで、発振周波数ｆｏｓｃは、ＢＰＦ５の中心周波数と同一の周波数であることが好ましい。コンパレータ６は、ＢＰＦ５の出力信号を比較するため、その出力信号の周波数は、ＢＰＦ５の中心周波数となる。従って、発振回路７の発振周波数ｆｏｓｃを、ＢＰＦ５の中心周波数と同一の周波数とすることにより、双方の出力信号の時間ズレを低減でき、論理回路８の誤動作を低減できる。また、発振周波数ｆｏｓｃは、ＢＰＦ５の中心周波数より小さい周波数であることが好ましい。発振周波数ｆｏｓｃをＢＰＦ５の中心周波数より小さい周波数とすることで、発振回路７の出力信号ｏｓｃによりカウンタ動作を行うカウンタ９ａの時定数を、カウンタのｂｉｔ数を増大させることなく、大きくすることができる。

図６は、カウンタ９ａおよび９ｂ（総称してカウンタ９）の具体的な構成例を示している。

カウンタは、４ビット同期式バイナリカウンタであり、排他的論理和回路（以下、単にＥＸＯＲと記載）、ＡＮＤ回路（以下、単にＡＮＤと記載）、およびＤフリップフロップ（以下、単にＤＦＦと記載）からなるカウンタ部３５が４段設けられている。なお、出力Ｑ０はＤＦＦ０の出力であり、出力Ｑ１はＤＦＦ１の出力である。その他のＤＦＦについても同様である。

ｎ段目のカウンタ部３５において、ＥＸＯＲの一方の入力端子には、ｎ−１段目のカウンタ部３５が有するＡＮＤの出力端子が接続され、他方の入力端子には、ｎ段目のカウンタ部３５が有するＤＦＦの出力端子Ｑが接続される。ＥＸＯＲの出力端子には、ｎ段目のカウンタ部３５が有するＤＦＦの入力端子Ｄが接続されている。なお、初段のカウンタ部３５に備えられているＥＸＯＲの一方の入力端子のみ、下位からの桁上げ信号ｃｉｎが入力される。

各段のカウンタ部３５が有するＡＮＤには、下位からの桁上げ信号ｃｉｎ、ｎ段目のカウンタ部３５が有するＤＦＦの出力、および全前段（ｎ−１段、ｎ−２段…初段）のＤＦＦの出力が入力される。例えば、図中のカウンタ部３５Ａをｎ段目のカウンタ部３５とした場合、カウンタ部３５Ａが有するＡＮＤ３は、下位からの桁上げ信号ｃｉｎ、ｎ段目のカウンタ部３５が有するＤＦＦの出力であるＤＦＦ３の出力Ｑ３、および全前段のＤＦＦの出力である、ＤＦＦ０の出力Ｑ０（初段）とＤＦＦ１の出力Ｑ１（ｎ−２段）とＤＦＦ２の出力Ｑ２（ｎ−１段）とが入力される。

カウンタ９は、上述のような構成を有し、クロックＣＬＫの入力に対し、００００〜１１１１までパルスをカウントする。なお、最終段のカウント部３５が有するＡＮＤ（上記ＡＮＤ３）は、各段が有するＤＦＦの出力が「１１１１」のとき、桁上げ用信号ｃｉｎを出力し、上位のカウンタに入力する。これにより、多ｂｉｔのカウンタを構成できる。赤外線リモコン受信機２０ａの場合、ＢＰＦ５の中心周波数は一般的な仕様で４０ｋＨｚであり、パルス周期２５ｓｅｃである。従って、２５μｓｅｃ×２^１４＝０．４０９６ｓｅｃより、１４ｂｉｔ以上で３００ｍｓｅｃ以上の時定数が得られる。

図７は、アップダウンカウンタ１０ａおよび１０ｂ（総称してアップダウンカウンタ１０）の具体的な構成例を示している。

アップダウンカウンタ１０は、７ビット同期式バイナリカウンタであり、７段設けられた、２つのＥＸＯＲ、ＡＮＤ、およびＤＦＦからなるカウンタ部３６と、全段のカウンタ部３６が有するＥＸＯＲ１の出力Ａ０〜Ａ６が入力されるＡＮＤ５により構成されている。ＡＮＤ５は、全段のカウンタ部３６が有するＥＸＯＲ１の出力が「１」のとき、桁上げ用信号Ｃｉｎａを出力し、上位のカウンタに入力する。

ｎ段目のカウンタ部３６において、ＥＸＯＲ１の一方の入力端子には、カウント制御信号ＵＤが入力され、他方の入力端子は、ｎ段目のカウンタ部３６が有するＥＸＯＲ２の他方の入力端子と接続されると共に、ｎ段目のカウンタ部３６が有するＤＦＦの出力端子Ｑに接続されている。ｎ段目のカウンタ部３６が有するＡＮＤには、ｎ−１段目のカウンタ部３６が有するＡＮＤの出力端子とＥＸＯＲ１の出力端子とが接続され、その出力端子は、上記ＥＸＯＲ２の一方の入力端子に入力されると共に、上記ＥＸＯＲ１の出力端子と共に、ｎ＋１段目のカウンタ部３６が有するＡＮＤに接続される。上記ＥＸＯＲ２の出力端子は、ＤＦＦの入力端子Ｄに接続されている。初段のカウンタ部３６が有するＡＮＤには、イネーブル信号ＥＮと下位からの桁上げ用信号Ｃｉｎａとが入力される。

カウンタ１０は、上述のような構成を有し、クロックＣＬＫの入力に対し、０００００００〜１１１１１１１までパルスをカウントする。なお、カウント制御信号ＵＤにＨレベルの信号が入力された場合、アップカウントが行われ、Ｌレベルの信号が入力された場合、ダウンカウントが行われる。

ここで、カウンタ９およびアップダウンカウンタ１０は、それぞれスキャンパスを備え、シフトレジスタ動作を可能とすることができる。そして、所定時であるウェハテスト時に、カウンタ９およびアップダウンカウンタ１０を同一クロックＣＬＫ入力で動作させることで（通常時は、それぞれ異なるクロックＣＬＫ入力で動作）、テスト設計が容易になり、故障検出率を向上することができる。

図８（ａ）は、カウンタ９およびアップダウンカウンタ１０に用いられるＤＦＦ４０の具体的な構成例を示しており、図８（ｂ）および図８（ｃ）は、ＤＦＦ４０の動作の様子を示している。ＤＦＦ４０は、クロックトインバータ（以下、単にインバータＩＮと記載）、ＡＮＤ、およびＮＯＲ回路（以下、ＮＯＲと記載）により構成されている。まず、素子の接続関係について説明する。

ＤＦＦ４０の入力端子Ｄには、インバータＩＮ１が接続され、インバータＩＮ１の出力端子は、ＡＮＤ１１の他方の入力端子に接続されている。ＡＮＤ１１の一方の入力端子には、ＤＦＦ４０の出力を設定するためのＨ出力設定端子ＯＳ（初期値設定手段）が接続されている。ＡＮＤ１１の出力端子は、ＮＯＲ１の他方の入力端子に接続され、ＮＯＲ１の一方の入力端子には、ＤＦＦ４０をリセットするための、Ｌ出力設定端子であるリセット端子ＲＳＴ（初期値設定手段）が接続されている。ＮＯＲ１の出力端子には、インバータＩＮ２が接続され、インバータＩＮ２の出力端子は、ＡＮＤ１１の他方の入力端子に接続されている。

また、ＮＯＲ１の出力端子には、インバータＩＮ３が接続され、インバータＩＮ３の出力端子は、ＡＮＤ１２の他方の入力端子に接続されている。ＡＮＤ１２の一方の入力端子には、Ｈ出力設定端子ＯＳが接続されている。ＡＮＤ１２の出力端子は、ＮＯＲ２の他方の入力端子に接続され、ＮＯＲ２の一方の入力端子には、リセット端子ＲＳＴが接続されている。ＮＯＲ２の出力端子には、インバータＩＮ４が接続され、インバータＩＮ４の出力端子は、インバータＩＮ３の出力端子に接続されている。ＮＯＲ２の出力端子が、ＤＦＦ４０の出力端子Ｑであり、インバータＩＮ４の出力端子がＤＦＦ４０の出力端子Ｑバーである。

次に、図８（ｂ）および図８（ｃ）を用いてＤＦＦ４０の動作を説明する。図８（ｂ）は、クロックＣＬＫとしてＨレベルの信号が入力された場合を示しており、図８（ｃ）は、クロックＣＬＫとしてＬレベルの信号が入力された場合を示している。ＤＦＦ４０は、上述のように、Ｈ出力設定端子ＯＳおよびリセット端子ＲＳＴを備えていることにより、ＤＦＦ４０の出力を設定することができる。具体的には、Ｈ出力設定端子ＯＳにＬレベルの信号を入力した場合、ＤＦＦ４０の出力を「Ｈ」とすることができ、リセット端子ＲＳＴにＨレベルの信号を入力した場合、ＤＦＦ４０をリセットする、すなわちＤＦＦ４０の出力を「Ｌ」とすることができる。以下、それぞれの場合について説明する。

まず、図８（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号を入力し、リセット端子ＲＳＴにＨレベルの信号を入力してＤＦＦ４０の出力を「Ｌ」とする場合について説明する。

図８（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号が入力されると、インバータＩＮ１およびインバータＩＮ４がハイインピーダンス状態となる。そして、リセット端子ＲＳＴにＨレベルの信号を入力することにより、ＮＯＲ１の一方の入力端子にＨレベルの信号を入力され、この結果、ＡＮＤ１１の出力がいかなるレベルであろうと、ＮＯＲ１の出力がＬレベルとなるため、ＡＮＤ１１とＮＯＲ１とを、出力がＬレベルとなる１つのインバータとみなすことができる（図中のＩＮ１１）。同様に、ＡＮＤ１２とＮＯＲ２とを、出力がＬレベルとなる１つのインバータとみなすことができる（図中のＩＮ１２）。これにより、ＤＦＦ４０の出力を「Ｌ」とすることができる。

次に、図８（ｃ）に示すように、クロックＣＬＫとしてＬレベルの信号を入力し、リセット端子ＲＳＴにＨレベルの信号を入力してＤＦＦ４０の出力を「Ｌ」とする場合について説明する。

この場合は、インバータＩＮ２およびインバータＩＮ３がハイインピーダンス状態となる。そして、ＡＮＤ１１とＮＯＲ１とを、出力がＬレベルとなるＩＮ１１とみなすことができ、ＡＮＤ１２とＮＯＲ２とを、出力がＬレベルとなるインバータＩＮ１２とみなすことができる。これにより、ＤＦＦ４０の出力を「Ｌ」とすることができる。

次に、図８（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号を入力し、Ｈ出力設定端子ＯＳにＬレベルの信号を入力してＤＦＦ４０の出力を「Ｈ」とする場合について説明する。

図８（ｂ）に示すように、クロックＣＬＫとしてＨレベルの信号が入力されると、インバータＩＮ１およびインバータＩＮ４がハイインピーダンス状態となる。そして、Ｈ出力設定端子ＯＳにＬレベルの信号を入力することにより、ＡＮＤ１１の一方の入力端子にＬレベルの信号が入力され、この結果、ＡＮＤ１１の出力が必ずＬレベルとなる。ＮＯＲ１の一方の入力端子には、リセット端子ＲＳＴによりＬレベルの信号が入力されるため、ＮＯＲ１の出力は必ずＨレベルとなり、この結果、ＡＮＤ１１とＮＯＲ１とを、出力がＨレベルとなる１つのインバータとみなすことができる（図中のＩＮ１１ａ）。同様に、ＡＮＤ１２とＮＯＲ２とを、出力がＨレベルとなる１つのインバータとみなすことができる（図中のＩＮ１２ａ）。これにより、ＤＦＦ４０の出力を「Ｈ」とすることができる。

次に、図８（ｃ）に示すように、クロックＣＬＫとしてＬレベルの信号を入力し、Ｈ出力設定端子ＯＳにＬレベルの信号を入力してＤＦＦ４０の出力を「Ｈ」とする場合について説明する。

この場合は、インバータＩＮ２およびインバータＩＮ３がハイインピーダンス状態となる。そして、ＡＮＤ１１とＮＯＲ１とを、出力がＨレベルとなるＩＮ１１ａとみなすことができ、ＡＮＤ１２とＮＯＲ２とを、出力がＨレベルとなるインバータＩＮ１２ａとみなすことができる。これにより、ＤＦＦ４０の出力を「Ｈ」とすることができる。

以上のように、ＤＦＦ４０は、Ｈ出力設定端子ＯＳにＬレベルの信号を入力することにより、また、リセット端子ＲＳＴにＨレベルの信号を入力することにより、ＤＦＦ４０の出力を設定することができる。これにより、電源投入時に、アンプ４のゲイン、ＢＰＦ５のゲインおよびＱ値を設定することができる。この結果、アンプ４のゲイン、ＢＰＦ５のゲインおよびＱ値を使用環境に応じて適宜最適な値に設定することができるため、使用環境に適切に対応した赤外線リモコン受信機２０ａを実現することができる。

〔実施の形態２〕
本発明に係る他の実施形態について、図９〜図１１に基づいて説明すると以下の通りである。

図９は、赤外線リモコン受信機２０ｂの構成例を示している。なお、図１に示した、赤外線リモコン受信機２０ａと同一の符号を付した部材は同一の機能を有するものとし、その動作等については特に説明しない。

赤外線リモコン受信機２０ｂは、赤外線リモコン受信機２０ａの構成に、キャリア検出回路１２ａとしてのキャリア検出回路１２ｂを備えた構成である。

キャリア検出回路１２ｂは、キャリア検出回路１２ａの構成に、コンパレータ６ｄ（第４比較回路）、論理回路８としての論理回路８ａ、およびセレクタ回路１１を備えている。コンパレータ６ｄの一方の入力端子には、ＢＰＦ５の出力信号ｂｐｆが入力され、他方の入力端子には、第２信号検出レベルである閾値電圧Ｖｔｈ４（第４閾値電圧）が入力されている。閾値電圧Ｖｔｈ１〜Ｖｔｈ４は、Ｖｔｈ１＜Ｖｔｈ３＜Ｖｔｈ４＜Ｖｔｈ２という関係を有している。

図１０は、論理回路８ａの構成例を示している。

論理回路８ａは、論理回路８とほぼ同一の構成であるが、アップダウンカウンタ１０ｂとしてアップダウンカウンタ１０ｂｂを備えている。アップダウンカウンタ１０ｂｂは、ＢＰＦ５の制御を行うと共に、セレクタ回路１１の制御を行う。より具体的には、コンパレータ６ｂの出力信号Ｄ２が入力された場合、セレクタ回路１１にセレクタ制御信号ｃｔＳを出力する。

セレクタ回路１１は、コンパレータ６ｃの出力信号Ｄ３とコンパレータ６ｄの出力信号Ｄ４とが入力され、この２つの出力信号からキャリアを選択する。キャリアの選択は、上述の論理回路８ａにおけるアップダウンカウンタ１０ｂｂから出力されるセレクタ制御信号ｃｔＳに基づいて選択する。ここでは、一例として、セレクタ制御信号ｃｔＳが入力された場合、キャリアとしてコンパレータ６ｄの出力信号Ｄ４を出力する。

このように、コンパレータ６ｂの出力信号Ｄ２が出力された場合に、すなわち、ＢＰＦ５の出力信号ｂｐｆレベルがリモコン送信信号に対して適切でなく、コンパレータ６ｃの出力信号Ｄ３のパルス幅が大きくなる等の問題が生じると判断される場合に、コンパレータ６ｄの出力信号Ｄ４がキャリアとして後段の回路に出力されることで、リモコン送信信号に対して適切なキャリアを出力できる。また、閾値電圧Ｖｔｈ３より大きいレベルの閾値電圧Ｖｔｈ４で比較されたコンパレータ６ｄの出力信号Ｄ４をキャリアとして出力するため、よりインバータ蛍光灯ノイズによる誤動作を低減できる。

さらに、本実施形態２の構成では、リモコン送信信号入力時の急なインバータ蛍光灯ノイズの発生（例えば、急に蛍光灯を点灯させることにより生じる）にも対応できる。図１１を用いて説明する。図１１は、急なインバータ蛍光灯ノイズが発生した場合の、赤外線リモコン受信機２０ｂの各回路の動作波形を示している。

図示のように、急なインバータ蛍光灯ノイズが発生しても（図中の信号ｂｐｆ５）、ノイズ発生以前に、コンパレータ６ｂの出力信号Ｄ２が出力されたことにより、セレクタ回路１１からは、コンパレータ６ｄの出力信号Ｄ４がキャリアとして出力されている。これにより、急なインバータ蛍光灯ノイズによる誤動作を防ぐことができる。

〔実施の形態３〕
以上、実施の形態１および２では、本発明を赤外線リモコン受信機に適応させた場合を説明した。本実施形態では、本発明をIrDA Controlに適応させた場合を示す。なお、ゲイン制御等の動作は、実施の形態１および２と同様であるため、ここでは省略する。また、ここでは、実施の形態１における構成のみを適応させているが、実施の形態２における構成も適応可能であることは言うまでもない。

図１２は、IrDA Control７０の構成例を示している。なお、図１に示した、赤外線リモコン受信機２０ａと同一の符号を付した部材は同一の機能を有するものとし、その動作等については特に説明しない。

IrDA Control７０は、送信部５０および受信部６０を備えている。送信部５０は、ＬＥＤ駆動回路である。受信部６０は、赤外線リモコン受信機２０ａと同様な構成であるが、IrDA Controlは、副搬送波が１．５ＭＨｚであるため、中心周波数を１．５ＭＨｚとしたＢＰＦ５としてのＢＰＦ５ａ、および発振周波数ｆｏｓｃを１．５ＭＨｚとした発振回路７としての発振回路７ａを備えている。

以上、各実施形態で示した本発明の赤外線信号処理回路は、従来の構成が生じていた各種問題を生じることがない。以下、その点について説明する。

まず、特許文献１のデータ伝送システムでは、ある時間範囲Tcheckを設け、この時間範囲Tcheck中に、休止期間Tdが発生したか否かにより赤外線信号かノイズかを判別して、ノイズである場合は、増幅器の制御を行っている。しかしながら、このデータ伝送システムでは、赤外線信号が使用するメーカによって異なっていることにより（例えば、NECコード、sonyコード、RCMMコード等、十数種類）、赤外線信号によっては休止期間Tdに適合しないものがあり、そのような赤外線信号を受信できないという問題を生じていた。また、特許文献５において指摘されているように、ゲイン調整速度が遅く、急なノイズの発生に対応できないという問題を生じていた。

しかしながら、例えば赤外線リモコン受信機２０ａでは、特許文献１とは異なり赤外線信号のパターンを検出する構成ではないため、あらゆる赤外線信号に対応することができる。また、赤外線リモコン受信機２０ｂでは、セレクタ回路１１により、急なノイズの発生にも対応できる。

また、特許文献２には、ＢＰＦの出力信号を復調し、この復調した信号をトリガとしてアンプおよびＢＰＦを制御する受信機回路が開示されている。しかしながら、この受信機回路は、インバータ蛍光灯ノイズが高照度で入射した場合は、ＢＰＦの出力信号がノイズで飽和し、復調された信号が常時Ｌレベルとなるためトリガとして利用できず、アンプおよびＢＰＦの制御が行えないという問題を生じていた。

しかしながら、例えば赤外線リモコン受信機２０ａでは、ＢＰＦ５の出力信号ｂｐｆを比較した比較回路６の出力信号により制御を行う構成であり、ＢＰＦ５が振動している限り、制御が必要な場合に、比較回路６の出力信号がなくなることはないため、特許文献２のような制御不能の事態を生じることがない。

また、特許文献３には、ＢＰＦの出力信号を検出し、ＢＰＦのＱ値を増大させることによりノイズの低減を行うリモコン受光装置が開示されている。しかしながら、ＢＰＦのＱ値を増加させると、ＢＰＦの安定性の低下という問題や、ＢＰＦの出力信号の波形歪が大きくなることによる受信感度の低下という問題を生じる。この問題について、図１３を用いて詳細に説明する。図１３（ａ）は、ＢＰＦの極配置を示し、図１３（ｂ）は、リモコン送信信号を入力した場合のＢＰＦの出力信号波形を示している。

まず、ＢＰＦの安定性について述べる。ＢＰＦの伝達関数を式（４）に、ＢＰＦの極ｐ１・ｐ２を式（５）に示す。

Ｈ（ｓ）＝（Ｈ×ω_０ｓ／Ｑ）／（ｓ^２＋ω_０ｓ／Ｑ＋ω_０ ^２） （４）
ｐ１＝（−ω_０／２／Ｑ，ω_０（１−（１／２Ｑ）^２）^１／２）
ｐ２＝（−ω_０／２／Ｑ，−ω_０（１−（１／２Ｑ）^２）^１／２） （５）
図１３（ａ）に示すように、ＢＰＦのＱ値を増加させることにより極配置が右半平面に近づく。この結果、負帰還回路において、極配置が右半平面に存在するとき、系は不安定となるというナイキストの安定判別法に基づき、ＢＰＦが不安定になり、発振などの問題を生じる。

次に、ＢＰＦの出力信号の波形歪について述べる。ＢＰＦの正弦波応答については、正弦波のラプラス変換を式（６）とし、Ｈ（ｓ）Ｆ（ｓ）の逆ラプラス変換を行うことで得ることができる（式（７））。

Ｆ（ｓ）＝Ｌ（ｓｉｎ（ω_０ｔ））＝ω_０／（ｓ^２＋ω_０ ^２） （６）
Ｌ^−１（Ｈ（ｓ）Ｆ（ｓ））＝Ｈ（１−ｅｘｐ（−ω_０ｔ／２／Ｑ））ｓｉｎ（ω_０ｔ） （７）
式（７）における（１−ｅｘｐ（−ω_０ｔ／２／Ｑ））が波形歪に影響するため、Ｑ値を増加させることで波形歪みが大きくなることがわかる。そして、ＢＰＦの出力信号の波形歪が大きくなれば、受信感度が低下する。特に、リモコン送信信号のベース周波数のパルス幅が小さいとき、波形歪は相対的に大きくなる。従って、ＢＰＦのＱ値は、一般的に１０〜１５程度に設定される。

しかしながら、例えば赤外線リモコン受信機２０ａでは、コンパレータ６ｂの出力信号Ｄ２が出力されることにより、アンプ４のゲイン、ＢＰＦ５のゲインおよびＱ値が大きいと判断し、ＢＰＦ５のゲインおよびＱ値を減少させるように、急速にＢＰＦ５の制御を行う。このため、上記のような問題を生じることがない。

また、特許文献４には、キャリアを検出するための基準レベル電圧を、検出したノイズレベル電圧等により生成する赤外線信号処理回路が開示されている。該赤外線信号処理回路では、赤外線信号入力時に上記基準電圧レベルが変動すると受信感度が低下するため、大きい時定数の積分回路で、上記基準電圧レベルを平滑する必要がある。このため、上記赤外線信号処理回路に内蔵される積分回路の容量は大きくなり、チップサイズの増大、これに伴うコストの増加という問題を生じていた。

しかしながら、例えば赤外線リモコン受信機２０ａでは、論理回路８に大きな時定数を設定することができるため、積分回路の容量を低減できる。

また、特許文献５には、ゲイン調整回路の時定数を小さくすることで、急なインバータ蛍光灯ノイズの発生に対応したゲイン調整回路が開示されている。しかしながら、この場合、上記ゲイン調整回路の時定数が小さいため、受信感度が低下するという問題を生じていた。

しかしながら、赤外線リモコン受信機２０ｂでは、セレクタ回路１１により信号検出レベルを適宜変更させることで、受信感度を低下させることなく、急なインバータ蛍光灯ノイズによる誤動作も低減できる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

赤外線信号を受信し復調して出力する赤外線リモコン受信機、IrDA送受信機、およびIrDA Controlに好適に用いることができる。

本発明の一実施形態に係る赤外線リモコン受信機の構成例を示す図である。 上記赤外線リモコン受信機に備えられる論理回路の構成例を示すブロック図である。 上記赤外線リモコン受信機が備える各回路の動作波形を示す図である。 （ａ）は、上記赤外線リモコン受信機に備えられているコンパレータの具体的な構成を示す回路図であり、（ｂ）および（ｃ）は、その動作の様子を示す図である。 （ａ）は、上記赤外線リモコン受信機に備えられている発振回路の具体的な構成を示す回路図であり、（ｂ）は、その動作波形を示す図である。 上記論理回路に備えられているカウンタの具体的な構成を示す図である。 上記論理回路に備えられているアップダウンカウンタの具体的な構成を示す図である。 上記カウンタおよび上記アップダウンカウンタに備えられているＤフリップフロップの具体的な構成を示す図である。 本発明の他実施形態に係る赤外線リモコン受信機の構成例を示す図である。 上記他の実施形態に係る赤外線リモコン受信機に備えられる論理回路の構成例を示すブロック図である。 上記他の実施形態に係る赤外線リモコン受信機が備える各回路の動作波形を示す図である。 本発明の他の実施形態に係るに係るIrDA Controlの構成例を示す図である。 ＢＰＦの安定性および出力信号の波形歪を説明する図である。

符号の説明

１ フォトダイオードチップ（受光素子）
４ アンプ（増幅回路）
５ バンドパスフィルタ
１３ 積分回路
６ａ、６ｂ、６ｃ、６ｄ コンパレータ（比較回路）
７ 発振回路
８ 論理回路
９ａ カウンタ（第１カウンタ）
９ｂ カウンタ（第２カウンタ）
１０ａ アップダウンカウンタ（第１アップダウンカウンタ）
１０ｂ アップダウンカウンタ（第２アップダウンカウンタ）
１１ セレクタ回路
１２ａ、１２ｂ キャリア検出回路
２０ａ、２０ｂ 赤外線リモコン受信機（赤外線信号処理回路）
７０ IrDA Control（赤外線信号処理回路）

Claims (10)

1. 受光した赤外線信号を電気信号に変換する受光素子と、上記電気信号を増幅する増幅回路と、増幅された電気信号からキャリア周波数成分を取り出すバンドパスフィルタと、上記キャリア周波数成分から検出されたキャリアの積分を行う積分回路とを備える赤外線信号処理回路に備えられる、上記キャリアの検出を行うキャリア検出回路であって、
   上記バンドパスフィルタの出力信号と、ノイズ検出レベルである第１閾値電圧とを比較する第１比較回路と、上記バンドパスフィルタの出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを比較する第２比較回路と、
   クロック信号を発振する発振回路と、
   上記発振回路のクロック信号を所定の第１パルス数カウントすることにより、上記増幅回路のゲインを増加させる第１増幅回路制御信号を出力すると共に、上記発振回路のクロック信号を所定の第２パルス数カウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させるバンドパスフィルタ制御信号を出力する第１カウンタと、
   上記第１比較回路の出力信号を所定の第３パルス数カウントすることにより、上記増幅回路のゲインを減少させる第２増幅回路制御信号を出力する第２カウンタと、
   上記第１増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを増加させる第１制御信号を出力すると共に、上記第２増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを減少させる第２制御信号を出力する第１アップダウンカウンタと、
   上記バンドパスフィルタ制御信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させる第３制御信号を出力する第２アップダウンカウンタとを有している論理回路とを備え、
   上記第１カウンタのリセット端子には、上記第２比較回路の出力信号が入力され、
   上記論理回路は、上記第１比較回路の出力信号が出力されないように、上記第１制御信号および上記第２制御信号により上記増幅回路のゲインを制御すると共に、上記第３制御信号により上記バンドパスフィルタのゲインおよびＱ値を制御し、
   上記第２比較回路の出力信号が上記キャリアとなることを特徴とするキャリア検出回路。
2. 上記キャリア検出回路は、上記バンドパスフィルタの出力信号と、上記バンドパスフィルタの出力信号のレベルを判定するピーク検出レベルである、上記第２閾値電圧より大きいレベルの第３閾値電圧とを比較する第３比較回路をさらに備え、
   上記第２アップダウンカウンタは、上記第３比較回路の出力信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を減少させる第４制御信号を出力し、
   上記論理回路は、上記第３比較回路の出力信号が出力されないように、上記第４制御信号を用いて上記バンドパスフィルタのゲインおよびＱ値を制御することを特徴とする請求項１に記載のキャリア検出回路。
3. 上記第１パルス数は、上記第２パルス数および上記第３パルス数よりもパルス数が多く、上記第３パルス数は、上記第２パルス数よりもパルス数が多く、
   上記増幅回路のゲイン制御は、上記第１カウンタおよび上記第２カウンタに３００ｍｓｅｃ以上の時定数を設定して行い、
   上記バンドパスフィルタのゲインおよびＱ値制御は、上記第１カウンタおよび上記第２アップダウンカウンタに３００ｍｓｅｃ以下の時定数を設定して行うことを特徴とする請求項２に記載のキャリア検出回路。
4. 上記第１アップダウンカウンタは、上記第１アップダウンカウンタに備えられているＤフリップフロップの出力を設定する初期値設定手段を備え、当該初期値設定手段を用いて上記Ｄフリップフロップの出力を設定することにより上記第１アップダウンカウンタの出力信号を制御して上記増幅回路のゲインの初期値を設定し、上記第２アップダウンカウンタは、上記第２アップダウンカウンタに備えられているＤフリップフロップの出力を設定する初期値設定手段を備え、当該初期値設定手段を用いて上記Ｄフリップフロップの出力を設定することにより上記第２アップダウンカウンタの出力信号を制御して上記バンドパスフィルタのゲインおよびＱ値の各初期値を設定することを特徴とする請求項１〜３のいずれか一項に記載のキャリア検出回路。
5. 上記カウンタおよび上記アップダウンカウンタは、スキャンパスを備え、同一クロックで動作させることにより、上記カウンタおよび上記アップダウンカウンタのテスト設計を容易に行うことを特徴とする請求項１〜４のいずれか一項に記載のキャリア検出回路。
6. 上記比較回路は、ヒステリシスコンパレータであることを特徴とする請求項２に記載のキャリア検出回路。
7. 上記発振回路の発振周波数は、上記バンドパスフィルタの中心周波数と同一の周波数であることを特徴とする請求項２に記載のキャリア検出回路。
8. 上記発振回路の発振周波数は、上記バンドパスフィルタの中心周波数より小さい周波数であることを特徴とする請求項２に記載のキャリア検出回路。
9. 請求項１〜８のいずれか一項に記載のキャリア検出回路を備えたことを特徴とする赤外線信号処理回路。
10. 受光した赤外線信号を電気信号に変換する受光素子と、上記電気信号を増幅する増幅回路と、増幅された電気信号からキャリア周波数成分を取り出すバンドパスフィルタと、上記キャリア周波数成分から検出されたキャリアの積分を行う積分回路とを備える赤外線信号処理回路に備えられるキャリア検出回路の制御方法であって、
    上記バンドパスフィルタの出力信号と、ノイズ検出レベルである第１閾値電圧とを第１比較回路にて比較する工程と、上記バンドパスフィルタの出力信号と、第１キャリア検出レベルである、上記第１閾値電圧より大きいレベルの第２閾値電圧とを第２比較回路にて比較する工程と、
    論理回路における、リセット端子に上記第２比較回路の出力信号が入力される第１カウンタにて、発振回路にて生成されたクロック信号を所定の第１パルス数カウントすることにより、上記増幅回路のゲインを増加させる第１増幅回路制御信号を出力させると共に、上記発振回路のクロック信号を所定の第２パルス数カウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させるバンドパスフィルタ制御信号を出力させる工程と、
    上記論理回路における第２カウンタにて、上記第１比較回路の出力信号を所定の第３パルス数カウントすることにより、上記増幅回路のゲインを減少させる第２増幅回路制御信号を出力させる工程と、
    上記論理回路における第１アップダウンカウンタにて、上記第１増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを増加させる第１制御信号を出力させると共に、上記第２増幅回路制御信号をカウントすることにより、上記増幅回路のゲインを減少させる第２制御信号を出力させる工程と、
    上記論理回路における第２アップダウンカウンタにて、上記バンドパスフィルタ制御信号をカウントすることにより、上記バンドパスフィルタのゲインおよびＱ値を増加させる第３制御信号を出力させる工程と、
    上記論理回路にて、上記第１比較回路の出力信号が出力されないように、上記第１制御信号および上記第２制御信号により上記増幅回路のゲインを制御すると共に、上記第３制御信号により上記バンドパスフィルタのゲインおよびＱ値を制御する工程と、
    上記第２比較回路の出力信号を上記キャリアとして出力する工程とを有することを特徴とするキャリア検出回路の制御方法。

Images