Nothing Special   »   [go: up one dir, main page]

JP4031408B2 - Ｍｏｓトランジスタの製造方法 - Google Patents

Ｍｏｓトランジスタの製造方法 Download PDF

Info

Publication number
JP4031408B2
JP4031408B2 JP2003287108A JP2003287108A JP4031408B2 JP 4031408 B2 JP4031408 B2 JP 4031408B2 JP 2003287108 A JP2003287108 A JP 2003287108A JP 2003287108 A JP2003287108 A JP 2003287108A JP 4031408 B2 JP4031408 B2 JP 4031408B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
impurity ions
region
implanting
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003287108A
Other languages
English (en)
Other versions
JP2004080028A (ja
Inventor
昶賢 趙
奇南 金
寛協 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004080028A publication Critical patent/JP2004080028A/ja
Application granted granted Critical
Publication of JP4031408B2 publication Critical patent/JP4031408B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は半導体装置の製造方法に関するものであり、さらに具体的には、ＭＯＳトランジスタの製造方法に関するものである。
半導体装置が高集積化することによって、最近にはギガ（Ｇｉｇａ）単位レベルのＤＲＡＭ装置まで至るようになった。ギガ単位の装置では、最小デザインルールが０．１μｍの以下でスケールダウン（ｓｃａｌｅ ｄｏｗｎ）され、前記最小デザインルールのスケールダウンは次のように製造工程中に多くの問題を誘発させて半導体素子の動作特性を阻害する。
半導体装置の高集積化のために、素子隔離領域の形成工程がＬＯＣＯＳ（Ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）からＳＴＩ（Ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）に変わっていっている。しかし前記ＳＴＩはＬＯＣＯＳに比べて、より大きなストレスを半導体基板に誘発させて拡張された欠陷などの損傷をもたらす。
また半導体装置が高集積化することによって、ＭＯＳトランジスタのチャンネルの長さが短くなっている。これによって、ショートチャネル効果（ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）が発生する可能性があり、しきい値電圧が低くなる。低くなるしきい値電圧を補償するために、チャンネル領域の不純物ドーピング濃度を増加させる。また、ＭＯＳトランジスタのソース／ドレイン領域を形成するのにイオン注入工程が広く使用される。しかし、イオン注入工程で不純物ドーズが臨界値を超過するようになれば、シリコン原子間の結合が割れ、イオン注入領域は非結晶質に変化するようになる。以後、後続の熱処理工程でシリコン原子間の結合は復元され、不純物が含まれている結晶構造を回復するようになる。この時に、原子欠陷は局部的に互いに集まって、エネルギー的に安定した構造をなすようになる。これによって、前記安定した構造の間に不連続領域が存在し、ディスロケーション（ｄｉｓｌｏｃａｔｉｏｎ）や積層欠陷などのような拡張された欠陷を形成する。
前記拡張された欠陷は半導体装置の動作特性を阻害する要因で作用する。
ＩＢＭ Ｊ．ＲＥＳ． ＤＥＶＥＬＯＰ．， ｖ．３６、ｐ１７０，１９９２ Ｊ．Ｙ．Ｃｈｅｎｇ ｅｔ．ａｌ．，「"Ｆｏｒｍａｔｉｏｎ ｏｆ ｅｘｔｅｎｄｅｄ ｄｅｆｅｃｔｓ ｉｎ ｓｉｌｉｃｏｎ ｂｙ ｈｉｇｈ ｅｎｅｒｇｙ ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ Ｂ ａｎｄ Ｐ"」Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖ８０（４）ｐ．２１０５，１９９６ Ｓ．ＮｈＳＵ，ｅｔ．ａｌ．，「"Ａｎｎｅａｌｉｎｇ ｂｅｈａｖｉｏｒｓ ｏｆ ｄｉｓｌｏｃａｔｉｏｎ ｌｏｏｐｓ ｎｅａｒ ｔｈｅ ｐｒｅｊｅｃｔｅｄ ｒａｎｇｅ ｉｎ ｈｉｇｈ−ｄｏｓｅ Ａｓ ｉｍｐｌａｎｔｅｄ（００１）Ｓｉ"」Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖ．８６（９），ｐ．４５０３，１９９０
したがって、本発明の課題は上記した問題点を解決するために、拡張された欠陷を防止及び治癒することができるＭＯＳトランジスタの製造方法を提供することにある。
上記した課題を解決するために、本発明によるＭＯＳトランジスタの製造方法は半導体基板の活性領域にウェル不純物イオン及びチャンネル不純物イオンを注入した後に、急速熱処理を実施することを特徴とする。
より詳細に、本発明によるＭＯＳトランジスタの製造方法は次の通りである。先に、半導体基板の所定の領域に素子分離膜を形成して活性領域を限定する。前記活性領域を有する半導体基板にウェル不純物イオンを注入する。前記活性領域の表面にチャンネル不純物イオンを注入する。前記ウェル不純物イオン及び前記チャンネル不純物イオンを急速熱処理工程を使用して拡散させ、前記ウェル不純物イオンでドーピングされたウェル領域及び前記チャンネル不純物イオンでドーピングされたチャンネル領域を形成する。前記ウェル領域及び前記チャンネル領域を有する半導体基板上に導電膜を形成する。前記導電膜をパターニングして前記活性領域の上部を横切るゲートパターンを形成する。前記ゲートパターンを含む半導体基板を熱処理して前記導電膜をパターニングする間、前記半導体基板に加えられたエッチング損傷を治癒する。前記ゲートパターンをイオン注入マスクとして使用して前記活性領域にソース／ドレイン不純物イオンを注入する。そして、前記ソースドレイン不純物イオンを拡散させてソース／ドレイン領域を形成する。
上記した方法において、前記チャンネル不純物イオンを注入する段階は、前記ウェル不純物イオンを注入する段階の前に実施することができる。前記ゲートパターンを含む半導体基板を熱処理する段階は、酸素雰囲気の反応炉で前記ゲートパターンを含む前記半導体基板を熱酸化する段階、及び熱酸化された前記半導体基板を急速熱処理する段階を具備することができる。
上記した方法において、前記ゲートパターンを含む半導体基板を熱処理する段階の後に、前記ゲートパターンをイオン注入マスクとして使用して不純物イオンを注入して前記活性領域にＬＤＤ領域を形成することができる。また、前記ゲートパターンを覆う絶縁膜をコンフォマルに蒸着し、前記絶縁膜をエッチバックして前記ゲートパターンの側壁を覆うスペーサを形成することができる。その後に、前記スペーサを含む半導体基板を熱酸化して前記絶縁膜をエッチバックする間前記半導体基板に加えられたエッチング損傷を治癒することができる。
本発明によるＭＯＳトランジスタの製造方法の一例は次の通りである。先に、ＮＭＯＳトランジスタ領域及びＰＭＯＳトランジスタ領域を有する半導体基板を準備する。前記半導体基板の所定の領域に素子分離膜を形成して前記ＮＭＯＳトランジスタ領域及び前記ＰＭＯＳトランジスタ領域内に各々第１及び第２活性領域を限定する。前記ＮＭＯＳトランジスタ領域内の半導体基板及び前記ＰＭＯＳトランジスタ領域内の半導体基板に各々Ｐウェル不純物イオン及びＮウェル不純物イオンを注入する。前記第１活性領域の表面及び前記第２活性領域の表面に各々第１及び第２チャンネル不純物イオンを注入する。前記ウェル不純物イオン及び前記チャンネル不純物イオンを急速熱処理工程を使用して拡散させ、前記ＮＭＯＳトランジスタ領域及び前記ＰＭＯＳトランジスタ領域に各々Ｐウェル領域及びＮウェル領域を形成すると同時に、前記第１及び第２活性領域の表面に各々第１及び第２チャンネル領域を形成する。前記ウェル領域及び前記チャンネル領域を有する半導体基板上に導電膜を形成する。前記導電膜をパターニングして前記第１活性領域の上部を横切る第１ゲートパターン及び前記第２活性領域の上部を横切る第２ゲートパターンを形成する。前記第１及び第２ゲートパターンを含む半導体基板を熱処理して前記導電膜をパターニングする間前記半導体基板に加えられたエッチング損傷を治癒する。前記第１ゲートパターンをイオン注入マスクとして使用して前記第１活性領域にＮ型不純物イオンを注入する。前記Ｎ型不純物イオンを拡散させてＮ型ソース／ドレイン領域を形成する。前記第２ゲートパターンをイオン注入マスクとして使用して前記第２活性領域にＰ型不純物イオンを注入する。そして、前記Ｐ型不純物イオンを拡散させてＰ型ソース／ドレイン領域を形成する。
したがって、本発明によるＭＯＳトランジスタの製造方法によると、次のような効果を得ることができる。
１．半導体基板にウェル不純物イオン及びチャンネル不純物イオンを注入した後に、急速熱処理工程を進行してウェル領域及びチャンネル領域の拡張された欠陷を治癒し、しきい値電圧を上昇させることができる。
２．ゲートパターンを形成し、熱処理工程を実施してゲートパターンの形成時に、損傷した半導体基板を治癒することができる。
３．ソース／ドレイン不純物イオンを注入した後に、急速熱処理を実施してソース／ドレイン領域の拡張された欠陷を治癒して半導体装置の信頼度を増加させることができる。
以下、添付した図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明はここで説明される実施の形態に限定されず、他の形態で具体化することもできる。むしろ、ここで紹介される実施の形態は開示された内容が徹底で、完全になるように、そして当業者に本発明の思想が十分に伝達されるようにするために提供されるものである。図面において、層及び領域の厚さは明確性のために誇張されたものである。明細書全体にわたって同一の参照番号で表示された部分は同一の構成要素を示し、ａはＮＭＯＳトランジスタ領域を、ｂはＰＭＯＳトランジスタ領域を示す。
図１は本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を示す流れ図である。
図２乃至図９は本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を順次に示す工程断面図である。
図１、図２及び図３を参照すると、前記ＮＭＯＳトランジスタ領域ａ及び前記ＰＭＯＳトランジスタ領域ｂを有する半導体基板３０を準備する（段階２００）。前記半導体基板３０の所定の領域に素子分離膜３２を形成して前記ＮＭＯＳトランジスタ領域ａ及び前記ＰＭＯＳトランジスタ領域ｂに各々第１及び第２活性領域を限定する（段階２０２）。前記素子分離膜３２はトレンチ素子分離技術のような通常の素子分離工程を使用して形成する。
図１乃至図４を参照すれば、前記第１及び第２活性領域の表面上に犠牲酸化膜３４を形成する。前記犠牲酸化膜３４は熱酸化膜で形成することができる。前記ＮＭＯＳトランジスタ領域ａ内の半導体基板及び前記ＰＭＯＳトランジスタ領域ｂ内の半導体基板に各々Ｐウェル不純物イオン及びＮウェル不純物イオンを注入する。次に、前記第１及び第２活性領域の表面に各々第１チャンネル不純物イオン及び第２チャンネル不純物イオンを注入する（段階２０４）。前記第１及び第２チャンネル不純物イオンを注入する段階は、前記Ｐウェル不純物イオン及びＮウェル不純物イオンを注入する段階の前に実施することもできる。前記Ｐウェル不純物イオンは硼素イオンであり得る。この場合に、前記硼素イオンは５００ＫｅＶのエネルギーと１×１０１３ａｔｏｍｓ/ｃｍ２のドーズとで注入する。また、前記Ｎウェル不純物イオンは燐イオンであり得る。この場合に、前記燐イオンは８００ＫｅＶのエネルギーと１×１０１３ａｔｏｍｓ／ｃｍ２のドーズとで注入する。さらに、前記第１及び第２チャンネル不純物イオンは硼素イオンであり得る。この場合に、前記硼素イオンは前記第１及び第２活性領域の表面に３０ＫｅＶのエネルギーと５×１０１２ａｔｏｍｓ／ｃｍ２のドーズとで注入する。前記Ｐウェル不純物イオン、Ｎウェル不純物イオン、第１チャンネル不純物イオン及び第２チャンネル不純物イオンの種類、ドーズ及びイオン注入エネルギーは形成しようとするトランジスタの電気的な特性によって変更することもできる。
続いて、前記ウェル不純物イオン及び前記チャンネル不純物イオンが注入された半導体基板に対して第１急速熱処理工程を実施して前記ウェル不純物イオン及びチャンネル不純物イオンを拡散させる（段階２０６）。その結果、前記ＮＭＯＳトランジスタ領域ａ内の半導体基板及び前記ＰＭＯＳトランジスタ領域ｂ内の半導体基板に各々Ｐウェル領域４０及びＮウェル領域３６が形成され、前記第１及び第２活性領域の表面に各々第１チャンネル領域４２及び第２チャンネル領域３８が形成される。前記ウェル領域３６、４０及び前記チャンネル領域３８、４２を形成するための前記第１急速熱処理工程は９５０℃乃至１０５０℃の温度で５秒間乃至３０秒間実施することが望ましい。前記第１急速熱処理工程は前記ウェル不純物イオン及び前記チャンネル不純物イオンを注入する間前記半導体基板３０に加えられたイオン注入損傷を治癒する役割を果たす。すなわち、前記ウェル３６、４０及びチャンネル領域３８、４２を形成するためのイオン注入工程を実施する間前記半導体基板３０内に生成された拡張された結晶欠陷を治癒することができる。また、前記第１急速熱処理工程に起因して前記不純物イオンは短時間の間活性化される。これによって、前記チャンネル領域の表面濃度が顕著に低くなることを防止することができる。結果的に、前記チャンネルイオン注入工程で不純物ドーズを増加させず、しきい値電圧が減少する現象を防止することができる。
図１及び図５を参照すれば、前記犠牲酸化膜３４を除去した後に、前記第１及び第２活性領域の表面上にゲート酸化膜４３を形成する。前記ゲート酸化膜４３が形成された半導体基板３０の全面上にＮタイプの不純物でドーピングされたポリシリコン膜を約１０００Åの厚さで蒸着する。また前記ポリシリコン膜上にタングステンシリサイド膜とシリコン窒化膜とを順次に各々１０００Åの厚さで蒸着する。前記シリコン窒化膜、前記タングステンシリサイド膜、及び前記ポリシリコン膜を順次にパターニングして、ポリシリコンパターン４４及びタングステンシリサイドパターン４６からなるゲート電極とシリコン窒化膜パターン４８とを含む第１及び第２ゲートパターン５０ａ、５０ｂを各々第１及び第２活性領域上に形成する（段階２０８）。
続いて、前記第１及び第２ゲートパターン５０ａ、５０ｂが形成された前記半導体基板３０に対して、前記パターニング工程で発生した前記ゲートパターン５０ａ、５０ｂの側壁及びゲート酸化膜４３の損傷を治癒するために、第１熱酸化工程及び第２急速熱処理工程を順次に進行する（段階２１０）。望ましくは、前記第１熱酸化工程は酸素雰囲気の反応炉で８００℃乃至９００℃で１０分間乃至３０分間進行する。前記第１熱酸化工程は前記ゲートパターン５０ａ、５０ｂを構成する前記ポリシリコンパターン４４と前記タングステンシリサイドパターン４６との側壁に酸化膜（図示しない）を成長させて前記ポリシリコンパターン４４及び前記タングステンシリサイドパターン４６の損傷を治癒する。また、前記第１熱酸化工程は前記ゲート酸化膜４３をさらに成長させて厚くし、下部の半導体基板３０を保護する。望ましくは、前記第２急速熱処理工程は９５０℃乃至１０５０℃で２０秒以内の時間の間進行させる。前記第２急速熱処理工程は半導体基板３０上に存在することができる拡張された欠陷の正常ではない成長を抑制することができる。また、前記第２急速熱処理工程は前記ゲート酸化膜４３の強度を増加させ、前記タングステンシリサイドパターン４６を再結晶化させてゲート抵抗を低める。
図１乃至図６を参照して、前記ＮＭＯＳトランジスタ領域ａに前記第１ゲートパターン５０ａをイオン注入マスクとして使用してＮ型不純物を注入してＬＤＤ領域を形成することができる（段階２１２）。さらに具体的に、前記第２ゲートパターン５０ｂをフォトレジストパターンで覆い、前記第１ゲートパターン５０ａをイオン注入マスクとして使用して前記Ｎ型不純物の一種である砒素（Ａｒｓｅｎｉｃ）イオンを２０ＫｅＶのエネルギーと１x１０１３ａｔｏｍｓ／ｃｍ２のドーズとで前記第１活性領域に注入してＬＤＤ領域５２を形成する。その後に、前記フォトレジストパターンを除去する。
図１及び図７を参照すると、前記第１及び第２ゲートパターン５０ａ、５０ｂを含む前記半導体基板３０の全面上にシリコン窒化膜のような絶縁膜を４００〜７００Åの厚さでコンフォマルに蒸着する。前記絶縁膜をエッチバックまたは乾式エッチングして前記第１及び第２ゲートパターン５０ａ、５０ｂの側壁を覆うスペーサ５４を形成する（段階２１４）。前記エッチング工程で損傷した前記ゲート酸化膜４３を治癒するために、前記スペーサ５４を含む前記半導体基板３０に対して第２熱酸化工程を実施することができる（段階２１６）。この時に、望ましくは、前記第２熱酸化工程は酸素雰囲気の反応炉で８００℃乃至９００℃の温度で１０分間乃至２５分間進行することができる。
図１及び図８を参照すると、前記第２ゲートパターン５０ｂをフォトレジストパターンで覆い、前記第１ゲートパターン５０ａをイオン注入マスクとして使用して前記第１活性領域にソース／ドレイン不純物イオンを注入する（段階２１８）。この時に、前記ソース／ドレイン不純物イオンとして砒素イオンを使用し、２０ＫｅＶのエネルギーと２x１０１５ａｔｏｍｓ／ｃｍ２のドーズとで注入する（段階２１８）。前記フォトレジストパターンを除去する。前記ＮＭＯＳトランジスタ領域ａにソース／ドレイン領域５６を形成するのに使用される砒素イオンはシリコン原子よりも原子のサイズが大きく、イオン注入工程時に、空孔欠陷（ｖａｃａｎｃｙ ｄｅｆｅｃｔ）を形成する。前記空孔欠陷は後続熱処理工程で拡張された欠陷で成長する可能性がある。これを防止し、治癒するために、前記砒素イオンが注入された前記半導体基板３０に対して第３急速熱処理工程を実施する（段階２２０）。この時に、望ましくは、前記第３急速熱処理工程は１０００〜１０５０℃で２０秒以内の時間の間進行することができる。
図９を参照して、前記第１ゲートパターン５０ａをフォトレジストパターンで覆い、前記第２ゲートパターン５０ｂをイオン注入マスクとして使用して、前記第２活性領域にＢＦ２イオンを２０Ｋｅｖのエネルギーと２x１０１５ａｔｏｍｓ／ｃｍ２のドーズとで注入する。前記注入されたＢＦ２イオンの活性化のために、熱処理工程を進行することができる。この時に、熱処理条件は望ましくは８００〜９００℃で１０〜１５分であり得る。
本発明のＭＯＳトランジスタの製造方法を利用して半導体製造技術に適用することができる。
本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を示す流れ図である。 本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を順次に示す工程断面図である。 本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を順次に示す工程断面図である。 本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を順次に示す工程断面図である。 本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を順次に示す工程断面図である。 本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を順次に示す工程断面図である。 本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を順次に示す工程断面図である。 本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を順次に示す工程断面図である。 本発明の望ましい実施の形態によるＭＯＳトランジスタの製造過程を順次に示す工程断面図である。
符号の説明
３０ 半導体基板
３２ 素子分離膜
３４ 犠牲酸化膜
３６ Ｎウェル領域
３８ 第２チャンネル領域
４０ Ｐウェル領域
４２ 第１チャンネル領域
４３ ゲート酸化膜
５０ａ 第１ゲートパターン
５０ｂ 第２ゲートパターン
５６ ソース／ドレイン領域
ａ ＮＭＯＳトランジスタ領域
ｂ ＰＭＯＳトランジスタ領域

Claims (16)

  1. 半導体基板の所定の領域に素子分離膜を形成して活性領域を限定する段階と、
    前記活性領域を有する半導体基板にウェル不純物イオンを注入する段階と、
    前記活性領域の表面にチャネル不純物イオンを注入する段階と、
    前記ウェル不純物イオン及び前記チャネル不純物イオンを急速熱処理工程を使用して拡散させて前記ウェル不純物イオンでドーピングされたウェル領域、及び前記チャネル不純物イオンでドーピングされたチャネル領域を形成する段階と、
    前記ウェル領域及び前記チャネル領域を有する半導体基板上に導電膜を形成する段階と、
    前記導電膜をパターニングして前記活性領域の上部を横切るゲートパターンを形成する段階と、
    前記ゲートパターンを含む半導体基板を熱処理して、前記導電膜をパターニングする間に前記半導体基板に与えられたエッチング損傷を治癒する段階と、
    前記ゲートパターンをイオン注入マスクとして使用して前記活性領域にソース／ドレイン不純物イオンを注入する段階と、
    前記ソース／ドレイン不純物イオンを拡散させてソース／ドレイン領域を形成する段階と、
    を含み、
    前記ゲートパターンを含む半導体基板を熱処理する段階は、
    前記活性領域にソース／ドレイン不純物イオンを注入する段階の前に実施され、
    酸素雰囲気の反応炉で、前記ゲートパターンを含む前記半導体基板を熱酸化する段階と、
    熱酸化された前記半導体基板を急速熱処理する段階と、
    を具備することを特徴とするＭＯＳトランジスタの製造方法。
  2. 前記チャンネル不純物イオンを注入する段階は前記ウェル不純物イオンを注入する段階の前に実施することを特徴とする請求項１に記載のＭＯＳトランジスタの製造方法。
  3. 前記急速熱処理工程は９５０〜１０５０℃で５０秒以内に進行することを特徴とする請求項１に記載のＭＯＳトランジスタの製造方法。
  4. 前記ゲートパターンを含む前記半導体基板を熱酸化する段階は８００〜９００℃で１０〜２０分間進行することを特徴とする請求項１に記載のＭＯＳトランジスタ製造方法。
  5. 熱酸化された前記半導体基板を急速熱処理する段階は９５０〜１０５０℃で２０秒以内に進行することを特徴とする請求項１に記載のＭＯＳトランジスタの製造方法。
  6. 前記ソース／ドレイン不純物イオンを拡散させる段階は１０００〜１０５０℃で２０秒以内に急速熱処理して進行することを特徴とする請求項１に記載のＭＯＳトランジスタの製造方法。
  7. 前記ゲートパターンを含む半導体基板を熱処理する段階と、前記活性領域にソース／ドレイン不純物イオンを注入する段階との間に、
    前記ゲートパターンをイオン注入マスクとして使用して前記活性領域に不純物イオンを注入してＬＤＤ領域を形成する段階と、
    前記ゲートパターンを覆う絶縁膜をコンフォマルに蒸着する段階と、
    前記絶縁膜をエッチバックして前記ゲートパターンの側壁を覆うスペーサを形成する段階と、
    前記スペーサを含む半導体基板を熱酸化して、前記絶縁膜をエッチバックする間に前記半導体基板に与えられたエッチング損傷を治癒する段階と、
    を具備することを特徴とする請求項１に記載のＭＯＳトランジスタの製造方法。
  8. 前記スペーサを含む半導体基板を熱酸化する段階は８００〜９００℃で１０〜２０分間進行することを特徴とする請求項７に記載のＭＯＳトランジスタの製造方法。
  9. ＮＭＯＳトランジスタ領域及びＰＭＯＳトランジスタ領域を有する半導体基板を準備する段階と、
    前記半導体基板の所定の領域に素子分離膜を形成して前記ＮＭＯＳトランジスタ領域及び前記ＰＭＯＳトランジスタ領域内に各々第１及び第２活性領域を限定する段階と、
    前記ＮＭＯＳトランジスタ領域内の半導体基板及び前記ＰＭＯＳトランジスタ領域内の半導体基板に各々Ｐウェル不純物イオン及びＮウェル不純物イオンを注入する段階と、
    前記第１活性領域の表面及び前記第２活性領域の表面に各々第１及び第２チャネル不純物イオンを注入する段階と、
    前記ウェル不純物イオン及び前記チャネル不純物イオンを急速熱処理工程を使用して拡散させて、前記ＮＭＯＳトランジスタ領域及び前記ＰＭＯＳトランジスタ領域に各々Ｐウェル領域及びＮウェル領域を形成すると同時に、前記第１及び第２活性領域の表面に各々第１及び第２チャネル領域を形成する段階と、
    前記ウェル領域及び前記チャネル領域を有する半導体基板上に導電膜を形成する段階と、
    前記導電膜をパターニングして前記第１活性領域の上部を横切る第１ゲートパターン及び前記第２活性領域の上部を横切る第２ゲートパターンを形成する段階と、
    前記第１及び第２ゲートパターンを含む半導体基板を熱処理して、前記導電膜をパターニングする間に前記半導体基板に与えられたエッチング損傷を治癒する段階と、
    前記第１ゲートパターンをイオン注入マスクとして使用して前記第１活性領域にＮ型不純物イオンを注入する段階と、
    前記Ｎ型不純物イオンを拡散させてＮ型ソース／ドレイン領域を形成する段階と、
    前記第２ゲートパターンをイオン注入マスクとして使用して前記第２活性領域にＰ型不純物イオンを注入する段階と、
    前記Ｐ型不純物イオンを拡散させてＰ型ソース／ドレイン領域を形成する段階と、
    を含み、
    前記第１及び第２ゲートパターンを含む半導体基板を熱処理する段階は、
    前記第１活性領域にＮ型不純物イオンを注入する段階及び前記第２活性領域にＰ型不純物イオンを注入する段階の前に実施され、
    酸素雰囲気の反応炉で、前記第１及び第２ゲートパターンを含む前記半導体基板を熱酸化する段階と、
    熱酸化された前記半導体基板を急速熱処理する段階と、
    を具備することを特徴とするＭＯＳトランジスタの製造方法。
  10. 前記第１及び第２チャンネル不純物イオンを注入する段階は前記Ｐウェル及びＮウェル不純物イオンを注入する段階の前に実施することを特徴とする請求項９に記載のＭＯＳトランジスタの製造方法。
  11. 前記急速熱処理工程は９５０〜１０５０℃で５０秒以内に進行することを特徴とする請求項９に記載のＭＯＳトランジスタの製造方法。
  12. 前記第１及び第２ゲートパターンを含む前記半導体基板を熱酸化する段階は８００〜９００℃で１０〜２０分間進行することを特徴とする請求項９に記載のＭＯＳトランジスタの製造方法。
  13. 熱酸化された前記半導体基板を急速熱処理する段階は９５０〜１０５０℃で２０秒以内に進行することを特徴とする請求項９に記載のＭＯＳトランジスタの製造方法。
  14. 前記Ｎ型不純物イオンを拡散させる段階は１０００〜１０５０℃で２０秒以内に急速熱処理して進行することを特徴とする請求項９に記載のＭＯＳトランジスタの製造方法。
  15. 前記第１及び第２ゲートパターンを含む半導体基板を熱処理する段階と、前記第１活性領域にＮ型不純物イオンを注入する段階及び前記第２活性領域にＰ型不純物イオンを注入する段階との間に、
    前記第１ゲートパターンをイオン注入マスクとして使用して前記第１活性領域にＮ型不純物イオンを注入してＬＤＤ領域を形成する段階と、
    前記第１及び第２ゲートパターンを覆う絶縁膜をコンフォマルに蒸着する段階と、
    前記絶縁膜をエッチバックして前記第１及び第２ゲートパターンの側壁を覆うスペーサを形成する段階と、
    前記スペーサを含む半導体基板を熱酸化して、前記絶縁膜をエッチバックする間に前記半導体基板に与えられたエッチング損傷を治癒する段階と、
    を具備することを特徴とする請求項９に記載のＭＯＳトランジスタの製造方法。
  16. 前記スペーサを含む半導体基板を熱酸化する段階は８００〜９００℃で１０〜２０分間進行することを特徴とする請求項１５に記載のＭＯＳトランジスタの製造方法。
JP2003287108A 2002-08-14 2003-08-05 Ｍｏｓトランジスタの製造方法 Expired - Fee Related JP4031408B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0048042A KR100435805B1 (ko) 2002-08-14 2002-08-14 모스 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
JP2004080028A JP2004080028A (ja) 2004-03-11
JP4031408B2 true JP4031408B2 (ja) 2008-01-09

Family

ID=31713132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003287108A Expired - Fee Related JP4031408B2 (ja) 2002-08-14 2003-08-05 Ｍｏｓトランジスタの製造方法

Country Status (3)

Country Link
US (1) US6753227B2 (ja)
JP (1) JP4031408B2 (ja)
KR (1) KR100435805B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259072B2 (en) * 2004-04-21 2007-08-21 Chartered Semiconductor Manufacturing Ltd. Shallow low energy ion implantation into pad oxide for improving threshold voltage stability
CN102446762B (zh) * 2010-10-13 2014-02-05 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN102479677A (zh) * 2010-11-29 2012-05-30 无锡华润上华半导体有限公司 半导体器件及其制造方法
CN103730344B (zh) * 2012-10-12 2016-10-26 上海华虹宏力半导体制造有限公司 形成金属硅化钨栅极的氧化硅侧墙的方法
CN112786693A (zh) * 2021-01-22 2021-05-11 上海华虹宏力半导体制造有限公司 半导体器件的制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027380A (en) * 1974-06-03 1977-06-07 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US5141882A (en) * 1989-04-05 1992-08-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor
JP3002371B2 (ja) * 1993-11-22 2000-01-24 富士通株式会社 半導体装置とその製造方法
US5960319A (en) * 1995-10-04 1999-09-28 Sharp Kabushiki Kaisha Fabrication method for a semiconductor device
KR100231594B1 (ko) * 1995-12-29 1999-11-15 김주용 반도체 소자의 웰 형성방법
JPH09252056A (ja) * 1996-03-14 1997-09-22 Ricoh Co Ltd 半導体装置の製造方法
KR100283712B1 (ko) * 1996-06-24 2001-04-02 모리시타 요이찌 반도체 장치의 제조 방법
JP3354535B2 (ja) * 1996-06-24 2002-12-09 松下電器産業株式会社 半導体装置の製造方法
US6051471A (en) * 1996-09-03 2000-04-18 Advanced Micro Devices, Inc. Method for making asymmetrical N-channel and symmetrical P-channel devices
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
JPH11195786A (ja) * 1998-01-05 1999-07-21 Toshiba Corp 半導体装置および半導体装置の製造方法
KR100257999B1 (ko) * 1998-04-14 2000-06-01 김규현 반도체 소자내의 웰 형성방법
JP2000031265A (ja) * 1998-07-14 2000-01-28 Nec Corp 半導体装置の製造方法
JP2000150882A (ja) * 1998-09-04 2000-05-30 Toshiba Corp Ｍｉｓ型半導体装置及びその製造方法
US6162694A (en) * 1998-11-25 2000-12-19 Advanced Micro Devices, Inc. Method of forming a metal gate electrode using replaced polysilicon structure
JP2000243958A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 半導体装置およびその製造方法
JP2002009173A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 半導体装置の製造方法
US6586296B1 (en) * 2001-04-30 2003-07-01 Cypress Semiconductor Corp. Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks
US6680230B2 (en) * 2001-07-25 2004-01-20 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
US6753227B2 (en) 2004-06-22
KR100435805B1 (ko) 2004-06-10
US20040033658A1 (en) 2004-02-19
KR20040015898A (ko) 2004-02-21
JP2004080028A (ja) 2004-03-11

Similar Documents

Publication Publication Date Title
US7718506B2 (en) Isolation structure for MOS transistor and method for forming the same
JPS6318641A (ja) 半導体装置の製造方法
EP0465045B1 (en) Method of field effect transistor fabrication for integrated circuits
US6830980B2 (en) Semiconductor device fabrication methods for inhibiting carbon out-diffusion in wafers having carbon-containing regions
KR100718823B1 (ko) 실리콘-게르마늄 트랜지스터 및 관련 방법들
KR20030003690A (ko) 반도체 장치 및 그 제조 방법
KR100837555B1 (ko) 반도체 소자 및 그 제조 방법
JP2006059843A (ja) 半導体装置とその製造方法
JP2004527127A (ja) Ｍｏｓトランジスタ・ゲート・コーナの増速酸化を行う方法
JP2953897B2 (ja) 半導体装置の製造方法
US6362062B1 (en) Disposable sidewall spacer process for integrated circuits
JP5821174B2 (ja) 半導体装置の製造方法
JP4031408B2 (ja) Ｍｏｓトランジスタの製造方法
JP2004165470A (ja) 半導体装置及びその製造方法
JP3293567B2 (ja) 半導体装置の製造方法
US6410409B1 (en) Implanted barrier layer for retarding upward diffusion of substrate dopant
JP2001291679A (ja) 半導体装置の製造方法
JP2003124303A (ja) 半導体素子の製造方法
JP2005294771A (ja) 半導体装置の製造方法
JPH04715A (ja) 半導体装置の製造方法
JP4041676B2 (ja) 半導体装置の製造方法
KR100280105B1 (ko) 반도체 장치의 제조방법
JP2001135797A (ja) 半導体装置及びその製造方法
US7361562B2 (en) Method of manufacturing semiconductor device
KR100376886B1 (ko) 피모스 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071018

R150 Certificate of patent or registration of utility model

Ref document number: 4031408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees