Nothing Special   »   [go: up one dir, main page]

JP4027740B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4027740B2
JP4027740B2 JP2002207536A JP2002207536A JP4027740B2 JP 4027740 B2 JP4027740 B2 JP 4027740B2 JP 2002207536 A JP2002207536 A JP 2002207536A JP 2002207536 A JP2002207536 A JP 2002207536A JP 4027740 B2 JP4027740 B2 JP 4027740B2
Authority
JP
Japan
Prior art keywords
layer
film
silicon oxide
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002207536A
Other languages
English (en)
Other versions
JP2003174153A5 (ja
JP2003174153A (ja
Inventor
徹 高山
純矢 丸山
真由美 水上
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002207536A priority Critical patent/JP4027740B2/ja
Publication of JP2003174153A publication Critical patent/JP2003174153A/ja
Publication of JP2003174153A5 publication Critical patent/JP2003174153A5/ja
Application granted granted Critical
Publication of JP4027740B2 publication Critical patent/JP4027740B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、被剥離層の剥離方法、特に様々な素子を含む被剥離層の剥離方法に関する。加えて、本発明は、剥離した被剥離層を基材に貼りつけて転写させた薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶モジュールに代表される電気光学装置やELモジュールに代表される発光装置、およびその様な装置を部品として搭載した電子機器に関する。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。
【0003】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【0004】
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にTFT素子を形成することが試みられている。
【0005】
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や発光素子は実現されていない。
【0006】
また、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が既に提案されている。例えば、特開平10−125929号公報、特開平10−125931号公報に記載された技術は、非晶質シリコン(またはポリシリコン)からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるというものである。加えて、この技術を用いて特開平10−125930号公報には被剥離層(公報では被転写層と呼んでいる)をプラスチックフィルムに貼りつけて液晶表示装置を完成させるという記載もある。
【0007】
しかしながら、上記方法では、透光性の高い基板を使用することが必須であり、基板を通過させ、さらに非晶質シリコンに含まれる水素を放出させるに十分なエネルギーを与えるため、比較的大きなレーザー光の照射が必要とされ、被剥離層に損傷を与えてしまうという問題がある。また、上記方法では、分離層上に素子を作製した場合、素子作製プロセスで高温の熱処理等を行えば、分離層に含まれる水素が拡散して低減してしまい、レーザー光を分離層に照射しても剥離が十分に行われない恐れがある。従って、分離層に含まれる水素量を維持するため、分離層形成後のプロセスが制限されてしまう問題がある。また、上記公報には、被剥離層への損傷を防ぐため、遮光層または反射層を設ける記載もあるが、その場合、透過型液晶表示装置を作製することが困難である。加えて、上記方法では、大きな面積を有する被剥離層を剥離するのは困難である。
【0008】
【発明が解決しようとする課題】
本発明は、上記問題点を鑑みてなされたものであり、本発明は、被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って剥離することを可能とすることを課題としている。
【0009】
また、本発明は、被剥離層の形成において、熱処理温度、基板の種類等の限定を受けない剥離方法を提供することを課題としている。
【0010】
また、本発明は、様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供することを課題とする。特に、フレキシブルなフィルムにTFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子)を貼りつけ、軽量化された半導体装置およびその作製方法を提供することを課題とする。
【0011】
【課題を解決するための手段】
本発明者らは、数多くの実験、検討を重ねているうちに、基板上に設けた窒化物層、好ましくは窒化金属層を設け、前記窒化金属層に接して酸化層を設け、さらに酸化層上に成膜または500℃以上の熱処理を行ったところ、膜剥がれ(ピーリング)などのプロセス上の異常は生じない一方、物理的手段、代表的には機械的な力を加えること(例えば人間の手で引き剥がすこと)で容易に酸化層の層内または界面において、きれいに分離できる剥離方法を見出した。
【0012】
即ち、窒化物層と酸化物層との結合力は、熱エネルギーには耐え得る強さを有している一方、窒化物層と酸化物層で互いの膜応力は異なり、窒化物層と酸化物層との間には応力歪みを有しているため、力学的エネルギーに弱く、剥離するには最適である。本発明者らは、このように膜応力を利用して剥離を行う剥離工程をストレスピールオフプロセスと呼ぶ。
【0013】
なお、本明細書中において、膜の内部応力(膜応力と呼ぶ)とは、基板上に形成された膜の内部に任意の断面を考えたとき、断面の一方の側が他方の側に及ぼしている単位断面積当りの力のことである。内部応力は、真空蒸着やスパッタリングや気相成長などで成膜された薄膜には多かれ少なかれ必ず存在するといってよい。その値は最大で109N/m2に達する。薄膜の材料、基板の物質、薄膜の形成条件などによって内部応力値は変化する。また、熱処理を施すことによっても内部応力値は変化する。
【0014】
また、基板面に垂直な単位断面積を通して相手に及ぼす力が引っ張る方向である状態を引っ張り状態といい、そのときの内部応力を引張応力、押す方向である状態を圧縮状態といい、そのときの内部応力を圧縮応力と呼ぶ。なお、本明細書では、グラフや表に示すとき引張応力を正(+)、圧縮応力を負(−)にとる。
【0015】
本明細書で開示する剥離方法に関する発明の構成1は、
被剥離層を基板から剥離する剥離方法であって、
前記基板上に窒化物層が設けられており、前記窒化物層が設けられた基板上に少なくとも前記窒化物層と接する酸化物層を含む積層からなる被剥離層を形成した後、該被剥離層を前記窒化物層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法である。
【0016】
また、支持体を接着剤で接着した後に剥離してもよく、本明細書で開示する剥離方法に関する発明の構成2は、
被剥離層を基板から剥離する剥離方法であって、
前記基板上に窒化物層が設けられており、前記窒化物層が設けられた基板上に少なくとも前記窒化物層と接する酸化物層を含む積層からなる被剥離層を形成し、該被剥離層に支持体を接着した後、
前記支持体に接着された被剥離層を前記窒化物層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法である。
【0017】
また、上記構成2において、さらに剥離を助長させるため、前記支持体を接着する前に、加熱処理またはレーザー光を照射してもよい。この場合、窒化物層にはレーザー光を吸収する材料を選択し、窒化物層と酸化物層の界面を加熱させることによって、剥がれやすくしてもよい。ただし、レーザー光を用いる場合は、基板として透光性のものを用いる。
【0018】
また、上記各構成において、窒化物層は、基板と窒化物層の間に他の層、例えば絶縁層や金属層等を設けてもよいが、プロセスを簡略化するためには、基板上に接して窒化物層を形成することが好ましい。
【0019】
また、窒化物層に代えて、金属層、好ましくは窒化金属層でもよく、基板上に設けた金属層、好ましくは窒化金属層を設け、さらに前記窒化金属層に接して酸化層を設け、さらに成膜処理または500℃以上の熱処理を行っても、膜剥がれ(ピーリング)が生じずに、物理的手段で容易に酸化層の層内または界面において、きれいに分離できる。
【0020】
本明細書で開示する剥離方法に関する発明の構成3は、
被剥離層を基板から剥離する剥離方法であって、
前記基板上に金属層が設けられており、前記金属層が設けられた基板上に少なくとも前記金属層と接する酸化物層を含む積層からなる被剥離層を形成した後、該被剥離層を前記金属層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法である。
【0021】
また、支持体を接着剤で接着した後に剥離してもよく、本明細書で開示する剥離方法に関する発明の構成4は、
被剥離層を基板から剥離する剥離方法であって、
前記基板上に金属層が設けられており、前記金属層が設けられた基板上に少なくとも前記金属層と接する酸化物層を含む積層からなる被剥離層を形成し、該被剥離層に支持体を接着した後、
前記支持体に接着された被剥離層を前記金属層が設けられた基板から物理的手段により前記酸化物層の層内または界面において剥離することを特徴とする剥離方法である。
【0022】
また、上記構成4においても、さらに剥離を助長させるため、前記支持体を接着する前に、加熱処理またはレーザー光を照射してもよい。この場合、金属層にはレーザー光を吸収する材料を選択し、金属層と酸化物層の界面を加熱させることによって、剥がれやすくしてもよい。ただし、レーザー光を用いる場合は、基板として透光性のものを用いる。
【0023】
なお、本明細書中、物理的手段とは、化学ではなく、物理学により認識される手段であり、具体的には、力学の法則に還元できる過程を有する力学的手段または機械的手段を指し、何らかの力学的エネルギー(機械的エネルギー)を変化させる手段を指している。
【0024】
ただし、上記構成2及び上記構成4のいずれにおいても、物理的手段により剥離する際、支持体との結合力より、酸化物層と金属層との結合力が小さくなるようにすることが必要である。
【0025】
また、上記構成3または上記構成4において、前記金属層は、Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの金属または混合物の積層であることを特徴としている。
【0026】
また、上記構成3または上記構成4において、金属層は、基板と金属層の間に他の層、例えば絶縁層等を設けてもよいが、プロセスを簡略化するためには、基板上に接して金属層を形成することが好ましい。
【0027】
また、上記本発明において、透光性を有する基板に限らず、あらゆる基板、例えば、ガラス基板、石英基板、半導体基板、セラミックス基板、金属基板を用いることができ、基板上に設けた被剥離層を剥離することができる。
【0028】
また、上記各構成において、前記酸化物層は、酸化シリコン材料または酸化金属材料からなる単層、またはこれらの積層であることを特徴としている。
【0029】
また、上記各構成において、さらに剥離を助長させるため、前記物理的手段により剥離する前に、加熱処理またはレーザー光の照射を行う処理を行ってもよい。
【0030】
また、上記本発明の剥離方法を用いて、基板上に設けた被剥離層を転写体に貼りつけて(転写して)半導体装置を作製することも可能であり、半導体装置の作製方法に関する発明の構成は、
基板上に窒化物層を形成する工程と、
前記窒化物層上に酸化物層を形成する工程と、
前記酸化物層上に絶縁層を形成する工程と、
前記絶縁層上に素子を形成する工程と、
前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、
前記絶縁層または前記酸化物層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。
【0031】
また、上記構成において、さらに剥離を助長させるため、前記支持体を接着する前に、加熱処理またはレーザー光を照射してもよい。この場合、窒化物層にはレーザー光を吸収する材料を選択し、窒化物と酸化物層の界面を加熱させることによって、剥がれやすくしてもよい。ただし、レーザー光を用いる場合は、基板として透光性のものを用いる。
【0032】
また、剥離を助長させるため、窒化物層上に粒状の酸化物を設け、該粒状の酸化物を覆う酸化層を設けることによって、剥がれやすくしてもよく、半導体装置の作製方法に関する発明の構成は、
基板上に窒化物層を形成する工程と、
前記窒化物層上に粒状の酸化物を形成する工程と、
前記酸化物を覆う酸化物層を形成する工程と、
前記酸化物層上に絶縁層を形成する工程と、
前記絶縁層上に素子を形成する工程と、
前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、
前記絶縁層または前記酸化物層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。
【0033】
また、他の半導体装置の作製方法に関する発明の構成は、
基板上に金属材料を含有する層を形成する工程と、
前記金属材料を含有する層上に酸化物層を形成する工程と、
前記酸化物層上に絶縁層を形成する工程と、
前記絶縁層上に素子を形成する工程と、
前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、
前記絶縁層または前記酸化物層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。
【0034】
また、上記構成において、さらに剥離を助長させるため、前記支持体を接着する前に、加熱処理またはレーザー光を照射してもよい。この場合、金属層にはレーザー光を吸収する材料を選択し、金属層と酸化物層の界面を加熱させることによって、剥がれやすくしてもよい。ただし、レーザー光を用いる場合は、基板として透光性のものを用いる。
【0035】
また、剥離を助長させるため、金属材料を含有する層上に粒状の酸化物を設け、該粒状の酸化物を覆う酸化層を設けることによって、剥がれやすくしてもよく、半導体装置の作製方法に関する発明の構成は、
基板上に金属材料を含有する層を形成する工程と、
前記金属材料を含有する層上に粒状の酸化物を形成する工程と、
前記酸化物を覆う酸化物層を形成する工程と、
前記酸化物層上に絶縁層を形成する工程と、
前記絶縁層上に素子を形成する工程と、
前記素子に支持体を接着した後、該支持体を基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、
前記絶縁層または前記酸化物層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。
【0036】
上記構成において、前記金属材料を含有する層は、窒化物であることが好ましく、前記金属材料は、Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの金属または混合物の積層であることを特徴としている。
【0037】
また、上記本発明の剥離方法を用いて、基板上に設けた被剥離層を剥離した後、第1の転写体や第2の転写体に貼りつけて半導体装置を作製することも可能であり、半導体装置の作製方法に関する発明の構成は、
基板上に金属材料を含有する層を形成する工程と、
前記金属材料を含有する層上に酸化物層を形成する工程と、
前記酸化物層上に絶縁層を形成する工程と、
前記絶縁層上に素子を形成する工程と、
基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、
前記絶縁層または酸化物層に第1の転写体を接着する工程と、
前記素子に第2の転写体を接着し、前記第1の転写体と前記第2の転写体の間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。
【0038】
上記構成において、前記金属材料を含有する層は、窒化物であることが好ましく、前記金属材料は、Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの金属または混合物の積層であることを特徴としている。
【0039】
また、他の半導体装置の作製方法に関する発明の構成は、
基板上に窒化物層を形成する工程と、
前記窒化物層上に酸化物層を形成する工程と、
前記酸化物層上に絶縁層を形成する工程と、
前記絶縁層上に素子を形成する工程と、
基板から物理的手段により前記酸化物層の層内または界面において剥離する工程と、
前記絶縁層または酸化物層に第1の転写体を接着する工程と、
前記素子に第2の転写体を接着し、前記第1の転写体と前記第2の転写体の間に前記素子を挟む工程とを有することを特徴とする半導体装置の作製方法である。
【0040】
また、上記半導体装置の作製方法に関する上記各構成において、前記酸化物層は、酸化シリコン材料または酸化金属材料からなる単層、またはこれらの積層であることを特徴としている。
【0041】
また、上記半導体装置の作製方法に関する上記各構成において、さらに剥離を助長させるため、前記物理的手段により剥離する前に、加熱処理またはレーザー光の照射を行う処理を行ってもよい。
【0042】
また、上記半導体装置の作製方法に関する上記各構成において、前記素子は、半導体層を活性層とする薄膜トランジスタであり、前記半導体層を形成する工程は、非晶質構造を有する半導体層を加熱処理またはレーザー光の照射を行う処理によって結晶化させ、結晶構造を有する半導体層とすることを特徴としている。
【0043】
なお、本明細書中において、転写体とは、剥離された後、被剥離層と接着させるものであり、特に限定されず、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。また、本明細書中において、支持体とは、物理的手段により剥離する際に被剥離層と接着するためのものであり、特に限定されず、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。また、転写体の形状および支持体の形状も特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであってもよい。また、軽量化を最優先するのであれば、フィルム状のプラスチック基板、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドなどのプラスチック基板が好ましい。
【0044】
上記半導体装置の作製方法に関する上記各構成において、液晶表示装置を作製する場合は、支持体を対向基板とし、シール材を接着材として用いて支持体を被剥離層に接着すればよい。この場合、前記剥離層に設けられた素子は画素電極を有しており、該画素電極と、前記対向基板との間には液晶材料が充填されるようにする。
【0045】
また、上記半導体装置の作製方法に関する上記各構成において、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体を封止材として、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐように発光素子を外部から完全に遮断することが好ましい。また、軽量化を最優先するのであれば、フィルム状のプラスチック基板が好ましいが、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐ効果は弱いため、例えば、支持体上に第1の絶縁膜と第2の絶縁膜と第3の絶縁膜とを設けて、十分に外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐ構成とすればよい。ただし、前記第1の絶縁膜(バリア膜)と前記第3の絶縁膜(バリア膜)との間に挟まれる前記第2の絶縁膜(応力緩和膜)は、前記第1の絶縁膜および前記第3の絶縁膜より膜応力が小さくなるようにする。
【0046】
また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体だけでなく、転写体も同様に第1の絶縁膜と第2の絶縁膜と第3の絶縁膜とを設け、十分に外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことが好ましい。
【0047】
(実験1)
ここで、窒化物層または金属層に接して酸化物層を設け、該酸化層上に設けた被剥離層を基板から剥離できるかどうかを確認するため、以下の実験を行った。
【0048】
まず、基板上に図3(A)示すような積層を形成する。
【0049】
基板30としては、ガラス基板(#1737)を用いた。また、基板30上には、スパッタ法によりアルミニウム−シリコン合金層31を300nmの膜厚で成膜した。次いで、アルミニウム−シリコン合金層31上にスパッタ法により窒化チタン層32を100nmの膜厚で成膜した。
【0050】
次いで、スパッタ法により酸化シリコン層33を200nmの膜厚で成膜した。酸化シリコン層33の成膜条件は、RF方式のスパッタ装置を用い、酸化シリコンターゲット(直径30.5cm)を用い、基板温度150℃、成膜圧力0.4Pa、成膜電力3kW、アルゴン流量/酸素流量=35sccm/15sccmとした。
【0051】
次いで、酸化シリコン層33上にプラズマCVD法により下地絶縁層を形成する。下地絶縁層としては、プラズマCVD法で成膜温度300℃、原料ガスSiH4、NH3、N2Oから作製される酸化窒化シリコン膜34a(組成比Si=32%、O=27%、N=24%、H=17%)を50nm形成した。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/100希釈)で除去する。次いでプラズマCVD法で成膜温度300℃、原料ガスSiH4、N2Oから作製される酸化窒化シリコン膜34b(組成比Si=32%、O=59%、N=7%、H=2%)を100nmの厚さに積層形成し、さらに大気解放せずにプラズマCVD法で成膜温度300℃、成膜ガスSiH4で非晶質構造を有する半導体層(ここでは非晶質シリコン層35)を54nmの厚さで形成した。(図3(A)
【0052】
次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここではポリシリコン層36)を形成する。(図3(B))ここでは脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得る。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【0053】
次いで、接着層37としてエポキシ樹脂を用い、フィルム基板38(ここではポリエチレンテレフタレート(PET))をポリシリコン層36に貼り付けた。(図3(C))
【0054】
図3(C)の状態を得た後、人間の手によってフィルム基板38と基板30とが分離するように引っ張った。引き剥がした基板30には、少なくとも窒化チタン及びアルミニウム−シリコン合金層が残っていることが確認できた。この実験により、酸化シリコン33の層内または界面において剥離していると予想される。
【0055】
このように、窒化物層または金属層に接して酸化物層を設け、該酸化層上に設けた被剥離層を引き剥がすことで、基板30から被剥離層を全面に渡って剥離することができる。
【0056】
(実験2)
剥離がどこで行われているかを特定するため、部分的に本発明の剥離方法により剥離し、その境界付近の断面を調べる実験を行った。
【0057】
基板としては、ガラス基板(#1737)を用いた。また、基板上にスパッタ法により窒化チタン層を100nmの膜厚で成膜した。
【0058】
次いで、スパッタ法により酸化シリコン層を200nmの膜厚で成膜した。酸化シリコン層の成膜条件は、RF方式のスパッタ装置を用い、酸化シリコンターゲット(直径30.5cm)を用い、基板温度150℃、成膜圧力0.4Pa、成膜電力3kW、アルゴン流量/酸素流量=35sccm/15sccmとした。
【0059】
次いで、酸化シリコン層上にプラズマCVD法により下地絶縁層を形成する。下地絶縁層としては、プラズマCVD法で成膜温度300℃、原料ガスSiH4、NH3、N2Oから作製される酸化窒化シリコン膜(組成比Si=32%、O=27%、N=24%、H=17%)を50nm形成した。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/100希釈)で除去する。次いでプラズマCVD法で成膜温度300℃、原料ガスSiH4、N2Oから作製される酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)を100nmの厚さに積層形成し、さらに大気解放せずにプラズマCVD法で成膜温度300℃、成膜ガスSiH4で非晶質構造を有する半導体層(ここでは非晶質シリコン層)を54nmの厚さで形成した。
【0060】
次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここではポリシリコン層)を形成する。ここでは脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得た。
【0061】
次いで、粘着テープをポリシリコン層の一部に貼り付け、人間の手によって粘着テープと基板とが分離するように引っ張った。すると、粘着テープを貼った所のみが剥離し、テープに転写された。基板側の剥離境界におけるTEM写真を図20(A)に示し、その摸式図を図20(B)に示した。
【0062】
図20に示したように、窒化チタン層は、ガラス基板上に全面残っており、テープを貼って転写された部分はきれいに転写され、積層(スパッタ法によるSiO2膜、PCVD法による絶縁膜(1)及び(2)、ポリシリコン膜)がなくなっている。これらのことから、窒化チタン層とスパッタ法によるSiO2膜との界面で剥離が生じていることがわかる。
【0063】
(実験3)
ここで、窒化物層または金属層の材料をTiN、W、WNとした場合、窒化物層または金属層に接して酸化物層(酸化シリコン:膜厚200nm)を設け、酸化物層上に設けた被剥離層を基板から剥離できるかどうかを確認するため、以下の実験を行った。
【0064】
サンプル1として、ガラス基板上にスパッタ法を用い、100nmの膜厚でTiNを形成した後、スパッタ法を用い、200nmの膜厚の酸化シリコン膜を形成した。酸化シリコン膜の形成以降は、実験1と同様に積層および結晶化を行った。
【0065】
サンプル2として、ガラス基板上にスパッタ法を用い、50nmの膜厚でWを形成した後、スパッタ法を用い、200nmの膜厚の酸化シリコン膜を形成した。酸化シリコン膜の形成以降は、実験1と同様に積層および結晶化を行った。
【0066】
サンプル3として、ガラス基板上にスパッタ法を用い、50nmの膜厚でWNを形成した後、スパッタ法を用い、200nmの膜厚の酸化シリコン膜を形成した。酸化シリコン膜の形成以降は、実験1と同様に積層および結晶化を行った。
【0067】
このようにサンプル1〜3を形成し、被剥離層に粘着テープを接着して剥離するかどうか実験した。その結果を表1に示す。
【0068】
【表1】
Figure 0004027740
【0069】
また、酸化シリコン膜、TiN膜、W膜のそれぞれについて、熱処理(550℃、4時間)前後での内部応力を測定した。その結果を表2に示す。
【0070】
【表2】
Figure 0004027740
【0071】
なお、酸化シリコン膜は、シリコン基板上にスパッタ法で400nmの膜厚で成膜したものを測定しており、TiN膜、W膜においては、ガラス基板上にスパッタ法で400nmの膜厚で成膜した後、内部応力を測定し、その後、キャップ膜として酸化シリコン膜を積層し、熱処理を行った後でキャップ膜をエッチングで除去して再度、内部応力を測定した。また、それぞれサンプルは2つ作製し、測定を行った。
【0072】
W膜においては、成膜直後では圧縮応力(約−7×109(Dyne/cm2))を有しているが、熱処理によって引張応力(約8×109〜9×109(Dyne/cm2))を有する膜になっており、剥離状態は良好であった。TiN膜に関しては熱処理前後で応力はほとんど変わらず、引張応力(約3.9×109〜4.5×109(Dyne/cm2))を有したままであった。また、酸化シリコン膜に関しては熱処理前後で応力はほとんど変わらず、圧縮応力(約−9.4×108〜−1.3×109(Dyne/cm2))を有したままであった。
【0073】
これらの結果から、剥離現象は、様々な要因による密着性と関係するが、特に内部応力と深い関係があり、窒化物層または金属層の上に酸化物層を形成した場合、窒化物層または金属層と酸化物層との界面から被剥離層を全面に渡って剥離することができることが読み取れる。
【0074】
(実験4)
加熱温度の依存性を調べるため、以下の実験を行った。
【0075】
サンプルとして、ガラス基板上にスパッタ法を用い、50nmの膜厚でW膜(タングステン膜)を形成した後、スパッタ法(シリコンターゲットを用い、アルゴンガス流量10sccm、酸素ガス流量30sccm、成膜圧力0.4Pa、スパッタ電力3kW、基板温度300℃)を用い、200nmの膜厚の酸化シリコン膜を形成した。次いで、実験1と同様にプラズマCVD法により下地絶縁層(酸化窒化シリコン膜50nmと酸化窒化シリコン膜100nm)、非晶質シリコン膜を54nmの厚さで形成する。
【0076】
次いで、加熱温度の条件を振って熱処理を行った後、接着剤を用いて石英基板を非晶質シリコン膜(或いはポリシリコン膜)表面に貼り付け、人間の手によって石英基板とガラス基板とが分離するように引っ張り、剥離可能かどうかを調べた。加熱温度の条件1として、500℃、1時間、条件2として450℃、1時間、条件3として425℃、1時間、条件4として410℃、1時間、条件5として400℃、1時間、条件6として350℃、1時間とした。
【0077】
実験の結果、条件1〜4のサンプルでは剥離することができたが、条件5、条件6のサンプルでは剥離ができなかった。従って、本発明の剥離方法においては、少なくとも410℃以上の熱処理を行うことが好ましい。この410℃以上の温度とは水素が膜中から放出または膜中に拡散する温度である。
【0078】
また、剥離させた際、W膜は、ガラス基板上に全面残っており、石英基板上に、積層(スパッタ法によるSiO2膜、PCVD法による絶縁膜(1)及び(2)、非晶質シリコン膜)が転写される。転写されたSiO2膜表面をTXRFで測定した結果が図21であり、またAFMで測定すると表面粗さRz(30ポイント)は5.44nmであった。また、リファレンスとして石英基板上に形成した50nmのW膜表面をTXRFで測定した結果が図22であり、AFMで測定すると表面粗さRz(30ポイント)は22.8nmであった。また、石英基板のみをTXRFで測定した結果が図23である。図21と図22とを比較すると同様のW(タングステン)のピークを有していることから、転写されたSiO2膜表面には微小の金属材料(ここではW)が付着していることがわかる。
【0079】
本明細書で開示する本発明の構成は、
支持体に接着材で接着された被剥離層は、酸化シリコン膜を有し、酸化シリコン膜と接着材との間には微量の金属材料を有する半導体装置である。
【0080】
上記構成において、前記金属材料は、W、Ti、Al、Ta、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料であることを特徴としている。
【0081】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【0082】
(実施の形態1)
以下に本発明を用いた代表的な剥離手順を簡略に図1を用いて示す。
【0083】
図1(A)中、10は基板、11は窒化物層または金属層、12は酸化物層、13は被剥離層である。
【0084】
図1(A)において、基板10はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板を用いても良い。
【0085】
まず、図1(A)に示すように基板10上に窒化物層または金属層11を形成する。窒化物層または金属層11として、代表的な一例はTi、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。
【0086】
次いで、窒化物層または金属層11上に酸化物層12を形成する。酸化物層12として、代表的な一例は酸化シリコン、酸化窒化シリコン、酸化金属材料を用いればよい。なお、酸化物層12は、スパッタ法、プラズマCVD法、塗布法などのいずれの成膜方法を用いてもよい。
【0087】
本発明においては、この酸化物層12の膜応力と、窒化物層または金属層11の膜応力とを異ならせることが重要である。各々の膜厚は、1nm〜1000nmの範囲で適宜設定し、各々の膜応力を調節すればよい。また、図1では、プロセスの簡略化を図るため、基板10に接して窒化物層または金属層11を形成した例を示したが、基板10と窒化物層または金属層11との間に絶縁層や金属層を設け、基板10との密着性を向上させてもよい。
【0088】
次いで、酸化物層12上に被剥離層13を形成する。(図1(A))被剥離層13は、TFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子)を含む層とすればよい。また、基板10の耐え得る範囲の熱処理を行うことができる。なお、本発明において、酸化物層12の膜応力と、窒化物層または金属層11の膜応力が異なっていても、被剥離層13の作製工程における熱処理によって膜剥がれなどが生じない。
【0089】
次いで、窒化物層または金属層11が設けられている基板10を物理的手段により引き剥がす。(図1(B))酸化物層12の膜応力と、窒化物層または金属層11の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。また、ここでは、被剥離層13の機械的強度が十分であると仮定した例を示しているが、被剥離層13の機械的強度が不十分である場合には、被剥離層13を固定する支持体(図示しない)を貼りつけた後、剥離することが好ましい。
【0090】
こうして、酸化物層12上に形成された被剥離層13を基板10から分離することができる。剥離後の状態を図1(C)に示す。
【0091】
実験では、金属層11としてタングステン膜10nm、酸化物層12としてスパッタ法による酸化シリコン膜200nmであっても本発明の剥離法により剥離が確認でき、金属層11としてタングステン膜50nmと酸化物層12としてスパッタ法による酸化シリコン膜100nmであっても本発明の剥離法により剥離が確認できている。また、金属層11としてタングステン膜50nmと酸化物層12としてスパッタ法による酸化シリコン膜400nmであっても本発明の剥離法により剥離が確認できている。
【0092】
また、剥離した後、引き剥がした被剥離層13を転写体(図示しない)に貼り付けてもよい。
【0093】
また、本発明は様々な半導体装置の作製方法に用いることができる。特に、転写体や支持体をプラスチック基板とすることで、軽量化が図れる。
【0094】
液晶表示装置を作製する場合は、支持体を対向基板とし、シール材を接着材として用いて支持体を被剥離層に接着すればよい。この場合、被剥離層に設けられた素子は画素電極を有しており、該画素電極と、前記対向基板との間には液晶材料が充填されるようにする。また、液晶表示装置を作製する順序は、特に限定されず、支持体としての対向基板を貼りつけ、液晶を注入した後に基板を剥離して転写体としてのプラスチック基板を貼りつけてもよいし、画素電極を形成した後、基板を剥離し、第1の転写体としてのプラスチック基板を貼り付けた後、第2の転写体としての対向基板を貼りつけてもよい。
【0095】
また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体を封止材として、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐように発光素子を外部から完全に遮断することが好ましい。また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体だけでなく、転写体も同様、十分に外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことが好ましい。また、発光装置を作製する順序は、特に限定されず、発光素子を形成した後、支持体としてのプラスチック基板を貼りつけ、基板を剥離し、転写体としてのプラスチック基板を貼りつけてもよいし、発光素子を形成した後、基板を剥離して、第1の転写体としてのプラスチック基板を貼り付けた後、第2の転写体としてのプラスチック基板を貼りつけてもよい。
【0096】
(実施の形態2)
本実施の形態は、被剥離層に接する下地絶縁層を設けて、窒化物層または金属層や基板からの不純物の拡散を防ぎつつ、基板を剥離する剥離手順を簡略に図2を用いて示す。
【0097】
図2(A)中、20は基板、21は窒化物層または金属層、22は酸化物層、23a、23bは下地絶縁層、24は被剥離層である。
【0098】
図2(A)において、基板20はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板を用いても良い。
【0099】
まず、図2(A)に示すように基板20上に窒化物層または金属層21を形成する。窒化物層または金属層21として、代表的な一例はTi、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。
【0100】
次いで、窒化物層または金属層21上に酸化物層22を形成する。酸化物層22として、代表的な一例は酸化シリコン、酸化窒化シリコン、酸化金属材料を用いればよい。なお、酸化物層22は、スパッタ法、プラズマCVD法、塗布法などのいずれの成膜方法を用いてもよい。
【0101】
本発明においては、この酸化物層22の膜応力と、窒化物層または金属層21の膜応力とを異ならせることが重要である。各々の膜厚は、1nm〜1000nmの範囲で適宜設定し、各々の膜応力を調節すればよい。また、図2では、プロセスの簡略化を図るため、基板20に接して窒化物層または金属層21を形成した例を示したが、基板20と窒化物層または金属層21との間に絶縁層や金属層を設け、基板20との密着性を向上させてもよい。
【0102】
次いで、酸化物層22上に下地絶縁層23a、23bを形成する。ここでは、プラズマCVD法で成膜温度400℃、原料ガスSiH4、NH3、N2Oから作製される酸化窒化シリコン膜23a(組成比Si=32%、O=27%、N=24%、H=17%)を50nm(好ましくは10〜200nm)形成し、さらにプラズマCVD法で成膜温度400℃、原料ガスSiH4、N2Oから作製される酸化窒化シリコン膜23b(組成比Si=32%、O=59%、N=7%、H=2%)を100nm(好ましくは50〜200nm)の厚さに積層したが、特に限定されず、単層もしくは3層以上の積層であってもよい。
【0103】
次いで、下地絶縁層23b上に被剥離層24を形成する。(図2(A))
【0104】
このような2層の下地絶縁層23a、23bとした場合、被剥離層24を形成するプロセスにおいて、窒化物層または金属層21や基板20からの不純物の拡散を防ぐことができる。また、下地絶縁層23a、23bにより酸化物層22と被剥離層24との密着性を向上させることもできる。
【0105】
また、窒化物層または金属層21や酸化物層22によって表面に凹凸が形成された場合、下地絶縁層を形成する前後に表面を平坦化してもよい。平坦化を行った方が、被剥離層24においてカバレッジが良好となり、素子を含む被剥離層24を形成する場合、素子特性が安定しやすいため好ましい。なお、この平坦化処理として、塗布膜(レジスト膜等)を形成した後エッチングなどを行って平坦化するエッチバック法や機械的化学的研磨法(CMP法)等を用いればよい。
【0106】
次いで、窒化物層または金属層21が設けられている基板20を物理的手段により引き剥がす。(図2(B))酸化物層22の膜応力と、窒化物層または金属層21の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。また、ここでは、被剥離層24の機械的強度が十分であると仮定した例を示しているが、被剥離層24の機械的強度が不十分である場合には、被剥離層24を固定する支持体(図示しない)を貼りつけた後、剥離することが好ましい。
【0107】
こうして、下地絶縁層22上に形成された被剥離層24を基板20から分離することができる。剥離後の状態を図2(C)に示す。
【0108】
また、剥離した後、引き剥がした被剥離層24を転写体(図示しない)に貼り付けてもよい。
【0109】
また、本発明は様々な半導体装置の作製方法に用いることができる。特に、転写体や支持体をプラスチック基板とすることで、軽量化が図れる。
【0110】
液晶表示装置を作製する場合は、支持体を対向基板とし、シール材を接着材として用いて支持体を被剥離層に接着すればよい。この場合、被剥離層に設けられた素子は画素電極を有しており、該画素電極と、前記対向基板との間には液晶材料が充填されるようにする。また、液晶表示装置を作製する順序は、特に限定されず、支持体としての対向基板を貼りつけ、液晶を注入した後に基板を剥離して転写体としてのプラスチック基板を貼りつけてもよいし、画素電極を形成した後、基板を剥離し、第1の転写体としてのプラスチック基板を貼り付けた後、第2の転写体としての対向基板を貼りつけてもよい。
【0111】
また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体を封止材として、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐように発光素子を外部から完全に遮断することが好ましい。また、EL素子を有する発光装置として代表される発光装置を作製する場合は、支持体だけでなく、転写体も同様、十分に外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことが好ましい。また、発光装置を作製する順序は、特に限定されず、発光素子を形成した後、支持体としてのプラスチック基板を貼りつけ、基板を剥離し、転写体としてのプラスチック基板を貼りつけてもよいし、発光素子を形成した後、基板を剥離して、第1の転写体としてのプラスチック基板を貼り付けた後、第2の転写体としてのプラスチック基板を貼りつけてもよい。
【0112】
(実施の形態3)
本実施の形態においては、実施の形態1に加えて、さらに剥離を助長させるため、レーザー光の照射または加熱処理を行う例を図4に示す。
【0113】
図4(A)中、40は基板、41は窒化物層または金属層、42は酸化物層、43は被剥離層である。
【0114】
被剥離層43まで形成する工程は、実施の形態1と同一であるので省略する。
【0115】
被剥離層43を形成した後、レーザー光の照射を行う。(図3(A))レーザー光としては、エキシマレーザー等の気体レーザーや、YVO4レーザーやYAGレーザーなどの固体レーザーや、半導体レーザーを用いればよい。また、レーザー発振の形態は、連続発振、パルス発振のいずれでもよく、レーザービームの形状も線状、矩形状、円状、楕円状のいずれでもよい。また、使用する波長は、基本波、第2高調波、第3高調波のいずれでもよい。
【0116】
また、窒化物層または金属層41として用いる材料は、レーザー光を吸収しやすい材料を用いることが望ましく、窒化チタンが好ましい。なお、レーザー光を通過させるため、基板40は透光性を有している基板を用いる。
【0117】
次いで、窒化物層または金属層41が設けられている基板40を物理的手段により引き剥がす。(図4(B))酸化物層42の膜応力と、窒化物層または金属層41の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。
【0118】
レーザー光を照射することによって、窒化物層または金属層41と酸化物層42との界面を加熱することにより、互いの膜応力を変化させて、剥離を助長することができ、さらに小さな力で剥離させることができる。また、ここでは、被剥離層43の機械的強度が十分であると仮定した例を示しているが、被剥離層43の機械的強度が不十分である場合には、被剥離層43を固定する支持体(図示しない)を貼りつけた後、剥離することが好ましい。
【0119】
こうして、酸化物層42上に形成された被剥離層43を基板40から分離することができる。剥離後の状態を図4(C)に示す。
【0120】
また、レーザー光に限定されず、ハロゲンランプ等の光源からの可視光、赤外線、紫外線、マイクロ波などを用いてもよい。
【0121】
また、レーザー光に代えて電気炉での加熱処理でもよい。
【0122】
また、支持体を接着する前、或いは、前記物理的手段により剥離する前に、加熱処理またはレーザー光の照射を行う処理を行ってもよい。
【0123】
また、本実施の形態は、実施の形態2と組み合わせることができる。
【0124】
(実施の形態4)
本実施の形態においては、実施の形態1に加えて、さらに剥離を助長させるため、粒状の酸化物を窒化物層または金属層と酸化物層との界面に設ける例を図5に示す。
【0125】
図5(A)中、50は基板、51は窒化物層または金属層、52aは粒状の酸化物、52bは酸化物層、53は被剥離層である。
【0126】
窒化物層または金属層51まで形成する工程は、実施の形態1と同一であるので省略する。
【0127】
窒化物層または金属層51を形成した後、粒状の酸化物52aを形成する。粒状の酸化物52aとしては酸化金属材料、例えば、ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)等を用いればよい。
【0128】
次いで、粒状の酸化物52aを覆って酸化物層52bを形成する。酸化物層52bとして、代表的な一例は酸化シリコン、酸化窒化シリコン、酸化金属材料を用いればよい。なお、酸化物層23bは、スパッタ法、プラズマCVD法、塗布法などのいずれの成膜方法を用いてもよい。
【0129】
次いで、酸化物層52b上に被剥離層53を形成する。(図5(A))
【0130】
次いで、窒化物層または金属層51が設けられている基板50を物理的手段により引き剥がす。(図5(B))酸化物層52の膜応力と、窒化物層または金属層51の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。
【0131】
粒状の酸化物52bを設けることによって、窒化物層または金属層51と酸化物層52との結合力を弱め、互いの密着性を変化させて、剥離を助長することができ、さらに小さな力で剥離させることができる。また、ここでは、被剥離層53の機械的強度が十分であると仮定した例を示しているが、被剥離層53の機械的強度が不十分である場合には、被剥離層53を固定する支持体(図示しない)を貼りつけた後、剥離することが好ましい。
【0132】
こうして、酸化物層52b上に形成された被剥離層53を基板50から分離することができる。剥離後の状態を図5(C)に示す。
【0133】
また、本実施の形態は、実施の形態2、または実施の形態3と組み合わせることができる。
【0134】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【0135】
(実施例)
[実施例1]
本発明の実施例を図6〜図8を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)を同時に作製する方法について詳細に説明する。
【0136】
まず、基板100上に窒化物層または金属層101、酸化物層102、下地絶縁膜103を形成し、結晶構造を有する半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層104〜108を形成する。
【0137】
基板100としては、ガラス基板(#1737)を用いる。
【0138】
また、金属層101としては、Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層を用いればよい。さらに好ましくは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。ここではスパッタ法で膜厚100nmの窒化チタン膜を用いる。
【0139】
また、酸化物層102としては、酸化シリコン材料または酸化金属材料からなる単層、またはこれらの積層を用いればよい。ここではスパッタ法で膜厚200nmの酸化シリコン膜を用いる。この金属層101と酸化物層102の結合力は熱処理には強く、膜剥がれ(ピーリングとも呼ばれる)などが生じないが、物理的手段で簡単に酸化物層の層内、あるいは界面において剥離することができる。
【0140】
また、下地絶縁膜103としては、プラズマCVD法で成膜温度400℃、原料ガスSiH4、NH3、N2Oから作製される酸化窒化シリコン膜103a(組成比Si=32%、O=27%、N=24%、H=17%)を50nm(好ましくは10〜200nm)形成する。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/100希釈)で除去する。次いでプラズマCVD法で成膜温度400℃、原料ガスSiH4、N2Oから作製される酸化窒化シリコン膜103b(組成比Si=32%、O=59%、N=7%、H=2%)を100nm(好ましくは50〜200nm)の厚さに積層形成し、さらに大気解放せずにプラズマCVD法で成膜温度300℃、成膜ガスSiH4で非晶質構造を有する半導体膜(ここではアモルファスシリコン膜)を54nmの厚さ(好ましくは25〜80nm)で形成する。
【0141】
本実施例では下地膜103を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiXGe1-X(X=0.0001〜0.02))合金などを用い、公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により形成すればよい。また、プラズマCVD装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。
【0142】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約2nmの極薄い酸化膜を形成する。次いで、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行う。ここでは、ジボラン(B26)を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧15kV、ジボランを水素で1%に希釈したガス流量30sccm、ドーズ量2×1012/cm2で非晶質シリコン膜にボロンを添加した。
【0143】
次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【0144】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、500℃〜650℃で4〜24時間で行えばよい。ここでは脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、ランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【0145】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するための第1のレーザー光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いる。いずれにしても、繰り返し周波数10〜1000Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数30Hz、エネルギー密度393mJ/cm2で第1のレーザー光の照射を大気中で行なう。なお、大気中、または酸素雰囲気中で行うため、第1のレーザー光の照射により表面に酸化膜が形成される。
【0146】
次いで、第1のレーザー光の照射により形成された酸化膜を希フッ酸で除去した後、第2のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化する。このレーザー光(第2のレーザー光)には波長400nm以下のエキシマレーザー光や、YAGレーザーの第2高調波、第3高調波を用いる。第2のレーザー光のエネルギー密度は、第1のレーザー光のエネルギー密度より大きくし、好ましくは30〜60mJ/cm2大きくする。ここでは、繰り返し周波数30Hz、エネルギー密度453mJ/cm2で第2のレーザー光の照射を行ない、半導体膜表面における凹凸のP―V値(Peak to Valley、高さの最大値と最小値の差分)が50nm以下となる。このP−V値は、AFM(原子間力顕微鏡)により得られる。
【0147】
また、本実施例では第2のレーザー光の照射を全面に行ったが、オフ電流の低減は、画素部のTFTに特に効果があるため、少なくとも画素部のみに選択的に照射する工程としてもよい。
【0148】
次いで、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。
【0149】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を膜厚150nmで形成する。本実施例のスパッタ法による成膜条件は、成膜圧力を0.3Paとし、ガス(Ar)流量を50(sccm)とし、成膜パワーを3kWとし、基板温度を150℃とする。なお、上記条件での非晶質シリコン膜に含まれるアルゴン元素の原子濃度は、3×1020/cm3〜6×1020/cm3、酸素の原子濃度は1×1019/cm3〜3×1019/cm3である。その後、ランプアニール装置を用いて650℃、3分の熱処理を行いゲッタリングする。
【0150】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【0151】
次いで、得られた結晶構造を有するシリコン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層104〜108を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【0152】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜109となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。
【0153】
次いで、図6(A)に示すように、ゲート絶縁膜109上に膜厚20〜100nmの第1の導電膜110aと、膜厚100〜400nmの第2の導電膜110bとを積層形成する。本実施例では、ゲート絶縁膜109上に膜厚50nmの窒化タンタル膜、膜厚370nmのタングステン膜を順次積層する。
【0154】
第1の導電膜及び第2の導電膜を形成する導電性材料としてはTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、、AgPdCu合金を用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
【0155】
次に、図6(B)に示すように光露光工程によりレジストからなるマスク112〜117を形成し、ゲート電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。エッチングにはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4、CCl4などを代表とする塩素系ガスまたはCF4、SF6、NF3などを代表とするフッ素系ガス、またはO2を適宜用いることができる。
【0156】
本実施例では、基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、12.5cm×12.5cmであり、コイル型の電極面積サイズ(ここではコイルの設けられた石英円板)は、直径25cmの円板である。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。第1のエッチング条件でのWに対するエッチング速度は200.39nm/min、TaNに対するエッチング速度は80.32nm/minであり、TaNに対するWの選択比は約2.5である。また、この第1のエッチング条件によって、Wのテーパー角は、約26°となる。この後、レジストからなるマスク112〜117を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。第2のエッチング条件でのWに対するエッチング速度は58.97nm/min、TaNに対するエッチング速度は66.43nm/minである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
【0157】
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°とすればよい。
【0158】
こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層119〜123(第1の導電層119a〜123aと第2の導電層119b〜123b)を形成する。ゲート絶縁膜となる絶縁膜109は、10〜20nm程度エッチングされ、第1の形状の導電層119〜123で覆われない領域が薄くなったゲート絶縁膜118となる。
【0159】
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、エッチング用ガスにSF6とCl2とO2とを用い、それぞれのガス流量比を24/12/24(sccm)とし、1.3Paの圧力でコイル型の電極に700WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを25秒行った。基板側(試料ステージ)にも10WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。第2のエッチング処理でのWに対するエッチング速度は227.3nm/min、TaNに対するエッチング速度は32.1nm/minであり、TaNに対するWの選択比は7.1であり、絶縁膜118であるSiONに対するエッチング速度は33.7nm/minであり、SiONに対するWの選択比は6.83である。このようにエッチングガス用ガスにSF6を用いた場合、絶縁膜118との選択比が高いので膜減りを抑えることができる。本実施例では絶縁膜118において約8nmしか膜減りが起きない。
【0160】
この第2のエッチング処理によりWのテーパー角は70°となった。この第2のエッチング処理により第2の導電層126b〜131bを形成する。一方、第1の導電層は、ほとんどエッチングされず、第1の導電層126a〜131aとなる。なお、第1の導電層126a〜131aは、第1の導電層119a〜124aとほぼ同一サイズである。実際には、第1の導電層の幅は、第2のエッチング処理前に比べて約0.3μm程度、即ち線幅全体で0.6μm程度後退する場合もあるがほとんどサイズに変化がない。
【0161】
また、2層構造に代えて、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造とした場合、第1のエッチング処理の第1のエッチング条件としては、BCl3とCl2とO2とを原料ガスに用い、それぞれのガス流量比を65/10/5(sccm)とし、基板側(試料ステージ)に300WのRF(13.56MHz)電力を投入し、1.2Paの圧力でコイル型の電極に450WのRF(13.56MHz)電力を投入してプラズマを生成して117秒のエッチングを行えばよく、第1のエッチング処理の第2のエッチング条件としては、CF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)とし、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行えばよく、第2のエッチング処理としてはBCl3とCl2を用い、それぞれのガス流量比を20/60(sccm)とし、基板側(試料ステージ)には100WのRF(13.56MHz)電力を投入し、1.2Paの圧力でコイル型の電極に600WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行えばよい。
【0162】
次いで、レジストからなるマスクを除去した後、第1のドーピング処理を行って図6(D)の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1.5×1014atoms/cm2とし、加速電圧を60〜100keVとして行う。n型を付与する不純物元素として、典型的にはリン(P)または砒素(As)を用いる。この場合、第1の導電層及び第2の導電層126〜130がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域132〜136が形成される。第1の不純物領域132〜136には1×1016〜1×1017/cm3の濃度範囲でn型を付与する不純物元素を添加する。ここでは、第1の不純物領域と同じ濃度範囲の領域をn--領域とも呼ぶ。
【0163】
なお、本実施例ではレジストからなるマスクを除去した後、第1のドーピング処理を行ったが、レジストからなるマスクを除去せずに第1のドーピング処理を行ってもよい。
【0164】
次いで、図7(A)に示すようにレジストからなるマスク137〜139を形成し第2のドーピング処理を行う。マスク137は駆動回路のpチャネル型TFTを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク138は駆動回路のnチャネル型TFTの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク139は画素部のTFTを形成する半導体層のチャネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスクである。
【0165】
第2のドーピング処理におけるイオンドープ法の条件はドーズ量を1.5×1015atoms/cm2とし、加速電圧を60〜100keVとしてリン(P)をドーピングする。ここでは、第2の導電層126b〜128bをマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスク137〜139で覆われた領域には添加されない。こうして、第2の不純物領域140〜142と、第3の不純物領域144が形成される。第2の不純物領域140〜142には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素を添加されている。ここでは、第2の不純物領域と同じ濃度範囲の領域をn+領域とも呼ぶ。
【0166】
また、第3の不純物領域は第1の導電層により第2の不純物領域よりも低濃度に形成され、1×1018〜1×1019/cm3の濃度範囲でn型を付与する不純物元素を添加されることになる。なお、第3の不純物領域は、テーパー形状である第1の導電層の部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第3の不純物領域と同じ濃度範囲の領域をn-領域とも呼ぶ。また、マスク138、139で覆われた領域は、第2のドーピング処理で不純物元素が添加されず、第1の不純物領域146、147となる。
【0167】
次いで、レジストからなるマスク137〜139を除去した後、新たにレジストからなるマスク148〜150を形成して図7(B)に示すように第3のドーピング処理を行う。
【0168】
駆動回路において、上記第3のドーピング処理により、pチャネル型TFTを形成する半導体層および保持容量を形成する半導体層にp型の導電型を付与する不純物元素が添加された第4の不純物領域151、152及び第5の不純物領域153、154を形成する。
【0169】
また、第4の不純物領域151、152には1×1020〜1×1021/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。尚、第4の不純物領域151、152には先の工程でリン(P)が添加された領域(n--領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されていて導電型はp型となっている。ここでは、第4の不純物領域と同じ濃度範囲の領域をp+領域とも呼ぶ。
【0170】
また、第5の不純物領域153、154は第2の導電層127aのテーパー部と重なる領域に形成されるものであり、1×1018〜1×1020/cm3の濃度範囲でp型を付与する不純物元素が添加されるようにする。ここでは、第5の不純物領域と同じ濃度範囲の領域をp-領域とも呼ぶ。
【0171】
以上までの工程でそれぞれの半導体層にn型またはp型の導電型を有する不純物領域が形成される。導電層126〜129はTFTのゲート電極となる。また、導電層130は画素部において保持容量を形成する一方の電極となる。さらに、導電層131は画素部においてソース配線を形成する。
【0172】
次いで、ほぼ全面を覆う絶縁膜(図示しない)を形成する。本実施例では、プラズマCVD法により膜厚50nmの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【0173】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【0174】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
【0175】
次いで、窒化シリコン膜からなる第1の層間絶縁膜155を形成して熱処理(300〜550℃で1〜12時間の熱処理)を行い、半導体層を水素化する工程を行う。(図7(C))この工程は第1の層間絶縁膜155に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜(図示しない)の存在に関係なく半導体層を水素化することができる。ただし、本実施例では、第2の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第2の導電層が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0176】
次いで、第1の層間絶縁膜155上に有機絶縁物材料から成る第2の層間絶縁膜156を形成する。本実施例では膜厚1.6μmのアクリル樹脂膜を形成する。次いで、ソース配線131に達するコンタクトホールと、導電層129、130に達するコンタクトホールと、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第1の層間絶縁膜をエッチングストッパーとして第2の層間絶縁膜をエッチングした後、絶縁膜(図示しない)をエッチングストッパーとして第1の層間絶縁膜をエッチングしてから絶縁膜(図示しない)をエッチングした。
【0177】
その後、Al、Ti、Mo、Wなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。こうして、ソース電極またはドレイン電極157〜162、ゲート配線164、接続配線163、画素電極165が形成される。
【0178】
以上の様にして、nチャネル型TFT201、pチャネル型TFT202、nチャネル型TFT203を有する駆動回路206と、nチャネル型TFTからなる画素TFT204、保持容量205とを有する画素部207を同一基板上に形成することができる。(図8)本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【0179】
画素部207において、画素TFT204(nチャネル型TFT)にはチャネル形成領域169、ゲート電極を形成する導電層129の外側に形成される第1の不純物領域(n--領域)147と、ソース領域またはドレイン領域として機能する第2の不純物領域(n+領域)142、171を有している。また、保持容量205の一方の電極として機能する半導体層には第4の不純物領域152、第5の不純物領域154が形成されている。保持容量205は、絶縁膜(ゲート絶縁膜と同一膜)118を誘電体として、第2の電極130と、半導体層152、154、170とで形成されている。
【0180】
また、駆動回路206において、nチャネル型TFT201(第1のnチャネル型TFT)はチャネル形成領域166、ゲート電極を形成する導電層126の一部と絶縁膜を介して重なる第3の不純物領域(n-領域)144とソース領域またはドレイン領域として機能する第2の不純物領域(n+領域)140を有している。
【0181】
また、駆動回路206において、pチャネル型TFT202にはチャネル形成領域167、ゲート電極を形成する導電層127の一部と絶縁膜を介して重なる第5不純物領域(p-領域)153とソース領域またはドレイン領域として機能する第4の不純物領域(p+領域)151を有している。
【0182】
また、駆動回路206において、nチャネル型TFT203(第2のnチャネル型TFT)にはチャネル形成領域168、ゲート電極を形成する導電層128の外側に第1の不純物領域(n--領域)146とソース領域またはドレイン領域として機能する第2の不純物領域(n+領域)141を有している。
【0183】
これらのTFT201〜203を適宜組み合わせてシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成し、駆動回路206を形成すればよい。例えば、CMOS回路を形成する場合には、nチャネル型TFT201とpチャネル型TFT202を相補的に接続して形成すればよい。
【0184】
特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、nチャネル型TFT203の構造が適している。
【0185】
また、信頼性が最優先とされる回路には、GOLD構造であるnチャネル型TFT201の構造が適している。
【0186】
また、半導体膜表面の平坦化を向上させることによって信頼性を向上させることができるので、GOLD構造のTFTにおいて、ゲート電極とゲート絶縁膜を介して重なる不純物領域の面積を縮小しても十分な信頼性を得ることができる。具体的にはGOLD構造のTFTにおいてゲート電極のテーパー部となる部分サイズを小さくしても十分な信頼性を得ることができる。
【0187】
また、GOLD構造のTFTにおいてはゲート絶縁膜が薄くなると寄生容量が増加するが、ゲート電極(第1導電層)のテーパー部となる部分サイズを小さくして寄生容量を低減すれば、f特性(周波数特性)も向上してさらなる高速動作が可能となり、且つ、十分な信頼性を有するTFTとなる。
【0188】
なお、画素部207の画素TFTにおいても、第2のレーザー光の照射によりオフ電流の低減、およびバラツキの低減が実現される。
【0189】
また、本実施例では反射型の表示装置を形成するためのアクティブマトリクス基板を作製する例を示したが、画素電極を透明導電膜で形成すると、フォトマスクは1枚増えるものの、透過型の表示装置を形成することができる。
【0190】
また、本実施例ではガラス基板を用いたが、特に限定されず、石英基板、半導体基板、セラミックス基板、金属基板を用いることができる。
【0191】
また、図8の状態を得た後、酸化物層102上に設けたTFTを含む層(被剥離層)の機械的強度が十分であれば、基板100を引き剥がしてもよい。本実施例は、被剥離層の機械的強度が不十分であるので、被剥離層を固定する支持体(図示しない)を貼りつけた後、剥離することが好ましい。
【0192】
[実施例2]
本実施例では、実施例1で作製したアクティブマトリクス基板から、基板100を剥離してプラスチック基板を貼り合わせてアクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図9を用いる。
【0193】
図9(A)において、400は基板、401は窒化物層または金属層、402は酸化物層、403は下地絶縁層、404aは駆動回路413の素子、404bは画素部414の素子404b、405は画素電極である。ここで素子とは、アクティブマトリクス型の液晶表示装置において、画素のスイッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子等を指す。図9(A)に示したアクティブマトリクス基板は図8に示したアクティブマトリクス基板を簡略化して示したものであり、図8中の基板100は図9(A)中の基板400に対応している。同様に図9(A)中の401は、図8中の101に、図9(A)中の402は、図8中の102に、図9(A)中の403は、図8中の103に、図9(A)中の404aは、図8中の201及び202に、図9(A)中の404bは、図8中の204に、図9(A)中の405は、図8中の165にそれぞれ対応している。
【0194】
まず、実施例1に従い、図8の状態のアクティブマトリクス基板を得た後、図8のアクティブマトリクス基板上に配向膜406aを形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【0195】
次いで、支持体407となる対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ(図示しない)が設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜(図示しない)を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極408を画素部に形成し、対向基板の全面に配向膜406bを形成し、ラビング処理を施した。
【0196】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板400と支持体407とを接着層409となるシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料410を注入し、封止剤(図示せず)によって完全に封止する。(図9(B))液晶材料410には公知の液晶材料を用いれば良い。
【0197】
次いで、窒化物層または金属層401が設けられている基板400を物理的手段により引き剥がす。(図9(C))酸化物層402の膜応力と、窒化物層または金属層401の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。
【0198】
次いで、エポキシ樹脂などの接着層411により転写体412に貼り付ける。本実施例では、転写体412をプラスチックフィルム基板とすることで、軽量化を図る。
【0199】
このようにしてフレキシブルなアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、フレキシブルな基板412または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板(図示しない)等を適宜設けた。そして、公知の技術を用いてFPC(図示しない)を貼りつけた。
【0200】
[実施例3]
実施例2では、支持体としての対向基板を貼りつけ、液晶を注入した後に基板を剥離して転写体としてのプラスチック基板を貼りつけた例を示したが、本実施例では、図8に示したアクティブマトリクス基板を形成した後、基板を剥離し、第1の転写体としてのプラスチック基板と、第2の転写体としてのプラスチック基板を貼りつけた例である。説明には図10を用いる。
【0201】
図10(A)において、500は基板、501は窒化物層または金属層、502は酸化物層、503は下地絶縁層、504aは駆動回路514の素子、504bは画素部515の素子504b、505は画素電極である。図10(A)に示したアクティブマトリクス基板は図8に示したアクティブマトリクス基板を簡略化して示したものであり、図8中の基板100は図10(A)中の基板500に対応している。同様に図10(A)中の501は、図8中の101に、図10(A)中の502は、図8中の102に、図10(A)中の503は、図8中の103に、図10(A)中の504aは、図8中の201及び202に、図10(A)中の504bは、図8中の204に、図10(A)中の505は、図8中の165にそれぞれ対応している。
【0202】
まず、実施例1に従い、図8の状態のアクティブマトリクス基板を得た後、窒化物層または金属層501が設けられている基板500を物理的手段により引き剥がす。(図10(B))酸化物層502の膜応力と、窒化物層または金属層501の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。
【0203】
次いで、エポキシ樹脂などの接着層506により転写体507(第1の転写体)に貼り付ける。本実施例では、転写体507をプラスチックフィルム基板とすることで、軽量化を図る。(図10(C))
【0204】
次いで、配向膜508aを形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【0205】
次いで、支持体510(第2の転写体)となる対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ(図示しない)が設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜(図示しない)を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極509を画素部に形成し、対向基板の全面に配向膜508bを形成し、ラビング処理を施した。
【0206】
そして、画素部と駆動回路が接着されたプラスチックフィルム基板507と支持体510とを接着層512となるシール材で貼り合わせる。(図10(D))シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料513を注入し、封止剤(図示せず)によって完全に封止する。(図10(D))液晶材料513には公知の液晶材料を用いれば良い。
【0207】
このようにしてフレキシブルなアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、フレキシブルな基板507または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板(図示しない)等を適宜設けた。そして、公知の技術を用いてFPC(図示しない)を貼りつけた。
【0208】
[実施例4]
実施例2または実施例3により得られた液晶モジュールの構成を図11の上面図を用いて説明する。実施例2における基板412、または実施例3における基板507が基板301に対応する。
【0209】
基板301の中央には、画素部304が配置されている。画素部304の上側には、ソース信号線を駆動するためのソース信号線駆動回路302が配置されている。画素部304の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路303が配置されている。本実施例に示した例では、ゲート信号線駆動回路303は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図11に示した左右対称配置が望ましい。
【0210】
各駆動回路への信号の入力は、フレキシブルプリント基板(Flexible Print Circuit:FPC)305から行われる。FPC305は、基板301の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極309を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はITOを用いて形成した。
【0211】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤307が塗布され、あらかじめフィルム基板上に形成されたスペーサ310によって一定のギャップ(基板301と対向基板306との間隔)を保った状態で、対向基板306が貼り付けられる。その後、シール剤307が塗布されていない部分より液晶材料が注入され、封止剤308によって密閉される。以上の工程により、液晶モジュールが完成する。
【0212】
また、ここでは全ての駆動回路をフィルム基板上に形成した例を示したが、駆動回路の一部に数個のICを用いてもよい。
【0213】
また、本実施例は、実施例1と自由に組みあわせることが可能である。
【0214】
[実施例5]
実施例1では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例を示す。
【0215】
層間絶縁膜を形成する工程までは実施例1と同じであるので、ここでは省略する。実施例1に従ってTFTおよび層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極601を形成する。透光性を有する導電膜としては、ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)等を用いればよい。
【0216】
その後、層間絶縁膜600にコンタクトホールを形成する。次いで、画素電極と重なる接続電極602を形成する。この接続電極602は、コンタクトホールを通じてドレイン領域と接続されている。また、この接続電極と同時に他のTFTのソース電極またはドレイン電極も形成する。
【0217】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のICを用いてもよい。
【0218】
以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス基板を用い、基板を剥離した後、プラスチック基板を貼り合わせ、実施例2〜4に従って液晶モジュールを作製し、バックライト604、導光板605を設け、カバー606で覆えば、図12にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、プラスチック基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板603は、プラスチック基板と対向基板の両方に貼り付ける。
【0219】
また、本実施例は、実施例1乃至4と自由に組みあわせることが可能である。
【0220】
[実施例6]
本実施例では、プラスチック基板上に形成された有機発光素子を備えた発光装置を作製する例を図13に示す。
【0221】
図13(A)において、600は基板、601は窒化物層または金属層、602は酸化物層、603は下地絶縁層、604aは駆動回路611の素子、604b、604cは画素部612の素子、605はEL素子(Organic Light Emitting Device)である。ここで素子とは、アクティブマトリクス型の発光装置ならば画素のスイッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子並びにEL素子等を指す。そして、これらの素子を覆って、層間絶縁膜606を形成する。層間絶縁膜606は、成膜後の表面がより平坦であることが好ましい。なお、層間絶縁膜606は必ずしも設ける必要はない。
【0222】
なお、基板600上に設ける601〜603は実施の形態2乃至4のいずれか一に従って形成すればよい。
【0223】
これらの素子(604a、604b、604cを含む)は、上記実施例1のnチャネル型TFT201、上記実施例1のpチャネル型TFT202に従って作製すればよい。なお、ここでは一つの画素に2つのTFTを用いた例を示したが、3つ、またはそれ以上のTFTを用いてもよい。
【0224】
EL素子605は、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる有機化合物(有機発光材料)を含む層(以下、有機発光層と記す)と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。なお、本明細書では、EL素子の陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にEL素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/電子輸送層/陰極等の順に積層した構造を有していることもある。
【0225】
上記方法により、図13(A)の状態を得たら、接着層607により支持体608を貼り合わせる。(図13(B))本実施例では支持体608としてプラスチック基板を用いる。具体的には、支持体として、厚さ10μm以上の樹脂基板、例えばPES(ポリエチレンサルファイル)、PC(ポリカーボネート)、PET(ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレート)を用いることができる。なお、EL素子から見て観測者側(発光装置の使用者側)に位置する場合、支持体608および接着層607は、光を透過する材料であることが必要である。
【0226】
次いで、窒化物層または金属層601が設けられている基板600を物理的手段により引き剥がす。(図13(C))酸化物層602の膜応力と、窒化物層または金属層601の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。
【0227】
次いで、エポキシ樹脂などの接着層609により転写体610に貼り付ける。(図13(D))本実施例では、転写体610をプラスチックフィルム基板とすることで、軽量化を図る。
【0228】
こうして、可撓性を有する支持体608、可撓性を有する転写体610によって挟まれたフレキシブルな発光装置を得ることができる。なお、支持体608と転写体610とを同一材料にすると、熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。
【0229】
そして、必要があれば、可撓性を有する支持体608、可撓性を有する転写体610を所望の形状に分断する。そして、公知の技術を用いてFPC(図示しない)を貼りつけた。
【0230】
[実施例7]
実施例6では、支持体を貼りつけた後、基板を剥離して転写体としてのプラスチック基板を貼りつけた例を示したが、本実施例では、基板を剥離した後、第1の転写体としてのプラスチック基板と、第2の転写体としてのプラスチック基板を貼りつけてEL素子を備えた発光装置を作製する例である。説明には図14を用いる。
【0231】
図14(A)において、700は基板、701は窒化物層または金属層、702は酸化物層、703は下地絶縁層、704aは駆動回路711の素子、704b、704cは画素部712の素子、705はEL素子(Organic Light Emitting Device)である。ここで素子とは、アクティブマトリクス型の発光装置ならば画素のスイッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子並びにEL素子等を指す。そして、これらの素子を覆って、層間絶縁膜706を形成する。層間絶縁膜706は、成膜後の表面がより平坦であることが好ましい。なお、層間絶縁膜706は必ずしも設ける必要はない。
【0232】
なお、基板700上に設ける701〜703は実施の形態2乃至4のいずれか一に従って形成すればよい。
【0233】
これらの素子(704a、704b、704cを含む)は、上記実施例1のnチャネル型TFT201、上記実施例1のpチャネル型TFT202に従って作製すればよい。
【0234】
上記方法により、図14(A)の状態を得たら、窒化物層または金属層701が設けられている基板700を物理的手段により引き剥がす。(図14(B))酸化物層702の膜応力と、窒化物層または金属層701の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。
【0235】
次いで、エポキシ樹脂などの接着層709により転写体(第1の転写体)710に貼り付ける。本実施例では、転写体710をプラスチックフィルム基板とすることで、軽量化を図る。
【0236】
次いで、接着層707により基材(第2の転写体)708を貼り合わせる。(図14(C))本実施例では基材708としてプラスチック基板を用いる。具体的には、転写体710及び基材708として、厚さ10μm以上の樹脂基板、例えばPES(ポリエチレンサルファイル)、PC(ポリカーボネート)、PET(ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレート)を用いることができる。なお、EL素子から見て観測者側(発光装置の使用者側)に位置する場合、基材708および接着層707は、光を透過する材料であることが必要である。
【0237】
こうして、可撓性を有する基材708、可撓性を有する転写体710によって挟まれたフレキシブルな発光装置を得ることができる。なお、基材708と転写体710とを同一材料にすると、熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。
【0238】
そして、必要があれば、可撓性を有する基材708、可撓性を有する転写体710を所望の形状に分断する。そして、公知の技術を用いてFPC(図示しない)を貼りつけた。
【0239】
[実施例8]
実施例6または実施例7では、可撓性を有する基板によって挟まれたフレキシブルな発光装置を得る例を示したが、プラスチックからなる基板は、一般的に水分や酸素を透過しやすく、有機発光層はこれらのものによって劣化が促進されるので、発光装置の寿命が短くなりやすい。
【0240】
そこで本実施例では、プラスチック基板上に、酸素や水分がEL素子の有機発光層に入り込むのを防ぐ複数の膜(以下、バリア膜)と、前記バリア膜どうしの間に前記バリア膜よりも応力の小さい層(応力緩和膜)を設ける。本明細書では、バリア膜と応力緩和膜を積層した膜を封止膜と呼ぶ。
【0241】
具体的には、無機物からなるバリア膜(以下、バリア膜と呼ぶ)を2層以上設けて、さらに該2層のバリア膜の間に樹脂を有する応力緩和膜(以下、応力緩和膜と呼ぶ)を設ける。そして、該3層以上の絶縁膜上にEL素子を形成して密封することにより、発光装置を形成する。なお、実施例6または実施例7とは基板以外の構成は同一であるのでここでは省略する。
【0242】
図15に示すように、フィルム基板810上にバリア膜を2層以上設けて、さらに該2層のバリア膜の間に応力緩和膜を設ける。その結果、フィルム基板810と第2接着層809の間に、該バリア膜と応力緩和膜を積層した封止膜が形成される。
【0243】
ここでは、フィルム基板810上にバリア膜811aとして、窒化珪素からなる膜をスパッタを用いて成膜し、バリア膜811a上にポリイミドを有する応力緩和膜811bを成膜し、応力緩和膜811b上にバリア膜811cとして、窒化珪素からなる膜をスパッタを用いて成膜する。バリア膜811a、応力緩和膜811b、バリア膜811cを積層した膜を封止膜811と総称する。そして、該封止膜811が形成されたフィルム基板810を、第2接着層809を用いて、素子を含む被剥離層に貼り合わせればよい。
【0244】
同様に、フィルム基板812上にバリア膜814aとして、窒化珪素からなる膜をスパッタを用いて成膜し、バリア膜814a上にポリイミドを有する応力緩和膜814bを成膜し、応力緩和膜814b上にバリア膜814cとして、窒化珪素からなる膜をスパッタを用いて成膜する。バリア膜814a、応力緩和膜814b、バリア膜814cを積層した膜を封止膜814と総称する。そして、該封止膜814が形成されたフィルム基板812を、第2接着層809を用いて、素子を含む被剥離層に貼り合わせればよい。
【0245】
なお、バリア膜は2層以上設けていれば良い。そしてバリア膜は、窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウム(AlSiON)を用いることができる。
【0246】
窒化酸化珪化アルミニウムは熱伝導度が比較的高いので、バリア膜に用いることで、素子で発生した熱を効率良く放熱することができる。
【0247】
また、応力緩和膜には、透光性を有する樹脂を用いることができる。代表的には、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンもしくはエポキシ樹脂等を用いることが可能である。なお、上述した以外の樹脂を用いることもできる。ここでは、熱重合するタイプのポリイミドを塗布後、焼成して形成する。
【0248】
窒化珪素は、アルゴンを導入し、基板温度を150℃に保ち、スパッタ圧力0.4Pa程度で成膜を行う。そしてターゲットとして珪素を用い、アルゴンの他に窒素及び水素を導入して成膜を行った。窒化酸化珪素の場合、アルゴンを導入し、基板温度を150℃に保ち、スパッタ圧力0.4Pa程度で成膜を行う。そしてターゲットとして珪素を用い、アルゴンの他に窒素、ニ酸化窒素及び水素を導入して成膜を行った。なおターゲットとして酸化珪素を用いても良い。
【0249】
バリア膜の膜厚は50nm〜3μmの範囲であることが望ましい。ここでは、窒化珪素を1μmの膜厚で成膜した。
【0250】
なお、バリア膜の成膜方法はスパッタのみに限定されず、実施者が適宜設定することができる。例えば、LPCVD法、プラズマCVD法等を用いて成膜しても良い。
【0251】
また、応力緩和膜の膜厚は、200nm〜2μmの範囲であることが望ましい。ここでは、ポリイミドを1μmの膜厚で成膜した。
【0252】
実施例6における支持体608または転写体610、或いは実施例7における基材708または転写体710として、本実施例の封止膜が設けられたプラスチック基板を適用することによりEL素子を完全に大気から遮断することができる。これにより酸化による有機発光材料の劣化をほぼ完全に抑制することができ、EL素子の信頼性を大幅に向上させることができる。
【0253】
[実施例9]
実施例6または実施例7により得られたEL素子を有するモジュール、いわゆるELモジュールの構成を図16の上面図を用いて説明する。実施例7における転写体610、または実施例8における転写体710がフィルム基板900に対応する。
【0254】
図16(A)は、EL素子を有するモジュール、いわゆるELモジュールを示す上面図、図16(B)は図16(A)をA−A’で切断した断面図である。可撓性を有するフィルム基板900(例えば、プラスチック基板等)に、画素部902、ソース側駆動回路901、及びゲート側駆動回路903を形成する。これらの画素部や駆動回路は、上記実施例に従えば得ることができる。また、918はシール材、919はDLC膜であり、画素部および駆動回路部はシール材918で覆われ、そのシール材は保護膜919で覆われている。さらに、接着材を用いてカバー材920で封止されている。カバー材920の形状および支持体の形状も特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであってもよい。熱や外力などによる変形に耐えるためカバー材920はフィルム基板900と同じ材質のもの、例えばプラスチック基板を用いることが望ましく、図16に示す凹部形状(深さ3〜10μm)に加工されたものを用いる。さらに加工して乾燥剤921が設置できる凹部(深さ50〜200μm)を形成することが望ましい。また、多面取りでELモジュールを製造する場合、基板とカバー材とを貼り合わせた後、CO2レーザー等を用いて端面が一致するように分断してもよい。
【0255】
また、ここでは図示しないが、用いる金属層(ここでは陰極など)の反射により背景が映り込むことを防ぐために、位相差板(λ/4板)や偏光板からなる円偏光板と呼ばれる円偏光手段を基板900上に設けてもよい。
【0256】
なお、908はソース側駆動回路901及びゲート側駆動回路903に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)909からビデオ信号やクロック信号を受け取る。また、本実施例の発光装置は、デジタル駆動であってもよく、アナログ駆動であってもよく、ビデオ信号はデジタル信号であってもよいし、アナログ信号であってもよい。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。また、これらの画素部や駆動回路と同一基板上に複雑な集積回路(メモリ、CPU、コントローラ、D/Aコンバータ等)を形成することも可能であるが、少ないマスク数での作製は困難である。従って、メモリ、CPU、コントローラ、D/Aコンバータ等を備えたICチップを、COG(chip on glass)方式やTAB(tape automated bonding)方式やワイヤボンディング方法で実装することが好ましい。
【0257】
次に、断面構造について図16(B)を用いて説明する。フィルム基板900上に接着層を介して絶縁膜910が設けられ、絶縁膜910の上方には画素部902、ゲート側駆動回路903が形成されており、画素部902は電流制御用TFT911とそのドレインに電気的に接続された画素電極912を含む複数の画素により形成される。なお、実施の形態1乃至4のいずれか一に従って、基板上に形成した被剥離層を剥離した後、フィルム基板900が接着層で貼りつけられる。また、ゲート側駆動回路903はnチャネル型TFT913とpチャネル型TFT914とを組み合わせたCMOS回路を用いて形成される。
【0258】
これらのTFT(911、913、914を含む)は、上記実施例1のnチャネル型TFT201、上記実施例1のpチャネル型TFT202に従って作製すればよい。
【0259】
なお、TFTとEL素子の間に設ける絶縁膜としては、アルカリ金属イオンやアルカリ土金属イオン等の不純物イオンの拡散をブロックするだけでなく、積極的にアルカリ金属イオンやアルカリ土金属イオン等の不純物イオンを吸着する材料が好ましく、更には後のプロセス温度に耐えうる材料が適している。これらの条件に合う材料は、一例としてフッ素を多く含んだ窒化シリコン膜が挙げられる。窒化シリコン膜の膜中に含まれるフッ素濃度は、1×1019/cm3以上、好ましくは窒化シリコン膜中でのフッ素の組成比を1〜5%とすればよい。窒化シリコン膜中のフッ素がアルカリ金属イオンやアルカリ土金属イオン等と結合し、膜中に吸着される。また、他の例としてアルカリ金属イオンやアルカリ土金属イオン等を吸着するアンチモン(Sb)化合物、スズ(Sn)化合物、またはインジウム(In)化合物からなる微粒子を含む有機樹脂膜、例えば、五酸化アンチモン微粒子(Sb25・nH2O)を含む有機樹脂膜も挙げられる。なお、この有機樹脂膜は、平均粒径10〜20nmの微粒子が含まれており、光透過性も非常に高い。この五酸化アンチモン微粒子で代表されるアンチモン化合物は、アルカリ金属イオン等の不純物イオンやアルカリ土金属イオンを吸着しやすい。
【0260】
また、TFTの活性層とEL素子との間に設ける絶縁膜の他の材料としては、AlNXYで示される層を用いてもよい。スパッタ法を用い、例えば、窒化アルミニウム(AlN)ターゲットを用い、アルゴンガスと窒素ガスと酸素ガスを混合した雰囲気下にて成膜して得られるアルミニウムを含む窒化酸化物層(AlNXYで示される層)は、窒素を2.5atm%〜47.5atm%含む膜であり、水分や酸素をブロッキングすることができる効果に加え、熱伝導性が高く放熱効果を有し、さらには透光性が非常に高いという特徴を有している。加えて、アルカリ金属やアルカリ土類金属などの不純物がTFTの活性層に入り込むのを防ぐことができる。
【0261】
特にRFスパッタ装置を用い、シリコンターゲットを用いて形成される窒化シリコン膜は、有機樹脂膜からなる層間絶縁膜のパッシベーション膜として適している。窒化シリコン膜は、有機樹脂膜の脱ガスを抑えることができ、さらに水分や酸素のブロッキングもできるため、有機化合物層のシュリンクとよばれる不良発生を抑えることができる。
【0262】
画素電極912はEL素子の陽極として機能する。また、画素電極912の両端にはバンク915が形成され、画素電極912上にはEL層916および発光素子の陰極917が形成される。バンク915としては無機絶縁膜または有機絶縁膜をパターニングすることによって得ることができ、カバレッジを良好なものとするため、バンク915の上端部または下端部に曲率を有する曲面が形成されるようにすることが好ましい。例えば、バンク915の材料としてポジ型の感光性アクリルを用いた場合、バンク915の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、バンク915として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【0263】
EL層916としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、低分子系有機EL材料や高分子系有機EL材料を用いればよい。また、EL層として一重項励起により発光(蛍光)する発光材料(シングレット化合物)からなる薄膜、または三重項励起により発光(リン光)する発光材料(トリプレット化合物)からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。
【0264】
陰極917は全画素に共通の配線としても機能し、接続配線908を経由してFPC909に電気的に接続されている。さらに、画素部902及びゲート側駆動回路903に含まれる素子は全て陰極917、シール材918、及び保護膜919で覆われている。
【0265】
なお、シール材918としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材918はできるだけ水分や酸素を透過しない材料であることが望ましい。
【0266】
また、シール材918を用いて発光素子を完全に覆った後、すくなくとも図16に示すようにDLC膜等からなる保護膜919をシール材918の表面(露呈面)に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子(FPC)が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、CVD装置で用いるマスキングテープ等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【0267】
以上のような構造で発光素子をシール材918及び保護膜で封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。加えて、保護膜として熱伝導性を有する膜(AlON膜、AlN膜など)を用いれば駆動させたときに生じる発熱を発散することができる。従って、信頼性の高い発光装置を得ることができる。
【0268】
また、画素電極を陰極とし、EL層と陽極を積層して図16とは逆方向に発光する構成としてもよい。図17にその一例を示す。なお、上面図は同一であるので省略する。
【0269】
図17に示した断面構造について以下に説明する。フィルム基板1000としては、プラスチック基板を用いる。なお、実施の形態1乃至4のいずれか一に従って、基板上に形成した被剥離層を剥離した後、フィルム基板1000が接着層で貼りつけられる。フィルム基板1000上に絶縁膜1010が設けられ、絶縁膜1010の上方には画素部1002、ゲート側駆動回路1003が形成されており、画素部1002は電流制御用TFT1011とそのドレインに電気的に接続された画素電極1012を含む複数の画素により形成される。また、ゲート側駆動回路1003はnチャネル型TFT1013とpチャネル型TFT1014とを組み合わせたCMOS回路を用いて形成される。
【0270】
画素電極1012は発光素子の陰極として機能する。また、画素電極1012の両端にはバンク1015が形成され、画素電極1012上にはEL層1016および発光素子の陽極1017が形成される。
【0271】
陽極1017は全画素に共通の配線としても機能し、接続配線1008を経由してFPC1009に電気的に接続されている。さらに、画素部1002及びゲート側駆動回路1003に含まれる素子は全て陽極1017、シール材1018、及びDLC等からなる保護膜1019で覆われている。また、カバー材1021と基板1000とを接着剤で貼り合わせた。また、カバー材には凹部を設け、乾燥剤1021を設置する。
【0272】
なお、シール材1018としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材1018はできるだけ水分や酸素を透過しない材料であることが望ましい。
【0273】
また、図17では、画素電極を陰極とし、EL層と陽極を積層したため、発光方向は図17に示す矢印の方向となっている。
【0274】
また、ここでは図示しないが、用いる金属層(ここでは陰極となる画素電極など)の反射により背景が映り込むことを防ぐために、位相差板(λ/4板)や偏光板からなる円偏光板と呼ばれる円偏光手段をカバー材1020上に設けてもよい。
【0275】
本実施例では、実施例1で得られる電気特性、信頼性ともに高いTFTを用いるため、従来の素子に比べて信頼性の高い発光素子を形成することができる。また、そのような発光素子を有する発光装置を表示部として用いることにより高性能な電気器具を得ることができる。
【0276】
なお、本実施例は実施例1、実施例7、実施例8、または実施例9と自由に組み合わせることが可能である。
【0277】
[実施例10]
本発明を実施して様々なモジュール(アクティブマトリクス型液晶モジュール、パッシブ型液晶モジュール、アクティブマトリクス型ELモジュール、パッシブ型ELモジュール、アクティブマトリクス型ECモジュール)を完成させることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
【0278】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図18、図19に示す。
【0279】
図18(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。
【0280】
図18(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。
【0281】
図18(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。
【0282】
図18(D)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【0283】
図18(E)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。
【0284】
図19(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906、画像入力部(CCD、イメージセンサ等)2907等を含む。
【0285】
図19(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。
【0286】
図19(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。
【0287】
ちなみに図19(C)に示すディスプレイは中小型または大型のもの、例えば5〜20インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が1mのものを用い、多面取りを行って量産することが好ましい。
【0288】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施例1〜9のどのような組み合わせからなる構成を用いても実現することができる。
【0289】
【発明の効果】
本発明は、物理的手段によって基板から剥離するため、半導体層への損傷なく、素子の信頼性を向上できる。
【0290】
また、本発明は、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することが可能である。
【0291】
加えて、本発明は、物理的手段で容易に剥離、例えば人間の手で引き剥がすことが可能であるため、量産に適したプロセスと言える。また、量産する際に被剥離層を引き剥がすための製造装置を作製した場合、大型の製造装置も安価に作製することができる。
【図面の簡単な説明】
【図1】 実施の形態1を説明する図である。
【図2】 実施の形態2を説明する図である。
【図3】 実験を説明する図である。
【図4】 実施の形態3を説明する図である。
【図5】 実施の形態4を説明する図である。
【図6】 アクティブマトリクス基板の作製工程を示す図。
【図7】 アクティブマトリクス基板の作製工程を示す図。
【図8】 アクティブマトリクス基板を示す図。
【図9】 実施例2を説明する図である。
【図10】 実施例3を説明する図である。
【図11】 実施例4を説明する図である。
【図12】 実施例5を説明する図である。
【図13】 実施例6を説明する図である。
【図14】 実施例7を説明する図である。
【図15】 実施例8を説明する図である。
【図16】 実施例9を説明する図である。
【図17】 実施例9を説明する図である。
【図18】 電子機器の一例を示す図。
【図19】 電子機器の一例を示す図。
【図20】 部分的に剥離させた境界の断面TEM写真図及び模式図。
【図21】 剥離した酸化シリコン膜表面のTXRF測定結果を示すグラフ。
【図22】 石英基板上に成膜されたW膜表面のTXRF測定結果を示すグラフ。(リファレンス)
【図23】 石英基板表面のTXRF測定結果を示すグラフ。(リファレンス)

Claims (16)

  1. ガラス基板上に窒化チタン層を形成し、
    前記窒化チタン層上に酸化シリコン層を形成し、
    前記酸化シリコン層上に絶縁層を形成し、
    前記絶縁層上に素子を形成し、
    前記素子に支持体を接着した後、前記素子を前記ガラス基板から人間の手又は素子を引き剥がす装置を用いることにより前記酸化シリコン層の層内または前記窒化チタン層と前記酸化シリコン層との界面において剥離し、
    前記酸化シリコン層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟むことを特徴とする半導体装置の作製方法。
  2. ガラス基板上に窒化チタン層を形成し、
    前記窒化チタン層上に粒状の酸化金属材料を形成し、
    前記粒状の酸化金属材料を覆う酸化シリコン層を形成し、
    前記酸化シリコン層上に絶縁層を形成し、
    前記絶縁層上に素子を形成し、
    前記素子に支持体を接着した後、前記素子を前記ガラス基板から人間の手又は素子を引き剥がす装置を用いることにより前記酸化シリコン層の層内または前記窒化チタン層と前記酸化シリコン層との界面において剥離し、
    前記酸化シリコン層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟むことを特徴とする半導体装置の作製方法。
  3. ガラス基板上に窒化タングステン層を形成し、
    前記窒化タングステン層上に酸化シリコン層を形成し、
    前記酸化シリコン層上に絶縁層を形成し、
    前記絶縁層上に素子を形成し、
    前記素子に支持体を接着した後、前記素子を前記ガラス基板から人間の手又は素子を引き剥がす装置を用いることにより前記酸化シリコン層の層内または前記窒化タングステン層と前記酸化シリコン層との界面において剥離し、
    前記酸化シリコン層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟むことを特徴とする半導体装置の作製方法。
  4. ガラス基板上に窒化タングステン層を形成し、
    前記窒化タングステン層上に粒状の酸化金属材料を形成し、
    前記粒状の酸化金属材料を覆う酸化シリコン層を形成し、
    前記酸化シリコン層上に絶縁層を形成し、
    前記絶縁層上に素子を形成し、
    前記素子に支持体を接着した後、前記素子を前記ガラス基板から人間の手又は素子を引き剥がす装置を用いることにより前記酸化シリコン層の層内または前記窒化タングステン層と前記酸化シリコン層との界面において剥離し、
    前記酸化シリコン層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟むことを特徴とする半導体装置の作製方法。
  5. ガラス基板上にタングステン層を形成し、
    前記タングステン層上に酸化シリコン層を形成し、
    前記酸化シリコン層上に絶縁層を形成し、
    前記絶縁層上に素子を形成し、
    前記素子に支持体を接着した後、前記素子を前記ガラス基板から人間の手又は素子を引き剥がす装置を用いることにより前記酸化シリコン層の層内または前記タングステン層と前記酸化シリコン層との界面において剥離し、
    前記酸化シリコン層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟むことを特徴とする半導体装置の作製方法。
  6. ガラス基板上にタングステン層を形成し、
    前記タングステン層上に粒状の酸化金属材料を形成し、
    前記粒状の酸化金属材料を覆う酸化シリコン層を形成し、
    前記酸化シリコン層上に絶縁層を形成し、
    前記絶縁層上に素子を形成し、
    前記素子に支持体を接着した後、前記素子を前記ガラス基板から人間の手又は素子を引き剥がす装置を用いることにより前記酸化シリコン層の層内または前記タングステン層と前記酸化シリコン層との界面において剥離し、
    前記酸化シリコン層に転写体を接着し、前記支持体と前記転写体との間に前記素子を挟むことを特徴とする半導体装置の作製方法。
  7. 請求項2、4又は6において、前記酸化金属材料として、ITO、酸化インジウム酸化亜鉛合金、又は酸化亜鉛を用いることを特徴とする半導体装置の作製方法。
  8. 請求項1ないし7のいずれか1において、前記支持体は、プラスチック、ガラス、金属又はセラミックスからなる基板であることを特徴とする半導体装置の作製方法。
  9. 請求項1ないし8のいずれか1において、前記転写体は、プラスチック、ガラス、金属又はセラミックスからなる基板であることを特徴とする半導体装置の作製方法。
  10. 請求項1ないし7のいずれか1において、前記支持体及び前記転写体は、それぞれフィルム状のプラスチック基板であり、前記支持体及び前記転写体上に第1の絶縁膜と第2の絶縁膜と第3の絶縁膜とをそれぞれ有し、前記第1の絶縁膜と前記第3の絶縁膜との間に挟まれる前記第2の絶縁膜は、前記第1の絶縁膜および前記第3の絶縁膜より膜応力が小さいことを特徴とする半導体装置の作製方法。
  11. 請求項1ないし10のいずれか1において、前記支持体は前記転写体に対向する対向基板であって、前記素子は画素電極を有しており、該画素電極と前記対向基板との間に液晶材料が充填されていることを特徴とする半導体装置の作製方法。
  12. ガラス基板上に窒化チタン層を形成し、
    前記窒化チタン層上に酸化シリコン層を形成し、
    前記酸化シリコン層上に絶縁層を形成し、
    前記絶縁層上に素子を形成し、
    前記素子を前記ガラス基板から人間の手又は素子を引き剥がす装置を用いることにより前記酸化シリコン層の層内または前記窒化チタン層と前記酸化シリコン層との界面において剥離し、
    前記酸化シリコン層に第1の転写体を接着し、
    前記素子に第2の転写体を接着し、前記第1の転写体と前記第2の転写体の間に前記素子を挟むことを特徴とする半導体装置の作製方法。
  13. ガラス基板上に窒化タングステン層を形成し、
    前記窒化タングステン層上に酸化シリコン層を形成し、
    前記酸化シリコン層上に絶縁層を形成し、
    前記絶縁層上に素子を形成し、
    前記素子を前記ガラス基板から人間の手又は素子を引き剥がす装置を用いることにより前記酸化シリコン層の層内または前記窒化タングステン層と前記酸化シリコン層との界面において剥離し、
    前記酸化シリコン層に第1の転写体を接着し、
    前記素子に第2の転写体を接着し、前記第1の転写体と前記第2の転写体の間に前記素子を挟むことを特徴とする半導体装置の作製方法。
  14. ガラス基板上にタングステン層を形成し、
    前記タングステン層上に酸化シリコン層を形成し、
    前記酸化シリコン層上に絶縁層を形成し、
    前記絶縁層上に素子を形成し、
    前記素子を前記ガラス基板から人間の手又は素子を引き剥がす装置を用いることにより前記酸化シリコン層の層内または前記タングステン層と前記酸化シリコン層との界面において剥離し、
    前記酸化シリコン層に第1の転写体を接着し、
    前記素子に第2の転写体を接着し、前記第1の転写体と前記第2の転写体の間に前記素子を挟むことを特徴とする半導体装置の作製方法。
  15. 請求項1ないし14のいずれか1において、前記素子は、薄膜トランジスタであることを特徴とする半導体装置の作製方法。
  16. 請求項1ないし15のいずれか1において、前記絶縁層は、酸化窒化シリコン膜の積層であることを特徴とする半導体装置の作製方法。
JP2002207536A 2001-07-16 2002-07-16 半導体装置の作製方法 Expired - Fee Related JP4027740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002207536A JP4027740B2 (ja) 2001-07-16 2002-07-16 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001-216018 2001-07-16
JP2001216018 2001-07-16
JP2001-299620 2001-09-28
JP2001299620 2001-09-28
JP2002207536A JP4027740B2 (ja) 2001-07-16 2002-07-16 半導体装置の作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2002279547A Division JP4567282B2 (ja) 2001-07-16 2002-09-25 発光装置の作製方法
JP2006037358A Division JP4527068B2 (ja) 2001-07-16 2006-02-15 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法

Publications (3)

Publication Number Publication Date
JP2003174153A JP2003174153A (ja) 2003-06-20
JP2003174153A5 JP2003174153A5 (ja) 2006-03-30
JP4027740B2 true JP4027740B2 (ja) 2007-12-26

Family

ID=27347165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002207536A Expired - Fee Related JP4027740B2 (ja) 2001-07-16 2002-07-16 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4027740B2 (ja)

Families Citing this family (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4163567B2 (ja) * 2003-07-09 2008-10-08 株式会社 日立ディスプレイズ 発光型表示装置
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
EP1528594B1 (en) * 2003-10-28 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4939742B2 (ja) * 2003-10-28 2012-05-30 株式会社半導体エネルギー研究所 光学フィルムの作製方法
US6967149B2 (en) * 2003-11-20 2005-11-22 Hewlett-Packard Development Company, L.P. Storage structure with cleaved layer
WO2005052893A1 (en) 2003-11-28 2005-06-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP4689249B2 (ja) * 2003-11-28 2011-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4836445B2 (ja) * 2003-12-12 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005183615A (ja) * 2003-12-18 2005-07-07 Ricoh Co Ltd 薄膜デバイス装置の製造方法及び薄膜デバイス装置
TWI406690B (zh) * 2004-02-26 2013-09-01 Semiconductor Energy Lab 運動器具,娛樂工具,和訓練工具
JP4583797B2 (ja) * 2004-04-14 2010-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
KR101223197B1 (ko) * 2004-09-24 2013-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP4817636B2 (ja) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
TWI413152B (zh) 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
JP4846265B2 (ja) * 2005-05-13 2011-12-28 共同印刷株式会社 表示装置用素子基板及びその製造方法
JP5057700B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
WO2008066091A1 (en) 2006-11-29 2008-06-05 Semiconductor Energy Laboratory Co., Ltd. Device, and method for manufacturing the same
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2372756A1 (en) 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7897482B2 (en) 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP5388500B2 (ja) 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009087928A (ja) 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Soi基板の作製方法及び半導体装置の作製方法
JP5366517B2 (ja) * 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009205669A (ja) 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
CN102067281B (zh) * 2008-04-25 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
WO2009139282A1 (en) 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009142310A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2297778A1 (en) 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP5248412B2 (ja) 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102078248B1 (ko) 2008-07-10 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
CN102160179B (zh) 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
KR101611643B1 (ko) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2010079640A1 (ja) 2009-01-07 2010-07-15 シャープ株式会社 有機エレクトロルミネセンス表示装置及びその製造方法
TWI607670B (zh) 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
JP2010245031A (ja) * 2009-03-20 2010-10-28 Semiconductor Energy Lab Co Ltd 蓄電デバイス及びその作製方法
US8766269B2 (en) * 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP5616671B2 (ja) * 2010-04-07 2014-10-29 協立化学産業株式会社 接着剤層を有する多層板状部材の分離方法及び分離装置
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
JP5902406B2 (ja) 2010-06-25 2016-04-13 株式会社半導体エネルギー研究所 分離方法および半導体装置の作製方法
KR101845480B1 (ko) 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5416724B2 (ja) * 2011-01-26 2014-02-12 積水化学工業株式会社 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法
JP2012186158A (ja) * 2011-02-14 2012-09-27 Semiconductor Energy Lab Co Ltd 照明装置及び発光装置の作製方法及び製造装置
KR102109009B1 (ko) 2011-02-25 2020-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 사용한 전자 기기
KR102040242B1 (ko) 2011-05-12 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 이용한 전자 기기
KR101727786B1 (ko) 2011-07-06 2017-04-17 파나소닉 주식회사 플렉시블 디바이스의 제조 방법 및 플렉시블 디바이스
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
JP6114063B2 (ja) * 2012-02-29 2017-04-12 京セラ株式会社 複合基板
JP2013251255A (ja) * 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR101989940B1 (ko) 2012-05-11 2019-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
CN104380366B (zh) * 2012-06-19 2017-09-08 新日铁住金化学株式会社 显示装置及其制造方法、以及显示装置支撑基材用聚酰亚胺膜及其制造方法
JP6580808B2 (ja) * 2012-06-19 2019-09-25 日鉄ケミカル&マテリアル株式会社 表示装置及びその製造方法
US9184211B2 (en) 2012-07-05 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for fabricating the same
JP5685567B2 (ja) * 2012-09-28 2015-03-18 株式会社東芝 表示装置の製造方法
KR102309244B1 (ko) * 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6490901B2 (ja) 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI611582B (zh) 2013-04-10 2018-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102662635B1 (ko) 2013-04-15 2024-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102249715B1 (ko) 2013-04-24 2021-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5454727B1 (ja) * 2013-07-10 2014-03-26 日新電機株式会社 薄膜トランジスタの作製方法
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR20210070393A (ko) 2013-07-12 2021-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
CN114488762A (zh) 2013-07-16 2022-05-13 株式会社半导体能源研究所 电子设备
TWI667644B (zh) 2013-07-19 2019-08-01 日商半導體能源研究所股份有限公司 資料處理裝置
KR20160032099A (ko) 2013-07-19 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치
US9395070B2 (en) 2013-07-19 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Support of flexible component and light-emitting device
US9356049B2 (en) 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
TWI685026B (zh) 2013-08-06 2020-02-11 日商半導體能源研究所股份有限公司 剝離方法
CN107731716A (zh) 2013-08-30 2018-02-23 株式会社半导体能源研究所 叠层体的加工装置及加工方法
KR102288238B1 (ko) 2013-09-03 2021-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9925749B2 (en) 2013-09-06 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Bonding apparatus and stack body manufacturing apparatus
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
US9269915B2 (en) * 2013-09-18 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US9981457B2 (en) 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
US9430180B2 (en) 2013-11-15 2016-08-30 Semiconductor Energy Laboratory Co., Ltd Display panel and electronic device
WO2015071800A1 (en) 2013-11-15 2015-05-21 Semiconductor Energy Laboratory Co., Ltd. Data processor
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
KR20210129272A (ko) 2013-11-28 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기 및 그 구동 방법
KR20180132181A (ko) 2013-12-02 2018-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
KR102697274B1 (ko) 2013-12-02 2024-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 제작 방법
JP2015129917A (ja) 2013-12-02 2015-07-16 株式会社半導体エネルギー研究所 情報処理装置
WO2015083042A1 (ja) 2013-12-03 2015-06-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI732735B (zh) 2013-12-03 2021-07-11 日商半導體能源研究所股份有限公司 剝離裝置以及疊層體製造裝置
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102393626B1 (ko) 2014-02-11 2022-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102358935B1 (ko) 2014-02-12 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
TWI654736B (zh) * 2014-02-14 2019-03-21 日商半導體能源研究所股份有限公司 發光裝置
WO2015125046A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and peeling method
TWI748456B (zh) 2014-02-28 2021-12-01 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
US9588549B2 (en) 2014-02-28 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN106105388B (zh) 2014-03-06 2018-07-31 株式会社半导体能源研究所 发光装置
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JPWO2015136411A1 (ja) * 2014-03-12 2017-04-06 株式会社半導体エネルギー研究所 電子機器
JP2015187852A (ja) 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 タッチパネル
KR102292148B1 (ko) 2014-03-13 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 및 전자 기기의 제작 방법
TWI764064B (zh) 2014-03-13 2022-05-11 日商半導體能源研究所股份有限公司 撓性裝置
JP6548425B2 (ja) 2014-03-31 2019-07-24 日鉄ケミカル&マテリアル株式会社 フレキシブルデバイスの製造方法及びフレキシブルデバイス並びにフレキシブルデバイス製造装置
KR102511325B1 (ko) 2014-04-18 2023-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 동작 방법
JP6468686B2 (ja) 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
TWI687143B (zh) 2014-04-25 2020-03-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP6526947B2 (ja) * 2014-04-30 2019-06-05 株式会社半導体エネルギー研究所 拭き取り装置および積層体の作製装置
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
JP2015228367A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
US10656799B2 (en) 2014-05-02 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
JP6596224B2 (ja) 2014-05-02 2019-10-23 株式会社半導体エネルギー研究所 発光装置及び入出力装置
JP6548871B2 (ja) 2014-05-03 2019-07-24 株式会社半導体エネルギー研究所 積層体の基板剥離装置
JP6722980B2 (ja) 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
JP6699994B2 (ja) 2014-05-23 2020-05-27 株式会社半導体エネルギー研究所 二次電池
US10372163B2 (en) 2014-05-30 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Input device comprising sensor panel, information processing device comprising input device
JP2016006640A (ja) 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 検知器、入力装置、入出力装置
TWI765679B (zh) 2014-05-30 2022-05-21 日商半導體能源研究所股份有限公司 觸控面板
JP6727762B2 (ja) 2014-05-30 2020-07-22 株式会社半導体エネルギー研究所 発光装置及び電子機器
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
US9676175B2 (en) 2014-06-20 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus
TWI699023B (zh) 2014-06-30 2020-07-11 日商半導體能源研究所股份有限公司 發光裝置,模組,及電子裝置
US10049947B2 (en) * 2014-07-08 2018-08-14 Massachusetts Institute Of Technology Method of manufacturing a substrate
JP6636736B2 (ja) 2014-07-18 2020-01-29 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、電子機器の作製方法、及び発光装置
JP2016029464A (ja) 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 表示装置
CN110176482B (zh) 2014-07-25 2023-08-08 株式会社半导体能源研究所 显示装置及电子设备
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
CN106537486B (zh) 2014-07-31 2020-09-15 株式会社半导体能源研究所 显示装置及电子装置
JP6506648B2 (ja) 2014-07-31 2019-04-24 株式会社半導体エネルギー研究所 表示装置
JP6586090B2 (ja) 2014-08-07 2019-10-02 株式会社半導体エネルギー研究所 運転支援システム
JP6602585B2 (ja) 2014-08-08 2019-11-06 株式会社半導体エネルギー研究所 表示装置および電子機器
US9843017B2 (en) 2014-08-22 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and electronic device
JP2016057617A (ja) 2014-09-05 2016-04-21 株式会社半導体エネルギー研究所 電子機器
JP2016110075A (ja) 2014-10-03 2016-06-20 株式会社半導体エネルギー研究所 発光装置、モジュール、及び電子機器
CN106796769B (zh) 2014-10-08 2019-08-20 株式会社半导体能源研究所 显示装置
KR102500994B1 (ko) 2014-10-17 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
WO2016059497A1 (en) 2014-10-17 2016-04-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, module, electronic device, and method for manufacturing light-emitting device
KR20240108555A (ko) 2014-10-28 2024-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2016095502A (ja) 2014-11-11 2016-05-26 株式会社半導体エネルギー研究所 表示システム、表示装置
DE112015005332T5 (de) 2014-11-28 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Bildverarbeitungsvorrichtung, Anzeigesystem und elektronisches Gerät
US10185363B2 (en) 2014-11-28 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9933872B2 (en) 2014-12-01 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US9368750B1 (en) 2014-12-04 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Method for fabricating intermediate member of electronic element and method for fabricating electronic element
JP2016208020A (ja) 2015-04-22 2016-12-08 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、及び発光装置
JP6815096B2 (ja) 2015-05-27 2021-01-20 株式会社半導体エネルギー研究所 剥離装置
JP6761276B2 (ja) 2015-05-28 2020-09-23 株式会社半導体エネルギー研究所 表示装置の作製方法、および電子機器の作製方法
CN107851734B (zh) * 2015-06-09 2020-12-25 柔宇科技有限公司 柔性电子制造设备
US9941475B2 (en) 2015-07-29 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
KR102632066B1 (ko) 2015-07-30 2024-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 제작 방법, 발광 장치, 모듈, 및 전자 기기
CN111769154A (zh) 2015-09-08 2020-10-13 株式会社半导体能源研究所 显示装置及电子设备
US10424632B2 (en) 2015-11-30 2019-09-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
US10522574B2 (en) 2016-05-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and manufacturing method of electronic device
TWI722048B (zh) 2016-06-10 2021-03-21 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
TWI724063B (zh) 2016-06-24 2021-04-11 日商半導體能源研究所股份有限公司 顯示裝置、輸入輸出裝置、半導體裝置
US10141544B2 (en) 2016-08-10 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Electroluminescent display device and manufacturing method thereof
JP6801297B2 (ja) * 2016-08-26 2020-12-16 大日本印刷株式会社 配線基板及び表示装置
KR102554691B1 (ko) 2016-10-07 2023-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유리 기판의 세정 방법, 반도체 장치의 제작 방법, 및 유리 기판
WO2018116112A1 (en) 2016-12-22 2018-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10516121B2 (en) 2017-09-13 2019-12-24 Sakai Display Products Corporation Apparatus for producing flexible display
CN107799640B (zh) * 2017-11-02 2023-12-29 江苏穿越光电科技有限公司 一种高光效P型非极性AlN薄膜及其制备方法
WO2019106846A1 (ja) 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
WO2021005796A1 (ja) * 2019-07-11 2021-01-14 堺ディスプレイプロダクト株式会社 フレキシブル発光デバイス、その製造方法及び支持基板
WO2021005798A1 (ja) * 2019-07-11 2021-01-14 堺ディスプレイプロダクト株式会社 フレキシブル発光デバイスの製造方法及び支持基板
WO2024142947A1 (ja) * 2022-12-26 2024-07-04 東京エレクトロン株式会社 重合基板、基板処理方法及び基板処理システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142570A (ja) * 1993-11-12 1995-06-02 Ube Ind Ltd 複合半導体基板及びその製造方法
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6340641B1 (en) * 1996-11-11 2002-01-22 Catalysts & Chemicals Industries Co., Ltd. Substrate flattening method and film-coated substrate made thereby
JPH1187799A (ja) * 1997-09-12 1999-03-30 Matsushita Electric Ind Co Ltd 磁気抵抗素子とその製造方法
JPH11135882A (ja) * 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
JP2001166301A (ja) * 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP4478268B2 (ja) * 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法

Also Published As

Publication number Publication date
JP2003174153A (ja) 2003-06-20

Similar Documents

Publication Publication Date Title
JP6430456B2 (ja) 半導体装置の作製方法
JP4027740B2 (ja) 半導体装置の作製方法
JP6827632B2 (ja) 発光表示装置の作製方法
JP4472238B2 (ja) 剥離方法および半導体装置の作製方法
JP4527068B2 (ja) 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
JP4567282B2 (ja) 発光装置の作製方法
JP4267394B2 (ja) 剥離方法、及び半導体装置の作製方法
JP4602261B2 (ja) 剥離方法および半導体装置の作製方法
JP4602035B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4027740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees