JP4017842B2 - 半導体デバイスの製造方法およびそのシステム - Google Patents
半導体デバイスの製造方法およびそのシステム Download PDFInfo
- Publication number
- JP4017842B2 JP4017842B2 JP2001185770A JP2001185770A JP4017842B2 JP 4017842 B2 JP4017842 B2 JP 4017842B2 JP 2001185770 A JP2001185770 A JP 2001185770A JP 2001185770 A JP2001185770 A JP 2001185770A JP 4017842 B2 JP4017842 B2 JP 4017842B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- exposure apparatus
- wavefront aberration
- circuit pattern
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に関し、特に露光工程において下層パターンとの合わせずれの発生を低減して上層のパターンを露光することを可能にする半導体デバイスの製造方法およびそのシステムに関する。
【０００２】
【従来の技術】
半導体デバイスの製造は、半導体ウエハ上に導電膜または絶縁膜を成膜し、この上に感光剤であるレジストを塗布、レチクル上の回路パターンをレジストに露光、現像した後、膜をエッチングすることによって半導体ウエハ上に回路パターンを生成するといった工程を各層で繰り返すことによって行われている。この時、下地層パターンに対し、露光時の回路パターンの位置ずれがあると回路は断線またはショートし、半導体デバイスの不良となる。このため、露光装置は回路パターンの露光に先だって回路パターンの外周にあるアライメントマークを光学的に検出し、下地層の位置を計測、転写位置を補正することによって下地層と露光層の位置合わせを行っている。この時、下地層と露光層で異なる露光装置を用いると投影レンズの歪みが装置間で異なるため、アライメントマーク位置での位置合わせを行っても回路パターン部で合わせずれが生じる。このため、露光工程では最初の工程から最終工程まで常に同一の露光装置を用いる着工方式（号機限定着工）が採用されている。
【０００３】
しかし、このことは高価な露光装置の稼働率が上がらない大きな一因であり、工程間で複数の露光装置を活用するための方策がいくつか開示されている。例えば、特開平９―９２６０９号公報に記載されているように、２装置間のレンズ歪みを倍率で補正する方法がある。また、特開２０００―１１４１３２号公報には、露光装置Ａで着工したウエハに対して露光装置Ｂで着工可能かを２装置間のレンズ歪みの差から判定する方法が開示されている。また、レチクルの描画誤差を露光装置の倍率、回転および走査露光時におけるステージの直交度制御によって補正する方法が特開２０００―１２４１２５号公報に開示されている。
【０００４】
【発明が解決しようとする課題】
上記公知技術に関しては次のような問題点がある。すなわち、上記例においては波動光学的歪みへの考慮が抜けている。レンズ歪みに関しては、幾何光学的な歪みとコマ収差等レンズの収差起因の波動光学的な歪みがある。後者を図１１により説明する。
【０００５】
露光レンズ３０は例えば、波面収差としてコマ収差３００をもつ。これは、例えば、露光レンズ３０組立時の要素レンズの偏心やチルトおよびレンズ面の面精度誤差に起因する非対称な収差である。露光に際しては、図１１(a)に示す通常照明の他に、「光アライアンス１９９８年１月号第４頁」に記載されているような輪帯照明が適用される場合がある。輪帯照明での露光を図１１(b)に示す。輪帯照明では、照明光束２００２の断面が輪帯状であり、転写パターンのコントラストを向上させる効果がある。
【０００６】
コマ収差３００は露光レンズ３０の周辺程大きい。従って、図１１に示すように光束が周辺に拡がる輪帯照明の転写パターン位置ずれΔX'は、通常照明での位置ずれΔXよりも大きくなる。すなわち、露光レンズ３０を通る光束の強度分布により、転写パターンの位置ずれが変わる。また、照明光束が同じでも、転写パターンの空間周波数によって露光レンズ３０内を通る回折光の位置が異なるため、位置ずれ量が異なる。図１２は粗いパターン２１０と微細パターン２２０に露光光２００３が入射した場合を示す。（ｂ）の回折角の大きい微細パターン２２０の回折光２００５の方が（ａ）の粗いパターン２１０の場合と比べて、露光レンズ３０の周辺を通るので、（ａ）の位置ずれ量Δx'よりも（ｂ）の位置ずれ量Δx'より大きくなる。
【０００７】
以上のことから、波動光学的歪み、すなわち波面収差起因の位置ずれは、照明条件および転写パターンサイズによって変化するため、波面収差の大きさと照明条件、転写パターンサイズをパラメータとして算出する必要がある。
【０００８】
また、上記の波動光学的歪みと幾何光学的歪みであるレンズ歪み、およびレチクル描画誤差による歪みは、像面上各点での歪みの方向によって、ある点では増大し、ある点では縮小する。従って、これらの結果得られる転写像の歪みは、それぞれの歪みを２次元的に加算することによって得られる。前述の公知例は、３つの歪みのうち１つしか考慮されてなかったり、２次元的加算による統合的歪みの取り扱いの概念が抜けていたりする。
【０００９】
本発明の目的は、上記の幾何学的なレンズ歪み、波面収差起因の波動光学的歪み、レチクル描画誤差による歪みからなる統合的な２次元的歪みを考慮した補正を行うことにより、露光装置の号機限定緩和を行う半導体デバイスの製造方法を与えることである。本発明の新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明では、第１の露光工程において基板を第１の回路パターンで露光してこの基板上に第１の回路パターンを形成し、第２の露光工程において第１の回路パターンを形成した基板を第２の回路パターンで露光して第１の回路パターンに電気的に接続する第２の回路パターンを形成する半導体デバイスの製造方法において、第１の露光工程において基板を第１の回路パターンで露光するときの第１の総合転写化歪みを求め、第２の露光工程において基板を第２の回路パターンで露光するときの第２の総合転写化歪みを求め、第１の総合転写化歪みと第２の総合転写化歪みとに基づいて第２の露光工程の補正値を求め、この補正値で補正した第２の露光工程において第１の露光工程を経て形成された第１の回路パターン上に第２の回路パターンを露光し、第２の回路パターンを形成するようにした。
【００１１】
また、上記目的を達成するために、本発明では、半導体デバイスの製造方法において、
基板表面に第１のレジストを塗布する工程と、第１の露光装置を用いて基板上に塗布した第１のレジストに第１の回路パターンを露光転写する第１の露光工程と、この第１の回路パターンを露光転写した基板をエッチング処理して第１の回路パターンを形成する工程と、第１の回路パターンを形成した基板に絶縁膜を形成する工程と、基板上に第２のレジストを塗布する工程と、第２の露光装置を用いて基板上に塗布した第２のレジストに第２の回路パターンを露光転写する第２の露光工程と、第２の回路パターンを露光転写した基板をエッチング処理して第２の回路パターンを形成する工程とを含み、第２の露光工程においては、第２の露光装置を、第１の露光装置に対するレチクル描画誤差、レンズ歪み、波面収差起因の歪みに基づいた補正を施した状態で第２の回路パターンを露光するようにした。
【００１２】
また、上記目的を達成するために、本発明では、第１の工程の回路パターン上に第２の工程の回路パターンを露光する半導体デバイスの製造方法において、
（１）前記第１の工程のレチクル描画誤差による歪みを読み込むステップと、
（２）前記第１の工程の露光装置におけるレンズ歪みを読み込むステップと、
（３）前記第１の工程の露光装置における波面収差起因歪みを読み込むステップと、
（４）前記第１の工程の露光装置で設定された補正値を読み込むステップと、
（５）前記第１の工程の統合化された歪みを算出するステップと、
（６）前記第２の工程のレチクル描画誤差による歪みを読み込むステップと、
（７）前記第２の工程の露光装置におけるレンズ歪みを読み込むステップと、
（８）前記第２の工程の露光装置における波面収差起因歪みを読み込むステップと、
（９）前記第２の工程の統合化転写歪みを算出するステップと、
（１０）前記第２の工程の統合化転写歪みと前記第１の工程の統合化転写歪みとの差のを算出するステップと、
（１１）前記第２の工程の露光装置における、前記差を最小にする補正値を算出するステップ
を有することを特徴とする。
【００１３】
これにより、レチクル描画誤差、レンズ歪み、波面収差起因の歪みを統合した、２つの露光装置間で実際に近い転写歪みの差が算出できるので、第２の露光装置において精度の高い補正値を算出することが可能となる。
【００１４】
また、上記を発展させた半導体デバイスの製造方法として、
（１２）前記第１の工程で使用されたレチクルの識別子と露光装置の識別子を検索するステップと、
（１３）前記第１の工程で使用されたレチクルの描画誤差による歪みを読み込むステップと、
（１４）前記第１の工程で使用された露光装置におけるレンズ歪みを読み込むステップと、
（１５）前記第１の工程で使用された露光装置における波面収差起因歪みを読み込むステップと、
（１６）前記第１の工程で使用された露光装置の露光時の補正値を読み込むステップと、
（１７）前記ステップ(12)から(16)のデータより、第１の工程での転写歪みを算出するステップと、
（１８）前記第２の工程におけるレチクルの描画誤差による歪みを読み込むステップと、
（１９）前記第２の工程における露光装置候補のレンズ歪みを読み込むステップと、
（２０）前記第２の工程における露光装置候補の波面収差起因歪みを読み込むステップと、
（２１）前記ステップ(18)(19)(20)のデータより第２の工程での統合化転写歪みを算出するステップと、
（２２）前記第１の工程での統合化転写歪みと前記第２の工程での統合化転写歪みの差分を算出するステップと、
（２３）前記統合化転写歪みの差分を最小にする補正値と補正後の位置ずれ差分の最大値を算出するステップと、
（２４）前記補正後の位置ずれ差分の最大値と予め設定した規格値を比較し、規格値より小さい場合、前記露光装置候補と前記補正値をデータとして記録または出力し、規格値より大きい場合は、ステップ(19)に戻り別の露光装置候補を選択するステップ
を有することを特徴とする。
【００１５】
これにより第２の工程において、合わせの規格を満足する複数の露光装置の中から空いている装置を選択することが可能となるため、装置稼働率を向上させることができる。
【００１６】
さらに、第１の工程および第２の工程における露光装置の波面収差起因の歪みを読み込むステップは、
（２５）該露光装置の照明条件を読み込むステップと、
（２６）レチクル上の回路パターンの寸法情報を読み込むステップと、
（２７）該露光装置の像高毎の波面収差を読み込むステップと、
（２８）前記照明条件と前記寸法情報と前記像高毎の波面収差から前記回路パターンの像を算出するステップと、
（２９）前記回路パターンの像の位置ずれから、波面収差起因の歪みを算出するステップ
を有することを特徴とする。
【００１７】
これにより、波面収差起因歪みを一定の値ではなく、照明条件と回路パターン寸法に依存した値として算出するため、より実際の値に近い波面収差起因歪みのデータを得ることができる。
【００１８】
そして、上記半導体デバイスの製造方法において、ステップ（１３）〜（２３）および、ステップ（２５）〜（２９）は、特定の露光装置、レチクル、照明条件、回路パターン寸法について行われ、特定の条件の組み合わせ毎に補正値と補正後の位置ずれ差分の値を、予め算出しておき、記憶媒体に格納しておくようにした。
【００１９】
これにより、補正値と補正後の位置ずれ差分の値の算出時間を省略することができるので、合わせ規格を満たす露光装置の組み合わせと対応する補正値を高速に得ることが可能となる。
【００２０】
また、上記目的を達成するために、本発明では、第１の工程の回路パターン上に第２の工程の回路パターンを露光する半導体デバイス製造システムを、被露光基板の製造に用いた露光装置と照明条件と補正値およびレチクルの来歴を記憶する来歴記憶手段と、レチクル毎の描画誤差起因歪みと代表的な回路パターン寸法を記憶するレチクルデータ記憶手段と、露光装置毎のレンズ歪みを記憶するレンズ歪み記憶手段と、露光装置毎および各像高毎の波面収差データを記憶する波面収差データ記憶手段と、前記照明条件と前記回路パターン寸法および前記各像高毎の波面収差から波面収差起因歪みを算出する波面収差起因歪み算出手段と、
前記波面収差起因歪みを記憶する波面収差起因歪み記憶手段と、前記レチクルデータと前記レンズ歪みデータと前記波面収差データから統合化転写歪みを算出する統合化転写歪み算出手段と、２つの統合化転写歪みの差分を算出し、該差分を最小にする補正値を算出する補正値算出手段と、製品、工程毎の合わせ規格を記憶する合わせ規格記憶手段と、２つの前記露光装置と前記照明条件と前記レチクルの情報と対応する補正値および統合化転写歪み最大値を記憶する組み合わせ情報記憶手段と、前記被露光基板に対応する第１の工程に関する来歴情報を来歴記憶手段から読み出し、該来歴情報の露光装置、照明条件、レチクルに対応する第２の工程の露光装置、照明条件、レチクルの候補を第２の工程に対応する合わせ規格と第１の工程と第２の工程に対応する前記統合化転写歪みの差分を比較することによって、着工可能な露光装置、照明条件、レチクルの候補を選択する候補選択手段と、前記着工可能な露光装置の候補と実際の露光装置の稼働状況を比較し、着工する露光装置を判断する着工判断手段とを備えて構成した。
【００２１】
これにより、統合化転写歪みによる２装置間の補正値の取得および、合わせ規格を考慮した着工可能な露光装置の選択が効率的に行うことができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図面を基に説明する。図１は本発明の一実施形態である半導体デバイス製造工程における露光装置の補正値を算出するための処理フロー、図２は、処理フローが対象とする２次元歪みデータの模式図を示す。最初に、図１により露光装置の補正値を算出するための処理フローについて説明する。
【００２３】
まず、ステップ９１０１で第１の工程におけるレチクルの描画誤差による歪みデータを読み込む。次にステップ９１０２で第１の工程における露光装置のレンズ歪みデータを読み込む。さらに、ステップ９１０３で第１の工程における露光装置の波面収差起因の歪みデータを読み込む。また、ステップ９１０４では第１の工程の露光装置に設定された補正値を読み込む。ここで補正値は、例えば、露光時の転写像におけるレチクル走査方向の倍率、レチクル走査方向と直交する方向の倍率、レチクル走査方向と被露光基板走査方向の直交度、および該転写像の回転である。次にステップ９１０５により、第１の工程におけるレチクル描画誤差による歪みおよびレンズ歪みおよび波面収差起因歪みを加算し、これを上記補正値で補正することにより、第１の工程の統合化転写歪みを算出する。
【００２４】
次にステップ９２０１から９２０３において、第２の工程におけるレチクル誤差による歪み、レンズ歪み、波面収差起因歪みの各データを読み込み、ステップ９２０５でこれらを加算することにより、第２の工程の統合化転写歪みを算出する。
【００２５】
次にステップ９３０６により、ステップ９１０５および９２０５で算出した第１および第２の工程における統合化転写歪みの差分を算出し、ステップ９３０７で差分を補正するための第２の工程における露光装置の補正値を算出する。この補正値は、上記と同様、例えば、露光時の転写像におけるレチクル走査方向の倍率、レチクル走査方向と直交する方向の倍率、レチクル走査方向と被露光基板走査方向の直交度、および該転写像の回転である。
【００２６】
最後にステップ９３０８において、この補正値を第２の工程の露光装置へ入力する。
【００２７】
このように第２の工程の露光装置に補正値を入力した状態で、表面にレジストを塗布した半導体ウェハを第１の工程の露光装置に搬入して第１のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第１の回路パターンを転写する。つぎに、この第１の回路パターンを露光転写した半導体ウェハを現像工程で処理して第１の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより半導体ウェハ上に第１の回路パターンを形成する。
【００２８】
その後、この半導体ウェハに形成した第１の回路パターン上に絶縁膜を形成し表面にレジストを塗布してから第２の工程の露光装置に搬入し、第２のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第２の回路パターンを転写する。つぎに、この第２の回路パターンを露光転写した半導体ウェハを現像工程で処理して第２の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより、半導体ウェハ上に第１の回路パターンに電気的に接続する第２の回路パターンが形成される。
【００２９】
次に、図１の露光装置の補
正値を算出するための処理フローにおける各歪みデータについて、図２により説明する。第１の工程のレチクル誤差による歪みデータ２１の歪み測定ポイントは、レチクルアライメントの基準となる左右のレチクルマーク２１１および２１２と、設計データから選択された回路パターンで構成された格子２１３である。これらは、レーザ測長器等を備えた座標測定装置により絶対座標が測定される。レチクル誤差による歪みデータ２１は、レチクルマーク２１１および２１２の測定座標が設計上の座標と一致するよう設計データ座標の倍率、回転を補正した場合に得られる各回路パターンの設計上の座標と実際に測定された座標のx方向、ｙ方向の差分ΔRxi、ΔRyiを各測定ポイントiにおいて求めたものと、レチクルマーク２１１および２１２を測定した絶対座標そのものよりなる。第２の工程のレチクル誤差による歪みデータ２２も上記と同様な手順で得られる。
【００３０】
第１の工程における露光装置の歪みデータ３１は、格子上に配置されたパターンが含まれる、上記各工程の製品レチクルとは別の、評価用レチクルを被露光基板上に露光し、形成された転写パターンを上記の座標測定装置によって計測することによって得られる。また、通常、レチクル上のレチクルマーク３１１および３１２は露光装置の遮光板（マスキングブレード）によって露光されないが、本測定では遮光せずにパターンと同時に被露光基板上に露光する。被露光基板に形成されたレチクルマーク３１１および３１２の座標も測定し、第１の工程における露光装置の歪みデータ３１に含める。これは、後でレチクル誤差による歪に露光装置の歪を加算する際、両方の歪データの位置合わせをするのに使用される。
【００３１】
ここで、上記評価用レチクルの格子上に配置された転写パターンの測定座標から露光装置の歪みデータ３１を求める方法を説明する。このためには、まず歪み測定評価用レチクルの描画誤差起因の各パターンのｘ方向およびｙ方向の位置誤差ΔSrxi 、ΔSryiを補正により除去する必要がある。iはパターンiに対応する。ΔSrxi 、ΔSryiは「数１」「数２」によって得られる。
【００３２】
【数１】
【００３３】
【数２】
【００３４】
ここに、Srxi 、Sryiは評価用レチクルにおける各パターンiのｘ方向およびｙ方向の絶対測定座標、Sdxi 、Sdyiは評価用レチクルにおける各パターンiのｘ方向およびｙ方向の設計値座標である。一方、第１の工程における露光装置の歪みデータΔSlenxi 、ΔSlenyiは「数３」「数４」で得られる。
【００３５】
【数３】
【００３６】
【数４】
【００３７】
ここに、Smxi 、Smyiは被露光基板における転写パターンの絶対座標の測定値である。
従って「数１」「数２」「数３」「数４」よりΔSlenxi 、ΔSlenyiは、
【００３８】
【数５】
【００３９】
【数６】
【００４０】
となる。これらの操作により第1の工程における露光装置の歪データ３１が得られる。第2の工程における露光装置の歪データ３２も同様な操作によって得られる。
【００４１】
次に第1の工程における露光装置の波面収差起因歪みデータ４１の求め方について説明する。前述の歪みデータ３１は、幾何光学的な歪みを示し、パターンの大きさや照明条件によらず一定である。しかし、波動光学的にはパターンの大きさや照明条件によって転写回折光に強度分布がある。露光レンズにおける通過場所の重みが異なるため、波面収差によって、転写位置に幾何光学的歪みである露光装置の歪データ３１からの偏差が生じる。この偏差を示したものが波面収差起因の歪みデータ４１である。
【００４２】
先に図５、図６を引用して説明したように、波面収差起因の歪みは波面収差および照明条件やパターンの空間周波数に依存する。そこで、露光レンズ３０の像高毎の波面収差３００を予め測定しおき、これとレチクルパターンおよび照明条件を入力することにより、波動光学的な数値計算により被露光基板上の転写像を求め、位置ずれΔX'を算出する。転写像の計算方法は、例えば、'Y.Yoshitake et al、 SPIE Vol.1463、pp678-679、1991' に記載されている。位置ずれは、例えば、各像高i毎に転写像の光強度分布の重心とレチクルパターン設計位置との差分ΔWxi 、ΔWyiを算出することによって与えられる。また、統合化転写歪みを幾何光学的歪みである露光装置の歪データ３１と波面収差起因歪み４１の加算によって求める場合は、位置ずれを各像高において、転写像の光強度分布の中心と露光装置の歪データ３１の差分として求める。なお、第２の工程における露光装置の波面収差起因歪みデータ４２も同様な操作によって得られる。
【００４３】
統合化転写歪みデータ５１であるΔξxi、Δξyiは次式によって得られる。
【００４４】
【数７】
【００４５】
【数８】
【００４６】
露光装置は下地層に対する露光層のショット補正を、被露光基板を回転させることによって行っている。また走査型の露光装置の場合は、走査方向の倍率とショット倒れ成分を被露光基板を搭載するステージの制御によって行っている。従って、下地層に対する露光層のショット補正値を加味した統合化転写歪みデータ５３であるΔξ'xi、Δξ'yiは、
【００４７】
【数９】
【００４８】
【数１０】
【００４９】
ここに、a、b、c、d、Δｘ、Δｙはショット回転、Ｘ、Ｙ方向の倍率およびショット倒れ成分およびオフセットの補正を行うための補正値、Ｘi、Ｙiはそれぞれ、ｘ方向およびｙ方向の像高を示す。
【００５０】
次に第１の工程においてショット補正された統合化転写歪みデータ５３と第２の工程における統合化転写歪みデータ５２の差分データ５４を算出する。次に差分データの２乗和errが最小になるような補正値Ａ、Ｂ、Ｃ、Ｄ、ΔX、ΔYを算出する。
【００５１】
【数１１】
【００５２】
ここに、Δζxi、Δζyiは差分データである。未知の補正値Ａ、Ｂ、Ｃ、Ｄは、errをＡ、Ｂ、Ｃ、Ｄ、ΔX、ΔYで偏微分し、それぞれを０とおいた４つの連立方程式を解くことによって得られる。このようにして算出された補正値Ａ、Ｂ、Ｃ、Ｄと補正後の残渣データ５５は、後述図１０の組み合わせ情報記憶手段６６に登録される。なお、残渣データ５５における各像高（Xi、Yi）に対する残渣（Δdxi、Δdyi）は次式で算出される。
【００５３】
【数１２】
【００５４】
【数１３】
【００５５】
ここで、補正値Ａ、Ｂ、Ｃ、Ｄとショット回転θ、Ｘ方向およびＹ方向の倍率Mx、Myおよびショット倒れ成分αの関係は下式で与えられる。
【００５６】
【数１４】
【００５７】
次に図３を用いて、本発明の別の実施例である複数の露光装置を活用するための処理フローについて説明する。
【００５８】
まず、ステップ９１００で下地層である第１の工程で使用したレチクルおよび露光装置名を検索する。次に、検索したレチクル名よりステップ９１０１で第１の工程におけるレチクルの描画誤差による歪みデータを読み込む。次に検索した露光装置名からステップ９１０２で第１の工程における露光装置のレンズ歪みデータを読み込む。さらに、ステップ９１０３で第１の工程における露光装置の波面収差起因の歪みデータを読み込む。また、ステップ９１０４では第１の工程の露光装置に設定された補正値を読み込む。ここで補正値は、例えば、露光時の転写像におけるレチクル走査方向の倍率、レチクル走査方向と直交する方向の倍率、レチクル走査方向と被露光基板走査方向の直交度、および該転写像の回転である。次にステップ９１０５により、第１の工程におけるレチクル描画誤差による歪みおよびレンズ歪みおよび波面収差起因歪みを加算し、これを上記補正値で補正することにより、第１の工程の統合化転写歪みを算出する。
【００５９】
次にステップ９２００により装置号機変数Ｎを０にセットし、ステップ９２０１で第２の工程のレチクル描画誤差による歪みデータを読み込む。次にステップ９３０１で装置変数Ｎを１加算し、ステップ９３０２において、Ｎ号機のレンズ歪みデータを読み込み、ステップ９３０３で第２の工程におけるＮ号機の露光装置の波面収差起因歪みデータを読み込む。次にステップ９２０５により第２の工程におけるレチクル描画誤差による歪み、Ｎ号機のレンズ歪み、Ｎ号機の波面収差起因歪みの各データを加算することにより、Ｎ号機における第２の工程の統合化転写歪みを算出する。
【００６０】
次にステップ９３０６により、ステップ９１０５および９２０５で算出した第１およびＮ号機の第２の工程における統合化転写歪みの差分を算出し、ステップ９３０７で差分を補正するための第２の工程における露光装置の補正値を算出する。ステップ９４０８でこの補正値による補正後の位置ずれ差分の最大値を算出し、予め設定した規格値と比較する。補正後の位置ずれ差分が規格値より大きい場合は、Ｎ号機は第２の工程の露光装置としては不適と判断し、ステップ９３０１に戻って、他号機の採用可否判定の処理を行う。補正後の位置ずれ差分が規格値より小さい場合は、Ｎ号機は第２の工程の露光装置として適格と判断し、ステップ９４０９でＮ号機名と補正値を記憶媒体に登録する。ステップ９４１０でＮの値が最大値に達したかを判定し、達した場合は対象となる全ての号機の採用可否判定が終わったとしてステップ９４１１で処理終了とする。ステップ９４１０でＮの値が最大値に未達の場合は、ステップ９３０１に戻り、他号機の採用可否判定を行う。
【００６１】
このように第２の工程の露光装置として選定したＮ号機に補正値を入力した状態で、表面にレジストを塗布した半導体ウェハを第１の工程の露光装置に搬入して第１のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第１の回路パターンを転写する。つぎに、この第１の回路パターンを露光転写した半導体ウェハを現像工程で処理して第１の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより半導体ウェハ上に第１の回路パターンを形成する。
【００６２】
その後、この半導体ウェハに形成した第１の回路パターン上に絶縁膜を形成し表面にレジストを塗布してから第２の工程の露光装置として選定したN号機に搬入し、第２のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第２の回路パターンを転写する。つぎに、この第２の回路パターンを露光転写した半導体ウェハを現像工程で処理して第２の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより、半導体ウェハ上に第１の回路パターンに電気的に接続する第２の回路パターンが形成される。
【００６３】
次に図４により、波面収差起因歪みの算出に必要なパラメータについて説明する。まず、対象となる回路パターンの像計算を行うため、照明条件２０００、回路パターン２００および露光レンズ３０の波面収差３００が必要となる。これらのパラメータを用いた像計算の方法については、例えば、上述の'Y.Yoshitake et al、 SPIE Vol.1463、pp678-679、1991'に開示されている。
【００６４】
ここで、図５による照明条件２０００の具体例について説明する。図5（ａ）は一般的な照明であり、パラメータとしては照明光源像２０１０の直径D1および露光レンズ３０の絞り３１の像３１'の直径Depで表すことができる。図５（ｂ）は、回路パターン２００として白黒情報以外に位相情報をもつ場合、いわゆる位相シフトレチクルを用いる場合に使われる照明条件であり、Depに対する照明光源像の直径D2の比が図５（ａ）に比べて小さい。図５（ｃ）は輪帯照明と呼ばれるもので、照明光源像２０３０の外径D4および内径D3とDepで表すことができる。
【００６５】
次に図４の回路パターン２００の具体例を図６により説明する。まず、図６（ａ）はライン＆スペースパターンであり、透明部２０２と遮光部２０２で構成される。ライン＆スペースパターンのパラメータとしては、遮光部２０２であるラインの幅L1とライン＆スペースのピッチP1で表すことができる。また、図６（ｂ）はホールパターンの例であり、遮光部２０４と開口部２０３で構成される。ｘ方向の開口幅Sx、ピッチPx、ｙ方向の開口幅Sy、ピッチPyとして表すことができる。
【００６６】
次に図４の波面収差３００の例を示す。波面収差３０１はｘ方向に非対称なコマ収差の例であり、３次元的なデータである。波面収差３０１は、例えば'N.R.Farrar et al、 SPIE Vol.4000、pp19-22、2000'に記載の方法で露光レンズの各像高毎に計測することができる。
【００６７】
ここで、図２の波面収差起因歪み４１の算出方法を図８により説明する。図６（ａ）の回路パターンの光強度分布２０２１は遮光部２０２が光強度０、透過部２０１が光強度１の間で変化する。回路パターンの光強度分布２０２１および図５（ａ）に示す照明２０２０および図７のｘ方向に非対称な波面収差３０１を入力として、上述の方法で像計算を行うと、図８に示す像光強度分布２０２２が得られる。像強度分布２０２２は、回路パターンの光強度分布２０２１に対し、非対称な波面収差３０１のため、ΔＸだけシフトする。
【００６８】
ここで、シフトΔＸの算出方法を説明する。回路パターンの光強度分布２０２１を表す式をF(x)、像強度分布２０２２を表す式をG(x)とすると、それらの畳み込み積分H(τ)は、
【００６９】
【数１５】
【００７０】
となる。ここで、τは像強度分布G(x)のシフト量である。H(τ)はG(X)をτずらした時のF(x)との不一致度を示すもので、H(τ)が最小の時が最も一致する時で、像シフトがない状態であると考えられる。図９のようにH(τ)の最小値を与えるτの値が図８の像シフトΔＸとなる。像高によって図７の波面収差３０１は変化するため、それぞれの像高での像シフトΔＸを算出することにより、図２の波面収差起因歪み４１が得られる。
【００７１】
次に、半導体デバイス製造システムの一実施形態を図１０により説明する。ここで、まず第１の工程において、図４に図示する被露光基板４を露光するのに使用されたレチクルの識別子、照明条件、露光装置識別子および入力補正値の来歴情報がホストコンピュータ６により、露光装置３から来歴記憶手段６１に記憶されている。
【００７２】
第２の工程においては、最初にまず、ホストコンピュータ６は第２の工程の露光装置候補と補正値を来歴記憶手段６１は制御部７の制御手段７６に問い合わせを行う。
【００７３】
制御手段７６は、組み合わせ情報記憶手段６６を検索し、第１の工程におけるレチクル、照明条件、露光装置と今回対象とする第２の工程におけるレチクル、照明条件、露光装置の組み合わせが過去になかったかを調べる。
【００７４】
過去になかった場合、まず、波面収差起因歪み算出手段７１は、第１の工程のレチクル識別子、照明条件、露光装置識別子の情報を来歴記憶手段６１から取得する。波面収差起因歪み算出手段７１は、レチクル識別子からレチクルデータ記憶手段を検索した結果得られたレチクル描画誤差による歪みと線幅やピッチ等回路パターンに関わる情報と、露光装置識別子により波面収差データ記憶手段６４を検索した結果得られた、波面収差データと、さらに来歴記憶手段６１より取得した照明条件を入力パラメータから像計算と像シフト量の計算を行い、この結果得られた波面収差起因歪みデータを露光装置識別子、レチクル識別子および照明条件とともに波面収差起因歪み記憶手段６５に記憶する。
【００７５】
次に統合化転写歪み算出手段がレチクル識別子、露光装置識別子および照明条件から、レチクルデータ記憶手段６２、レンズ歪み記憶手段６３および波面収差起因歪み記憶手段６５を検索し、レチクル描画誤差起因歪み、レンズ歪み、波面収差起因歪みを取得し、これらから第１工程の統合化転写歪みを算出し、レチクル識別子、露光装置識別子および照明条件とともに第１工程の統合化転写歪みを組み合わせ情報記憶手段６６に記憶する。
【００７６】
次に第２の工程に関しても、上述の第１の工程と同様な処理が施され、第２工程の統合化転写歪みを組み合わせ情報記憶手段６６に記憶する。
【００７７】
この後、補正値算出手段７３が、組み合わせ情報記憶手段６６から読み出した第１の工程と第２の工程の統合化転写歪み、および来歴記憶手段６１から取得した第１の工程における補正値から統合化転写歪みの差を最小にする第２の工程における補正値と、この補正値を用いた場合の統合化転写歪みの差分を組み合わせ情報記憶手段６６にレチクル識別子、露光装置識別子および照明条件、第１の工程の補正値とともに記憶する。
【００７８】
次に露光装置候補選択手段７４が、組み合わせ情報記憶手段６６から第１の工程の露光装置、レチクル、照明条件に対する第２の工程の露光装置候補およびレチクル、照明条件の統合化転写歪みの差分から、例えば最大値を算出し、これと合わせ規格記憶手段６７から読み込んだ第２の工程での合わせ規格を比較し、最大値が合わせ規格より小さい場合の露光装置候補と統合化転写歪みの差分を着工装置判断手段７５に送る。
【００７９】
着工装置判断手段７５は第２の工程の合わせ規格を満たす複数の露光装置候補の稼働状況を稼働状況記憶手段６８に問い合わせ、空いている露光装置のうち、第１の工程と第２の工程の統合化転写歪みの差が小さいものを優先して選択し、選択した露光装置の識別子と第２の工程における補正値をホストコンピュータ６に送る。
【００８０】
ホストコンピュータ６はこの情報に基づいて、着工すべき露光装置を選択し、第２の工程の補正値を選択された露光装置３に送ることにより、第２の工程における露光を図４で図示した被露光基板に対して施す。
【００８１】
なお、ホストコンピュータの問い合わせに対し、制御手段７６が、該当する統合化転写歪みのデータを組み合わせ情報記憶手段６６に見つけた場合は、該当する部分の計算処理を省略することができる。
【００８２】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
（１）第２の工程において、合わせの規格を満足する複数の露光装置の中から空いている装置を選択することが可能となるため、装置稼働率を向上させることができる。
（２）波面収差起因歪みを一定の値ではなく、照明条件と回路パターン寸法に依存した値として算出するため、より実際の値に近い波面収差起因歪みのデータを得ることができる。
（３）特定の露光装置、レチクル、照明条件、回路パターン寸法について行われ、前記特定の条件の組み合わせ毎に補正値と補正後の位置ずれ差分の値を、予め算出しておくことにより、補正値と補正後の位置ずれ差分の値の算出時間を省略することができるので、合わせ規格を満たす露光装置の組み合わせと対応する補正値を高速に得ることが可能となる。
【図面の簡単な説明】
【図１】本発明による統合化転写歪みを用いた露光装置の補正値算出フローを説明するフロー図である。
【図２】図１のフローにおける各歪みと統合化転写歪みおよび補正値の算出法を説明する図である。
【図３】本発明の別の実施例である半導体デバイスの製造方法における露光装置の補正値算出のフローと露光装置選定のフローを説明する図である。
【図４】波面収差起因歪み算出に必要なパラメータを説明する光学系の略正面図である。
【図５】図４のパラメータのうち照明条件を説明する図。
【図６】図４のパラメータのうち回路パターンを説明する図。
【図７】図４のパラメータのうち波面収差を説明する図。
【図８】像シフトを説明する図。
【図９】像ずらし量τと回路パターン光強度変化と像光強度変化の畳み込み積分の関係を説明する図。
【図１０】本発明の別の実施例である半導体デバイス製造システムを説明する図。
【図１１】照明形状と像シフトの関係を説明する図。
【図１２】回路パターンと像シフトの関係を説明する図。
【符号の説明】
２１…第１の工程のレチクル描画誤差起因歪み ２２…第２の工程のレチクル描画誤差起因歪み ３１…第１の工程の露光装置のレンズ歪み ３２…第２の工程の露光装置のレンズ歪み ４１…第１の工程の波面収差起因歪み ４２…第２の工程の波面収差起因歪み ５１…第１の工程の統合化転写歪み
５２…第２の工程の統合化転写歪み
２０００…照明条件 ２００…回路パターン ３００…波面収差データ
２…レチクル ３１…瞳 ３０…露光レンズ ４…被露光基板 ６０…ネットワーク
６１…来歴記憶手段 ６２…レチクルデータ記憶手段 ６３…レンズ歪み記憶手段
６４…波面収差データ記憶手段 ６５…波面収差起因歪み記憶手段 ６６…組み合わせ情報記憶手段 ６７…合わせ規格記憶手段 ６８…稼働状況記憶手段 ７…制御部 ７１…波面収差起因歪み算出手段 ７２…統合化転写歪み算出手段 ７３…補正値算出手段 ７４…露光装置候補算出手段 ７５…着工装置判断手段 ６…ホストコンピュータ ３…露光装置
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に関し、特に露光工程において下層パターンとの合わせずれの発生を低減して上層のパターンを露光することを可能にする半導体デバイスの製造方法およびそのシステムに関する。
【０００２】
【従来の技術】
半導体デバイスの製造は、半導体ウエハ上に導電膜または絶縁膜を成膜し、この上に感光剤であるレジストを塗布、レチクル上の回路パターンをレジストに露光、現像した後、膜をエッチングすることによって半導体ウエハ上に回路パターンを生成するといった工程を各層で繰り返すことによって行われている。この時、下地層パターンに対し、露光時の回路パターンの位置ずれがあると回路は断線またはショートし、半導体デバイスの不良となる。このため、露光装置は回路パターンの露光に先だって回路パターンの外周にあるアライメントマークを光学的に検出し、下地層の位置を計測、転写位置を補正することによって下地層と露光層の位置合わせを行っている。この時、下地層と露光層で異なる露光装置を用いると投影レンズの歪みが装置間で異なるため、アライメントマーク位置での位置合わせを行っても回路パターン部で合わせずれが生じる。このため、露光工程では最初の工程から最終工程まで常に同一の露光装置を用いる着工方式（号機限定着工）が採用されている。
【０００３】
しかし、このことは高価な露光装置の稼働率が上がらない大きな一因であり、工程間で複数の露光装置を活用するための方策がいくつか開示されている。例えば、特開平９―９２６０９号公報に記載されているように、２装置間のレンズ歪みを倍率で補正する方法がある。また、特開２０００―１１４１３２号公報には、露光装置Ａで着工したウエハに対して露光装置Ｂで着工可能かを２装置間のレンズ歪みの差から判定する方法が開示されている。また、レチクルの描画誤差を露光装置の倍率、回転および走査露光時におけるステージの直交度制御によって補正する方法が特開２０００―１２４１２５号公報に開示されている。
【０００４】
【発明が解決しようとする課題】
上記公知技術に関しては次のような問題点がある。すなわち、上記例においては波動光学的歪みへの考慮が抜けている。レンズ歪みに関しては、幾何光学的な歪みとコマ収差等レンズの収差起因の波動光学的な歪みがある。後者を図１１により説明する。
【０００５】
露光レンズ３０は例えば、波面収差としてコマ収差３００をもつ。これは、例えば、露光レンズ３０組立時の要素レンズの偏心やチルトおよびレンズ面の面精度誤差に起因する非対称な収差である。露光に際しては、図１１(a)に示す通常照明の他に、「光アライアンス１９９８年１月号第４頁」に記載されているような輪帯照明が適用される場合がある。輪帯照明での露光を図１１(b)に示す。輪帯照明では、照明光束２００２の断面が輪帯状であり、転写パターンのコントラストを向上させる効果がある。
【０００６】
コマ収差３００は露光レンズ３０の周辺程大きい。従って、図１１に示すように光束が周辺に拡がる輪帯照明の転写パターン位置ずれΔX'は、通常照明での位置ずれΔXよりも大きくなる。すなわち、露光レンズ３０を通る光束の強度分布により、転写パターンの位置ずれが変わる。また、照明光束が同じでも、転写パターンの空間周波数によって露光レンズ３０内を通る回折光の位置が異なるため、位置ずれ量が異なる。図１２は粗いパターン２１０と微細パターン２２０に露光光２００３が入射した場合を示す。（ｂ）の回折角の大きい微細パターン２２０の回折光２００５の方が（ａ）の粗いパターン２１０の場合と比べて、露光レンズ３０の周辺を通るので、（ａ）の位置ずれ量Δx'よりも（ｂ）の位置ずれ量Δx'より大きくなる。
【０００７】
以上のことから、波動光学的歪み、すなわち波面収差起因の位置ずれは、照明条件および転写パターンサイズによって変化するため、波面収差の大きさと照明条件、転写パターンサイズをパラメータとして算出する必要がある。
【０００８】
また、上記の波動光学的歪みと幾何光学的歪みであるレンズ歪み、およびレチクル描画誤差による歪みは、像面上各点での歪みの方向によって、ある点では増大し、ある点では縮小する。従って、これらの結果得られる転写像の歪みは、それぞれの歪みを２次元的に加算することによって得られる。前述の公知例は、３つの歪みのうち１つしか考慮されてなかったり、２次元的加算による統合的歪みの取り扱いの概念が抜けていたりする。
【０００９】
本発明の目的は、上記の幾何学的なレンズ歪み、波面収差起因の波動光学的歪み、レチクル描画誤差による歪みからなる統合的な２次元的歪みを考慮した補正を行うことにより、露光装置の号機限定緩和を行う半導体デバイスの製造方法を与えることである。本発明の新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明では、第１の露光工程において基板を第１の回路パターンで露光してこの基板上に第１の回路パターンを形成し、第２の露光工程において第１の回路パターンを形成した基板を第２の回路パターンで露光して第１の回路パターンに電気的に接続する第２の回路パターンを形成する半導体デバイスの製造方法において、第１の露光工程において基板を第１の回路パターンで露光するときの第１の総合転写化歪みを求め、第２の露光工程において基板を第２の回路パターンで露光するときの第２の総合転写化歪みを求め、第１の総合転写化歪みと第２の総合転写化歪みとに基づいて第２の露光工程の補正値を求め、この補正値で補正した第２の露光工程において第１の露光工程を経て形成された第１の回路パターン上に第２の回路パターンを露光し、第２の回路パターンを形成するようにした。
【００１１】
また、上記目的を達成するために、本発明では、半導体デバイスの製造方法において、
基板表面に第１のレジストを塗布する工程と、第１の露光装置を用いて基板上に塗布した第１のレジストに第１の回路パターンを露光転写する第１の露光工程と、この第１の回路パターンを露光転写した基板をエッチング処理して第１の回路パターンを形成する工程と、第１の回路パターンを形成した基板に絶縁膜を形成する工程と、基板上に第２のレジストを塗布する工程と、第２の露光装置を用いて基板上に塗布した第２のレジストに第２の回路パターンを露光転写する第２の露光工程と、第２の回路パターンを露光転写した基板をエッチング処理して第２の回路パターンを形成する工程とを含み、第２の露光工程においては、第２の露光装置を、第１の露光装置に対するレチクル描画誤差、レンズ歪み、波面収差起因の歪みに基づいた補正を施した状態で第２の回路パターンを露光するようにした。
【００１２】
また、上記目的を達成するために、本発明では、第１の工程の回路パターン上に第２の工程の回路パターンを露光する半導体デバイスの製造方法において、
（１）前記第１の工程のレチクル描画誤差による歪みを読み込むステップと、
（２）前記第１の工程の露光装置におけるレンズ歪みを読み込むステップと、
（３）前記第１の工程の露光装置における波面収差起因歪みを読み込むステップと、
（４）前記第１の工程の露光装置で設定された補正値を読み込むステップと、
（５）前記第１の工程の統合化された歪みを算出するステップと、
（６）前記第２の工程のレチクル描画誤差による歪みを読み込むステップと、
（７）前記第２の工程の露光装置におけるレンズ歪みを読み込むステップと、
（８）前記第２の工程の露光装置における波面収差起因歪みを読み込むステップと、
（９）前記第２の工程の統合化転写歪みを算出するステップと、
（１０）前記第２の工程の統合化転写歪みと前記第１の工程の統合化転写歪みとの差のを算出するステップと、
（１１）前記第２の工程の露光装置における、前記差を最小にする補正値を算出するステップ
を有することを特徴とする。
【００１３】
これにより、レチクル描画誤差、レンズ歪み、波面収差起因の歪みを統合した、２つの露光装置間で実際に近い転写歪みの差が算出できるので、第２の露光装置において精度の高い補正値を算出することが可能となる。
【００１４】
また、上記を発展させた半導体デバイスの製造方法として、
（１２）前記第１の工程で使用されたレチクルの識別子と露光装置の識別子を検索するステップと、
（１３）前記第１の工程で使用されたレチクルの描画誤差による歪みを読み込むステップと、
（１４）前記第１の工程で使用された露光装置におけるレンズ歪みを読み込むステップと、
（１５）前記第１の工程で使用された露光装置における波面収差起因歪みを読み込むステップと、
（１６）前記第１の工程で使用された露光装置の露光時の補正値を読み込むステップと、
（１７）前記ステップ(12)から(16)のデータより、第１の工程での転写歪みを算出するステップと、
（１８）前記第２の工程におけるレチクルの描画誤差による歪みを読み込むステップと、
（１９）前記第２の工程における露光装置候補のレンズ歪みを読み込むステップと、
（２０）前記第２の工程における露光装置候補の波面収差起因歪みを読み込むステップと、
（２１）前記ステップ(18)(19)(20)のデータより第２の工程での統合化転写歪みを算出するステップと、
（２２）前記第１の工程での統合化転写歪みと前記第２の工程での統合化転写歪みの差分を算出するステップと、
（２３）前記統合化転写歪みの差分を最小にする補正値と補正後の位置ずれ差分の最大値を算出するステップと、
（２４）前記補正後の位置ずれ差分の最大値と予め設定した規格値を比較し、規格値より小さい場合、前記露光装置候補と前記補正値をデータとして記録または出力し、規格値より大きい場合は、ステップ(19)に戻り別の露光装置候補を選択するステップ
を有することを特徴とする。
【００１５】
これにより第２の工程において、合わせの規格を満足する複数の露光装置の中から空いている装置を選択することが可能となるため、装置稼働率を向上させることができる。
【００１６】
さらに、第１の工程および第２の工程における露光装置の波面収差起因の歪みを読み込むステップは、
（２５）該露光装置の照明条件を読み込むステップと、
（２６）レチクル上の回路パターンの寸法情報を読み込むステップと、
（２７）該露光装置の像高毎の波面収差を読み込むステップと、
（２８）前記照明条件と前記寸法情報と前記像高毎の波面収差から前記回路パターンの像を算出するステップと、
（２９）前記回路パターンの像の位置ずれから、波面収差起因の歪みを算出するステップ
を有することを特徴とする。
【００１７】
これにより、波面収差起因歪みを一定の値ではなく、照明条件と回路パターン寸法に依存した値として算出するため、より実際の値に近い波面収差起因歪みのデータを得ることができる。
【００１８】
そして、上記半導体デバイスの製造方法において、ステップ（１３）〜（２３）および、ステップ（２５）〜（２９）は、特定の露光装置、レチクル、照明条件、回路パターン寸法について行われ、特定の条件の組み合わせ毎に補正値と補正後の位置ずれ差分の値を、予め算出しておき、記憶媒体に格納しておくようにした。
【００１９】
これにより、補正値と補正後の位置ずれ差分の値の算出時間を省略することができるので、合わせ規格を満たす露光装置の組み合わせと対応する補正値を高速に得ることが可能となる。
【００２０】
また、上記目的を達成するために、本発明では、第１の工程の回路パターン上に第２の工程の回路パターンを露光する半導体デバイス製造システムを、被露光基板の製造に用いた露光装置と照明条件と補正値およびレチクルの来歴を記憶する来歴記憶手段と、レチクル毎の描画誤差起因歪みと代表的な回路パターン寸法を記憶するレチクルデータ記憶手段と、露光装置毎のレンズ歪みを記憶するレンズ歪み記憶手段と、露光装置毎および各像高毎の波面収差データを記憶する波面収差データ記憶手段と、前記照明条件と前記回路パターン寸法および前記各像高毎の波面収差から波面収差起因歪みを算出する波面収差起因歪み算出手段と、
前記波面収差起因歪みを記憶する波面収差起因歪み記憶手段と、前記レチクルデータと前記レンズ歪みデータと前記波面収差データから統合化転写歪みを算出する統合化転写歪み算出手段と、２つの統合化転写歪みの差分を算出し、該差分を最小にする補正値を算出する補正値算出手段と、製品、工程毎の合わせ規格を記憶する合わせ規格記憶手段と、２つの前記露光装置と前記照明条件と前記レチクルの情報と対応する補正値および統合化転写歪み最大値を記憶する組み合わせ情報記憶手段と、前記被露光基板に対応する第１の工程に関する来歴情報を来歴記憶手段から読み出し、該来歴情報の露光装置、照明条件、レチクルに対応する第２の工程の露光装置、照明条件、レチクルの候補を第２の工程に対応する合わせ規格と第１の工程と第２の工程に対応する前記統合化転写歪みの差分を比較することによって、着工可能な露光装置、照明条件、レチクルの候補を選択する候補選択手段と、前記着工可能な露光装置の候補と実際の露光装置の稼働状況を比較し、着工する露光装置を判断する着工判断手段とを備えて構成した。
【００２１】
これにより、統合化転写歪みによる２装置間の補正値の取得および、合わせ規格を考慮した着工可能な露光装置の選択が効率的に行うことができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図面を基に説明する。図１は本発明の一実施形態である半導体デバイス製造工程における露光装置の補正値を算出するための処理フロー、図２は、処理フローが対象とする２次元歪みデータの模式図を示す。最初に、図１により露光装置の補正値を算出するための処理フローについて説明する。
【００２３】
まず、ステップ９１０１で第１の工程におけるレチクルの描画誤差による歪みデータを読み込む。次にステップ９１０２で第１の工程における露光装置のレンズ歪みデータを読み込む。さらに、ステップ９１０３で第１の工程における露光装置の波面収差起因の歪みデータを読み込む。また、ステップ９１０４では第１の工程の露光装置に設定された補正値を読み込む。ここで補正値は、例えば、露光時の転写像におけるレチクル走査方向の倍率、レチクル走査方向と直交する方向の倍率、レチクル走査方向と被露光基板走査方向の直交度、および該転写像の回転である。次にステップ９１０５により、第１の工程におけるレチクル描画誤差による歪みおよびレンズ歪みおよび波面収差起因歪みを加算し、これを上記補正値で補正することにより、第１の工程の統合化転写歪みを算出する。
【００２４】
次にステップ９２０１から９２０３において、第２の工程におけるレチクル誤差による歪み、レンズ歪み、波面収差起因歪みの各データを読み込み、ステップ９２０５でこれらを加算することにより、第２の工程の統合化転写歪みを算出する。
【００２５】
次にステップ９３０６により、ステップ９１０５および９２０５で算出した第１および第２の工程における統合化転写歪みの差分を算出し、ステップ９３０７で差分を補正するための第２の工程における露光装置の補正値を算出する。この補正値は、上記と同様、例えば、露光時の転写像におけるレチクル走査方向の倍率、レチクル走査方向と直交する方向の倍率、レチクル走査方向と被露光基板走査方向の直交度、および該転写像の回転である。
【００２６】
最後にステップ９３０８において、この補正値を第２の工程の露光装置へ入力する。
【００２７】
このように第２の工程の露光装置に補正値を入力した状態で、表面にレジストを塗布した半導体ウェハを第１の工程の露光装置に搬入して第１のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第１の回路パターンを転写する。つぎに、この第１の回路パターンを露光転写した半導体ウェハを現像工程で処理して第１の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより半導体ウェハ上に第１の回路パターンを形成する。
【００２８】
その後、この半導体ウェハに形成した第１の回路パターン上に絶縁膜を形成し表面にレジストを塗布してから第２の工程の露光装置に搬入し、第２のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第２の回路パターンを転写する。つぎに、この第２の回路パターンを露光転写した半導体ウェハを現像工程で処理して第２の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより、半導体ウェハ上に第１の回路パターンに電気的に接続する第２の回路パターンが形成される。
【００２９】
次に、図１の露光装置の補
正値を算出するための処理フローにおける各歪みデータについて、図２により説明する。第１の工程のレチクル誤差による歪みデータ２１の歪み測定ポイントは、レチクルアライメントの基準となる左右のレチクルマーク２１１および２１２と、設計データから選択された回路パターンで構成された格子２１３である。これらは、レーザ測長器等を備えた座標測定装置により絶対座標が測定される。レチクル誤差による歪みデータ２１は、レチクルマーク２１１および２１２の測定座標が設計上の座標と一致するよう設計データ座標の倍率、回転を補正した場合に得られる各回路パターンの設計上の座標と実際に測定された座標のx方向、ｙ方向の差分ΔRxi、ΔRyiを各測定ポイントiにおいて求めたものと、レチクルマーク２１１および２１２を測定した絶対座標そのものよりなる。第２の工程のレチクル誤差による歪みデータ２２も上記と同様な手順で得られる。
【００３０】
第１の工程における露光装置の歪みデータ３１は、格子上に配置されたパターンが含まれる、上記各工程の製品レチクルとは別の、評価用レチクルを被露光基板上に露光し、形成された転写パターンを上記の座標測定装置によって計測することによって得られる。また、通常、レチクル上のレチクルマーク３１１および３１２は露光装置の遮光板（マスキングブレード）によって露光されないが、本測定では遮光せずにパターンと同時に被露光基板上に露光する。被露光基板に形成されたレチクルマーク３１１および３１２の座標も測定し、第１の工程における露光装置の歪みデータ３１に含める。これは、後でレチクル誤差による歪に露光装置の歪を加算する際、両方の歪データの位置合わせをするのに使用される。
【００３１】
ここで、上記評価用レチクルの格子上に配置された転写パターンの測定座標から露光装置の歪みデータ３１を求める方法を説明する。このためには、まず歪み測定評価用レチクルの描画誤差起因の各パターンのｘ方向およびｙ方向の位置誤差ΔSrxi 、ΔSryiを補正により除去する必要がある。iはパターンiに対応する。ΔSrxi 、ΔSryiは「数１」「数２」によって得られる。
【００３２】
【数１】
【数２】
ここに、Srxi 、Sryiは評価用レチクルにおける各パターンiのｘ方向およびｙ方向の絶対測定座標、Sdxi 、Sdyiは評価用レチクルにおける各パターンiのｘ方向およびｙ方向の設計値座標である。一方、第１の工程における露光装置の歪みデータΔSlenxi 、ΔSlenyiは「数３」「数４」で得られる。
【００３５】
【数３】
【数４】
ここに、Smxi 、Smyiは被露光基板における転写パターンの絶対座標の測定値である。
従って「数１」「数２」「数３」「数４」よりΔSlenxi 、ΔSlenyiは、
【００３８】
【数５】
【数６】
となる。これらの操作により第1の工程における露光装置の歪データ３１が得られる。第2の工程における露光装置の歪データ３２も同様な操作によって得られる。
【００４１】
次に第1の工程における露光装置の波面収差起因歪みデータ４１の求め方について説明する。前述の歪みデータ３１は、幾何光学的な歪みを示し、パターンの大きさや照明条件によらず一定である。しかし、波動光学的にはパターンの大きさや照明条件によって転写回折光に強度分布がある。露光レンズにおける通過場所の重みが異なるため、波面収差によって、転写位置に幾何光学的歪みである露光装置の歪データ３１からの偏差が生じる。この偏差を示したものが波面収差起因の歪みデータ４１である。
【００４２】
先に図５、図６を引用して説明したように、波面収差起因の歪みは波面収差および照明条件やパターンの空間周波数に依存する。そこで、露光レンズ３０の像高毎の波面収差３００を予め測定しおき、これとレチクルパターンおよび照明条件を入力することにより、波動光学的な数値計算により被露光基板上の転写像を求め、位置ずれΔX'を算出する。転写像の計算方法は、例えば、'Y.Yoshitake et al、 SPIE Vol.1463、pp678-679、1991' に記載されている。位置ずれは、例えば、各像高i毎に転写像の光強度分布の重心とレチクルパターン設計位置との差分ΔWxi 、ΔWyiを算出することによって与えられる。また、統合化転写歪みを幾何光学的歪みである露光装置の歪データ３１と波面収差起因歪み４１の加算によって求める場合は、位置ずれを各像高において、転写像の光強度分布の中心と露光装置の歪データ３１の差分として求める。なお、第２の工程における露光装置の波面収差起因歪みデータ４２も同様な操作によって得られる。
【００４３】
統合化転写歪みデータ５１であるΔξxi、Δξyiは次式によって得られる。
【００４４】
【数７】
【数８】
露光装置は下地層に対する露光層のショット補正を、被露光基板を回転させることによって行っている。また走査型の露光装置の場合は、走査方向の倍率とショット倒れ成分を被露光基板を搭載するステージの制御によって行っている。従って、下地層に対する露光層のショット補正値を加味した統合化転写歪みデータ５３であるΔξ'xi、Δξ'yiは、
【００４７】
【数９】
【数１０】
ここに、a、b、c、d、Δｘ、Δｙはショット回転、Ｘ、Ｙ方向の倍率およびショット倒れ成分およびオフセットの補正を行うための補正値、Ｘi、Ｙiはそれぞれ、ｘ方向およびｙ方向の像高を示す。
【００５０】
次に第１の工程においてショット補正された統合化転写歪みデータ５３と第２の工程における統合化転写歪みデータ５２の差分データ５４を算出する。次に差分データの２乗和errが最小になるような補正値Ａ、Ｂ、Ｃ、Ｄ、ΔX、ΔYを算出する。
【００５１】
【数１１】
ここに、Δζxi、Δζyiは差分データである。未知の補正値Ａ、Ｂ、Ｃ、Ｄは、errをＡ、Ｂ、Ｃ、Ｄ、ΔX、ΔYで偏微分し、それぞれを０とおいた４つの連立方程式を解くことによって得られる。このようにして算出された補正値Ａ、Ｂ、Ｃ、Ｄと補正後の残渣データ５５は、後述図１０の組み合わせ情報記憶手段６６に登録される。なお、残渣データ５５における各像高（Xi、Yi）に対する残渣（Δdxi、Δdyi）は次式で算出される。
【００５３】
【数１２】
【数１３】
ここで、補正値Ａ、Ｂ、Ｃ、Ｄとショット回転θ、Ｘ方向およびＹ方向の倍率Mx、Myおよびショット倒れ成分αの関係は下式で与えられる。
【００５６】
【数１４】
次に図３を用いて、本発明の別の実施例である複数の露光装置を活用するための処理フローについて説明する。
【００５８】
まず、ステップ９１００で下地層である第１の工程で使用したレチクルおよび露光装置名を検索する。次に、検索したレチクル名よりステップ９１０１で第１の工程におけるレチクルの描画誤差による歪みデータを読み込む。次に検索した露光装置名からステップ９１０２で第１の工程における露光装置のレンズ歪みデータを読み込む。さらに、ステップ９１０３で第１の工程における露光装置の波面収差起因の歪みデータを読み込む。また、ステップ９１０４では第１の工程の露光装置に設定された補正値を読み込む。ここで補正値は、例えば、露光時の転写像におけるレチクル走査方向の倍率、レチクル走査方向と直交する方向の倍率、レチクル走査方向と被露光基板走査方向の直交度、および該転写像の回転である。次にステップ９１０５により、第１の工程におけるレチクル描画誤差による歪みおよびレンズ歪みおよび波面収差起因歪みを加算し、これを上記補正値で補正することにより、第１の工程の統合化転写歪みを算出する。
【００５９】
次にステップ９２００により装置号機変数Ｎを０にセットし、ステップ９２０１で第２の工程のレチクル描画誤差による歪みデータを読み込む。次にステップ９３０１で装置変数Ｎを１加算し、ステップ９３０２において、Ｎ号機のレンズ歪みデータを読み込み、ステップ９３０３で第２の工程におけるＮ号機の露光装置の波面収差起因歪みデータを読み込む。次にステップ９２０５により第２の工程におけるレチクル描画誤差による歪み、Ｎ号機のレンズ歪み、Ｎ号機の波面収差起因歪みの各データを加算することにより、Ｎ号機における第２の工程の統合化転写歪みを算出する。
【００６０】
次にステップ９３０６により、ステップ９１０５および９２０５で算出した第１およびＮ号機の第２の工程における統合化転写歪みの差分を算出し、ステップ９３０７で差分を補正するための第２の工程における露光装置の補正値を算出する。ステップ９４０８でこの補正値による補正後の位置ずれ差分の最大値を算出し、予め設定した規格値と比較する。補正後の位置ずれ差分が規格値より大きい場合は、Ｎ号機は第２の工程の露光装置としては不適と判断し、ステップ９３０１に戻って、他号機の採用可否判定の処理を行う。補正後の位置ずれ差分が規格値より小さい場合は、Ｎ号機は第２の工程の露光装置として適格と判断し、ステップ９４０９でＮ号機名と補正値を記憶媒体に登録する。ステップ９４１０でＮの値が最大値に達したかを判定し、達した場合は対象となる全ての号機の採用可否判定が終わったとしてステップ９４１１で処理終了とする。ステップ９４１０でＮの値が最大値に未達の場合は、ステップ９３０１に戻り、他号機の採用可否判定を行う。
【００６１】
このように第２の工程の露光装置として選定したＮ号機に補正値を入力した状態で、表面にレジストを塗布した半導体ウェハを第１の工程の露光装置に搬入して第１のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第１の回路パターンを転写する。つぎに、この第１の回路パターンを露光転写した半導体ウェハを現像工程で処理して第１の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより半導体ウェハ上に第１の回路パターンを形成する。
【００６２】
その後、この半導体ウェハに形成した第１の回路パターン上に絶縁膜を形成し表面にレジストを塗布してから第２の工程の露光装置として選定したN号機に搬入し、第２のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第２の回路パターンを転写する。つぎに、この第２の回路パターンを露光転写した半導体ウェハを現像工程で処理して第２の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより、半導体ウェハ上に第１の回路パターンに電気的に接続する第２の回路パターンが形成される。
【００６３】
次に図４により、波面収差起因歪みの算出に必要なパラメータについて説明する。まず、対象となる回路パターンの像計算を行うため、照明条件２０００、回路パターン２００および露光レンズ３０の波面収差３００が必要となる。これらのパラメータを用いた像計算の方法については、例えば、上述の'Y.Yoshitake et al、 SPIE Vol.1463、pp678-679、1991'に開示されている。
【００６４】
ここで、図５による照明条件２０００の具体例について説明する。図5（ａ）は一般的な照明であり、パラメータとしては照明光源像２０１０の直径D1および露光レンズ３０の絞り３１の像３１'の直径Depで表すことができる。図５（ｂ）は、回路パターン２００として白黒情報以外に位相情報をもつ場合、いわゆる位相シフトレチクルを用いる場合に使われる照明条件であり、Depに対する照明光源像の直径D2の比が図５（ａ）に比べて小さい。図５（ｃ）は輪帯照明と呼ばれるもので、照明光源像２０３０の外径D4および内径D3とDepで表すことができる。
【００６５】
次に図４の回路パターン２００の具体例を図６により説明する。まず、図６（ａ）はライン＆スペースパターンであり、透明部２０２と遮光部２０２で構成される。ライン＆スペースパターンのパラメータとしては、遮光部２０２であるラインの幅L1とライン＆スペースのピッチP1で表すことができる。また、図６（ｂ）はホールパターンの例であり、遮光部２０４と開口部２０３で構成される。ｘ方向の開口幅Sx、ピッチPx、ｙ方向の開口幅Sy、ピッチPyとして表すことができる。
【００６６】
次に図４の波面収差３００の例を示す。波面収差３０１はｘ方向に非対称なコマ収差の例であり、３次元的なデータである。波面収差３０１は、例えば'N.R.Farrar et al、 SPIE Vol.4000、pp19-22、2000'に記載の方法で露光レンズの各像高毎に計測することができる。
【００６７】
ここで、図２の波面収差起因歪み４１の算出方法を図８により説明する。図６（ａ）の回路パターンの光強度分布２０２１は遮光部２０２が光強度０、透過部２０１が光強度１の間で変化する。回路パターンの光強度分布２０２１および図５（ａ）に示す照明２０２０および図７のｘ方向に非対称な波面収差３０１を入力として、上述の方法で像計算を行うと、図８に示す像光強度分布２０２２が得られる。像強度分布２０２２は、回路パターンの光強度分布２０２１に対し、非対称な波面収差３０１のため、ΔＸだけシフトする。
【００６８】
ここで、シフトΔＸの算出方法を説明する。回路パターンの光強度分布２０２１を表す式をF(x)、像強度分布２０２２を表す式をG(x)とすると、それらの畳み込み積分H(τ)は、
【００６９】
【数１５】
となる。ここで、τは像強度分布G(x)のシフト量である。H(τ)はG(X)をτずらした時のF(x)との不一致度を示すもので、H(τ)が最小の時が最も一致する時で、像シフトがない状態であると考えられる。図９のようにH(τ)の最小値を与えるτの値が図８の像シフトΔＸとなる。像高によって図７の波面収差３０１は変化するため、それぞれの像高での像シフトΔＸを算出することにより、図２の波面収差起因歪み４１が得られる。
【００７１】
次に、半導体デバイス製造システムの一実施形態を図１０により説明する。ここで、まず第１の工程において、図４に図示する被露光基板４を露光するのに使用されたレチクルの識別子、照明条件、露光装置識別子および入力補正値の来歴情報がホストコンピュータ６により、露光装置３から来歴記憶手段６１に記憶されている。
【００７２】
第２の工程においては、最初にまず、ホストコンピュータ６は第２の工程の露光装置候補と補正値を来歴記憶手段６１は制御部７の制御手段７６に問い合わせを行う。
【００７３】
制御手段７６は、組み合わせ情報記憶手段６６を検索し、第１の工程におけるレチクル、照明条件、露光装置と今回対象とする第２の工程におけるレチクル、照明条件、露光装置の組み合わせが過去になかったかを調べる。
【００７４】
過去になかった場合、まず、波面収差起因歪み算出手段７１は、第１の工程のレチクル識別子、照明条件、露光装置識別子の情報を来歴記憶手段６１から取得する。波面収差起因歪み算出手段７１は、レチクル識別子からレチクルデータ記憶手段を検索した結果得られたレチクル描画誤差による歪みと線幅やピッチ等回路パターンに関わる情報と、露光装置識別子により波面収差データ記憶手段６４を検索した結果得られた、波面収差データと、さらに来歴記憶手段６１より取得した照明条件を入力パラメータから像計算と像シフト量の計算を行い、この結果得られた波面収差起因歪みデータを露光装置識別子、レチクル識別子および照明条件とともに波面収差起因歪み記憶手段６５に記憶する。
【００７５】
次に統合化転写歪み算出手段がレチクル識別子、露光装置識別子および照明条件から、レチクルデータ記憶手段６２、レンズ歪み記憶手段６３および波面収差起因歪み記憶手段６５を検索し、レチクル描画誤差起因歪み、レンズ歪み、波面収差起因歪みを取得し、これらから第１工程の統合化転写歪みを算出し、レチクル識別子、露光装置識別子および照明条件とともに第１工程の統合化転写歪みを組み合わせ情報記憶手段６６に記憶する。
【００７６】
次に第２の工程に関しても、上述の第１の工程と同様な処理が施され、第２工程の統合化転写歪みを組み合わせ情報記憶手段６６に記憶する。
【００７７】
この後、補正値算出手段７３が、組み合わせ情報記憶手段６６から読み出した第１の工程と第２の工程の統合化転写歪み、および来歴記憶手段６１から取得した第１の工程における補正値から統合化転写歪みの差を最小にする第２の工程における補正値と、この補正値を用いた場合の統合化転写歪みの差分を組み合わせ情報記憶手段６６にレチクル識別子、露光装置識別子および照明条件、第１の工程の補正値とともに記憶する。
【００７８】
次に露光装置候補選択手段７４が、組み合わせ情報記憶手段６６から第１の工程の露光装置、レチクル、照明条件に対する第２の工程の露光装置候補およびレチクル、照明条件の統合化転写歪みの差分から、例えば最大値を算出し、これと合わせ規格記憶手段６７から読み込んだ第２の工程での合わせ規格を比較し、最大値が合わせ規格より小さい場合の露光装置候補と統合化転写歪みの差分を着工装置判断手段７５に送る。
【００７９】
着工装置判断手段７５は第２の工程の合わせ規格を満たす複数の露光装置候補の稼働状況を稼働状況記憶手段６８に問い合わせ、空いている露光装置のうち、第１の工程と第２の工程の統合化転写歪みの差が小さいものを優先して選択し、選択した露光装置の識別子と第２の工程における補正値をホストコンピュータ６に送る。
【００８０】
ホストコンピュータ６はこの情報に基づいて、着工すべき露光装置を選択し、第２の工程の補正値を選択された露光装置３に送ることにより、第２の工程における露光を図４で図示した被露光基板に対して施す。
【００８１】
なお、ホストコンピュータの問い合わせに対し、制御手段７６が、該当する統合化転写歪みのデータを組み合わせ情報記憶手段６６に見つけた場合は、該当する部分の計算処理を省略することができる。
【００８２】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
（１）第２の工程において、合わせの規格を満足する複数の露光装置の中から空いている装置を選択することが可能となるため、装置稼働率を向上させることができる。
（２）波面収差起因歪みを一定の値ではなく、照明条件と回路パターン寸法に依存した値として算出するため、より実際の値に近い波面収差起因歪みのデータを得ることができる。
（３）特定の露光装置、レチクル、照明条件、回路パターン寸法について行われ、前記特定の条件の組み合わせ毎に補正値と補正後の位置ずれ差分の値を、予め算出しておくことにより、補正値と補正後の位置ずれ差分の値の算出時間を省略することができるので、合わせ規格を満たす露光装置の組み合わせと対応する補正値を高速に得ることが可能となる。
【図面の簡単な説明】
【図１】本発明による統合化転写歪みを用いた露光装置の補正値算出フローを説明するフロー図である。
【図２】図１のフローにおける各歪みと統合化転写歪みおよび補正値の算出法を説明する図である。
【図３】本発明の別の実施例である半導体デバイスの製造方法における露光装置の補正値算出のフローと露光装置選定のフローを説明する図である。
【図４】波面収差起因歪み算出に必要なパラメータを説明する光学系の略正面図である。
【図５】図４のパラメータのうち照明条件を説明する図。
【図６】図４のパラメータのうち回路パターンを説明する図。
【図７】図４のパラメータのうち波面収差を説明する図。
【図８】像シフトを説明する図。
【図９】像ずらし量τと回路パターン光強度変化と像光強度変化の畳み込み積分の関係を説明する図。
【図１０】本発明の別の実施例である半導体デバイス製造システムを説明する図。
【図１１】照明形状と像シフトの関係を説明する図。
【図１２】回路パターンと像シフトの関係を説明する図。
【符号の説明】
２１…第１の工程のレチクル描画誤差起因歪み ２２…第２の工程のレチクル描画誤差起因歪み ３１…第１の工程の露光装置のレンズ歪み ３２…第２の工程の露光装置のレンズ歪み ４１…第１の工程の波面収差起因歪み ４２…第２の工程の波面収差起因歪み ５１…第１の工程の統合化転写歪み
５２…第２の工程の統合化転写歪み
２０００…照明条件 ２００…回路パターン ３００…波面収差データ
２…レチクル ３１…瞳 ３０…露光レンズ ４…被露光基板 ６０…ネットワーク
６１…来歴記憶手段 ６２…レチクルデータ記憶手段 ６３…レンズ歪み記憶手段
６４…波面収差データ記憶手段 ６５…波面収差起因歪み記憶手段 ６６…組み合わせ情報記憶手段 ６７…合わせ規格記憶手段 ６８…稼働状況記憶手段 ７…制御部 ７１…波面収差起因歪み算出手段 ７２…統合化転写歪み算出手段 ７３…補正値算出手段 ７４…露光装置候補算出手段 ７５…着工装置判断手段 ６…ホストコンピュータ ３…露光装置
Claims (7)
- 半導体デバイスの製造方法であって、
基板表面に第１のレジストを塗布する工程と、
第１の露光装置を用いて前記基板上に塗布した第１のレジストに第１の回路パターンを露光転写する第１の露光工程と、
該第１の回路パターンを露光転写した基板をエッチング処理して第１の回路パターンを形成する工程と、
該第１の回路パターンを形成した基板に絶縁膜を形成する工程と、
前記基板上に第２のレジストを塗布する工程と、
第２の露光装置を用いて前記基板上に塗布した第２のレジストに第２の回路パターンを露光転写する第２の露光工程と、
該第２の回路パターンを露光転写した基板をエッチング処理して第２の回路パターンを形成する工程と、
を含み、
前記第２の露光工程において、前記第２の露光装置が前記第１の露光装置に対するレチクル描画誤差、レンズ歪み、波面収差起因の歪みに基づいた補正を施されており、
前記第２の露光装置の前記第１の露光装置に対する波面収差起因の歪みを読み込むステップを有し、
前記第２の露光装置の前記第１の露光装置に対する波面収差起因の歪みを読み込むステップは、
前記露光装置の照明条件を読み込むステップと、
レチクル上の回路パターンの寸法情報を読み込むステップと、
前記露光装置の像高毎の波面収差を読み込むステップと、
前記照明条件と前記寸法情報と前記像高毎の波面収差から前記回路パターンの像を算出するステップと、
前記回路パターンの像の位置ずれから、波面収差起因の歪みを算出するステップと、
を有することを特徴とする半導体デバイスの製造方法。 - 前記第２の露光装置の前記第１の露光装置に対するレチクル描画誤差、レンズ歪み、波面収差起因の歪みに基づいた補正が、露光時の転写像の倍率、露光時の転写像の回転、およびレチクル走査方向と被露光基板走査方向の直角度の少なくとも一つを含むことを特徴とする請求項１記載の半導体デバイスの製造方法。
- 第１の工程の回路パターン上に第２の工程の回路パターンを露光する半導体デバイスの製造方法において、
前記第１の工程のレチクル描画誤差による歪みを読み込むステップと、
前記第１の工程の露光装置におけるレンズ歪みを読み込むステップと、
前記第１の工程の露光装置における波面収差起因歪みを読み込むステップと、
前記第１の工程の露光装置で設定された補正値を読み込むステップと、
前記第１の工程の前記レチクル描画誤差と前記レンズ歪みと前記波面収差起因歪みの統合化歪みを算出するステップと、
前記第２の工程のレチクル描画誤差による歪みを読み込むステップと、
前記第２の工程の露光装置におけるレンズ歪みを読み込むステップと、
前記第２の工程の露光装置における波面収差起因歪みを読み込むステップと、
前記第２の工程の前記レチクル描画誤差と前記レンズ歪みと前記波面収差起因歪みの統合化歪みを算出するステップと、
前記第２の工程の統合化転写歪みと前記第１の工程の統合化転写歪みとの差を算出するステップと、
前記第２の工程の露光装置における、前記差を最小にする補正値を算出するステップと、
前記補正値を前記第２の工程の露光装置に入力するステップと、
を有し、
前記第１の工程および第２の工程における露光装置の波面収差起因の歪みを読み込むステップは、
前記露光装置の照明条件を読み込むステップと、
レチクル上の回路パターンの寸法情報を読み込むステップと、
前記露光装置の像高毎の波面収差を読み込むステップと、
前記照明条件と前記寸法情報と前記像高毎の波面収差から前記回路パターンの像を算出するステップと、
前記回路パターンの像の位置ずれから、波面収差起因の歪みを算出するステップと、
を有することを特徴とする半導体デバイスの製造方法。 - 第１の工程の回路パターン上に第２の工程の回路パターンを露光する半導体デバイスの製造方法において、
前記第１の工程で使用されたレチクルの識別子と露光装置の識別子を検索するステップと、
前記第１の工程で使用されたレチクルの描画誤差による歪みを読み込むステップと、
前記第１の工程で使用された露光装置におけるレンズ歪みを読み込むステップと、
前記第１の工程で使用された露光装置における波面収差起因歪みを読み込むステップと、
前記第１の工程で使用された露光装置の露光時の補正値を読み込むステップと、
第１の工程での転写歪みを算出するステップと、
前記第２の工程におけるレチクルの描画誤差による歪みを読み込むステップと、
前記第２の工程における露光装置候補のレンズ歪みを読み込むステップと、
前記第２の工程における露光装置候補の波面収差起因歪みを読み込むステップと、
前記第２の工程での統合化転写歪みを算出するステップと、
前記第１の工程での統合化転写歪みと前記第２の工程での統合化転写歪みの差分を算出するステップと、
前記統合化転写歪みの差分を最小にする補正値と補正後の位置ずれ差分の最大値を算出するステップと、
前記補正後の位置ずれ差分の最大値と予め設定した規格値を比較し、規格値より小さい場合、前記露光装置候補と前記補正値をデータとして記録または出力し、規格値より大きい場合は、前記第２の工程における前記露光装置候補とは異なる露光装置候補の歪みを読み込むステップに戻ることを判定するステップと、
を有し、
前記第１の工程および第２の工程における露光装置の波面収差起因の歪みを読み込むステップは、
前記露光装置の照明条件を読み込むステップと、
レチクル上の回路パターンの寸法情報を読み込むステップと、
前記露光装置の像高毎の波面収差を読み込むステップと、
前記照明条件と前記寸法情報と前記像高毎の波面収差から前記回路パターンの像を算出するステップと、
前記回路パターンの像の位置ずれから、波面収差起因の歪みを算出するステップと、
を有することを特徴とする半導体デバイスの製造方法。 - 請求項３または４に記載の半導体デバイスの製造方法において、複数の露光装置、レチクル、照明条件の組み合わせ毎に補正値と補正後の位置ずれ差分の値を、予め算出するステップと、記憶媒体に格納するステップと、を有することを特徴とする半導体デバイスの製造方法。
- 請求項３または４に記載の半導体デバイスの製造方法において、前記補正値は、露光時の転写像における前記レチクルの走査方向の倍率、および該レチクル走査方向と直交する方向の倍率、および該レチクル走査方向と前記被露光基板走査方向の直交度、および該転写像の回転を含むことを特徴とする半導体デバイスの製造方法。
- 第１の工程の回路パターン上に第２の工程の回路パターンを露光する半導体デバイス製造システムであって、
被露光基板の製造に用いた露光装置と照明条件と補正値およびレチクルの来歴を記憶する来歴記憶手段と、
レチクル毎の描画誤差起因歪みと代表的な回路パターン寸法を記憶するレチクルデータ記憶手段と、
露光装置毎のレンズ歪みを記憶するレンズ歪み記憶手段と、
露光装置毎および各像高毎の波面収差データを記憶する波面収差データ記憶手段と、
前記照明条件と前記回路パターン寸法および前記各像高毎の波面収差から波面収差起因歪みを算出する波面収差起因歪み算出手段と、
前記波面収差起因歪みを記憶する波面収差起因歪み記憶手段と、
前記レチクルデータと前記レンズ歪みデータと前記波面収差データから統合化転写歪みを算出する統合化転写歪み算出手段と、
２つの統合化転写歪みの差分を算出し、該差分を最小にする補正値を算出する補正値算出手段と、
製品、工程毎の合わせ規格を記憶する合わせ規格記憶手段と、
全ての、２つの前記露光装置と前記照明条件と前記レチクルの情報の組み合わせに対応する補正値および統合化転写歪みの差の最大値を記憶する組み合わせ情報記憶手段と、
前記被露光基板に対応する第１の工程に関する来歴情報を来歴記憶手段から読み出し、第２の工程に対応する合わせ規格と第１の工程と第２の工程に対応する前記統合化転写歪みの差分を比較することによって、着工可能な露光装置を選択する露光装置候補選択手段と、
現在の露光装置の稼働状況を記憶する稼働状況記憶手段と、
前記着工可能な露光装置の候補と前記現在の露光装置の稼働状況を比較し、着工する露光装置を判断する着工装置判断手段と、
半導体デバイス製造装置全体の制御および情報授受を行うホストコンピュータと、
前記複数の記憶手段と複数の算出手段、選択手段および判断手段の情報の授受および前記着工装置判断手段で出力される着工装置と前記補正値算出手段で算出された補正値または、前記組み合わせ情報記憶手段から出力される補正値を前記ホストコンピュータに送信する入出力制御手段と、
を具備し、
前記波面収差起因の歪みの読み込みは、
前記露光装置の照明条件を読み込むステップと、
レチクル上の回路パターンの寸法情報を読み込むステップと、
前記露光装置の像高毎の波面収差を読み込むステップと、
前記照明条件と前記寸法情報と前記像高毎の波面収差から前記回路パターンの像を算出するステップと、
前記回路パターンの像の位置ずれから、波面収差起因の歪みを算出するステップと、
により実行されることを特徴とする半導体デバイスの製造システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001185770A JP4017842B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体デバイスの製造方法およびそのシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001185770A JP4017842B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体デバイスの製造方法およびそのシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007584A JP2003007584A (ja) | 2003-01-10 |
| JP4017842B2 true JP4017842B2 (ja) | 2007-12-05 |
Family
ID=19025297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001185770A Expired - Fee Related JP4017842B2 (ja) | 2001-06-20 | 2001-06-20 | 半導体デバイスの製造方法およびそのシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4017842B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4178189B2 (ja) * | 2003-01-10 | 2008-11-12 | 富士通マイクロエレクトロニクス株式会社 | 半導体製品の製造方法 |
| US7221993B2 (en) | 2003-01-27 | 2007-05-22 | Applied Materials, Inc. | Systems and methods for transferring small lot size substrate carriers between processing tools |
| US7218983B2 (en) | 2003-11-06 | 2007-05-15 | Applied Materials, Inc. | Method and apparatus for integrating large and small lot electronic device fabrication facilities |
| US7720557B2 (en) | 2003-11-06 | 2010-05-18 | Applied Materials, Inc. | Methods and apparatus for enhanced operation of substrate carrier handlers |
| TWI290875B (en) | 2004-02-28 | 2007-12-11 | Applied Materials Inc | Methods and apparatus for transferring a substrate carrier within an electronic device manufacturing facility |
| TWI316044B (en) | 2004-02-28 | 2009-10-21 | Applied Materials Inc | Methods and apparatus for material control system interface |
| JP2006210814A (ja) * | 2005-01-31 | 2006-08-10 | Fujitsu Ltd | 露光システム及び露光方法 |
| JP4793683B2 (ja) * | 2006-01-23 | 2011-10-12 | 株式会社ニコン | 算出方法、調整方法及び露光方法、並びに像形成状態調整システム及び露光装置 |
-
2001
- 2001-06-20 JP JP2001185770A patent/JP4017842B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003007584A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114114850B (zh) | 光刻过程和设备以及检测过程和设备 | |
| US6842230B2 (en) | Exposing method | |
| JP2003031477A (ja) | 半導体装置の製造方法およびシステム | |
| US10712672B2 (en) | Method of predicting patterning defects caused by overlay error | |
| US11687010B2 (en) | System and method for correcting overlay errors in a lithographic process | |
| US11669017B2 (en) | Method for controlling a manufacturing apparatus and associated apparatuses | |
| WO2005001593A2 (ja) | 基準パターン抽出方法とその装置、パターンマッチング方法とその装置、位置検出方法とその装置及び露光方法とその装置 | |
| JP4905617B2 (ja) | 露光方法及びデバイス製造方法 | |
| KR101144683B1 (ko) | 사전 계측 처리 방법, 노광 시스템 및 기판 처리 장치 | |
| KR20100016315A (ko) | 노광 장치, 노광 방법 및 전자 디바이스 제조 방법 | |
| KR20200030605A (ko) | 패터닝 프로세스 제어 방법, 디바이스 제조 방법 | |
| US20240192610A1 (en) | Method for modeling measurement data over a substrate area and associated apparatuses | |
| JP4017842B2 (ja) | 半導体デバイスの製造方法およびそのシステム | |
| KR102649936B1 (ko) | 결정 방법, 노광 방법, 노광 장치, 및 물품제조 방법 | |
| JP2002334826A (ja) | 露光方法、面位置合わせ方法、露光装置及びデバイス製造方法 | |
| US20070121093A1 (en) | Method for measuring overlay error in exposure machine | |
| EP4104018A1 (en) | Method for controlling a manufacturing process and associated apparatuses | |
| US8077290B2 (en) | Exposure apparatus, and device manufacturing method | |
| JP2012038794A (ja) | 検出条件最適化方法、プログラム作成方法、並びに露光装置及びマーク検出装置 | |
| JP2020512582A (ja) | 基板の応力を決定する方法、リソグラフィプロセス、リソグラフィ装置、及びコンピュータプログラム製品を制御するための制御システム | |
| JP2003512738A (ja) | レチクル、ウェーハ、測定ステッパおよび予防保守方法 | |
| JP2002203773A (ja) | 露光装置 | |
| JP2002280286A (ja) | 電子装置の製造方法、露光制御システム並びに電子部品及びその製造方法 | |
| JP2006286747A (ja) | 位置合わせ方法、その装置、プロセス制御装置およびプログラム | |
| JPH1152545A (ja) | レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070919 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |