JP3921177B2 - 複合電子部品 - Google Patents
複合電子部品 Download PDFInfo
- Publication number
- JP3921177B2 JP3921177B2 JP2003023198A JP2003023198A JP3921177B2 JP 3921177 B2 JP3921177 B2 JP 3921177B2 JP 2003023198 A JP2003023198 A JP 2003023198A JP 2003023198 A JP2003023198 A JP 2003023198A JP 3921177 B2 JP3921177 B2 JP 3921177B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode layer
- layer
- external
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は複合電子部品に係り、特に積層セラミックコンデンサに抵抗体を付加したＣＲ複合電子部品に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平５−１６６６７２号公報
【特許文献２】
特開平６−３３３７８１号公報
コンデンサ、インダクタ、サーミスタ、バリスタ等の積層セラミック電子部品は、体積が小さいこと、堅牢性および信頼性が高いことなどから、各種電子機器に使用されており、電子機器の小型化に伴い、さらなる小型化、高性能化が求められている。このような積層セラミック電子部品のうち、例えば、積層セラミックコンデンサは、通常、誘電体層と内部電極層とが交互に積層された積層体と、この積層体の対向する側面に設けられた一対の外部電極を備えるような構造である。このような積層セラミックコンデンサは、例えば、出力平滑化回路を構成する平滑用コンデンサとして用いられている。
【０００３】
しかし、積層セラミックコンデンサは、等価直列抵抗（ＥＳＲ）が非常に低く、回路内の信号がループし発振現象が生じ、その結果、ノイズを生じるという問題がある。すなわち、平滑用コンデンサとしてＥＳＲの低い積層セラミックコンデンサを使用した場合、２次側平滑回路が等価的にＬとＣ成分のみで構成されてしまい、回路内に存在する位相成分が±９０°および０°のみとなり、位相の余裕がなくなり容易に発振してしまう。
【０００４】
このため、積層セラミックコンデンサに抵抗成分を付加してＥＳＲを高めた複合電子部品が種々提案されている。例えば、一対の外部電極と内部電極層との接続のうち、一方の外部電極では、まず、内部電極層を積層体の側面に配設した電極パッドで接続し、次に、この電極パッドと外部電極とを、積層体の側面に配設した抵抗を介して接続した構造の複合電子部品が開示されている（特許文献１）。このような構造の複合電子部品では、一方の外部電極に供給された電流は、積層体の外側に配設された抵抗を経由して内部電極に送られる。
また、内部電極層と接続された一対の外部電極の一方を、積層体の側面中央に設けた外部導体層に抵抗を介して接続した構造の複合電子部品が開示されている（特許文献２）。このような構造の複合電子部品では、外部導体層に供給された電流は、積層体の外側に配設された抵抗を経由して外部電極に送られる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したような複合電子部品では、積層体の側面に配設された抵抗が外部電極に極めて近い、あるいは、接触しているため、外部電極のハンダ付けの際に、熱により抵抗の劣化が生じたり、抵抗上にハンダが付着して抵抗値が変化してしまい、所望の抵抗値が得られないという問題があった。さらに、特許文献２に開示の複合電子部品では、実質的な外部電極となる外部導体層が小さく、実装性が悪いという問題もあった。
本発明は、上記のような実情に鑑みてなされたものであり、抵抗値の調節が容易でありながら、実装性、信頼性も高い複合電子部品を提供することを目的とする。
【０００６】
【課題を解決するための手段】
このような目的を解決するために、本発明は誘電体層を介して複数の内部電極層が積層された積層体と、該積層体の対向する端面に設けられた一対の外部電極とを備える複合電子部品において、前記内部電極層は誘電体層を介して交互に積層された第１内部電極層と第２内部電極層からなり、複数の前記第１内部電極層のうち少なくとも１層を除く層が前記積層体の一方の端面まで引き出されて一方の外部電極に接続され、前記外部電極に接続されている前記第１内部電極層の少なくとも１層は、電気的に絶縁された外側内部電極層と内側内部電極層に分割されており、外側内部電極層のみが前記積層体の一方の端面まで引き出されて前記外部電極に接続され、前記外側内部電極層の面積は前記内側内部電極層の面積よりも小さいものであり、複数の前記第２内部電極層は前記積層体の他方の端面まで引き出されて他方の外部電極に接続され、前記外側内部電極層と前記内側内部電極層を含む各第１内部電極層は前記積層体の側面に露出する突出部を有し、該突出部のうち、前記内側内部電極層の突出部の露出面と外部電極に接続されていない第１内部電極層の突出部の露出面が前記側面に配設された接続部材により接続され、外部電極に接続されている前記外側内部電極層の突出部と前記接続部材とを接続するように抵抗体が前記側面に配設され、該抵抗体は一対の前記外部電極と非接触の状態であるような構成とした。
【０００７】
このような本発明では、抵抗体は外部電極に接続された第１内部電極層と、他の第１内部電極層とを接続する位置にあって、外部電極とは離間した状態であり、外部電極のハンダ付け時の熱の影響を受け難く、ハンダが付着し難いものとなる。
【０００８】
【発明の実施の形態】
以下に本発明の実施の形態について説明する。
図１は本発明の複合電子部品の一実施形態を示す斜視図であり、図２は図１に示される複合電位部品のＡ−Ａ線矢視断面図である。
図１および図２に示されるように、本発明の複合電子部品１は第１内部電極層６と第２内部電極層７とが誘電体層９を介して交互に積層された積層体２と、この積層体２の対向する端面に設けられた一対の外部電極３，４と、この外部電極３，４が設けられていない積層体２の側面２ａに配設された抵抗体５とを備えている。積層体２は、通常、直方体形状とされるが、特に形状には制限はない。また、積層体２の寸法も特に制限はなく、用途に応じて適宜設定することができ、例えば、（０．６〜５．６ｍｍ）×（０．３〜５．０ｍｍ）×（０．３〜２．５ｍｍ）程度とすることができる。
【０００９】
本発明の複合電子部品１では、抵抗体５が外部電極３，４から離間した状態にある。また、複数の第１内部電極層６のうち、積層体２の最も表面側に位置している第１内部電極層６が、積層体２の一方の端面まで引き出されて一方の外部電極３に接続され、他の第１内部電極層６は外部電極３，４のいずれにも接続されていない。また、第２内部電極層７は、積層体の他方の端面まで引き出されて他方の外部電極４に接続されている。
【００１０】
図３は、上記の複合電子部品１から外部電極３，４と抵抗体５を取り除いた状態を示す斜視図であり、図４は第１内部電極層６と第２内部電極層７のみを抜き出した状態を示す斜視図である。図３および図４に示されるように、複数の第１内部電極層６のうち、積層体２の最も表面側に位置している第１内部電極層６が、積層体２の端面２ｂまで引き出されている。また、各第１内部電極層６は、外部電極３，４が設けられない積層体２の側面２ａに露出する突出部６ａ，６ｂを有している。そして、外部電極３に接続される第１内部電極層６の突出部６ａの露出面は、積層体２の側面２ａに配設された接続部材８ａに接続され、外部電極３に接続されない複数の第１内部電極層６の突出部６ｂの露出面は、積層体２の側面２ａに配設された接続部材８ｂにより接続されている。本発明では、抵抗体５は、外部電極３に接続される第１内部電極層６の突出部６ａ（接続部材８ａ）と、接続部材８ｂとを接続するように側面２ａに配設されている。
上記の突出部６ａの露出面と複数の突出部６ｂの露出面との距離、および、接続部材８ａ，８ｂの大きさや距離は、抵抗体５の使用材料、厚み等と共に、複合電子部品１の抵抗値を決定する要素であり、適宜設計することができる。
【００１１】
上述のような本発明の複合電子部品１は、抵抗体５が外部電極３に接続された第１内部電極層６と、他の第１内部電極層６とを接続する位置にあって、外部電極３，４とは離間した状態にあるので、外部電極３，４のハンダ付け時の熱の影響を受け難く、熱による抵抗体の劣化が防止される。また、外部電極３，４を電子部品の表面上に引き回して、所定の面で抵抗体を接続する場合に比べて、外部電極３，４のハンダ付け時に外部電極３，４と抵抗体５との短絡が生じ難く、所望の抵抗値が得られる。さらに、積層体２内に抵抗体を内蔵する必要がなく、製造が容易であるとともに、使用する抵抗体５を種々選択することにより、容易に抵抗値の調節が行える。
【００１２】
図５は本発明の複合電子部品の他の実施形態を示す図２相当の断面図であり、図６は、図５に示される複合電子部品から外部電極と抵抗体を取り除いた状態を示す図３相当の斜視図であり、図７は第１内部電極層と第２内部電極層のみを抜き出した状態を示す図４相当の斜視図である。
図５乃至図７に示されるように、本発明の複合電子部品１１は、第１内部電極層１６と第２内部電極層１７とが誘電体層１９を介して交互に積層された積層体１２と、この積層体１２の対向する端面１２ｂに設けられた一対の外部電極１３，１４と、この外部電極１３，１４が設けられていない積層体１２の側面１２ａに配設された抵抗体１５（２点鎖線で示す）とを備えている。そして、外部電極１３に接続されている第１内部電極層１６は、電気的に絶縁された外側内部電極層１６′と内側内部電極層１６″に分割されており、外側内部電極層１６′のみが積層体１２の端面１２ｂまで引き出され、外部電極１３に接続されている。
【００１３】
また、第１内部電極層１６を構成する上記の外側内部電極層１６′、内側内部電極層１６″、および、他の第１内部電極層１６は、外部電極１３，１４が設けられない積層体１２の側面１２ａに露出する突出部１６′ａ，１６″ａ，１６ｂを有している。そして、外部電極３に接続される外側内部電極層１６′の突出部１６′ａの露出面は、積層体１２の側面１２ａに配設された接続部材１８ａに接続されている。一方、外部電極１３に接続されない内側内部電極層１６″の突出部１６″ａおよび複数の第１内部電極層１６の突出部１６ｂの露出面は、積層体１２の側面１２ａに配設された接続部材１８ｂにより相互に接続されている。本発明では、抵抗体１５は、外部電極１３に接続される外側内部電極層１６′の突出部１６′ａ（接続部材１８ａ）と、接続部材１８ｂとを接続するように側面１２ａに配設されている。
【００１４】
上記の突出部１６′ａと複数の突出部１６″ａ，１６ｂとの距離、接続部材１８ａ，１８ｂの大きさや距離は、抵抗体１５の使用材料、厚み等と共に、複合電子部品１１の抵抗値を決定する要素であり、適宜設計することができる。
このような複合電子部品１１は、外部電極１３に接続されている第１内部電極層１６が、外側内部電極層１６′と内側内部電極層１６″に２分割されており、内側内部電極層１６″は積層コンデンサを構成する内部電極層として作用することができるので、上述の複合電子部品よりも更に高い静電容量を有するものとなる。
【００１５】
また、本発明では、外側内部電極層１６′と内側内部電極層１６″とに２分割される第１内部電極層１６の分割比率、すなわち、外側内部電極層１６′と内側内部電極層１６″の面積比をより小さいもの、例えば、１／２以下とすることにより、静電容量を更に向上させることができる。図８は、外側内部電極層１６′と内側内部電極層１６″の面積比が、上述の図７に示される例よりも更に小さい場合の第１内部電極層と第２内部電極層を示す斜視図である。本発明では、外側内部電極層１６′の突出部１６′ａと、内側内部電極層１６″の突出部１６″ａが、積層体１２の側面１２ａに露出するものであればよく、外側内部電極層１６′と内側内部電極層１６″との２分割の形状には特に制限はない。
【００１６】
尚、上述の本発明の複合電子部品では、積層体２，１２の端面２ｂ、１２ｂまで引き出されて一方の外部電極３，１３に接続される第１内部電極層６，１６（外側内部電極層１６′）は、複数の第１内部電極層６，１６のうち、積層体２，１２の最も表面側に位置しているものであるが、これに限定されるものではない。例えば、複数の第１内部電極層６，１６のうち、略中央に位置する第１内部電極層６，１６の構造を、外部電極３，１３と抵抗体５，１５との接続を行うような上述の構造としてもよい。また、積層体２，１２の端面２ｂ、１２ｂまで引き出されて一方の外部電極３，１３に接続される第１内部電極層６，１６（外側内部電極層１６′）は、複数の第１内部電極層６，１６の２層以上（ただし、少なくとも１層は除く）であってもよい。
【００１７】
また、本発明では、接続部材８ａや接続部材１８ａを介することなく、直接抵抗体５，１５が第１内部電極層６の突出部６ａの露出面、外側内部電極層１６′の突出部１６′ａの露出面と接続されてもよい。
尚、上述の本発明の複合電子部品では、内部電極層の数は例示であり、これに限定されるものではない。
【００１８】
次に、本発明の複合電子部品を構成する部材について説明する。
本発明の複合電子部品を構成する外部電極は、導電材としてＰｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の金属の少なくとも１種、あるいは、これらの合金を使用することができる。外部電極の厚みは特に制限されず、例えば、１〜１００μｍ、特に５〜５０μｍ程度とすることができる。
また、外部電極には、導電材の焼結性を向上させること、積層体との接着性を確保することを目的として、ガラスが含有されてもよい。
【００１９】
本発明の複合電子部品を構成する内部電極層に使用される導電材は、特に制限されないが、誘電体層の構成材料に耐還元性を有するものを使用することで、安価な卑金属を用いることができる。導電材として使用する卑金属は、例えば、ＮｉまたはＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ、Ｃｒ、Ｃｏ、Ａｌ等の１種以上とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。また、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含有されてもよい。内部電極層の厚みは、複合電子部品の用途等に応じて適宜設定することができ、例えば、０．５〜５μｍ、特に０．５〜２．５μｍ程度とすることができる。
【００２０】
本発明の複合電子部品を構成する抵抗体は、導電性酸化物と絶縁性酸化物とを含有する材料で形成される。導電性酸化物は、特に制限されるものではなく、例えば、酸化ルテニウム、酸化ルテニウム化合物、黒鉛の少なくとも１種を含有することが好ましい。酸化ルテニウムとしては、例えば、ＲｕＯ2、Ｂｉ2Ｒｕ2Ｏ7、ＳｒＲｕＯ3、ＣａＲｕＯ3、Ｐｂ2Ｒｕ2Ｏ6、ＢａＲｕＯ3等が挙げられる。また、黒鉛としては、グラファイト・カーボンを使用することができる。
また、絶縁性酸化物は、特に制限されるものではないが、抵抗値の制御および導電材との焼結性、接続部材との接着性を確保するために、ガラスを選択することが好ましい。ガラスの組成は、特に制限する必要はなく、抵抗値の制御の容易性や、必要とする特性を考慮して適宜設定することができる。
【００２１】
また、抵抗値の調整、あるいは、その他の抵抗体に要求される電気特性等を制御するために、抵抗体に金属酸化物を添加することができる。さらに、０．１Ω以下の抵抗を必要とするような場合には、金属と絶縁性酸化物で抵抗体を構成してもよい。
抵抗体における抵抗値の制御は、導電性酸化物と絶縁性酸化物の混合比の調整で行うことができ、また、抵抗体の厚みによっても抵抗値を制御することができる。
また、必要に応じて、ガラスや樹脂等の絶縁物を用いて抵抗体を被覆してもよい。さらに、抵抗体として樹脂系材料を用いることもでき、この場合、導電材は特に限定されないが、例えば、カーボンを用いることが好ましい。
【００２２】
本発明の複合電子部品を構成する誘電体層に使用する誘電体材料としては、特に制限はなく、種々の誘電体材料を使用することができる。例えば、酸化チタン系、チタン酸系複合酸化物、あるいは、これらの混合物等を使用することができる。酸化チタンとしては、必要に応じてＮｉＯ、ＣｕＯ、Ｍｎ3Ｏ4、Ａｌ2Ｏ3、ＭｇＯ、ＳｉＯ2等を総量で０．００１〜３０重量％程度の範囲で含有するＴｉＯ2等が挙げられる。また、チタン酸系複合酸化物としては、チタン酸バリウム（ＢａＴｉＯ3）等が挙げられる。Ｂａ／Ｔｉの原子比は、０．９５〜１．２０の範囲が好ましく、チタン酸バリウムには、ＭｇＯ、ＣａＯ、Ｍｎ3Ｏ4、Ｙ2Ｏ3、Ｖ2Ｏ5、ＺｎＯ、ＺｒＯ2、Ｎｂ2Ｏ5、Ｃｒ2Ｏ3、Ｆｅ2Ｏ3、Ｐ2Ｏ5、ＳｒＯ、Ｎａ2Ｏ、Ｋ2Ｏ等が総量で０．００１〜３０重量％程度の範囲で含有されてもよい。また、焼成温度、線膨張率の調整等のため、（ＢａＣａ）ＳｉＯ3ガラス等のガラスが含有されていてもよい。
【００２３】
誘電体層の１層当たりの厚みは特に制限されないが、例えば、０．５〜２０μｍ程度に設定することができる。また、誘電体層の積層数は、通常、２〜３００程度とすることができる。
本発明の複合電子部品を構成する接続部材は、導電材としてＰｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の金属の少なくとも１種、あるいは、これらの合金を使用することができる。
また、接続部材には、導電材の焼結性を向上させること、積層体や抵抗体との接着性を確保することを目的として、ガラスが含有されてもよい。
接続部材の厚みは特に制限されず、例えば、０．５〜３０μｍ、特に５〜２０μｍ程度とすることができる。
【００２４】
本発明の複合電子部品は、例えば、まず、ペーストを用いた通常の印刷法やシート法によりグリーンチップ体を作製して積層体とする。次に、この積層体の対向する端面（第１内部電極層が引き出されて露出している面、および、各第２内部電極層が引き出されて露出している面）に外部電極用ペーストを印刷あるいは転写し、また、積層体の側面に露出している複数の第１内部電極層（外部電極に接続されない層）の突出部を接続するように接続部材用ペーストを印刷あるいは転写し、さらに、積層体の側面に露出している第１内部電極層（外部電極に接続される層）の突出部を接続するように接続部材用ペーストを印刷あるいは転写し、その後、焼成して外部電極と接続部材を形成する。次いで、この接続部材を覆うように抵抗体ペーストを印刷あるいは転写し、その後、焼成することにより製造することができる。
【００２５】
＜誘電体層用ペースト＞
誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練分散したものを使用することができる。
誘電体原料の組成は、製造する複合電子部品の用途を考慮して適宜選択することができる。例えば、チタン酸系複合酸化物としてチタン酸バリウムを使用する場合、水熱合成法等により合成したＢａＴｉＯ3に、副成分原料を混合する方法を用いることができる。また、ＢａＣＯ3とＴｉＯ2と副成分との混合物を仮焼成して固相反応させる乾式合成法を用いてもよく、水熱合成法を用いてもよい。また、共沈法、ゾル・ゲル法、アルカリ加水分解法、沈殿混合法等により得た沈殿物と副成分原料との混合物を仮焼成して合成してもよい。尚、副成分原料には、酸化物や、焼成により酸化物となる各種化合物、例えば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等の少なくとも１種を用いることができる。
【００２６】
誘電体原料の平均粒径は、目的とする誘電体層の平均結晶粒径に応じて決定することができ、通常、平均粒径０．１〜５μｍ程度の粉末を使用する。また、誘電体層用ペースト中の誘電体原料の含有量は、通常、３０〜８０重量％程度とする。
誘電体層用ペーストに使用する有機ビヒクルは、バインダを有機溶剤中に溶解したものである。バインダとしては、例えば、エチルセルロース、ポリビニルブチラールとメタクリル酸エステルとの共重合体、アクリル酸エステル系共重合体等の公知の樹脂バインダを使用することができる。また、バインダを溶解するための有機溶剤として、テルピネオール、ブチルカルビトール、アセトン、トルエン等の有機溶剤を使用することができる。このようなバインダや有機溶剤の誘電体層用ペースト中の含有量は特に制限はなく、通常、バインダは１〜５重量％程度、有機溶剤は１０〜５０重量％程度とすることができる。
【００２７】
＜内部電極層用ペースト＞
内部電極層用ペーストは、上述の各種導電性金属や合金、あるいは、焼成後に上述のような導電材となる各種酸化物、有機金属化合物等と、上記のような有機ビヒクルとを混練分散して調製する。
【００２８】
＜外部電極用、接続部材用ペースト＞
外部電極用、接続部材用ペーストは、導電材としてＰｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の金属の少なくとも１種、あるいは、これらの合金を使用し、上記の内部電極層用ペーストと同様にして調製する。
上述の各種ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択された添加物が含有されていてもよい。これらの総含有量は、１０重量％以下とすることが好ましい。
【００２９】
＜抵抗体用ペースト＞
抵抗体用ペーストは、上述の各種導電性酸化物および絶縁性酸化物と、上記のような有機ビヒクルとを混練分散して調製する。
【００３０】
［グリーンチップ体の作製］
印刷法を用いる場合、誘電体層用ペーストおよび内部電極層用ペーストを、ポリエチレンテレフタレート等の支持体上に積層印刷する。このとき、第１内部電極層は、突出部を除いて内部電極層用ペーストの端部が誘電体層用ペーストの端部から露出しないように印刷し、外部電極と接続される第１内部電極層のみ、外部電極側への引き出しと突出部とが誘電体層用ペーストの端部から露出するように印刷する。また、第２内部電極層は、内部電極層用ペーストの外部電極側への引き出しが誘電体層用ペーストの端部から露出するように印刷する。このように積層印刷した後、所定形状に切断してチップ化し、支持体から剥離してグリーンチップ体とする。
また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、内部電極層用ペーストを用いて上記と同様に印刷したものを積層し、所定形状に切断して、グリーンチップ体とする。
【００３１】
［脱バインダ処理工程］
上記のようにして作製されたグリーンチップ体は、焼成前に脱バインダ処理が施されることが好ましい。この脱バインダ処理の条件は、使用した材料等を考慮して適宜設定することができ、例えば、内部電極層の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、特に下記の条件で行うことが好ましい。
脱バインダ処理条件
昇温速度 ：５〜３００℃／時間、特に１０〜１００℃／時間
保持温度 ：２００〜４００℃、特に２５０〜３００℃
温度保持時間：０．５〜２４時間、特に５〜２０時間
雰囲気 ：空気中
【００３２】
［焼成工程］
グリーンチップ体の焼成は、誘電体用ペースト中の誘電体原料、内部電極層用ペースト中の電極材料の種類等を考慮して適宜設定することができ、例えば、内部電極層の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、焼成雰囲気はＮ2を主成分とし、Ｈ2含有量が１〜１０容量％、１０〜３５℃における水蒸気圧によって得られるＨ2Ｏガスを混合したものが好ましい。そして、酸素分圧は、１０-3〜１０-8Ｐａとすることが好ましい。酸素分圧が上記範囲未満であると、内部電極層の導電材が異常焼結を起こし、途切れてしまうことがある。また、酸素分圧が上記範囲を超えると、内部電極層が酸化することがある。
焼成時の温度は、１１００〜１４００℃、特に１２００〜１３００℃とすることが好ましい。保持温度が１１００℃未満であると緻密化が不十分であり、１４００℃を超えると内部電極層が途切れ易くなる。また、焼成時の温度保持時間は、０．５〜８時間、特に１〜３時間が好ましい。
【００３３】
［アニール工程］
還元雰囲気で焼成した場合、積層体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これにより絶縁抵抗の加速寿命を著しく長くすることができる。
アニール雰囲気の酸素分圧は、１０-3Ｐａ以上、特に１０-3〜１０-1Ｐａとすることが好ましい。酸素分圧が上記範囲未満であると、誘電体層の再酸化が困難であり、また、酸素分圧が上記範囲を超えると、内部電極層が酸化することがある。
【００３４】
アニールの保持温度は、１１００℃以下、特に５００〜１０００℃とすることが好ましい。保持温度が５００℃未満であると誘電体層の再酸化が不十分となり、絶縁抵抗の加速寿命が短くなり、１１００℃を超えると内部電極層が酸化し、静電容量が低下するだけでなく、誘電体素地と反応し、加速寿命も短くなる。尚、アニール工程は昇温および降温だけから構成してもよい。この場合、温度保持時間をとる必要はなく、保持温度は最高温度と同義である。また、温度保持時間は、０〜２０時間、特に２〜１０時間が好ましい。雰囲気ガスにはＮ2と加湿したＨ2ガスを用いることが好ましい。
尚、上述の脱バインダ処理、焼成、および、アニールの各工程において、Ｎ2、Ｈ2や混合ガス等を加湿するには、例えば、ウエッター等を使用することができる。この場合の水温は、５〜７５℃程度が好ましい。
【００３５】
脱バインダ処理、焼成、および、アニールの各工程は、連続して行っても、独立して行ってもよい。これらの工程を連続して行う場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の保持温度まで昇温して焼成を行い、次いで、冷却し、アニール工程での保持温度に達したときに雰囲気を変更してアニールを行うことが好ましい。
また、これらの工程を独立して行う場合、脱バインダ処理工程は、所定の保持温度まで昇温し、所定時間保持した後、室温にまで降温する。その際、脱バインダ雰囲気は、連続して行う場合と同様なものとする。さらに、アニール工程は、所定の保持温度にまで昇温し、所定時間保持した後、室温にまで降温する。その際のアニール雰囲気は、連続して行う場合と同様とする。また、脱バインダ工程と、焼成工程とを連続して行い、アニール工程だけを独立して行うようにしてもよく、あるいは、脱バインダ工程だけを独立して行い、焼成工程とアニール工程を連続して行ってもよい。
【００３６】
［外部電極、接続部材形成］
上記のように作製したチップ体（積層体）の対向する端面（第１内部電極層が引き出されて露出している面、および、各第２内部電極層が引き出されて露出している面）に外部電極用ペーストを印刷あるいは転写する。また、積層体の側面に露出している第１内部電極層（外部電極層に接続されない層）の複数の突出部を接続するように接続部材用ペーストを印刷あるいは転写し、さらに、積層体の側面に露出している第１内部電極層（外部電極に接続される層）の突出部を接続するように接続部材用ペーストを印刷あるいは転写し、その後、焼成して、外部電極、接続部材を形成する。外部電極用ペースト、接続部材用ペーストの焼成条件は、例えば、Ｎ2とＨ2の混合ガス等の還元性雰囲気中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。
【００３７】
［抵抗体形成］
外部電極と接続部材が形成されたチップ体（積層体）において、接続部材を覆い、かつ、外部電極と離間するように抵抗体用ペーストを印刷あるいは転写し、その後、焼成することにより抵抗体を形成する。抵抗体用ペーストの焼成条件は、例えば、空気中にて６００〜１０００℃で１０分間〜１時間程度とすることが好ましい。
このようにして製造される本発明の複合電子部品は、必要に応じてリード線が設けられ、ハンダ付け等によりプリント基板上等に実装され使用される。
【００３８】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
［誘電体層用ペーストの調製］
誘電体層の主原料として、ＢａＣＯ3（平均粒径２．０μｍ）およびＴｉＯ2（平均粒径２．０μｍ）を用意した。Ｂａ／Ｔｉの原子比は１．００とした。この主原料１００重量部に対して、ＢａＴｉＯ3を５重量部、ＭｎＣＯ3を１重量部、ＭｇＣＯ3を１重量部、Ｙ2Ｏ3を２重量部、（ＢａＣａ）ＳｉＯ3を３重量部加え、水中ボールミルで湿式混合し、乾燥した。得られた混合粉を１２５０℃で２時間仮焼した。この仮焼粉を水中ボールミルで粉砕し、乾燥した。得られた仮焼粉１００重量部に、有機バインダとしてアクリル樹脂５重量部と、有機溶剤として酢酸エチル８０重量部を加えてボールミルで混合し、誘電体層用ペーストとした。
【００３９】
［内部電極層用ペーストの調製］
エチルセルロース樹脂８重量部をテルピネオール９２重量部に溶解したもの４重量部に、平均粒径０．４μｍのＮｉ粒子１００重量部を加え、３本ロールにて混練して、内部電極層用ペーストを調製した。
【００４０】
［外部電極層（接続部材）用ペーストの調製］
導電材として、３０重量％のＡｇ粉末（平均粒径５．０μｍ）と７０重量％のＰｄ粉末（平均粒径１．０μｍ）との混合粉を準備し、この混合紛１００重量部に対して、アクリル樹脂２重量部、テルピネオール１８重量部と、平均粒径２．０μｍの亜鉛系ガラスフリット５重量部を加え、３本ロールにて混練して、外部電極層（接続部材）用ペーストを調製した。
【００４１】
［抵抗体用ペーストの調製］
導電材として、４４．４重量部のＲｕＯ2粉末（平均粒径０．２μｍ）と、ガラス材料として５２．０重量部のＣａ系ガラスフリット（平均粒径２．０μｍ）と、添加物として３．６重量部のＣｕＯ（平均粒径２．０μｍ）とからなる混合粉を準備し、この混合粉１００重量部に対して、エチルセルロース５．４重量部とテルピネオール６７．４重量部を加え、３本ロールにて混練して、抵抗体用ペーストを調製した。
【００４２】
［積層体の形成］
支持体として厚み５０μｍのポリエチレンテレフタレートフィルムを使用し、この支持体上にドクターブレード法により上記の誘電体層用ペーストを塗布し６０℃で乾燥して、厚み５μｍの誘電体グリーンシートを成形した。
次に、この誘電体グリーンシート上にスクリーン印刷により所定のパターンで上記の内部電極層用ペーストを印刷し８０℃で乾燥して、厚み１μｍの内部電極ペースト層を形成した。この内部電極ペースト層の形成では、第１内部電極層となるペースト層は、突出部を除いてペースト層の端部が誘電体グリーンシートの端部から露出しないものとし、外部電極と接続される第１内部電極層となるペースト層のみ、外部電極側への引き出しと突出部とが誘電体グリーンシートの端部から露出するものとした。また、第２内部電極層となるペースト層は、外部電極側への引き出しが誘電体グリーンシートの端部から露出するものとした。
【００４３】
次に、第１内部電極層となるペースト層が形成された誘電体グリーンシートと、第２内部電極層となるペースト層が形成された誘電体グリーンシートを交互に１００枚積層し、最上層の誘電体グリーンシート（第２内部電極層となるペースト層が形成されているシート）上に、外部電極と接続される第１内部電極層となるペースト層が形成された誘電体グリーンシートを積層し、熱圧着（１２０℃、１ｔ／ｃｍ2、加圧時間１０分間）した。その後、焼成後の積層体寸法が縦２．０ｍｍ×横１．２ｍｍ×厚み１．２ｍｍとなるように切断してグリーンチップ体とし、このグリーンチップ体に下記の条件で脱バインダ処理を施した。
（脱バインダ処理条件）
昇温速度 ：３０℃／時間
保持温度 ：２６０℃
温度保持時間：８時間
雰囲気 ：空気中
【００４４】
次に、上記のグリーンチップ体を下記の条件で焼成、アニールして、積層体を得た。
（焼成条件）
保持温度 ：１３００℃
温度保持時間：３時間
雰囲気 ：加湿したＮ2＋Ｈ2（Ｈ2：３容積％）
（アニール条件）
保持温度 ：１０００℃
温度保持時間：２時間
雰囲気 ：加湿したＨ2ガスを含む酸素分圧１０-2Ｐａの雰囲気
【００４５】
［複合電子部品の作製］
上記の焼成により得られた積層体の端面（外部電極と接続される第１内部電極層が露出している面と、この面と対向するように１層おきに第２内部電極層が露出している面）をサンドブラスト法により研磨した後、この２つの端面に上記の外部電極層用ペーストを塗布し、乾燥した。また、第１内部電極層の突出部が露出している積層体の側面をサンドブラスト法により研磨した後、外部電極と接続されない第１内部電極層の突出部の露出面を覆うように上記の接続部材用ペーストを塗布し、乾燥した。さらに、外部電極と接続される第１内部電極層の突出部の露出面のみを覆うように上記の接続部材用ペーストを塗布し、乾燥した。
【００４６】
次いで、下記条件で脱バインダ処理を施し、その後、焼成して外部電極、接続部材を形成した。
（脱バインダ処理条件）
昇温速度 ：３０℃／時間
保持温度 ：３００℃
温度保持時間：５時間
雰囲気 ：空気中
（焼成条件）
保持温度 ：９５０℃
温度保持時間：１０分間
雰囲気 ：Ｎ2＋Ｈ2雰囲気
【００４７】
次いで、上記のように形成した２個の接続部材を覆い、かつ、外部電極と離間するように抵抗体用ペーストを塗布、乾燥し、その後、下記の条件で焼成することにより抵抗体を形成し、複合電子部品を作製した。
（焼成条件）
保持温度 ：８５０℃
温度保持時間：１０分間
雰囲気 ：空気中
【００４８】
【発明の効果】
以上詳述したように、本発明によれば抵抗体は外部電極に接続された第１内部電極層と、他の第１内部電極層とを接続する位置にあって、外部電極とは離間した状態にあるので、外部電極のハンダ付け時の熱の影響を受け難く、熱による抵抗体の劣化が防止され、また、外部電極のハンダ付け時に外部電極と抵抗との短絡が生じ難く、所望の抵抗値が得られる。さらに、積層体内に抵抗体を内蔵する必要がなく、製造が容易であるとともに、使用する抵抗体を種々選択することにより、容易に抵抗値の調節が行える。
【図面の簡単な説明】
【図１】図１は本発明の複合電子部品の一実施形態を示す斜視図である。
【図２】図１に示される複合電位部品のＡ−Ａ線矢視断面図である。
【図３】図１に示される複合電子部品から外部電極と抵抗体を取り除いた状態を示す斜視図である。
【図４】図１に示される複合電子部品から第１内部電極層と第２内部電極層のみを抜き出した状態を示す斜視図である。
【図５】本発明の複合電子部品の他の実施形態を示す図２相当の断面図である。
【図６】図５に示される複合電子部品から外部電極と抵抗体を取り除いた状態を示す図３相当の斜視図である。
【図７】図５に示される複合電子部品から第１内部電極層と第２内部電極層のみを抜き出した状態を示す図４相当の斜視図である。
【図８】本発明の複合電子部品の他の実施形態における第１内部電極層と第２内部電極層を示す斜視図である。
【符号の説明】
１，１１…複合電子部品
２，１２…積層体
３，４，１３，１４…外部電極
５，１５…抵抗体
６，１６…第１内部電極層
１６′…外側内部電極層
１６″…内側内部電極層
６ａ，６ｂ，１６′ａ，１６″ａ，１６ｂ…突出部
７，１７…第２内部電極層
８ａ，８ｂ，１８ａ，１８ｂ…接続部材
９，１９…誘電体層
【発明の属する技術分野】
本発明は複合電子部品に係り、特に積層セラミックコンデンサに抵抗体を付加したＣＲ複合電子部品に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平５−１６６６７２号公報
【特許文献２】
特開平６−３３３７８１号公報
コンデンサ、インダクタ、サーミスタ、バリスタ等の積層セラミック電子部品は、体積が小さいこと、堅牢性および信頼性が高いことなどから、各種電子機器に使用されており、電子機器の小型化に伴い、さらなる小型化、高性能化が求められている。このような積層セラミック電子部品のうち、例えば、積層セラミックコンデンサは、通常、誘電体層と内部電極層とが交互に積層された積層体と、この積層体の対向する側面に設けられた一対の外部電極を備えるような構造である。このような積層セラミックコンデンサは、例えば、出力平滑化回路を構成する平滑用コンデンサとして用いられている。
【０００３】
しかし、積層セラミックコンデンサは、等価直列抵抗（ＥＳＲ）が非常に低く、回路内の信号がループし発振現象が生じ、その結果、ノイズを生じるという問題がある。すなわち、平滑用コンデンサとしてＥＳＲの低い積層セラミックコンデンサを使用した場合、２次側平滑回路が等価的にＬとＣ成分のみで構成されてしまい、回路内に存在する位相成分が±９０°および０°のみとなり、位相の余裕がなくなり容易に発振してしまう。
【０００４】
このため、積層セラミックコンデンサに抵抗成分を付加してＥＳＲを高めた複合電子部品が種々提案されている。例えば、一対の外部電極と内部電極層との接続のうち、一方の外部電極では、まず、内部電極層を積層体の側面に配設した電極パッドで接続し、次に、この電極パッドと外部電極とを、積層体の側面に配設した抵抗を介して接続した構造の複合電子部品が開示されている（特許文献１）。このような構造の複合電子部品では、一方の外部電極に供給された電流は、積層体の外側に配設された抵抗を経由して内部電極に送られる。
また、内部電極層と接続された一対の外部電極の一方を、積層体の側面中央に設けた外部導体層に抵抗を介して接続した構造の複合電子部品が開示されている（特許文献２）。このような構造の複合電子部品では、外部導体層に供給された電流は、積層体の外側に配設された抵抗を経由して外部電極に送られる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したような複合電子部品では、積層体の側面に配設された抵抗が外部電極に極めて近い、あるいは、接触しているため、外部電極のハンダ付けの際に、熱により抵抗の劣化が生じたり、抵抗上にハンダが付着して抵抗値が変化してしまい、所望の抵抗値が得られないという問題があった。さらに、特許文献２に開示の複合電子部品では、実質的な外部電極となる外部導体層が小さく、実装性が悪いという問題もあった。
本発明は、上記のような実情に鑑みてなされたものであり、抵抗値の調節が容易でありながら、実装性、信頼性も高い複合電子部品を提供することを目的とする。
【０００６】
【課題を解決するための手段】
このような目的を解決するために、本発明は誘電体層を介して複数の内部電極層が積層された積層体と、該積層体の対向する端面に設けられた一対の外部電極とを備える複合電子部品において、前記内部電極層は誘電体層を介して交互に積層された第１内部電極層と第２内部電極層からなり、複数の前記第１内部電極層のうち少なくとも１層を除く層が前記積層体の一方の端面まで引き出されて一方の外部電極に接続され、前記外部電極に接続されている前記第１内部電極層の少なくとも１層は、電気的に絶縁された外側内部電極層と内側内部電極層に分割されており、外側内部電極層のみが前記積層体の一方の端面まで引き出されて前記外部電極に接続され、前記外側内部電極層の面積は前記内側内部電極層の面積よりも小さいものであり、複数の前記第２内部電極層は前記積層体の他方の端面まで引き出されて他方の外部電極に接続され、前記外側内部電極層と前記内側内部電極層を含む各第１内部電極層は前記積層体の側面に露出する突出部を有し、該突出部のうち、前記内側内部電極層の突出部の露出面と外部電極に接続されていない第１内部電極層の突出部の露出面が前記側面に配設された接続部材により接続され、外部電極に接続されている前記外側内部電極層の突出部と前記接続部材とを接続するように抵抗体が前記側面に配設され、該抵抗体は一対の前記外部電極と非接触の状態であるような構成とした。
【０００７】
このような本発明では、抵抗体は外部電極に接続された第１内部電極層と、他の第１内部電極層とを接続する位置にあって、外部電極とは離間した状態であり、外部電極のハンダ付け時の熱の影響を受け難く、ハンダが付着し難いものとなる。
【０００８】
【発明の実施の形態】
以下に本発明の実施の形態について説明する。
図１は本発明の複合電子部品の一実施形態を示す斜視図であり、図２は図１に示される複合電位部品のＡ−Ａ線矢視断面図である。
図１および図２に示されるように、本発明の複合電子部品１は第１内部電極層６と第２内部電極層７とが誘電体層９を介して交互に積層された積層体２と、この積層体２の対向する端面に設けられた一対の外部電極３，４と、この外部電極３，４が設けられていない積層体２の側面２ａに配設された抵抗体５とを備えている。積層体２は、通常、直方体形状とされるが、特に形状には制限はない。また、積層体２の寸法も特に制限はなく、用途に応じて適宜設定することができ、例えば、（０．６〜５．６ｍｍ）×（０．３〜５．０ｍｍ）×（０．３〜２．５ｍｍ）程度とすることができる。
【０００９】
本発明の複合電子部品１では、抵抗体５が外部電極３，４から離間した状態にある。また、複数の第１内部電極層６のうち、積層体２の最も表面側に位置している第１内部電極層６が、積層体２の一方の端面まで引き出されて一方の外部電極３に接続され、他の第１内部電極層６は外部電極３，４のいずれにも接続されていない。また、第２内部電極層７は、積層体の他方の端面まで引き出されて他方の外部電極４に接続されている。
【００１０】
図３は、上記の複合電子部品１から外部電極３，４と抵抗体５を取り除いた状態を示す斜視図であり、図４は第１内部電極層６と第２内部電極層７のみを抜き出した状態を示す斜視図である。図３および図４に示されるように、複数の第１内部電極層６のうち、積層体２の最も表面側に位置している第１内部電極層６が、積層体２の端面２ｂまで引き出されている。また、各第１内部電極層６は、外部電極３，４が設けられない積層体２の側面２ａに露出する突出部６ａ，６ｂを有している。そして、外部電極３に接続される第１内部電極層６の突出部６ａの露出面は、積層体２の側面２ａに配設された接続部材８ａに接続され、外部電極３に接続されない複数の第１内部電極層６の突出部６ｂの露出面は、積層体２の側面２ａに配設された接続部材８ｂにより接続されている。本発明では、抵抗体５は、外部電極３に接続される第１内部電極層６の突出部６ａ（接続部材８ａ）と、接続部材８ｂとを接続するように側面２ａに配設されている。
上記の突出部６ａの露出面と複数の突出部６ｂの露出面との距離、および、接続部材８ａ，８ｂの大きさや距離は、抵抗体５の使用材料、厚み等と共に、複合電子部品１の抵抗値を決定する要素であり、適宜設計することができる。
【００１１】
上述のような本発明の複合電子部品１は、抵抗体５が外部電極３に接続された第１内部電極層６と、他の第１内部電極層６とを接続する位置にあって、外部電極３，４とは離間した状態にあるので、外部電極３，４のハンダ付け時の熱の影響を受け難く、熱による抵抗体の劣化が防止される。また、外部電極３，４を電子部品の表面上に引き回して、所定の面で抵抗体を接続する場合に比べて、外部電極３，４のハンダ付け時に外部電極３，４と抵抗体５との短絡が生じ難く、所望の抵抗値が得られる。さらに、積層体２内に抵抗体を内蔵する必要がなく、製造が容易であるとともに、使用する抵抗体５を種々選択することにより、容易に抵抗値の調節が行える。
【００１２】
図５は本発明の複合電子部品の他の実施形態を示す図２相当の断面図であり、図６は、図５に示される複合電子部品から外部電極と抵抗体を取り除いた状態を示す図３相当の斜視図であり、図７は第１内部電極層と第２内部電極層のみを抜き出した状態を示す図４相当の斜視図である。
図５乃至図７に示されるように、本発明の複合電子部品１１は、第１内部電極層１６と第２内部電極層１７とが誘電体層１９を介して交互に積層された積層体１２と、この積層体１２の対向する端面１２ｂに設けられた一対の外部電極１３，１４と、この外部電極１３，１４が設けられていない積層体１２の側面１２ａに配設された抵抗体１５（２点鎖線で示す）とを備えている。そして、外部電極１３に接続されている第１内部電極層１６は、電気的に絶縁された外側内部電極層１６′と内側内部電極層１６″に分割されており、外側内部電極層１６′のみが積層体１２の端面１２ｂまで引き出され、外部電極１３に接続されている。
【００１３】
また、第１内部電極層１６を構成する上記の外側内部電極層１６′、内側内部電極層１６″、および、他の第１内部電極層１６は、外部電極１３，１４が設けられない積層体１２の側面１２ａに露出する突出部１６′ａ，１６″ａ，１６ｂを有している。そして、外部電極３に接続される外側内部電極層１６′の突出部１６′ａの露出面は、積層体１２の側面１２ａに配設された接続部材１８ａに接続されている。一方、外部電極１３に接続されない内側内部電極層１６″の突出部１６″ａおよび複数の第１内部電極層１６の突出部１６ｂの露出面は、積層体１２の側面１２ａに配設された接続部材１８ｂにより相互に接続されている。本発明では、抵抗体１５は、外部電極１３に接続される外側内部電極層１６′の突出部１６′ａ（接続部材１８ａ）と、接続部材１８ｂとを接続するように側面１２ａに配設されている。
【００１４】
上記の突出部１６′ａと複数の突出部１６″ａ，１６ｂとの距離、接続部材１８ａ，１８ｂの大きさや距離は、抵抗体１５の使用材料、厚み等と共に、複合電子部品１１の抵抗値を決定する要素であり、適宜設計することができる。
このような複合電子部品１１は、外部電極１３に接続されている第１内部電極層１６が、外側内部電極層１６′と内側内部電極層１６″に２分割されており、内側内部電極層１６″は積層コンデンサを構成する内部電極層として作用することができるので、上述の複合電子部品よりも更に高い静電容量を有するものとなる。
【００１５】
また、本発明では、外側内部電極層１６′と内側内部電極層１６″とに２分割される第１内部電極層１６の分割比率、すなわち、外側内部電極層１６′と内側内部電極層１６″の面積比をより小さいもの、例えば、１／２以下とすることにより、静電容量を更に向上させることができる。図８は、外側内部電極層１６′と内側内部電極層１６″の面積比が、上述の図７に示される例よりも更に小さい場合の第１内部電極層と第２内部電極層を示す斜視図である。本発明では、外側内部電極層１６′の突出部１６′ａと、内側内部電極層１６″の突出部１６″ａが、積層体１２の側面１２ａに露出するものであればよく、外側内部電極層１６′と内側内部電極層１６″との２分割の形状には特に制限はない。
【００１６】
尚、上述の本発明の複合電子部品では、積層体２，１２の端面２ｂ、１２ｂまで引き出されて一方の外部電極３，１３に接続される第１内部電極層６，１６（外側内部電極層１６′）は、複数の第１内部電極層６，１６のうち、積層体２，１２の最も表面側に位置しているものであるが、これに限定されるものではない。例えば、複数の第１内部電極層６，１６のうち、略中央に位置する第１内部電極層６，１６の構造を、外部電極３，１３と抵抗体５，１５との接続を行うような上述の構造としてもよい。また、積層体２，１２の端面２ｂ、１２ｂまで引き出されて一方の外部電極３，１３に接続される第１内部電極層６，１６（外側内部電極層１６′）は、複数の第１内部電極層６，１６の２層以上（ただし、少なくとも１層は除く）であってもよい。
【００１７】
また、本発明では、接続部材８ａや接続部材１８ａを介することなく、直接抵抗体５，１５が第１内部電極層６の突出部６ａの露出面、外側内部電極層１６′の突出部１６′ａの露出面と接続されてもよい。
尚、上述の本発明の複合電子部品では、内部電極層の数は例示であり、これに限定されるものではない。
【００１８】
次に、本発明の複合電子部品を構成する部材について説明する。
本発明の複合電子部品を構成する外部電極は、導電材としてＰｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の金属の少なくとも１種、あるいは、これらの合金を使用することができる。外部電極の厚みは特に制限されず、例えば、１〜１００μｍ、特に５〜５０μｍ程度とすることができる。
また、外部電極には、導電材の焼結性を向上させること、積層体との接着性を確保することを目的として、ガラスが含有されてもよい。
【００１９】
本発明の複合電子部品を構成する内部電極層に使用される導電材は、特に制限されないが、誘電体層の構成材料に耐還元性を有するものを使用することで、安価な卑金属を用いることができる。導電材として使用する卑金属は、例えば、ＮｉまたはＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ、Ｃｒ、Ｃｏ、Ａｌ等の１種以上とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。また、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含有されてもよい。内部電極層の厚みは、複合電子部品の用途等に応じて適宜設定することができ、例えば、０．５〜５μｍ、特に０．５〜２．５μｍ程度とすることができる。
【００２０】
本発明の複合電子部品を構成する抵抗体は、導電性酸化物と絶縁性酸化物とを含有する材料で形成される。導電性酸化物は、特に制限されるものではなく、例えば、酸化ルテニウム、酸化ルテニウム化合物、黒鉛の少なくとも１種を含有することが好ましい。酸化ルテニウムとしては、例えば、ＲｕＯ2、Ｂｉ2Ｒｕ2Ｏ7、ＳｒＲｕＯ3、ＣａＲｕＯ3、Ｐｂ2Ｒｕ2Ｏ6、ＢａＲｕＯ3等が挙げられる。また、黒鉛としては、グラファイト・カーボンを使用することができる。
また、絶縁性酸化物は、特に制限されるものではないが、抵抗値の制御および導電材との焼結性、接続部材との接着性を確保するために、ガラスを選択することが好ましい。ガラスの組成は、特に制限する必要はなく、抵抗値の制御の容易性や、必要とする特性を考慮して適宜設定することができる。
【００２１】
また、抵抗値の調整、あるいは、その他の抵抗体に要求される電気特性等を制御するために、抵抗体に金属酸化物を添加することができる。さらに、０．１Ω以下の抵抗を必要とするような場合には、金属と絶縁性酸化物で抵抗体を構成してもよい。
抵抗体における抵抗値の制御は、導電性酸化物と絶縁性酸化物の混合比の調整で行うことができ、また、抵抗体の厚みによっても抵抗値を制御することができる。
また、必要に応じて、ガラスや樹脂等の絶縁物を用いて抵抗体を被覆してもよい。さらに、抵抗体として樹脂系材料を用いることもでき、この場合、導電材は特に限定されないが、例えば、カーボンを用いることが好ましい。
【００２２】
本発明の複合電子部品を構成する誘電体層に使用する誘電体材料としては、特に制限はなく、種々の誘電体材料を使用することができる。例えば、酸化チタン系、チタン酸系複合酸化物、あるいは、これらの混合物等を使用することができる。酸化チタンとしては、必要に応じてＮｉＯ、ＣｕＯ、Ｍｎ3Ｏ4、Ａｌ2Ｏ3、ＭｇＯ、ＳｉＯ2等を総量で０．００１〜３０重量％程度の範囲で含有するＴｉＯ2等が挙げられる。また、チタン酸系複合酸化物としては、チタン酸バリウム（ＢａＴｉＯ3）等が挙げられる。Ｂａ／Ｔｉの原子比は、０．９５〜１．２０の範囲が好ましく、チタン酸バリウムには、ＭｇＯ、ＣａＯ、Ｍｎ3Ｏ4、Ｙ2Ｏ3、Ｖ2Ｏ5、ＺｎＯ、ＺｒＯ2、Ｎｂ2Ｏ5、Ｃｒ2Ｏ3、Ｆｅ2Ｏ3、Ｐ2Ｏ5、ＳｒＯ、Ｎａ2Ｏ、Ｋ2Ｏ等が総量で０．００１〜３０重量％程度の範囲で含有されてもよい。また、焼成温度、線膨張率の調整等のため、（ＢａＣａ）ＳｉＯ3ガラス等のガラスが含有されていてもよい。
【００２３】
誘電体層の１層当たりの厚みは特に制限されないが、例えば、０．５〜２０μｍ程度に設定することができる。また、誘電体層の積層数は、通常、２〜３００程度とすることができる。
本発明の複合電子部品を構成する接続部材は、導電材としてＰｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の金属の少なくとも１種、あるいは、これらの合金を使用することができる。
また、接続部材には、導電材の焼結性を向上させること、積層体や抵抗体との接着性を確保することを目的として、ガラスが含有されてもよい。
接続部材の厚みは特に制限されず、例えば、０．５〜３０μｍ、特に５〜２０μｍ程度とすることができる。
【００２４】
本発明の複合電子部品は、例えば、まず、ペーストを用いた通常の印刷法やシート法によりグリーンチップ体を作製して積層体とする。次に、この積層体の対向する端面（第１内部電極層が引き出されて露出している面、および、各第２内部電極層が引き出されて露出している面）に外部電極用ペーストを印刷あるいは転写し、また、積層体の側面に露出している複数の第１内部電極層（外部電極に接続されない層）の突出部を接続するように接続部材用ペーストを印刷あるいは転写し、さらに、積層体の側面に露出している第１内部電極層（外部電極に接続される層）の突出部を接続するように接続部材用ペーストを印刷あるいは転写し、その後、焼成して外部電極と接続部材を形成する。次いで、この接続部材を覆うように抵抗体ペーストを印刷あるいは転写し、その後、焼成することにより製造することができる。
【００２５】
＜誘電体層用ペースト＞
誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練分散したものを使用することができる。
誘電体原料の組成は、製造する複合電子部品の用途を考慮して適宜選択することができる。例えば、チタン酸系複合酸化物としてチタン酸バリウムを使用する場合、水熱合成法等により合成したＢａＴｉＯ3に、副成分原料を混合する方法を用いることができる。また、ＢａＣＯ3とＴｉＯ2と副成分との混合物を仮焼成して固相反応させる乾式合成法を用いてもよく、水熱合成法を用いてもよい。また、共沈法、ゾル・ゲル法、アルカリ加水分解法、沈殿混合法等により得た沈殿物と副成分原料との混合物を仮焼成して合成してもよい。尚、副成分原料には、酸化物や、焼成により酸化物となる各種化合物、例えば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等の少なくとも１種を用いることができる。
【００２６】
誘電体原料の平均粒径は、目的とする誘電体層の平均結晶粒径に応じて決定することができ、通常、平均粒径０．１〜５μｍ程度の粉末を使用する。また、誘電体層用ペースト中の誘電体原料の含有量は、通常、３０〜８０重量％程度とする。
誘電体層用ペーストに使用する有機ビヒクルは、バインダを有機溶剤中に溶解したものである。バインダとしては、例えば、エチルセルロース、ポリビニルブチラールとメタクリル酸エステルとの共重合体、アクリル酸エステル系共重合体等の公知の樹脂バインダを使用することができる。また、バインダを溶解するための有機溶剤として、テルピネオール、ブチルカルビトール、アセトン、トルエン等の有機溶剤を使用することができる。このようなバインダや有機溶剤の誘電体層用ペースト中の含有量は特に制限はなく、通常、バインダは１〜５重量％程度、有機溶剤は１０〜５０重量％程度とすることができる。
【００２７】
＜内部電極層用ペースト＞
内部電極層用ペーストは、上述の各種導電性金属や合金、あるいは、焼成後に上述のような導電材となる各種酸化物、有機金属化合物等と、上記のような有機ビヒクルとを混練分散して調製する。
【００２８】
＜外部電極用、接続部材用ペースト＞
外部電極用、接続部材用ペーストは、導電材としてＰｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の金属の少なくとも１種、あるいは、これらの合金を使用し、上記の内部電極層用ペーストと同様にして調製する。
上述の各種ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択された添加物が含有されていてもよい。これらの総含有量は、１０重量％以下とすることが好ましい。
【００２９】
＜抵抗体用ペースト＞
抵抗体用ペーストは、上述の各種導電性酸化物および絶縁性酸化物と、上記のような有機ビヒクルとを混練分散して調製する。
【００３０】
［グリーンチップ体の作製］
印刷法を用いる場合、誘電体層用ペーストおよび内部電極層用ペーストを、ポリエチレンテレフタレート等の支持体上に積層印刷する。このとき、第１内部電極層は、突出部を除いて内部電極層用ペーストの端部が誘電体層用ペーストの端部から露出しないように印刷し、外部電極と接続される第１内部電極層のみ、外部電極側への引き出しと突出部とが誘電体層用ペーストの端部から露出するように印刷する。また、第２内部電極層は、内部電極層用ペーストの外部電極側への引き出しが誘電体層用ペーストの端部から露出するように印刷する。このように積層印刷した後、所定形状に切断してチップ化し、支持体から剥離してグリーンチップ体とする。
また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、内部電極層用ペーストを用いて上記と同様に印刷したものを積層し、所定形状に切断して、グリーンチップ体とする。
【００３１】
［脱バインダ処理工程］
上記のようにして作製されたグリーンチップ体は、焼成前に脱バインダ処理が施されることが好ましい。この脱バインダ処理の条件は、使用した材料等を考慮して適宜設定することができ、例えば、内部電極層の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、特に下記の条件で行うことが好ましい。
脱バインダ処理条件
昇温速度 ：５〜３００℃／時間、特に１０〜１００℃／時間
保持温度 ：２００〜４００℃、特に２５０〜３００℃
温度保持時間：０．５〜２４時間、特に５〜２０時間
雰囲気 ：空気中
【００３２】
［焼成工程］
グリーンチップ体の焼成は、誘電体用ペースト中の誘電体原料、内部電極層用ペースト中の電極材料の種類等を考慮して適宜設定することができ、例えば、内部電極層の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、焼成雰囲気はＮ2を主成分とし、Ｈ2含有量が１〜１０容量％、１０〜３５℃における水蒸気圧によって得られるＨ2Ｏガスを混合したものが好ましい。そして、酸素分圧は、１０-3〜１０-8Ｐａとすることが好ましい。酸素分圧が上記範囲未満であると、内部電極層の導電材が異常焼結を起こし、途切れてしまうことがある。また、酸素分圧が上記範囲を超えると、内部電極層が酸化することがある。
焼成時の温度は、１１００〜１４００℃、特に１２００〜１３００℃とすることが好ましい。保持温度が１１００℃未満であると緻密化が不十分であり、１４００℃を超えると内部電極層が途切れ易くなる。また、焼成時の温度保持時間は、０．５〜８時間、特に１〜３時間が好ましい。
【００３３】
［アニール工程］
還元雰囲気で焼成した場合、積層体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これにより絶縁抵抗の加速寿命を著しく長くすることができる。
アニール雰囲気の酸素分圧は、１０-3Ｐａ以上、特に１０-3〜１０-1Ｐａとすることが好ましい。酸素分圧が上記範囲未満であると、誘電体層の再酸化が困難であり、また、酸素分圧が上記範囲を超えると、内部電極層が酸化することがある。
【００３４】
アニールの保持温度は、１１００℃以下、特に５００〜１０００℃とすることが好ましい。保持温度が５００℃未満であると誘電体層の再酸化が不十分となり、絶縁抵抗の加速寿命が短くなり、１１００℃を超えると内部電極層が酸化し、静電容量が低下するだけでなく、誘電体素地と反応し、加速寿命も短くなる。尚、アニール工程は昇温および降温だけから構成してもよい。この場合、温度保持時間をとる必要はなく、保持温度は最高温度と同義である。また、温度保持時間は、０〜２０時間、特に２〜１０時間が好ましい。雰囲気ガスにはＮ2と加湿したＨ2ガスを用いることが好ましい。
尚、上述の脱バインダ処理、焼成、および、アニールの各工程において、Ｎ2、Ｈ2や混合ガス等を加湿するには、例えば、ウエッター等を使用することができる。この場合の水温は、５〜７５℃程度が好ましい。
【００３５】
脱バインダ処理、焼成、および、アニールの各工程は、連続して行っても、独立して行ってもよい。これらの工程を連続して行う場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の保持温度まで昇温して焼成を行い、次いで、冷却し、アニール工程での保持温度に達したときに雰囲気を変更してアニールを行うことが好ましい。
また、これらの工程を独立して行う場合、脱バインダ処理工程は、所定の保持温度まで昇温し、所定時間保持した後、室温にまで降温する。その際、脱バインダ雰囲気は、連続して行う場合と同様なものとする。さらに、アニール工程は、所定の保持温度にまで昇温し、所定時間保持した後、室温にまで降温する。その際のアニール雰囲気は、連続して行う場合と同様とする。また、脱バインダ工程と、焼成工程とを連続して行い、アニール工程だけを独立して行うようにしてもよく、あるいは、脱バインダ工程だけを独立して行い、焼成工程とアニール工程を連続して行ってもよい。
【００３６】
［外部電極、接続部材形成］
上記のように作製したチップ体（積層体）の対向する端面（第１内部電極層が引き出されて露出している面、および、各第２内部電極層が引き出されて露出している面）に外部電極用ペーストを印刷あるいは転写する。また、積層体の側面に露出している第１内部電極層（外部電極層に接続されない層）の複数の突出部を接続するように接続部材用ペーストを印刷あるいは転写し、さらに、積層体の側面に露出している第１内部電極層（外部電極に接続される層）の突出部を接続するように接続部材用ペーストを印刷あるいは転写し、その後、焼成して、外部電極、接続部材を形成する。外部電極用ペースト、接続部材用ペーストの焼成条件は、例えば、Ｎ2とＨ2の混合ガス等の還元性雰囲気中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。
【００３７】
［抵抗体形成］
外部電極と接続部材が形成されたチップ体（積層体）において、接続部材を覆い、かつ、外部電極と離間するように抵抗体用ペーストを印刷あるいは転写し、その後、焼成することにより抵抗体を形成する。抵抗体用ペーストの焼成条件は、例えば、空気中にて６００〜１０００℃で１０分間〜１時間程度とすることが好ましい。
このようにして製造される本発明の複合電子部品は、必要に応じてリード線が設けられ、ハンダ付け等によりプリント基板上等に実装され使用される。
【００３８】
【実施例】
次に、具体的な実施例を挙げて本発明を更に詳細に説明する。
［誘電体層用ペーストの調製］
誘電体層の主原料として、ＢａＣＯ3（平均粒径２．０μｍ）およびＴｉＯ2（平均粒径２．０μｍ）を用意した。Ｂａ／Ｔｉの原子比は１．００とした。この主原料１００重量部に対して、ＢａＴｉＯ3を５重量部、ＭｎＣＯ3を１重量部、ＭｇＣＯ3を１重量部、Ｙ2Ｏ3を２重量部、（ＢａＣａ）ＳｉＯ3を３重量部加え、水中ボールミルで湿式混合し、乾燥した。得られた混合粉を１２５０℃で２時間仮焼した。この仮焼粉を水中ボールミルで粉砕し、乾燥した。得られた仮焼粉１００重量部に、有機バインダとしてアクリル樹脂５重量部と、有機溶剤として酢酸エチル８０重量部を加えてボールミルで混合し、誘電体層用ペーストとした。
【００３９】
［内部電極層用ペーストの調製］
エチルセルロース樹脂８重量部をテルピネオール９２重量部に溶解したもの４重量部に、平均粒径０．４μｍのＮｉ粒子１００重量部を加え、３本ロールにて混練して、内部電極層用ペーストを調製した。
【００４０】
［外部電極層（接続部材）用ペーストの調製］
導電材として、３０重量％のＡｇ粉末（平均粒径５．０μｍ）と７０重量％のＰｄ粉末（平均粒径１．０μｍ）との混合粉を準備し、この混合紛１００重量部に対して、アクリル樹脂２重量部、テルピネオール１８重量部と、平均粒径２．０μｍの亜鉛系ガラスフリット５重量部を加え、３本ロールにて混練して、外部電極層（接続部材）用ペーストを調製した。
【００４１】
［抵抗体用ペーストの調製］
導電材として、４４．４重量部のＲｕＯ2粉末（平均粒径０．２μｍ）と、ガラス材料として５２．０重量部のＣａ系ガラスフリット（平均粒径２．０μｍ）と、添加物として３．６重量部のＣｕＯ（平均粒径２．０μｍ）とからなる混合粉を準備し、この混合粉１００重量部に対して、エチルセルロース５．４重量部とテルピネオール６７．４重量部を加え、３本ロールにて混練して、抵抗体用ペーストを調製した。
【００４２】
［積層体の形成］
支持体として厚み５０μｍのポリエチレンテレフタレートフィルムを使用し、この支持体上にドクターブレード法により上記の誘電体層用ペーストを塗布し６０℃で乾燥して、厚み５μｍの誘電体グリーンシートを成形した。
次に、この誘電体グリーンシート上にスクリーン印刷により所定のパターンで上記の内部電極層用ペーストを印刷し８０℃で乾燥して、厚み１μｍの内部電極ペースト層を形成した。この内部電極ペースト層の形成では、第１内部電極層となるペースト層は、突出部を除いてペースト層の端部が誘電体グリーンシートの端部から露出しないものとし、外部電極と接続される第１内部電極層となるペースト層のみ、外部電極側への引き出しと突出部とが誘電体グリーンシートの端部から露出するものとした。また、第２内部電極層となるペースト層は、外部電極側への引き出しが誘電体グリーンシートの端部から露出するものとした。
【００４３】
次に、第１内部電極層となるペースト層が形成された誘電体グリーンシートと、第２内部電極層となるペースト層が形成された誘電体グリーンシートを交互に１００枚積層し、最上層の誘電体グリーンシート（第２内部電極層となるペースト層が形成されているシート）上に、外部電極と接続される第１内部電極層となるペースト層が形成された誘電体グリーンシートを積層し、熱圧着（１２０℃、１ｔ／ｃｍ2、加圧時間１０分間）した。その後、焼成後の積層体寸法が縦２．０ｍｍ×横１．２ｍｍ×厚み１．２ｍｍとなるように切断してグリーンチップ体とし、このグリーンチップ体に下記の条件で脱バインダ処理を施した。
（脱バインダ処理条件）
昇温速度 ：３０℃／時間
保持温度 ：２６０℃
温度保持時間：８時間
雰囲気 ：空気中
【００４４】
次に、上記のグリーンチップ体を下記の条件で焼成、アニールして、積層体を得た。
（焼成条件）
保持温度 ：１３００℃
温度保持時間：３時間
雰囲気 ：加湿したＮ2＋Ｈ2（Ｈ2：３容積％）
（アニール条件）
保持温度 ：１０００℃
温度保持時間：２時間
雰囲気 ：加湿したＨ2ガスを含む酸素分圧１０-2Ｐａの雰囲気
【００４５】
［複合電子部品の作製］
上記の焼成により得られた積層体の端面（外部電極と接続される第１内部電極層が露出している面と、この面と対向するように１層おきに第２内部電極層が露出している面）をサンドブラスト法により研磨した後、この２つの端面に上記の外部電極層用ペーストを塗布し、乾燥した。また、第１内部電極層の突出部が露出している積層体の側面をサンドブラスト法により研磨した後、外部電極と接続されない第１内部電極層の突出部の露出面を覆うように上記の接続部材用ペーストを塗布し、乾燥した。さらに、外部電極と接続される第１内部電極層の突出部の露出面のみを覆うように上記の接続部材用ペーストを塗布し、乾燥した。
【００４６】
次いで、下記条件で脱バインダ処理を施し、その後、焼成して外部電極、接続部材を形成した。
（脱バインダ処理条件）
昇温速度 ：３０℃／時間
保持温度 ：３００℃
温度保持時間：５時間
雰囲気 ：空気中
（焼成条件）
保持温度 ：９５０℃
温度保持時間：１０分間
雰囲気 ：Ｎ2＋Ｈ2雰囲気
【００４７】
次いで、上記のように形成した２個の接続部材を覆い、かつ、外部電極と離間するように抵抗体用ペーストを塗布、乾燥し、その後、下記の条件で焼成することにより抵抗体を形成し、複合電子部品を作製した。
（焼成条件）
保持温度 ：８５０℃
温度保持時間：１０分間
雰囲気 ：空気中
【００４８】
【発明の効果】
以上詳述したように、本発明によれば抵抗体は外部電極に接続された第１内部電極層と、他の第１内部電極層とを接続する位置にあって、外部電極とは離間した状態にあるので、外部電極のハンダ付け時の熱の影響を受け難く、熱による抵抗体の劣化が防止され、また、外部電極のハンダ付け時に外部電極と抵抗との短絡が生じ難く、所望の抵抗値が得られる。さらに、積層体内に抵抗体を内蔵する必要がなく、製造が容易であるとともに、使用する抵抗体を種々選択することにより、容易に抵抗値の調節が行える。
【図面の簡単な説明】
【図１】図１は本発明の複合電子部品の一実施形態を示す斜視図である。
【図２】図１に示される複合電位部品のＡ−Ａ線矢視断面図である。
【図３】図１に示される複合電子部品から外部電極と抵抗体を取り除いた状態を示す斜視図である。
【図４】図１に示される複合電子部品から第１内部電極層と第２内部電極層のみを抜き出した状態を示す斜視図である。
【図５】本発明の複合電子部品の他の実施形態を示す図２相当の断面図である。
【図６】図５に示される複合電子部品から外部電極と抵抗体を取り除いた状態を示す図３相当の斜視図である。
【図７】図５に示される複合電子部品から第１内部電極層と第２内部電極層のみを抜き出した状態を示す図４相当の斜視図である。
【図８】本発明の複合電子部品の他の実施形態における第１内部電極層と第２内部電極層を示す斜視図である。
【符号の説明】
１，１１…複合電子部品
２，１２…積層体
３，４，１３，１４…外部電極
５，１５…抵抗体
６，１６…第１内部電極層
１６′…外側内部電極層
１６″…内側内部電極層
６ａ，６ｂ，１６′ａ，１６″ａ，１６ｂ…突出部
７，１７…第２内部電極層
８ａ，８ｂ，１８ａ，１８ｂ…接続部材
９，１９…誘電体層
Claims (1)
- 誘電体層を介して複数の内部電極層が積層された積層体と、該積層体の対向する端面に設けられた一対の外部電極とを備える複合電子部品において、
前記内部電極層は誘電体層を介して交互に積層された第１内部電極層と第２内部電極層からなり、複数の前記第１内部電極層のうち少なくとも１層を除く層が前記積層体の一方の端面まで引き出されて一方の外部電極に接続され、前記外部電極に接続されている前記第１内部電極層の少なくとも１層は、電気的に絶縁された外側内部電極層と内側内部電極層に分割されており、外側内部電極層のみが前記積層体の一方の端面まで引き出されて前記外部電極に接続され、前記外側内部電極層の面積は前記内側内部電極層の面積よりも小さいものであり、複数の前記第２内部電極層は前記積層体の他方の端面まで引き出されて他方の外部電極に接続され、
前記外側内部電極層と前記内側内部電極層を含む各第１内部電極層は前記積層体の側面に露出する突出部を有し、該突出部のうち、前記内側内部電極層の突出部の露出面と外部電極に接続されていない第１内部電極層の突出部の露出面が前記側面に配設された接続部材により接続され、
外部電極に接続されている前記外側内部電極層の突出部と前記接続部材とを接続するように抵抗体が前記側面に配設され、該抵抗体は一対の前記外部電極と非接触の状態であることを特徴とする複合電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003023198A JP3921177B2 (ja) | 2003-01-31 | 2003-01-31 | 複合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003023198A JP3921177B2 (ja) | 2003-01-31 | 2003-01-31 | 複合電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235491A JP2004235491A (ja) | 2004-08-19 |
| JP3921177B2 true JP3921177B2 (ja) | 2007-05-30 |
Family
ID=32952063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003023198A Expired - Lifetime JP3921177B2 (ja) | 2003-01-31 | 2003-01-31 | 複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3921177B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018110185A (ja) | 2017-01-04 | 2018-07-12 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法、セラミック積層体及び積層セラミックコンデンサ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118130A (ja) * | 1981-12-30 | 1983-07-14 | Matsushita Electric Ind Co Ltd | 固体積層電子回路部品 |
| JPH01130525U (ja) * | 1988-03-01 | 1989-09-05 | ||
| JPH0738359B2 (ja) * | 1989-01-10 | 1995-04-26 | 株式会社村田製作所 | ヒューズ付積層コンデンサ |
| JPH0749786Y2 (ja) * | 1990-01-09 | 1995-11-13 | 株式会社村田製作所 | ヒューズ付積層コンデンサ |
| JPH05166672A (ja) * | 1991-12-13 | 1993-07-02 | Murata Mfg Co Ltd | 複合部品 |
| JPH07135124A (ja) * | 1993-11-09 | 1995-05-23 | Kyocera Corp | 積層型セラミックコンデンサ |
| JPH10172864A (ja) * | 1996-12-13 | 1998-06-26 | Rohm Co Ltd | 積層型コンデンサおよびその製法 |
| JP3551763B2 (ja) * | 1998-05-27 | 2004-08-11 | 株式会社村田製作所 | 積層マイクロチップコンデンサ |
-
2003
- 2003-01-31 JP JP2003023198A patent/JP3921177B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004235491A (ja) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400553B2 (en) | Multi-layer ceramic electronic device and method for producing same | |
| JP3326513B2 (ja) | 積層型セラミックチップコンデンサ | |
| JPS6314856B2 (ja) | ||
| JP3874041B2 (ja) | Ｃｒ複合電子部品とその製造方法 | |
| JP4682426B2 (ja) | 電子部品およびその製造方法 | |
| JP2002305127A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP4097900B2 (ja) | 電子部品の製造方法 | |
| JP2762427B2 (ja) | 積層型セラミックチップコンデンサ | |
| JP3935089B2 (ja) | 複合電子部品の製造方法 | |
| JP2004128328A (ja) | 電子部品およびその製造方法 | |
| JP3831497B2 (ja) | Ｃｒ複合電子部品とその製造方法 | |
| JP2000243662A (ja) | 電子デバイスおよびその製造方法 | |
| JPS62256422A (ja) | 積層型磁器コンデンサ | |
| JP4487371B2 (ja) | 誘電体組成物およびこれを用いたセラミックコンデンサ | |
| JP2784982B2 (ja) | 積層型セラミックチップコンデンサ | |
| JP4496639B2 (ja) | 電子部品およびその製造方法 | |
| JP2001052952A (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| JPH11283867A (ja) | 電子部品およびその製造方法 | |
| JPH11126731A (ja) | Ｃｒ複合電子部品とその製造方法 | |
| JP2975459B2 (ja) | 積層型セラミックチップコンデンサ | |
| JP3921177B2 (ja) | 複合電子部品 | |
| JP3520075B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2004259735A (ja) | 複合電子部品 | |
| JP4291591B2 (ja) | 複合電子部品 | |
| JPH11102835A (ja) | 積層型セラミック電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3921177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |