JP3904828B2

JP3904828B2 - 液晶表示装置

Info

Publication number: JP3904828B2
Application number: JP2000372786A
Authority: JP
Inventors: 恒一阿武; 亨佐々木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-12-07
Filing date: 2000-12-07
Publication date: 2007-04-11
Anticipated expiration: 2020-12-07
Also published as: US6891586B2; KR20020045551A; CN1595240A; CN1196964C; CN100335946C; US20040223107A1; CN1357782A; KR100465861B1; JP2002174821A; US7102712B2; US20020071083A1; TWI247957B

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、入射した外来光の反射光を用いて表示を行ういわゆる反射型と称されるタイプ又は透過型と反射型を兼ねたタイプのアクティブ・マトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面にたとえばｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線とで囲まれる領域を画素領域とし、
これら各画素領域に、片側のゲート信号線からの走査信号の供給により駆動する薄膜トランジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備えている。
【０００３】
この画素電極は、他方の基板の液晶側の面に形成された対向電極との間に該映像信号に対応した強さの電界を発生せしめ、液晶の光透過率を制御するようになっている。
【０００４】
そして、このような液晶表示装置は、該画素電極を前記他方の基板（観察者側に位置づけられる基板）を介して入射される外来光を反射させる材料（たとえばＡｌ）で構成することによって、いわゆる反射型として用いるものが知られている。
【０００５】
また、画素電極の下層側に島状の材料層を散在的に位置づけさせるようにして、該材料層の凸部を該画素電極の表面に顕在させるようにし、均一で光散乱性の良好な反射特性を有するものも知られている（特開２０００−９８３７５号公報、特開平１１−３３７９６１号公報参照）。
【０００６】
【発明が解決しようとする課題】
しかしながら、このように構成された液晶表示装置は、画素電極の下層側に形成される島状の各材料層が、平面的に観察した場合にすべて同一の形状（相似的なものも含む）からなるため、これら各材料層によって該画素電極の表面に顕在された凸部の側面は全て同一のテーパ角を有するようになる。
【０００７】
このため、画素電極の凸部の側面にて反射する光同士は互いに干渉し、これによって発生する干渉光が、表示品質の向上において不都合を生じせしめることが指摘されるに到った。
本発明は、このような事情に基づいてなされたものであり、その目的は、干渉光の発生を抑制できる液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
【０００９】
本発明による液晶表示装置は、たとえば、液晶を介して互いに対向配置される基板のうち一方の基板の液晶側の各画素領域に他方の基板を介して入射される外来光を反射させる画素電極を備え、
この画素電極はその表面に凸部が散在されて形成されているとともに、前記各凸部は該画素電極を平面的に観た場合に異なる形状のものが２種以上あることを特徴とするものである。
【００１０】
このように構成された液晶表示装置は、画素電極の表面に形成された凸部において、該画素電極を平面的に観た場合に異なる形状のものを２種以上存在させることによって、該画素電極の凸部の側面にて反射する光同士は互いに干渉し難くなる。
このため、表示品質の向上が図れる。
【００１１】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
【００１２】
実施例１．
図２は本発明による液晶表示装置の画素の一実施例を示す平面図である。また、図２のI−I線における断面図を図１に示している。
【００１３】
図２は、マトリクス状に配置された多数の画素のうちの一つを示すもので、この画素の左右および上下のそれぞれに配置される他の画素も同様の構成となっている。
【００１４】
まず、図２において、透明基板ＳＵＢ１の液晶側の面に図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。
【００１５】
このゲート信号線ＧＬはたとえばアルミニウム（Ａｌ）から形成され、その表面は陽極酸化されてＡｌの酸化膜ＡＯが形成されている。その後の熱処理によってヒロックが生じたとえばドレイン信号線ＤＬとの電気的ショート等が発生するのを回避するためである。
【００１６】
そして、隣接する一対のゲート信号線ＧＬと後述の隣接する一対のドレイン信号線ＤＬとで囲まれる領域となる画素領域内には、幾つかの島状のＡｌ層が形成されている。
【００１７】
このＡｌ層は後に説明する他の島状の材料層とで積層されて画素領域内に凸部ＰＲを形成する層であり、この実施例では第１凸部ＰＲ１と称する。また、後の説明でいう第ｎ凸部ＰＲｎ（ｎ＝１、２、３、…）とは積層体から構成される凸部ＰＲの一つの材料層を示すことを意味する。
【００１８】
なお、画素領域内に形成される前記凸部ＰＲは、この実施例では図２に示すように規則正しく整列されたものとして形成されている。しかし、第１凸部ＰＲ１からなるＡｌ層はこれら各凸部ＰＲを形成すべき位置に全て形成する必要はなく、ある凸部ＰＲには該第１凸部ＰＲ１が形成され、他の凸部ＰＲには該第１凸部ＰＲ１が形成されていないというようになっている。
【００１９】
また、前記第１凸部ＰＲ１のうち幾つかの第１凸部ＰＲ１に重畳するようにしてたとえばＩＴＯ（Indium-Tin-Oxide）膜からなる第２凸部ＰＲ２が形成されている。この第２凸部ＰＲ２はこの実施例では第１凸部ＰＲ１に対して中心がずれて形成されている。このようにした理由は他の凸部ＰＲと比較して平面的に観た形状をなるべく異ならしめるようにするとする趣旨からである。
【００２０】
このため、凸部ＰＲを形成しようとする個所であって、第１凸部ＰＲ１が形成されていない領域において前記第２凸部ＰＲ２が形成されている部分もある。
【００２１】
そして、ゲート信号線ＧＬ、第１凸部ＰＲ１、第２凸部ＰＲ２をも被って透明基板ＳＵＢ１の面にたとえばＳｉＮからなる絶縁膜ＧＩが形成されている。
【００２２】
この絶縁膜ＧＩは、後述のドイレン信号線ＤＬに対してはゲート信号線ＧＬとの層間絶縁膜としての機能、後述の薄膜トランジスタＴＦＴに対してはそのゲート絶縁膜としての機能、後述の容量素子Ｃａｄｄに対してはその誘電体膜としての機能を有するようになっている。
【００２３】
このため、この絶縁膜ＧＩは各画素領域の全域にわたって形成されるのが通常であるが、この実施例では、画素領域内の凸部ＰＲの形成領域にて選択的に形成され、その周囲の部分はエッチングがなされたものとして形成されている（図１参照）。このようにした理由は、画素領域内に形成する各凸部ＰＲにおいて、この絶縁膜ＧＩをもその一部すなわち第３凸部ＰＲ３として構成しようとせんがためである。
【００２４】
そして、画素領域の左下においてゲート信号線ＧＬと重畳する前記絶縁膜ＧＩ上において、たとえばａ−Ｓｉからなるｉ型（真性：導電型決定不純物がドープされていない）の半導体層ＡＳが形成されている。
【００２５】
この半導体層ＡＳは、その上面にソース電極およびドレイン電極を形成することによって、前記ゲート信号線ＧＬの一部をゲート電極とするＭＩＳ型の薄膜トラシジスタＴＦＴの半導体層となるものである。
【００２６】
ここで、この半導体層ＡＳにおいても、この実施例では、画素領域内の凸部ＰＲの形成領域にて選択的に形成されている（図１参照）。前記絶縁膜ＧＩと同様に各凸部ＰＲにおいて該半導体層ＡＳを第４凸部ＰＲ４として構成しようとせんがためである。
【００２７】
薄膜トランジスタＴＦＴのソース電極ＳＤ１およびドレイン電極ＳＤ２は、前記絶縁膜ＧＩ上に形成されるドレイン信号線ＤＬと同時に形成されるようになっている。
【００２８】
すなわち、図中ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、このドレイン信号線ＤＬの一部を前記半導体層ＡＳの上面にまで延在させて形成することにより、その延在部は薄膜トランジスタＴＦＴのドレイン電極ＳＤ２として形成される。
【００２９】
一方、ソース電極ＳＤ１は画素領域内の大部分の領域にわたって形成される画素電極ＰＩＸと一体に形成されるようになっている。
【００３０】
ドレイン信号線ＤＬ（ドレイン電極）と画素電極ＰＩＸ（ソース電極）は、いずれも同一の材料層で形成され、この実施例の場合、クロム（Ｃｒ）とアルミニウム（Ａｌ）の順次積層体によって形成されている。下層としてクロムを用いたのは半導体層ＡＳとの接続を考慮し、また上層としてアルミニウムを用いたのは反射電極として機能させる画素電極ＰＩＸの反射効率を考慮したためである。
【００３１】
そして、このようにして形成された画素電極ＰＩＸの表面には前記凸部ＰＲの形状がほぼそのままに表面に顕在化するようになる。そして、これら各凸部ＰＲは層の数の異なるものもあり、また平面的に観た形状の異なるものもあるように構成されていることから、反射光の方向がランダムになり、これらが干渉し合うようなことはなくなる。したがって、表示の品質を向上させることができる効果を奏する。
【００３２】
なお、ドレイン電極ＳＤ２、ソース電極ＳＤ１の半導体層ＡＳとの界面には不純物がドープされた半導体層が形成され、この半導体層はコンタクト層として機能するようになっている。
【００３３】
前記半導体層ＡＳを形成した後、その表面に不純物がドープされた膜厚の薄い半導体層を形成し、ドレイン電極ＳＤ２およびソース電極ＳＤ１を形成した後に、前記各電極をマスクとして、それから露出された不純物がドープされた半導体層をエッチングすることにより、上述した構成とすることができる。
【００３４】
そして、このようにドレイン信号線ＤＬおよび画素電極ＰＩＸ等が形成された透明基板ＳＵＢ１の表面には、該ドレイン信号線ＤＬ等をも被ってたとえばＳｉＮからなる保護膜ＰＳＶが形成されている。
この保護膜ＰＳＶは薄膜トランジスタＴＦＴの液晶との直接の接触を回避するため等に設けられるものである。
【００３５】
一方、図示していないが、この透明基板ＳＵＢと液晶を介して対向配置される透明基板の液晶側の面には、各画素領域を画するようにしてブラックマトリクス（図２において点線枠ＢＭで示している）が形成されている。
【００３６】
このブラックマトリクスＢＭは、外来の光が薄膜トランジスタＴＦＴに照射するのを回避させるためと、表示のコントラストを良好にするために設けられている。
【００３７】
さらに、ブラックマトリクスＢＭの開口部（光が透過する領域となり、実質的な画素領域となる）には各画素領域に対応した色を有するカラーフィルタが形成されている。
【００３８】
このカラーフィルタは、たとえばｙ方向に並設される各画素領域において同色のフィルタが用いられ、ｘ方向の各画素領域毎にたとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のフィルタが順番に繰り返されて配列されている。
【００３９】
以下、このように構成される液晶表示装置の製造方法の一実施例を図３（ａ）ないし（ｅ）を用いて説明する。
【００４０】
工程１．（図３（ａ））
まず、透明基板ＳＵＢ上に、Ａｌ層をたとえばスパッタリング方法を用いて約３００ｎｍの厚さに形成する。ホトリソグラフィ技術を用いてホトレジスト樹脂膜によるマスクパターンを該Ａｌ層上に形成する（以下、ホト工程と称す）。
【００４１】
燐酸、塩酸、硝酸の混合溶液で該Ａｌを選択エッチングした後、該ホトレジスト樹脂膜を剥離する。
【００４２】
これによって残存したＡｌ層のパターンによって、ゲート信号線ＧＬ、および画素電極の表面に顕在させる複数の散在された第１凸部ＰＲ１を形成する。
【００４３】
工程２．（図３（ｂ））
パターニングされたＡｌ層の表面を酒石酸溶液中で陽極酸化し、これにより厚さ約１８０ｎｍの陽極酸化膜ＡＯを形成する。
【００４４】
その後、透明基板ＳＵＢの表面に、ＩＴＯ（Indium-Tin-Oxide）膜をたとえばスパッタリング方法により厚さ約１００ｎｍで形成し、ホト工程を経て、該ＩＴＯ膜を王水溶液で選択エッチングする。
【００４５】
残存されたＩＴＯ膜は前記Ａｌによる第１凸部ＰＲ１のうち幾つかの第１凸部ＰＲ１上の第２凸部ＰＲ２として形成され、あるいは前記第１凸部ＰＲ１の形成されていない部分において第２凸部ＰＲ２として形成される。
【００４６】
工程３．（図３（ｃ））
透明基板ＳＵＢの表面に、窒化シリコン膜ＳｉＮをたとえばＣＶＤ方法を用いて厚さ約２４０ｎｍに堆積する。この窒化シリコン膜ＳｉＮは絶縁膜ＧＩとして構成される。
【００４７】
次に、非晶質シリコン層をＣＶＤ方法により厚さ約２００ｎｍに堆積させた後、燐（Ｐ）を約１％ドーピングしたｎ（＋）非晶質シリコン層を厚さ約３５ｎｍに堆積する。これら非晶質シリコン層およびｎ（＋）非晶質シリコン層の順次積層体は半導体層ＡＳとして構成される。
【００４８】
ホト工程後、６フッ化硫黄ガスを用いて前記半導体層ＡＳと絶縁膜ＧＩを一括ドライエッチングする。
【００４９】
この場合、上層の半導体層のエッチング速度の方が、下層の絶縁膜のエッチング速度よりも速いため、絶縁膜の端部が約４°の順テーパ角となるのに対して、半導体層の端部は約７０°の順テーパ角となる。
【００５０】
この際のホト工程を経る半導体層ＡＳと絶縁膜ＧＩのドライ選択エッチングにおいては、前記第１凸部ＰＲ１（あるいは第２凸部ＰＲ２）上に重畳されるように絶縁膜ＧＩと半導体層ＡＳの積層体からなる第３凸部ＰＲ３、および第４凸部ＰＲ４が形成されるようになる。
【００５１】
同図では、これら第３凸部ＰＲ３、第４凸部ＰＲ４は全ての第１凸部ＰＲ１（あるいは第２凸部ＰＲ２）上に重畳して形成されているが、これに限定されることはなく、第１凸部ＰＲ１（あるいは第２凸部ＰＲ２）のうち選択された幾つかのものに重畳して形成するようにしてもよい。
【００５２】
工程４．（図３（ｄ））
透明基板ＳＵＢの表面に、クロム（Ｃｒ）をたとえばスパッタリング方法を用いて厚さ約３０ｎｍに堆積し、さらにアルミニウム（Ａｌ）を厚さ約２００ｎｍに堆積する。これらＣｒとＡｌの積層体はドレイン信号線ＤＬ（薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２）あるいは画素電極ＰＩＸとして構成される。
【００５３】
ホト工程後、燐酸、塩酸、硝酸の混合溶液を用いてＡｌを選択エッチングし、硝酸セリウム第二アンモン溶液を用いてＣｒを選択エッチングする。
【００５４】
そして、半導体層ＡＳ上のドレイン電極ＳＤ１およびソース電極ＳＤ２から露出されたｎ（＋）非晶質シリコン層を６フッ化硫黄ガスを用いてドライエッチングによって除去する。
【００５５】
工程５．（図３（ｅ））
透明ガラス基板の表面に、窒化シリコン（ＳｉＮ）をたとえばＣＶＤ方法を用いて厚さ約３００ｎｍに堆積する。このＳｉＮ膜は保護膜ＰＳＶとして構成される。
【００５６】
ホト工程後、６フッ化硫黄ガスを用いてドライエッチングによりパターニングする。このパターニングは、図示されていないが、画素領域の集合からなる表示部の領域外においてゲート信号線ＧＬあるいはドレイン信号線ＤＬの端子を露出するための孔開けとなる。
【００５７】
実施例２．
図４は本発明による液晶表示装置の画素の他の実施例を示す平面図で、図２と対応した図となっている。図５は図４のV−V線における断面図を示している。
【００５８】
図２の構成と比較して異なる構成は、薄膜トランジスタＴＦＴのソース電極ＳＤ２（ドレイン電極ＳＤ１、ドレイン信号線ＤＬも同様）と画素電極ＰＩＸは保護膜ＰＳＶを介して異なる層に位置づけられ、該画素電極ＰＩＸは保護膜ＰＳＶに形成されたコンタクト孔ＣＨを通してソース電極ＳＤ２に接続されていることにある。
【００５９】
このような構成においても画素電極ＰＩＸの下層側には多数の平面的形状の異なる凸部ＰＲが形成されており、該凸部ＰＲが画素電極ＰＩＸの表面に顕在化されている。
【００６０】
以下、このようにして構成される液晶表示装置の製造方法の一実施例を図６を用いて説明する。
なお、この製造方法は、実施例１（図３）に示す構成の製造方法において、工程５（図３（ｅ））までは同じとなっているため、それ以降の工程について説明する。
【００６１】
工程６．（図６（ａ））
透明基板ＳＵＢの表面に形成された保護膜ＰＳＶに、ホト工程を経てソース電極ＳＤ２の延在部の一部を露出させて、コンタクト孔ＣＨを形成する。
【００６２】
工程７．（図６（ｂ））
透明基板ＳＵＢの表面に、クロム（Ｃｒ）をたとえばスパッタリング方法を用いて厚さ約３０ｎｍに堆積し、さらにアルミニウム（Ａｌ）を厚さ約２００ｎｍに堆積する。これらＣｒとＡｌの積層体は画素電極ＰＩＸとして構成される。
【００６３】
ホト工程後、燐酸、塩酸、硝酸の混合溶液を用いてＡｌを選択エッチングし、硝酸セリウム第二アンモン溶液を用いてＣｒを選択エッチングする。
【００６４】
ここで、この工程７で保護膜ＰＳＶの上面に画素電極ＰＩＸを形成することにより、実施例１で形成されたクロムとアルミニウムとの順次積層体は画素電極としての機能が損なわれるようになる。
【００６５】
この積層体をそのまま残存させても液晶表示装置として何ら弊害はないが、凸部ＰＲの形成領域において島状に選択的に形成するようにしてもよい。
【００６６】
すなわち、ドレイン信号線ＤＬ（ドレイン電極ＳＤ１）、ソース電極を形成する際に、その金属層（ＣｒとＡｌの順次積層体）によって、第５凸部ＰＲ５を形成することによって、該凸部ＰＲの形状に変化をもたせることができる。図７はこのようにした場合の構成図である。
【００６７】
工程８．（図６（ｃ））
透明ガラス基板の表面に、窒化シリコン（ＳｉＮ）をたとえばＣＶＤ方法を用いて厚さ約３００ｎｍに堆積する。このＳｉＮ膜は保護膜ＰＳＶ１として構成される。
【００６８】
ホト工程後、６フッ化硫黄ガスを用いてドライエッチングによりパターニングする。このパターニングは、図示されていないが、画素領域の集合からなる表示部の領域外においてゲート信号線ＧＬあるいはドレイン信号線ＤＬの端子を露出するための孔開けとなる。
【００６９】
上述したように、画素電極ＰＩＸの下層に位置づけられる各凸部ＰＲは、該画素電極ＰＩＸを平面的に観察した場合に、少なくとも２種の形状のものが含まれているように構成したものである。
【００７０】
ここで、形状の異なる各凸部のそれぞれの態様を図８ないし図１０を用いて説明をする。各図は、多数散在する凸部ＰＲのうちたとえば隣接する３個を選択し、それら３個の凸部ＰＲの形状を示しており、各図（ａ）は平面図を、（ｂ）は（ａ）のｂ−ｂ線における断面図を示している。
【００７１】
また、各図では、円形形状の材料を主として用いて凸部ＰＲを形成しているがこの形状に限らず、矩形、多角形あるいはその他の特殊な形状であってもよいことはいうまでもない。
【００７２】
まず、図８は、各凸部ＰＲは２層の材料層からなるともに、一層目の凸部も二層目の凸部も円形形状からなっている。
【００７３】
ここで、二層目の凸部は一層目の凸部に対して中心をずらして配置させていることにある。
【００７４】
このように構成することにより、各凸部を比較した場合、それらの側壁におけるテーパ角が異なり、また同じであったとしても方向が異なるようにテーパが配置されることになる。
【００７５】
また、図９は、各凸部ＰＲにおいて、一層の材料からなるもの、二層の材料からなるもの、三層の材料からなるものがあり、それらが混在して配置されている。
【００７６】
このように構成しても、各凸部ＰＲを比較した場合、それらの側壁におけるテーパ角が異なるようになる。
【００７７】
さらに、図１０は、各凸部ＰＲが２層の材料層からなるともに、二層目の材料はそれぞれ形状が異なったものとなっている。
【００７８】
このように構成しても、各凸部を比較した場合、それらの側壁におけるテーパ角が異なるようになる。
そして、本願発明の実施において、上述した基本的な各構成を組み合わせるようにして形成してもよいことはいうまでもない。
【００７９】
上述した実施例では、画素電極ＰＩＸ上の下層に形成する保護膜ＰＳＶはＳｉＮ等の無機膜としたものであるが、たとえば樹脂膜等の有機膜であってもよく、また、無機膜と有機膜との順次積層体であってもよい。そして、これらを凸部ＰＲにおける島状の材料層として形成する場合、該凸部ＰＲはその頂部が滑らかな形状となることから、それが顕在化された画素電極ＰＩＸの表面に反射する光は方向がばらつき拡散性がよくなる効果を奏する。
【００８０】
上述した実施例１では、表示領域の画素電極ＰＩＸ上に保護膜ＰＳＶ、実施例２では表示領域の画素電極ＰＩＸ上に保護膜ＰＳＶ１を設けているが、少なくともＴＦＴ部を被膜する構成としても、本願発明の効果は変わらない。
【００８１】
なお、各実施例に示した液晶表示装置は各画素においてその大部分の領域に反射電極からなる画素電極を形成したものである。しかし、各画素においてほぼ半分の領域に透明電極からなる画素電極と残りの他の部分の領域に反射電極からなる画素電極を形成し、いわゆる透過型と反射型を兼ねた液晶表示装置においても適用できることはいうまでもない。
【００８２】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、干渉光の発生を抑制できるようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施例を示す要部構成図で、図２のI−I線における断面図である。
【図２】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図３】本発明による液晶表示装置の製造方法の一実施例を示す工程図である。
【図４】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図５】図４のV−V線における断面図である。
【図６】本発明による液晶表示装置の製造方法の他の実施例を示す工程図である。
【図７】本発明による液晶表示装置の他の実施例を示す要部断面図である。
【図８】本発明による液晶表示装置の他の実施例を示す説明図である。
【図９】本発明による液晶表示装置の他の実施例を示す説明図である。
【図１０】本発明による液晶表示装置の他の実施例を示す説明図である。
【符号の説明】
ＳＵＢ……透明基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＰＩＸ……画素電極、ＰＲ……凸部、ＰＲ１……第１凸部、ＰＲ２……第２凸部、ＰＲ３……第３凸部、ＰＲ４……第４凸部、ＰＲ５……第５凸部。

Claims

液晶を介して互いに対向配置される基板と、
前記基板のうち一方の基板の液晶側の各画素領域に、他方の基板を介して入射される外来光を反射させる画素電極とを備え、
前記画素電極はその表面に凸部が散在されて形成されているとともに、
前記各凸部は前記画素電極を平面的に観た場合に異なる形状のものが２種以上あり、
前記画素電極の表面に形成される凸部は、前記画素電極の下層側に位置づけられる島状の多層の材料層によって形成され、
前記島状の多層の各材料層は、その一の層の形状の中心位置が他の層の形状の中心位置に対してずれていることを特徴とする液晶表示装置。
前記島状の多層の材料層の層の数が互いに異なる前記凸部が存在することを特徴とする請求項１に記載の液晶表示装置。
前記島状の多層の各材料層は、その一の層の平面形状が他の島状の多層の材料層の一の層の平面形状と異なるものが存在することを特徴とする請求項１または２に記載の液晶表示装置。
前記島状の多層の各材料層は、その側壁に形成されるテーパにて角度の異なるものが存在することを特徴とする請求項１から３の何れかに記載の液晶表示装置。
前記一方の基板の液晶側の面に形成された複数のゲート信号線と、
前記一方の基板の液晶側の面に前記ゲート信号線と交差して形成された複数のドレイン信号線とを備え、
前記画素領域は、隣接して配置される前記ゲート信号線と隣接して配置される前記ドレイン信号線とで囲まれた領域であり、
前記画素領域に片側の前記ゲート信号線からの走査信号の供給によって駆動される薄膜トランジスタを備え、
前記画素電極は、前記薄膜トランジスタを介して片側の前記ドレイン信号線からの映像信号が供給されることを特徴とする請求項１から４の何れかに記載の液晶表示装置。
前記画素電極は前記画素領域の大部分に形成されていることを特徴とする請求項５に記載の液晶表示装置。
前記画素電極は前記画素領域の一部分に形成されていることを特徴とする請求項５に記載の液晶表示装置。
前記一方の基板の液晶側の面に形成された複数のゲート信号線と、
前記一方の基板の液晶側の面に前記ゲート信号線と交差して形成された複数のドレイン信号線とを備え、
前記画素領域は、隣接して配置される前記ゲート信号線と隣接して配置される前記ドレイン信号線とで囲まれた領域であり、
前記画素領域に片側の前記ゲート信号線からの走査信号の供給によって駆動される薄膜トランジスタを備え、
前記画素電極は、前記薄膜トランジスタを介して片側の前記ドレイン信号線からの映像信号が供給され、
前記島状の多層の材料層は、前記ゲート信号線と同一の材料層、前記薄膜トランジスタのゲート絶縁膜と同一の材料層、前記ドレイン信号線と同一の材料層、前記薄膜トランジスタを被う保護膜と同一の材料層のうち少なくとも２つの材料層の積層体によって形成されていることを特徴とする請求項１から７の何れかに記載の液晶表示装置。
前記保護膜は有機材料、あるいは無機材料と有機材料の順次積層体を含むことを特徴とする請求項８に記載の液晶表示装置。
前記島状の多層の材料層は、無機材料により形成されていることを特徴とする請求項１から９の何れかに記載の液晶表示装置。
前記島状の多層の材料層は、前記画素電極よりも下層に位置づけられる他の構成要素と同一の無機材料により形成されていることを特徴とする請求項１から１０の何れかに記載の液晶表示装置。
前記画素電極と前記島状の多層の材料層との間に、有機材料の層、あるいは無機材料と有機材料の順次積層体を有することを特徴とする請求項１から１１の何れかに記載の液晶表示装置。
１つの前記凸部を形成する前記島状の多層の材料層の中に、第１の層と、平面的に観た場合に前記第１の層と同一でも相似でもない形状を有する第２の層とを有することを特徴とする請求項１から１２の何れかに記載の液晶表示装置。
前記第１の層の形状の中心位置が前記第２の層の形状の中心位置からずれていることを特徴とする請求項１３に記載の液晶表示装置。