Nothing Special   »   [go: up one dir, main page]

JP3992976B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3992976B2
JP3992976B2 JP2001390714A JP2001390714A JP3992976B2 JP 3992976 B2 JP3992976 B2 JP 3992976B2 JP 2001390714 A JP2001390714 A JP 2001390714A JP 2001390714 A JP2001390714 A JP 2001390714A JP 3992976 B2 JP3992976 B2 JP 3992976B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
island
laser
shaped semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001390714A
Other languages
English (en)
Other versions
JP2003197521A (ja
JP2003197521A5 (ja
Inventor
千穂 小久保
愛子 志賀
好文 棚田
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001390714A priority Critical patent/JP3992976B2/ja
Priority to US10/321,839 priority patent/US6797550B2/en
Priority to TW091136549A priority patent/TWI272722B/zh
Priority to KR1020020081621A priority patent/KR100963811B1/ko
Priority to CNB021569533A priority patent/CN1331189C/zh
Publication of JP2003197521A publication Critical patent/JP2003197521A/ja
Priority to US10/941,848 priority patent/US7319055B2/en
Publication of JP2003197521A5 publication Critical patent/JP2003197521A5/ja
Application granted granted Critical
Publication of JP3992976B2 publication Critical patent/JP3992976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の作製方法および、当該作製方法によって作製された半導体装置に関する。なお、ここでいう半導体装置とは、液晶表示装置、発光装置等の電気光学装置および、これらを表示部として用いた電子機器も含まれるものとする。
【０００２】
【従来の技術】
近年、絶縁体上、特にガラス基板上に形成された非晶質半導体層を結晶化させ、結晶質半導体層を得、当該結晶質半導体層を活性層とした薄膜トランジスタ(以下、ＴＦＴと表記)を形成する技術が広く用いられており、その電気的特性も著しく向上してきている。
【０００３】
よって、当初はＩＣ等を用いて、外付けで実装されていた様々な信号処理回路を、ＴＦＴを用いて形成することが可能となり、基板上に画素部と駆動回路とを一体形成した表示装置が実現した。これらは部品点数の減少により、小型・軽量であり、さらに製造コストの大幅な削減を可能とし、最近では広く研究、開発が進んでいる。
【０００４】
【発明が解決しようとする課題】
現在実用されているＴＦＴとしては、代表的には、前記非晶質半導体層を活性層として形成されるアモルファスシリコンＴＦＴ(以下、ａ−ＳｉＴＦＴと表記)と、前記結晶質半導体層を活性層として形成されるポリシリコンＴＦＴ(以下、Ｐ−ＳｉＴＦＴと表記)が挙げられる。Ｐ−ＳｉＴＦＴは、ａ−ＳｉＴＦＴに比べてはるかに高い電界効果移動度が得られる等、様々な点で優れており、前記表示装置の駆動回路を形成するためのＴＦＴとして十分に良好な性能を有する。
【０００５】
しかし、ＩＣチップ等に用いられているトランジスタは単結晶シリコン上に形成されているため、さらに良好な電気的特性を有し、またその特性が均一に得られるのに対し、Ｐ−ＳｉＴＦＴは、半導体層が多数の結晶粒が集まって形成されている。それぞれの結晶状態は良好であるが、結晶粒同士の境界(粒界)においては配向が異なっているなどの理由で、電気的特性に大きく劣る。Ｐ−ＳｉＴＦＴにおいてはこの粒界が活性層中に多く含まれ、さらに粒界の数や隣接した結晶粒同士の配向の違いにより、その電気的特性に差が生ずる場合がある。つまり、同サイズのＴＦＴを作製し、かつ各電極に同様な電圧を印加した場合にも、電流値等がばらつく場合がある。
【０００６】
トランジスタを用いて形成される代表的な回路として、オペアンプや差動増幅回路等がある。これらの回路は、カレントミラー回路を有している。カレントミラー回路とは、２つのトランジスタを用いて、図２(Ａ)に示すような構成をしており、トランジスタ２０１を流れるドレイン電流Ｉ1と、トランジスタ２０２を流れるドレイン電流Ｉ2とが等しくなる特徴を有する。
【０００７】
例えば、このカレントミラー回路においては、トランジスタ２０１と、トランジスタ２０２との特性が等しいことが動作の前提となっている。つまり双方の電気的特性にばらつきがある場合、Ｉ1＝Ｉ2とは必ずしもならないため、回路として機能しない。よって通常カレントミラー回路を構成するトランジスタは、そのチャネル長、チャネル幅等が等しいものを用いて構成される。実際の基板上でのレイアウト例を図２(Ｂ)に示す。
【０００８】
また、このカレントミラー回路を能動負荷として用いた差動増幅回路の構成を図２(Ｃ)に示す。この回路は、入力端(Ｉｎ1、Ｉｎ2)にそれぞれ異なる電位が与えられたとき、前述のカレントミラー回路によってＩ1＝Ｉ2＋Ｉ3となることを利用し、出力端(Ｏｕｔ)より、Ｉｎ1、Ｉｎ2に入力された信号の電位差を増幅した波形を取り出すことが出来る回路である。この回路もまた、ＴＦＴ２１１〜２１４の電気的特性が等しいことが前提となっている。
【０００９】
しかし、実際にはＰ−ＳｉＴＦＴにおいてその電気的特性にばらつきがある以上、素子のサイズを等しくしてもばらつきは抑えられないため、前述のような回路を作製するのには向かないことになる。
【００１０】
ところで、非晶質半導体層を結晶化する方法の１つとして、ＣＷ(Continuous Wave：連続発振)レーザを一方向に走査させながら半導体層に照射することで、走査方向に繋がって結晶を成長させ、その方向に長く伸びた単結晶を形成する技術がある。この方法を用いれば、少なくともＴＦＴのチャネル方向には結晶粒界のほとんどないものが得られると考えられている。さらに各結晶粒は、単結晶に近い組成となるため、電気的特性、均一性に優れている。
【００１１】
反面、ＣＷレーザを半導体層に照射する工程において、基板上に成膜した半導体層のはがれ(ピーリング)が生ずる場合がある。基板上の一部でピーリングが生じた場合、可能であれば半導体層を除去し、ふたたび半導体層の形成を行って工程を継続すれば良いが、工程増加による損失は避けられない。また、基板サイズの大型化に伴って、一度に多くのデバイスの作製が可能となっているため、基板１枚の損失によって複数のデバイスの損失につながることになる。
【００１２】
本発明は、前述の問題を鑑みて、Ｐ−ＳｉＴＦＴを用いて、前述のカレントミラー回路をはじめとした、高い素子整合性を必要とする回路を効率良く形成するための方法を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本発明においては、基板上に半導体層を形成した後、第１の島状半導体層をパターニングにより形成し、当該第１の島状半導体層を、レーザ照射によって結晶化、もしくは結晶性を高め、その後、第２の島状半導体層をパターニングにより形成する。当該第２の島状半導体層が、後にＴＦＴの活性層となる。
【００１４】
第１の島状半導体層より、単数もしくは複数の第２の島状半導体層が形成される。本発明においては特に、高い整合性を求められるＴＦＴ、具体的には１つのカレントミラー回路や１つの差動増幅回路、あるいは１つのオペアンプ回路等を構成するすべてのＴＦＴの活性層となる第２の島状半導体層が、１つの第１の島状半導体層から形成されることを特徴としている。ここで、一般的に半導体回路において、特に高い整合性が求められるＴＦＴを全て含む１つの回路もしくはそれに準ずる構成部分を単位回路と定義する。ただし、単位回路の中に、特に整合性を求められないＴＦＴが含まれていても良い。すなわち、１つの第１の島状半導体層より、１つの単位回路を構成する全てのＴＦＴの活性層が形成される。
【００１５】
さらに、第１の島状半導体層にレーザ照射を行う際、レーザ光スポットが第１の島状半導体層の端部に達したときに、レーザ光スポットと第１の島状半導体層とが、基板表面もしくは裏面から見て１点で接するように、レーザ光の走査方向もしくは第１の島状半導体層の形状を決定している。例えば、レーザ光を走査していき、レーザ光スポットが、第１の島状半導体層の頂点のうち１点と最初に接するような経路で走査する。あるいは、あらかじめ走査方向が決定している場合、レーザ光スポットが、第１の島状半導体層の頂点のうち１点と最初に接するように第１の島状半導体層の形状を決定する。第１の島状半導体層の外周の一部あるいは全てが曲線でなる場合にも同様に、レーザ光スポットと第１の島状半導体層の端部が、ある１点の接点で最初に接するように、レーザ光の走査方向や第１の島状半導体層の形状を決定する。このようにすると、レーザ光スポットが最初に接した１点から、(１００)配向面を有する結晶化が進行し、やがて当該第１の島状半導体層へのレーザ照射が終了すると、当該第１の島状半導体層において、(１００)配向面の比率を高くすることが出来る。
【００１６】
また、図２１（Ａ）に示すように、レーザ光スポットが、一辺に凸端部を三個有する形状の第１の島状半導体層の頂点のうち１点と最初に接するようにしても良い。図２１（Ａ）の場合、レーザ光スポットが矢印の方向へ移動し、第１の島状半導体層２１０１の頂点２１０４、２１０５、２１０６と接する。その後、図２１（Ｂ）に矢印で示す方向へと結晶化が進行し、図２１（Ｃ）に示すように、結晶化した第１の半導体層２１０７を得る。
【００１７】
このとき、図２１（Ｃ）にて２１０８、２１０９で示す領域は結晶性が芳しくないため、この領域には第２の島状半導体層が形成されないようにするのが望ましい。以後、パターニングによって図２１（Ｄ）に示すように、第２の島状半導体層２１１０を得る。
【００１８】
このようにして結晶化された第１の島状半導体層より形成される単数もしくは複数の第２の島状半導体層を活性層として用いたＴＦＴは、その特性を通常よりも均一化することが可能となるため、前記カレントミラー回路や差動増幅回路、あるいはオペアンプ回路といった単位回路含む半導体回路を、ＴＦＴを用いて基板上に構成することが可能となる。
【００１９】
本発明の構成を以下に記す。
【００２０】
本発明の半導体装置の作製方法は、
基板上に非晶質半導体層を形成する工程と、
前記非晶質半導体層を所望の形状にパターニングして、第１の島状半導体層とマーカーを形成する工程と、
前記第１の島状半導体層を含む領域に、楕円状あるいは矩形状に集光されたレーザ光を、前記基板に対して相対的に走査しつつ照射し、前記第１の島状半導体層を結晶化する工程と、
前記結晶化された第１の島状半導体層を所望の形状にパターニングして、第２の島状半導体層を形成する工程と、
前記第２の島状半導体層を活性層とした薄膜トランジスタを形成し、前記薄膜トランジスタを用いて回路を構成する半導体装置の作製方法であって、
前記半導体装置に含まれる単位回路が有する全ての薄膜トランジスタの活性層は、前記結晶化された第１の島状半導体層のうちいずれか１つから形成されることを特徴としている。
【００２１】
本発明の半導体装置の作製方法は、
基板上に非晶質半導体層を形成する工程と、
前記非晶質半導体層上に金属含有層を形成し、熱処理により第１の結晶質半導体層を得る工程と、
前記第１の結晶質半導体層を所望の形状にパターニングして、第１の島状半導体層とマーカーを形成する工程と、
前記第１の島状半導体層を含む領域に、楕円状あるいは矩形状に集光されたレーザ光を、前記基板に対して相対的に走査しつつ照射し、第２の結晶質半導体層でなる第１の島状半導体層を得る工程と、
前記第２の結晶質半導体層でなる第１の島状半導体層を所望の形状にパターニングして、第２の島状半導体層を形成する工程と、
前記第２の島状半導体層を活性層とした薄膜トランジスタを形成し、前記薄膜トランジスタを用いて回路を構成する半導体装置の作製方法であって、
前記半導体装置に含まれる単位回路が有する全ての薄膜トランジスタの活性層となる前記第２の島状半導体層は、前記第２の結晶質半導体層でなる第１の島状半導体層のうちいずれか１つから形成されることを特徴としている。
【００２２】
本発明の半導体装置の作製方法においては、
前記薄膜トランジスタは、そのチャネル形成領域における電荷の移動方向が全て平行もしくはそれに準ずる方向に揃うように配置されていることを特徴としている。
【００２３】
本発明の半導体装置の作製方法においては、
前記単位回路は、電流源、カレントミラー回路、差動増幅回路、オペアンプ回路のうちいずれか１つであることを特徴としている。
【００２４】
本発明の半導体装置の作製方法においては、
前記レーザ光は、連続発振の固体レーザ、気体レーザ、あるいは金属レーザから発振されたものであることを特徴としている。
【００２５】
本発明の半導体装置の作製方法においては、
前記レーザ光は、連続発振のＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた１種から発振されたものであることを特徴としている。
【００２６】
本発明の半導体装置の作製方法においては、
前記レーザ光は、連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザから選ばれた１種から発振されたものであることを特徴としている。
【００２７】
本発明の半導体装置の作製方法においては、
前記レーザ光は、連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザから選ばれた１種から発振されたものであることを特徴としている。
【００２８】
本発明の半導体装置は、
基板上に非晶質半導体層を形成し、
前記非晶質半導体層を所望の形状にパターニングして、第１の島状半導体層とマーカーを形成し、
前記第１の島状半導体層を含む領域に、楕円状あるいは矩形状に集光されたレーザ光を、前記基板に対して相対的に走査しつつ照射し、前記第１の島状半導体層を結晶化し、
前記結晶化された第１の島状半導体層を所望の形状にパターニングして、第２の島状半導体層を形成し、
前記第２の島状半導体層を活性層とした薄膜トランジスタを形成し、前記薄膜トランジスタを用いて回路が構成された半導体装置であって、
前記半導体装置に含まれる単位回路が有する全ての薄膜トランジスタの活性層となる前記第２の島状半導体層は、前記結晶化された第１の島状半導体層のうちいずれか１つから形成されることを特徴としている。
【００２９】
本発明の半導体装置は、
基板上に非晶質半導体層を形成し、
前記非晶質半導体層上に金属含有層を形成し、熱処理により第１の結晶質半導体層を得、
前記第１の結晶質半導体層を所望の形状にパターニングして、第１の島状半導体層とマーカーを形成し、
前記第１の島状半導体層を含む領域に、楕円状あるいは矩形状に集光されたレーザ光を、前記基板に対して相対的に走査しつつ照射し、第２の結晶質半導体層でなる第１の島状半導体層を得、
前記第２の結晶質半導体層でなる第１の島状半導体層を所望の形状にパターニングして、第２の島状半導体層を形成し、
前記第２の島状半導体層を活性層とした薄膜トランジスタを形成し、前記薄膜トランジスタを用いて回路が構成された半導体装置であって、
前記半導体装置に含まれる単位回路が有する全ての薄膜トランジスタの活性層となる前記第２の島状半導体層は、前記第２の結晶質半導体層でなる第１の島状半導体層のうちいずれか１つから形成されることを特徴としている。
【００３０】
本発明の半導体装置は、
複数の薄膜トランジスタを用いて構成した回路を有する半導体装置において、
前記半導体装置は、単数もしくは複数の単位回路を有し、
前記単位回路が有する全ての薄膜トランジスタの活性層となる前記第２の島状半導体層は、１つの第１の島状半導体層を所望の形状にパターニングすることによって同時に形成されることを特徴としている。
【００３１】
本発明の半導体装置は、
複数の薄膜トランジスタを用いて構成した回路を有する半導体装置において、
前記半導体装置は、単数もしくは複数の単位回路を有し、
前記単位回路が有する全ての薄膜トランジスタの活性層となる前記第２の島状半導体層は、１つの第１の島状半導体層を所望の形状にパターニングすることによって同時に形成され、
前記単位回路が有する全ての薄膜トランジスタは、そのチャネル形成領域における電荷の移動方向が全て平行もしくはそれに準ずる方向に揃えて配置されていることを特徴としている。
【００３２】
本発明の半導体装置は、
複数の薄膜トランジスタを用いて構成した回路を有する半導体装置において、
前記半導体装置は、単数もしくは複数の単位回路を有し、
前記単位回路が有する全ての薄膜トランジスタの活性層となる前記第２の島状半導体層は、１つの第１の島状半導体層を所望の形状にパターニングすることによって同時に形成され、
前記単位回路が有する全ての薄膜トランジスタは、そのチャネル形成領域における電荷の移動方向が、前記第１の島状半導体層を結晶化する際に照射されるレーザ光の走査方向と平行もしくはそれに準ずる方向に揃うように配置されていることを特徴としている。
【００３３】
本発明の半導体装置は、
前記単位回路は、電流源、カレントミラー回路、差動増幅回路、オペアンプ回路のうちいずれか１つであることを特徴としている。
【００３４】
【発明の実施の形態】
本発明の一実施形態を、図１に沿って説明する。
【００３５】
基板１０１上に、半導体層１０２を形成する(図１(Ａ))。なお、基板１０１としては、半導体装置の作製を通じての処理温度に耐えうる材質のものであれば良く、例えば石英基板、シリコン基板、バリウムホウケイ酸ガラスあるいはアルミノホウケイ酸ガラス等の無アルカリガラス基板、金属基板の表面に絶縁膜を形成した基板等を用いることが出来る。また、処理温度に耐えうる程度の耐熱性を有するプラスチック基板であっても良い。
【００３６】
なお、基板１０１と半導体層１０２との間に、基板１０１に含まれるアルカリ金属等の不純物による半導体層１０２の汚染を防ぐための下地膜を、絶縁膜等によって形成しても良い。
【００３７】
また、半導体層１０２は、公知の技術(スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等)を用いて成膜すれば良い。また、半導体層１０２は、非晶質半導体層であっても良いし、微結晶半導体層、多結晶半導体層であっても良い。
【００３８】
続いて、半導体層１０２をパターニングして、アライメントマーカー１０３と、五角形状の第１の島状半導体層１０４、１０５とを形成する(図１(Ｂ))。ここで、アライメントマーカー１０３、第１の島状半導体層１０４、１０５の形状については、図１(Ｂ)に示すものに限定しない。
【００３９】
続いて、図１(Ｃ)に示すように、アライメントマーカー１０３を元に、レーザ照射位置を決定し、第１の島状半導体層１０４、１０５にレーザ光１０６を照射することによって、第１の島状半導体層を形成する半導体層を結晶化する。ここで、第１の島状半導体層を形成する半導体層があらかじめある程度結晶化が進んでいる場合、このレーザ照射工程により、その結晶性がより高められる。ここでは、レーザ光はスリット(図示せず)によってエネルギー密度が低い領域を遮蔽し、半導体層に当たらないようにしている。エネルギー密度の低いレーザ光が半導体層に照射されて結晶化すると、その結晶粒は０．１[μm]程度もしくはそれ以下の微結晶粒となってしまい、そのような結晶性半導体層では優れた電気的特性が得られないためである。
【００４０】
エネルギー密度が十分か否かは、半導体層において、所望の結晶粒が得られるか否かで判断され、設計者が適宜判断すれば良い。よって、設計者にとって結晶性が十分でないと判断される場合、そのときのエネルギー密度は低いと判断される。
【００４１】
レーザ光のエネルギー密度は、スリットを介して得られたレーザ光スポットの端部近傍において低くなっているため、照射端部近傍においては結晶粒が小さく、結晶の粒界に沿って突起した部分(リッジ)が出現する。そのため、レーザ光スポットの軌跡(図１(Ｃ)に点線で表記)と、第１の島状半導体層１０４、１０５が重ならないようにする。最低限、第１の島状半導体層１０４、１０５より、後に形成される第２の島状半導体層の領域(図１(Ｃ)、第１の島状半導体層１０４、１０５中に点線で表記)が、前記レーザ光スポットの軌跡と重ならないようにする。
【００４２】
なお、第１の島状半導体層にレーザ照射を行う際、レーザ光スポットが第１の島状半導体層の端部に達したときに、レーザ光スポットと第１の島状半導体層とが、基板表面もしくは裏面から見て１点で接するように、レーザ光の走査方向もしくは第１の島状半導体層の形状を決定している。図１(Ｃ)において、第１の島状半導体層１０４、１０５は、それぞれＡ点、Ｂ点でレーザ光スポットと接する。
【００４３】
このように、１つの接点よりレーザ光の照射が開始され、結晶化されると、当該接点を含めた近傍より(１００)配向面を有する結晶が成長していく。よって最終的に、第１の島状半導体層内では(１００)配向面の率が高くなる。すなわち、各結晶粒が等しい配向面を有するため、粒界近傍での電子もしくはホールの移動がスムーズに行われ、よってこのような結晶性半導体層は、大変良好な電界効果移動度を有する。
【００４４】
本発明では、半導体層に照射するレーザとして、公知のレーザを用いることが出来る。レーザは、パルス発振または連続発振の気体レーザもしくは固体レーザを用いることが出来る。気体レーザとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ等があり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡＬＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザ等が挙げられる。また、固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、ＮｉまたはＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡＬＯ3等の結晶を用いたレーザが適用される。当該レーザの基本波はドーピングする材料によって異なり、１[μm]前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得られる。
【００４５】
さらに、固体レーザより発せられた赤外レーザ光を非線形光学素子でグリーンレーザ光に変換後、さらに別の非線形光学素子によって得られる紫外レーザ光を用いることが出来る。
【００４６】
なお、マーカー１０３には、必ずしもレーザ照射を行う必要はない。
【００４７】
続いて、図１(Ｄ)に示すように、結晶化された第１の島状半導体層１０４、１０５をパターニングすることによって、所望の形状の第２の島状半導体層１０７〜１１０を形成する。ここで、第２の島状半導体層１０７〜１１０は、第１の島状半導体層の端部近傍を避け、良好な結晶性が得られている第１の島状半導体層中心近傍の領域を用いているのが望ましい。なお、マーカー１０３は、後の工程(ゲート電極形成、配線形成等)にて用いるマスクのアライメントに用いるために残しておいても良い。
【００４８】
ここまでの工程を簡単に図示したものを図３(Ａ)〜(Ｄ)に示す。以後、ゲート電極３０７、ソース・ドレイン配線３０８、３０９がそれぞれ形成され、ＴＦＴとなる。図３(Ｅ)において、Ａ−Ａ'における断面図を図３(Ｆ)に示す。なおここでは簡単のため、第１の島状半導体層３０２より、第２の島状半導体層３０６ただ１つが形成されているが、実際には回路の構成において整合性が求められる複数のＴＦＴの活性層となる複数の第２の島状半導体層が形成され、同様の工程に従ってそれぞれＴＦＴとなる。
【００４９】
１つの第１の島状半導体層より形成される第２の島状半導体層１０７、１０８および、１０９、１１０は、互いに均一な結晶性を有するため、第２の島状半導体層１０７、１０８をそれぞれ活性層としたＴＦＴ、あるいは第２の島状半導体層１０９、１１０をそれぞれ活性層としたＴＦＴは、その電気的特性が均一となる。よってこれらのＴＦＴを用いて前述のカレントミラー回路のような、構成素子に高い整合性が要求される回路の作製に適したものとなる。
【００５０】
なおここでは、第１の島状半導体層１０４、１０５から、それぞれ２つの第２の島状半導体層が形成されているが、特に１つの第１の島状半導体層より形成される第２の島状半導体層の数は限定しない。ある回路を構成するのに必要なＴＦＴのうち、整合性が要求されるＴＦＴの活性層となる第２の島状半導体層が１つの第１の島状半導体層から形成されていれば良い。
【００５１】
なお、ビームスポットの幅は、第１の島状半導体層または第２の島状半導体層のサイズによって適宜変えることができる。例えば、電流を比較的多く流すことが望まれる駆動回路のＴＦＴは、チャネル幅が大きく、よって第２の島状半導体層のサイズも画素部に比べて大きい傾向にある。図１９に、２通りのサイズの六角形状の第１の島状半導体層に、スリットの幅を変えてレーザ光を走査する場合について示す。図１９（Ａ）に、走査方向と垂直な方向における第１の島状半導体層の長さが短い場合を、図１９（Ｂ）に走査方向と垂直な方向における第１の島状半導体層の長さが長い場合の、レーザ光の走査する部分と、第１の島状半導体層との関係を示す。
【００５２】
図１９（Ａ）におけるスポット１９０１の幅をＷ1、図１９（Ｂ）におけるスポット１９０２の幅をＷ2とすると、Ｗ1＜Ｗ2となる。もちろん、スポットの幅はこれに限られず、第１の島状半導体層間の走査方向と垂直な方向における間隔に余裕がある場合は、自由にその幅を設定することができる。
【００５３】
なお本発明では、図１９（Ａ）（Ｂ）に示すように、レーザ光を基板全面に照射するのではなく、第１の島状半導体層の部分を最低限結晶化できるようにスポットを走査する。基板全面を照射するのではなく、第１の島状半導体層が結晶化できるように必要最低限の部分にレーザ光が照射されるので、１枚の基板にかかる処理時間を抑えることができ、基板処理の効率を高めることができる。
【００５４】
【実施例】
以下に、本発明の実施例について記載する。
【００５５】
[実施例１]
本実施例においては、ＣＷレーザを用いたレーザ結晶化工程の一例について述べる。
【００５６】
本方法に適当なＣＷレーザとしては、波長が５５０[nm]以下で出力安定性の著しく高いものが望ましい。例えば、ＹＶＯ4レーザの第２高調波や、ＹＡＧレーザの第２高調波、ＹＬＦレーザの第２高調波、ガラスレーザの第２高調波、ＹＡｌＯ3レーザの第２高調波、Ａｒレーザ等が該当する。あるいは、前記レーザのさらなる高次高調波を用いても良い。あるいは、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザ、連続発振のエキシマレーザ、Ｋｒレーザ、ＣＯ2レーザ、連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザ等のレーザを使用しても良い。さらに、これらのレーザを複数、あるいは複数種用いることも可能である。
【００５７】
図７は、ＣＷレーザ結晶化を行うための装置を模式的に表したものであり、レーザ発振器７０１、ミラー７０２、凸レンズ７０３、Ｘ−Ｙステージ７０４等からなる。ここで用いるレーザは、出力１０[W]で連続発振のＹＶＯ4レーザである。レーザ発振器７０１には、非線形光学素子が内蔵されており、射出口より第２高調波が射出される。
【００５８】
レーザ発振器７０１から射出されたレーザビームは、図７中、Ａで示すように円形状をしている。前記レーザビームは水平方向に射出され、ミラー７０２によって鉛直方向から２０°前後の方向に偏向される。その後、水平方向に配置された凸レンズ７０３により集光される。Ｘ−Ｙステージ７０４に基板７０５を固定し、基板上に形成された半導体層上の照射面を、凸レンズ７０３の焦点に合わせる。このとき、照射面が凸レンズ７０３と平行になるように配置する。すなわち基板７０５は水平配置される。凸レンズ７０３には、２０°前後の角度でレーザビームが入射するため、凸レンズの非点収差によって、照射面でのレーザビーム光の形状は楕円形状となる。照射面におけるビーム形状は、凸レンズ７０３への入射角度によって決定するため、凸レンズに対し、鉛直方向により大きな角度を持ってレーザビームを入射させることによって、さらにアスペクト比の大きい楕円とすることが出来るが、反面、焦点深度が浅くなるために均一な照射が困難となることから、偏向角度は２０°前後が妥当であるとしている。
【００５９】
基板全面の半導体層を結晶化するためには、適当な照射ピッチで楕円ビームをその長径方向にずらしながら基板上を走査させることを繰り返す必要がある。この動作は、レーザ発振器７０１、ミラー７０２、凸レンズ７０３からなるレーザ出力部分を固定し、Ｘ−Ｙステージ７０４を用いて、基板上を楕円ビームが走査するように基板を移動させて行う。照射対象である基板のサイズが、図７においてＸ方向６００[mm]、Ｙ方向７２０[mm]であるとし、楕円ビームの長軸長さが２００[μm]であるとき、図７に示す方向で走査すると、３０００回(１５００往復)の走査によって、基板全面にレーザ照射を行うことが出来る。
【００６０】
また、後の実施例で詳しく説明するが、レーザ発振器を複数台用い、楕円ビームを長軸方向に複数並べて平行に走査することにより、走査回数を減らし、処理時間を短縮することも可能である。こうすることにより、単体レーザ光の両端部における、エネルギー密度の低い部分が隣接間で互いに重なり合い、エネルギー密度を高くすることが出来る。よって、有効照射領域を広く、かつ１回の照射領域における有効照射領域の割合を大きくすることが出来、回路レイアウトの際の制約をより小さくすることも出来る。
【００６１】
なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【００６２】
[実施例２]
本実施例においては、実施例１とは異なる光学系を用いてレーザビームの偏光を行う例について、図８に沿って説明する。
【００６３】
レーザ発振器８０１から射出されたレーザビームは、図８中、Ａで示すように円形状をしている。前記レーザビームは水平方向に射出され、ミラー８０２によって鉛直方向に偏向される。その後、第１のシリンドリカルレンズ８０３によってＸ方向に集光される。このときのビーム形状は、図８中、Ｂで示すように、円形状がＸ方向に集光されて、Ｙ方向を長軸とする楕円形状となる。続いて、第２のシリンドリカルレンズ８０４によってＹ方向に集光される。このときのビーム形状は、図８中、Ｃで示すように、さらにＹ方向に集光されて、Ｘ方向を長軸とする楕円形状となる。このような光学系を用いると、実施例２で示したよりもさらにアスペクト比の大きい楕円形状のビームを得ることが出来る。その後、Ｘ−Ｙステージ８０５に固定された基板８０６に照射される。基板上のレーザビームの走査については、実施例３と同様にして行えばよい。
【００６４】
また、レーザ発振器を複数台用い、楕円ビームを図９に示すように長軸方向に複数並べて平行に走査することにより、走査回数を減らし、処理時間を短縮することも可能である。こうすることにより、単体レーザ光の両端部における、エネルギー密度の低い部分が隣接間で互いに重なり合い、エネルギー密度を高めることが出来る。よって、有効照射領域を広くすることが出来、より回路レイアウトに制約を与えないようにすることも出来る。
【００６５】
なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【００６６】
[実施例３]
ＣＷレーザによって、実施形態に示した工程に従って半導体層を結晶化する場合、単体のレーザ発振器より発振されるレーザ光の、被照射面における形状は、楕円形状もしくは矩形状である。また、照射面でのエネルギー密度を高めるためにレーザ光をスポット状に絞り込んでいるため、その照射範囲は図６(Ａ)に示すようになる。
【００６７】
スポット状に絞り込んだレーザ光の中では、さらにエネルギー密度に分布がある。図６(Ａ)において、長軸方向、Ｘ断面すなわち楕円の長軸方向におけるエネルギー分布を図６(Ｂ)に示す。
【００６８】
図６(Ｂ)に示すように、レーザ光スポットの中では、中心部から端部に向かって徐々にエネルギー密度が減少する分布を有する。ここで、Ｅと示しているのは、半導体層を良好に結晶化させるために最低限必要なエネルギー密度とする。すると、図６(Ｃ)において、Ｄで示した範囲のレーザ光が照射された半導体層は良好に結晶化し、優れた電気的特性を有する。反面、ｄで示した範囲のレーザ光が照射された半導体層は、レーザ光のエネルギー密度が十分でないために溶融が十分でなく、微結晶化する。このような領域においては十分な電気的特性が得られないため、活性層として用いるには適さない。
【００６９】
本発明のように、複数のＴＦＴを１つの第１の島状半導体層をパターニングして得られる半導体層を用いて作製するには、Ｄで示した範囲がより広いことが望ましい。しかしレーザ光スポット径を大きくするには限度があるため、その限られた幅で回路を構成しようとすると、素子のレイアウトが困難になる。結果として配線等の引き回しが長くなり、非効率な回路レイアウトとなってしまう。
【００７０】
そこで本実施例においては、複数のレーザ発振器から出力されるレーザ光を用いて、効率的なレーザ照射を行う方法の一例について説明する。
【００７１】
図４(Ａ)を参照する。４０１〜４０３は、それぞれ異なる３台のレーザ発振器より出力されたレーザ光を、光学系を用いてスポット状に集光したものである。各レーザ光スポット４０１〜４０３は、各楕円の長軸が直線上に並び、かつ互いのレーザ光スポットの一部が重なることによって合成され、１つのレーザ光スポットとなっている。
【００７２】
図４(Ｂ)に、各レーザ光スポット４０１〜４０３の、長軸方向のエネルギー密度分布を４０４〜４０６で示す。各スポットのエネルギー密度は等しく、そのピーク値はＥ0で表される。合成されたレーザ光スポットにおいては、重なり合う領域のエネルギー密度は加算され、図４(Ｂ)に４０７で示したようなエネルギー密度分布となる。
【００７３】
このとき、隣接したスポット４０４、４０５が重なり合う領域と、４０５、４０６が重なり合う領域においては、２つのスポットのエネルギー密度が加算され、半導体層を良好に結晶化させるのに十分なエネルギー密度を有する。よって、合成後のスポット形状は、図４(Ｃ)に４０８で示す形状となり、この中で半導体層を良好に結晶化させることの出来る範囲はＤ0となる。
【００７４】
なお、隣接したスポットの重なり合う領域におけるエネルギー密度の和は、単体スポットのピーク値Ｅ0に等しくなるのが理想であるが、Ｄ0の範囲で半導体層を良好に、かつ均一に結晶化できる範囲の値となるように、適宜スポットの重なり幅を設定すれば良い。
【００７５】
図４(Ａ)(Ｃ)からわかるように、複数のレーザ光スポットを重ね合わせてエネルギー密度の低い部分を互いに補うようにすることで、より広い幅でのレーザ照射が可能となる。
【００７６】
結果、図５(Ａ)〜(Ｃ)に示すように、複数の第２の島状半導体層が形成される、幅の大きい第１の島状半導体層５０１を結晶化する場合、合成レーザ光スポット５０２を用いて、ただ１回の走査で完了することが出来る。よって第１の島状半導体層５０１は、図５(Ｂ)にて５０４で示す１点が最初にレーザ光スポットと接触して結晶化を開始し、(１００)配向面を有する結晶が成長する。得られた第１の島状半導体層５０５の結晶状態は(１００)配向面の率の高が高く、良好なものとなる。
【００７７】
さらに、図５(Ｄ)に示すように、パターニングによって第２の島状半導体層５０６が形成される。このとき、ＴＦＴのチャネル長方向、すなわち電荷の移動方向が、結晶粒の長軸方向、すなわちレーザ光スポットの走査方向と平行あるいはそれに準ずる方向となるようにレイアウトすることによって、ＴＦＴのチャネル形成領域における電荷の移動が、結晶粒界に妨げられるのを少なくすることが出来る。
【００７８】
以後、図５(Ｅ)に示すように、ゲート電極、配線等が形成され、回路が完成する。ここでは、２つの作動増幅回路５０７、５０８が形成されている。
【００７９】
図４に戻る。合成レーザ光スポットの使用は、単に広い領域の走査を可能とするだけでなく、効率面でも有利である。単独のレーザ光を用いた場合の照射領域の幅は(Ｄ＋２ｄ)であり、図４(Ｃ)に示したような合成レーザ光スポットを用いた場合の照射領域の幅は(Ｄ0＋２ｄ)である。レーザ光スポット１走査幅あたり、良好な結晶化が行える幅の比は、前者は(Ｄ／(Ｄ＋２ｄ))であり、後者は(Ｄ0／(Ｄ0＋２ｄ))となる。Ｄ＜Ｄ0であるから、より効率良く、良好な結晶化を行うことが出来るといえる。
【００８０】
また、合成レーザ光スポットにおいて、長軸方向の両端に位置する、エネルギー密度の低い領域を、図４(Ｄ)に示すように、スリット４０９を用いて遮蔽し、半導体層に当たらないようにするとより望ましい。このとき、半導体層表面でのスポット形状は、図４(Ｅ)に示すようになり、長軸方向にＤ1(＜Ｄ0)の幅を有する、矩形に近い形状となる。
【００８１】
このような形状で半導体層に照射されるレーザ光スポットにおいては、そのスポットにおいて、エネルギー密度の低い領域が存在しない。もしくは存在しても、スリットを用いていない場合と比較してはるかに幅が小さいので、レーザ光スポットの照射端部が第１の島状半導体層上を走査しないようにスポット位置を制御するのがより容易になる。よって、レーザ光の走査経路および、第１の島状半導体層または第２の島状半導体層のレイアウト時の制約を小さくすることが出来る。
【００８２】
さらに、スリットを用いることで、レーザ発振器の出力を止めることなく、エネルギー密度を一定に保ったままでレーザ光スポットの幅を変更することが出来るため、レーザ光スポットの照射端部が第２の島状半導体層もしくはそのチャネル形成領域を走査するのを防ぐことが出来る。また、基板上の不必要な領域にもレーザ光を照射して、基板にダメージが与えられるのを防ぐ効果も期待できる。
【００８３】
[実施例４]
本発明において用いられるレーザ照射装置の制御系を含めた構成について、図９(Ａ)を用いて説明する。９０１はレーザ発振器である。図９(Ａ)では３つのレーザ発振器を用いているが、レーザ照射装置が有するレーザ発振器はこの数に限定されない。
【００８４】
図９(Ａ)のレーザ照射装置は、中央演算処理装置及びメモリ等の記憶手段を兼ね備えたコンピュータ９０８を有している。コンピュータ９０８は、レーザ発振器９０１の発振を制御し、なおかつレーザ光スポットがマスクのパターン情報に従って定められる領域を覆うように、基板１０６へのレーザ光スポットの照射位置を制御すべく、基板を所定の位置に移動させることができる。
【００８５】
なお、レーザ発振器９０１は、チラー９０２を用いてその温度を一定に保つようにしても良い。チラー９０２は必ずしも設ける必要はないが、レーザ発振器９０１の温度を一定に保つことで、出力されるレーザ光のエネルギーが温度によってばらつくのを抑えることができる。
【００８６】
また９０４は光学系であり、レーザ発振器９０１から出力された光路を変更したり、そのレーザ光スポットの形状を加工したりして、レーザ光を集光することができる。さらに、図９(Ａ)のレーザ照射装置では、光学系９０４によって、複数のレーザ発振器９０１から出力されたレーザ光スポットを互いに一部を重ね合わせることで、合成することができる。
【００８７】
なお、レーザ光を一次的に完全に遮蔽することができるＡＯ変調器９０３を、被処理物である基板９０６とレーザ発振器９０１との間の光路に設けても良い。また、ＡＯ変調器９０３の代わりに、テニュエイター(光量調整フィルタ)を設けて、レーザ光のエネルギー密度を調整するようにしても良い。
【００８８】
また、被処理物である基板９０６とレーザ発振器９０１との間の光路に、レーザ発振器９０１から出力されたレーザ光のエネルギー密度を測定する手段(エネルギー密度測定手段)９１０を設け、測定したエネルギー密度の経時変化をコンピュータ９０８において監視するようにしても良い。この場合、レーザ光のエネルギー密度の減衰を補うように、レーザ発振器９０１からの出力を高めるようにしても良い。
【００８９】
合成されたレーザ光スポットは、スリット９０５を介して被処理物である基板９０６に照射される。スリット９０５は、レーザ光を遮ることが可能であり、なおかつレーザ光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット９０５はスリットの幅が可変であり、当該スリットの幅によってレーザ光スポットの幅を変更することができる。
【００９０】
なお、スリット９０５を介さない場合の、レーザ発振器９０１から発振されるレーザ光の基板９０６におけるレーザ光スポットの形状は、レーザの種類によって異なり、また光学系により成形することもできる。
【００９１】
基板９０６はＸ−Ｙステージ９０７上に載置されている。図９(Ａ)では、Ｘ−Ｙステージ９０７は、コンピュータによって制御され、被処理物すなわち基板９０６を移動することによってレーザ光スポットの照射位置を制御している。
【００９２】
さらに本発明では、コンピュータ９０８によって、スリット９０５の幅を制御し、マスクのパターン情報に従ってレーザ光スポットの幅を変更することができる。
【００９３】
さらに図９(Ａ)のレーザ照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザ光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、Ｘ−Ｙステージ９０７に基板９０６を加熱するための手段(基板加熱手段)を設けるようにしても良い。
【００９４】
なお、アライメントマーカーをレーザで形成する場合、マーカー用のレーザ発振器を設けるようにしても良い。この場合、マーカー用のレーザ発振器の発振を、コンピュータ９０８において制御するようにしても良い。さらにマーカー用のレーザ発振器を設ける場合、マーカー用のレーザ発振器から出力されたレーザ光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザは、代表的にはＹＡＧレーザ、ＣＯ2レーザ等が挙げられるが、もちろんこの他のレーザを用いて形成することは可能である。
【００９５】
またマーカーを用いた位置合わせのために、ＣＣＤカメラ９０９を１台、場合によっては数台設けるようにしても良い。
【００９６】
なお、マーカーを設けずに、ＣＣＤカメラ９０９によって第１の島状半導体層のパターンを認識し、位置合わせを行うようにしても良い。この場合、コンピュータ９０８に入力されたマスクによる第１の島状半導体層のパターン情報と、ＣＣＤカメラ９０９において収集された実際の第１の島状半導体層のパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。
【００９７】
なお、図９(Ａ)では、レーザ発振器を複数台設けたレーザ照射装置の構成について示したが、レーザ発振器は１台であってもよい。図９(Ｂ)に、レーザ発振器を１台用いたレーザ照射装置の構成を示す。図９(Ｂ)において、９０１はレーザ発振器、９０２はチラーである。また９１０はエネルギー密度測定装置、９０３はＡＯ変調器、９０４は光学系、９０５はスリット、９０９はＣＣＤカメラである。基板９０６はＸ−Ｙステージ９０７上に設置され、レーザ光スポットの基板９０６への照射位置が制御されている。そして図９(Ａ)に示したものと同様に、コンピュータ９０８によって、レーザ照射装置が有する各手段の動作が制御されている。図９(Ａ)と異なるのはレーザ発振器が１つであることである。したがって、光学系９０４もまた図９(Ａ)の場合と異なり、１つのレーザ光を集光する機能を有していれば良い。
【００９８】
図２０（Ａ）に、レーザ光を１回照射する場合の、半導体膜のパターニングのマスクの形状と、レーザ光スポット２００１の幅の関係を一例として示す。２００２と２００３は、レーザ光が照射された部分を示している。なお２００２は、４つのレーザ発振装置から出力されたレーザ光を重ね合わせて合成することで得られる幅Ｗ3のビームスポットを走査した部分、２００３は、３つのレーザ発振装置から出力されたレーザ光を重ね合わせて合成することで得られる幅Ｗ4のビームスポットを走査した部分である。走査幅は、スリットによって制御しても良いし、一部のレーザ光の出力を停止、もしくはＡＯ変調器を用いて遮蔽しても良い。
【００９９】
なお本実施例のように、ＡＯ変調器を用いることで、全てのレーザ発振装置の出力を止めずにレーザ光スポット２００１の幅を自在に変えることができ、レーザ発振装置の出力を止めることで出力が不安定になるのを避けることができる。
【０１００】
上記構成により、レーザ光の軌跡の幅を変えることができるので、図２０（Ａ）に示すように部分的に第１の島状半導体層の幅が異なっていても、レーザ光の軌跡のエッジが、パターニングによって得られる半導体と重なるのを防ぐことができる。また、また不必要な部分にレーザ光を照射することで基板に与えられるダメージをさらに軽減することができる。
【０１０１】
次に、レーザ光照射の途中で、ＡＯ変調器によりレーザ光を遮り、所定の部分にのみレーザ光を照射する例について説明する。なおーザー光を遮蔽しているが、本発明はこれに限定されず、レーザ光を遮蔽できればどのような手段を用いても良い。
【０１０２】
本発明では、コンピュータにおいて、入力されたマスクの情報に基づきレーザ光を走査する部分を把握する。さらに本実施例では、走査するべき部分のみにレーザ光が照射されるようにＡＯ変調器を用いてレーザ光を遮る。このときＡＯ変調器は、レーザ光を遮ることが可能であり、なおかつレーザ光によって変形または損傷しないような材質で形成するのが望ましい。
【０１０３】
図２０（Ｂ）に、半導体膜のパターニングのマスクの形状と、レーザ光が照射される部分の関係を一例として示す。２００１は、レーザ光スポットを示しており、２００４は、レーザ光が照射された部分を示している。図２０（Ｂ）に示すとおり、第１の島状半導体層が形成されていない部分を走査するときには、ＡＯ変調器によってレーザ光が遮蔽され、基板上に照射されていない。本実施例では結晶化させる必要のない部分にはレーザ光を照射しないか、照射されていてもそのエネルギー密度が低くなるようにすることができる。したがって、不必要な部分にレーザ光を照射することで基板に与えられるダメージをさらに軽減することができる。
【０１０４】
[実施例５]
本実施例においては、本発明の半導体装置の作製方法における工程フローについて説明する。
【０１０５】
図１０に、工程フローを示す。まずＣＡＤを用いて半導体装置の回路設計を行う。回路レイアウト、すなわちＴＦＴの配置が決定すると、第２の島状半導体層の形成場所も決定する。このとき、１つの第１の島状半導体層に含まれる第２の島状半導体層は、チャネル形成領域における電荷の移動方向を、レーザ光の走査方向と平行もしくはそれに準ずる方向に揃えるようにすることが望ましいが、用途に応じて意図的に方向を揃えない様にしても良い。
【０１０６】
また、このとき第１の島状半導体層と共にマーカーが形成されるように、第１の島状半導体層のマスクを設計するようにしても良い。
【０１０７】
そして、設計された第１の島状半導体層のマスクの形状に関する情報(パターン情報)を、レーザ照射装置が有するコンピュータに入力する。コンピュータでは、入力された第１の島状半導体層のパターン情報に基づき、走査方向に対して垂直方向における、各第１の島状半導体層の幅を算出する。そして、各第１の島状半導体層の幅をもとに、走査方向に対して垂直方向におけるスリットの幅を設定する。
【０１０８】
そして、スリットの幅をもとに、マーカーの位置を基準として、レーザ光の走査経路を定める。
【０１０９】
一方、半導体層基板上に成膜し、第１の島状半導体層のマスクを用いて当該半導体層をパターニングし、第１の島状半導体層を形成する。そして第１の島状半導体層が形成された基板を、レーザ照射装置のステージに設置する。
【０１１０】
そしてマーカーを基準にして、定められた走査経路にしたがってレーザ光を照射し、第１の島状半導体層を狙って結晶化する。
【０１１１】
そして、レーザ光を照射した後、レーザ光照射により結晶性が高められた第１の島状半導体層をパターニングし、第２の島状半導体層を形成する。以下、第２の島状半導体層からＴＦＴを作製する工程が行われる。ＴＦＴの具体的な作製工程はＴＦＴの形状によって異なるが、代表的にはゲート絶縁膜を成膜し、第２の島状半導体層に不純物領域を形成する。そして、ゲート絶縁膜及びゲート電極を覆うように層間絶縁膜を形成し、当該層間絶縁膜にコンタクトホールを開口し、不純物領域の一部を露出させる。そして当該コンタクトホールを介して不純物領域に接するように層間絶縁膜上に配線を形成する。
【０１１２】
次に、アライメントマーカーを形成することなく、ＣＣＤカメラによって基板とマスクのアライメントを行う例について説明する。
【０１１３】
図１１に、工程フローを示す。まず図１０の場合と同様に、ＣＡＤを用いて半導体装置の回路設計を行う。回路レイアウト、すなわちＴＦＴの配置が決定すると、第２の島状半導体層の形成場所も決定する。このとき、１つの第１の島状半導体層に含まれる第２の島状半導体層は、チャネル形成領域における電荷の移動方向を、レーザ光の走査方向と平行もしくはそれに準ずる方向に揃えるようにすることが望ましいが、用途に応じて意図的に方向を揃えない様にしても良い。
【０１１４】
そして、設計された第１の島状半導体層のマスクの形状に関する情報(パターン情報)を、レーザ照射装置が有するコンピュータに入力する。コンピュータでは、入力された第１の島状半導体層のパターン情報に基づき、走査方向に対して垂直方向における、各第１の島状半導体層の幅を算出する。そして、各第１の島状半導体層の幅をもとに、走査方向に対して垂直方向におけるスリットの幅を設定する。
【０１１５】
一方、半導体層を基板上に成膜し、第１の島状半導体層のマスクを用いて当該半導体層をパターニングし、第１の島状半導体層を形成する。そして第１の島状半導体層が形成された基板を、レーザ照射装置のステージに設置する。
【０１１６】
そして、ステージに設置された基板上の第１の島状半導体層のパターン情報を、ＣＣＤカメラにより検出し、コンピュータに情報として入力する。コンピュータではＣＡＤによって設計された第１の島状半導体層のパターン情報と、ＣＣＤカメラによって得られる、実際に基板上に形成された第１の島状半導体層のパターン情報とを照らし合わせ、基板とマスクとの位置合わせを行う。
【０１１７】
また該スリットの幅と、ＣＣＤカメラによる第１の島状半導体層の位置情報とをもとに、レーザ光の走査経路を決定する。
【０１１８】
そして、定められた走査経路にしたがってレーザ光を照射し、第１の島状半導体層を狙って結晶化する。
【０１１９】
次に、レーザ光を照射した後、結晶性が高められた第１の島状半導体層をパターニングし、第２の島状半導体層を形成する。以下、第２の島状半導体層からＴＦＴを作製する工程が行われる。ＴＦＴの具体的な作製工程はＴＦＴの形状によって異なるが、代表的にはゲート絶縁膜を成膜し、第２の島状半導体層に不純物領域を形成する。そして、ゲート絶縁膜及びゲート電極を覆うように層間絶縁膜を形成し、当該層間絶縁膜にコンタクトホールを開口し、不純物領域の一部を露出させる。そして当該コンタクトホールを介して不純物領域に接するように層間絶縁膜上に配線を形成する。
【０１２０】
次に、レーザ光の照射を複数回行う例について説明する。ここでは、例として１度レーザ照射を行った後、方向を変えて２度目のレーザ照射を行う工程を挙げる。
【０１２１】
図１２に、工程フローを示す。まずＣＡＤを用いて半導体装置の回路設計を行う。回路レイアウト、すなわちＴＦＴの配置が決定すると、第２の島状半導体層の形成場所も決定する。このとき、１つの第１の島状半導体層に含まれる第２の島状半導体層は、チャネル形成領域における電荷の移動方向を、レーザ光の走査方向と平行もしくはそれに準ずる方向に揃えるようにすることが望ましいが、用途に応じて意図的に方向を揃えない様にしても良い。
【０１２２】
そして、設計された第１の島状半導体層のマスクの形状に関する情報(パターン情報)を、レーザ照射装置が有するコンピュータに入力する。コンピュータでは、入力された第１の島状半導体層のパターン情報に基づき、２つの各走査方向それぞれに対して垂直方向における、各第１の島状半導体層の幅を２通り算出する。そして、各第１の島状半導体層の幅をもとに、２つの各走査方向に対して垂直方向におけるスリットの幅をそれぞれ算出する。
【０１２３】
そして、２つの各走査方向において、それぞれ定められたスリットの幅をもとに、マーカーの位置を基準として、レーザ光の走査経路を定める。
【０１２４】
一方、半導体層を基板上に成膜し、第１の島状半導体層のマスクを用いて該半導体層をパターニングし、第１の島状半導体層を形成する。そして第１の島状半導体層が形成された基板を、レーザ照射装置のステージに設置する。
【０１２５】
そしてマーカーを基準にして、定められた２つの走査経路のうち、第１の走査経路にしたがって第１のレーザ光を照射し、第１の島状半導体層を狙って結晶化する。
【０１２６】
そして、走査方向を変え、第２の走査経路にしたがって、第２のレーザ光を照射し、第１の島状半導体層を狙って結晶化する。
【０１２７】
なお、１回目のレーザ光の走査方向と２回目のレーザ光の走査方向の角度は、予めメモリ等に記憶しておいても良いし、手動でその都度入力するようにしても良い。
【０１２８】
なお図１２では、同じ第１の島状半導体層に２回レーザー光を照射する例について示したが、ＡＯ変調器等を用いることで、場所指定して走査方向を変えることも可能である。例えば信号線駆動回路における走査方向と画素部及び走査線駆動回路における走査方向とを異ならせ、ＡＯ変調器を用いて信号線駆動回路となる部分においてレーザ光を照射する場合は、ＡＯ変調器を用いて画素部及び走査線駆動回路となる部分においてレーザ光が照射されないようにし、画素部及び走査線駆動回路となる部分においてレーザ光を照射する場合は、ＡＯ変調器を用いて信号線駆動回路となる部分においてレーザ光が照射されないようにすることができる。そしてこの場合、コンピュータにおいてＡＯ変調器を位置制御手段と同期させるようにする。
【０１２９】
なお、レーザ光を照射した後、結晶性が高められた第１の島状半導体層をパターニングし、第２の島状半導体層を形成する。以下、第２の島状半導体層からＴＦＴを作製する工程が行われる。ＴＦＴの具体的な作製工程はＴＦＴの形状によって異なるが、代表的にはゲート絶縁膜を成膜し、第２の島状半導体層に不純物領域を形成する。そして、ゲート絶縁膜及びゲート電極を覆うように層間絶縁膜を形成し、当該層間絶縁膜にコンタクトホールを開口し、不純物領域の一部を露出させる。そして当該コンタクトホールを介して不純物領域に接するように層間絶縁膜上に配線を形成する。
【０１３０】
比較対象のために、図１３に従来の半導体装置の工程フローを示す。図１３に示すように、ＣＡＤによる半導体装置のマスク設計が行われる。一方で、基板に非晶質半導体層を成膜し、当該非晶質半導体層が成膜された基板をレーザ照射装置に設置する。そして、非晶質半導体層全面にレーザ光が照射されるように走査し、非晶質半導体層を結晶化させる。そして、結晶化により得られた多結晶半導体層にアライメントマーカーを形成し、当該アライメントマーカーを基準として多結晶半導体層をパターニングして第２の島状半導体層を形成する。そして当該第２の島状半導体層を用いてＴＦＴを作製する。
【０１３１】
このように本発明では、図１３に示すような従来の場合とは異なり、アライメントマーカーをレーザ光を用いて非晶質半導体層を結晶化させる前に形成する。そして、半導体層のパターニングのマスクの情報に従って、レーザ光を走査させる。
【０１３２】
上記構成により、基板上の半導体層のうち、パターニングにより除去される部分にレーザ光を照射する時間を省くことができるので、レーザ光照射にかかる時間を短縮化することができ、なおかつ基板の処理速度を向上させることができる。
【０１３３】
なお、レーザ光による結晶化工程の前に、触媒を用いて半導体層を結晶化させる工程を含んでいても良い。触媒元素を用いる場合、特開平７−１３０６５２号公報、特開平８−７８３２９号公報で開示された技術を用いることが望ましい。
【０１３４】
触媒を用いて半導体層を結晶化させる工程を含んでいる場合、非晶質半導体層を成膜後にＮｉを用いて結晶化させる工程(ＮｉＳＰＣ)を含んでいる。例えば特開平７−１３０６５２号公報に開示されている技術を用いる場合、重量換算で１０[ppm]のニッケルを含む酢酸ニッケル塩溶液を非晶質半導体層に塗布してニッケル含有層を形成し、５００℃、１時間の脱水素工程の後、５００〜６５０[℃]で４〜１２時間、例えば５５０[℃]、８時間の熱処理を行い結晶化する。尚、使用可能な触媒元素は、ニッケル(Ｎｉ)の以外にも、ゲルマニウム(Ｇｅ)、鉄(Ｆｅ)、パラジウム(Ｐｄ)、スズ(Ｓｎ)、鉛(Ｐｂ)、コバルト(Ｃｏ)、白金(Ｐｔ)、銅(Ｃｕ)、金(Ａｕ)、といった元素を用いても良い。
【０１３５】
そして、レーザ光照射により、ＮｉＳＰＣにより結晶化された半導体層の結晶性をさらに高める。レーザ光照射により得られた多結晶半導体層は触媒元素を含んでおり、レーザ光照射後にその触媒元素を結晶質半導体層から除去する工程(ゲッタリング)を行う。ゲッタリングは特開平１０−１３５４６８号公報または特開平１０−１３５４６９号公報等に記載された技術を用いることができる。
【０１３６】
具体的には、レーザ照射後に得られる多結晶半導体層の一部にリンを添加し、窒素雰囲気中で５５０〜８００[℃]、５〜２４時間、例えば６００[℃]、１２時間の熱処理を行う。すると多結晶半導体層のリンが添加された領域がゲッタリングサイトとして働き、多結晶半導体層中に存在するリンを、当該ゲッタリングサイトに偏析させることができる。その後、多結晶半導体層のリンが添加された領域をパターニングにより除去することで、触媒元素の濃度を１×１０17atms/cm3以下好ましくは１×１０16atms/cm3程度にまで低減された第２の島状半導体層を得ることができる。
【０１３７】
[実施例６]
本実施例においては、基板上の回路配置とＣＷレーザ照射方向等について数例を挙げて説明する。
【０１３８】
表示装置の構成例としては、図１４(Ａ)に示すように、基板１４００の中央部に画素部１４０１を有し、画素部１４０１の上側もしくは下側に、ソース信号線駆動回路１４０２を有し、画素部１４０１の左右いずれかもしくは両側に、ゲート信号線駆動回路１４０３を有する構成が一般的といえる。各駆動回路を動作させるための信号および電源は、基板外部よりフレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)１４０４を介して入力される。
【０１３９】
図１４(Ａ)に示すように、ソース信号線駆動回路１４０２は、画素の列方向に延びて配置されており、ゲート信号線駆動回路１４０３は、画素の行方向に延びて配置されているため、実施形態に示したようにＣＷレーザ照射を行うと、図１４(Ｂ)に示すように、ソース信号線駆動回路の配置方向に方向を合わせた場合、ゲート信号線駆動回路の配置方向に、ＣＷレーザの照射方向が合致しないことになる。しかし、一般的に高速駆動が要求されるソース信号線駆動回路に対し、ゲート信号線駆動回路は、その駆動周波数はおよそ数百分の１で良く、仮にゲート信号線駆動回路を構成するＴＦＴの活性層に微結晶半導体層でなる部分が含まれていたとしても、回路の動作に関しては問題ないといえる。
【０１４０】
ここで、図１４(Ｃ)に示すように、走査方向を途中で切り替える方法を用いても良い。つまり、第１に、ソース信号線駆動回路に合わせて、第１のレーザ走査を行い、続いて、基板を固定しているステージを９０°回転させる等によって、レーザの走査方向を変更し、今度はゲート信号線駆動回路と画素部とに合わせて、第２のＣＷレーザ照射を行っても良い。
【０１４１】
また、図１４(Ｄ)に示すように、特願２００１−２４１４６３号に記載の技術によって、ソース信号線駆動回路１４０２と、ゲート信号線駆動回路１４０３とを、画素部の１辺側、もしくは対向する２辺の側に平行配置することにより、図１４(Ｅ)に示すように、１度のＣＷレーザ照射によって結晶化し、かつ画素部、駆動回路における半導体層を、１方向のみのレーザ光照射によって構成することが可能となる。
【０１４２】
本実施例にて示した方法はあくまでも一例であり、例えば高速駆動が要求される駆動回路部のみをレーザ照射によって結晶化し、画素部等、比較的高速駆動が必要でない部分においては、従来の結晶化方法を用いて作製しても良い。なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【０１４３】
[実施例７]
本実施例では、アクティブマトリクス基板の作製方法について図１５、１６を用いて説明する。本明細書ではＣＭＯＳ回路を有する駆動回路と、画素部とを同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【０１４４】
まず、本実施例ではバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板５００１を用いる。なお、基板５００１としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【０１４５】
次いで、基板５００１上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜５００２を公知の手段(スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等)により形成する。本実施例では下地膜５００２として下地膜５００２ａ、５００２ｂの２層の下地膜を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。
【０１４６】
次いで、下地膜５００２上に、公知の手段(スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等)により２５〜８０[nm](好ましくは３０〜６０[nm])の厚さで半導体層５００３を形成する。なお、この半導体層は、非晶質半導体層であっても良いし、微結晶半導体層、あるいは結晶性半導体層であっても良い。また、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体層を用いても良い(図１５(Ａ))。
【０１４７】
次に、半導体層５００３をパターニングし、フッ化ハロゲン、例えば、ＣｌＦ、ＣｌＦ3、ＢｒＦ、ＢｒＦ3、ＩＦ、ＩＦ3等を含む雰囲気で異方性ドライエッチング法によりエッチング(第１のエッチング処理)することで、第１の島状半導体層５００４〜５００６を形成する(図１５(Ｂ))。
【０１４８】
次に、第１の島状半導体層５００４〜５００６をレーザ結晶化法により結晶化させる。半導体層が微結晶半導体層、あるいは結晶性半導体層の場合、この工程によってその結晶性がさらに高められる。レーザ結晶化法は、本発明の実施形態や実施例１〜６に記載されたレーザ照射方法を用いて行う。具体的には、レーザ照射装置のコンピュータに入力されたマスクの情報に従って、第１の島状半導体層５００４〜５００６に選択的にレーザ光を照射する。もちろん、レーザ結晶化法だけでなく、他の公知の結晶化法(ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等)と組み合わせて行ってもよい。
【０１４９】
半導体層の結晶化に際しては、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を用いることで、大粒径の結晶を得ることができる。代表的には、Ｎｄ:ＹＶＯ4レーザ(基本波１０６４[nm])の第２高調波(５３２[nm])や第３高調波(３５５[nm])を用いるのが望ましい。具体的には、出力１０[Ｗ]の連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００[MW/cm2]程度(好ましくは０．１〜１０[MW/cm2])が必要である。そして、１０〜２０００[cm/s]程度の速度でレーザ光に対して相対的に半導体層が形成された基板５００１を移動させて照射する。
【０１５０】
なおレーザ照射は、パルス発振または連続発振の気体レーザもしくは固体レーザを用いることができる。気体レーザとして、エキシマレーザ、Ａｒレーザー、Ｋｒレーザーなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザー、ＹＬＦレーザ、ＹＡｌＯ3レーザー、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザ等も使用可能である。当該レーザの基本波はドーピングする材料によって異なり、１[μm]前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０１５１】
上述したレーザ結晶化によって、第１の島状半導体層５００４〜５００６にレーザ光が照射され、結晶性が高められる(図１５(Ｃ))。
【０１５２】
次に、結晶性が高められた第１の島状半導体層５００４〜５００６を所望の形状にパターニング(第２のエッチング処理)して、第２の島状半導体層５００８〜５０１１を形成する(図１５(Ｄ))。
【０１５３】
また、第２の島状半導体層５００８〜５０１１を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【０１５４】
次いで、第２の島状半導体層５００８〜５０１１を覆うゲート絶縁膜５０１２を形成する。ゲート絶縁膜５０１２はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０[nm]の厚さで酸化窒化珪素膜(組成比Ｓｉ＝３２[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ＝２[％])で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１５５】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ(Tetraethyl Orthosilicate)とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波(１３．５６[MHz])電力密度０．５〜０．８[W/cm2]で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１５６】
次いで、ゲート絶縁膜５０１２上に膜厚２０〜１００[nm]の第１の導電層５０１３と、膜厚１００〜４００[nm]の第２の導電層５０１４とを積層形成する。本実施例では、膜厚３０[nm]のＴａＮ膜からなる第１の導電層５０１３と、膜厚３７０[nm]のＷ膜からなる第２の導電層５０１４を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン(ＷＦ6)を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ(純度９９．９９９９[％])のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することができる。
【０１５７】
なお、本実施例では、第１の導電層５０１３をＴａＮ、第２の導電層５０１４をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体層を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電層をタンタル(Ｔａ)膜で形成し、第２の導電層をＷ膜とする組み合わせ、第１の導電層を窒化チタン(ＴｉＮ)膜で形成し、第２の導電層をＷ膜とする組み合わせ、第１の導電層を窒化タンタル(ＴａＮ)で形成し、第２の導電層をＷとする組み合わせ、第１の導電層を窒化タンタル(ＴａＮ)膜で形成し、第２の導電層をＡｌ膜とする組み合わせ、第１の導電層を窒化タンタル(ＴａＮ)膜で形成し、第２の導電層をＣｕ膜とする組み合わせとしてもよい。
【０１５８】
また、２層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金(Ａｌ−Ｓｉ)膜、窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金(Ａｌ−Ｓｉ)膜に代えてアルミニウムとチタンの合金膜(Ａｌ−Ｔｉ)を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。
【０１５９】
なお、導電層の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である(図１５(Ｅ))。
【０１６０】
次に、フォトリソグラフィ法を用いてレジストからなるマスク５０１５を形成し、電極及び配線を形成するための第３のエッチング処理を行う。第３のエッチング処理では第１及び第２のエッチング条件で行う。(図１５(Ｆ))本実施例では第１のエッチング条件として、ＩＣＰ(Inductively Coupled Plasma：誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)にも１５０[Ｗ]のＲＦ(１３．５６[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【０１６１】
この後、レジストからなるマスク５０１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側(試料ステージ)にも２０[Ｗ]のＲＦ(１３．５６[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。
【０１６２】
上記第３のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第３のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１６〜５０２０(第１の導電層５０１６ａ〜５０２０ａと第２の導電層５０１６ｂ〜５０１６ｂ)を形成する。ゲート絶縁膜５０１２においては、第１の形状の導電層５０１６〜５０２０で覆われない領域は２０〜５０[nm]程度エッチングされ、薄くなった領域が形成される。
【０１６３】
次いで、レジストからなるマスク５０１５を除去せずに第４のエッチング処理を行う(図１６(Ａ))。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第４のエッチング処理により第２の導電層５０２１ｂ〜５０２５ｂを形成する。一方、第１の導電層５０１６ａ〜５０２０ａは、ほとんどエッチングされず、第２の形状の導電層５０２１〜５０２５を形成する。
【０１６４】
そして、レジストからなるマスク５０１５を除去せずに第１のドーピング処理を行い、第２の島状半導体層にｎ型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14[/cm2]とし、加速電圧を４０〜８０[keV]として行う。本実施例ではドーズ量を１．５×１０13[/cm2]とし、加速電圧を６０[keV]として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン(Ｐ)または砒素(Ａｓ)を用いるが、ここではリン(Ｐ)を用いる。この場合、導電層５０２１〜５０２５がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域５０２６〜５０２９が形成される。不純物領域５０２６〜５０２９には１×１０18〜１×１０20[/cm3]の濃度範囲でｎ型を付与する不純物元素を添加する。
【０１６５】
次に、レジストからなるマスク５０１５を除去した後、新たにレジストからなるマスク５０３０を形成して第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行う。イオンドープ法の条件はドーズ量を１×１０13〜１×１０15[/cm2]とし、加速電圧を６０〜１２０[keV]として行う。ドーピング処理は第２の導電層５０２１ｂ〜５０２５ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部の下方の第２の島状半導体層に不純物元素が添加されるようにドーピングする。続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行って図１６(Ｂ)の状態を得る。イオンドープ法の条件はドーズ量を１×１０15〜１×１０17[/cm2]とし、加速電圧を５０〜１００[keV]として行う。第２のドーピング処理および第３のドーピング処理により、第１の導電層と重なる低濃度不純物領域５０３１、５０３２には１×１０18〜５×１０19[/cm3]の濃度範囲でｎ型を付与する不純物元素を添加され、高濃度不純物領域５０３４〜５０３６には１×１０19〜５×１０21[/cm3]の濃度範囲でｎ型を付与する不純物元素が添加される。
【０１６６】
もちろん、適当な加速電圧にすることで、第２のドーピング処理および第３のドーピング処理は１回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【０１６７】
次いで、レジストからなるマスク５０３０を除去した後、新たにレジストからなるマスク５０３７を形成して第４のドーピング処理を行う。この第４のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる第２の島状半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域５０３８、５０３９を形成する。第２の導電層５０２１ａ〜５０２５ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域５０３８、５０３９はジボラン(Ｂ2Ｈ6)を用いたイオンドープ法で形成する(図１６(Ｃ))。この第４のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する第２の島状半導体層はレジストからなるマスク５０３７で覆われている。第１乃至３のドーピング処理によって、不純物領域５０３８、５０３９にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21[/cm3]となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【０１６８】
以上までの工程で、それぞれの第２の島状半導体層に不純物領域が形成される。
【０１６９】
次いで、レジストからなるマスク５０３７を除去して第１の層間絶縁膜５０４０を形成する。この第１の層間絶縁膜５０４０としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０[nm]の酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜５０４０は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１７０】
次いで、第２の島状半導体層に添加された不純物を活性化する処理を行う(図１６(Ｄ))。活性化処理としては、レーザアニール法を用いる。レーザアニール法を用いる場合、結晶化の際に用いたレーザを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、０．０１〜１００[MW/cm2]程度(好ましくは０．０１〜１０[MW/cm2])のエネルギー密度が必要となる。また結晶化の際には連続発振のレーザを用い、活性化の際にはパルス発振のレーザを用いるようにしても良い。
【０１７１】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。
【０１７２】
そして、加熱処理(３００〜５５０[℃]で１〜１２時間の熱処理)を行うと水素化を行うことができる。この工程は第１の層間絶縁膜５０４０に含まれる水素により第２の島状半導体層のダングリングボンドを終端する工程である。第１の層間絶縁膜の存在に関係なく第２の島状半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)や、３〜１００[％]の水素を含む雰囲気中で、３００〜６５０[℃]で１〜１２時間の加熱処理を行っても良い。
【０１７３】
次いで、第１の層間絶縁膜５０４０上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜５０４１を形成する。本実施例では、膜厚１．６[μm]のアクリル樹脂膜を形成した。次に、第２の層間絶縁膜５０４１を形成した後、第２の層間絶縁膜５０４１に接するように、第３の層間絶縁膜５０４２を形成する。
【０１７４】
そして、配線５０４３〜５０４７を形成する。なお、これらの配線は、膜厚５０[nm]のＴｉ膜と、膜厚５００[nm]の合金膜(ＡｌとＴｉとの合金膜)との積層膜をパターニングして形成する。もちろん、二層構造に限らず、単層構造でもよいし、三層以上の積層構造にしてもよい。また、配線の材料としては、ＡｌとＴｉに限らない。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜をパターニングして配線を形成してもよい。(図１６(Ｅ))
【０１７５】
以上の様にして、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴからなるＣＭＯＳ回路を有する駆動回路と、画素ＴＦＴと保持容量とを有する画素部を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【０１７６】
なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【０１７７】
[実施例８]
本実施例では、実施例７で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１６、１７を用いる。
【０１７８】
まず、実施例５に従い、図１６（Ｅ）の状態のアクティブマトリクス基板を得た後、当該アクティブマトリクス基板上、少なくとも配線(画素電極)５０４７上に配向膜５０５５を形成しラビング処理を行う。なお、本実施例では配向膜５０５５を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５０５４を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１７９】
次いで、対向基板５０４８を用意する。対向基板５０４８上に着色層（カラーフィルタ）５０４９、５０５０（ここでは２色のカラーフィルタのみを図示しているが、実際にはＲ、Ｇ、Ｂの３色を用いて良い。）および平坦化膜５０５１を形成する。ここでは、赤色のカラーフィルタ５０４９と青色のカラーフィルタ５０５０とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。同様に、隣接した画素間の隙間をカラーフィルタの積層によって遮光する。このようにして、遮光膜の形成工程を省略した。
【０１８０】
次いで、平坦化膜５０５１を形成し、当該平坦化膜５０５１上に透明導電膜からなる対向電極５０５２を少なくとも画素部に形成し、対向基板の全面に配向膜５０５３を形成し、ラビング処理を施した。
【０１８１】
そして、アクティブマトリクス基板と対向基板とをシール材（図示せず）で貼り合わせる。シール材にはフィラーが混入されており、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５０５６を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５０５６には公知の液晶材料を用いれば良い。このようにして図１７に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示せず）を貼りつけた。そして、公知の技術を用いてフレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)を貼りつけた。
【０１８２】
以上のようにして作製される液晶表示装置はエネルギー分布が周期的または一様なレーザ光が照射され、大粒径の結晶粒が形成された半導体膜を用いて作製されたＴＦＴを有しており、前記液晶表示装置の動作特性や信頼性を十分なものとなり得る。そして、このような液晶表示装置は各種電子機器の表示部として用いることができる。
【０１８３】
なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【０１８４】
[実施例９]
本実施例では、実施例７に示したアクティブマトリクス基板の作製方法を用いて作製されたアクティブマトリクス基板を用いて、発光装置を作製する例を以下に説明する。発光装置とは、基板上に形成された発光素子を、当該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＴＦＴ等を実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。
【０１８５】
なお、本明細書中では、発光素子において陽極と陰極の間に形成された全ての層をＥＬ層と定義する。ＥＬ層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していることもある。
【０１８６】
実施例７に従って第３の層間絶縁膜５１０２まで形成した後、発光素子の陽極となる画素電極を、透明導電膜からなる材料にて形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１８７】
第３の層間絶縁膜５１０２は、発光装置の場合、第２の層間絶縁膜５１０１に含まれる水分が有機発光層に入るのを防ぐのに効果的である。第２の層間絶縁膜５１０１が有機樹脂材料を有している場合、有機樹脂材料は水分を多く含むため、第３の層間絶縁膜５１０２を設けることは特に有効である。また、本実施例においては、樹脂からなる第２の層間絶縁膜５１０１を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１８８】
駆動回路が有するｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴは実施例５の作製方法を用いて形成される。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１８９】
次に、図１８（Ｂ）に示すように、第３の層間絶縁膜５１０２を覆うように黒色染料、カーボンまたは黒色の顔料などを分散した樹脂膜を成膜し、発光素子となる部分に開口部を形成することで、遮蔽膜（図示せず）を成膜する。なお樹脂として、代表的にはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等が挙げられるが、上記材料に限定されない。また有機樹脂の他に、遮蔽膜の材料として例えば、珪素、酸化珪素、酸化窒化珪素などに黒色染料、カーボンまたは黒色の顔料を混入したものを用いることも可能である。遮蔽膜は、配線５１０４〜５１１０において反射した外光が、観察者の目に入るのを防ぐ効果がある。その後、各不純物領域に達するコンタクトホールを開口し、配線５１０４〜５１１０を形成する。
【０１９０】
続いて、樹脂材料でなる土手５１１１を形成する。土手５１１１は１〜２[μm]厚のアクリル膜またはポリイミド膜をパターニングして画素電極５１０３の一部を露出させるように形成する。
【０１９１】
画素電極５１０３の上にはＥＬ層５１１２が形成される。なお、図１８（Ｂ）では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０[nm]厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０[nm]厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１９２】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、ここでいう中分子系有機発光材料とは、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０[μm]以下の有機発光材料を指す。また、高分子系有機発光材料を用いる例として、正孔注入層として２０[nm]のポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００[nm]程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造としても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０１９３】
次に、ＥＬ層５１１２の上には、陰極として画素電極５１１３が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１９４】
この画素電極５１１３まで形成された時点で発光素子が完成する。なお、ここでいう発光素子とは、画素電極（陽極）５１０３、ＥＬ層５１１２、および陰極５１１３で形成された素子を指す。
【０１９５】
また、発光素子を完全に覆うようにして保護膜５１１４を設けても良い。保護膜５１１４としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、当該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１９６】
この際、カバレッジの良い膜を保護膜５１１４として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００[℃]以下の温度範囲で成膜可能であるため、耐熱性の低い発光層５１１２の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層５１１２の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層５１１２が酸化するといった問題を防止できる。
【０１９７】
本実施例では、発光層５１１２は全てバリア性の高い炭素膜、窒化珪素、窒化酸化珪素、窒化アルミニウムもしくは窒化酸化アルミニウム等の無機絶縁膜で覆われているため、水分や酸素等が発光層に入って発光層が劣化するのをより効果的に防ぐことができる。
【０１９８】
また、第３の層間絶縁膜５１０２、保護膜５１１４を、シリコンをターゲットとしたスパッタリング法により作製される窒化珪素膜を用いることで、より発光層への不純物の侵入を防ぐことができる。成膜条件は適宜選択すれば良いが、特に好ましくはスパッタガスには窒素（Ｎ2）又は窒素とアルゴンの混合ガスを用い、高周波電力を印加してスパッタリングを行う。基板温度は室温の状態とし、加熱手段を用いなくても良い。既に有機絶縁膜や有機化合物層を形成した後は、基板を加熱せずに成膜することが望ましい。但し、吸着又は吸蔵している水分を十分除去するために、真空中で数分〜数時間、５０〜１００[℃]程度で加熱して脱水処理することは好ましい。
【０１９９】
室温でシリコンをターゲットとし、１３．５６[MHz]の高周波電力を印加し、窒素ガスのみ用いたスパッタリング法で形成された窒化珪素膜は、その赤外吸収スペクトルにおいてＮ−Ｈ結合とＳｉ−Ｈ結合の吸収ピークが観測されず、またＳｉ−Ｏの吸収ピークも観測されていないことが特徴的であり、膜中に酸素濃度及び水素濃度は１[原子％]以下であることがわかっている。このことからも、より効果的に酸素や水分などの不純物の侵入を防ぐことができるのがわかる。
【０２００】
こうして図１８（Ｂ）に示すような構造の発光装置が完成する。なお、土手５１１１を形成した後、保護膜５１１４を形成するまでの工程を、大気解放せずに連続的に処理することは有効である。
【０２０１】
なお本実施例では遮蔽膜を第３の層間絶縁膜５１０２と土手５１１１との間に形成したが、本発明はこの構成に限定されない。配線５１０４〜５１１０において反射した外光が、観察者の目に入るのを防ぐことができる位置に設けることが肝要である。例えば、本実施例のように発光素子から発せられる光が基板側に向かう構成である場合、第１の層間絶縁膜と第２の層間絶縁膜５１０１との間に遮蔽膜を設けるようにしても良い。そしてこの場合においても、遮蔽膜は発光素子からの光が通過できるように開口部を有する。
【０２０２】
さらに、実施例７において説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０２０３】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０２０４】
以上のようにして作製される発光装置はエネルギー分布が周期的または一様なレーザ光が照射され、大粒径の結晶粒が形成された半導体膜を用いて作製されたＴＦＴを有しており、前記発光装置の動作特性や信頼性を十分なものとなり得る。そして、このような発光装置は各種電子機器の表示部として用いることができる。
【０２０５】
なお、本実施例では、発光素子から発せられる光がＴＦＴ側に向かっているが、発光素子がＴＦＴとは反対側に向かっていても良い。この場合、土手５１１１に黒色染料、カーボンまたは黒色の顔料を混入した樹脂を用いることができる。この場合、画素電極５１０３には反射性に優れた材料を用い、画素電極５１１３には透明導電膜を用いる。
【０２０６】
なお、本実施例は実施例１〜実施例６のいずれか一と組み合わせて実施することが可能である。
【発明の効果】
本発明によると、１つの第１の島状半導体層より形成される単数もしくは複数の第２の島状半導体層を活性層として用いたＴＦＴは、その特性を通常よりも均一化することが可能となるため、前記カレントミラー回路や差動増幅回路、あるいはオペアンプ回路といった、素子同士の整合性が求められる回路を、ＴＦＴを用いて基板上に構成することが可能となる。結果、従来は外付けＩＣ等によって実装されていた回路を、画素部を含む基板上に同時形成することが可能となり、製造コスト削減、装置の軽量、小型化に寄与する。
【図面の簡単な説明】
【図１】 本発明の一実施形態を説明する図。
【図２】 回路を構成するＴＦＴに特に整合性が求められる回路の例（カレントミラー回路、差動増幅回路）を示す図。
【図３】 第１の島状半導体層からＴＦＴ形成までの工程と、ＴＦＴの断面を示す図。
【図４】 複数のレーザ光スポットから、合成レーザ光スポットを生成する図。
【図５】 合成レーザ光スポットによって結晶化される第１の島状半導体層と、当該第１の島状半導体層から形成された第２の島状半導体層を用いたＴＦＴによって回路を構成する例を示す図。
【図６】 レーザ光スポットとそのエネルギー密度分布を説明する図。
【図７】 レーザ光照射工程の概略図。
【図８】 レーザ光照射工程の概略図。
【図９】 制御系を含むレーザ照射装置の概略図。
【図１０】 半導体層へのレーザ照射による結晶化を含む工程フローの一例を説明する図。
【図１１】 半導体層へのレーザ照射による結晶化を含む工程フローの一例を説明する図。
【図１２】 半導体層へのレーザ照射による結晶化を含む工程フローの一例を説明する図。
【図１３】 半導体層へのレーザ照射による結晶化を含む工程フローの一例を説明する図。
【図１４】 基板上でのレーザ光走査方向の例を説明する図。
【図１５】 半導体装置の作製工程を説明する図。
【図１６】 半導体装置の作製工程を説明する図。
【図１７】 液晶表示装置の作製工程を説明する図。
【図１８】 発光装置の作製工程を説明する図。
【図１９】 基板照射中のレーザ光の照射幅の変更について説明する図。
【図２０】 基板照射中のレーザ光の照射幅の変更および遮蔽について説明する図。
【図２１】 合成レーザ光スポットによって、複数の点から結晶化が進行する場合の第１の島状半導体層を示す図。

Claims (13)

  1. カレントミラー回路を有する半導体装置の作製方法であって、
    基板上に非晶質半導体層を形成し、
    前記非晶質半導体層をパターニングすることによって、一辺に先の尖った同じ形状の凸端部を複数有する形状の第１の島状半導体層を形成し、
    矩形状に集光したレーザ光を、前記第１の島状半導体層の複数の前記凸端部の尖った先の部分と最初に、かつ同時に接するように前記基板に対して相対的に走査しつつ前記第１の島状半導体層に照射することによって、前記第１の島状半導体層を結晶化し、
    前記結晶化した第１の島状半導体層のうち、前記凸端部と凸端部間の前記レーザ光の走査方向に形成される結晶性が芳しくない領域以外の領域をパターニングして、複数の第２の島状半導体層を形成し、
    前記複数の第２の島状半導体層を用いて、前記カレントミラー回路が有する全ての薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
  2. 差動増幅回路を有する半導体装置の作製方法であって、
    基板上に非晶質半導体層を形成し、
    前記非晶質半導体層をパターニングすることによって、一辺に先の尖った同じ形状の凸端部を複数有する形状の第１の島状半導体層を形成し、
    矩形状に集光したレーザ光を、前記第１の島状半導体層の複数の前記凸端部の尖った先の部分と最初に、かつ同時に接するように前記基板に対して相対的に走査しつつ前記第１の島状半導体層に照射することによって、前記第１の島状半導体層を結晶化し、
    前記結晶化した第１の島状半導体層のうち、前記凸端部と凸端部間の前記レーザ光の走査方向に形成される結晶性が芳しくない領域以外の領域をパターニングして、複数の第２の島状半導体層を形成し、
    前記複数の第２の島状半導体層を用いて、前記差動増幅回路が有する全ての薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
  3. オペアンプ回路を有する半導体装置の作製方法であって、
    基板上に非晶質半導体層を形成し、
    前記非晶質半導体層をパターニングすることによって、一辺に先の尖った同じ形状の凸端部を複数有する形状の第１の島状半導体層を形成し、
    矩形状に集光したレーザ光を、前記第１の島状半導体層の複数の前記凸端部の尖った先の部分と最初に、かつ同時に接するように前記基板に対して相対的に走査しつつ前記第１の島状半導体層に照射することによって、前記第１の島状半導体層を結晶化し、
    前記結晶化した第１の島状半導体層のうち、前記凸端部と凸端部間の前記レーザ光の走査方向に形成される結晶性が芳しくない領域以外の領域をパターニングして、複数の第２の島状半導体層を形成し、
    前記複数の第２の島状半導体層を用いて、前記オペアンプ回路が有する全ての薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
  4. カレントミラー回路を有する半導体装置の作製方法であって、
    基板上に非晶質半導体層を形成し、
    前記非晶質半導体層上に金属含有層を形成し、加熱処理することにより結晶質半導体層を形成し、
    前記結晶質半導体層をパターニングすることによって、一辺に先の尖った同じ形状の凸端部を複数有する形状の第１の島状半導体層を形成し、
    矩形状に集光したレーザ光を、前記第１の島状半導体層の複数の前記凸端部の尖った先の部分と最初に、かつ同時に接するように前記基板に対して相対的に走査しつつ前記第１の島状半導体層に照射することによって、前記第１の島状半導体層を結晶化し、
    前記結晶化した第１の島状半導体層のうち、前記凸端部と凸端部間の前記レーザ光の走査方向に形成される結晶性が芳しくない領域以外の領域をパターニングして、複数の第２の島状半導体層を形成し、
    前記複数の第２の島状半導体層を用いて、前記カレントミラー回路が有する全ての薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
  5. 差動増幅回路を有する半導体装置の作製方法であって、
    基板上に非晶質半導体層を形成し、
    前記非晶質半導体層上に金属含有層を形成し、加熱処理することにより結晶質半導体層を形成し、
    前記結晶質半導体層をパターニングすることによって、一辺に先の尖った同じ形状の凸端部を複数有する形状の第１の島状半導体層を形成し、
    矩形状に集光したレーザ光を、前記第１の島状半導体層の複数の前記凸端部の尖った先の部分と最初に、かつ同時に接するように前記基板に対して相対的に走査しつつ前記第１の島状半導体層に照射することによって、前記第１の島状半導体層を結晶化し、
    前記結晶化した第１の島状半導体層のうち、前記凸端部と凸端部間の前記レーザ光の走査方向に形成される結晶性が芳しくない領域以外の領域をパターニングして、複数の第２の島状半導体層を形成し、
    前記複数の第２の島状半導体層を用いて、前記差動増幅回路が有する全ての薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
  6. オペアンプ回路を有する半導体装置の作製方法であって、
    基板上に非晶質半導体層を形成し、
    前記非晶質半導体層上に金属含有層を形成し、加熱処理することにより結晶質半導体層を形成し、
    前記結晶質半導体層をパターニングすることによって、一辺に先の尖った同じ形状の凸端部を複数有する形状の第１の島状半導体層を形成し、
    矩形状に集光したレーザ光を、前記第１の島状半導体層の複数の前記凸端部の尖った先の部分と最初に、かつ同時に接するように前記基板に対して相対的に走査しつつ前記第１の島状半導体層に照射することによって、前記第１の島状半導体層を結晶化し、
    前記結晶化した第１の島状半導体層のうち、前記凸端部と凸端部間の前記レーザ光の走査方向に形成される結晶性が芳しくない領域以外の領域をパターニングして、複数の第２の島状半導体層を形成し、
    前記複数の第２の島状半導体層を用いて、前記オペアンプ回路が有する全ての薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一において、前記薄膜トランジスタは、そのチャネル形成領域における電荷の移動方向がレーザ光のスポットの走査方向と平行、又はそれに準ずる方向に揃うように配置されていることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項６のいずれか一において、前記レーザ光は、連続発振の固体レーザ、気体レーザ、あるいは金属レーザから発振されることを特徴とする半導体装置の作製方法。
  9. 請求項１乃至請求項６のいずれか一において、前記レーザ光は、連続発振のＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、あるいはＴｉ：サファイアレーザから発振されることを特徴とする半導体装置の作製方法。
  10. 請求項１乃至請求項６のいずれか一において、前記レーザ光は、連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、あるいはＣＯ２レーザから発振されることを特徴とする半導体装置の作製方法。
  11. 請求項１乃至請求項６のいずれか一において、前記レーザ光は、連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ、あるいは金蒸気レーザから発振されることを特徴とする半導体装置の作製方法。
  12. 請求項１乃至請求項３のいずれか一において、前記非晶質半導体層をパターニングすることによって前記第１の島状半導体層及びマーカーを形成することを特徴とする半導体装置の作製方法。
  13. 請求項４乃至請求項６のいずれか一において、前記結晶質半導体層をパターニングすることによって前記第１の島状半導体層及びマーカーを形成することを特徴とする半導体装置の作製方法。
JP2001390714A 2001-12-21 2001-12-21 半導体装置の作製方法 Expired - Fee Related JP3992976B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001390714A JP3992976B2 (ja) 2001-12-21 2001-12-21 半導体装置の作製方法
TW091136549A TWI272722B (en) 2001-12-21 2002-12-18 Semiconductor device and manufacturing method therefor
US10/321,839 US6797550B2 (en) 2001-12-21 2002-12-18 Semiconductor device and manufacturing method therefor
CNB021569533A CN1331189C (zh) 2001-12-21 2002-12-20 半导体器件及其制造方法
KR1020020081621A KR100963811B1 (ko) 2001-12-21 2002-12-20 반도체 디바이스 제조 방법
US10/941,848 US7319055B2 (en) 2001-12-21 2004-09-16 Method of fabricating a semiconductor device utilizing crystallization of semiconductor region with laser beam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001390714A JP3992976B2 (ja) 2001-12-21 2001-12-21 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003197521A JP2003197521A (ja) 2003-07-11
JP2003197521A5 JP2003197521A5 (ja) 2005-08-04
JP3992976B2 true JP3992976B2 (ja) 2007-10-17

Family

ID=19188439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001390714A Expired - Fee Related JP3992976B2 (ja) 2001-12-21 2001-12-21 半導体装置の作製方法

Country Status (5)

Country Link
US (2) US6797550B2 (ja)
JP (1) JP3992976B2 (ja)
KR (1) KR100963811B1 (ja)
CN (1) CN1331189C (ja)
TW (1) TWI272722B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
TWI279052B (en) * 2001-08-31 2007-04-11 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US7050878B2 (en) * 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
JP2004207616A (ja) * 2002-12-26 2004-07-22 Hitachi Displays Ltd 表示装置
JP2004265897A (ja) * 2003-01-20 2004-09-24 Sharp Corp 結晶化半導体素子およびその製造方法ならびに結晶化装置
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
JP4406540B2 (ja) * 2003-03-28 2010-01-27 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
TW200507279A (en) * 2003-07-16 2005-02-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film semiconductor substrate, method of manufacturing the same; apparatus for and method of crystallization;Thin-film semiconductor apparatus, method of manufacturing the same;
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100599966B1 (ko) * 2003-08-25 2006-07-12 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터 제조방법
KR100531416B1 (ko) * 2003-09-17 2005-11-29 엘지.필립스 엘시디 주식회사 Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
US7148159B2 (en) * 2003-09-29 2006-12-12 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
JP2005144487A (ja) * 2003-11-13 2005-06-09 Seiko Epson Corp レーザ加工装置及びレーザ加工方法
US7728256B2 (en) * 2003-12-24 2010-06-01 Lg Display Co., Ltd. Silicon crystallization apparatus and silicon crystallization method thereof
KR100717333B1 (ko) * 2004-02-20 2007-05-15 엘지전자 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 어레이및 그 제조 방법
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
KR100599791B1 (ko) * 2004-05-20 2006-07-13 삼성에스디아이 주식회사 발광 표시 장치
JP4834853B2 (ja) 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
TWI260702B (en) * 2004-12-10 2006-08-21 Au Optronics Corp Method of selective laser crystallization and display panel fabricated by using the same
KR101090258B1 (ko) 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
DE102005013783B4 (de) * 2005-03-22 2007-08-16 Jenoptik Automatisierungstechnik Gmbh Verfahren zum Trennen von spröden Materialien mittels Laser mit unsymmetrischer Strahlungsdichteverteilung
CN101268415A (zh) * 2005-09-22 2008-09-17 夏普株式会社 显示面板用的基板和具有该基板的显示面板
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007165716A (ja) 2005-12-15 2007-06-28 Advanced Lcd Technologies Development Center Co Ltd レーザー結晶化装置及び結晶化方法
JP4956987B2 (ja) 2005-12-16 2012-06-20 株式会社島津製作所 レーザー結晶化装置及び結晶化方法
EP1830195A1 (en) * 2006-03-02 2007-09-05 Dialog Semiconductor GmbH Probeless DC testing of CMOS I/O circuits
US8278739B2 (en) 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7935584B2 (en) * 2006-08-31 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor device
US7791012B2 (en) * 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
US7972943B2 (en) 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7083645B2 (ja) 2018-01-11 2022-06-13 Ｊｓｗアクティナシステム株式会社 レーザ処理装置、レーザ処理方法及び半導体装置の製造方法
CN109545688B (zh) * 2018-11-20 2022-01-11 合肥鑫晟光电科技有限公司 薄膜晶体管的沟道区的最终宽长比确定方法及装置

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52143755A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Laser, zone melting device
US4316074A (en) * 1978-12-20 1982-02-16 Quantronix Corporation Method and apparatus for laser irradiating semiconductor material
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
US4406709A (en) * 1981-06-24 1983-09-27 Bell Telephone Laboratories, Incorporated Method of increasing the grain size of polycrystalline materials by directed energy-beams
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
JPS5946021A (ja) * 1982-09-09 1984-03-15 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS59165450A (ja) 1983-03-11 1984-09-18 Toshiba Corp 半導体装置の製造方法
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
JPS59205761A (ja) 1983-05-10 1984-11-21 Seiko Epson Corp 半導体装置の製造方法
JPS60245173A (ja) 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
JPS60245172A (ja) 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
JPS60245174A (ja) 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置の作製方法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6148976A (ja) 1984-08-16 1986-03-10 Seiko Epson Corp 薄膜トランジスタ
JPS6171636A (ja) 1984-09-14 1986-04-12 Sony Corp シリコンのエツチング方法
JPH0740607B2 (ja) 1984-10-03 1995-05-01 ソニー株式会社 薄膜トランジスタの製造方法
JPS61251115A (ja) 1985-04-30 1986-11-08 Fujitsu Ltd 絶縁膜上の半導体単結晶成長方法
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPS63142807A (ja) 1986-12-05 1988-06-15 Nec Corp 半導体装置の製造方法
JPH0690373B2 (ja) 1987-11-19 1994-11-14 シャープ株式会社 アクティブマトリクス基板
JPH01154124A (ja) 1987-12-11 1989-06-16 Seiko Epson Corp アクティブマトリックス基板
JPH01194351A (ja) 1988-01-29 1989-08-04 Hitachi Ltd 薄膜半導体装置
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04170067A (ja) 1990-11-01 1992-06-17 Nippon Sheet Glass Co Ltd Ｃｍｏｓトランジスタの製造方法
DE69128876T2 (de) * 1990-11-30 1998-08-06 Sharp Kk Dünnfilm-Halbleitervorrichtung
JP2846736B2 (ja) 1990-11-30 1999-01-13 シャープ株式会社 薄膜半導体装置
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JPH04282869A (ja) 1991-03-11 1992-10-07 G T C:Kk 薄膜半導体装置の製造方法及びこれを実施するための装置
JPH04313272A (ja) 1991-04-11 1992-11-05 Seiko Epson Corp 薄膜トランジスタの製造方法
US5306584A (en) * 1991-06-28 1994-04-26 Texas Instruments Incorporated Mask or wafer writing technique
JP3103159B2 (ja) 1991-07-08 2000-10-23 株式会社東芝 半導体装置
JPH0590589A (ja) 1991-09-27 1993-04-09 Sharp Corp 薄膜トランジスタ及びその製造方法
JP3500157B2 (ja) 1992-01-27 2004-02-23 セイコーエプソン株式会社 Ｍｉｓ型電界効果トランジスタの製造方法
GB9202693D0 (en) * 1992-02-08 1992-03-25 Philips Electronics Uk Ltd A method of manufacturing a large area active matrix array
CN100442532C (zh) * 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件
IL103566A (en) * 1992-10-27 1995-06-29 Quick Tech Ltd Active matrix of a display panel
JPH06151828A (ja) * 1992-10-30 1994-05-31 Toshiba Corp 半導体装置及びその製造方法
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
EP0923134B1 (en) * 1993-02-10 2005-01-12 Seiko Epson Corporation Active matrix circuit board and method of manufacturing it
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) * 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US5625473A (en) * 1993-05-06 1997-04-29 Sharp Kabushiki Kaisha Liquid crystal display device with polymer walls and method for producing the same
TW281786B (ja) * 1993-05-26 1996-07-21 Handotai Energy Kenkyusho Kk
US6875628B1 (en) * 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JP2860226B2 (ja) * 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5477073A (en) * 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JP3431033B2 (ja) * 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
KR950021242A (ko) * 1993-12-28 1995-07-26 김광호 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
GB9406900D0 (en) * 1994-04-07 1994-06-01 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin -film transistors
KR0136066B1 (ko) * 1994-05-06 1998-04-24 한민구 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP3464287B2 (ja) * 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US6337109B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of producing crystalline semiconductor
JP4056571B2 (ja) * 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5679588A (en) * 1995-10-05 1997-10-21 Integrated Device Technology, Inc. Method for fabricating P-wells and N-wells having optimized field and active regions
JPH09270393A (ja) 1996-03-29 1997-10-14 Sanyo Electric Co Ltd レーザー光照射装置
JPH09320961A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体製造装置及び薄膜トランジスタの製造方法
JP3580033B2 (ja) * 1996-06-20 2004-10-20 ソニー株式会社 薄膜半導体装置及びその製造方法とレーザアニール装置
JP3645377B2 (ja) * 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3597331B2 (ja) * 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100540644B1 (ko) * 1998-02-19 2006-02-28 삼성전자주식회사 마이크로 엑츄에이터 제조방법
JP4443646B2 (ja) 1998-06-04 2010-03-31 東芝モバイルディスプレイ株式会社 多結晶半導体膜の製造方法
JP3252811B2 (ja) * 1998-11-05 2002-02-04 日本電気株式会社 半導体薄膜の製造方法
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
TW544743B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
JP2001291666A (ja) * 2000-02-02 2001-10-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4709442B2 (ja) * 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
US7135389B2 (en) * 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2003197521A (ja) 2003-07-11
US7319055B2 (en) 2008-01-15
KR100963811B1 (ko) 2010-06-16
US6797550B2 (en) 2004-09-28
CN1427451A (zh) 2003-07-02
KR20030053040A (ko) 2003-06-27
CN1331189C (zh) 2007-08-08
TW200301566A (en) 2003-07-01
US20050040412A1 (en) 2005-02-24
US20030224550A1 (en) 2003-12-04
TWI272722B (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP3992976B2 (ja) 半導体装置の作製方法
JP4030758B2 (ja) 半導体装置の作製方法
JP4053412B2 (ja) 半導体装置の作製方法
JP3980466B2 (ja) レーザー装置及びレーザー照射方法
JP5376709B2 (ja) 半導体装置及びその作製方法
US7618904B2 (en) Method of manufacturing a semiconductor device
JP4338934B2 (ja) 配線の作製方法
JP4011344B2 (ja) 半導体装置の作製方法
JP2004179474A6 (ja) レーザー照射装置
JP5354940B2 (ja) 半導体装置の作製方法
JP2004158720A6 (ja) レーザー装置及びレーザー照射方法
JP5078205B2 (ja) レーザ照射装置
US20120171795A1 (en) Method of manufacturing a semiconductor device
US20020119585A1 (en) Method for manufacturing a semiconductor device
JP4408011B2 (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP4030759B2 (ja) 表示装置の作製方法
JP2004193201A6 (ja) レーザー照射方法
JP2003115456A (ja) 半導体装置の作製方法
JP2004153022A6 (ja) レーザ照射方法および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees