Nothing Special   »   [go: up one dir, main page]

JP3854083B2 - Semiconductor substrate manufacturing equipment - Google Patents

Semiconductor substrate manufacturing equipment Download PDF

Info

Publication number
JP3854083B2
JP3854083B2 JP2001050916A JP2001050916A JP3854083B2 JP 3854083 B2 JP3854083 B2 JP 3854083B2 JP 2001050916 A JP2001050916 A JP 2001050916A JP 2001050916 A JP2001050916 A JP 2001050916A JP 3854083 B2 JP3854083 B2 JP 3854083B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
plating
unit
manufacturing apparatus
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001050916A
Other languages
Japanese (ja)
Other versions
JP2002190455A (en
Inventor
憲雄 木村
浩二 三島
淳次 国沢
夏木 牧野
学 辻村
哲朗 松田
尚史 金子
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Toshiba Corp
Original Assignee
Ebara Corp
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp, Toshiba Corp filed Critical Ebara Corp
Priority to JP2001050916A priority Critical patent/JP3854083B2/en
Publication of JP2002190455A publication Critical patent/JP2002190455A/en
Application granted granted Critical
Publication of JP3854083B2 publication Critical patent/JP3854083B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体基板面上に形成された回路パターン溝及び／又は穴を金属めっき膜で充填し、該充填部分を残して該金属めっき膜を除去することにより回路配線を形成する半導体基板製造装置に関するものである。
【０００２】
【従来の技術】
半導体基板上に配線回路を形成するための材料としては、アルミニウムまたはアルミニウム合金が一般に用いられているが、半導体デバイスの集積度の向上に伴い、より導電率の高い材料を配線材料に採用することが要求されている。このため、回路パターン溝及び／又は穴が形成された半導体基板面にめっき処理を施して、該回路パターン溝及び／又は穴にＣｕ（銅）又はその合金を充填し、該充填した部分を除いて該Ｃｕ又はその合金を除去し、回路配線を形成する方法が提案されている。
【０００３】
上記回路配線を形成する方法を図１に基づいて説明する。半導体基板Ｗには、図１（ａ）に示すように、半導体素子が形成された半導体基体１０１上に導電層１０１ａが形成され、該導電層１０１ａの上にＳｉＯ2からなる絶縁膜１０２が堆積され、リソグラフィ・エッチング技術によりコンタクトホール１０３と配線用の溝１０４が形成され、その上にＴｉＮ等からなるバリア層１０５、更にその上に電解めっきの給電層としてシード層１０７が形成されている。
【０００４】
そして、図１（ｂ）に示すように、半導体基板Ｗの表面にＣｕめっきを施すことで、半導体基体１０１のコンタクトホール１０３又は溝１０４内にＣｕを充填させると共に、絶縁膜１０２上にＣｕめっき膜層１０６を堆積させる。その後、化学的機械的研磨（ＣＭＰ）により、絶縁膜１０２上のＣｕめっき膜層１０６及びバリア層１０５を除去し、コンタクトホール１０３及び配線用の溝１０４に充填させたＣｕめっき膜層１０６の表面と絶縁膜１０２の表面とを略同一平面にする。これにより、図１（ｃ）に示すようにＣｕめっき膜層１０６からなる配線が形成される。
【０００５】
ここで、バリア層１０５は絶縁膜１０２のほぼ全面を、シード層１０７はバリア層１０５のほぼ全面をそれぞれ覆うように形成されるため、図３５に示すように半導体基板Ｗのベベル（外周部）にシード層１０７である銅膜が存在したり、また図示しないが、半導体基板Ｗのベベルの内側のエッジ（外周部）に銅が成膜され研磨されずに残ることがある。
【０００６】
銅は、例えばアニール等の半導体製造工程において、絶縁膜１０２中に容易に拡散し、その絶縁性を劣化させたり、次に成膜する膜との接着性が損なわれ、そこから剥離する原因ともなり得るので少なくとも成膜前に、基板から完全に除去することが要求されている。しかも、回路形成以外の基板の外周部（ここで外周部とは、半導体基板Ｗのエッジ及びベベルを合わせた領域、若しくはエッジ・ベベルのいずれかの部分をいう。エッジ：基板の外周端から５ｍｍ位の半導体基板Ｗの表裏面の部分、ベベル：半導体基板Ｗの側面部及び外周端から０．５ｍｍ以内の断面が曲線を有する部分）に成膜乃至付着した銅は不要であるばかりではなく、その後の半導体基板Ｗの搬送、保管・処理の工程において、クロスコンタミの原因ともなり得るので銅の成膜工程やＣＭＰ工程直後に完全に除去する必要がある。
【０００７】
最近の銅配線用のＣｕめっきを行なうめっき装置及び化学的機械的研磨を行うポリッシング装置において、それぞれ基板を乾燥状態で入れ乾燥状態で出す、所謂ドライイン・ドライアウトの構成が採用されている。装置の構成としては、それぞれの加工工程、例えばめっきや研磨を行った後に、洗浄ユニット及びスピン乾燥ユニットにより、パーティクルを除去し、乾燥した状態で半導体基板を取り出すようにしている。このように、めっき装置及びポリッシング装置には、共通した工程が多く本来連続した工程であるため、装置のイニシャルコスト、ランニングコストが高くなり、両装置を設置するための設置スペースを広く必要とし、長い処理時間を必要とするという問題があった。
【０００８】
現在、半導体デバイスの牽引役は、ワークステーションやパソコンなどからディジタル情報家電機器（ゲーム機、携帯電話機、ディジタルスチルカメラ、ＤＶＤ、カーナビゲーション機器、ディジタルビデオカメラ等）に変化しつつある。そこで、ＬＳＩ製造においても、パソコン等で使われている汎用ＬＳＩからディジタル情報家電機器が要求されるシステムＬＳＩへの変化に対応していく必要がある。
【０００９】
これらのシステムＬＳＩは、汎用ＬＳＩに比べて、多品種、少量生産、生産台数の変動が大きく、製品寿命が短いという特徴がある。また、ディジタル情報家電機器の機器コストを抑えるためには、ＬＳＩの製造コストの削減は必須である。半導体製造工場においても、大規模ラインの発想から小規模ラインを多種類もつこと、生産量より、生産工期を最小にすることが求められる。これに対応して、今後の半導体デバイスの製造には機器メーカのニーズにすばやく対応し、なるべく速く生産ラインに乗せること、需要の変化も激しいため、フレキシブルに機能変更ができ、或いは装置の更新ができることが要求される。
【００１０】
【発明が解決しようとする課題】
本発明は上述の点に鑑みてなされたもので、装置のイニシャルコスト、ランニングコストを低くでき、広い設置スペースを必要とせず、短い処理時間で回路配線を形成でき、且つクロスコンタミの原因となるエッジ・ベベル部に銅膜が残ることのない半導体基板製造装置を提供することを目的とするものである。
【００１１】
また、本発明はディジタル情報家電機器に使用されるシステムＬＳＩのように、多品種、少量生産、生産台数の変動が大きく、製品寿命が短いものを製造する小規模で且つフレキシブルに機能の変更、或いは装置の更新ができる製造ラインに好適な半導体基板製造装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記問題点を解決するため請求項１に記載の発明は、表面に回路が形成された半導体基板を乾燥状態で搬出入する搬出入部と、搬入された半導体基板上に金属めっき膜を形成する金属めっき膜成膜ユニットと、前記半導体基板上に形成された金属めっき膜の少なくとも一部を研磨するポリッシングユニットと、該研磨された半導体基板を前記ユニット間で搬送する搬送機構と、前記搬送機構に設けられた膜厚測定機を具備し、前記半導体基板を搬送機構で保持した状態で該半導体基板の金属めっき膜及び研磨後の該半導体基板の金属めっき膜の膜厚を測定することを特徴とする。
【００１３】
請求項２に記載発明は、請求項１に記載の半導体基板製造装置において、膜厚測定機は、搬送機構の基板を載置する面に設けられていることを特徴とする。
【００１５】
請求項３に記載の発明は、請求項１又は２に記載の半導体基板製造装置において、膜厚測定機は、搬送機構上に複数設けられていることを特徴とする。
【００１６】
請求項４に記載の発明は、請求項１乃至３のいずれか１項に記載の半導体基板製造装置において、膜厚測定機で測定された結果に基づき、めっき時間、研磨時間を調整することを特徴とする。
【００１７】
請求項５に記載の発明は、請求項１乃至４のいずれか１項に記載の半導体基板製造装置において、半導体基板上に補強シード層を形成するための補強シード層成膜ユニットを具備することを特徴とする。
【００１８】
請求項６に記載の発明は、請求項１乃至４のいずれか１項に記載の半導体基板製造装置において、半導体基板上にシード層を形成するためのシード層成膜ユニットを具備することを特徴とする。
【００２０】
請求項７に記載の発明は、請求項１乃至４のいずれか１項に記載の半導体基板製造装置において、半導体基板上にバリア層を形成するためのバリア層成膜ユニットを具備することを特徴とする。
【００２２】
請求項８に記載の発明は、請求項１乃至４のいずれか１項に記載の半導体基板製造装置において、半導体基板上に蓋めっき膜層を形成するための蓋めっきユニットを具備することを特徴とする。
【００２４】
請求項９に記載の発明は、請求項１乃至４のいずれか１項に記載の半導体基板製造装置において、前記半導体基板の周縁部に形成された金属めっき膜層、シード層、バリア層の少なくとも一層をエッチング除去するベベル・裏面洗浄ユニットを具備することを特徴とする半導体基板製造装置。
【００２６】
請求項１０に記載の発明、請求項１乃至９のいずれか１項に記載の半導体基板製造装置において、金属めっき膜成膜ユニットは、前記半導体基板を基板保持部で保持した状態で、めっき処理と洗浄処理を行うことを特徴とする。
【００２７】
上記のように半導体基板を基板保持部で保持した状態で、めっき処理と洗浄処理を行うことにより、半導体基板を移動させることなく、めっき処理と洗浄処理を行なうことができ、次の工程に汚染物質を持ちこまない。
【００２８】
また、本発明に係る半導体基板製造装置は、表面に配線パターン用の溝及び／又は穴が形成されその上にバリア層が形成された半導体基板を乾燥状態で搬出入する搬出入部と、搬入された半導体基板上に給電シード層を無電解めっきで形成するシード層成膜部と、該給電シード層が形成された半導体基板に金属めっき膜層を電解めっきで形成する金属めっき膜成膜部と、金属めっき膜層が形成された半導体基板の溝及び／又は穴に充填された部分を残して金属めっき膜層、給電シード層及びバリア層を研磨除去するポリッシング部と、各層が除去された半導体基板を洗浄し乾燥させる洗浄部と、半導体基板を各部間を移送する移送機構を具備することを特徴とする。
【００２９】
半導体基板製造装置を上記のように構成することにより、表面に配線パターン用の溝及び／又は穴が形成されその上にバリア層が形成された半導体基板に、給電シード層及び金属めっき膜層を施し、該給電シード層及び金属めっき膜層を研磨除去し、洗浄乾燥して回路配線を形成する処理が１つの装置で連続してできる。
【００３０】
また、本発明に係る半導体基板製造装置は、表面に配線パターン用の溝及び／又は穴が形成された半導体基板を乾燥状態で搬出入する搬出入部と、搬入されて半導体基板上にバリア層を形成するバリア層成膜部と、バリア層が形成された半導体基板上に給電シード層を無電解めっきで形成するシード層成膜部と、該給電シード層が形成された半導体基板に金属めっき膜層を電解めっきで形成する金属めっき膜成膜部と、金属めっき膜層が形成された半導体基板の溝及び／又は穴に充填された部分を残して金属めっき膜層、給電シード層及びバリア層を研磨除去するポリッシング部と、各層が除去された半導体基板を洗浄し乾燥させる洗浄部と、半導体基板を各部間を移送する移送機構を具備することを特徴とする。
【００３１】
また、本発明に係る半導体基板製造装置は、金属めっき膜層の形成後の該金属めっき膜層の膜厚を測定する膜厚測定部及び研磨除去後の残膜を測定する残膜測定部を設け、該膜厚測定部及び残膜測定部で測定した結果を記録する記録手段を設けたことを特徴とする。
【００３２】
また、本発明に係る半導体基板製造装置は、各層の膜厚を測定する膜厚測定部を設け、該各層のイニシャルの膜厚を測定しその測定結果を前記記録手段に記録することを特徴とする。
【００３３】
上記のように記録手段を設け、膜厚測定部及び残膜測定部で測定した膜厚、残膜や、各層のイニシャルの膜厚の測定結果を記録することにより、次工程の処理時間を制御したり、各処理工程の良否状態や、回路配線形成処理の終了した半導体基板の良否等を判断するデータとして利用することができる。
【００３４】
また、本発明に係る半導体基板製造装置は、表面に配線パターン用の溝及び／又は穴が形成された半導体基板を乾燥状態で搬出入する搬出入部と、搬入された半導体基板に金属めっき膜層を形成する金属めっきユニットと、半導体基板上の該金属めっき膜を研磨する研磨ユニットと、該金属めっき膜が研磨された該半導体基板を洗浄し乾燥させる洗浄ユニットと、半導体基板を搬送する搬送機構を具備し、金属めっきユニットと洗浄ユニットの入れ替えが自在に構成されていることを特徴とする。
【００３５】
上記のように金属めっきユニットと洗浄ユニットの入れ替えが自在に構成されているので、基板処理プロセスの変更に容易に対応でき、半導体基板製造装置全体の機能の更新が短時間に低コストで対応できる。
【００３６】
また、本発明に係る半導体基板製造装置は、半導体基板のエッジ（ベベル）部に形成された金属めっき膜をエッチング除去するベベルエッチングユニットを具備し、金属めっきユニットと洗浄ユニットとベベルエッチングユニットの入れ替えが自在に構成されていることを特徴とする。
【００３７】
ベベルエッチングユニットを具備することにより、クロスコンタミの原因となるエッジ及びベベル部分の金属めっき膜を除去できると共に、金属めっきユニットと洗浄ユニットとベベルエッチングユニットの入れ替えが自在に構成されているため、上記と同様、半導体基板製造装置全体の機能の更新が短時間に低コストで対応できる。
【００３８】
また、本発明に係る半導体基板製造装置は、シード層成膜ユニットをめっきユニットと一体化することにより装置間移動の時間を節約でき、スループットを向上させることができると共に、汚染のない膜付けが可能とする構成とする。
【００３９】
また、本発明に係る半導体基板製造装置は、バリア層成膜ユニットをめっきユニットと一体化することにより、装置間移動の時間を節約でき、スループットを向上させる構成とする。
【００４０】
また、本発明に係る半導体基板製造装置は、表面に配線パターン用の溝及び／又は穴が形成された半導体基板を乾燥状態で搬出入する搬出入部と、搬入された半導体基板上に金属めっき膜を形成する金属めっきユニットと、半導体基板上の該金属めっき膜を研磨する研磨ユニットと、金属めっき膜が研磨された該半導体基板を洗浄し、乾燥させる洗浄ユニットと、半導体基板を搬送する搬送機構を具備するとともに、金属めっきユニットは、被めっき面を上方に向けて基板を保持する基板保持部を有するカソード部と、該カソード部の上方に配置され、アノードを備えた電極アーム部と、基板保持部で保持された基板の被めっき面と該被めっき面に近接させた電極アーム部のアノードとの間の空間にめっき液を注入するめっき液注入手段とを有することを特徴とする。
【００４１】
金属めっきユニットのカソード部は、被めっき面を上方に向けて基板を水平に保持する基板保持部を有するので、めっき処理とめっき処理に付帯した前処理や洗浄・乾燥処理といった他の処理をめっき処理に前後して行うことができる。
【００４２】
また、本発明に係る半導体基板製造装置は、表面に配線パターン用の溝及び／又は穴が形成された半導体基板を乾燥状態で搬出入する搬出入部と、搬入された半導体基板上に金属めっき膜を形成する金属めっきユニットと、半導体基板上の該金属めっき膜を研磨する研磨ユニットと、金属めっき膜が研磨された該半導体基板を洗浄し、乾燥させる洗浄ユニットと、半導体基板を搬送する搬送機構を具備するとともに、金属めっきユニットは、プレコート処理、めっき処理、水洗処理を行うことができることを特徴とする。
【００４３】
上記のように金属めっきユニットは、プレコート処理、めっき処理及び水洗処理ができ、特にめっき処理後の水洗処理を金属めっきユニット内で行うので、めっき液を他のユニットに持ち込むことがない。
【００４４】
また、本発明に係る半導体基板製造装置は、表面に配線パターン用の溝及び／又は穴が形成された半導体基板を乾燥状態で搬出入する搬出入部と、搬入された前記半導体基板上にバリア層膜を形成するバリア層成膜ユニットと、バリア層膜上にシード層膜を形成するシード層成膜ユニットと、シード層膜上に金属めっき膜を形成する金属めっきユニットと、半導体基板のエッジ部に形成された金属膜をエッチング除去するベベルエッチングユニットと、金属めっき膜を焼鈍するアニールユニットと、半導体基板上の該金属めっき膜及び／又はシード層膜を研磨する研磨ユニットと、金属めつき膜が研磨された半導体基板を洗浄し、乾燥させる洗浄乾燥ユニットと、金属めっき膜上に蓋めっき膜を形成するめっきユニットと、半導体基板を搬送する搬送機構を具備し、バリア層成膜ユニット、シード層成膜ユニット、金属めっきユニットと、ベベルエッチングユニットと、アニールユニットと、研磨ユニットと、洗浄ユニットと、蓋めっきユニットの各ユニットの入れ替えが自在であることを特徴とする。
【００４５】
上記のように、各ユニットの入れ替えが自在に構成されているので、基板処理プロセスの各種変更に容易に対応でき、半導体基板製造装置全体の機能の更新が短時間に低コストで対応できる。
【００４６】
また、本発明に係る半導体基板製造装置における半導体基板製造方法は、表面に配線パターン用の溝及び／又は穴が形成されその上にバリア層が形成された半導体基板を乾燥状態で搬出入機構により搬入し、該搬入された半導体基板上に給電シード層を形成し、その上に金属めっき膜層を形成し、該金属めっき膜層が形成された半導体基板の溝及び／又は穴に充填された部分を残して金属めっき膜層、給電シード層及びバリア層を研磨除去し、該各層が除去された半導体基板を洗浄し乾燥させた後、乾燥状態で前記搬出入機構に渡すことを特徴とする。
【００４７】
半導体基板製造方法を上記のように行なうことにより、表面に配線パターン用の溝及び／又は穴が形成されその上にバリア層が形成された半導体基板に、給電シード層及び金属めっき膜層を施し、該給電シード層及び金属めっき膜層を研磨除去し、洗浄乾燥して回路配線を形成する処理が連続してできるから、短い処理時間で回路配線を形成できる。
【００４８】
また、本発明に係る半導体基板製造装置における半導体基板の製造方法は、表面に配線パターン用の溝及び／又は穴が形成された半導体基板を乾燥状態で搬出入機構で搬入し、該搬入されて半導体基板上にバリア層を形成し、その上に給電シード層を形成し、更にその上に金属めっき膜層を形成し、金属めっき膜層が形成された半導体基板の溝及び／又は穴に充填された部分を残して金属めっき膜層、給電シード層及びバリア層を研磨除去し、該各層が除去された半導体基板を洗浄し乾燥させた後、乾燥状態で前記搬出入機構に渡すことを特徴とする。
【００４９】
半導体基板製造方法を上記のように行なうことにより、表面に配線パターン用の溝及び／又は穴が形成された半導体基板に、バリア層、給電シード層及び金属めっき膜層を施し、該給電シード層及び金属めっき膜層を研磨除去し、洗浄乾燥して回路配線を形成する処理が連続してできるから、短い処理時間で回路配線を形成できる。
【００５０】
【発明の実施の形態】
以下、本発明の実施の形態例を図面に基づいて説明する。図２は本発明に係る半導体基板製造装置の平面構成を示す図である。本半導体基板製造装置は、ロードアンロード部１、Ｃｕめっき膜成膜ユニット２、第１ロボット３、第３洗浄機４、反転機５、反転機６、第２洗浄機７、第２ロボット８、第１洗浄機９、第１ポリッシング装置１０及び第２ポリッシング装置１１を配置した構成である。第１ロボット３の近傍にはめっき前後の膜厚を測定するめっき前後膜厚測定機１２、研磨後で乾燥状態の半導体基板Ｗの膜厚を測定する乾燥状態膜厚測定機１３が配置されている。
【００５１】
なお、このめっき前後膜厚測定機１２及び乾燥状態膜厚測定機１３、特に乾燥状態膜厚測定機１３は後に詳述するように、第１ロボット３のハンドに設けてもよい。また、めっき前後膜厚測定機１２は図示は省略するが、Ｃｕめっき膜ユニット２の半導体板搬出入口に設け、搬入される半導体基板Ｗの膜厚と搬出される膜厚を測定するようにしてもよい。
【００５２】
第１ポリッシング装置１０は、研磨テーブル１０−１、トップリング１０−２、トップリングヘッド１０−３、膜厚測定機１０−４、プッシャー１０−５を具備し、第２ポリッシング装置１１は、研磨テーブル１１−１、トップリング１１−２、トップリングヘッド１１−３、膜厚測定機１１−４、プッシャー１１−５を具備する。
【００５３】
図１に示すように、コンタクトホール１０３と配線用の溝１０４が形成され、その上にシード層１０７が形成された半導体基板Ｗを収容したカセット１−１をロードアンロード部１のロードポートに載置する。第１ロボット３は半導体基板Ｗをカセット１−１から取り出しＣｕめっき膜成膜ユニット２に搬入しＣｕめっき膜層１０６を形成する。その時めっき前後膜厚測定機１２でシード層１０７の膜厚を測定する。Ｃｕめっき膜層１０６の成膜は、先ず半導体基板Ｗの表面の親水処理を行い、その後Ｃｕめっきを行なって形成する。Ｃｕめっき膜層１０６の形成後、Ｃｕめっき膜成膜ユニット２でリンス若しくは洗浄を行なう。時間に余裕があれば、乾燥してもよい。なお、Ｃｕめっき膜成膜ユニット２の構成例とその動作は後に詳述する。
【００５４】
第１ロボット３でＣｕめっき膜成膜ユニット２から半導体基板Ｗを取り出したとき、めっき前後膜厚測定機１２でＣｕめっき膜層１０６の膜厚を測定する。測定方法は前記シード層１０７の測定と同じであるが、その測定結果は記録装置（図示せず）に半導体基板の記録データとして記録され、なお且つＣｕめっき膜成膜ユニット２の異常の判定にも使用される。膜厚測定後、第１ロボット３が反転機５に半導体基板Ｗを渡し、該反転機５で反転させる（Ｃｕめっき膜層１０６が形成された面が下になる）。第１ポリッシング装置１０、第２ポリッシング装置１１による研磨にはシリーズモードとパラレルモードがある。以下、シリーズモード及びパラレルモードの研磨について説明する。
【００５５】
〔シリーズモード研磨〕
シリーズモード研磨は、１次研磨をポリッシング装置１０で行い、２次研磨をポリッシング装置１１で行う研磨である。第２ロボット８で反転機５上の半導体基板Ｗを取り上げ、ポリッシング装置１０のプッシャー１０−５上に半導体基板Ｗを載せる。トップリング１０−２はプッシャー１０−５上の該半導体基板Ｗを吸着し、図３に示すように、研磨テーブル１０−１の研磨面１０−１ａに半導体基板ＷのＣｕめっき膜層１０６形成面を当接押圧し、１次研磨を行う。該１次研磨では基本的にＣｕめっき膜層１０６が研磨される。研磨テーブル１０−１の研磨面１０−１ａはＩＣ１０００のような発泡ポリウレタン、又は砥粒を固定若しくは含浸させたもので構成されている。該研磨面１０−１ａと半導体基板Ｗの相対運動でＣｕめっき膜層１０６が研磨される。
【００５６】
上記Ｃｕめっき膜層１０６の研磨の砥粒、若しくはスラリーノズル１０−６から噴出されるスラリーには、シリカ、アルミナ、セリア等が用いられ、酸化材としては、過酸化水素等の主に酸性の材料でＣｕを酸化させる材料を用いる。研磨テーブル１０−１内には温度を所定の値に保つため、所定の温度に調温された液体を通すため調温流体配管２８が接続されている。スラリーの温度も所定の値に保つため、スラリーノズル１０−６には温度調整器１０−７が設けられている。又は図示は省略するが、ドレッシング時の水等は、調温されている。このように、研磨テーブル１０−１の温度、スラリーの温度、ドレッシング時の水等の温度を所定の値に保つことにより、化学反応速度を一定に保っている。特に研磨テーブル１０−１は、熱伝導性のよいアルミナやＳｉＣ等のセラミックが用いられる。
【００５７】
１次研磨の終点の検知には、研磨テーブル１０−１に設けた渦電流式の膜厚測定機１０−８若しくは光学式の膜厚測定機１０−９を使用しＣｕめっき膜層１０６の膜厚測定、若しくはバリア層１０５の表面検知を行って、Ｃｕめっき膜層１０６の膜厚が０又はバリア層１０５の表面を検知したら研磨の終点とする。
【００５８】
Ｃｕめっき膜層１０６の研磨終了後、トップリング１０−２で半導体基板Ｗをプッシャー１０−５上に戻す。第２ロボット８は該半導体基板Ｗを取り上げ、第１洗浄機９に入れる。この時プッシャー１０−５上にある半導体基板Ｗの表面及び裏面に薬液を噴射しパーティクルを除去したり、つきにくくすることもある。
【００５９】
第１洗浄機９では図４に示すような構成の洗浄機９を用い半導体基板Ｗの表面及び裏面をＰＶＡ（ポリ塩化ビニル）スポンジロール９−２、９−２でスクラブ洗浄する。ノズル９−４から噴出する洗浄水としては、純水が主であるが、界面活性材やキレート材若しくは両者を混合した後にＰＨ調整を行い酸化銅のゼーター電位にあわせたものを使用してもよい。また、ノズル９−４には超音波振動素子９−３を設け、噴出する洗浄水に超音波振動を加えてもよい。なお、９−１は半導体基板Ｗを水平面内で回転させるための回転用コロである。
【００６０】
上記洗浄終了後、第２ロボット８で半導体基板Ｗを取り上げ、第２ポリッシング装置１１のプッシャー１１−５上に半導体基板Ｗを載せる。トップリング１１−２でプッシャー１１−５上の半導体基板Ｗを吸着し、該半導体基板Ｗのバリア層１０５を形成した面を研磨テーブル１１−１の研磨面に当接押圧して２次研磨を行う。なお、研磨テーブル１１−１及びトップリング１１−２等の構成は図２に示す構成と同一である。この２次研磨ではバリア層１０５が研磨される。但し、上記１次研磨で残ったＣｕ膜や酸化膜も研磨されるケースもある。
【００６１】
研磨テーブル１１−１の研磨面１１−１ａはＩＣ１０００のような発泡ポリウレタン、又は砥粒を固定若しくは含浸させたもので構成され、該研磨面１１−１ａと半導体基板Ｗの相対運動で研磨される。このとき砥粒若しくはスラリーには、シリカ、アルミナ、セリア等が用いられる。薬液は、研磨したい膜種により調整される。
【００６２】
２次研磨の終点の検知は、主に図３に示す光学式の膜厚測定機１０−９を用いてバリア層１０５の膜厚を測定し、膜厚が０になったこと又はＳｉＯ2からなる絶縁膜１０２の表面検知で行う。また、研磨テーブル１１−１の近傍に設けた膜厚測定機１１−４に画像処理機能付きの膜厚測定機を用い、酸化膜の測定を行い、半導体基板Ｗの加工記録として残したり、２次研磨の終了した半導体基板Ｗを次の工程に移送できるか否かの判定を行う。また、２次研磨終点に達していない場合は、再研磨を行ったり、なんらかの異常で規定値を超えて研磨された場合は、不良品を増やさないように次の研磨を行わないよう半導体基板製造装置を停止させる。
【００６３】
２次研磨終了後、トップリング１１−２で半導体基板Ｗをプッシャー１１−５まで移動させる。プッシャー１１−５上の半導体基板Ｗは第２ロボット８で取り上げる。この時プッシャー１１−５上で薬液を半導体基板Ｗの表面及び裏面に噴射してパーティクルを除去したり、つきにくくすることがある。
【００６４】
第２ロボット８は、半導体基板Ｗを第２洗浄機７に搬入し、洗浄を行う。第２洗浄機７の構成も図４に示す第１洗浄機９と同じ構成である。半導体基板Ｗの表面は、主にパーティクルのために純水、界面活性材、キレート材、またＰＨ調整材が用いられ、ＰＶＡスポンジロール９−２によりスクラブ洗浄される。半導体基板Ｗの裏面には、ノズル９−５からＤＨＦ等の強い薬液を噴出し、拡散しているＣｕをエッチングしたり、又は拡散の問題がなければ、表面と同じ薬液を用いてＰＶＡスポンジロール９−２によるスクラブ洗浄をする。
【００６５】
上記洗浄の終了後、半導体基板Ｗを第２ロボット８で取り上げ、反転機６に移し、該反転機６で反転させる。該反転させた半導体基板Ｗを第１ロボット３で取り上げ第３洗浄機４に入れる。第３洗浄機４では半導体基板Ｗの表面に超音波振動により励起されたメガソニック水を噴射して洗浄する。そのとき純水、界面活性材、キレート材、またＰＨ調整材を入れ公知のペンシル型スポンジで表面を洗浄してもよい。その後スピン乾燥により、半導体基板Ｗを乾燥させる。
【００６６】
上記のように研磨テーブル１１−１の近傍に設けた膜厚測定機１１−４で膜厚を測定した場合は、そのままロードアンロード部１のアンロードポートに載置するカセットに収容する。
【００６７】
多層膜測定を行う場合は、乾燥状態での測定を行う必要があるので、一度膜厚測定機１３に入れ、各膜厚の測定を行う。そこで半導体基板Ｗの加工記録として残したり、次の工程に持っていけるかどうかの判定を行う。また、終点に達していない場合は、この後に加工する半導体基板Ｗにフィードバックを行ったり、何らかの異常で規定値を超えて研磨された場合は、不良を増やさないように次の研磨を行わないように装置を停止する。
【００６８】
〔パラレルモード研磨〕
パラレルモード研磨は、Ｃｕめっき膜成膜ユニット２でＣｕめっき膜層１０６を形成した半導体基板Ｗをポリッシング装置１０、１１のそれぞれで並行して研磨する場合である。第２ロボット８で上記のように反転機５で反転させた半導体基板Ｗを取り上げ、プッシャー１０−５又は１１−５上に該半導体基板Ｗを載せる。トップリング１０−２又は１１−２は半導体基板Ｗを吸着し、研磨テーブル１０−１又は１１−１の研磨面に半導体基板ＷのＣｕめっき膜層１０６形成面を当接押圧し、１次研磨を行う。研磨テーブル１０−１及び１１−１の研磨面１０−１ａは上記と同様、ＩＣ１０００のような発泡ポリウレタン、又は砥粒を固定若しくは含浸させたもので構成され、該研磨面と半導体基板Ｗの相対運動で研磨される。
【００６９】
砥粒、若しくはスラリーには、シリカ、アルミナ、セリア等が用いられ、酸化材としては、過酸化水素等の主に酸性の材料でＣｕを酸化させる材料を用いる。研磨テーブル１０−１及び１１−１やスラリー又はドレッシング時の水等は、上記と同様、調温され化学反応速度を一定に保っている。特に研磨テーブル１０−１及び１１−１は、熱伝導性のよいアルミナやＳｉＣ等のセラミックが用いられる。
【００７０】
研磨テーブル１０−１又は１１−１での研磨は複数のステップを経て行われる。第１ステップではＣｕめっき膜層１０６を研磨する。この時の主目的は、Ｃｕめっき膜層１０６の表面の段差の除去で、段差特性に優れたスラリーを用いる。例えば１００μｍラインの当初の段差７００ｎｍを２０ｎｍ以下にできるものを用いる。このとき第２ステップとして半導体基板Ｗを押圧する押圧荷重を上記第１ステップの半分以下にし、段差特性をよくする研磨条件を付加する。第２ステップにおける終点検知には、Ｃｕめっき膜層１０６を５００ｎｍ残す場合は図３に示す渦電流式測定機１０−８が用いられ、それ以下の場合やバリア層１０５の表面まで研磨する場合は、光学式膜厚測定機１０−９が用いられる。
【００７１】
Ｃｕめっき膜層１０６及びシード層１０７のＣｕ層の研磨が終了した後にバリア層１０５の研磨を行うが、通常最初に用いたスラリーではバリア層１０５が研磨できない場合、組成を変更させる必要がある。よって第２ステップが終了した時点で研磨テーブル１０−１又は１１−１の研磨面上に残った、第１及び第２ステップで使用したスラリーを水ポリッシュ、ウォータージェット、純水と気体とを混合させたアトマイザー、ドレッサーにより除去し、次のステップに移る。
【００７２】
図５は上記研磨テーブル１０−１の研磨面１０−１ａを洗浄する洗浄機構の構成を示す図である。図示するように研磨テーブル１０−１の上部には純水と窒素ガスを混合して噴射する混合噴射ノズル１０−１１ａ〜１０−１１ｄが複数個（図では４個）配置されている。各混合噴射ノズル１０−１１ａ〜１０−１１ｄには窒素ガス供給源１４からレギュレータ１６で圧力調整された窒素ガスがエアオペレータバルブ１８を通して供給されると共に、純水供給源１５からレギュレータ１７で圧力を調整された純水がエアオペレータバルブ１９を通して供給される。
【００７３】
混合された気体と液体は噴射ノズルによってそれぞれ液体及び／又は気体の圧力、温度、ノズル形状などのパラメータを変更することによって、供給する液体がノズル噴射によりそれぞれ、▲１▼液体微粒子化、▲２▼液体が凝固した微粒子固体化、▲３▼液体が蒸発して気化体（これら▲１▼、▲２▼、▲３▼をここでは霧状化又はアトマイズと呼ぶ）され、液体由来成分と気体成分の混合体が研磨テーブル１０−１の研磨面に向けて所定の方向性を有して噴射される。
【００７４】
研磨面１０−１ａとドレッサー１０−１０の相対運動により、研磨面１０−１ａを再生（ドレッシング）するとき、混合噴射ノズル１０−１１ａ〜１１−１１ｄから純水と窒素ガスの混合流体を研磨面１０−１ａに噴射して洗浄する。窒素ガスの圧力と純水の圧力は独立して設定できるようになっている。本実施例では純水ライン、窒素ラインともにマニュアル駆動のレギュレータを用いているが外部信号に基づいて設定圧力を変更できるレギュレータをそれぞれ用いても良い。上記洗浄機構を用いて研磨面１０−１ａを洗浄した結果、５〜２０秒の洗浄を行なうことにより、上記第１研磨工程及び第２研磨工程で研磨面上に残ったスラリーを除去することができた。なお、図示は省略するが、研磨テーブル１１−１の研磨面１１−１ａを洗浄するために、図５に示す構成と同一の洗浄機構が設けられている。
【００７５】
第３ステップのバリア層１０５の研磨のスラリーに用いられる砥粒は、上記Ｃｕめっき膜層１０６の研磨の砥粒と同じものを使用することが望ましく、また薬液のＰＨ値も酸性側若しくはアルカリ側のどちらかによっており、研磨面上で混合物を作らないことが条件である。ここでは両方とも同じシリカの粒子を用いており、ケースとして両方ともアルカリのものと酸性のもののどちらもよい結果が得られた。
【００７６】
第３ステップにおける終点検知には、図３の光学式膜厚測定機１０−９を用い、主にＳｉＯ2酸化膜の膜厚やバリア層１０５の残りを検知し信号を送る。また、研磨テーブル１０−１及び１１−１の近傍に設けた画像処理機能付きの膜厚測定機１０−４又は１１−４に画像処理機能つきの膜厚測定機を用い酸化膜の測定を行い、半導体基板Ｗの加工記録として残したり、次の工程に移送できるか否かの判定を行う。第３ステップの研磨で終点に達していない場合は、再研磨を行ったり、なんらかの異常で規定値を超えて研磨された場合は、不良品を増やさないように次の研磨を行わないよう半導体基板製造装置を停止させる。
【００７７】
第３ステップの終了後、トップリング１０−２又は１１−２は半導体基板Ｗをプッシャー１０−５又は１１−５まで移動し載せる。プッシャー１０−５又は１１−５上の半導体基板Ｗは第２ロボット８で取り上げる。この時プッシャー１０−５又は１１−５上で薬液を半導体基板Ｗの表面及び裏面に噴出してパーティクルを除去したり、つきににくすることもある。
【００７８】
第２ロボット８は、半導体基板Ｗを第２洗浄機７又は第１洗浄機９に入れ洗浄を行う。半導体基板Ｗの表面は、主にパーティクルのために純水、界面活性材、キレート材、またＰＨ調整材が用いられ、ＰＶＡスポンジロールによりスクラブ洗浄される。半導体基板Ｗの裏面には、ノズル３−５からＤＨＦ等の強い薬液を噴出し、拡散しているＣｕをエッチングしたり、又は拡散の問題がなければ、表面と同じ薬液を用いてＰＶＡスポンジロールによるスクラブ洗浄をする。
【００７９】
上記洗浄の終了後、半導体基板Ｗを第２ロボット８で取り上げ、反転機６に移し、反転させる。該反転させた半導体基板Ｗを第１ロボット３で取り上げ第３洗浄機４に入れる。第３洗浄機４では半導体基板Ｗの表面に超音波振動により励起されたメガソニック水を噴射して洗浄する。そのとき純水、界面活性材、キレート材、またＰＨ調整材を入れ公知のペンシル型スポンジで表面を洗浄してもよい。洗浄後スピンドライにより乾燥させ、その後第１ロボット３で半導体基板Ｗを取り上げる。
【００８０】
上記のように研磨テーブル１０−１又は１１−１の近傍に設けた膜厚測定機１０−４又は１１−４で膜厚を測定した場合は、そのままロードアンロード部１のアンロードポートに載置するカセット１−１に収容する。
【００８１】
多層膜測定を行う場合は、乾燥状態での測定を行う必要があるので、一度膜厚測定機１３に入れ、各膜厚の測定を行う。そこで半導体基板Ｗの加工記録として残したり、次の工程に移送できるか否かの判定を行う。また、終点に達していない場合は、この後に加工する半導体基板Ｗにフィードバックを行ったり、何らかの異常で規定値を超えて研磨された場合は、不良を増やさないように次の研磨を行わないように装置を停止する。
【００８２】
図６は第１ロボット３と該ロボットのハンドに設けた乾燥状態膜厚測定機１３の構成例を示す図である。図６（ａ）は第１ロボットの外観を示す図、図６（ｂ）、（ｃ）はそれぞれロボットハンドの平面、断面を示す図である。図示するように第１ロボット３には上下に二つのハンド３−１、３−１を有し、該ハンド３−１、３−１はそれぞれアーム３−２、３−２の先端に取り付けられ、旋回移動できるようになっている。そしてハンド３−１、３−１で半導体基板Ｗを掬い上げ（半導体基板Ｗを落とし込む）、所定の場所に移送することができるようになっている。
【００８３】
ハンド３−１の半導体基板Ｗの落とし込み面には、乾燥状態膜厚測定機１３を構成するうず電流センサ１３ａが複数個（図では４個）設けられ、載置された半導体基板Ｗの膜厚を測定できるようになっている。
【００８４】
図７乃至図９はＣｕめっき膜成膜ユニット２の構成例を示す図である。図７はＣｕめっき膜成膜ユニットの平面構成を示す図、図８は図７のＡ−Ａ断面図、図９は基板保持部及びカソード部の拡大断面図である。Ｃｕめっき成膜ユニット２には、図７に示すように、めっき処理及びその付帯処理を行う基板処理部２−１が設けられ、該基板処理部２−１に隣接して、めっき液を溜めるめっき液トレー２−２が配置されている。また、回転軸２−３を中心に揺動するアーム２−４の先端に保持され、基板処理部２−１とめっき液トレー２−２との間を揺動する電極部２−５を有する電極アーム部２−６が備えられている。
【００８５】
更に、基板処理部２−１の側方に位置して、プレコート・回収アーム２−７と、純水やイオン水等の薬液、更には気体等を半導体基板に向けて噴射する固定ノズル２−８が配置されている。ここでは、３個の固定ノズル２−８が配置され、その内の１個を純水供給用に用いている。基板処理部２−１は図８及び図９に示すように、めっき面を上にして半導体基板Ｗを保持する基板保持部２−９と、該基板保持部２−９の上方で該基板保持部２−９の周縁部を囲むように配置されたカソード部２−１０が備えられている。更に基板保持部２−９の周囲を囲んで処理中に用いる各種薬液の飛散を防止する有底略円筒状のカップ２−１１が、エアシリンダ２−１２を介して上下動自在に配置されている。
【００８６】
ここで、基板保持部２−９は、エアシリンダ２−１２によって、下方の基板受け渡し位置Ａと上方のめっき位置Ｂと、これらの中間の前処理・洗浄位置Ｃとの間を昇降し、回転モータ２−１４及びベルト２−１５を介して任意の加速度及び速度で前記カソード部２−１０と一体に回転するように構成されている。この基板受け渡し位置Ａに対向して、Ｃｕめっき成膜ユニット２のフレーム側面の第１ロボット３側には、基板搬出入口（図示せず）が設けられ、基板保持部２−９がめっき位置Ｂまで上昇したときに、基板保持部２−９で保持された半導体基板Ｗの周縁部に下記のカソード部２−１０のシール部材２−１６とカソード電極２−１７が当接するようになっている。一方カップ２−１１は、その上端が前記基板搬出入口の下方に位置し、図９の仮想線で示すように、上昇したときにカソード部２−１０の上方に達するようになっている。
【００８７】
基板保持部２−９でめっき位置Ｂまで上昇した時に、この基板保持部２−９で保持した半導体基板Ｗの周縁部にカソード電極２−１７が押し付けられ通電し、同時にシール部材２−１６の内周端部が半導体基板Ｗの周縁上面に圧接し、ここを水密的にシールして、半導体基板Ｗの上面に供給されるめっき液が半導体基板Ｗの端部から染み出すのを防止すると共に、めっき液がカソード電極２−１７を汚染するのを防止している。
【００８８】
電極アーム部２−６の電極部２−５は図１０に示すように、揺動アーム２−４の自由端にハウジング２−１８と、該ハウジング２−１８の周囲を囲む中空の支持枠２−１９と、ハウジング２−１８と支持枠２−１９で周縁部を挟持して固定したアノード２−２０とを有し、このアノード２−２０は、ハウジング２−１８の開口部を覆って、ハウジング２−１８の内部に吸引室２−２１が形成されている。そして該吸引室２−２１にはめっき液を導入排出するめっき液導入管及びめっき液排出管（図示せず）が接続されている。
【００８９】
この実施の形態例であっては、アノード２−２０の下面に該アノード２−２０の全面を覆う保水性材料からなるめっき液含浸材２−２２を取り付け、このめっき液含浸材２−２２にめっき液を含ませて、アノード２−２０の表面を湿潤させることで、ブラックフィルムの半導体基板Ｗのめっき面への脱落を防止し、同時に半導体基板Ｗのめっき面とアノード２−２０との間にめっき液を注入する際に、空気を外部に抜き易くしている。このめっき液含浸材２−２２は、例えばポリエチレン、ポリプロピレン、ポリエステル、ポリ塩化ビニール、テフロン、ポリビニールアルコール、ポリウレタン及びこれらの誘導体の少なくとも１つの材料からなる織布、不織布又はスポンジ状の構造体、或いはポーラスセラミックスからなる。
【００９０】
めっき液含浸材２−２２のアノード２−２０への取付けは、次のように行っている。即ち、下端に頭部を有する多数の固定ピン２−２５を、この頭部をめっき液含浸材２−２２の内部に上方に脱出不能に収納し軸部をアノード２−２０の内部を貫通させて配置し、この固定ピン２−２５をＵ字状の板ばね２−２６を介して上方に付勢させることで、アノード２−２０の下面にめっき液含浸材２−２２を板ばね２−２６の弾性力を介して密着させて取り付けている。
【００９１】
このように構成することにより、めっきの進行に伴って、アノード２−２０の肉厚が徐々に薄くなってもアノード２−２０の下面にめっき液含浸材２−２２が確実に密着させることができる。従って、アノード２−２０の下面とめっき含浸材２−２２との間に空気が混入してめっき不良の原因となることが防止される。
【００９２】
なお、アノード２−２０の上面側から、例えば径が２ｍｍ程度の円柱状のＰＶＣ（ポリ塩化ビニル）又はＰＥＴ（ポリエチレンテレフタレート）製のピンアノードを貫通させて配置し、アノード２−２０の下面に現れた該ピンの先端面に接着材を付けてめっき液含浸材２−２２を接着固定するようにしてもよい。
【００９３】
アノード２−２０とめっき液含浸材２−２２は接触させて使用することもできるが、アノード２−２２とめっき液含浸材２−２２との間に隙間を設け、この隙間にめっき液を保持させた状態でめっき処理することもできる。この隙間は２０ｍｍ以下の範囲から選ばれるが、好ましくは０．１〜１０ｍｍ、より好ましくは１〜７ｍｍの範囲から選ばれる。特にアノード２−２０に溶解性アノードを用いた場合には、下からアノード２−２０が溶解していくのでアノード２−２０とめっき液含浸材２−２２の隙間は時間を経るにつれて大きくなるので、０〜２０ｍｍ程度の隙間ができる。
【００９４】
そして、前記電極部２−５は、基板保持部２−９がめっき位置Ｂ（図９参照）にある時に、基板保持部２−９で保持された半導体基板Ｗとめっき液含浸材２−２２との隙間が０．１〜１０ｍｍ程度、好ましくは０．３〜３ｍｍ、より好ましくは０．５〜１ｍｍ程度となるまで下降し、この状態で、めっき液供給管からめっき液を供給して、めっき液含浸材２−２２にめっき液を含ませながら、半導体基板Ｗの上面（被めっき面）とアノード２−２０との間にめっき液を満たして、これによって、半導体基板Ｗの被めっき面にめっきが施される。
【００９５】
基板受け渡し位置Ａにある基板保持部２−９にめっき処理前の半導体基板Ｗを第１ロボット３のハンド３−１で搬入し、該基板保持部２−９上に載置する。次にカップ２−１１を上昇させ、同時に基板保持部２−９を前処理・洗浄位置Ｃに上昇させる。この状態で退避位置にあったプレコート・回収アーム２−７を半導体基板Ｗの対峙位置へ移動させ、その先端に設けたプレコートノズルから、例えば界面活性剤からなるプレコート液を半導体基板Ｗの被めっき面に間欠的に吐出する。この時基板保持部２−９は回転しているため、プレコート液は半導体基板Ｗの全面に渡る。次に、プレコート・回収アーム２−７を退避位置に戻し、基板保持部２−９の回転速度を増して、遠心力により半導体基板Ｗの被めっき面のプレコート液を振り切って乾燥させる。
【００９６】
続いて、電極アーム部２−６をめっき液トレー２−２上方からめっきを施す位置の上方に電極部２−５が位置するように水平方向に旋回させ、この位置で電極２−５をカソード部２−１０に向かって下降させる。電極部２−５の下降が完了した時点で、アノード２−２０とカソード部２−１０にめっき電圧を印加し、めっき液を電極部２−５の内部に供給して、アノード２−２０を貫通しためっき液供給口よりめっき液含浸材２−２２にめっき液を供給する。この時、めっき液含浸材２−２２は半導体基板Ｗの被めっき面に接触せず、０．１〜１０ｍｍ程度、好ましくは０．３〜３ｍｍ、より好ましくは０．５〜１ｍｍ程度に接近した状態となっている。
【００９７】
めっき液の供給が続くと、めっき液含浸材２−２２から染み出したＣｕイオンを含んだめっき液が、めっき液含浸材２−２２と半導体基板Ｗの被めっき面との間の隙間に満たされ、半導体基板Ｗの被めっき面にＣｕめっきが施される。この時、基板保持部２−９を低速で回転させても良い。
【００９８】
めっき処理が完了すると、電極アーム部２−６を上昇させて旋回させてめっき液トレー２−２上方へ戻し、通常位置へ下降させる。次に、プレコート・回収アーム２−７を退避位置から半導体基板Ｗに対峙する位置へ移動させて下降させ、めっき液回収ノズル（図示せず）から半導体基板Ｗ上のめっき液の残部を回収する。このめっき液の残部の回収が終了した後、プレコート・回収アーム２−７を待避位置に戻し、半導体基板Ｗの中央部に純水を吐出し、同時に基板保持部２−９をスピードを増して回転させ半導体基板Ｗの表面のめっき液を純水に置換する。
【００９９】
上記リンス終了後、基板保持部２−９をめっき位置Ｂから処理・洗浄位置Ｃへ下降させ、純水用の固定ノズル２−８から純水を供給しつつ基板保持部２−９及びカソード部２−１０を回転させて水洗を実施する。この時、カソード部２−１０に直接供給した純水、又は半導体基板Ｗの面から飛散した純水によってシール部材２−１６、カソード電極２−１７も半導体基板Ｗと同時に洗浄することができる。
【０１００】
水洗完了後に、固定ノズル２−８からの純水の供給を停止し、更に基板保持部２−９及びカソード部２−１０の回転スピードを増して、遠心力により半導体基板Ｗの表面の純水を振り切って乾燥させる。併せて、シール部材２−１６及びカソード電極２−１７も乾燥される。上記乾燥が終了すると基板保持部２−９及びカソード部２−１０の回転を停止させ、基板保持部２−９を基板受渡し位置Ａまで下降させる。
【０１０１】
図１１及び図１２は、本発明の他の実施の形態におけるアノード２−２０とめっき液含浸材２−２２を示すものである。即ち、この例において、めっき液含浸材２−２２は、アルミナ、ＳｉＣ、ムライト、ジルコニア、チタニア、コーディライト等の多孔質セラミックス又はポリプロピレンやポリエチレン等の結燒結体等の硬質の多孔質体、或いはこれらの複合材料で構成されている。例えば、アルミナ系セラミックスにあっては、ポア径３０〜２００μｍ、気孔率２０〜９５％、厚み５〜２０ｍｍ、好ましくは８〜１５ｍｍ程度のものが使用される。
【０１０２】
そして、このめっき液含浸材２−２２は、その上部にフランジ部２−２２ａが設けられ、このフランジ部２−２２ａをハウジング２−１８と支持枠２−１９（図１０参照）で挟持することで固定されており、このめっき液含浸材２−２２の上面にアノード２−２０が載置保持されている。なお、この実施の形態の場合、多孔質体又はメッシュ状等、様々な形状のアノード２−２０を載置することが可能となる。
【０１０３】
このように、めっき液含浸材２−２２を多孔質体で構成することで、この内部に複雑に入り込んだめっき液を介してめっき液含浸材２−２２の内部の電気抵抗を増大させて、めっき膜厚の均一化を図ると共に、パーティクルの発生を防止することができる。即ち、めっき液含浸材２−２２が多孔質セラミックスからなる高抵抗体の一種であるために、めっき膜厚の均一化を図る点において好ましい。また、めっき液含浸材２−２２の上にアノード２−２０を載置保持することで、めっきの進行に伴ってアノード２−２０の下面のめっき液含浸材２−２２と接触している側が溶解しても、アノード２−２０を固定するための治具を使用することなく、アノード２−２０自体の重量でアノード２−２０の下面と基板Ｗとの距離を一定に保ち、且つここに空気が混入して空気溜まりが生じてしまうことを防止できる。
【０１０４】
なお、アノード２−２０とめっき液含浸材２−２２との間に隙間を設け、この隙間にめっき液を保持させた状態でめっき処理することもでき、この隙間は２０ｍｍ以下、好ましくは０．１〜１０ｍｍ、より好ましくは１〜７ｍｍの範囲で選ばれる。
【０１０５】
このめっき液含浸材２−２２である高抵抗構造体の抵抗値は、例えば２００ｍｍウエハの場合は０．０１Ω以上、好ましくは０．０１〜２Ωの範囲、より好ましくは０．０３〜１Ωの範囲、更に好ましくは０．０５〜０．５Ωの範囲である。この高抵抗構造の抵抗値は以下の手順で測定する。先ず、めっき装置内において、所定距離だけ離間したアノード２−２０と半導体基板Ｗからなる両極間に所定値の直流（Ｉ）を流してめっき処理を行い、このときの直流電源の電圧（Ｖ１）を測定する。次に、同一のめっき装置において、両極間に所定の厚さの高抵抗構造体を配置し、同一の値の直流（Ｉ）を流してめっきを行い、このときの直流電源の電圧（Ｖ２）を測定する。これにより、高抵抗構造体の抵抗値Ｒｐ＝（Ｖ２−Ｖ１）／Ｉより求めることができる。
【０１０６】
この場合、アノード２−２０を構成する銅の純度は９９．９９％以上であることが好ましい。また、アノード２−２０と半導体基板Ｗからなる両極板の距離は直径２００ｍｍの基板Ｗの場合には５〜２５ｍｍであり、直径３００ｍｍの半導体基板Ｗの場合には１５〜７５ｍｍであることが好ましい。なお、半導体基板Ｗ上の導電層の抵抗値は、半導体基板Ｗの外周と中心との間の抵抗値をテスタにより測定するか或いは導電層の材料と比抵抗と厚みから計算値により求めることができる。
【０１０７】
そして、この例では、アノード２−２０の上面に、内部にめっき液導入路２−２８ａを有すると共に、直径方向に延びる一文字形状のめっき液導入管２−２８が設置されている。アノード２−２０には、該めっき液導入管２−２８に設けられためっき液導入孔２−２８ｂに対向する位置にめっき液注入孔２−２０ａが設けられている。また、アノード２−２０には、多数の通孔２−２０ｂが設けられている。そして図１３（ａ）に示すように、めっき液の供給の継続に伴って、めっき液柱が徐々に成長した後、めっき液導入管２−２８で区画された両側に広がるめっき液Ｑの流れが生じて、めっき液Ｑが半導体基板Ｗのめっき面に拡がる。
【０１０８】
ここで、図１３（ｂ）に示すように、めっき液導入管２−２８として、十字状に互いに直交する方向に延びる翼部を有し、この各翼部の長さ方向に沿って所定の位置にめっき液導入孔２−２８ｂを有するものをアノード（図示せず）として、このめっき液導入孔２−２８ｂに対応する位置にめっき液注入孔２−２０ａを有するものをそれぞれ使用してもよい。この場合、前述と同様に、アノード２−２０のめっき液注入孔２−２０ａにおおよそ対応する位置で、めっき液含浸材２−２２と半導体基板Ｗのめっき面を架橋するめっき液柱が形成され、めっき液の供給の継続に伴って、めっき液柱が徐々に成長した後、めっき液導入管２−２８で区画された各象限内を放射状に広がるめっき液Ｑの流れが生じて、めっき液Ｑが半導体基板Ｗのめっき面に拡がる。
【０１０９】
また、図１３（ｃ）に示すように、めっき液導入管２−２８を円周状に配置し、所定の位置にめっき液導入孔２−２８ｂを設けた場合も同様のめっき液Ｑの流れが生じる。めっき液導入管２−２８のめっき液導入管２−２８のめっき液導入孔２−２８ｂは等ピッチで等径の孔を設ける場合が多いが、ピッチと孔径を調整して液の吐出をコントロールすることも可能である。
【０１１０】
この実施の形態によれば、アノード２−２０のめっき液注入孔２−２０ａにおおよそ対応する位置で、めっき液含浸材２−２２の下面からめっき液が半導体基板Ｗの上面（被めっき面）に達し、めっき液含浸材２−２２と半導体基板Ｗの被めっき面を架橋するめっき液柱２−３０が形成される。この時、めっき液はめっき液含浸材２−２２の内部を流れる際に、その流れ方向に沿って僅かに拡散され、これによってめっき液が半導体基板Ｗに到達した時のシード層１０５（図１参照）に与えるダメージ、即ち局所的に噴流を当てることによるシード層１０５の減少を軽減して、後のめっき工程の膜厚均一性に寄与することができる。また、アノード２−２０の通孔２−２０ｂの内面における分布を中央を密に、周辺部を粗に設けることにより、均一にめっき液Ｑが拡がる効果がある。
【０１１１】
なお、図１２に仮想線で示すように、めっき液含浸材２−２２の下面からめっき液が半導体基板Ｗの上面（被めっき面）に達するめっき液柱２−３０が形成された後、例えば基板Ｗを瞬時に上昇させて、めっき液含浸材２−２２と半導体基板Ｗとを瞬時に近接させるようにしてもよい。また、半導体基板Ｗのエッジに僅かに圧力をかけて凹状に湾曲させた状態で、同じくめっき液柱２−３０が形成された後、圧力を開放して基板Ｗの形状を元に戻させることで、めっき液含浸材２−２２と基板Ｗとを瞬時に接近させることも可能である。
【０１１２】
例えば、めっき液含浸材２−２２の厚さが厚い場合や密度が高い（気孔率が低い）場合には、めっき液Ｑがめっき液含浸材２−２２の内部を流れる際の抵抗が大きくなる。これによって、所定量のめっき液Ｑが出ずにめっき液柱２−３０の結合が乱れ、この時に空気を巻き込んだとしても、めっき液含浸材２−２２と半導体基板Ｗとを瞬間に接近させることで、めっき液Ｑに外方への急激な流れを生じさせて、このめっき液Ｑと共に気泡を外方に追い出し、同時に、めっき液含浸材２−２２と基板Ｗとの間へのめっき液Ｑの供給を短時間で行なうことができる。
【０１１３】
なお、無通電状態でめっき液とシード層１０７の接触はシード層１０７の減少を招き、通電状態で半導体基板Ｗの表面にめっき液が短時間で拡がらないと、めっき初期に膜厚にバラツキが生じ、これらはその後のめっき膜厚の均一性を損う原因となる。しかしながら、このように、めっき液含浸材２−２２と半導体基板Ｗとの間へのめっき液の供給を短時間に行うことで、これらの弊害を防止できる。
【０１１４】
また、図１４には、他の実施形態例が示されている。めっき液導入管４１自体にこれに連通する管４５を設け、この管４５をアノード３８のめっき液導通孔３９に挿入してその先端を多孔体（めっき液含浸材）４０の表面に当接するようにしている。即ち、この実施形態においては、めっき液Ｑをアノード３８に全く触れることなく多孔体４０の表面に供給できるようにしている。このめっき液導入管４１と管４５とはめっき液Ｑによって何等影響を受けない材質の合成樹脂によって一体に形成されている。なお、図１４において、３２は保持部材、３４はリップシール、３６は接点（カソード）である。
【０１１５】
そしてめっき液導入管４１から管４５を通して直接多孔体４０の表面に供給されためっき液は、多孔体４０内を僅かに拡散しながら半導体基板Ｗの表面に達し、半導体基板Ｗと多孔体４０の表面間に円形の液柱Ｒを複数形成し、複数の液柱Ｒが基板Ｗ上で互いに結合し基板Ｗ上をめっき液で満たしていく。
【０１１６】
このめっき工程を繰返しても、経時的に管４５の先端の内径が広がることがないので、理想的な液柱Ｒが経時的に崩れることがなく、従って液柱Ｒの結合の乱れによる空気の巻き込みは生じず、気泡が多孔体４０と半導体基板Ｗの間に堆積することはなく、めっき膜厚が不均一になることはない。
【０１１７】
図１５には本発明の他の実施形態例が示されている。本実施形態例の電解めっき装置が図１４に示す実施形態例と相違する点は、めっき液導入管４１にこれと一体に管４５を形成する代わりに、アノード３８のめっき液導通孔３９内に別途製作した管４７を挿入した点である。この場合も管４７をめっき液によって何等影響を受けない材質のもので構成し、その先端（下端）を多孔体４０の上面に当接するようにする。
【０１１８】
このように構成しても図１４に示す実施形態例と同様に、めっき液はアノード３８に直接触れることなく、たとえめっき工程を繰返して行っても、経時的に管４７の先端の内径が広がることがない。従って、多孔体４０から供給される液柱Ｒが経時的に崩れることがなく、常に理想的な状態に保て、空気の巻き込みは生じない。
【０１１９】
図１６には本発明の他の実施形態例が示されている。本実施形態例の電解めっき装置が図１５に示す実施形態と相違する点は、めっき液導入管４１にこれと一体に管４５を設ける代わりに、アノード３８のめっき液導通孔３９と多孔体４０に設けた電解液通路部５９内に別途製作した管４７を挿入した点である。この場合も管４７をめっき液によって何等影響を受けない材質で構成する。
【０１２０】
上記のような構成とすると、たとえめっき工程を繰返して行っても、経時的に管４７の先端の内径が広がることはなく、理想的な液柱Ｒが経時的に崩れることはなく、従って液柱Ｒの結合の乱れによる空気の巻き込みが生じず、気泡が多孔体４０と基板Ｗの間に堆積してめっき膜厚が不均一になることはない。同時に管４７が多孔体４０内に突入しているので、多孔体４０をめっき液が通過する際の抵抗が減り、たとえ多孔体４０として厚みの厚いものや密度の高い（気孔率が低い）ものを用いた場合でも、多孔体４０の所定位置から適量のめっき液が供給され、液柱Ｒの結合の乱れによる空気の巻き込みは生じず、気泡が多孔体４０と半導体基板Ｗの間に堆積してめっき膜厚が不均一になることはない。
【０１２１】
また、図１２に示すように、めっき処理の最中に、めっき液注入孔２−２０ａよりめっき液含浸材２−２２にめっき液Ｑを供給してめっき液含浸材２−２２と半導体基板Ｗの被めっき面との間にめっき液Ｑを注入し、同時に、通孔２−２０ｂに接続されためっき液排出管（図示せず）からこの注入されためっき液と同量のめっき液を吸引排出することができる。
【０１２２】
このように、めっき処理中にめっき液を攪拌することにより、液張りを行う際に抜くことができなかった気泡や、液張り後のめっき処理中に発生した気泡をも除去することが可能となる。
【０１２３】
また、本発明のめっき装置にあっては、めっき液含浸材２−２２の外形状、内部構造、又は電気伝導率の異なる部材の装着の内の少なくとも一つの調整により、被処理基板表面の電場を制御することもできる。このように半導体基板Ｗの表面の電場の状態が所望の状態になるように積極的に制御すれば、半導体基板Ｗの電解処理による処理状態を目的とする面内分布の処理状態とすることができる。電解処理がめっき処理の場合は、被処理基板上に形成されるめっき膜厚の均一化を図ったり、被処理基板上のめっき膜厚に任意に分布を持たせたりすることができる。
【０１２４】
ここで前記外形の調整は、めっき液含浸材２−２２の厚みの調整、めっき液含浸材２−２２の平面上での形状の調整等により行われる。
【０１２５】
また、前記めっき液含浸材２−２２は、多孔質物質で構成されており、多孔質物質の内部構造の調整は、多孔質物質の気孔径分布の調整、気孔率分布の調整、屈曲率分布の調整、材料の組合せの調整等により行われる。
【０１２６】
また、前記電気伝導率の異なる部材の装着による調整は、電気伝導率の異なる部材によってめっき液含浸部材２−２２の遮断面積を調整することにより行われる。
【０１２７】
また、アノードとカソードの一方の電極との接点を持つ半導体基板Ｗと、該半導体基板に対峙させた他方の電極との間に電解液を満たして半導体基板Ｗの電解処理を行う電解処理装置において、前記電解液の少なくとも一部に、該電解液の電気伝導率より小さい電気伝導率の高抵抗構造体を設け、該高抵抗構造体はその外周が保持部材によって保持されており、且つ高抵抗構造体と保持部材の間にはこの部分から電解液が漏れて電流がながれるのを防止するシール部材が設けられている。
【０１２８】
本実施形態においては、図１７に示すように、多孔体４０（多孔質セラミックス等多孔質物質）の外周側面にこれを囲むようにバンド状の絶縁性部材５０を巻きつけている。この絶縁性部材５０の材質としては、例えばフッ素ゴムのような伸縮性材料を用いる。
【０１２９】
そしてめっき液導入管４１からアノード３８のめっき液導入孔３９を通して多孔体４０に加圧供給されためっき液は、多孔体４０内に浸透してその内部をめっき液で満たすと共に、その下面から吐出して基板Ｗと多孔体４０内に浸透してその内部をめっき液Ｑで満たすと共に、その下面から吐出して半導体基板Ｗと多孔体４０の間の空間をめっき液Ｑで満たす。なおめっき液Ｑの導入はリップシール３４と多孔体４０の端面との隙間から行ってもよい。この場合はめっき液導入管４１やアノード３８のめっき液導入孔３９は不要である。
【０１３０】
そしてアノード３８と半導体基板Ｗ間に所定の電圧を印加して直流電流を流すと、半導体基板Ｗの導電層の表面全体にめっき（例えば銅めっき）が行われていく。本実施形態例によれば、アノード３８と半導体基板Ｗの間の多孔体４０を介しているので、半導体基板Ｗの接点からの距離の相違による各部の抵抗値の違いによる影響を受けにくく、半導体基板Ｗの導電層の表面全体に均一なめっき（例えば銅めっき）が行われていく。
【０１３１】
しかしながら接点３６に近い外周部近傍部分はそれでも電流密度が高くなり、めっき膜厚は他の部分に比べて厚くなる傾向がある。
【０１３２】
そこで本実施形態においては、多孔体４０の外周側面に絶縁性部材５０を巻き付けることで、図１７に点線で示すように、半導体基板Ｗの外周近傍に電流が集中するのを阻害してその電流密度を低下させ、半導体基板Ｗの他の部分に向かう電流密度と略同じになるようにしたものである。
【０１３３】
図１８は図１７に示す同様の構造の電解めっき装置の多孔体４０の外周部分を示す要部概略図である。但しこの電解めっき装置には図１７に示す絶縁部材５０は記載されていない。この電解めっき装置においては保持部材３２と多孔体４０の間の隙間がシールされていないので、矢印で示すようにこの隙間部分を通してアノード３８からめっき液Ｑが流れ出し、電流の通路を生じる。この電流通路は多孔体４０の内部を通らない通路なので抵抗値は低く、従って電流密度が高くなって半導体基板Ｗの外周近傍のめっき膜厚を薄くしようとする制御ができなくなる恐れがある。
【０１３４】
そこでこの実施形態においては、図１９に示すように前記多孔体４０と保持部材３２の間にシール部材６０を設けることで、この部分からのめっき液Ｑの漏れを防止して半導体基板Ｗの外周部近傍のめっき膜厚を薄く制御できるようにしている。
【０１３５】
なお、この実施形態におけるシール部材６０は断面逆Ｌ字状であり、また絶縁物によって構成されるので、図１７に示す絶縁性部材としての作用も併せて持っている。また、シール部材６０は図１９（ｂ）に示すように、保持部材３２と多孔体４０の下面とが接する部分をシールする環境のシール部材部６０−１と図１７に示すバンド状の絶縁部材５０と同様の機能を発揮する絶縁性部材６０−２とを、別部品として各々取り付けるように構成してもよい。
【０１３６】
なお、この実施形態例におけるシール部材６０は、図１７以外の各実施形態にも適用できることは言うまでもない。即ち、高抵抗構造体である多孔体４０の外周面側面と保持部材３２の間からのめっき液の漏れを防止するシール部材６０を他の各種実施形態に係る電場制御手段と併用することで、更に効果的に電場制御が行える。
【０１３７】
また、本めっき装置では、半導体基板Ｗの被めっき面とアノード２−２０との間隔が狭く、使用するめっき液が少量で済む反面、めっき液中の添加剤やイオンが限られた量となるため、短時間で効率的なめっきを行うためには、それらの添加剤等をめっき液中に均一に分布する必要がある。この点、この実施形態例によれば、めっき処理中にめっき液が攪拌されるため、添加剤やイオンを均一に分布させた状態でのめっきが可能となる。
【０１３８】
本めっき装置にあっては、半導体基板Ｗを陰極に、アノードを陽極に接続することにより、半導体基板Ｗ上にめっきが施されるが、逆電圧をかけることにより、半導体基板Ｗに設けられためっき膜のエッチングもできる。めっき膜が半導体基板Ｗ面上に形成された穴への埋め込みが略完了した状態で（０．１〜２０Ａのめっき電流４０〜４００秒、例えば７０秒経過）、僅かな時間（１〜６０秒、例えば３秒）逆電圧をかけた後、再度順電圧をかける（０．１〜２０Ａのめっき電流、０．１〜２００秒、例えば５０秒）と、逆電圧をかけることにより、添加剤の働きを抑え穴の上のみに盛り上がりができるのを防ぎ、めっき膜の均一化ができる。
【０１３９】
図２０は本発明に係る半導体基板製造装置の他の平面配置構成例を示す図である。図２０において、図２と同一符号を付した部分は同一又は相当部分を示す。なお、図２１、図２２においても同様とする。本基板研磨装置は第１ポリッシング装置１０と第２ポリッシング装置１１に接近してプッシャーインデクサー２５を配置し、第３洗浄機４とＣｕめっき膜成膜ユニット２の近傍にそれぞれ基板載置台２１、２２を配置し、第１洗浄機９と第３洗浄機４の近傍にロボット２３（以下、「第２ロボット２３」と記す）を配置し、第２洗浄機７とＣｕめっき膜成膜ユニット２の近傍にロボット２４（以下、「第３ロボット２４」と記す）を配置し、更にロードアンロード部１と第１ロボット２の近傍に乾燥状態膜厚測定機１３が配置されている。
【０１４０】
上記構成の半導体基板製造装置において、第１ロボット３は、ロードアンロード部１のロードポートに載置されているカセット１−１から半導体基板Ｗを取り出し、乾燥状態膜厚測定機１３でバリア層１０５及びシード層１０７の膜厚を測定した後、該半導体基板Ｗを基板載置台２１に載せる。なお、乾燥状態膜厚測定機１３が図６に示すように、第１ロボット３のハンド３−１に設けられている場合はそこで膜厚を測定し、基板載置台２１に載せる。第２ロボット２３で基板載置台２１上の半導体基板ＷをＣｕめっき膜成膜ユニット２に移送し、Ｃｕめっき膜層１０６を成膜する。Ｃｕめっき膜層１０６の成膜後、めっき前後膜厚測定機１２でＣｕめっき膜層１０６の膜厚を測定する。その後、第２ロボット２３は半導体基板Ｗをプッシャーインデクサー２５に移送し搭載する。
【０１４１】
〔シリーズモード〕
シリーズモードでは、トップリングヘッド１０−２がプッシャーインデクサー２５上の半導体基板Ｗを吸着し、研磨テーブル１０−１に移送し、その研磨面に該半導体基板Ｗを押圧して研磨を行なう。研磨の終点検知は上記と同様な方法で行い、研磨終了後の半導体基板Ｗはトップリングヘッド１０−２でプッシャーインデクサー２５に移送され搭載される。第２ロボット２３で半導体基板Ｗを取り出し、第１洗浄機９に搬入し洗浄し、続いてプッシャーインデクサー２５に移送し搭載する。
【０１４２】
トップリングヘッド１１−２がプッシャーインデクサー２５上の半導体基板Ｗを吸着し、研磨テーブル１１−１に移送し、その研磨面に該半導体基板Ｗを押圧して研磨を行なう。研磨の終点検知は上記と同様な方法で行い、研磨終了後の半導体基板Ｗはトップリングヘッド１１−２でプッシャーインデクサー２５に移送され搭載される。第３ロボット２４は半導体基板Ｗを取り上げ、膜厚測定機２６で膜厚を測定した後、第２洗浄機７に搬入し洗浄する。続いて第３洗浄機４に搬入し、ここて洗浄・スピンドライで乾燥を行い、その後、第３ロボット２４で半導体基板Ｗを取り上げ、基板載置台２２上に載せる。
【０１４３】
〔パラレルモード〕
パラレルモードでは、トップリングヘッド１０−２又は１１−２がプッシャーインデクサー２５上の半導体基板Ｗを吸着し、研磨テーブル１０−１又は１１−１に移送し、その研磨面に該半導体基板Ｗを押圧してそれぞれ研磨を行う。膜厚を測定した後、第３ロボット２４で半導体基板Ｗを取り上げ、基板載置台２２上に載せる。
【０１４４】
第１ロボット３は基板載置台２２上の半導体基板Ｗを乾燥状態膜厚測定機１３に移送し、膜厚を測定した後、ロードアンロード部１のカセット１−１に戻す。
【０１４５】
図２１は本発明に係る半導体基板製造装置の他の平面配置構成を示す図である。本半導体基板製造装置はシード層１０７が形成されていない半導体基板Ｗにシード層１０７及びＣｕめっき膜層１０６を形成し研磨除去し回路配線を形成する半導体基板製造装置である。本半導体基板製造装置が図２に示す半導体基板製造装置と相違する点は、図２の第３洗浄機４に替えてシード層成膜ユニット２７を設けた点である。
【０１４６】
シード層１０７の形成前の半導体基板Ｗを収容したカセット１−１をロードアンロード部１のロードポートに載置する。第１ロボット３でシード層１０７の形成前の半導体基板Ｗをカセット１−１から取り出し、シード層成膜ユニット２７でシード層（Ｃｕシード層）１０７の成膜を行う。シード層１０７は無電解めっきで行い、成膜後熱を加えてシード層１０７の密着性をよくする。シード層１０７の膜厚をめっき前後膜厚測定機１２で測定する。
【０１４７】
第１ロボット３で半導体基板を取り出し、Ｃｕめっき膜成膜ユニット２でＣｕめっき膜層１０６の成膜を行う。Ｃｕめっき膜層１０６の成膜は、先ず半導体基板Ｗの表面の親水処理を行い、その後にＣｕめっきを行う。その後リンス若しくは洗浄を行う。時間に余裕があれば、乾燥してもよい。第１ロボット３で半導体基板Ｗを取り出す時にめっき前後膜厚測定機１２でＣｕめっき膜層１０６の膜厚を測定する。上記測定方法はシード層１０７の膜厚測定とおなじであり、その測定結果は、半導体基板Ｗの記録データとして記録され、なお且つＣｕめっき膜成膜ユニット２の異常判定にも使用される。膜厚測定後、第１ロボット３が半導体基板Ｗを反転機５に渡し、半導体基板Ｗを反転させる。
【０１４８】
次に、第２ロボット８で反転機５から半導体基板Ｗを取り上げプッシャー１０−５又は１１−５に載せる。続いて，トップリング１０−２又は１１−２で半導体基板Ｗを吸着し、研磨テーブル１０−１又１１−１上に移送し、その研磨面に押圧して研磨を行う。ここでの研磨は図２に示す半導体基板製造装置のパラレルモード研磨におけるステップ１乃至ステップ３の処理と略同一であるからその説明は省略する。
【０１４９】
研磨終了後、トップリング１０−２又は１１−２は半導体基板Ｗをプッシャー１０−５又は１１−５に戻し、第２ロボット８で半導体基板Ｗを取り上げ第１洗浄機９に搬入する。この時プッシャー１０−５又は１１−５上で薬液を半導体基板Ｗの表面、裏面に噴出し、パーティクルを除去したり、つきにくくすることもある。
【０１５０】
第１洗浄機９では、半導体基板Ｗの表面、裏面をスクラブ洗浄する。半導体基板Ｗの表面は、主にパーティクルの除去のため洗浄水に純水、界面活性材、キレート材、又はＰＨ調整材が用いられＰＶＡロールスポンジでスクラブ洗浄される。半導体基板Ｗの裏面には、ＤＨＦ等の強い薬液を噴射し、拡散しているＣｕをエッチングしたり、又はＣｕ拡散の問題がなければ、表面と同じ薬液を用いＰＶＡロールスポンジでスクラブ洗浄する。
【０１５１】
洗浄後、第２ロボット８で半導体基板Ｗを取り上げ、反転機６に渡し、該反転機６で半導体基板Ｗを反転させる。第２ロボット８で再度半導体基板Ｗを取り上げ第２洗浄機７に搬入する。第２洗浄機７では、半導体基板Ｗの表面に超音波振動を加えたメガソニック水を噴射して洗浄する。その時、純水、界面活性材、キレート材、又はＰＨ調整材を入れペンシル型スポンジで表面を洗浄してもよい。その後半導体基板Ｗをスピンドライにより乾燥させる。
【０１５２】
その後、第２ロボット８で半導体基板Ｗを取り上げ、そのまま反転機６に渡す。第１ロボット３は反転機６上の半導体基板を取り上げ、上記研磨テーブル１０−１、１１−１の近傍に配置した膜厚測定機１０−４、１１−４で膜厚を測定している場合は、そのままロードアンロード部１のアンロードポートに載置したカセット１−１に収納する。多層膜の膜厚を測定する場合は、乾燥状態での測定を行う必要があるので一度乾燥状態膜厚測定機１３で膜厚を測定する。この場合図６に示すように第１ロボット３のハンド３−１に乾燥状態膜厚測定機１３が付いている場合は、ロボットハンド上で膜厚を測定できる。この膜厚測定結果は半導体基板Ｗの加工記録として残したり、次の工程に持っていけるか否かの判定を行う。
【０１５３】
図２２は本発明に係る半導体基板製造装置の他の平面配置構成を示す図である。本半導体基板製造装置では図１２に示す半導体基板製造装置と同様、シード層１０７が形成されていない半導体基板Ｗにシード層１０７及びＣｕめっき膜層１０６を形成し研磨除去し回路配線を形成する半導体基板製造装置である。
【０１５４】
本基板研磨装置は第１ポリッシング装置１０と第２ポリッシング装置１１に接近してプッシャーインデクサー２５を配置し、第２洗浄機７とシード層成膜ユニット２７の近傍にそれぞれ基板載置台２１、２２を配置し、シード層成膜ユニット２７とＣｕめっき膜成膜ユニット２に接近してロボット２３（以下、「第２ロボット２３」と記す）を配置し、第１洗浄機９と第２洗浄機７の近傍にロボット２４（以下、「第３ロボット２４」と記す）を配置し、更にロードアンロード部１と第１ロボット３の近傍に乾燥膜厚測定機１３が配置されている。
【０１５５】
第１ロボット３でロードアンロード部１のロードポートに載置されているカセット１−１から、バリア層１０５が形成されている半導体基板Ｗを取り出して基板載置台２１に載せる。次に第２ロボット２３は半導体基板Ｗをシード層成膜ユニット２７に搬送し、シード層１０７を成膜する。このシード層１０７の成膜は無電解めっきで行う。第２ロボット２３はシード層１０７の形成された半導体基板をめっき前後膜厚測定機１２でシード層１０７の膜厚を測定する。膜厚測定後、Ｃｕめっき膜成膜ユニット２に搬入し、Ｃｕめっき膜層１０６を形成する。
【０１５６】
Ｃｕめっき膜層１０６を形成後、その膜厚を測定し、プッシャーインデクサー２５に移送する。トップリング１０−２又は１１−２はプッシャーインデクサー２５上の半導体基板Ｗを吸着し、研磨テーブル１０−１又は１１−１に移送し研磨する。研磨後、トップリング１０−２又は１１−２は半導体基板Ｗを膜厚測定機１０−４又は１１−４に移送し、膜厚を測定し、プッシャーインデクサー２５に移送して載せる。
【０１５７】
次に、第３ロボット２４はプッシャーインデクサー２５から半導体基板Ｗを取り上げ、第１洗浄機９に搬入する。第３ロボット２４は第１洗浄機９から洗浄された半導体基板Ｗを取り上げ、第２洗浄機７に搬入し、洗浄し乾燥した半導体基板を基板載置台２２上に載置する。次に、第１ロボット３は半導体基板Ｗを取り上げ乾燥状態膜厚測定機１３で膜厚を測定し、ロードアンロード部１のアンロードポートに載置されているカセット１−１に収納する。
【０１５８】
上記例では図１２に示す構成の半導体基板製造装置でシード層１０７及びＣｕめっき膜層１０６を成膜する例を示したが、この半導体基板製造装置では、回路パターンのコンタクトホール１０３又は溝１０４が形成された半導体基板Ｗ上にバリア層１０５、シード層１０７及びＣｕめっき膜層１０６を形成して、研磨して回路配線を形成することができる。
【０１５９】
バリア層１０５の形成前の半導体基板Ｗを収容したカセット１−１をロードアンロード部１のロードポートに載置する。第１ロボット３でカセット１−１から半導体基板Ｗを取り出し、シード層成膜ユニット２７に搬入し、バリア層１０５とシード層１０７の成膜を行う。バリア層１０５とシード層１０７の成膜は無電解めっき法で行い、めっき後加熱し、バリア層１０５及びシード層１０７の密着性をよくする。その後Ｃｕめっき膜成膜ユニット２でＣｕめっき膜層１０６を成膜する。その時、めっき前後膜厚測定機１２でバリア層１０５、シード層１０７の膜厚を測定する。Ｃｕめっき膜層１０６の形成後の処理は、上記の図１２に示す半導体基板製造装置の処理で説明したものと同じであるから、その説明は省略する。
【０１６０】
図２２に示す半導体基板製造装置においても、上記のように回路パターンのコンタクトホール１０３又は溝１０４が形成された半導体基板Ｗ上にバリア層１０５、シード層１０７及びＣｕめっき膜層１０６を形成して、研磨して回路配線を形成することができる。
【０１６１】
バリア層１０５形成前の半導体基板Ｗを収容したカセット１−１をロード・アンロード部１のロードポートに載置する。第１ロボット３でロードアンロード部１のロードポートに載置されているカセット１−１から、半導体基板Ｗを取り出して基板載置台２１に載せる。次に第２ロボット２３は半導体基板Ｗをシード層成膜ユニット２７に搬送し、バリア層１０５とシード層１０７を成膜する。このバリア層１０５とシード層１０７の成膜は無電解めっきで行う。第２ロボット２３はバリア層とシード層１０７の形成された半導体基板Ｗをめっき前後膜厚測定機１２でバリア層１０５とシード層１０７の膜厚を測定する。膜厚測定後、Ｃｕめっき膜成膜ユニット２に搬入し、Ｃｕめっき膜層１０６を形成する。Ｃｕめっき膜層１０６の形成後の処理は、上記の図２２に示す半導体基板製造装置の処理で説明したと同じであるから、その説明は省略する。
【０１６２】
なお、上記実施形態例では、Ｃｕめっき膜層１０６を形成して回路配線を形成する例を示したが、Ｃｕめっきに限定されるものではなく、Ｃｕ合金又はその他の金属でもよい。
【０１６３】
図２３は、本発明に係る半導体基板製造装置の他の実施形態例の平面配置構成を示す図である。本半導体基板製造装置は、バリア層成膜ユニット１１１、シード層成膜ユニット１１２、めっき膜成膜ユニット１１３、アニールユニット１１４、第１洗浄ユニット１１５、ベベル・裏面洗浄ユニット１１６、蓋めっきユニット１１７、第２洗浄ユニット１１８、第１アライナ兼膜厚測定ユニット１４１、第２アライナ兼膜厚測定ユニット１４２、第１基板反転機１４３、第２基板反転機１４４、基板仮置き台１４５、第３膜厚測定ユニット１４６、ロード／アンロード部１２０、第１ポリッシング装置１２１、第２ポリッシング装置１２２、第１ロボット１３１、第２ロボット１３２、第３ロボット１３３、第４ロボット１３４を配置した構成である。
【０１６４】
この実施形態例では、バリア層成膜ユニット１１１は無電解Ｒｕめっき装置、シード層成膜ユニット１１２は無電解Ｃｕめっき装置、めっき膜成膜ユニット１１３は電解めっき装置を用いることができる。
【０１６５】
図２４は、本半導体基板製造装置内での各工程の流れを示すフローチャートである。このフローチャートに従って、この装置内での各工程について説明する。先ず、第１ロボット１３１によりロード・アンロードユニット１２０に載置されたカセット１２０ａから取り出された半導体基板は、第１アライナ兼膜厚測定ユニット１４１内に被めっき面を上にして配され、膜厚計測を行うポジションの基準点を定めるために、膜厚計測用のノッチアライメントを行った後、Ｃｕ膜形成前の半導体基板の膜厚データを得る。
【０１６６】
次に、半導体基板は、第１ロボット１３１により、バリア層成膜ユニット１１１へ搬送される。このバリア層成膜ユニット１１１は、無電解Ｒuめっきにより半導体基板上にバリア層を形成する装置で、半導体装置の層間絶縁膜（例えば、ＳｉＯ2）へのＣｕ拡散防止膜としてＲｕを成膜する。洗浄、乾燥工程を経て払い出された半導体基板は、第１ロボット１３１により第１アライナ兼膜厚測定ユニット１４１に搬送され、半導体基板の膜厚、即ちバリア層の膜厚を測定される。
【０１６７】
膜厚測定された半導体基板は、第２ロボット１３２でシード層成膜ユニット１１２へ搬入され、前記バリア層上に無電解Ｃuめっきによりシード層が成膜される。洗浄、乾燥工程を経て払い出された半導体基板は、第２ロボット１３２により含浸めっきユニットであるめっき膜成膜ユニット１１３に搬送される前に、ノッチ位置を定めるために第２アライナ兼膜厚測定ユニット１４２に搬送され、Ｃuめっき用のノッチのアライメントを行う。ここで、必要に応じてＣｕ膜形成前の半導体基板の膜厚を再計測してもよい。
【０１６８】
ノッチアライメントが完了した半導体基板は、第３ロボット１３３によりめっき膜成膜ユニット１１３へ搬送され、Ｃｕめっきが施される。洗浄、乾燥工程を経て払い出された半導体基板は、第３ロボット１３３により半導体基板端部の不要なＣｕ膜（シード層）を除去するためにベベル・裏面洗浄ユニット１１６へ搬送される。ベベル・裏面洗浄ユニット１１６では、予め設定された時間でベベルのエッチングを行うとともに、半導体基板裏面に付着したＣｕをフッ酸等の薬液により洗浄する。この時、ベベル・裏面洗浄ユニット１１６へ搬送する前に第２アライナ兼膜厚測定ユニット１４２にて半導体基板の膜厚測定を実施してめっきにより形成されたＣｕ膜厚の値を得ておき、その結果により、べべルのエッチング時間を任意に変えてエッチングを行っても良い。
【０１６９】
ベベル・裏面洗浄ユニット１１６で洗浄、乾燥工程を経て払い出された半導体基板は、第３ロボット１３３で基板反転機１４３に搬送され、該基板反転機１４３にて反転され、被めっき面を下方に向けた後、第４ロボット１３４により配線部を安定化させるためにアニールユニット１１４へ投入される。アニール処理前及び／又は処理後、第２アライナ兼膜厚測定ユニット１４２に搬入し、半導体基板に形成された、銅膜の膜厚を計測する。この後、半導体基板は第４ロボット１３４により、第１ポリッシング装置１２１に搬入され、半導体基板のＣｕ層、シード層の研磨を行う。
【０１７０】
この際、砥粒等は所望のものが用いられるが、ディッシングを防ぎ、表面の平面度を出すために、固定砥粒を用いることもできる。第１ポリッシング終了後、半導体基板は第４ロボット１３４により第１洗浄ユニット１１５に搬送され、洗浄される。この洗浄は、半導体基板直径とほぼ同じ長さを有するロールを半導体基板の表面と裏面に配し、半導体基板及びロールを回転させつつ、純水又は脱イオン水を流しながら洗浄するスクラブ洗浄である。
【０１７１】
第１の洗浄終了後、半導体基板は第４ロボット１３４により第２ポリッシング装置１２２に搬入され、半導体基板上のバリア層が研磨される。この際、砥粒等は所望のものが用いられるが、ディッシングを防ぎ、表面の平面度を出すために、固定砥粒を用いることもできる。第２ポリッシング終了後、半導体基板は第４ロボット１３４により、再度第１洗浄ユニット１１５に搬送され、スクラブ洗浄される。洗浄終了後、半導体基板は第４ロボット１３４により第２基板反転機１４４に搬送され反転されて、被めっき面を上方に向けられ、更に第３ロボットにより基板仮置き台１４５に置かれる。
【０１７２】
半導体基板は、第２ロボット１３２により基板仮置き台１４５から蓋めっきユニット１１７に搬送され、Ｃｕの大気による酸化防止を目的にＣｕ面上にニッケル・ボロンめっきを行う。蓋めっきが施された半導体基板は、第２ロボット１３２により蓋めっきユニット１１７から第３膜厚測定ユニット１４６に搬入され、銅膜厚が測定される。その後、半導体基板は第１ロボット１３１により第２洗浄ユニット１１８に搬入され、純水又は脱イオン水により洗浄される。洗浄が終了した半導体基板はロードアンロード部１２０に載置されたカセット１２０ａ内に戻される。
【０１７３】
アライナ兼膜厚測定ユニット１４１及びアライナ兼膜厚測定ユニット１４２は、基板ノッチ部分の位置決め及び膜厚の測定を行う。このアライナ兼膜厚測定ユニット１４２の概略図を図２５、図２６に示す。このアライナ兼膜厚測定ユニット１４２における半導体基板の動きを示すフローチャートを図２７に示す。
【０１７４】
アライナ兼膜厚測定器１４２では、半導体基板Ｗを回転させながら、フォトマイクロセンサ１４２−１によりノッチＷａを検出し、任意の位置へノッチＷａの位置決めを行う。例えば、ノッチＷａ位置を検出することで膜厚計測ポイントの基準位置を定めて、処理前と処理後の計測ポイントがずれないようにしたり、めっき装置搬入時の、半導体基板の載置方向を揃えることができる。
【０１７５】
装置構成としては、回転可能真空チャック１４２−４、リフト１４２−２及びノッチ検出用のフォトマイクロセンサ１４２−１、膜厚計測用の渦電流センサ１４２−３等を具備する。第２ロボットハンド１３２のハンド１３２−１により半導体基板Ｗを搬入する。アライナ兼膜厚測定ユニット１４２はリフト１４２−２を上昇させその半導体基板をリフト１４２−２に移載する。第２ロボット１３２のハンド１３２−１を退避させ、リフトを下降させる。これにより半導体基板Ｗを真空チャック上１４２−４上に搭載する。
【０１７６】
その後、真空チャック１４２−４は、回転しながら、フォトマイクロセンサ１４２−１によりノッチＷａを検出し、その後の処理に応じた任意の位置へノッチＷａを位置決めする。また、必要に応じて渦電流センサ１４２−３で半導体基板Ｗの任意ポイントの膜厚を計測する。その後、めっき処理装置投入時に、めっきユニット１１３内での半導体基板ＷのノッチＷａ位置が定位置になる位置に位置決めする。その後、真空チャックをＯＦＦとし、リフト１４２−２を上昇させることにより半導体基板Ｗを移載させ、第３ロボット１３３のハンド１３３−１を挿入し、リフト１４２−２を下降させ、該半導体基板Ｗをハンド１３３−１に移載し、半導体基板Ｗを取り出す。
【０１７７】
なお、図２５、図２６において、１４２−６は真空ポンプであり、ロータリージョイント１４２−５を介して真空チャック１４２−４の吸着穴に接続されている。１４２−７は真空チャック１４２−４を回転するモータ、１４２−９は渦電流センサ１４２−３が取付けられたアーム１４２−８を回動させるモータ、１４２−１０はリフタ１４２−２を上下動させるアクチュエータである。また、１４２−１１は半導体基板Ｗの仮置台である。また、アライナ兼膜厚測定ユニット１４１の構成及び動作はアライナ兼膜厚測定ユニット１４２と同じなのでその説明は省略する。
【０１７８】
無電解Ｒｕめっき装置であるバリア層成膜ユニット１１１へ受け渡された半導体基板Ｗは、まず、触媒としてＰｄが付与される。Ｐｄは半導体基板Ｗに３０ｍｌ程度付与され、処理時間は約１分間程度である。半導体基板Ｗを水洗した後、活性化処理のため、半導体基板Ｗは塩酸で処理される。この際、塩酸は１００ｍｌ／L程度の濃度で、液量３０ｍｌ程度、処理時間約１分程度である。再度半導体基板Ｗを水洗した後、無電解Ｒｕめっきを行う。ルテニウムめっき液は、ＲｕＣｌ3・ｘＨ2Ｏが用いられる。基板面温度約８５℃で、約１０分程度処理される。その時の成膜レートは約２ｎｍ／分となる。こうして、バリア層が形成し、水洗、スピン乾燥工程を経て完了となる。上記の工程でＳｉＯ2上に約２０ｎｍのＲｕを無電解めっきで得られる。
【０１７９】
なお、バリア層１０５の形成は、無電解めっきのみではなく、ＣＶＤ、スパッタ又は電解めっきを用いても形成することができる。また、バリア層はＲｕに限らず、ＴｉＮ等の層間絶縁膜へのＣｕの拡散防止を達成できる材料であれば、いずれの材料を用いてもよい。
【０１８０】
シード層成膜ユニット１１２である無電解Ｃｕめっきは、上記無電解Ｒｕめっきユニットと同様の装置を用いることができる。図２８は無電解Ｃｕめっきユニットの構成例を示す図である。図示するように、無電解Ｃｕめっきユニットであるシード層成膜ユニット１１２は回転可能な基板保持手段１１２−１を具備し、該基板保持手段１１２−１の上面には半導体基板Ｗが被めっき面を上向きに、その外周部をめっき液保持部材１１２−２でシールされて保持されている。また、半導体基板Ｗに被めっき面に対向して無電解めっき液を供給するシャワーヘッド１１２−３が配置されている。また、洗浄液供給ノズル１１２−４、めっき液回収ノズル１１２−５が配置されている。また、１１２−６は回収容器、１１２−７は基板保持手段１１２−１を回転させるモータである。
【０１８１】
上記構成のシード層成膜ユニット１１２において、裏面ヒータ１１２−８によって半導体基板Ｗ自体を直接加熱し、例えば７０℃に維持する。シャワーヘッド１１２−３から例えば５０℃に加熱されためっき液を噴出して半導体基板Ｗの表面の略全体にめっき液を注ぐ。供給するめっき液の量は半導体基板Ｗの表面に１ｍｍ厚となる程度とする。そしてモータ１１２−７により半導体基板Ｗを瞬時回転させて被めっき面に均一な液濡れを行い、その後半導体基板Ｗを静止した状態で被めっき面にめっき膜を形成する。
【０１８２】
シード層の成膜処理が完了した後、めっき回収ノズル１１２−５の先端を半導体基板Ｗの表面周縁部のめっき液保持部材１１２−２内側近傍に下降し、めっき液を吸込む。この時半導体基板Ｗを例えば１００ｒｐｍ以下の回転速度で回転させれば、半導体基板Ｗ上面残った液を遠心力によりめっき液保持部材１１２−２に集めることができ、効率良く、且つ高い回収率でめっき液の回収ができる。
【０１８３】
そして基板保持手段１１２−１を下降して半導体基板Ｗをめっき液保持部材１１２−２から離し、半導体基板Ｗの回転を開始し、洗浄液供給ノズル１１２−４から洗浄液（超純水）を半導体基板Ｗの被めっき面に噴射して被めっき面を冷却すると同時に希釈化・洗浄することで無電解めっき反応を停止させる。次に、モータ１１２−７により半導体基板Ｗを高速回転してスピン乾燥した後、該半導体基板Ｗを基板保持手段１１２−１から取出す。
【０１８４】
上記無電解めっき液としては、ＣｕＳＯ4・５Ｈ2Ｏに錯化剤としてＥＤＴＡ・４Ｎａ、還元剤としてＨＣＨＯを含み、ｐＨ調整用のアルカリとしてＮａＯＨをｐＨが１２．５になるように含み、さらにα，α’−ジピリジルを含んでいる。めっき温度は４０〜８０℃程度である。なお、シード層の形成は、無電解めっきのみではなく、ＣＶＤ、スパッタ又は電解めっきにより形成することも可能である。
【０１８５】
ベベル・裏面洗浄ユニット１１６は、エッジ（ベベル）Ｃｕエッチングと裏面洗浄が同時に行え、また基板表面の回路形成部の銅の自然酸化膜の成長を抑えることが可能である。図２９に、ベベル・裏面洗浄ユニット１１６の概略図を示す。図２９に示すように、有底円筒状の防水カバー２２０の内部に位置して基板Ｗをフェイスアップでその周縁部の円周方向に沿った複数箇所でスピンチャック２２１により水平に保持して高速回転させる基板保持部２２２と、この基板保持部２２２で保持された基板Ｗの表面側のほぼ中央部上方に位置してセンタノズル２２４が、周縁部の上方に位置してエッジノズル２２６がそれぞれ下向きで配置され、更に基板Ｗの裏面側のほぼ中央部の下方に位置してバックノズル２２８がそれぞれ上向きで配置されている。前記エッジノズル２２６は基板Ｗの直径方向及び高さ方向を移動自在に構成されている。
【０１８６】
このエッジノズル２２６の移動幅Ｌは、基板の外周端面から中心部方向に任意の位置決めが可能になっていて、基板ｗの大きさや使用目的等に合わせて、設定値の入力を行う。通常、２ｍｍから５ｍｍの範囲でエッジカット幅Ｃを設定し、裏面から表面への液の回り込み量が問題にならない回転数以上であれば、その設定されたカット幅Ｃ内の銅膜を除去することができる。
【０１８７】
次に、この洗浄装置による洗浄方法について説明する。まず、基板をスピンチャック２２１を介して基板保持部２２２で水平に保持した状態で、半導体基板Ｗを基板保持部２２２と一体に水平回転させる。この状態で、センタノズル２２４から基板Ｗの表面側の中央部に酸溶液を供給する。この酸溶液としては非酸化性の酸であればよく、例えばフッ酸、塩酸、硫酸、クエン酸、蓚酸等を用いる。一方、エッジノズル２２６から基板Ｗの周縁部に酸化剤溶液を連続的または間欠的に供給する。この酸化剤溶液としては、オゾン水、過酸化水素水、硝酸水、次亜塩素酸ナトリウム水等のいずれかか、それらの組み合わせを用いる。
【０１８８】
これにより、半導体基板Ｗの周縁部Ｃの領域では上面及び端面に成膜された銅膜等は酸化剤溶液で急速に酸化され、同時にセンタノズル２２４から供給されて基板の表面全面に拡がる酸溶液によってエッチングされ溶解除去される。このように、基板周縁部で酸溶液と酸化剤溶液を混合させることで、予めそれらの混合水をノズルから供給するのに比べて急峻なエッチングプロフィールを得ることができる。このときそれらの濃度により銅のエッチングレートが決定される。また、基板の表面の回路形成部に銅の自然酸化膜が形成されていた場合、この自然酸化物は基板の回転に伴って基板の表面全面に亘って広がる酸溶液で直ちに除去されて成長することはない。なお、センタノズル２２４からの酸溶液の供給を停止した後、エッジノズル２２６からの酸化剤溶液の供給を停止することで、表面に露出しているシリコンを酸化して、銅の付着を抑制することができる。
【０１８９】
一方、バックノズル２２８から基板の裏面中央部に酸化剤溶液とシリコン酸化膜エッチング剤とを同時または交互に供給する。これにより半導体基板Ｗの裏面側に金属状で付着している銅等を基板のシリコンごと酸化剤溶液で酸化しシリコン酸化膜エッチング剤でエッチングして除去することができる。なおこの酸化剤溶液としては表面に供給する酸化剤溶液と同じものにする方が薬品の種類を少なくする上で好ましい。またシリコン酸化膜エッチング剤としては、フッ酸を用いることができ、基板の表面側の酸溶液もフッ酸を用いると薬品の種類を少なくすることができる。これにより、酸化剤供給を先に停止すれば疎水面が得られ、エッチング剤溶液を先に停止すれば飽水面（親水面）が得られて、その後のプロセスの要求に応じた裏面に調整することもできる。
【０１９０】
このように酸溶液すなわちエッチング液を基板に供給して、基板Ｗ表面に残留する金属イオンを除去した後、更に純水を供給して、純水置換を行ってエッチング液を除去し、その後、スピン乾燥を行う。このようにして半導体基板表面の周縁部のエッジカット幅Ｃ内の銅膜の除去と裏面の銅汚染除去を同時に行って、この処理を例えば８０秒以内に完了させることができる。なお、エッジのエッチングカット幅が任意（２ｍｍ〜５ｍｍ）に設定することが可能であるが、エッチングに要する時間はカット幅に依存しない。
【０１９１】
めっき後のＣＭＰ工程前に、アニール処理を行うことが、この後のＣＭＰ処理や配線の電気特性に対して良い効果を示す。アニール無しでＣＭＰ処理後に幅の広い配線（数μｍ単位）の表面を観察するとマイクロボイドのような欠陥が多数見られ、配線全体の電気抵抗を増加させたが、アニールを行うことでこの欠陥は減少し、電気抵抗の増加は改善された。アニール無しの場合に、細配線にはボイドが見られなかったことより、粒成長の度合いが関わっていることが考えられる。つまり、細い配線では粒成長が起こりにくいが、幅の広い配線では粒成長に伴い、アニール処理に伴うグレン成長の過程で、めっき膜中のＳＥＭでも見えないほどの超微細ポアが集結しつつ上へ移動することで配線上部にマイクロボイド様の凹みが生じたという推測ができる。アニールユニット１１４のアニール条件としては、ガスの雰囲気は水素を添加（２％以下）、温度は３００〜４００℃程度で１〜５分間で上記の効果が得られた。
【０１９２】
上記構成の半導体基板製造装置の特徴を列記すると下記のようになる。
各成膜ユニット内で、前処理・洗浄・乾燥までが行え、次の工程に汚染物質を持ち込まない。
【０１９３】
本装置に搭載している各ユニットでは、さまざまな薬液を使用している。また、同一ユニットであっても、プロセスの違いによって、異なる薬液が選択されることもある。異なった薬液が混合すると、薬液の処理効果が変化したり、化合物の結晶が析出して、処理中の基板に影響するばかりでなく、その後に入ってくる次半導体基板のプロセス処理に影響を及ぼすことも考えられる。また、搬送手段がロボットハンドであった場合においては、ハンドが汚染されるので、基板には搬送のたびに、さまざまな薬液が付着することになる。
【０１９４】
そのため、本装置においては、次のユニット、つまり、半導体基板製造装置の次工程に移る前に、ユニット内で、半導体基板に処理薬液を残さない処理を施してから搬出することで、薬液を別ユニットへ持ち込まないことを特徴としている。例えば、バリア層の成膜工程である無電解めっきユニットから、配線埋め込みのためのめっき工程を実施する電解めっきユニットへ基板を移す際は、無電解めっきユニット内で、洗浄処理、乾燥処理を経ることで、アルカリ性の無電解めっき液を酸性のめっき液を扱う電解めっきユニットへは持ち込まないようにしている。
【０１９５】
また、めっき工程からＣＭＰ工程へ移る際は、電解めっきユニット内で、ＣＭＰへ酸性のめっき液を持ち込まないようにめっきユニット内では、めっき処理のほか、洗浄処理、乾燥処理の実施を行っている。
【０１９６】
また、配線埋め込みのためのめっき工程を実施するめっき膜成膜ユニット１１３にあっては、界面活性材や、プレコート等の処理が可能であることが特徴である。このことにより、めっき膜成膜ユニット１１３内（単一のユニット内）で、電解めっき直前に前処理が行えるため、微細孔への液入れが改善される。また、めっき膜成膜ユニット１１３内（単一のユニット内）に洗浄機構やスピンドライ機構を有しているため、セル間移動のときの半導体基板Ｗを液きりあるいは乾燥といった所望の湿潤状態にできる。とくに、この洗浄機構とスピンドライ機構は、半導体基板の洗浄と乾燥のみならず、シール材やカソード接点も同様に洗浄、乾燥が行えるため、これらの消耗部材の交換頻度が著しく少なくなり、装置全体の連続稼動時間が増す効果がある。
【０１９７】
フレキシブルなユニットの搭載、プロセスの構築が短期間で可能である。図３０、図３１、図３２は半導体基板製造装置の各搭載ユニットの相互に入れ替え自在にした構成例を示す図である。図３０（ａ）、（ｂ）は本半導体基板製造装置を構成する各ユニットを搭載する台板の平面図、同図（ｃ）は正面図、同図（ｄ）は（ｂ）のＡ−Ａ断正面図であり、図３１（ａ）は本半導体基板製造装置の各ユニット正面図、同図（ｂ）は（ａ）のＢ−Ｂ断正面図であり、図３２（ａ）は本半導体基板製造装置の各ユニットを台板に搭載した状態を示す正面図、同図（ｂ）は（ａ）のＣ−Ｃ断正面図である。
【０１９８】
図示するように、本半導体基板製造装置の各ユニット３０１を搭載する台板３００の上面には各ユニット３０１の間口寸法Ｄより狭い間隔で、２本のレール（例えば、ＳＵＳ材からなる）３０２、３０２が平行に台板３００に埋め込み配置（台板３００の上面とレール３０２、３０２の上面が略同一高さ）されており、その中間に１本のガイド棒（例えばナイロン樹脂材からなる）３０３が台板３００上面より突出して配置されている。また、各ユニット３０１の底は２重底のようになっていて、上底部３０５には４個のローラ３０４がねじ３０８で取付けられていると共に、下底部３０６にはガイド棒３０３に係合する溝３０７が設けられている。各ローラ３０４はねじ３０８でその高さが調整できるようになっている。
【０１９９】
ねじ３０８を調整し、各ローラ３０４の底部が下底部３０６から若干（例えば１ｍｍ程度）突出する状態に調整する。この状態でユニット３０１の下底部３０６の溝３０７にガイド棒３０３が係合するようにユニット３０１を挿入するとユニット３０１はガイド棒に案内されて所定の位置に収まる。この状態では図３２（ａ）に示すように下底部３０６と台板３００の上面の間にはローラ３０４の突出分に相当する間隙ｄがある。各ユニット３０１が所定の位置に収まった状態で各ねじ３０８を緩め、各ローラ３０４を引っ込めることにより、ユニット３０１の下底部３０６は台板３００上面に当接する（図示は省略）。この状態で図示しない固定ビスで、各ユニット３０１を台板３００に固定する。
【０２００】
各ユニットは搬送ロボット１３１〜１３４（図２３参照）の方向におのおのの搬入、搬出口が向かうように搭載されている。その時のユニット３００の、ロボット面側の幅即ち、間口寸法Ｄは同一サイズとなっている。搭載時は、上記のように本装置の台板３００のユニット搭載面にレール３０２、３０２に沿って挿入することにより、容易に搭載することができる。また、搭載されたユニット３０１を装置本体から取り外す際は逆方向へ引くようにすれば良い。
【０２０１】
半導体製造の分野においては、技術の革新は日進月歩であるが、上記のように装置を構成する各ユニット３０１を容易に交換できる構造にすることによって、装置全体を入れ替えること無く、一部のユニット３０１を新たなユニットと容易に交換することで、装置全体の機能の更新が短期間、低コストで対応できる。また、このようなユニット３０１交換を前提に、制御系も容易に対応できるような設計になっている。本装置においては、搭載されたユニット３０１に対して、プロセス処理の実施／未実施（ユニットのスキップ機能）また半導体基板Ｗの処理経路（ユニットの使用順序）を自在に設定することが可能である。よって、ユニットが交換されたときのみならず、異なったプロセスで処理したい場合において装置機能が柔軟に対応できることが可能となる。特に、近年の多品種、少量生産に対応して小規模ラインを多種類もつことが重要となってきているため、必要なユニットを容易に自在に組合せることができる上記構造は特に有用である。
【０２０２】
図３３は、本発明に係る半導体基板製造装置の他の実施形態例の平面配置構成を示す図である。本半導体基板製造装置はディジタル情報家電機器に要求されるシステムＬＳＩの製造のように小規模で多品種、少量生産に適用できる半導体基板製造装置である。本半導体基板製造装置は、第１ロボット４０６及び第２ロボット４０７を囲むように、第１めっき膜成膜ユニット４０１、第２めっき膜成膜ユニット４０２、ベベル・裏面洗浄ユニット４０３、アニールユニット４０４、アライナ兼膜厚測定ユニット４０５、ロード／アンロード部４０８が配置された構成である。ロード／アンロード部４０８には２台のインデクサ４０９、４０９が配置され、夫々にカセット４１０が載置されている。なお、図３４において、４１１は薬液供給部、４１２は電装制御盤、４１３はタッチパネル、４１４は給気又は排気用のダクトである。
【０２０３】
上記インデクサ４０９は載置されたカセット４１０を上昇、下降させることができ、第１ロボット４０６が取出す基板に合わせて、高さ方向の位置決めを行う機構であり、第１ロボット４０６は同一の高さ位置にアクセスする。本半導体基板製造装置では、別装置でバリア層、シード層が形成された基板を第１ロボット４０６がインデクサ４０９上のカセット４１０から取り出し、アライナ兼膜厚測定ユニット４０５へ搬送する。該アライナ兼膜厚測定ユニット４０５でノッチのアライメント及び成膜前の膜厚測定を実施後、第２ロボット４０７が該アライナ兼膜厚測定ユニット４０５から基板を取り出し、第１めっき膜成膜ユニット４０１又は第２めっき膜成膜ユニット４０２へ搬送し、ここで銅めっきが施される。
【０２０４】
銅めっきの完了した基板は、第２ロボット４０７がアライナ兼膜厚測定ユニット４０５へ搬送し、該アライナ兼膜厚測定ユニット４０５でめっき後の基板の膜厚測定を行う。第１ロボット４０６がアライナ兼膜厚測定ユニット４０５の基板を取り出し、ベベル・裏面洗浄ユニット４０３へ搬送し、該ベベル・裏面洗浄ユニット４０３で洗浄後、アニールユニット４０４へ搬送する。アニールユニット４０４で基板をアニールした後、インデクサ４０９上のカセット４１０に戻す。
【０２０５】
第１めっき膜成膜ユニット４０１と第２めっき膜成膜ユニット４０２を同じプロセスに設定し、複数の基板のめっき処理を並行して実施するようにしてもよい。また、第１めっき膜成膜ユニット４０１と第２めっき膜成膜ユニット４０２に異なったプロセスを使いわけて、あるプロセスの時は片方を休止しておいて、もう一方のみを使用してもよい。また、例えば、一方をシード層を補強するための補強シード層成膜ユニットにしてもよい。該補強シード層成膜ユニットは、例えばめっき成膜ユニット４０１、４０２と略同様な構造を有し、めっき液として通常は銅めっきに硫酸銅を用いるのに対して弱アルカリのピエリン酸銅の高分極液を、使用したものである。また、補強シード層成膜ユニットとして、半導体基板の被めっき面を下に向け、めっき槽に収容されためっき液に接触させてめっきを行う所謂フェースダウン型のめっきユニットを用いてもよい。また、アニールユニット４０４、ベベル・裏面洗浄ユニット４０３等の他のユニットを補強シード層成膜ユニット系の異なったプロセスを行うためのめっき膜成膜ユニットに変更することもできる。
【０２０６】
本基板製造装置において、第１めっき膜成膜ユニット４０１及び第２めっき膜成膜ユニット４０２の第２ロボット４０７に面している側４０１ａ、４０２ａの幅、即ち間口寸法Ｄは、アニールユニット４０４やベベル・裏面洗浄ユニット４０３、アライナ兼膜厚測定ユニット４０５、図２３の洗浄ユニット１１５、１１８、シード層成膜ユニット１１２、バリア層成膜ユニット１１１、蓋めっきユニット１１７、アライナ兼膜厚測定ユニット１４１、１４２、膜厚測定ユニット１４６、基板反転機１４３、１４４、仮置き台１４５等の間口寸法と同一サイズにしているため、新しいプロセスを導入する場合にも容易にこれらのユニットを他のユニットに交換することが可能なため、短時間かつ低コストで装置の更新が可能である。
【０２０７】
図３４は、本発明に係る半導体基板製造装置の他の実施形態例の平面配置構成を示す図である。本半導体基板製造装置が図３３に示す半導体基板製造装置と異なる点は、図３３のアニールユニット４０４が無いだけであり、他は図３３の半導体基板製造装置同一構成であるのでその説明は省略する。
【０２０８】
上記半導体基板製造装置のレイアウトを主にして複数の半導体基板製造装置を工場内に設置し、各々に搭載するユニットの構成を変化させることによって、異なる配線プロセスで用いることも可能である。一時的に多くの生産を要求される場合は、急遽同一のユニットで構成した半導体基板製造装置へ改造して、対応することも可能である。
【０２０９】
【発明の効果】
以上、説明したように各請求項に記載の発明によれば下記のような優れた効果が得られる。
【０２１０】
請求項１乃至１０に記載の発明によれば、膜厚測定機を搬送機構に設け、半導体基板を搬送機構で保持した状態で該半導体基板の金属めっき膜及び研磨後の半導体基板の金属めっき膜の厚さを測定するので、下記のような優れた効果が得られる。
・装置に別途膜厚測定機の設置スペースや測定のために機器を操作するスペースを必要とせず、イニシャルコストやランニングコストを低くできる。
・また、ユニット間を搬送機構で基板を搬送中に基板の膜厚及び膜の表面状態の一方又は双方を測定できるから、その測定データを搬送先のユニットの処理時間、例えば所望のめっき膜厚を得るためのめっき時間、研磨時間の調整に利用することができる。
・また、ユニット間を搬送機構で基板を搬送中に基板の膜厚及び膜の表面状態の一方又は双方を測定するので、膜厚及び膜の表面状態の一方又は双方を測定のために機器の格別な操作を必要とせずに測定できるから、スループットも向上する。
【０２１２】
請求項８に記載の発明によれば、蓋めっきユニットを具備することにより、上記効果に加え、更にＣＭＰによって形成された配線部分上面に酸化や変質を防ぐための蓋めっきを施すことができ、配線部の酸化や変質を防止することができる。
【０２１５】
請求項１０に記載の発明によれば、半導体基板を基板保持部で保持した状態で、めっき処理と洗浄処理を行うので、上記効果に加え、半導体基板を移動させることなく、めっき処理と洗浄処理を行なうことができ、次の工程に汚染物質を持ちこまない。
【図面の簡単な説明】
【図１】図１（ａ）乃至（ｃ）は半導体基板上に回路配線を形成する説明図である。
【図２】本発明に係る半導体基板製造装置の平面構成例を示す図である。
【図３】本発明に係る半導体基板製造装置の研磨テーブル及びトップリング部分の概略構成例を示す図である。
【図４】本発明に係る半導体基板製造装置の洗浄機の概略構成例を示す図である。
【図５】本発明に係る半導体基板製造装置の研磨テーブル洗浄機の概略構成例を示す図である。
【図６】本発明に係る半導体基板製造装置のロボットを示す図で、図６（ａ）は外観を示す図、図６（ｂ）、（ｃ）はロボットハンドの平面、断面を示す図である。
【図７】本発明に係る半導体基板製造装置のＣｕめっき膜成膜ユニットの平面構成を示す図である。
【図８】図７のＡ−Ａ断面図である。
【図９】本発明に係る半導体基板製造装置のＣｕめっき膜成膜ユニットの基板保持部及びカソード部の断面構成を示す図である。
【図１０】本発明に係る半導体基板製造装置のＣｕめっき膜成膜ユニットの電極アーム部の断面構成を示す図である。
【図１１】本発明に係る半導体基板製造装置の電解めっき装置のアノード及びめっき液含浸部材部分の概略構成例を示す外観図である。
【図１２】本発明に係る半導体基板製造装置の電解めっき装置のアノード及びめっき液含浸部材部分の概略構成例を示す断面図である。
【図１３】本発明に係る半導体基板製造装置の電解めっき装置の半導体基板面上へのめっき液の流れを説明するための図である。
【図１４】本発明に係る半導体基板製造装置の電解めっき装置のアノード及びめっき液含浸部材部分の概略構成例を示す断面図である。
【図１５】本発明に係る半導体基板製造装置の電解めっき装置のアノード及びめっき液含浸部材部分の概略構成例を示す断面図である。
【図１６】本発明に係る半導体基板製造装置の電解めっき装置のアノード及びめっき液含浸部材部分の概略構成例を示す断面図である。
【図１７】本発明に係る半導体基板製造装置の電解めっき装置のアノード及びめっき液含浸部材部分の概略構成例を示す断面図である。
【図１８】本発明に係る半導体基板製造装置のめっき液含浸部材の外周部の概略構成例を示す断面図である。
【図１９】本発明に係る半導体基板製造装置の電解めっき装置のアノード及びめっき液含浸部材部分の概略構成例を示す断面図である。
【図２０】本発明に係る半導体基板製造装置の平面構成例を示す図である。
【図２１】本発明に係る半導体基板製造装置の平面構成例を示す図である。
【図２２】本発明に係る半導体基板製造装置の平面構成例を示す図である。
【図２３】本発明に係る半導体基板製造装置の平面構成例を示す図である。
【図２４】図２３に示す半導体基板製造装置内での各工程の流れを示す図である。
【図２５】本発明に係る半導体基板製造装置のアライナ兼膜厚測定ユニットの概略平面構成例を示す図である。
【図２６】本発明に係る半導体基板製造装置のアライナ兼膜厚測定ユニットの側面構成例を示す図である。
【図２７】図２５、図２６に示すアライナ兼膜厚測定ユニットにおける半導体基板の動きを示す図である。
【図２８】本発明に係る半導体基板製造装置のシード層成膜ユニットの構成例を示す図である。
【図２９】本発明に係る半導体基板製造装置のベベル・裏面洗浄ユニットの概略構成例を示す図である。
【図３０】本発明に係る半導体基板製造装置の各搭載ユニットを載置する台板構成例を示す図である。
【図３１】本発明に係る半導体基板製造装置の各搭載ユニットの概略正面構成例を示す図である。
【図３２】本発明に係る半導体基板製造装置の各搭載ユニットの搭載概略正面構成例を示す図である。
【図３３】本発明に係る半導体基板製造装置の平面構成例を示す図である。
【図３４】本発明に係る半導体基板製造装置の平面構成例を示す図である。
【図３５】半導体基板のベベルエッチング処理をせずにＣＭＰを行いベベル部にシード層やバリア層が残った状態を示す図である。
【符号の説明】
１ ロードアンロード部
２ Ｃｕめっき膜成膜ユニット
２−１ 基板処理部
２−２ めっき液トレー
２−３ 回転軸
２−４ アーム
２−６ 電極アーム
２−７ プレコート・回収アーム
２−８ 固定ノズル
２−９ 基板保持部
２−１０ カソード
２−２０ アノード
２−２２ めっき液含浸材
２−２８ めっき液導入管
３ 第１ロボット
４ 第３洗浄機
５ 反転機
６ 反転機
７ 第２洗浄機
８ 第２ロボット
９ 第１洗浄機
１０ 第１ポリッシング装置
１１ 第２ポリッシング装置
１２ めっき前後膜厚測定機
１３ 乾燥状態膜厚測定機
１４ 窒素ガス供給源
１５ 純水供給源
１６ レギュレータ
１７ レギュレータ
１８ エアオペレータバルブ
１９ エアオペレータバルブ
２１ 基板載置台
２２ 基板載置台
２３ 第２ロボット
２４ 第３ロボット
２５ プッシャーインデクサー
２６ 膜厚測定機
２７ シード層成膜ユニット
２８ 調温流体配管
３２ 保持部材
３４ リップシール
３６ 接点
３８ アノード
３９ めっき液導通孔
４０ 多孔体
４１ めっき液導入管
４５ 管
４７ 管
５９ 電解液通路部
６０ シール部材
１１１ バリア層成膜ユニット
１１２ シード層成膜ユニット
１１３ めっき膜成膜ユニット
１１４ アニールユニット
１１５ 第１洗浄ユニット
１１６ ヘベル・裏面洗浄ユニット
１１７ 蓋めっきユニット
１１８ 第２洗浄ユニット
１２０ ロード／アンロード部
１２１ 第１ポリッシング装置
１２２ 第２ポリッシング装置
１３１ 第１ロボット
１３２ 第２ロボット
１３３ 第３ロボット
１３４ 第４ロボット
１４１ 第１アライナ兼膜厚測定ユニット
１４２ 第２アライナ兼膜厚測定ユニット
１４３ 第１基板反転機
１４４ 第２基板反転機
１４５ 基板仮置き台
１４６ 膜厚測定器
２２０ 防水カバー
２２１ スピンチャック
２２２ 基板保持部
２２４ センタノズル
２２６ エッジノズル
２２８ バックノズル
３００ 台板
３０１ ユニット
３０２ レール
３０３ ガイド棒
３０４ ローラ
３０５ 上底部
３０６ 下底部
３０７ 溝
４０１ 第１めっき膜成膜ユニット
４０２ 第２めっき膜成膜ユニット
４０３ ベベル・裏面洗浄ユニット
４０４ アニールユニット
４０５ アライナ兼膜厚測定ユニット
４０６ 第１ロボット
４０７ 第２ロボット
４０８ ロードアンロード
４０９ インデクサ
４１０ カセット
４１１ 薬液供給部
４１２ 電装制御盤
４１３ タッチパネル
４１４ 給気又は排気用[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor substrate manufacturing apparatus for filling circuit pattern grooves and / or holes formed on a semiconductor substrate surface with a metal plating film, and forming the circuit wiring by removing the metal plating film while leaving the filling portion. It is about.
[0002]
[Prior art]
As a material for forming a wiring circuit on a semiconductor substrate, aluminum or an aluminum alloy is generally used. However, as the degree of integration of semiconductor devices increases, a material with higher conductivity should be adopted as the wiring material. Is required. For this reason, the semiconductor substrate surface on which the circuit pattern groove and / or hole is formed is plated, and the circuit pattern groove and / or hole is filled with Cu (copper) or an alloy thereof, and the filled portion is removed. Then, a method of removing the Cu or its alloy and forming a circuit wiring has been proposed.
[0003]
A method of forming the circuit wiring will be described with reference to FIG. In the semiconductor substrate W, as shown in FIG. 1A, a conductive layer 101a is formed on a semiconductor substrate 101 on which a semiconductor element is formed, and SiO 2 is formed on the conductive layer 101a.2An insulating film 102 is deposited, a contact hole 103 and a wiring groove 104 are formed by a lithography / etching technique, a barrier layer 105 made of TiN or the like is formed thereon, and a seed layer is formed thereon as a power feeding layer for electrolytic plating. 107 is formed.
[0004]
Then, as shown in FIG. 1B, the surface of the semiconductor substrate W is plated with Cu so that the contact hole 103 or the groove 104 of the semiconductor substrate 101 is filled with Cu, and the insulating film 102 is plated with Cu. A film layer 106 is deposited. After that, the surface of the Cu plating film layer 106 filled in the contact hole 103 and the wiring groove 104 is removed by chemical mechanical polishing (CMP) to remove the Cu plating film layer 106 and the barrier layer 105 on the insulating film 102. And the surface of the insulating film 102 are substantially flush with each other. Thereby, as shown in FIG.1 (c), the wiring which consists of Cu plating film layer 106 is formed.
[0005]
Here, since the barrier layer 105 is formed so as to cover almost the entire surface of the insulating film 102 and the seed layer 107 is formed so as to cover almost the entire surface of the barrier layer 105, the bevel (outer peripheral portion) of the semiconductor substrate W as shown in FIG. In some cases, a copper film as the seed layer 107 exists, or although not shown, copper is formed on the inner edge (outer peripheral portion) of the bevel of the semiconductor substrate W and remains without being polished.
[0006]
Copper, for example, is easily diffused into the insulating film 102 in a semiconductor manufacturing process such as annealing, thereby deteriorating the insulating property, or the adhesiveness with the film to be formed next is impaired, and may cause separation from there. Therefore, it is required to be completely removed from the substrate at least before film formation. In addition, the outer peripheral portion of the substrate other than the circuit formation (here, the outer peripheral portion is a region where the edges and bevels of the semiconductor substrate W are combined, or any portion of the edge bevel. Edge: 5 mm from the outer peripheral edge of the substrate. The copper film deposited or attached to the front and back surface portions of the semiconductor substrate W, the bevel: the side surface portion of the semiconductor substrate W and the portion having a curved section within 0.5 mm from the outer peripheral edge) is not only unnecessary. In the subsequent steps of transporting, storing and processing the semiconductor substrate W, it may cause cross contamination, so it is necessary to completely remove it immediately after the copper film forming step and the CMP step.
[0007]
In recent plating apparatuses that perform Cu plating for copper wiring and polishing apparatuses that perform chemical mechanical polishing, a so-called dry-in / dry-out configuration in which a substrate is put in a dry state and put out in a dry state is employed. As a configuration of the apparatus, after each processing step, for example, plating or polishing, particles are removed by a cleaning unit and a spin drying unit, and the semiconductor substrate is taken out in a dried state. As described above, since the plating apparatus and the polishing apparatus have many common processes and are inherently continuous processes, the initial cost and running cost of the apparatus increase, and a large installation space is required to install both apparatuses. There was a problem of requiring a long processing time.
[0008]
Currently, the driving force of semiconductor devices is changing from workstations and personal computers to digital information home appliances (game machines, mobile phones, digital still cameras, DVDs, car navigation devices, digital video cameras, etc.). Therefore, in LSI manufacturing, it is necessary to cope with a change from a general-purpose LSI used in a personal computer or the like to a system LSI requiring digital information home appliances.
[0009]
These system LSIs are characterized by a variety of products, a small amount of production, large fluctuations in the number of production, and a short product life compared to general-purpose LSIs. In addition, in order to reduce the equipment cost of digital information home appliances, it is essential to reduce the manufacturing cost of LSI. Semiconductor manufacturing factories are also required to have many types of small-scale lines based on the idea of large-scale lines, and to minimize the production period from the amount of production. Correspondingly, future semiconductor device manufacturing responds quickly to the needs of equipment manufacturers, puts them on the production line as quickly as possible, and changes in demand make it possible to flexibly change functions or update equipment. It is required to be able to do it.
[0010]
[Problems to be solved by the invention]
  The present invention has been made in view of the above points, can reduce the initial cost and running cost of the apparatus, does not require a large installation space, can form circuit wiring in a short processing time, and causes cross contamination. An object of the present invention is to provide a semiconductor substrate manufacturing apparatus in which no copper film remains on the edge bevel portion.
[0011]
In addition, the present invention is a small-scale and flexible function change that manufactures a variety of products such as system LSIs used in digital information home appliances, a variety of products, a small amount of production, a large variation in the number of production, and a short product life, Alternatively, an object of the present invention is to provide a semiconductor substrate manufacturing apparatus suitable for a manufacturing line capable of updating the apparatus.
[0012]
[Means for Solving the Problems]
  In order to solve the above problems, the invention described in claim 1 is a metal loading / unloading unit for loading / unloading a semiconductor substrate having a circuit formed on its surface in a dry state, and a metal for forming a metal plating film on the loaded semiconductor substrate. Plating film deposition unit and the semiconductor substrateFormed inPolishing unit for polishing at least a part of the metal plating film, and a transport mechanism for transporting the polished semiconductor substrate between the unitsAnd a film thickness measuring machine provided in the transport mechanismEquipped withThe film thickness of the metal plating film of the semiconductor substrate and the metal plating film of the semiconductor substrate after polishing are measured while the semiconductor substrate is held by a transport mechanism.
[0013]
  The invention according to claim 2The semiconductor substrate manufacturing apparatus according to claim 1, wherein the film thickness measuring device is provided on a surface on which the substrate of the transport mechanism is placed.
[0015]
  The invention according to claim 3 is the semiconductor substrate manufacturing apparatus according to claim 1 or 2,A plurality of film thickness measuring machines are provided on the transport mechanism.It is characterized by that.
[0016]
  The invention according to claim 4 is the semiconductor substrate manufacturing apparatus according to any one of claims 1 to 3,Adjust the plating time and polishing time based on the results measured by the film thickness measuring instrument.It is characterized by that.
[0017]
  According to a fifth aspect of the present invention, in the semiconductor substrate manufacturing apparatus according to any one of the first to fourth aspects, the semiconductor substrate is formed on the semiconductor substrate.Reinforced seed layerFor formingReinforcement seedA layer deposition unit is provided.
[0018]
  The invention according to claim 6 is the invention described in claims 1 to4The semiconductor substrate manufacturing apparatus according to any one of the above, wherein the semiconductor substrateTo seed layerFor formingSeed layer depositionA unit is provided.
[0020]
  The invention according to claim 7 is the invention described in claims 1 to4The semiconductor substrate manufacturing apparatus according to claim 1, wherein the semiconductor substrateBarrier layer deposition unit for forming a barrier layer on topIt is characterized by comprising.
[0022]
  The invention according to an eighth aspect is the first aspect.4In the semiconductor substrate manufacturing apparatus according to any one of the above, on the semiconductor substrateLid plating unit for forming lid plating film layerIt is characterized by comprising.
[0024]
  The invention according to claim 9 is the invention according to claims 1 to4In the semiconductor substrate manufacturing apparatus of any one of these,A bevel / back surface cleaning unit for etching and removing at least one of a metal plating film layer, a seed layer, and a barrier layer formed on a peripheral portion of the semiconductor substrate is provided.It is characterized bySemiconductor substrate manufacturing equipment.
[0026]
  11. The semiconductor substrate manufacturing apparatus according to claim 10, wherein the metal plating film forming unit is a plating process in a state where the semiconductor substrate is held by a substrate holding portion. And a cleaning process.
[0027]
By performing the plating process and the cleaning process while holding the semiconductor substrate with the substrate holder as described above, the plating process and the cleaning process can be performed without moving the semiconductor substrate. Do not bring in substances.
[0028]
Further, the semiconductor substrate manufacturing apparatus according to the present invention includes a carry-in / carry-in unit for carrying in and out a semiconductor substrate in which a groove and / or hole for a wiring pattern is formed on the surface and a barrier layer is formed thereon in a dry state. A seed layer film forming unit for forming a power feeding seed layer on the semiconductor substrate by electroless plating; and a metal plating film forming unit for forming a metal plating film layer on the semiconductor substrate on which the power feeding seed layer is formed by electrolytic plating; A polishing portion for polishing and removing the metal plating film layer, the power supply seed layer and the barrier layer, leaving a portion filled in the groove and / or hole of the semiconductor substrate on which the metal plating film layer is formed, and the semiconductor from which each layer is removed A cleaning unit for cleaning and drying the substrate and a transfer mechanism for transferring the semiconductor substrate between the units are provided.
[0029]
By configuring the semiconductor substrate manufacturing apparatus as described above, a power supply seed layer and a metal plating film layer are formed on a semiconductor substrate on which a wiring pattern groove and / or hole is formed on the surface and a barrier layer is formed thereon. Then, the power supply seed layer and the metal plating film layer are polished and removed, washed and dried to continuously form a circuit wiring with a single apparatus.
[0030]
The semiconductor substrate manufacturing apparatus according to the present invention also includes a carry-in / out unit for carrying in and out a semiconductor substrate having a wiring pattern groove and / or hole formed on a surface thereof in a dry state, and a barrier layer on the semiconductor substrate carried in. A barrier layer film forming portion to be formed; a seed layer film forming portion for forming a power supply seed layer on the semiconductor substrate on which the barrier layer is formed by electroless plating; and a metal plating film on the semiconductor substrate on which the power supply seed layer is formed A metal plating film forming portion for forming the layer by electrolytic plating, and a metal plating film layer, a power supply seed layer, and a barrier layer, leaving a portion filled in the groove and / or hole of the semiconductor substrate on which the metal plating film layer is formed A polishing section for polishing and removing the semiconductor substrate, a cleaning section for cleaning and drying the semiconductor substrate from which each layer has been removed, and a transfer mechanism for transferring the semiconductor substrate between the sections.
[0031]
Further, the semiconductor substrate manufacturing apparatus according to the present invention includes a film thickness measuring unit that measures the film thickness of the metal plating film layer after the formation of the metal plating film layer and a residual film measurement unit that measures the remaining film after polishing removal. And a recording means for recording the results measured by the film thickness measuring unit and the residual film measuring unit.
[0032]
Further, the semiconductor substrate manufacturing apparatus according to the present invention is provided with a film thickness measuring unit for measuring the film thickness of each layer, measures the initial film thickness of each layer, and records the measurement result in the recording means. To do.
[0033]
By providing recording means as described above, the processing time of the next process is controlled by recording the film thickness measured by the film thickness measurement unit and the residual film measurement unit, the residual film, and the initial film thickness measurement results of each layer. It can be used as data for determining the quality of each processing step, the quality of a semiconductor substrate for which circuit wiring formation processing has been completed, and the like.
[0034]
The semiconductor substrate manufacturing apparatus according to the present invention includes a carry-in / out unit for carrying in and out a semiconductor substrate having a wiring pattern groove and / or hole formed on a surface thereof, and a metal plating film layer on the carried-in semiconductor substrate. A metal plating unit for forming the semiconductor substrate, a polishing unit for polishing the metal plating film on the semiconductor substrate, a cleaning unit for cleaning and drying the semiconductor substrate on which the metal plating film is polished, and a transport mechanism for transporting the semiconductor substrate And the metal plating unit and the cleaning unit can be freely replaced.
[0035]
As described above, the metal plating unit and the cleaning unit can be interchanged easily, so it is possible to easily respond to changes in the substrate processing process, and to update the functions of the entire semiconductor substrate manufacturing apparatus in a short time and at low cost. .
[0036]
The semiconductor substrate manufacturing apparatus according to the present invention includes a bevel etching unit for etching and removing a metal plating film formed on an edge (bevel) portion of a semiconductor substrate, and the metal plating unit, the cleaning unit, and the bevel etching unit are replaced. Is freely configured.
[0037]
By providing the bevel etching unit, it is possible to remove the metal plating film on the edge and the bevel part causing cross contamination, and the metal plating unit, the cleaning unit, and the bevel etching unit can be freely replaced. In the same manner, the function update of the entire semiconductor substrate manufacturing apparatus can be performed in a short time and at a low cost.
[0038]
In addition, the semiconductor substrate manufacturing apparatus according to the present invention can save time for movement between apparatuses by integrating the seed layer deposition unit with the plating unit, can improve throughput, and can be coated without contamination. The configuration is made possible.
[0039]
In addition, the semiconductor substrate manufacturing apparatus according to the present invention has a configuration in which the barrier layer film forming unit is integrated with the plating unit to save time for movement between apparatuses and to improve throughput.
[0040]
The semiconductor substrate manufacturing apparatus according to the present invention includes a carry-in / out unit for carrying in and out a semiconductor substrate having a wiring pattern groove and / or hole formed on the surface thereof in a dry state, and a metal plating film on the carried-in semiconductor substrate. A metal plating unit for forming the semiconductor substrate, a polishing unit for polishing the metal plating film on the semiconductor substrate, a cleaning unit for cleaning and drying the semiconductor substrate on which the metal plating film has been polished, and a transport mechanism for transporting the semiconductor substrate The metal plating unit includes a cathode portion having a substrate holding portion that holds the substrate with the surface to be plated facing upward, an electrode arm portion that is disposed above the cathode portion and includes an anode, and a substrate A plating solution injection means for injecting a plating solution into a space between the surface to be plated of the substrate held by the holding portion and the anode of the electrode arm portion close to the surface to be plated; Characterized in that it.
[0041]
The cathode part of the metal plating unit has a substrate holding part that holds the substrate horizontally with the surface to be plated facing upward, so that plating treatment and other treatments such as pretreatment and cleaning / drying treatment incidental to the plating treatment are performed. It can be done before or after processing.
[0042]
The semiconductor substrate manufacturing apparatus according to the present invention includes a carry-in / out unit for carrying in and out a semiconductor substrate having a wiring pattern groove and / or hole formed on the surface thereof in a dry state, and a metal plating film on the carried-in semiconductor substrate. A metal plating unit for forming the semiconductor substrate, a polishing unit for polishing the metal plating film on the semiconductor substrate, a cleaning unit for cleaning and drying the semiconductor substrate on which the metal plating film has been polished, and a transport mechanism for transporting the semiconductor substrate In addition, the metal plating unit is characterized in that it can perform pre-coating treatment, plating treatment, and water washing treatment.
[0043]
As described above, the metal plating unit can perform pre-coating treatment, plating treatment and water washing treatment. In particular, since the water washing treatment after the plating treatment is performed in the metal plating unit, the plating solution is not brought into another unit.
[0044]
In addition, the semiconductor substrate manufacturing apparatus according to the present invention includes a carry-in / out unit for carrying in and out a semiconductor substrate having a wiring pattern groove and / or hole formed on the surface thereof in a dry state, and a barrier layer on the carried-in semiconductor substrate. A barrier layer forming unit for forming a film, a seed layer forming unit for forming a seed layer film on the barrier layer film, a metal plating unit for forming a metal plating film on the seed layer film, and an edge portion of the semiconductor substrate A bevel etching unit for etching and removing the metal film formed on the substrate, an annealing unit for annealing the metal plating film, a polishing unit for polishing the metal plating film and / or the seed layer film on the semiconductor substrate, and a metal plating film Cleaning and drying unit that cleans and dries the polished semiconductor substrate, plating unit that forms a lid plating film on the metal plating film, and transports the semiconductor substrate A barrier layer deposition unit, a seed layer deposition unit, a metal plating unit, a bevel etching unit, an annealing unit, a polishing unit, a cleaning unit, and a lid plating unit. It is characterized by being free.
[0045]
As described above, since the units can be freely replaced, it is possible to easily cope with various changes in the substrate processing process, and to update the functions of the entire semiconductor substrate manufacturing apparatus in a short time and at a low cost.
[0046]
Further, the semiconductor substrate manufacturing method in the semiconductor substrate manufacturing apparatus according to the present invention is a semiconductor substrate having a wiring pattern groove and / or hole formed on the surface thereof and a barrier layer formed thereon by a loading / unloading mechanism in a dry state. A feeding seed layer is formed on the carried semiconductor substrate, a metal plating film layer is formed thereon, and the grooves and / or holes of the semiconductor substrate on which the metal plating film layer is formed are filled. The metal plating film layer, the power supply seed layer, and the barrier layer are polished and removed, leaving portions, and the semiconductor substrate from which each layer has been removed is washed and dried, and then transferred to the loading / unloading mechanism in a dry state. .
[0047]
By performing the semiconductor substrate manufacturing method as described above, a power supply seed layer and a metal plating film layer are applied to a semiconductor substrate on which a wiring pattern groove and / or hole is formed on the surface and a barrier layer is formed thereon. Since the power supply seed layer and the metal plating film layer are polished and removed, washed and dried to continuously form the circuit wiring, the circuit wiring can be formed in a short processing time.
[0048]
The semiconductor substrate manufacturing method in the semiconductor substrate manufacturing apparatus according to the present invention includes a semiconductor substrate having a wiring pattern groove and / or hole formed on a surface thereof carried in a dry state by a loading / unloading mechanism, A barrier layer is formed on a semiconductor substrate, a power supply seed layer is formed thereon, a metal plating film layer is further formed thereon, and the grooves and / or holes of the semiconductor substrate on which the metal plating film layer is formed are filled. The metal plating film layer, the power feeding seed layer, and the barrier layer are polished and removed while leaving the portions, and the semiconductor substrate from which each layer has been removed is washed and dried, and then passed to the loading / unloading mechanism in a dry state. And
[0049]
By performing the semiconductor substrate manufacturing method as described above, a barrier layer, a power seed layer and a metal plating film layer are applied to a semiconductor substrate having a wiring pattern groove and / or hole formed on the surface, and the power seed layer In addition, since the metal plating film layer is polished and removed, washed and dried to continuously form the circuit wiring, the circuit wiring can be formed in a short processing time.
[0050]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a diagram showing a planar configuration of a semiconductor substrate manufacturing apparatus according to the present invention. The semiconductor substrate manufacturing apparatus includes a load / unload unit 1, a Cu plating film forming unit 2, a first robot 3, a third cleaning machine 4, a reversing machine 5, a reversing machine 6, a second cleaning machine 7, and a second robot 8. The first cleaning machine 9, the first polishing apparatus 10, and the second polishing apparatus 11 are arranged. In the vicinity of the first robot 3, a film thickness measuring machine 12 before and after plating for measuring the film thickness before and after plating and a dry state film thickness measuring machine 13 for measuring the film thickness of the dried semiconductor substrate W after polishing are arranged. Yes.
[0051]
The film thickness measuring machine 12 before and after plating and the dry film thickness measuring machine 13, particularly the dry film thickness measuring machine 13, may be provided in the hand of the first robot 3, as will be described in detail later. Although not shown in the drawings, the film thickness measuring machine 12 before and after plating is provided at the semiconductor plate carry-in / out port of the Cu plating film unit 2 so as to measure the film thickness of the semiconductor substrate W carried in and the film thickness carried out. Also good.
[0052]
The first polishing apparatus 10 includes a polishing table 10-1, a top ring 10-2, a top ring head 10-3, a film thickness measuring device 10-4, and a pusher 10-5, and the second polishing apparatus 11 is a polisher. A table 11-1, a top ring 11-2, a top ring head 11-3, a film thickness measuring device 11-4, and a pusher 11-5 are provided.
[0053]
As shown in FIG. 1, a cassette 1-1 containing a semiconductor substrate W in which a contact hole 103 and a wiring groove 104 are formed and a seed layer 107 is formed thereon is used as a load port of the load / unload unit 1. Place. The first robot 3 takes out the semiconductor substrate W from the cassette 1-1 and loads it into the Cu plating film forming unit 2 to form the Cu plating film layer 106. At that time, the film thickness of the seed layer 107 is measured by the film thickness measuring machine 12 before and after plating. The Cu plating film layer 106 is formed by first performing a hydrophilic treatment on the surface of the semiconductor substrate W and then performing Cu plating. After the formation of the Cu plating film layer 106, rinsing or cleaning is performed in the Cu plating film forming unit 2. If time allows, you may dry. A configuration example and operation of the Cu plating film forming unit 2 will be described in detail later.
[0054]
When the semiconductor substrate W is taken out from the Cu plating film forming unit 2 by the first robot 3, the film thickness of the Cu plating film layer 106 is measured by the film thickness measuring machine 12 before and after plating. The measurement method is the same as the measurement of the seed layer 107, but the measurement result is recorded as the recording data of the semiconductor substrate in a recording device (not shown), and the abnormality determination of the Cu plating film forming unit 2 is performed. Also used. After the film thickness measurement, the first robot 3 passes the semiconductor substrate W to the reversing machine 5 and reverses the reversing machine 5 (the surface on which the Cu plating film layer 106 is formed is down). Polishing by the first polishing apparatus 10 and the second polishing apparatus 11 includes a series mode and a parallel mode. Hereinafter, polishing in the series mode and the parallel mode will be described.
[0055]
[Series mode polishing]
The series mode polishing is polishing in which primary polishing is performed by the polishing apparatus 10 and secondary polishing is performed by the polishing apparatus 11. The second robot 8 picks up the semiconductor substrate W on the reversing machine 5 and places the semiconductor substrate W on the pusher 10-5 of the polishing apparatus 10. The top ring 10-2 adsorbs the semiconductor substrate W on the pusher 10-5, and as shown in FIG. 3, the surface on which the Cu plating film layer 106 of the semiconductor substrate W is formed on the polishing surface 10-1a of the polishing table 10-1. Is pressed to perform primary polishing. In the primary polishing, the Cu plating film layer 106 is basically polished. The polishing surface 10-1a of the polishing table 10-1 is made of foamed polyurethane such as IC1000, or one in which abrasive grains are fixed or impregnated. The Cu plating film layer 106 is polished by the relative movement of the polishing surface 10-1a and the semiconductor substrate W.
[0056]
Silica, alumina, ceria or the like is used for the abrasive grains for polishing the Cu plating film layer 106 or the slurry ejected from the slurry nozzle 10-6, and the oxidizing material is mainly acidic such as hydrogen peroxide. A material that oxidizes Cu is used. In order to keep the temperature at a predetermined value in the polishing table 10-1, a temperature adjusting fluid pipe 28 is connected to allow the liquid adjusted to the predetermined temperature to pass. In order to keep the temperature of the slurry at a predetermined value, the slurry nozzle 10-6 is provided with a temperature regulator 10-7. Or although illustration is abbreviate | omitted, the water etc. at the time of dressing are temperature-controlled. Thus, the chemical reaction rate is kept constant by maintaining the temperature of the polishing table 10-1, the temperature of the slurry, the temperature of water at the time of dressing, etc. at predetermined values. In particular, the polishing table 10-1 is made of ceramic such as alumina or SiC having good thermal conductivity.
[0057]
For detecting the end point of the primary polishing, an eddy current film thickness measuring device 10-8 or an optical film thickness measuring device 10-9 provided on the polishing table 10-1 is used. When the thickness measurement or the surface detection of the barrier layer 105 is performed, and the film thickness of the Cu plating film layer 106 is 0 or the surface of the barrier layer 105 is detected, the end point of polishing is determined.
[0058]
After polishing of the Cu plating film layer 106, the semiconductor substrate W is returned onto the pusher 10-5 by the top ring 10-2. The second robot 8 picks up the semiconductor substrate W and puts it in the first cleaning machine 9. At this time, chemicals may be sprayed onto the front and back surfaces of the semiconductor substrate W on the pusher 10-5 to remove particles or make it difficult to stick.
[0059]
In the first cleaning machine 9, scrub cleaning is performed on the front and back surfaces of the semiconductor substrate W with PVA (polyvinyl chloride) sponge rolls 9-2 and 9-2 using the cleaning machine 9 configured as shown in FIG. The cleaning water ejected from the nozzle 9-4 is mainly pure water, but it is possible to adjust the pH after mixing the surface active material, chelating material, or both to match the zeta potential of copper oxide. Good. Moreover, the ultrasonic vibration element 9-3 may be provided in the nozzle 9-4, and ultrasonic vibration may be applied to the jetted cleaning water. Reference numeral 9-1 denotes a rotating roller for rotating the semiconductor substrate W in a horizontal plane.
[0060]
After the completion of the cleaning, the second robot 8 picks up the semiconductor substrate W and places the semiconductor substrate W on the pusher 11-5 of the second polishing apparatus 11. The top ring 11-2 adsorbs the semiconductor substrate W on the pusher 11-5, and the surface on which the barrier layer 105 of the semiconductor substrate W is formed is pressed against the polishing surface of the polishing table 11-1 to perform secondary polishing. Do. The structures of the polishing table 11-1, the top ring 11-2, and the like are the same as those shown in FIG. In this secondary polishing, the barrier layer 105 is polished. However, there are cases where the Cu film and oxide film remaining in the primary polishing are also polished.
[0061]
The polishing surface 11-1a of the polishing table 11-1 is made of foamed polyurethane such as IC1000, or one in which abrasive grains are fixed or impregnated, and is polished by relative movement of the polishing surface 11-1a and the semiconductor substrate W. . At this time, silica, alumina, ceria or the like is used for the abrasive grains or slurry. The chemical solution is adjusted according to the type of film to be polished.
[0062]
The end point of the secondary polishing is detected mainly by measuring the film thickness of the barrier layer 105 using an optical film thickness measuring machine 10-9 shown in FIG.2This is performed by detecting the surface of the insulating film 102 made of the above. Further, a film thickness measuring device with an image processing function is used for the film thickness measuring device 11-4 provided in the vicinity of the polishing table 11-1, and an oxide film is measured and left as a processing record of the semiconductor substrate W. It is determined whether or not the semiconductor substrate W after the next polishing can be transferred to the next process. If the secondary polishing end point has not been reached, re-polishing is performed, or if the polishing exceeds the specified value due to some abnormality, the semiconductor substrate is manufactured so that the next polishing is not performed so as not to increase defective products. Stop the device.
[0063]
After the secondary polishing, the semiconductor substrate W is moved to the pusher 11-5 by the top ring 11-2. The semiconductor substrate W on the pusher 11-5 is picked up by the second robot 8. At this time, the chemical solution may be sprayed onto the front and back surfaces of the semiconductor substrate W on the pusher 11-5 to remove particles or make it difficult to stick.
[0064]
The second robot 8 carries the semiconductor substrate W into the second cleaning machine 7 and performs cleaning. The structure of the 2nd washing machine 7 is also the same composition as the 1st washing machine 9 shown in FIG. The surface of the semiconductor substrate W is mainly scrubbed with a PVA sponge roll 9-2 using pure water, a surfactant, a chelating material, or a pH adjusting material for particles. On the back surface of the semiconductor substrate W, a strong chemical solution such as DHF is ejected from the nozzle 9-5, and if there is no problem of etching the diffused Cu, or if there is no problem of diffusion, the PVA sponge roll is used using the same chemical solution as the surface. Scrub with 9-2.
[0065]
After completion of the cleaning, the semiconductor substrate W is picked up by the second robot 8, transferred to the reversing machine 6, and reversed by the reversing machine 6. The inverted semiconductor substrate W is picked up by the first robot 3 and placed in the third cleaning machine 4. In the third cleaning machine 4, the surface of the semiconductor substrate W is cleaned by jetting megasonic water excited by ultrasonic vibration. At that time, pure water, a surfactant, a chelating material, or a pH adjusting material may be added to clean the surface with a known pencil type sponge. Thereafter, the semiconductor substrate W is dried by spin drying.
[0066]
As described above, when the film thickness is measured by the film thickness measuring device 11-4 provided in the vicinity of the polishing table 11-1, the film is stored in the cassette mounted on the unload port of the load / unload unit 1 as it is.
[0067]
When performing multilayer film measurement, since it is necessary to perform measurement in a dry state, the film thickness is measured once by entering the film thickness measuring machine 13. Therefore, it is determined whether to leave the processing record of the semiconductor substrate W or take it to the next process. If the end point has not been reached, feedback is performed on the semiconductor substrate W to be processed later, or if polishing is performed beyond a specified value due to some abnormality, the next polishing is not performed so as not to increase defects. Stop the device.
[0068]
[Parallel mode polishing]
The parallel mode polishing is a case where the semiconductor substrate W on which the Cu plating film layer 106 is formed by the Cu plating film forming unit 2 is polished in parallel by each of the polishing apparatuses 10 and 11. The second robot 8 picks up the semiconductor substrate W reversed by the reversing machine 5 as described above, and places the semiconductor substrate W on the pusher 10-5 or 11-5. The top ring 10-2 or 11-2 adsorbs the semiconductor substrate W, and abuts and presses the surface on which the Cu plating film layer 106 of the semiconductor substrate W is formed on the polishing surface of the polishing table 10-1 or 11-1. I do. The polishing surface 10-1a of the polishing tables 10-1 and 11-1 is made of foamed polyurethane such as IC1000, or a product in which abrasive grains are fixed or impregnated, and the polishing surface and the semiconductor substrate W are relative to each other. Polished by movement.
[0069]
Silica, alumina, ceria, or the like is used for the abrasive grains or slurry, and a material that oxidizes Cu with a mainly acidic material such as hydrogen peroxide is used as the oxidizing material. The polishing tables 10-1 and 11-1, slurry, water at the time of dressing, and the like are temperature-controlled and the chemical reaction rate is kept constant as described above. In particular, the polishing tables 10-1 and 11-1 are made of ceramic such as alumina or SiC having good thermal conductivity.
[0070]
Polishing at the polishing table 10-1 or 11-1 is performed through a plurality of steps. In the first step, the Cu plating film layer 106 is polished. The main purpose at this time is removal of a step on the surface of the Cu plating film layer 106, and a slurry having excellent step characteristics is used. For example, a 100 μm line whose initial step 700 nm can be reduced to 20 nm or less is used. At this time, as the second step, the pressing load for pressing the semiconductor substrate W is set to be less than half of the first step, and polishing conditions for improving the step characteristics are added. For the end point detection in the second step, the eddy current measuring machine 10-8 shown in FIG. 3 is used when the Cu plating film layer 106 remains at 500 nm. In the case where the Cu plating film layer 106 is less than that or when polishing to the surface of the barrier layer 105, An optical film thickness measuring device 10-9 is used.
[0071]
The polishing of the barrier layer 105 is performed after the polishing of the Cu layer of the Cu plating film layer 106 and the seed layer 107 is completed. Usually, when the barrier layer 105 cannot be polished with the slurry used first, it is necessary to change the composition. Therefore, when the second step is completed, the slurry used in the first and second steps remaining on the polishing surface of the polishing table 10-1 or 11-1 is mixed with water polish, water jet, pure water and gas. Remove with the atomizer and dresser, and proceed to the next step.
[0072]
FIG. 5 is a diagram showing a configuration of a cleaning mechanism for cleaning the polishing surface 10-1a of the polishing table 10-1. As shown in the drawing, a plurality (four in the figure) of mixed injection nozzles 10-11a to 10-11d for mixing and injecting pure water and nitrogen gas are arranged on the upper part of the polishing table 10-1. Nitrogen gas pressure-adjusted by the regulator 16 from the nitrogen gas supply source 14 is supplied to the mixing injection nozzles 10-11a to 10-11d through the air operator valve 18, and the pressure is supplied from the pure water supply source 15 by the regulator 17. The adjusted pure water is supplied through the air operator valve 19.
[0073]
The mixed gas and liquid are changed by changing the parameters of the liquid and / or gas pressure, temperature, nozzle shape and the like by the nozzle, respectively. ▼ Solidification of fine particles by solidification of liquid, and (3) vaporization of liquid by evaporation (these (1), (2), and (3) are referred to as atomization or atomization here), liquid-derived components and gas The mixture of components is jetted with a predetermined direction toward the polishing surface of the polishing table 10-1.
[0074]
When the polishing surface 10-1a is regenerated (dressing) by the relative movement of the polishing surface 10-1a and the dresser 10-10, a mixed fluid of pure water and nitrogen gas is mixed from the mixed injection nozzles 10-11a to 11-11d. 10-1a is sprayed and washed. The pressure of nitrogen gas and the pressure of pure water can be set independently. In this embodiment, manual drive regulators are used for both the pure water line and the nitrogen line, but regulators that can change the set pressure based on an external signal may be used. As a result of cleaning the polishing surface 10-1a using the cleaning mechanism, the slurry remaining on the polishing surface in the first polishing step and the second polishing step can be removed by cleaning for 5 to 20 seconds. did it. In addition, although illustration is abbreviate | omitted, in order to wash | clean the grinding | polishing surface 11-1a of the grinding | polishing table 11-1, the cleaning mechanism same as the structure shown in FIG. 5 is provided.
[0075]
The abrasive grains used for the polishing slurry of the barrier layer 105 in the third step are preferably the same as the abrasive grains for polishing the Cu plating film layer 106, and the pH value of the chemical solution is also on the acidic side or alkaline side. The condition is that no mixture is formed on the polished surface. Here, the same silica particles were used in both cases, and as a case, both alkaline and acidic results were obtained.
[0076]
For the end point detection in the third step, the optical film thickness measuring device 10-9 of FIG.2A signal is sent by detecting the thickness of the oxide film and the remaining barrier layer 105. Moreover, the oxide film is measured using a film thickness measuring machine 10-4 or 11-4 with an image processing function provided in the vicinity of the polishing tables 10-1 and 11-1, using a film thickness measuring machine with an image processing function, It is determined whether the semiconductor substrate W is left as a processing record or can be transferred to the next process. If the end point is not reached in the third step polishing, the semiconductor substrate is re-polished, or if it is polished beyond a specified value due to some abnormality, the next polishing is not performed so as not to increase defective products. Stop production equipment.
[0077]
After completion of the third step, the top ring 10-2 or 11-2 moves the semiconductor substrate W to the pusher 10-5 or 11-5 and places it thereon. The semiconductor substrate W on the pusher 10-5 or 11-5 is picked up by the second robot 8. At this time, the chemical solution may be ejected onto the front surface and the back surface of the semiconductor substrate W on the pusher 10-5 or 11-5 to remove particles or make it difficult.
[0078]
The second robot 8 puts the semiconductor substrate W into the second cleaning machine 7 or the first cleaning machine 9 and performs cleaning. The surface of the semiconductor substrate W is mainly scrubbed with a PVA sponge roll using pure water, a surfactant, a chelate material, or a pH adjusting material for particles. On the back surface of the semiconductor substrate W, a strong chemical solution such as DHF is ejected from the nozzle 3-5, and if there is no problem of diffusion of Cu or diffusion, a PVA sponge roll using the same chemical solution as the front surface is used. Use scrub scrubbing.
[0079]
After the completion of the cleaning, the semiconductor substrate W is picked up by the second robot 8, transferred to the reversing machine 6, and reversed. The inverted semiconductor substrate W is picked up by the first robot 3 and placed in the third cleaning machine 4. In the third cleaning machine 4, the surface of the semiconductor substrate W is cleaned by jetting megasonic water excited by ultrasonic vibration. At that time, pure water, a surfactant, a chelating material, or a pH adjusting material may be added to clean the surface with a known pencil type sponge. After cleaning, the semiconductor substrate W is dried by spin drying, and then the semiconductor substrate W is picked up by the first robot 3.
[0080]
When the film thickness is measured by the film thickness measuring device 10-4 or 11-4 provided in the vicinity of the polishing table 10-1 or 11-1, as described above, it is mounted on the unload port of the load / unload unit 1 as it is. It accommodates in cassette 1-1 to place.
[0081]
When performing multilayer film measurement, since it is necessary to perform measurement in a dry state, the film thickness is measured once by entering the film thickness measuring machine 13. Therefore, it is determined whether or not the processing record of the semiconductor substrate W is left or transferred to the next process. If the end point has not been reached, feedback is performed on the semiconductor substrate W to be processed later, or if polishing is performed beyond a specified value due to some abnormality, the next polishing is not performed so as not to increase defects. Stop the device.
[0082]
FIG. 6 is a diagram showing a configuration example of the first robot 3 and the dry state film thickness measuring machine 13 provided in the robot hand. FIG. 6A is a view showing the appearance of the first robot, and FIGS. 6B and 6C are views showing a plane and a cross section of the robot hand, respectively. As shown in the figure, the first robot 3 has two hands 3-1 and 3-1 on the upper and lower sides. The hands 3-1 and 3-1 are attached to the tips of the arms 3-2 and 3-2, respectively. , Turnable. The hands 3-1 and 3-1 can scoop up the semiconductor substrate W (drop the semiconductor substrate W) and transfer it to a predetermined place.
[0083]
A plurality of eddy current sensors 13a (four in the figure) constituting the dry state film thickness measuring device 13 are provided on the dropping surface of the semiconductor substrate W of the hand 3-1, and the film thickness of the semiconductor substrate W placed thereon is provided. Can be measured.
[0084]
7 to 9 are diagrams showing a configuration example of the Cu plating film forming unit 2. 7 is a diagram showing a plan configuration of a Cu plating film forming unit, FIG. 8 is a cross-sectional view taken along line AA of FIG. 7, and FIG. 9 is an enlarged cross-sectional view of a substrate holding portion and a cathode portion. As shown in FIG. 7, the Cu plating film forming unit 2 is provided with a substrate processing unit 2-1 that performs plating processing and ancillary processing, and accumulates a plating solution adjacent to the substrate processing unit 2-1. A plating solution tray 2-2 is disposed. Further, it has an electrode portion 2-5 that is held at the tip of an arm 2-4 that swings about a rotating shaft 2-3 and that swings between the substrate processing unit 2-1 and the plating solution tray 2-2. Electrode arm portions 2-6 are provided.
[0085]
Further, located on the side of the substrate processing section 2-1, a precoat / recovery arm 2-7, a fixed nozzle 2 for injecting a chemical solution such as pure water or ionic water, gas, or the like toward the semiconductor substrate. 8 is arranged. Here, three fixed nozzles 2-8 are arranged, and one of them is used for supplying pure water. As shown in FIGS. 8 and 9, the substrate processing unit 2-1 includes a substrate holding unit 2-9 that holds the semiconductor substrate W with the plating surface facing upward, and the substrate holding unit 2-9 above the substrate holding unit 2-9. A cathode portion 2-10 is provided so as to surround the periphery of the portion 2-9. Furthermore, a bottomed substantially cylindrical cup 2-11 that surrounds the periphery of the substrate holding part 2-9 and prevents the scattering of various chemicals used during processing is arranged to be movable up and down via the air cylinder 2-12. Yes.
[0086]
Here, the substrate holding portion 2-9 moves up and down between the lower substrate transfer position A, the upper plating position B, and the intermediate pretreatment / cleaning position C by the air cylinder 2-12, and rotates. It is configured to rotate integrally with the cathode portion 2-10 at an arbitrary acceleration and speed via a motor 2-14 and a belt 2-15. Opposite to the substrate delivery position A, a substrate carry-in / out port (not shown) is provided on the side of the first robot 3 on the side of the frame of the Cu plating film forming unit 2, and the substrate holder 2-9 is disposed at the plating position B. The sealing member 2-16 of the cathode part 2-10 and the cathode electrode 2-17 are brought into contact with the peripheral part of the semiconductor substrate W held by the substrate holding part 2-9. . On the other hand, the upper end of the cup 2-11 is located below the substrate carry-in / out opening, and reaches the upper portion of the cathode portion 2-10 when it is raised, as indicated by the phantom line in FIG.
[0087]
When the substrate holding portion 2-9 moves up to the plating position B, the cathode electrode 2-17 is pressed against the peripheral portion of the semiconductor substrate W held by the substrate holding portion 2-9 and energized, and at the same time, the sealing member 2-16 The inner peripheral edge is pressed against the upper surface of the peripheral edge of the semiconductor substrate W and is sealed in a watertight manner to prevent the plating solution supplied to the upper surface of the semiconductor substrate W from seeping out from the end of the semiconductor substrate W. This prevents the plating solution from contaminating the cathode electrode 2-17.
[0088]
As shown in FIG. 10, the electrode portion 2-5 of the electrode arm portion 2-6 includes a housing 2-18 at the free end of the swing arm 2-4 and a hollow support frame 2 surrounding the housing 2-18. -19, and an anode 2-20 sandwiched and fixed at the periphery by a housing 2-18 and a support frame 2-19. The anode 2-20 covers the opening of the housing 2-18, A suction chamber 2-21 is formed inside the housing 2-18. The suction chamber 2-21 is connected with a plating solution introduction tube for introducing and discharging a plating solution and a plating solution discharge tube (not shown).
[0089]
In this embodiment, a plating solution impregnated material 2-22 made of a water retention material covering the entire surface of the anode 2-20 is attached to the lower surface of the anode 2-20, and the plating solution impregnated material 2-22 is attached to the plating solution impregnated material 2-22. The surface of the anode 2-20 is moistened with a plating solution to prevent the black film from dropping onto the plating surface of the semiconductor substrate W, and at the same time, between the plating surface of the semiconductor substrate W and the anode 2-20. When the plating solution is injected into the air, the air is easily removed to the outside. The plating solution impregnated material 2-22 includes, for example, a woven fabric, a nonwoven fabric, or a sponge-like structure made of at least one material of polyethylene, polypropylene, polyester, polyvinyl chloride, Teflon, polyvinyl alcohol, polyurethane, and derivatives thereof. Or it consists of porous ceramics.
[0090]
The plating solution impregnated material 2-22 is attached to the anode 2-20 as follows. That is, a large number of fixing pins 2-25 having a head at the lower end are accommodated in the plating solution impregnated material 2-22 so as not to be able to escape upward, and the shaft is passed through the anode 2-20. The fixing pin 2-25 is urged upward via a U-shaped leaf spring 2-26, so that the plating solution impregnated material 2-22 is placed on the lower surface of the anode 2-20. It is attached in close contact via the elastic force of 26.
[0091]
With this configuration, the plating solution-impregnated material 2-22 can be surely brought into close contact with the lower surface of the anode 2-20 even when the thickness of the anode 2-20 gradually decreases with the progress of plating. it can. Therefore, air is prevented from being mixed between the lower surface of the anode 2-20 and the plating impregnated material 2-22 and causing a plating failure.
[0092]
For example, a cylindrical PVC (polyvinyl chloride) or PET (polyethylene terephthalate) pin anode having a diameter of about 2 mm is disposed from the upper surface side of the anode 2-20 so as to penetrate the lower surface of the anode 2-20. The plating solution impregnated material 2-22 may be bonded and fixed by attaching an adhesive to the tip surface of the pin that appears.
[0093]
The anode 2-20 and the plating solution impregnated material 2-22 can be used in contact with each other, but a gap is provided between the anode 2-22 and the plating solution impregnated material 2-22, and the plating solution is held in the gap. It is also possible to perform the plating process in the state of being allowed to occur. The gap is selected from the range of 20 mm or less, preferably 0.1 to 10 mm, more preferably 1 to 7 mm. In particular, when a soluble anode is used for the anode 2-20, the anode 2-20 dissolves from the bottom, so the gap between the anode 2-20 and the plating solution impregnated material 2-22 increases with time. A gap of about 0 to 20 mm is formed.
[0094]
The electrode unit 2-5 includes the semiconductor substrate W held by the substrate holding unit 2-9 and the plating solution impregnated material 2-22 when the substrate holding unit 2-9 is at the plating position B (see FIG. 9). Is lowered to about 0.1 to 10 mm, preferably 0.3 to 3 mm, more preferably about 0.5 to 1 mm, and in this state, the plating solution is supplied from the plating solution supply pipe, While the plating solution is impregnated in the plating solution impregnated material 2-22, the plating solution is filled between the upper surface (surface to be plated) of the semiconductor substrate W and the anode 2-20, whereby the surface to be plated of the semiconductor substrate W is filled. Is plated.
[0095]
The semiconductor substrate W before plating is carried into the substrate holding unit 2-9 at the substrate transfer position A by the hand 3-1 of the first robot 3, and placed on the substrate holding unit 2-9. Next, the cup 2-11 is raised, and at the same time, the substrate holder 2-9 is raised to the pretreatment / cleaning position C. In this state, the precoat / recovery arm 2-7 that has been in the retracted position is moved to the opposite position of the semiconductor substrate W, and a precoat liquid made of, for example, a surfactant is plated from the precoat nozzle provided at the tip of the semiconductor substrate W. Discharge intermittently on the surface. At this time, since the substrate holding portion 2-9 is rotating, the precoat liquid spreads over the entire surface of the semiconductor substrate W. Next, the precoat / recovery arm 2-7 is returned to the retracted position, the rotational speed of the substrate holding unit 2-9 is increased, and the precoat solution on the surface to be plated of the semiconductor substrate W is shaken off and dried by centrifugal force.
[0096]
Subsequently, the electrode arm portion 2-6 is swung in the horizontal direction so that the electrode portion 2-5 is positioned above the position where plating is performed from above the plating solution tray 2-2. Lower toward part 2-10. When the lowering of the electrode portion 2-5 is completed, a plating voltage is applied to the anode 2-20 and the cathode portion 2-10, and a plating solution is supplied to the inside of the electrode portion 2-5, so that the anode 2-20 is The plating solution is supplied to the plating solution impregnated material 2-22 from the penetrating plating solution supply port. At this time, the plating solution impregnated material 2-22 does not come into contact with the surface to be plated of the semiconductor substrate W and approaches 0.1 to 10 mm, preferably 0.3 to 3 mm, more preferably about 0.5 to 1 mm. It is in a state.
[0097]
When the plating solution continues to be supplied, the plating solution containing Cu ions leached from the plating solution impregnated material 2-22 fills the gap between the plating solution impregnated material 2-22 and the surface to be plated of the semiconductor substrate W. Then, Cu plating is applied to the surface to be plated of the semiconductor substrate W. At this time, the substrate holder 2-9 may be rotated at a low speed.
[0098]
When the plating process is completed, the electrode arm portion 2-6 is raised and swiveled to return to the upper side of the plating solution tray 2-2 and lowered to the normal position. Next, the precoat / recovery arm 2-7 is moved from the retracted position to a position facing the semiconductor substrate W and lowered to recover the remaining portion of the plating solution on the semiconductor substrate W from a plating solution recovery nozzle (not shown). . After the recovery of the remaining portion of the plating solution is completed, the precoat / recovery arm 2-7 is returned to the retracted position, pure water is discharged to the central portion of the semiconductor substrate W, and at the same time the substrate holding portion 2-9 is increased in speed. Rotate to replace the plating solution on the surface of the semiconductor substrate W with pure water.
[0099]
After the rinsing is completed, the substrate holding unit 2-9 is lowered from the plating position B to the processing / cleaning position C, and the substrate holding unit 2-9 and the cathode unit are supplied while supplying pure water from the fixed nozzle 2-8 for pure water. Rotate 2-10 to perform water washing. At this time, the sealing member 2-16 and the cathode electrode 2-17 can be cleaned simultaneously with the semiconductor substrate W by pure water directly supplied to the cathode portion 2-10 or pure water scattered from the surface of the semiconductor substrate W.
[0100]
After the water washing is completed, the supply of pure water from the fixed nozzle 2-8 is stopped, the rotation speed of the substrate holding unit 2-9 and the cathode unit 2-10 is increased, and the pure water on the surface of the semiconductor substrate W is subjected to centrifugal force. Shake off and dry. At the same time, the seal member 2-16 and the cathode electrode 2-17 are also dried. When the drying is completed, the rotation of the substrate holding unit 2-9 and the cathode unit 2-10 is stopped, and the substrate holding unit 2-9 is lowered to the substrate delivery position A.
[0101]
11 and 12 show an anode 2-20 and a plating solution impregnated material 2-22 according to another embodiment of the present invention. That is, in this example, the plating solution impregnated material 2-22 is made of porous ceramics such as alumina, SiC, mullite, zirconia, titania, cordierite, or a hard porous body such as a ligated body such as polypropylene or polyethylene, or These composite materials are used. For example, in the case of alumina ceramics, those having a pore diameter of 30 to 200 μm, a porosity of 20 to 95%, a thickness of 5 to 20 mm, and preferably about 8 to 15 mm are used.
[0102]
The plating solution impregnated material 2-22 is provided with a flange portion 2-22a at an upper portion thereof, and the flange portion 2-22a is sandwiched between a housing 2-18 and a support frame 2-19 (see FIG. 10). The anode 2-20 is placed and held on the upper surface of the plating solution impregnated material 2-22. In the case of this embodiment, it is possible to place the anode 2-20 having various shapes such as a porous body or a mesh shape.
[0103]
Thus, by constituting the plating solution impregnated material 2-22 with a porous body, the electrical resistance inside the plating solution impregnated material 2-22 is increased through the plating solution that has entered the interior in a complicated manner, It is possible to make the plating film thickness uniform and prevent the generation of particles. That is, since the plating solution impregnated material 2-22 is a kind of high resistance body made of porous ceramics, it is preferable in terms of achieving uniform plating film thickness. In addition, by placing and holding the anode 2-20 on the plating solution impregnated material 2-22, the side in contact with the plating solution impregnated material 2-22 on the lower surface of the anode 2-20 as the plating progresses Even if it is melted, the distance between the lower surface of the anode 2-20 and the substrate W is kept constant by the weight of the anode 2-20 itself without using a jig for fixing the anode 2-20. It is possible to prevent air from being trapped due to air mixing.
[0104]
It is also possible to perform plating in a state where a gap is provided between the anode 2-20 and the plating solution impregnated material 2-22 and the plating solution is held in the gap, and this gap is 20 mm or less, preferably 0. It is selected in the range of 1 to 10 mm, more preferably 1 to 7 mm.
[0105]
For example, in the case of a 200 mm wafer, the resistance value of the high resistance structure which is the plating solution impregnated material 2-22 is 0.01Ω or more, preferably 0.01 to 2Ω, more preferably 0.03 to 1Ω. More preferably, it is in the range of 0.05 to 0.5Ω. The resistance value of this high resistance structure is measured by the following procedure. First, in the plating apparatus, a predetermined value of direct current (I) is passed between the two electrodes composed of the anode 2-20 and the semiconductor substrate W separated by a predetermined distance to perform plating, and the voltage (V1) of the DC power supply at this time Measure. Next, in the same plating apparatus, a high resistance structure having a predetermined thickness is disposed between both electrodes, and plating is performed by flowing the same value of direct current (I). At this time, the voltage of the direct current power supply (V2) Measure. Thereby, it can obtain | require from resistance value Rp = (V2-V1) / I of a high resistance structure.
[0106]
In this case, the purity of copper constituting the anode 2-20 is preferably 99.99% or more. Further, the distance between the bipolar plates composed of the anode 2-20 and the semiconductor substrate W is preferably 5 to 25 mm in the case of the substrate W having a diameter of 200 mm, and preferably 15 to 75 mm in the case of the semiconductor substrate W having a diameter of 300 mm. . The resistance value of the conductive layer on the semiconductor substrate W can be obtained by measuring the resistance value between the outer periphery and the center of the semiconductor substrate W with a tester or by calculating the value from the material, specific resistance, and thickness of the conductive layer. it can.
[0107]
In this example, on the upper surface of the anode 2-20, a plating solution introduction path 2-28a is provided inside, and a one-letter-shaped plating solution introduction pipe 2-28 extending in the diameter direction is installed. The anode 2-20 is provided with a plating solution injection hole 2-20a at a position facing the plating solution introduction hole 2-28b provided in the plating solution introduction pipe 2-28. The anode 2-20 is provided with a number of through holes 2-20b. Then, as shown in FIG. 13A, the flow of the plating solution Q spreads on both sides defined by the plating solution introduction pipe 2-28 after the plating solution column gradually grows with the continuation of the supply of the plating solution. Occurs, and the plating solution Q spreads over the plating surface of the semiconductor substrate W.
[0108]
Here, as shown in FIG. 13B, the plating solution introduction pipe 2-28 has wings extending in a cross shape in a direction perpendicular to each other, and a predetermined length along the length direction of each wing part. Even if the one having the plating solution introduction hole 2-28b at the position is used as an anode (not shown) and the one having the plating solution injection hole 2-20a at the position corresponding to the plating solution introduction hole 2-28b is used. Good. In this case, in the same manner as described above, a plating solution column that bridges the plating solution impregnated material 2-22 and the plating surface of the semiconductor substrate W is formed at a position approximately corresponding to the plating solution injection hole 2-20a of the anode 2-20. With the continuation of the supply of the plating solution, the plating solution column gradually grows, and then a flow of the plating solution Q that radially spreads in each quadrant defined by the plating solution introduction pipe 2-28 occurs. Q spreads over the plated surface of the semiconductor substrate W.
[0109]
Further, as shown in FIG. 13C, the same flow of the plating solution Q also occurs when the plating solution introduction pipe 2-28 is arranged circumferentially and the plating solution introduction hole 2-28b is provided at a predetermined position. Occurs. The plating solution introduction hole 2-28b of the plating solution introduction tube 2-28 is often provided with an equal pitch and an equal diameter hole, but the discharge of the solution is controlled by adjusting the pitch and the hole diameter. It is also possible to do.
[0110]
According to this embodiment, the plating solution flows from the lower surface of the plating solution impregnated material 2-22 to the upper surface (surface to be plated) of the anode 2-20 from the lower surface of the plating solution impregnated material 2-22. The plating solution impregnating material 2-22 and the plating solution column 2-30 for bridging the surface to be plated of the semiconductor substrate W are formed. At this time, when the plating solution flows inside the plating solution impregnated material 2-22, the plating solution is slightly diffused along the flow direction, whereby the seed layer 105 when the plating solution reaches the semiconductor substrate W (FIG. 1). Damage to the reference), i.e., reduction of the seed layer 105 due to local jetting, can be mitigated and contribute to film thickness uniformity in the subsequent plating step. Further, the distribution on the inner surface of the through hole 2-20b of the anode 2-20 has an effect of spreading the plating solution Q uniformly by providing a dense central portion and a rough peripheral portion.
[0111]
In addition, as shown with a virtual line in FIG. 12, after the plating solution column 2-30 in which the plating solution reaches the upper surface (surface to be plated) of the semiconductor substrate W from the lower surface of the plating solution impregnated material 2-22 is formed, for example, The substrate W may be raised instantaneously so that the plating solution impregnated material 2-22 and the semiconductor substrate W are brought close to each other instantaneously. Further, after the plating solution column 2-30 is formed in a state in which the edge of the semiconductor substrate W is slightly bent and curved in a concave shape, the pressure is released and the shape of the substrate W is restored. Thus, the plating solution impregnated material 2-22 and the substrate W can be brought close to each other instantaneously.
[0112]
For example, when the plating solution impregnated material 2-22 is thick or has a high density (low porosity), the resistance when the plating solution Q flows inside the plating solution impregnated material 2-22 increases. . As a result, the predetermined amount of plating solution Q does not come out and the bonding of the plating solution column 2-30 is disturbed. Even if air is entrained at this time, the plating solution impregnated material 2-22 and the semiconductor substrate W are brought close to each other instantly. As a result, a rapid outward flow is generated in the plating solution Q, and air bubbles are driven out together with the plating solution Q. At the same time, the plating solution between the plating solution impregnated material 2-22 and the substrate W is discharged. Q can be supplied in a short time.
[0113]
Note that the contact between the plating solution and the seed layer 107 in a non-energized state leads to a decrease in the seed layer 107. If the plating solution does not spread on the surface of the semiconductor substrate W in the energized state in a short time, the film thickness varies at the initial stage of plating. These cause deterioration of the uniformity of the subsequent plating film thickness. However, these problems can be prevented by supplying the plating solution between the plating solution impregnated material 2-22 and the semiconductor substrate W in a short time.
[0114]
FIG. 14 shows another embodiment. The plating solution introduction tube 41 itself is provided with a tube 45 communicating therewith, and this tube 45 is inserted into the plating solution conduction hole 39 of the anode 38 so that the tip thereof comes into contact with the surface of the porous body (plating solution impregnated material) 40. I have to. That is, in this embodiment, the plating solution Q can be supplied to the surface of the porous body 40 without touching the anode 38 at all. The plating solution introduction pipe 41 and the pipe 45 are integrally formed of a synthetic resin that is not affected by the plating solution Q. In FIG. 14, 32 is a holding member, 34 is a lip seal, and 36 is a contact (cathode).
[0115]
Then, the plating solution supplied directly from the plating solution introducing pipe 41 to the surface of the porous body 40 through the tube 45 reaches the surface of the semiconductor substrate W while slightly diffusing inside the porous body 40. A plurality of circular liquid columns R are formed between the surfaces, and the plurality of liquid columns R are coupled to each other on the substrate W to fill the substrate W with the plating solution.
[0116]
Even if this plating process is repeated, the inner diameter of the tip of the tube 45 does not spread over time, so that the ideal liquid column R does not collapse over time. Entrainment does not occur, bubbles do not accumulate between the porous body 40 and the semiconductor substrate W, and the plating film thickness does not become uneven.
[0117]
FIG. 15 shows another embodiment of the present invention. The electrolytic plating apparatus of the present embodiment differs from the embodiment shown in FIG. 14 in that the plating solution introduction tube 41 is formed in the plating solution conduction hole 39 of the anode 38 instead of forming the tube 45 integrally therewith. This is the point where a separately manufactured tube 47 is inserted. Also in this case, the tube 47 is made of a material that is not affected by the plating solution, and its tip (lower end) is brought into contact with the upper surface of the porous body 40.
[0118]
Even in this configuration, the plating solution does not directly touch the anode 38 as in the embodiment shown in FIG. 14, and the inner diameter of the tip of the tube 47 increases over time even if the plating process is repeated. There is nothing. Therefore, the liquid column R supplied from the porous body 40 does not collapse over time, and the liquid column R is always kept in an ideal state, and air is not involved.
[0119]
FIG. 16 shows another embodiment of the present invention. The electrolytic plating apparatus of this embodiment is different from the embodiment shown in FIG. 15 in that the plating solution introduction hole 41 and the porous body 40 of the anode 38 are provided instead of providing the plating solution introduction tube 41 with the tube 45 integrally therewith. This is the point that a separately manufactured tube 47 is inserted into the electrolyte passage portion 59 provided in FIG. In this case as well, the tube 47 is made of a material that is not affected by the plating solution.
[0120]
With the above configuration, even if the plating process is repeated, the inner diameter of the tip of the tube 47 does not spread over time, and the ideal liquid column R does not collapse over time. There is no air entrainment due to the disordered coupling of the columns R, and bubbles are not deposited between the porous body 40 and the substrate W and the plating film thickness is not uniform. At the same time, since the tube 47 enters the porous body 40, the resistance when the plating solution passes through the porous body 40 is reduced. For example, the porous body 40 is thick or has a high density (low porosity). Even in the case of using, an appropriate amount of plating solution is supplied from a predetermined position of the porous body 40, and air is not involved due to disorder of the coupling of the liquid column R, and bubbles are deposited between the porous body 40 and the semiconductor substrate W. Therefore, the plating film thickness does not become uneven.
[0121]
Also, as shown in FIG. 12, during the plating process, the plating solution Q is supplied from the plating solution injection hole 2-20a to the plating solution impregnated material 2-22, and the plating solution impregnated material 2-22 and the semiconductor substrate W are supplied. The plating solution Q is injected between the plating surface and a plating solution in the same amount as the injected plating solution from a plating solution discharge pipe (not shown) connected to the through hole 2-20b. Can be discharged.
[0122]
In this way, by agitating the plating solution during the plating process, it is possible to remove bubbles that could not be removed when performing the liquid filling and bubbles generated during the plating process after the liquid filling. Become.
[0123]
In the plating apparatus of the present invention, the electric field on the surface of the substrate to be processed can be adjusted by adjusting at least one of the outer shape, internal structure, and mounting of members having different electrical conductivities of the plating solution impregnated material 2-22. Can also be controlled. As described above, if the state of the electric field on the surface of the semiconductor substrate W is positively controlled so as to become a desired state, the processing state by the electrolytic treatment of the semiconductor substrate W can be set to the processing state of the intended in-plane distribution. it can. When the electrolytic treatment is a plating treatment, the plating film thickness formed on the substrate to be processed can be made uniform, or the plating film thickness on the substrate to be processed can be arbitrarily distributed.
[0124]
Here, the external shape is adjusted by adjusting the thickness of the plating solution impregnated material 2-22, adjusting the shape of the plating solution impregnated material 2-22 on the plane, or the like.
[0125]
The plating solution impregnated material 2-22 is composed of a porous material, and the internal structure of the porous material is adjusted by adjusting the pore size distribution, adjusting the porosity distribution, and bending rate distribution of the porous material. And adjustment of the combination of materials.
[0126]
The adjustment by mounting the members having different electric conductivities is performed by adjusting the blocking area of the plating solution impregnated member 2-22 with the members having different electric conductivities.
[0127]
Further, in an electrolytic processing apparatus for performing an electrolytic treatment of a semiconductor substrate W by filling an electrolytic solution between a semiconductor substrate W having a contact point between one electrode of an anode and a cathode and the other electrode opposed to the semiconductor substrate. A high-resistance structure having an electrical conductivity smaller than the electrical conductivity of the electrolytic solution is provided on at least a part of the electrolytic solution, the outer periphery of the high-resistance structure being held by a holding member, and a high resistance A sealing member is provided between the structure and the holding member to prevent the electrolyte from leaking from this portion and causing a current to flow.
[0128]
In the present embodiment, as shown in FIG. 17, a band-shaped insulating member 50 is wound around the outer peripheral side surface of a porous body 40 (a porous material such as porous ceramics) so as to surround it. As a material of the insulating member 50, for example, a stretchable material such as fluororubber is used.
[0129]
Then, the plating solution pressurized and supplied to the porous body 40 from the plating solution introduction pipe 41 through the plating solution introduction hole 39 of the anode 38 penetrates into the porous body 40 and fills the inside with the plating solution, and is discharged from the lower surface thereof. Then, it penetrates into the substrate W and the porous body 40 to fill the inside with the plating solution Q, and is discharged from the lower surface to fill the space between the semiconductor substrate W and the porous body 40 with the plating solution Q. The plating solution Q may be introduced from the gap between the lip seal 34 and the end face of the porous body 40. In this case, the plating solution introduction pipe 41 and the plating solution introduction hole 39 of the anode 38 are unnecessary.
[0130]
When a predetermined voltage is applied between the anode 38 and the semiconductor substrate W to cause a direct current to flow, the entire surface of the conductive layer of the semiconductor substrate W is plated (for example, copper plating). According to the present embodiment example, since the porous body 40 is interposed between the anode 38 and the semiconductor substrate W, the semiconductor substrate W is hardly affected by the difference in resistance value of each part due to the difference in the distance from the contact point of the semiconductor substrate W. Uniform plating (for example, copper plating) is performed on the entire surface of the conductive layer of the substrate W.
[0131]
However, the current density in the vicinity of the outer periphery near the contact 36 is still high, and the plating film thickness tends to be thicker than other parts.
[0132]
Therefore, in the present embodiment, by winding the insulating member 50 around the outer peripheral side surface of the porous body 40, the current concentrates in the vicinity of the outer periphery of the semiconductor substrate W as shown by the dotted line in FIG. The density is lowered so as to be substantially the same as the current density toward the other part of the semiconductor substrate W.
[0133]
FIG. 18 is a main part schematic diagram showing the outer peripheral portion of the porous body 40 of the electrolytic plating apparatus having the same structure shown in FIG. However, this electrolytic plating apparatus does not include the insulating member 50 shown in FIG. In this electrolytic plating apparatus, since the gap between the holding member 32 and the porous body 40 is not sealed, the plating solution Q flows out from the anode 38 through this gap portion as shown by an arrow, and a current path is generated. Since this current path does not pass through the inside of the porous body 40, the resistance value is low. Therefore, the current density becomes high, and there is a possibility that the control to reduce the plating film thickness in the vicinity of the outer periphery of the semiconductor substrate W may not be possible.
[0134]
Therefore, in this embodiment, as shown in FIG. 19, a sealing member 60 is provided between the porous body 40 and the holding member 32, thereby preventing leakage of the plating solution Q from this portion and the outer periphery of the semiconductor substrate W. The plating film thickness in the vicinity of the part can be controlled thinly.
[0135]
In addition, since the sealing member 60 in this embodiment has an inverted L-shaped cross section and is made of an insulator, it also has an action as an insulating member shown in FIG. Further, as shown in FIG. 19B, the seal member 60 includes a seal member portion 60-1 in an environment that seals a portion where the holding member 32 and the lower surface of the porous body 40 are in contact with each other, and a band-shaped insulating member shown in FIG. The insulating member 60-2 that exhibits the same function as 50 may be configured to be attached as separate parts.
[0136]
In addition, it cannot be overemphasized that the sealing member 60 in this example embodiment is applicable also to each embodiment other than FIG. That is, by using together with the electric field control means according to other various embodiments, the seal member 60 that prevents the leakage of the plating solution from between the outer peripheral surface of the porous body 40 that is a high resistance structure and the holding member 32, In addition, the electric field can be controlled effectively.
[0137]
Further, in this plating apparatus, the distance between the surface to be plated of the semiconductor substrate W and the anode 2-20 is narrow and only a small amount of plating solution is used, but the amount of additives and ions in the plating solution is limited. Therefore, in order to perform efficient plating in a short time, it is necessary to uniformly distribute these additives and the like in the plating solution. In this respect, according to this embodiment, the plating solution is agitated during the plating process, so that plating in a state where the additives and ions are uniformly distributed becomes possible.
[0138]
In the present plating apparatus, plating is performed on the semiconductor substrate W by connecting the semiconductor substrate W to the cathode and the anode to the anode, but the semiconductor substrate W is provided on the semiconductor substrate W by applying a reverse voltage. The plating film can also be etched. In a state where the plating film is almost completely embedded in the hole formed on the surface of the semiconductor substrate W (0.1 to 20 A plating current 40 to 400 seconds, for example, 70 seconds have elapsed), a short time (1 to 60 seconds) After applying a reverse voltage, for example, 3 seconds, a forward voltage is applied again (0.1-20 A plating current, 0.1-200 seconds, for example, 50 seconds). Suppresses the work and prevents the bulge only on the hole, making the plating film uniform.
[0139]
FIG. 20 is a diagram showing another example of a planar arrangement configuration of the semiconductor substrate manufacturing apparatus according to the present invention. 20, parts denoted by the same reference numerals as those in FIG. 2 indicate the same or corresponding parts. The same applies to FIGS. 21 and 22. In this substrate polishing apparatus, a pusher indexer 25 is disposed close to the first polishing apparatus 10 and the second polishing apparatus 11, and the substrate mounting table 21 is disposed in the vicinity of the third cleaning machine 4 and the Cu plating film forming unit 2, respectively. 22, a robot 23 (hereinafter referred to as “second robot 23”) is disposed in the vicinity of the first cleaning machine 9 and the third cleaning machine 4, and the second cleaning machine 7 and the Cu plating film forming unit 2 are arranged. A robot 24 (hereinafter referred to as “third robot 24”) is disposed in the vicinity of the robot, and a dry state film thickness measuring device 13 is disposed in the vicinity of the load / unload unit 1 and the first robot 2.
[0140]
In the semiconductor substrate manufacturing apparatus having the above-described configuration, the first robot 3 takes out the semiconductor substrate W from the cassette 1-1 placed on the load port of the load / unload unit 1, and uses the dry state film thickness measuring machine 13 to form the barrier layer. After measuring the film thickness of 105 and the seed layer 107, the semiconductor substrate W is mounted on the substrate mounting table 21. As shown in FIG. 6, when the dry state film thickness measuring device 13 is provided in the hand 3-1 of the first robot 3, the film thickness is measured and placed on the substrate platform 21. The semiconductor substrate W on the substrate mounting table 21 is transferred to the Cu plating film forming unit 2 by the second robot 23 to form the Cu plating film layer 106. After the formation of the Cu plating film layer 106, the film thickness of the Cu plating film layer 106 is measured by the film thickness measuring device 12 before and after plating. Thereafter, the second robot 23 transfers the semiconductor substrate W to the pusher indexer 25 and mounts it.
[0141]
[Series mode]
In the series mode, the top ring head 10-2 adsorbs the semiconductor substrate W on the pusher indexer 25, transfers it to the polishing table 10-1, and performs polishing by pressing the semiconductor substrate W against the polishing surface. The polishing end point is detected by the same method as described above, and the semiconductor substrate W after polishing is transferred to the pusher indexer 25 by the top ring head 10-2 and mounted. The semiconductor substrate W is taken out by the second robot 23, loaded into the first cleaning machine 9, cleaned, and then transferred to the pusher indexer 25 for mounting.
[0142]
The top ring head 11-2 adsorbs the semiconductor substrate W on the pusher indexer 25, transfers it to the polishing table 11-1, and presses the semiconductor substrate W against the polishing surface for polishing. The polishing end point is detected by the same method as described above, and the semiconductor substrate W after polishing is transferred to the pusher indexer 25 by the top ring head 11-2 and mounted. The third robot 24 picks up the semiconductor substrate W, measures the film thickness with the film thickness measuring machine 26, and then carries it into the second cleaning machine 7 for cleaning. Subsequently, the wafer is carried into the third cleaning machine 4, where it is dried by cleaning and spin drying, and then the semiconductor substrate W is picked up by the third robot 24 and placed on the substrate mounting table 22.
[0143]
[Parallel mode]
In the parallel mode, the top ring head 10-2 or 11-2 sucks the semiconductor substrate W on the pusher indexer 25, transfers it to the polishing table 10-1 or 11-1, and puts the semiconductor substrate W on the polishing surface. Press to polish each. After measuring the film thickness, the third robot 24 picks up the semiconductor substrate W and places it on the substrate mounting table 22.
[0144]
The first robot 3 transfers the semiconductor substrate W on the substrate mounting table 22 to the dry state film thickness measuring machine 13, measures the film thickness, and then returns it to the cassette 1-1 of the load / unload unit 1.
[0145]
FIG. 21 is a diagram showing another planar arrangement configuration of the semiconductor substrate manufacturing apparatus according to the present invention. This semiconductor substrate manufacturing apparatus is a semiconductor substrate manufacturing apparatus that forms a circuit wiring by forming a seed layer 107 and a Cu plating film layer 106 on a semiconductor substrate W on which a seed layer 107 is not formed, and polishing and removing it. The semiconductor substrate manufacturing apparatus is different from the semiconductor substrate manufacturing apparatus shown in FIG. 2 in that a seed layer deposition unit 27 is provided in place of the third cleaning machine 4 in FIG.
[0146]
The cassette 1-1 containing the semiconductor substrate W before the formation of the seed layer 107 is placed on the load port of the load / unload unit 1. The semiconductor substrate W before the formation of the seed layer 107 is taken out from the cassette 1-1 by the first robot 3, and the seed layer (Cu seed layer) 107 is formed by the seed layer forming unit 27. The seed layer 107 is formed by electroless plating, and heat is applied after film formation to improve the adhesion of the seed layer 107. The film thickness of the seed layer 107 is measured with a film thickness measuring machine 12 before and after plating.
[0147]
The semiconductor substrate is taken out by the first robot 3 and the Cu plating film layer 106 is formed by the Cu plating film forming unit 2. In forming the Cu plating film layer 106, first, hydrophilic treatment is performed on the surface of the semiconductor substrate W, and then Cu plating is performed. Then rinse or wash. If time allows, you may dry. When the semiconductor substrate W is taken out by the first robot 3, the film thickness of the Cu plating film layer 106 is measured by the film thickness measuring machine 12 before and after plating. The measurement method is the same as the measurement of the film thickness of the seed layer 107, and the measurement result is recorded as recording data of the semiconductor substrate W and is also used for abnormality determination of the Cu plating film forming unit 2. After the film thickness measurement, the first robot 3 passes the semiconductor substrate W to the reversing machine 5 and reverses the semiconductor substrate W.
[0148]
Next, the second robot 8 picks up the semiconductor substrate W from the reversing machine 5 and places it on the pusher 10-5 or 11-5. Subsequently, the semiconductor substrate W is adsorbed by the top ring 10-2 or 11-2, transferred onto the polishing table 10-1 or 11-1, and is polished against the polishing surface. The polishing here is substantially the same as the processing in steps 1 to 3 in the parallel mode polishing of the semiconductor substrate manufacturing apparatus shown in FIG.
[0149]
After the polishing, the top ring 10-2 or 11-2 returns the semiconductor substrate W to the pusher 10-5 or 11-5, picks up the semiconductor substrate W by the second robot 8, and carries it into the first cleaning machine 9. At this time, the chemical solution may be sprayed onto the front and back surfaces of the semiconductor substrate W on the pusher 10-5 or 11-5 to remove particles or make it difficult to attach.
[0150]
In the first cleaning machine 9, the front and back surfaces of the semiconductor substrate W are scrubbed. The surface of the semiconductor substrate W is scrubbed with a PVA roll sponge using pure water, a surfactant, a chelating material, or a pH adjusting material as cleaning water mainly for removing particles. On the back surface of the semiconductor substrate W, a strong chemical solution such as DHF is sprayed to etch the diffused Cu, or if there is no problem of Cu diffusion, scrub cleaning is performed with a PVA roll sponge using the same chemical solution as the front surface.
[0151]
After the cleaning, the semiconductor substrate W is picked up by the second robot 8 and transferred to the reversing machine 6, and the semiconductor substrate W is reversed by the reversing machine 6. The second robot 8 picks up the semiconductor substrate W again and carries it into the second cleaning machine 7. In the second cleaning machine 7, the surface of the semiconductor substrate W is cleaned by spraying megasonic water to which ultrasonic vibration is applied. At that time, pure water, a surface active material, a chelating material, or a pH adjusting material may be added to clean the surface with a pencil type sponge. Thereafter, the semiconductor substrate W is dried by spin drying.
[0152]
Thereafter, the semiconductor substrate W is picked up by the second robot 8 and transferred to the reversing machine 6 as it is. When the first robot 3 picks up the semiconductor substrate on the reversing machine 6 and measures the film thickness with the film thickness measuring machines 10-4 and 11-4 disposed in the vicinity of the polishing tables 10-1 and 11-1. Is stored in the cassette 1-1 placed on the unload port of the load / unload unit 1 as it is. When measuring the film thickness of the multilayer film, it is necessary to perform measurement in a dry state, so the film thickness is once measured by the dry state film thickness measuring machine 13. In this case, as shown in FIG. 6, when the dry film thickness measuring device 13 is attached to the hand 3-1 of the first robot 3, the film thickness can be measured on the robot hand. This film thickness measurement result is left as a processing record of the semiconductor substrate W, or it is determined whether it can be taken to the next process.
[0153]
FIG. 22 is a diagram showing another planar arrangement configuration of the semiconductor substrate manufacturing apparatus according to the present invention. In the semiconductor substrate manufacturing apparatus, as in the semiconductor substrate manufacturing apparatus shown in FIG. 12, the seed layer 107 and the Cu plating film layer 106 are formed on the semiconductor substrate W on which the seed layer 107 is not formed, and then removed by polishing to form a circuit wiring. This is a substrate manufacturing apparatus.
[0154]
In the present substrate polishing apparatus, a pusher indexer 25 is disposed close to the first polishing apparatus 10 and the second polishing apparatus 11, and the substrate mounting tables 21 and 22 are respectively provided in the vicinity of the second cleaning machine 7 and the seed layer deposition unit 27. And a robot 23 (hereinafter referred to as “second robot 23”) in close proximity to the seed layer deposition unit 27 and the Cu plating film deposition unit 2 to arrange the first cleaning machine 9 and the second cleaning machine. A robot 24 (hereinafter referred to as “third robot 24”) is disposed in the vicinity of 7, and a dry film thickness measuring device 13 is disposed in the vicinity of the load / unload unit 1 and the first robot 3.
[0155]
The semiconductor substrate W on which the barrier layer 105 is formed is taken out from the cassette 1-1 placed on the load port of the load / unload unit 1 by the first robot 3 and placed on the substrate platform 21. Next, the second robot 23 transports the semiconductor substrate W to the seed layer deposition unit 27 and deposits the seed layer 107. The seed layer 107 is formed by electroless plating. The second robot 23 measures the film thickness of the seed layer 107 with the film thickness measuring machine 12 before and after plating the semiconductor substrate on which the seed layer 107 is formed. After measuring the film thickness, the film is carried into the Cu plating film forming unit 2 to form the Cu plating film layer 106.
[0156]
After forming the Cu plating film layer 106, the film thickness is measured and transferred to the pusher indexer 25. The top ring 10-2 or 11-2 adsorbs the semiconductor substrate W on the pusher indexer 25, transfers it to the polishing table 10-1 or 11-1, and polishes it. After polishing, the top ring 10-2 or 11-2 transfers the semiconductor substrate W to the film thickness measuring device 10-4 or 11-4, measures the film thickness, and transfers the semiconductor substrate W to the pusher indexer 25.
[0157]
Next, the third robot 24 picks up the semiconductor substrate W from the pusher indexer 25 and carries it into the first cleaning machine 9. The third robot 24 picks up the cleaned semiconductor substrate W from the first cleaning machine 9, loads it into the second cleaning machine 7, and places the cleaned and dried semiconductor substrate on the substrate mounting table 22. Next, the first robot 3 picks up the semiconductor substrate W, measures the film thickness with the dry state film thickness measuring device 13, and stores it in the cassette 1-1 mounted on the unload port of the load / unload unit 1.
[0158]
In the above example, the seed layer 107 and the Cu plating film layer 106 are formed by the semiconductor substrate manufacturing apparatus having the configuration shown in FIG. 12, but in this semiconductor substrate manufacturing apparatus, the contact hole 103 or the groove 104 of the circuit pattern is formed. A circuit layer can be formed by forming a barrier layer 105, a seed layer 107, and a Cu plating film layer 106 on the formed semiconductor substrate W and polishing them.
[0159]
The cassette 1-1 containing the semiconductor substrate W before the formation of the barrier layer 105 is placed on the load port of the load / unload unit 1. The semiconductor substrate W is taken out from the cassette 1-1 by the first robot 3 and carried into the seed layer deposition unit 27, where the barrier layer 105 and the seed layer 107 are deposited. The barrier layer 105 and the seed layer 107 are formed by an electroless plating method and heated after plating to improve the adhesion between the barrier layer 105 and the seed layer 107. Thereafter, a Cu plating film layer 106 is formed by the Cu plating film forming unit 2. At that time, the film thicknesses of the barrier layer 105 and the seed layer 107 are measured by the film thickness measuring machine 12 before and after plating. Since the processing after the formation of the Cu plating film layer 106 is the same as that described in the processing of the semiconductor substrate manufacturing apparatus shown in FIG. 12, the description thereof is omitted.
[0160]
Also in the semiconductor substrate manufacturing apparatus shown in FIG. 22, the barrier layer 105, the seed layer 107, and the Cu plating film layer 106 are formed on the semiconductor substrate W on which the contact hole 103 or the groove 104 of the circuit pattern is formed as described above. The circuit wiring can be formed by polishing.
[0161]
The cassette 1-1 containing the semiconductor substrate W before the barrier layer 105 is formed is placed on the load port of the load / unload unit 1. The semiconductor substrate W is taken out from the cassette 1-1 placed on the load port of the load / unload unit 1 by the first robot 3 and placed on the substrate placing table 21. Next, the second robot 23 transports the semiconductor substrate W to the seed layer deposition unit 27 and deposits the barrier layer 105 and the seed layer 107. The barrier layer 105 and the seed layer 107 are formed by electroless plating. The second robot 23 measures the film thickness of the barrier layer 105 and the seed layer 107 with the film thickness measuring machine 12 before and after plating the semiconductor substrate W on which the barrier layer and the seed layer 107 are formed. After measuring the film thickness, the film is carried into the Cu plating film forming unit 2 to form the Cu plating film layer 106. Since the processing after the formation of the Cu plating film layer 106 is the same as that described in the processing of the semiconductor substrate manufacturing apparatus shown in FIG. 22, the description thereof is omitted.
[0162]
In the above embodiment, the Cu plating film layer 106 is formed to form the circuit wiring. However, the present invention is not limited to Cu plating, and may be a Cu alloy or other metal.
[0163]
FIG. 23 is a diagram showing a planar arrangement configuration of another embodiment of the semiconductor substrate manufacturing apparatus according to the present invention. The semiconductor substrate manufacturing apparatus includes a barrier layer deposition unit 111, a seed layer deposition unit 112, a plating film deposition unit 113, an annealing unit 114, a first cleaning unit 115, a bevel / back surface cleaning unit 116, a lid plating unit 117, Second cleaning unit 118, first aligner / film thickness measuring unit 141, second aligner / film thickness measuring unit 142, first substrate reversing machine 143, second substrate reversing machine 144, temporary substrate holder 145, third film thickness The measurement unit 146, the load / unload unit 120, the first polishing apparatus 121, the second polishing apparatus 122, the first robot 131, the second robot 132, the third robot 133, and the fourth robot 134 are arranged.
[0164]
In this embodiment, the barrier layer deposition unit 111 can be an electroless Ru plating apparatus, the seed layer deposition unit 112 can be an electroless Cu plating apparatus, and the plating film deposition unit 113 can be an electrolytic plating apparatus.
[0165]
FIG. 24 is a flowchart showing the flow of each process in the semiconductor substrate manufacturing apparatus. Each step in this apparatus will be described according to this flowchart. First, the semiconductor substrate taken out from the cassette 120a placed on the load / unload unit 120 by the first robot 131 is placed in the first aligner / film thickness measuring unit 141 with the surface to be plated up, In order to determine the reference point of the position for measuring the thickness, notch alignment for film thickness measurement is performed, and then the film thickness data of the semiconductor substrate before Cu film formation is obtained.
[0166]
Next, the semiconductor substrate is transferred to the barrier layer deposition unit 111 by the first robot 131. The barrier layer forming unit 111 is a device for forming a barrier layer on a semiconductor substrate by electroless Ru plating, and is an interlayer insulating film (for example, SiO 2) of a semiconductor device.2Ru is deposited as a Cu diffusion preventing film on the film. The semiconductor substrate dispensed through the cleaning and drying processes is transported to the first aligner / film thickness measuring unit 141 by the first robot 131, and the film thickness of the semiconductor substrate, that is, the film thickness of the barrier layer is measured.
[0167]
The semiconductor substrate whose thickness has been measured is carried into the seed layer deposition unit 112 by the second robot 132, and a seed layer is deposited on the barrier layer by electroless Cu plating. The second aligner and film thickness measurement is performed to determine the position of the notch before the semiconductor substrate discharged through the cleaning and drying process is transferred by the second robot 132 to the plating film forming unit 113 which is an impregnation plating unit. It is conveyed to the unit 142 and aligns the notch for Cu plating. Here, if necessary, the film thickness of the semiconductor substrate before forming the Cu film may be measured again.
[0168]
The semiconductor substrate on which the notch alignment is completed is transferred to the plating film forming unit 113 by the third robot 133 and subjected to Cu plating. The semiconductor substrate dispensed through the cleaning and drying processes is transferred to the bevel / back surface cleaning unit 116 by the third robot 133 in order to remove an unnecessary Cu film (seed layer) at the end of the semiconductor substrate. The bevel / back surface cleaning unit 116 etches the bevel for a preset time and cleans the Cu adhering to the back surface of the semiconductor substrate with a chemical solution such as hydrofluoric acid. At this time, before transporting to the bevel / back surface cleaning unit 116, the thickness of the semiconductor substrate is measured by the second aligner and film thickness measuring unit 142 to obtain the value of the Cu film thickness formed by plating. Depending on the result, etching may be performed while arbitrarily changing the etching time of the bevel.
[0169]
The semiconductor substrate discharged through the cleaning and drying process by the bevel / back surface cleaning unit 116 is transported to the substrate reversing machine 143 by the third robot 133 and reversed by the substrate reversing machine 143 so that the surface to be plated is moved downward. After being directed, the fourth robot 134 is put into the annealing unit 114 to stabilize the wiring portion. Before the annealing treatment and / or after the treatment, it is carried into the second aligner / film thickness measuring unit 142 and the thickness of the copper film formed on the semiconductor substrate is measured. Thereafter, the semiconductor substrate is carried into the first polishing apparatus 121 by the fourth robot 134, and the Cu layer and seed layer of the semiconductor substrate are polished.
[0170]
At this time, desired abrasive grains and the like are used, but fixed abrasive grains can also be used in order to prevent dishing and to obtain surface flatness. After the first polishing is completed, the semiconductor substrate is transferred to the first cleaning unit 115 by the fourth robot 134 and cleaned. This cleaning is a scrub cleaning in which rolls having substantially the same length as the semiconductor substrate diameter are disposed on the front and back surfaces of the semiconductor substrate, and the semiconductor substrate and the roll are rotated while flowing pure water or deionized water. .
[0171]
After completion of the first cleaning, the semiconductor substrate is carried into the second polishing apparatus 122 by the fourth robot 134, and the barrier layer on the semiconductor substrate is polished. At this time, desired abrasive grains and the like are used, but fixed abrasive grains can also be used in order to prevent dishing and to obtain surface flatness. After completion of the second polishing, the semiconductor substrate is transferred again to the first cleaning unit 115 by the fourth robot 134 and scrubbed. After completion of the cleaning, the semiconductor substrate is transferred to the second substrate reversing machine 144 by the fourth robot 134 and reversed, and the surface to be plated is directed upward, and is further placed on the temporary substrate placement table 145 by the third robot.
[0172]
The semiconductor substrate is transferred from the temporary substrate stand 145 to the lid plating unit 117 by the second robot 132, and nickel / boron plating is performed on the Cu surface for the purpose of preventing oxidation of Cu by the atmosphere. The semiconductor substrate on which the lid plating is performed is carried from the lid plating unit 117 to the third film thickness measuring unit 146 by the second robot 132, and the copper film thickness is measured. Thereafter, the semiconductor substrate is carried into the second cleaning unit 118 by the first robot 131 and cleaned with pure water or deionized water. The semiconductor substrate that has been cleaned is returned to the cassette 120 a mounted on the load / unload unit 120.
[0173]
The aligner / film thickness measuring unit 141 and the aligner / film thickness measuring unit 142 position the substrate notch and measure the film thickness. Schematic diagrams of the aligner / film thickness measuring unit 142 are shown in FIGS. FIG. 27 is a flowchart showing the movement of the semiconductor substrate in the aligner / film thickness measuring unit 142.
[0174]
The aligner / film thickness measuring device 142 detects the notch Wa by the photomicrosensor 142-1 while rotating the semiconductor substrate W, and positions the notch Wa to an arbitrary position. For example, the reference position of the film thickness measurement point is determined by detecting the position of the notch Wa so that the measurement point before and after the processing does not deviate, or the mounting direction of the semiconductor substrate when the plating apparatus is loaded is aligned. be able to.
[0175]
The apparatus configuration includes a rotatable vacuum chuck 142-4, a lift 142-2, a notch detection photomicrosensor 142-1, an eddy current sensor 142-3 for film thickness measurement, and the like. The semiconductor substrate W is carried in by the hand 132-1 of the second robot hand 132. The aligner / film thickness measuring unit 142 raises the lift 142-2 and transfers the semiconductor substrate onto the lift 142-2. The hand 132-1 of the second robot 132 is retracted and the lift is lowered. Thus, the semiconductor substrate W is mounted on the vacuum chuck 142-4.
[0176]
Thereafter, while rotating, the vacuum chuck 142-4 detects the notch Wa by the photomicrosensor 142-1, and positions the notch Wa at an arbitrary position according to the subsequent processing. Further, the film thickness at an arbitrary point of the semiconductor substrate W is measured by the eddy current sensor 142-3 as necessary. Thereafter, when the plating apparatus is turned on, the position of the notch Wa of the semiconductor substrate W in the plating unit 113 is set to a fixed position. Thereafter, the vacuum chuck is turned off, the semiconductor substrate W is transferred by raising the lift 142-2, the hand 133-1 of the third robot 133 is inserted, the lift 142-2 is lowered, and the semiconductor substrate W is lowered. Is transferred to the hand 133-1 and the semiconductor substrate W is taken out.
[0177]
In FIGS. 25 and 26, reference numeral 142-6 denotes a vacuum pump, which is connected to the suction hole of the vacuum chuck 142-4 via a rotary joint 142-5. 142-7 is a motor that rotates the vacuum chuck 142-4, 142-9 is a motor that rotates the arm 142-8 to which the eddy current sensor 142-3 is attached, and 142-10 is a lifter 142-2 that moves up and down. Actuator. Reference numeral 142-11 denotes a temporary placement table for the semiconductor substrate W. Further, the configuration and operation of the aligner / film thickness measuring unit 141 are the same as those of the aligner / film thickness measuring unit 142, and therefore, the description thereof is omitted.
[0178]
The semiconductor substrate W delivered to the barrier layer film forming unit 111 which is an electroless Ru plating apparatus is first given Pd as a catalyst. About 30 ml of Pd is applied to the semiconductor substrate W, and the processing time is about 1 minute. After washing the semiconductor substrate W with water, the semiconductor substrate W is treated with hydrochloric acid for activation treatment. At this time, hydrochloric acid has a concentration of about 100 ml / L, a liquid volume of about 30 ml, and a treatment time of about 1 minute. After the semiconductor substrate W is washed again with water, electroless Ru plating is performed. Ruthenium plating solution is RuClThreeXH2O is used. The substrate is processed at a substrate surface temperature of about 85 ° C. for about 10 minutes. The film formation rate at that time is about 2 nm / min. Thus, a barrier layer is formed, which is completed through a water washing and spin drying process. In the above process, SiO2About 20 nm of Ru can be obtained by electroless plating.
[0179]
The barrier layer 105 can be formed not only by electroless plating but also by CVD, sputtering, or electrolytic plating. The barrier layer is not limited to Ru, and any material may be used as long as it can achieve prevention of Cu diffusion to the interlayer insulating film such as TiN.
[0180]
The electroless Cu plating that is the seed layer deposition unit 112 can use the same apparatus as the electroless Ru plating unit. FIG. 28 is a diagram showing a configuration example of an electroless Cu plating unit. As shown in the figure, the seed layer deposition unit 112, which is an electroless Cu plating unit, includes a rotatable substrate holding means 112-1, and a semiconductor substrate W is a surface to be plated on the upper surface of the substrate holding means 112-1. The outer peripheral portion is sealed and held by the plating solution holding member 112-2. Further, a shower head 112-3 for supplying an electroless plating solution to the semiconductor substrate W facing the surface to be plated is disposed. Further, a cleaning liquid supply nozzle 112-4 and a plating liquid recovery nozzle 112-5 are arranged. Reference numeral 112-6 denotes a collection container, and 112-7 denotes a motor for rotating the substrate holding means 112-1.
[0181]
In the seed layer deposition unit 112 having the above-described configuration, the semiconductor substrate W itself is directly heated by the back surface heater 112-8 and maintained at, for example, 70 ° C. A plating solution heated to, for example, 50 ° C. is ejected from the shower head 112-3, and the plating solution is poured over substantially the entire surface of the semiconductor substrate W. The amount of the plating solution to be supplied is about 1 mm on the surface of the semiconductor substrate W. Then, the semiconductor substrate W is instantaneously rotated by the motor 112-7 to uniformly wet the surface to be plated, and then the plating film is formed on the surface to be plated while the semiconductor substrate W is stationary.
[0182]
After the seed layer deposition process is completed, the tip of the plating recovery nozzle 112-5 is lowered to the vicinity of the inside of the plating solution holding member 112-2 at the periphery of the surface of the semiconductor substrate W, and the plating solution is sucked. At this time, if the semiconductor substrate W is rotated at a rotation speed of, for example, 100 rpm or less, the liquid remaining on the upper surface of the semiconductor substrate W can be collected on the plating solution holding member 112-2 by centrifugal force, and efficiently and at a high recovery rate. The plating solution can be collected.
[0183]
Then, the substrate holding means 112-1 is lowered to separate the semiconductor substrate W from the plating solution holding member 112-2, the rotation of the semiconductor substrate W is started, and the cleaning solution (ultra pure water) is supplied from the cleaning solution supply nozzle 112-4 to the semiconductor substrate. The electroless plating reaction is stopped by spraying onto the plated surface of W to cool the plated surface and at the same time diluting and washing. Next, after the semiconductor substrate W is rotated at high speed by the motor 112-7 and spin-dried, the semiconductor substrate W is taken out from the substrate holding means 112-1.
[0184]
As the electroless plating solution, CuSOFour・ 5H2O contains EDTA · 4Na as a complexing agent, HCHO as a reducing agent, NaOH as an alkali for pH adjustment so that the pH becomes 12.5, and further α, α'-dipyridyl. The plating temperature is about 40 to 80 ° C. The seed layer can be formed not only by electroless plating but also by CVD, sputtering, or electrolytic plating.
[0185]
The bevel / back surface cleaning unit 116 can perform edge (bevel) Cu etching and back surface cleaning at the same time, and can suppress the growth of a copper natural oxide film in a circuit forming portion on the substrate surface. FIG. 29 shows a schematic diagram of the bevel / back surface cleaning unit 116. As shown in FIG. 29, the substrate W is positioned inside the bottomed cylindrical waterproof cover 220 and is held up horizontally by the spin chuck 221 at a plurality of locations along the circumferential direction of the peripheral portion thereof at high speed. The substrate holding part 222 to be rotated, the center nozzle 224 is positioned above the central part on the surface side of the substrate W held by the substrate holding part 222, and the edge nozzle 226 is downwardly positioned above the peripheral edge. Further, the back nozzles 228 are respectively arranged upwardly so as to be positioned substantially below the center portion on the back surface side of the substrate W. The edge nozzle 226 is configured to be movable in the diameter direction and the height direction of the substrate W.
[0186]
The moving width L of the edge nozzle 226 can be arbitrarily positioned from the outer peripheral end surface of the substrate toward the center, and a set value is input in accordance with the size of the substrate w, the purpose of use, and the like. Usually, the edge cut width C is set in the range of 2 mm to 5 mm, and the copper film within the set cut width C is removed if the amount of liquid flowing from the back surface to the front surface is not a problem. be able to.
[0187]
Next, a cleaning method using this cleaning apparatus will be described. First, the semiconductor substrate W is horizontally rotated integrally with the substrate holding unit 222 in a state where the substrate is held horizontally by the substrate holding unit 222 via the spin chuck 221. In this state, an acid solution is supplied from the center nozzle 224 to the central portion on the surface side of the substrate W. The acid solution may be any non-oxidizing acid such as hydrofluoric acid, hydrochloric acid, sulfuric acid, citric acid, or succinic acid. On the other hand, the oxidant solution is continuously or intermittently supplied from the edge nozzle 226 to the peripheral edge of the substrate W. As this oxidizing agent solution, any one of ozone water, hydrogen peroxide water, nitric acid water, sodium hypochlorite water, or the like, or a combination thereof is used.
[0188]
As a result, in the region of the peripheral portion C of the semiconductor substrate W, the copper film or the like formed on the upper surface and the end surface is rapidly oxidized with the oxidant solution and simultaneously supplied from the center nozzle 224 and spreads over the entire surface of the substrate. Is removed by etching. In this way, by mixing the acid solution and the oxidant solution at the peripheral edge of the substrate, a steeper etching profile can be obtained as compared to supplying the mixed water from the nozzle in advance. At this time, the etching rate of copper is determined by their concentration. Further, when a copper natural oxide film is formed on the circuit forming portion on the surface of the substrate, the natural oxide is immediately removed by an acid solution that spreads over the entire surface of the substrate as the substrate rotates, and grows. There is nothing. Note that after the supply of the acid solution from the center nozzle 224 is stopped, the supply of the oxidant solution from the edge nozzle 226 is stopped to oxidize silicon exposed on the surface and suppress the adhesion of copper. be able to.
[0189]
On the other hand, an oxidizing agent solution and a silicon oxide film etching agent are supplied simultaneously or alternately from the back nozzle 228 to the center of the back surface of the substrate. As a result, copper or the like adhering to the back surface side of the semiconductor substrate W can be removed by oxidizing the silicon on the substrate together with the oxidant solution and etching with the silicon oxide etchant. It is preferable to use the same oxidant solution as the oxidant solution supplied to the surface in order to reduce the types of chemicals. Also, hydrofluoric acid can be used as the silicon oxide film etchant, and the number of chemicals can be reduced if hydrofluoric acid is used for the acid solution on the surface side of the substrate. As a result, a hydrophobic surface is obtained if the oxidant supply is stopped first, and a saturated surface (hydrophilic surface) is obtained if the etchant solution is stopped first, and the back surface is adjusted according to the requirements of the subsequent process. You can also
[0190]
In this way, after supplying the acid solution, that is, the etching solution to the substrate and removing the metal ions remaining on the surface of the substrate W, the pure water is further supplied to perform the pure water replacement to remove the etching solution. Perform spin drying. In this way, the removal of the copper film within the edge cut width C at the peripheral edge portion of the semiconductor substrate surface and the removal of copper contamination on the back surface can be simultaneously performed, and this process can be completed within 80 seconds, for example. Note that the etching cut width of the edge can be arbitrarily set (2 mm to 5 mm), but the time required for etching does not depend on the cut width.
[0191]
Performing the annealing process before the CMP process after plating has a good effect on the subsequent CMP process and the electrical characteristics of the wiring. When the surface of a wide wiring (unit: several μm) was observed after CMP treatment without annealing, many defects such as microvoids were observed and the electrical resistance of the entire wiring was increased. Decrease and increase electrical resistance improved. In the case of no annealing, voids were not observed in the fine wiring, which may be related to the degree of grain growth. In other words, grain growth is unlikely to occur with thin wiring, but with the growth of grains with wide wiring, ultrafine pores that cannot be seen by SEM in the plating film are gathered in the course of grain growth accompanying annealing. It can be inferred that a microvoid-like dent has formed in the upper part of the wiring. As annealing conditions of the annealing unit 114, hydrogen was added (2% or less) in the gas atmosphere, and the temperature was about 300 to 400 ° C., and the above effect was obtained in 1 to 5 minutes.
[0192]
The characteristics of the semiconductor substrate manufacturing apparatus having the above configuration are listed as follows.
Within each film forming unit, pre-treatment, cleaning and drying can be performed, and contaminants are not brought into the next process.
[0193]
Each unit installed in this device uses various chemicals. Even in the same unit, different chemical solutions may be selected depending on the process. When different chemical solutions are mixed, the treatment effect of the chemical solution changes and the crystal of the compound precipitates, affecting not only the substrate being processed, but also affecting the processing of the next incoming semiconductor substrate. It is also possible. Further, when the transport means is a robot hand, since the hand is contaminated, various chemicals adhere to the substrate every time the transport is performed.
[0194]
Therefore, in this apparatus, before moving to the next unit, that is, the next process of the semiconductor substrate manufacturing apparatus, the chemical solution is separated by carrying out the processing without leaving the processing chemical solution on the semiconductor substrate in the unit and then carrying it out. It is characterized by not being brought into the unit. For example, when transferring a substrate from an electroless plating unit, which is a film forming process of a barrier layer, to an electrolytic plating unit that performs a plating process for embedding wiring, a cleaning process and a drying process are performed in the electroless plating unit. Thus, an alkaline electroless plating solution is not brought into an electrolytic plating unit that handles an acidic plating solution.
[0195]
In addition, when moving from the plating process to the CMP process, in the plating unit, in order to avoid bringing acidic plating solution into the CMP, in addition to plating, cleaning and drying are performed in the electrolytic plating unit. .
[0196]
In addition, the plating film deposition unit 113 that performs the plating process for embedding the wiring is characterized in that it can process a surface active material, a precoat, and the like. As a result, pretreatment can be performed immediately before electrolytic plating in the plating film forming unit 113 (in a single unit), so that liquid filling into the fine holes is improved. In addition, since the plating film deposition unit 113 (in a single unit) has a cleaning mechanism and a spin dry mechanism, the semiconductor substrate W is moved to a desired wet state such as liquid removal or drying during cell-to-cell movement. it can. In particular, this cleaning mechanism and spin dry mechanism not only clean and dry the semiconductor substrate, but can also clean and dry the sealing material and cathode contacts in the same way. This has the effect of increasing the continuous operation time.
[0197]
Flexible unit mounting and process construction are possible in a short period of time. 30, FIG. 31, and FIG. 32 are diagrams showing configuration examples in which the respective mounting units of the semiconductor substrate manufacturing apparatus can be interchanged with each other. 30 (a) and 30 (b) are plan views of the base plate on which the units constituting the semiconductor substrate manufacturing apparatus are mounted, FIG. 30 (c) is a front view, and FIG. FIG. 31 (a) is a front view of each unit of the semiconductor substrate manufacturing apparatus, FIG. 31 (b) is a front view taken along the line BB of FIG. 32 (a), and FIG. The front view which shows the state which mounted each unit of the semiconductor substrate manufacturing apparatus on the baseplate, The same figure (b) is CC sectional front view of (a).
[0198]
As shown in the figure, two rails (for example, made of SUS material) 302 are formed on the upper surface of the base plate 300 on which each unit 301 of the semiconductor substrate manufacturing apparatus is mounted at an interval narrower than the front dimension D of each unit 301. 302 is embedded in the base plate 300 in parallel (the upper surface of the base plate 300 and the upper surfaces of the rails 302 and 302 are substantially at the same height), and a single guide rod (for example, made of nylon resin material) 303 is placed between them. Is arranged so as to protrude from the upper surface of the base plate 300. The bottom of each unit 301 has a double bottom. Four rollers 304 are attached to the upper base 305 with screws 308, and the lower base 306 engages with a guide bar 303. A groove 307 is provided. The height of each roller 304 can be adjusted with a screw 308.
[0199]
The screw 308 is adjusted so that the bottom of each roller 304 protrudes slightly (for example, about 1 mm) from the lower bottom 306. In this state, when the unit 301 is inserted so that the guide bar 303 engages with the groove 307 of the lower bottom portion 306 of the unit 301, the unit 301 is guided by the guide bar and is placed in a predetermined position. In this state, as shown in FIG. 32A, there is a gap d corresponding to the protrusion of the roller 304 between the lower bottom 306 and the upper surface of the base plate 300. When each unit 301 is in a predetermined position, each screw 308 is loosened and each roller 304 is retracted, so that the lower bottom portion 306 of the unit 301 contacts the upper surface of the base plate 300 (not shown). In this state, each unit 301 is fixed to the base plate 300 with a fixing screw (not shown).
[0200]
Each unit is mounted so that each loading / unloading port faces in the direction of the transfer robots 131 to 134 (see FIG. 23). At this time, the width of the unit 300 on the robot surface side, that is, the frontage dimension D is the same size. At the time of mounting, it can be easily mounted by inserting it along the rails 302 and 302 into the unit mounting surface of the base plate 300 of the apparatus as described above. Moreover, what is necessary is just to make it pull in the reverse direction, when removing the mounted unit 301 from an apparatus main body.
[0201]
In the field of semiconductor manufacturing, technological innovation is steadily progressing. However, by making each unit 301 constituting the apparatus easily replaceable as described above, some units 301 can be replaced without replacing the entire apparatus. By replacing the unit with a new unit, it is possible to update the functions of the entire apparatus in a short period of time and at a low cost. Also, on the premise of such unit 301 replacement, the control system is designed to be easily compatible. In this apparatus, it is possible to freely set the execution / non-execution of the process processing (unit skip function) and the processing path (unit use order) of the semiconductor substrate W for the mounted unit 301. . Therefore, it is possible to flexibly cope with the apparatus function not only when the unit is replaced but also when processing is performed in a different process. In particular, since it has become important to have many types of small-scale lines in response to recent multi-variety and small-volume production, the above-described structure in which necessary units can be easily and freely combined is particularly useful. .
[0202]
FIG. 33 is a diagram showing a planar arrangement configuration of another embodiment of the semiconductor substrate manufacturing apparatus according to the present invention. This semiconductor substrate manufacturing apparatus is a semiconductor substrate manufacturing apparatus that can be applied to small-scale, high-mix, low-volume production, such as system LSI manufacturing required for digital information home appliances. The semiconductor substrate manufacturing apparatus includes a first plating film deposition unit 401, a second plating film deposition unit 402, a bevel / back surface cleaning unit 403, an annealing unit 404, so as to surround the first robot 406 and the second robot 407. The aligner / film thickness measurement unit 405 and the load / unload unit 408 are arranged. Two indexers 409 and 409 are arranged in the load / unload unit 408, and a cassette 410 is placed on each of them. In FIG. 34, reference numeral 411 denotes a chemical solution supply unit, 412 denotes an electrical control panel, 413 denotes a touch panel, and 414 denotes an air supply or exhaust duct.
[0203]
The indexer 409 can raise and lower the cassette 410 placed thereon, and is a mechanism for positioning in the height direction according to the substrate taken out by the first robot 406. The first robot 406 has the same height. Access location. In this semiconductor substrate manufacturing apparatus, the first robot 406 takes out the substrate on which the barrier layer and the seed layer are formed by another apparatus from the cassette 410 on the indexer 409 and conveys it to the aligner / film thickness measuring unit 405. After the alignment / film thickness measurement unit 405 performs notch alignment and film thickness measurement before film formation, the second robot 407 takes out the substrate from the aligner / film thickness measurement unit 405, and the first plating film formation unit 401. Or it conveys to the 2nd plating film forming unit 402, and copper plating is given here.
[0204]
The substrate on which the copper plating has been completed is transferred to the aligner / film thickness measurement unit 405 by the second robot 407, and the film thickness of the substrate after plating is measured by the aligner / film thickness measurement unit 405. The first robot 406 takes out the substrate of the aligner / film thickness measuring unit 405, transports it to the bevel / back surface cleaning unit 403, cleans the bevel / back surface cleaning unit 403, and then transports it to the annealing unit 404. After the substrate is annealed by the annealing unit 404, it is returned to the cassette 410 on the indexer 409.
[0205]
The first plating film deposition unit 401 and the second plating film deposition unit 402 may be set in the same process, and the plating process for a plurality of substrates may be performed in parallel. Also, different processes may be used for the first plating film deposition unit 401 and the second plating film deposition unit 402, and one process may be suspended and only the other process may be used. . Further, for example, one of them may be a reinforcing seed layer film forming unit for reinforcing the seed layer. The reinforcing seed layer film forming unit has, for example, a structure substantially similar to the plating film forming units 401 and 402. As a plating solution, copper sulfate is usually used for copper plating, whereas a high alkali copper pierate is used. Polarizing liquid is used. Further, as the reinforcing seed layer film forming unit, a so-called face-down type plating unit that performs plating by bringing the surface to be plated of the semiconductor substrate downward and in contact with a plating solution accommodated in a plating tank may be used. In addition, other units such as the annealing unit 404 and the bevel / back surface cleaning unit 403 can be changed to plating film forming units for performing different processes of the reinforcing seed layer forming unit system.
[0206]
In this substrate manufacturing apparatus, the width of the side 401a, 402a facing the second robot 407 of the first plating film deposition unit 401 and the second plating film deposition unit 402, that is, the frontage dimension D, is determined by the annealing unit 404 or The bevel / back surface cleaning unit 403, the aligner / film thickness measuring unit 405, the cleaning units 115 and 118 in FIG. 23, the seed layer film forming unit 112, the barrier layer film forming unit 111, the lid plating unit 117, and the aligner / film thickness measuring unit 141. 142, film thickness measurement unit 146, substrate reversing machines 143, 144, temporary table 145, etc., so that the same size as the frontage dimensions, these units can be easily replaced with other units even when a new process is introduced. Since it can be exchanged, the apparatus can be updated in a short time and at a low cost.
[0207]
FIG. 34 is a diagram showing a planar arrangement configuration of another embodiment of the semiconductor substrate manufacturing apparatus according to the present invention. This semiconductor substrate manufacturing apparatus is different from the semiconductor substrate manufacturing apparatus shown in FIG. 33 only in that there is no annealing unit 404 in FIG. 33, and the other components are the same in configuration as the semiconductor substrate manufacturing apparatus in FIG. .
[0208]
It is also possible to use a plurality of semiconductor substrate manufacturing apparatuses in a factory mainly in the layout of the semiconductor substrate manufacturing apparatus, and to change the configuration of the units mounted on each of them in different wiring processes. If a large amount of production is required temporarily, it is possible to change the semiconductor substrate manufacturing apparatus composed of the same unit immediately.
[0209]
【The invention's effect】
As described above, according to the invention described in each claim, the following excellent effects can be obtained.
[0210]
  According to invention of Claim 1 thru | or 10,Since the film thickness measuring machine is installed in the transport mechanism and the thickness of the metal plating film on the semiconductor substrate and the polished semiconductor substrate is measured with the semiconductor substrate held by the transport mechanism, the following excellent Effect is obtained.
・ Equipment does not require a separate installation space for the film thickness measuring device or a space for operating the equipment for measurement, and the initial cost and running cost can be reduced.
In addition, since one or both of the film thickness of the substrate and the surface state of the film can be measured while the substrate is being transported between the units by the transport mechanism, the measurement data is used for the processing time of the transport destination unit, for example, the desired plating film thickness It can be used for adjusting the plating time and polishing time for obtaining the above.
In addition, since one or both of the film thickness and the film surface state is measured while the substrate is being transferred between the units by the transfer mechanism, one or both of the film thickness and the film surface condition is measured. Throughput can be improved because measurements can be made without requiring special operations.
[0212]
  Claim8According to the invention described in the above, by providing the lid plating unit, in addition to the above effects, the upper surface of the wiring portion formed by CMP can be subjected to lid plating for preventing oxidation and alteration, and the wiring portion Oxidation and alteration can be prevented.
[0215]
According to the invention described in claim 10, since the plating process and the cleaning process are performed in a state where the semiconductor substrate is held by the substrate holder, the plating process and the cleaning process are performed without moving the semiconductor substrate in addition to the above effects. And does not introduce contaminants into the next process.
[Brief description of the drawings]
FIG. 1A to FIG. 1C are explanatory views for forming circuit wiring on a semiconductor substrate.
FIG. 2 is a diagram showing a planar configuration example of a semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 3 is a diagram showing a schematic configuration example of a polishing table and a top ring portion of a semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 4 is a diagram showing a schematic configuration example of a cleaning machine of a semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 5 is a diagram showing a schematic configuration example of a polishing table cleaning machine of a semiconductor substrate manufacturing apparatus according to the present invention.
6A and 6B are diagrams showing a robot of a semiconductor substrate manufacturing apparatus according to the present invention, in which FIG. 6A is an external view, and FIGS. 6B and 6C are plan and cross-sectional views of a robot hand. is there.
FIG. 7 is a diagram showing a planar configuration of a Cu plating film forming unit of the semiconductor substrate manufacturing apparatus according to the present invention.
8 is a cross-sectional view taken along the line AA in FIG.
FIG. 9 is a diagram showing a cross-sectional configuration of a substrate holding portion and a cathode portion of a Cu plating film forming unit of a semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 10 is a diagram showing a cross-sectional configuration of an electrode arm portion of a Cu plating film forming unit of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 11 is an external view showing a schematic configuration example of an anode and a plating solution impregnated member portion of the electrolytic plating apparatus of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 12 is a cross-sectional view showing a schematic configuration example of an anode and a plating solution impregnated member portion of the electrolytic plating apparatus of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 13 is a view for explaining the flow of the plating solution onto the semiconductor substrate surface of the electrolytic plating apparatus of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 14 is a cross-sectional view showing a schematic configuration example of an anode and a plating solution impregnated member portion of the electrolytic plating apparatus of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 15 is a cross-sectional view showing a schematic configuration example of an anode and a plating solution impregnated member portion of the electrolytic plating apparatus of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 16 is a cross-sectional view showing a schematic configuration example of an anode and a plating solution impregnated member portion of the electrolytic plating apparatus of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 17 is a cross-sectional view showing a schematic configuration example of an anode and a plating solution impregnated member portion of the electrolytic plating apparatus of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 18 is a cross-sectional view showing a schematic configuration example of the outer peripheral portion of the plating solution impregnated member of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 19 is a cross-sectional view showing a schematic configuration example of an anode and a plating solution impregnated member portion of the electrolytic plating apparatus of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 20 is a diagram showing a planar configuration example of a semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 21 is a diagram showing an example of a planar configuration of a semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 22 is a diagram showing a planar configuration example of a semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 23 is a diagram showing a planar configuration example of a semiconductor substrate manufacturing apparatus according to the present invention.
24 is a diagram showing the flow of each process in the semiconductor substrate manufacturing apparatus shown in FIG. 23;
FIG. 25 is a diagram showing a schematic plan configuration example of an aligner / film thickness measuring unit of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 26 is a view showing a side configuration example of an aligner / film thickness measuring unit of the semiconductor substrate manufacturing apparatus according to the present invention.
27 is a diagram showing the movement of the semiconductor substrate in the aligner / film thickness measuring unit shown in FIGS. 25 and 26; FIG.
FIG. 28 is a diagram showing a configuration example of a seed layer deposition unit of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 29 is a diagram showing a schematic configuration example of a bevel / back surface cleaning unit of the semiconductor substrate manufacturing apparatus according to the present invention;
FIG. 30 is a view showing a configuration example of a base plate on which each mounting unit of the semiconductor substrate manufacturing apparatus according to the present invention is placed.
FIG. 31 is a diagram showing a schematic front configuration example of each mounting unit of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 32 is a diagram showing an example of a schematic front configuration of mounting of each mounting unit of the semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 33 is a diagram showing a plan configuration example of a semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 34 is a diagram showing an example of a planar configuration of a semiconductor substrate manufacturing apparatus according to the present invention.
FIG. 35 is a diagram illustrating a state in which CMP is performed without performing a bevel etching process on a semiconductor substrate and a seed layer and a barrier layer remain in the bevel portion.
[Explanation of symbols]
1 Load / Unload Department
2 Cu plating film deposition unit
2-1 Substrate processing unit
2-2 Plating solution tray
2-3 Rotating shaft
2-4 Arm
2-6 Electrode arm
2-7 Precoat / collection arm
2-8 Fixed nozzle
2-9 Substrate holder
2-10 Cathode
2-20 Anode
2-22 Plating solution impregnated material
2-28 Plating solution introduction pipe
3 First robot
4 Third washing machine
5 reversing machine
6 Reversing machine
7 Second washing machine
8 Second robot
9 First washing machine
10 First polishing apparatus
11 Second polishing apparatus
12 Film thickness measuring machine before and after plating
13 Drying state film thickness measuring machine
14 Nitrogen gas supply source
15 Pure water source
16 Regulator
17 Regulator
18 Air operator valve
19 Air operator valve
21 Substrate mounting table
22 Substrate mounting table
23 Second Robot
24 Third robot
25 Pusher indexer
26 Film thickness measuring machine
27 Seed layer deposition unit
28 Temperature control fluid piping
32 Holding member
34 Lip seal
36 contacts
38 anode
39 Plating solution conduction hole
40 porous material
41 Plating solution introduction pipe
45 tubes
47 tubes
59 Electrolyte passage
60 Seal member
111 Barrier layer deposition unit
112 Seed layer deposition unit
113 Plating film deposition unit
114 Annealing unit
115 First cleaning unit
116 Hevel / Back Cleaning Unit
117 Lid plating unit
118 Second cleaning unit
120 Load / unload section
121 First polishing apparatus
122 Second polishing apparatus
131 1st robot
132 Second Robot
133 3rd robot
134 4th Robot
141 First aligner and film thickness measurement unit
142 Second aligner and film thickness measurement unit
143 First substrate reversing machine
144 Second substrate reversing machine
145 Temporary placement table
146 Film thickness measuring instrument
220 waterproof cover
221 Spin chuck
222 Substrate holder
224 Center nozzle
226 Edge nozzle
228 Back nozzle
300 base plate
301 units
302 rail
303 guide bar
304 Laura
305 Upper bottom
306 Lower bottom
307 groove
401 First plating film deposition unit
402 Second plating film deposition unit
403 Bevel and back surface cleaning unit
404 Annealing unit
405 Aligner and film thickness measurement unit
406 First robot
407 2nd robot
408 Load unload
409 Indexer
410 cassette
411 chemical supply unit
412 Electrical control panel
413 touch panel
414 For air supply or exhaust

Claims (10)

表面に回路が形成された半導体基板を乾燥状態で搬出入する搬出入部と、搬入された半導体基板上に金属めっき膜を形成する金属めっき膜成膜ユニットと、前記半導体基板上に形成された金属めっき膜の少なくとも一部を研磨するポリッシングユニットと、該研磨された半導体基板を前記ユニット間で搬送する搬送機構と、前記搬送機構に設けられた膜厚測定機を具備し、前記半導体基板を搬送機構で保持した状態で該半導体基板の金属めっき膜及び研磨後の該半導体基板の金属めっき膜の膜厚を測定することを特徴とする半導体基板製造装置。A loading / unloading unit for loading and unloading a semiconductor substrate having a circuit formed thereon in a dry state, a metal plating film forming unit for forming a metal plating film on the loaded semiconductor substrate, and a metal formed on the semiconductor substrate A polishing unit for polishing at least a part of the plating film, a transport mechanism for transporting the polished semiconductor substrate between the units, and a film thickness measuring device provided in the transport mechanism, transport the semiconductor substrate. An apparatus for manufacturing a semiconductor substrate, comprising: measuring a film thickness of a metal plating film of the semiconductor substrate and a metal plating film of the semiconductor substrate after polishing while being held by a mechanism . 請求項１に記載の半導体基板製造装置において、
前記膜厚測定機は、前記搬送機構の基板を載置する面に設けられていることを特徴とする半導体基板製造装置。 The semiconductor substrate manufacturing apparatus according to claim 1,
The apparatus for manufacturing a semiconductor substrate , wherein the film thickness measuring device is provided on a surface on which the substrate of the transport mechanism is placed . 請求項１又は２に記載の半導体基板製造装置において、
前記膜厚測定機は、前記搬送機構上に複数設けられていることを特徴とする半導体基板製造装置。The semiconductor substrate manufacturing apparatus according to claim 1 or 2,
A semiconductor substrate manufacturing apparatus , wherein a plurality of the film thickness measuring machines are provided on the transport mechanism . 請求項１乃至３のいずれか１項に記載の半導体基板製造装置において、
前記膜厚測定機で測定された結果に基づき、めっき時間、研磨時間を調整することを特徴とする半導体基板製造装置。The semiconductor substrate manufacturing apparatus according to any one of claims 1 to 3,
A semiconductor substrate manufacturing apparatus, wherein a plating time and a polishing time are adjusted based on a result measured by the film thickness measuring device. 請求項１乃至４のいずれか１項に記載の半導体基板製造装置において、
前記半導体基板上に補強シード層を形成するための補強シード層成膜ユニットを具備することを特徴とする半導体基板製造装置。The semiconductor substrate manufacturing apparatus according to any one of claims 1 to 4 ,
Semiconductor substrate manufacturing apparatus characterized by comprising a reinforcing seed layer forming unit for forming a reinforcing seed layer on the semiconductor substrate. 請求項１乃至４のいずれか１項に記載の半導体基板製造装置において、
前記半導体基板上にシード層を形成するためのシード層成膜ユニットを具備することを特徴とする半導体基板製造装置。The semiconductor substrate manufacturing apparatus according to any one of claims 1 to 4 ,
Semiconductor substrate manufacturing apparatus characterized by comprising a seed layer forming unit for forming a seed layer on the semiconductor substrate. 請求項１乃至４のいずれか１項に記載の半導体基板製造装置において、
前記半導体基板上にバリア層を形成するためのバリア層成膜ユニットを具備することを特徴とする半導体基板製造装置。The semiconductor substrate manufacturing apparatus according to any one of claims 1 to 4 ,
A semiconductor substrate manufacturing apparatus comprising a barrier layer forming unit for forming a barrier layer on the semiconductor substrate. 請求項１乃至４のいずれか１項に記載の半導体基板製造装置において、
前記半導体基板上に蓋めっき膜層を形成するための蓋めっきユニットを具備することを特徴とする半導体基板製造装置。The semiconductor substrate manufacturing apparatus according to any one of claims 1 to 4 ,
A semiconductor substrate manufacturing apparatus comprising a lid plating unit for forming a lid plating film layer on the semiconductor substrate. 請求項１乃至４のいずれか１項に記載の半導体基板製造装置において、
前記半導体基板の周縁部に形成された金属めっき膜層、シード層、バリア層の少なくとも一層をエッチング除去するベベル・裏面洗浄ユニットを具備することを特徴とする半導体基板製造装置。In the semiconductor substrate manufacturing apparatus according to any one of claims 1 to 4,
An apparatus for manufacturing a semiconductor substrate, comprising: a bevel / back surface cleaning unit for etching and removing at least one of a metal plating film layer, a seed layer , and a barrier layer formed on a peripheral portion of the semiconductor substrate. 請求項１乃至９のいずれか１項に記載の半導体基板製造装置において、
前記金属めっき膜成膜ユニットは、前記半導体基板を基板保持部で保持した状態で、めっき処理と洗浄処理を行うことを特徴とする半導体基板製造装置。The semiconductor substrate manufacturing apparatus according to any one of claims 1 to 9,
The metal plating film forming unit performs a plating process and a cleaning process in a state where the semiconductor substrate is held by a substrate holding unit.
JP2001050916A 2000-10-12 2001-02-26 Semiconductor substrate manufacturing equipment Expired - Fee Related JP3854083B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001050916A JP3854083B2 (en) 2000-10-12 2001-02-26 Semiconductor substrate manufacturing equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000312695 2000-10-12
JP2000-312695 2000-10-12
JP2001050916A JP3854083B2 (en) 2000-10-12 2001-02-26 Semiconductor substrate manufacturing equipment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006169432A Division JP2006339665A (en) 2000-10-12 2006-06-19 Apparatus for manufacturing semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2002190455A JP2002190455A (en) 2002-07-05
JP3854083B2 true JP3854083B2 (en) 2006-12-06

Family

ID=26602003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001050916A Expired - Fee Related JP3854083B2 (en) 2000-10-12 2001-02-26 Semiconductor substrate manufacturing equipment

Country Status (1)

Country Link
JP (1) JP3854083B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963661B2 (en) * 2001-05-10 2007-08-22 株式会社荏原製作所 Electroless plating method and apparatus
KR101052319B1 (en) * 2002-11-15 2011-07-27 가부시키가이샤 에바라 세이사꾸쇼 Substrate Processing Apparatus and Substrate Processing Method
US6788050B2 (en) * 2002-12-23 2004-09-07 Lam Research Corp. System, method and apparatus for thin-film substrate signal separation using eddy current
JP2004356117A (en) * 2003-05-26 2004-12-16 Ebara Corp Method and apparatus for processing substrate
JP2008159651A (en) * 2006-12-21 2008-07-10 Elpida Memory Inc Multilayer wiring, laminated aluminum wiring, semiconductor device, and method for manufacturing the same
JP4936878B2 (en) * 2006-12-25 2012-05-23 大日本スクリーン製造株式会社 Substrate processing apparatus and substrate processing method
CN103840029A (en) * 2012-11-23 2014-06-04 浚丰太阳能(江苏)有限公司 Cell welding arrangement box
JP6160147B2 (en) * 2013-03-19 2017-07-12 Tdk株式会社 Electronic component module manufacturing method, electroless plating method, and electroless plating apparatus
CN103231303B (en) * 2013-05-15 2016-02-24 清华大学 Chemical-mechanical polisher
US10522381B2 (en) * 2017-04-07 2019-12-31 Applied Materials, Inc. Aligner apparatus and methods
JP7083695B2 (en) 2018-05-11 2022-06-13 株式会社荏原製作所 Bump height inspection device, substrate processing device, bump height inspection method, storage medium
TWI791860B (en) 2018-06-29 2023-02-11 日商荏原製作所股份有限公司 Bump height measuring device, substrate processing device, bump height measuring method, and nonvolatile memory medium storing program for causing computer to execute method of controlling bump height measuring device

Also Published As

Publication number Publication date
JP2002190455A (en) 2002-07-05

Similar Documents

Publication Publication Date Title
KR100804715B1 (en) Semiconductor substate rotation maintaining apparatus and semiconductor substrate processing apparatus
KR100773165B1 (en) Semiconductor wafer processing apparatus and processing method
JP3979464B2 (en) Electroless plating pretreatment apparatus and method
KR100798437B1 (en) Substrate processing method
JP4127926B2 (en) Polishing method
JP2008013851A (en) Rotary holding apparatus and semiconductor substrate-processing apparatus
JP3854083B2 (en) Semiconductor substrate manufacturing equipment
KR20040018558A (en) Semiconductor device and production method therefor, and plating solution
JP2007123523A (en) Polishing method, polishing device, and electrolytic polishing device
JP4064132B2 (en) Substrate processing apparatus and substrate processing method
JP3772973B2 (en) Electroless plating equipment
JP3821709B2 (en) Pretreatment method of electroless plating
JP3916846B2 (en) Substrate polishing apparatus and substrate polishing method
JP2006339665A (en) Apparatus for manufacturing semiconductor substrate
JP2003133316A (en) Semiconductor device and manufacturing method therefor
TW480580B (en) Method and apparatus for treating semiconductor substrate
JP2004353014A (en) Apparatus and method for plating
JP2004360028A (en) Plating facility
JP2005029830A (en) Plating device and plating method
JP2004360026A (en) Plating facility and plating method
JP2004360027A (en) Plating apparatus and method of keeping plating solution
KR20230136785A (en) Buffing Module for Post CMP Cleaning with Self Cleaning Function
JPH10335275A (en) Wafer surface cleaning method and integrated wafer polishing and cleaning apparatus
US20070214620A1 (en) Substrate processing apparatus and substrate processing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060619

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees