JP3655834B2

JP3655834B2 - Semiconductor device

Info

Publication number: JP3655834B2
Application number: JP2001096123A
Authority: JP
Inventors: 哲夫畠山; 孝四戸
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-03-29
Filing date: 2001-03-29
Publication date: 2005-06-02
Anticipated expiration: 2021-03-29
Also published as: JP2002299643A

Description

【０００１】
【発明の属する技術分野】
本発明は、整流性を有する半導体装置に関し、特に、低い順電圧降下を有し且つ高い逆耐圧及び低い逆リーク電流を有する半導体ダイオードに関する。
【０００２】
【従来の技術】
従来の半導体ダイオードとして、ｐｎ接合によるダイオード（ｐｎダイオード）とショットキー接合によるダイオードが広く知られている。ｐｎダイオードは逆方向の耐圧が高くまた逆リーク電流が小さいという特徴を有する。しかし、順方向電圧降下についてはｐｎ接合のビルトインポテンシャルを下限とする。従って、たとえばワイドギャップ半導体の一つである炭化シリコン（シリコンカーバイド：ＳｉＣ）の場合では、ｐｎ接合のビルトインポテンシャルが２．５Ｖ以上という高い値になるという問題があった。
【０００３】
一方、ショットキーダイオードにおいては順方向電圧降下をショットキーバリア高さの小さいショットキー電極を用いることにより小さくすることが可能だが、逆方向の耐圧が低く、逆リーク電流が大きいという問題があった。
【０００４】
そこで、特公昭６１−４２８７７号公報において、ｐｎダイオードのｐ型半導体層にショットキー電極を接続して、順方向電圧降下の低減を図ったダイオードが提案されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記公報に開示されたダイオードにおいても、依然としてｐｎ接合におけるビルトインポテンシャル分の順方向電圧降下があるため、順方向電圧降下の低減の効果は小さかった。
【０００６】
本発明は、上記実情に鑑みてなされたものであり、順方向の電圧降下が小さく且つ高い逆方向耐圧及び低いリーク電流を有する半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の特徴は、第１導電型の第１半導体層と、第１半導体層の第１導電型不純物濃度に比して高い第２導電型不純物濃度を有し、第１半導体層に対してｐｎ接合を形成する第２半導体層と、第２半導体層に対して実質的にショットキー接合を形成するショットキー層と、第２半導体層の少なくとも一部の領域であって、熱平衡状態において第１半導体層と第２半導体層とのｐｎ接合界面から第２半導体層とショットキー層とのショットキー接合界面まで連続して空乏化している空乏領域とを有する半導体装置であることである。
【０００８】
ここで、「第２半導体層に対して実質的にショットキー接合を形成するショットキー層」には、第２半導体層に対してショットキー接合を形成するショットキー金属電極、或いは第２半導体層に対して擬似的なショットキー接合（ｐｎ接合）を形成する第１導電型の第３半導体層が含まれる。第３半導体層の第１導電型不純物濃度を、第２半導体層の第２導電型不純物濃度よりも十分高く設定することにより、第３半導体層へ伸びる空乏層を、第２半導体層へ広がる空乏層に対して無視することができる程に小さく抑えることができる。従って、第２半導体層と第３半導体層とのｐｎ接合を、第２半導体層にのみポテンシャル勾配が形成される擬似的なショットキー接合として近似することができる。また、第１導電型／第２導電型は互いに反対導電型である。例えば、第１導電型をｎ型とすれば、第２導電型はｐ型であり、第１導電型をｐ型とすれば、第２導電型はｎ型である。
【０００９】
本発明の特徴に係る半導体装置によれば、第２半導体層の空乏化した領域（空乏領域）が、第１半導体層の多数キャリアに対してポテンシャルバリアを形成する。空乏領域が形成するポテンシャルバリアの高さ（バリアハイト）は、第１半導体層−第２半導体層間のｐｎ接合の内蔵電位（ビルトイン・ポテンシャル）よりも低くすることができる。従って、このｐｎ接合の順方向電圧を第１半導体層−ショットキー層間に印加したとき、第１半導体層内の多数キャリアが乗り越えるバリアハイトがｐｎ接合のビルトイン・ポテンシャルよりも低くなり、順電圧降下（オン抵抗）を低減することができる。
【００１０】
一方、ｐｎ接合の逆方向電圧を第１半導体層−ショットキー層間に印加した場合、第１半導体層の第１導電型不純物濃度を第２半導体層の第２導電型不純物濃度に比して十分低くすることにより、逆方向電圧は第１半導体層−第２半導体層間のｐｎ接合に主に印可され、空乏領域のバリアハイトの減少を小さく抑えることができる。従って、ダイオードの逆方向耐圧を向上させることができる。また、多数キャリアが感じるポテンシャルバリアは、ショットキーダイオードにおけるポテンシャルバリアに比べてなだらかになるため、キャリアがトンネル効果によりポテンシャルバリアを透過する確率が低くなり、逆リーク電流を低減することができる。
【００１１】
本発明の特徴において、空乏領域は、ｐｎ接合界面から延びた第１空乏層と、ショットキー接合界面から広がり、熱平衡状態において第１空乏層に接触した第２空乏層とを少なくとも有することが望ましい。即ち、熱平衡状態においてｐｎ接合界面から延びた第１空乏層と、前記ショットキー接合界面から延びた第２空乏層とが接触していることことが望ましい。
【００１２】
また、第２半導体層の全領域が空乏領域であっても構わない。即ち、第２半導体層の全領域が空乏化していても構わない。或いは、第２半導体層の一部の領域のみが空乏領域であっても構わない。即ち、第２半導体層の不純物濃度を局所的に高濃度化させることにより、第２半導体層の一部の領域のみが空乏化しており、第２半導体の残りの高濃度領域にはキャリアが存在していても構わない。この場合、空乏化していない第２半導体層の残りの領域が形成するポテンシャルバリアの高さ（バリアハイト）は、ｐｎ接合のビルトイン・ポテンシャルと同等である。従って、順方向電圧を更に上昇させてｐｎ接合のビルトイン・ポテンシャル以上の順方向電圧を印加した場合、空乏化していない第２半導体層内の多数キャリアが第１半導体層に注入され、双方向の少数キャリアの注入による導電度変調によりオン抵抗が更に低減され、順電圧降下を更に低減することができる。即ち、本発明の特徴に係る半導体装置をオン抵抗のより低いバイポーラ形ダイオードとして動作させることができる。
【００１３】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、層の厚みと幅との関係、各層の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。なお、本発明の実施の形態において、第１導電型はｎ型であり、第２導電型はｐ型である。
【００１４】
（第１の実施の形態）
図１（ａ）は、本発明の第１の実施の形態に係わる半導体装置の構成を示す断面図である。図１（ａ）に示すように、第１の実施の形態に係わる半導体装置は、ｎ型の第１半導体層（以後、「ｎ⁻型半導体層」という）１と、ｎ⁻型半導体層１に対してｐｎ接合を形成するｐ型の第２半導体層（以後、「ｐ型半導体層」という）２と、ｐ型半導体層２に対してショットキー接合を形成するショットキー金属電極３とを少なくとも有するダイオードである。
【００１５】
熱平衡状態において、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合界面６からｐ型半導体層２へ広がる第１空乏層３０と、ｐ型半導体層２とショットキー金属電極３とのショットキー接合界面７からｐ型半導体層２へ広がる第２空乏層２９とが接触している。即ち、ｎ⁻型半導体層１、ｐ型半導体層２及びショットキー金属電極３に電圧を印加しない状態において、ｐ型半導体層２の全領域が、キャリアが空乏化している空乏領域を形成している。また、ｐ型半導体層２のｐ型不純物濃度は、ｎ⁻型半導体層１のｎ型不純物濃度に比して十分高く、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合は片側階段接合を形成している。さらに、ｎ⁻型半導体層１の厚さは、ｐ型半導体層２の厚さに比して十分厚い。
【００１６】
第１の実施の形態に係わるダイオードは、ｎ⁻型半導体層１に結晶学的に接続されたｎ^＋型半導体層４と、ｎ^＋型半導体層４に対してオーミック接触８がなされたオーミック電極５とを更に有する。ｎ^＋型半導体層４は、ｎ⁻型半導体層１と金属電極（オーミック電極）５の間で良好なオーミック接続を取るために配置された、高濃度のｎ型不純物が添加された半導体層である。本発明の第１の実施の形態に係るダイオードは、ｎ⁻型半導体層１とｐ型半導体層２との間のｐｎ接合からなるダイオードであり、オーミック電極５に対して正の電圧をショットキー金属電極３に印加することにより、ダイオードに順方向電圧が印加される。
【００１７】
なお、ｐ型半導体層２の全領域を空乏化するには、ｐ型半導体層２及びｎ⁻型半導体層１などの各半導体層の不純物濃度及び層の厚さ、及びショットキー金属電極３の金属材料を、所望の値に設定することが必要である。例えば、炭化シリコン（ＳｉＣ：Silicon Carbide）を材料としたダイオードの場合、ｎ⁻型半導体層１の厚さを１０μｍ、ｎ型不純物濃度を５×１０^１５ｃｍ^−３とし、ｎ^＋型半導体層４の厚さを１μｍ、ｎ型不純物濃度を１×１０^１９ｃｍ^−３とした時、ｐ型半導体層２の厚さを８ｎｍ以下、ｐ型不純物濃度を１×１０^１９ｃｍ^−３とすることにより、熱平衡状態においてｐ型半導体層２の全領域を空乏化することができる。
【００１８】
図１（ｂ）は、図１（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイヤグラムである。図１（ｂ）のバンドダイヤグラムを用いて、図１（ａ）に示したダイオードの動作原理を述べる。熱平衡状態、即ち、ある温度において外部からの刺激がない状態で定常状態であるとき、フェルミレベルは一定である。従って、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合界面６付近にはポテンシャルの勾配がある領域（遷移領域）が形成され、この遷移領域において各半導体層には、キャリアが存在しない空乏層が形成されている。このｐｎ接合界面６付近に形成される空乏層の内、ｐｎ接合界面６からｐ型半導体層へ広がる空乏層が第１空乏層３０に相当している。前述したように、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合は片側階段接合を形成しているため、第１空乏層３０に比して十分大きな空乏層がｎ⁻型半導体層１へ広がっている。
【００１９】
一方、ｐ型半導体層２とショットキー金属電極３とのショットキー接合界面７においては、熱平衡状態におけるフェルミレベル一定の条件から、ショットキーバリアφ_Ｂｎが形成される。ショットキーバリアφ_Ｂｎはショットキー金属電極３の仕事関数とｐ型半導体層２の電子親和力との差である。そして、ショットキー接合界面７付近のｐ型半導体層２に遷移領域が形成され、この遷移領域においてｐ型半導体層２にはキャリアの存在しない第２空乏層２９が形成されている。
【００２０】
ｐｎ接合界面６からｐ型半導体層２へ広がる第１空乏層３０と、ショットキー接合界面７からｐ型半導体層２へ広がる第２空乏層２９とは接している。つまり、ｐ型半導体層２の内部には、キャリアが空乏化した空乏領域のみが存在し、ポテンシャルの勾配がなく、キャリア（ホール）が存在する中性領域が存在していない。
【００２１】
ｐｎ接合界面６付近のポテンシャルの勾配と、ショットキー接合界面７付近のポテンシャルの勾配により、ｐ型半導体層２を中心とした領域に、ｎ⁻型半導体層１の多数キャリア（電子）から見たポテンシャルの障壁（ポテンシャルバリア）が形成される。多数キャリアから見たポテンシャルバリアの高さ（Ｖ_ＢＨ）１３は、ｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く抑えることができる。なお、ｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルとは、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合を形成し、ｐ型半導体層２とショットキー金属電極３とのショットキー接合を形成しない場合におけるｎ⁻型半導体層１とｐ型半導体層２間のポテンシャルの差を示す。これは、ショットキー接合７によるｐ型半導体層２のポテンシャル勾配により、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３が、ｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く押さえ込まれた為である。また、ｐ型半導体層２のｐ型不純物濃度と厚さを制御することにより、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３を、ショットキー接合界面７のバリアハイト（φ_Ｂｎ）からｐ−ｎ接合のビルトインポテンシャルの間で自由に設定できる。
【００２２】
オーミック電極５とショットキー金属電極３間に順方向電圧を印加した場合、順方向電圧は主にｐ型半導体層２とｎ⁻型半導体層１の接合に印加され、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３が緩和される。これにより、ｎ⁻型半導体層１内の多数キャリア（電子）は、ｐ型半導体層２のポテンシャル障壁を乗り越えてショットキー金属電極３に流れ込むことができる。従って、ｎ⁻型半導体層１からｐ型半導体層２への電子の拡散により、ダイオードに順方向の電流が流れる。この時、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３がｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く抑えることができる分だけ、ダイオードによる電圧降下量、即ちオン抵抗を低減することができる。
【００２３】
一方、オーミック電極５とショットキー金属電極３間に逆方向電圧を印加した場合、逆方向電圧も主にｐ型半導体層２とｎ⁻型半導体層１の接合に印加される。ｎ⁻型半導体層１とｐ型半導体層２とは片側階段接合を形成しているため、ｎ⁻型半導体層１へ十分大きな空乏層が広がり、逆方向電圧に対する耐圧を向上させることができる。なお、ｐ型半導体層２とｎ⁻型半導体層１との不純物濃度差が十分大きいため、逆方向電圧はそのほとんどがｎ⁻型半導体層１に広がる空乏層に印加され、全領域が既に空乏化しているｐ型半導体層２へ印加されにくい。よって、ｐ型半導体層２に形成されるポテンシャル障壁の高さの低下はごくわずかに抑えることができるため、逆方向耐圧の低減を小さく抑えることができると同時に、リーク電流の増加を抑制することができる。また、ｐ型半導体層２とショットキー金属電極３とからなるショットキーダイオード単体に逆方向電圧を印加する場合に比して、多数キャリア（電子）が感じるポテンシャルバリアの形状がなだらかであるため、多数キャリア（電子）がポテンシャルバリアをトンネリングする時の透過距離が長くなる。従って、多数キャリア（電子）はポテンシャルバリアをトンネリングしにくくなり、トンネリングによるリーク電流（トンネル電流成分）を抑制できる。
【００２４】
図８は、発明者らが行った本発明の第１の実施の形態に係るダイオードの電気的特性をシミュレーションした結果を示すグラフである。横軸がダイオードに印加する順方向電圧（Ｖ）を示し、縦軸がダイオードを流れる電流密度（Ａ／ｃｍ^２）を示す。また、シミュレーションは、ｐ型半導体層２の厚みを、２ｎｍから１０ｎｍの範囲で変化させて、全部で５通りの計算を行った。総てのＩ−Ｖ特性は、２Ｖ前後をしきい値とする立ち上がりが形成され、４Ｖ以上の電圧において１０^３〜１０^５Ａ／ｃｍ^２の安定した順方向電流が流れる。また、立ち上がりのしきい値が小さい方から、ｐ型半導体層２の厚みが、２ｎｍ、４ｎｍ、６ｎｍ、８ｎｍ、１０ｎｍである場合を示している。
【００２５】
デバイスの条件は、上述したｐ型半導体層の全領域が空乏化する為の条件と同じである。即ち、ＳｉＣを材料としたダイオードであり、ｎ⁻型半導体層１の厚さを１０μｍ、ｎ型不純物濃度を５×１０^１５ｃｍ^−３とし、ｎ^＋型半導体層４の厚さを１μｍ、ｎ型不純物濃度を１×１０^１９ｃｍ^−３とし、ｐ型半導体層２のｐ型不純物濃度を１×１０^１９ｃｍ^−３とする。
【００２６】
図８に示すように、ｐ型半導体層２の厚さが薄いほど（特に、ｐ型半導体層２の厚みが、２ｎｍ、４ｎｍ、６ｎｍである場合）、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３が低くなるため順方向電流の立ち上がりが早く、オン抵抗が小さくなる。しかし、空乏化したｐ型半導体層２にホールが存在せずホールが電流に寄与することが無いため、４Ｖ以上の電圧において流れる安定した電流はそれほど大きくならない。即ち、ｐ型半導体層２の厚さが薄いほど、ユニポーラ型のダイオードとしての動作が顕著となる。
【００２７】
一方、ｐ型半導体層２の厚さが厚いほど（特に、ｐ型半導体層２の厚みが、８ｎｍ、１０ｎｍである場合）、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３が高くなるため順方向電流の立ち上がりが遅く、オン抵抗が大きくなる。しかし、空乏化していないｐ型半導体層２にホールが存在しホールが電流に寄与するため、４Ｖ以上の電圧において流れる安定した電流は比較的大きくなる。即ち、ｐ型半導体層２の厚さが厚いほど、バイポーラ型のダイオードとしての動作が顕著となる。
【００２８】
以上説明したように、本発明の第１の実施の形態によれば、熱平衡状態においてｐ型半導体層２が空乏化しているため、ｐ型半導体層２を中心とした領域にポテンシャルバリアを形成することができる。このポテンシャルバリアの高さ（Ｖ_ＢＨ）をｐｎ接合のビルトインポテンシャルよりも小さく抑えることができる。従って、順方向電圧を印加したときのｐｎ接合における電圧降下を、ｐｎ接合のビルトインポテンシャルよりも小さくすることができ、ダイオードのオン抵抗を低減することができる。また、ｎ⁻型半導体層１及びｐ型半導体層２の各不純物濃度及び厚さを所望の値に設定することにより、逆方向電圧に対する耐圧を向上させることができ、同時にトンネリングによるリーク電流を小さく抑えることができる。
【００２９】
また、本発明の第１の実施の形態によれば、ｐ型半導体層２の全領域が空乏化しているため、ｐ型半導体層２の全領域において均一なキャリア（電子）の流れを形成することができる。
【００３０】
更に、本発明の第１の実施の形態によれば、完全に空乏化したｐ型半導体層２には多数キャリア（ホール）は存在していないため、ホールの移動は電流に寄与しない。即ち、第１の実施の形態に係る半導体装置を、オン抵抗の低いユニポーラ型ダイオードとして動作させることができる。
【００３１】
（第２の実施の形態）
本発明の第１の実施の形態においては、ｐ型半導体層２に対してショットキー接合を形成するショットキー金属電極３を有するダイオードについて説明したが、本発明はこれに限定されるものではない。本発明の第２の実施の形態においては、ショットキー金属電極３の代わりに、ｐ型半導体層２に対して擬似的なショットキー接合（ｐｎ接合）を形成する高濃度のｎ型不純物が添加された第３半導体層（以後、「ｎ^＋型半導体層」という）を有するダイオードについて説明する。
【００３２】
図２（ａ）は、本発明の第２の実施の形態に係る半導体装置（ダイオード）の構成を示す断面図である。図２（ａ）に示すように、第２の実施の形態に係わる半導体装置は、ｎ⁻型半導体層１と、ｐ型半導体層２と、ｐ型半導体層２に対して擬似的なショットキー接合（ｐｎ接合）を形成する、高濃度のｎ型不純物が添加されたｎ^＋型半導体層９とを少なくとも有するダイオードである。ｎ⁻型半導体層１、ｐ型半導体層２については、第１の実施の形態に係るダイオードの場合と同様であるため、説明を省略する。
【００３３】
熱平衡状態において、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合界面６からｐ型半導体層２へ広がる空乏層と、ｐ型半導体層２とｎ^＋型半導体層９との擬似ショットキー接合界面１０からｐ型半導体層２へ広がる空乏層とが接触している。即ち、ｐ型半導体層２の全領域がキャリアが空乏化している空乏領域を形成している。また、ｎ^＋型半導体層９のｐ型不純物濃度を、ｐ型半導体層２のｐ型不純物濃度よりも十分高く設定することにより、ｎ^＋型半導体層９へ伸びる空乏層を、ｐ型半導体層２へ広がる空乏層に対して無視することができる程に小さく抑えることができる。従って、ｐ型半導体層２とｎ^＋型半導体層９とのｐｎ接合を、ｐ型半導体層２にのみポテンシャル勾配が形成される擬似的なショットキー接合として近似することができる。
【００３４】
第２の実施の形態に係わるダイオードは、ｎ^＋型半導体層９に対してオーミック接触１２がなされたオーミック電極１１と、ｎ^＋型半導体層４に対してオーミック接触８がなされたオーミック電極５とを更に有する。
【００３５】
図２（ｂ）は、図２（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイヤグラムである。図２（ｂ）のバンドダイヤグラムを用いて、図２（ａ）に示したダイオードの動作原理を述べる。熱平衡状態、におけるフェルミレベル一定の条件から、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合界面６付近には遷移領域が形成され、この遷移領域において各半導体層には空乏層が形成されている。前述したように、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合は片側階段接合を形成しているため、ｐ型半導体層２に比して十分大きな空乏層がｎ⁻型半導体層１へ広がっている。
【００３６】
一方、ｐ型半導体層２とｎ^＋型半導体層９との擬似ショットキー接合界面１０においては、擬似ショットキーバリアφ_Ｂｎ１６が形成される。そして、擬似ショットキー接合界面１０付近のｐ型半導体層２に遷移領域が形成され、この遷移領域においてｐ型半導体層２にはキャリアの存在しない空乏層が形成されている。
【００３７】
ｐｎ接合界面６からｐ型半導体層２へ広がる空乏層と、擬似ショットキー接合界面１０からｐ型半導体層２へ広がる空乏層とは接している。つまり、ｐ型半導体層２の内部には、キャリアが空乏化した空乏領域のみが存在し、ポテンシャルの勾配がなく、キャリア（ホール）が存在する中性領域が存在していない。
【００３８】
ｐｎ接合界面６付近のポテンシャルの勾配と、擬似ショットキー接合界面１０付近のポテンシャルの勾配により、ｐ型半導体層２を中心とした領域に、ｎ⁻型半導体層１の多数キャリア（電子）から見たポテンシャルバリアが形成される。多数キャリアから見たポテンシャルバリアの高さ（Ｖ_ＢＨ）１５は、ｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く抑えることができる。これは、擬似ショットキー接合によるｐ型半導体層２のポテンシャル勾配により、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１５が、ｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く押さえ込まれた為である。また、ｐ型半導体層２のｐ型不純物濃度と厚さを制御することにより、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１５を、ｐｎ接合のビルトインポテンシャルを上限として自由に設定できる。
【００３９】
オーミック電極５とオーミック電極１１間に順方向電圧を印加した場合、第１の実施の形態と同様に、順方向電圧は主にｐ型半導体層２とｎ⁻型半導体層１の接合に印加され、ｎ⁻型半導体層１内の多数キャリア（電子）は、ｐ型半導体層２のポテンシャル障壁を乗り越えてオーミック電極１１に流れ込むことができる。従って、ｎ⁻型半導体層１からｐ型半導体層２への電子の拡散により、ダイオードに順方向の電流が流れる。この時、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１５がｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く抑えることができる分だけ、ダイオードによる電圧降下量、即ちオン抵抗は低減することができる。
【００４０】
一方、オーミック電極５とショットキー金属電極３間に逆方向電圧を印加した場合、第１の実施の形態と同様に、逆方向電圧も主にｐ型半導体層２とｎ⁻型半導体層１の接合に印加される。そして、ｎ⁻型半導体層１へ十分大きな空乏層が広がり、逆方向電圧に対する耐圧を向上させることができる。なお、ｐ型半導体層２とｎ⁻型半導体層１との不純物濃度差が十分大きいため、ｐ型半導体層２に形成されるポテンシャル障壁の高さの低下はごくわずかに抑えることができる。従って、逆方向耐圧の低減を小さく抑えることができると同時に、リーク電流の増加を抑制することができる。
【００４１】
以上説明したように、第２の実施の形態に係るダイオードによれば、第１の実施の形態に係るダイオードと同様な作用効果を奏するのみならず、ショットキー金属電極３との間にショットキー接合を形成した場合に比して、多数キャリア（電子）が感じるポテンシャルバリアの形状がなだらかであるため、逆方向電圧を印加した場合、多数キャリア（電子）がポテンシャルバリアをトンネリングする時の透過距離が更に長くなる。従って、多数キャリア（電子）はポテンシャルバリアをトンネリングしにくくなり、トンネリングによるリーク電流（トンネル電流成分）を更に抑制できる。
【００４２】
（第３の実施の形態）
本発明の第１および第２の実施の形態においては、共に、ｐ型半導体層２の全領域が空乏化している場合について説明したが、本発明はこれに限定されるものではない。本発明の実施の形態に係る半導体装置は、ｐ型半導体層２の一部の領域のみが空乏化していても構わない。即ち、ｐ型半導体層２の不純物濃度を局所的に高濃度化させ、局所的にキャリアを空乏化させても差し支えない。本発明の第３の実施の形態においては、ｐ型半導体層２の一部の領域にのみ、ｎ⁻型半導体層１とのｐｎ接合界面６からショットキー層３とのショットキー接合界面７まで連続して空乏化している空乏領域が形成された場合について説明する。
【００４３】
図３（ａ）は、本発明の第３の実施の形態に係る半導体装置（ダイオード）の構成を示す断面図である。図３（ａ）に示すように、第３の実施の形態に係わるダイオードは、ｎ⁻型半導体層１と、ｎ⁻型半導体層１に対してｐｎ接合を形成するｐ型半導体層２８と、ｐ型半導体層２８に隣接して配置され、ｎ⁻型半導体層１に対してｐｎ接合を形成するｐ^＋型半導体層１９と、ｐ型半導体層２８及びｐ^＋型半導体層１９に対してショットキー接合を形成するショットキー金属電極３とを少なくとも有する。即ち、第３の実施の形態に係るダイオードにおいて、ｐ型半導体層２は、ｐ型半導体層２８及びｐ^＋型半導体層１９とから少なくとも構成されている。ｐ型半導体層２８及びｐ^＋型半導体層１９は互いに金属学的に接合され、ｎ⁻型半導体層１とショットキー金属電極３との間に交互に並列に配置されている。
【００４４】
熱平衡状態において、ｐ型半導体層２の一部の領域（ｐ型半導体層２８）は、ｎ⁻型半導体層１とのｐｎ接合界面６から広がる空乏層と、ショットキー金属電極３とのショットキー接合界面７から広がる空乏層と、ｐ^＋型半導体層１９との接合界面から広がる空乏層によって満たされている。即ち、ｐ型半導体層２８の全領域が空乏領域を形成している。一方、ｐ^＋型半導体層１９にはｐ型半導体層２８に比して高濃度のｐ型不純物が添加されているため、熱平衡状態においてｐ^＋型半導体層１９にはキャリアが空乏化していない中性領域が存在する。
【００４５】
第３の実施の形態に係るダイオードは、ｎ⁻型半導体層１に結晶学的に接続されたｎ^＋型半導体層４と、ｎ^＋型半導体層４に対してオーミック接触８がなされたオーミック電極５とを更に有する。ｎ⁻型半導体層１及びｎ^＋型半導体層４については、第１の実施の形態と同様であるため説明を省略する。
【００４６】
なお、ｐ型半導体層２８を空乏化するには、ｐ型半導体層２８、ｐ^＋型半導体層１９及びｎ⁻型半導体層１などの各半導体層の不純物濃度及び層の厚さ、及びショットキー金属電極３の金属材料を、所望の値に設定することが必要である。
【００４７】
図３（ｂ）及び図３（ｃ）は、図３（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイヤグラムである。図３（ｂ）中の実線は、図３（ａ）のＡ−Ａ’切断面におけるエネルギーバンド構造を示し、一点鎖線は、図３（ａ）のＢ−Ｂ’切断面におけるエネルギーバンド構造を示す。また、図３（ｃ）は、図３（ａ）のＣ−Ｃ’切断面におけるエネルギーバンド構造を示す。図３（ｂ）及び図３（ｃ）のバンドダイヤグラムを用いて、図３（ａ）に示したダイオードの動作原理を述べる。
【００４８】
図３（ｂ）に示すように、熱平衡状態におけるフェルミレベル一定の条件から、ｐｎ接合界面６付近に遷移領域が形成され、この遷移領域において空乏層が形成される。ｎ⁻型半導体層１とｐ型半導体層（１９、２８）とのｐｎ接合は片側階段接合を形成しているため、ｐ型半導体層（１９、２８）に比して十分大きな空乏層がｎ⁻型半導体層１へ広がっている。また、ｐ型半導体層２８とｐ^＋型半導体層１９とのフェルミレベルの相違から、ｐ型半導体層２８に比してｐ^＋型半導体層１９の方が、より広い領域にポテンシャルの傾斜が形成され、より広い領域に空乏層が形成される。
【００４９】
一方、ｐ型半導体層（１９、２８）とショットキー金属電極３とのショットキー接合界面７においては、熱平衡状態におけるフェルミレベル一定の条件から、ショットキーバリアφ_Ｂｎ１４が形成される。ショットキーバリアφ_Ｂｎは、ｐ型半導体層２８及びｐ^＋型半導体層１９について同じ高さである。そして、ショットキー接合界面７付近のｐ型半導体層（１９、２８）に遷移領域が形成され、この遷移領域においてｐ型半導体層２にはキャリアの存在しない空乏層が形成されている。ポテンシャルの傾斜角度は、ｐ型半導体層２８よりもｐ^＋型半導体層１９の方が大きい。
【００５０】
ｐｎ接合界面６からｐ型半導体層２８へ広がる空乏層と、ショットキー接合界面７からｐ型半導体層２８へ広がる空乏層とは接している。つまり、ｐ型半導体層２８の内部には、キャリアが空乏化した空乏領域のみが存在し、ポテンシャルの勾配がなく、キャリア（ホール）が存在する中性領域が存在していない。一方、ｐｎ接合界面６からｐ^＋型半導体層１９へ広がる空乏層と、ショットキー接合界面７からｐ^＋型半導体層１９へ広がる空乏層とは接していない。つまり、ｐ^＋型半導体層１９の内部には、空乏領域の他に、ポテンシャルの勾配がなく、キャリア（ホール）２１が空乏化していない中性領域も存在する。
【００５１】
ｐ型半導体層２８及びｐ^＋型半導体層１９を中心とした領域に、ｎ⁻型半導体層１の多数キャリア（電子）から見たポテンシャルの障壁（ポテンシャルバリア）がそれぞれ形成される。図３（ｃ）は、ｐ型半導体層２８及びｐ^＋型半導体層１９のポテンシャルバリアの高さの関係を示している。図３（ｃ）に示すように、多数キャリアから見たポテンシャルバリアの高さ（Ｖ_ＢＨ）は、ｐ型半導体層２８よりもｐ^＋型半導体層１９の方が高い。ｐ型半導体層２８のポテンシャルバリアの高さ（Ｖ_ＢＨ１）１８は、ｎ⁻型半導体層１とｐ型半導体層２８間のビルトイン・ポテンシャルよりも低く抑えることができる。また、ｐ型半導体層２のｐ型不純物濃度と厚さを制御することにより、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３を、ショットキー接合界面７のバリアハイト（φ_Ｂｎ）からｐ−ｎ接合のビルトインポテンシャルの間で自由に設定できる。一方、ｐ^＋型半導体層１９のポテンシャルバリアの高さ（Ｖ_ＢＨ２）１７は、ｎ⁻型半導体層１とｐ^＋型半導体層１９間のビルトイン・ポテンシャルと同等である。
【００５２】
オーミック電極５とショットキー金属電極３間に順方向電圧を印加した場合、順方向電圧は主にｐ型半導体層２８とｎ⁻型半導体層１のｐｎ接合に印加され、ポテンシャル障壁の高さ（Ｖ_ＢＨ１）１８が緩和される。これにより、ｎ⁻型半導体層１内の多数キャリア（電子）は、ｐ型半導体層２８のポテンシャル障壁（Ｖ_ＢＨ１）１８を乗り越えてショットキー金属電極３に流れ込むことができる。従って、ｎ⁻型半導体層１からｐ型半導体層２８への電子の拡散により、ダイオードに順方向の電流が流れる。この時、ｐ型半導体層２８のポテンシャル障壁の高さ（Ｖ_ＢＨ１）１８がｎ⁻型半導体層１とｐ型半導体層２８間のビルトイン・ポテンシャルよりも低く抑えることができる分だけ、ダイオードによる電圧降下量、即ちオン抵抗を低減することができる。
【００５３】
次に、順方向電圧を更に上昇させ、ｐ^＋型半導体層１９のポテンシャルバリアの高さ（Ｖ_ＢＨ２）１７と同等の順方向電圧が、ｐ型半導体層（１９、２８）とｎ⁻型半導体層１のｐｎ接合に印加された場合について述べる。ｎ⁻型半導体層１内の多数キャリア（電子）は、ｐ^＋型半導体層１９のポテンシャル障壁（Ｖ_ＢＨ２）１７をも乗り越えてショットキー金属電極３に流れ込むことができる。また同時に、ｐ^＋型半導体層１９のホール２１がｎ⁻型半導体層１へ注入され、ｎ⁻型半導体層１にキャリアが蓄積して電動度が変調されて実質的にオン抵抗が低減される。
【００５４】
一方、オーミック電極５とショットキー金属電極３間に逆方向電圧を印加した場合、第１の実施の形態の場合と同様な動作を行うため、説明を省略する。
【００５５】
第３の実施の形態に係るダイオードによれば、第１の実施の形態と同様な作用効果を奏することのみならず、ユニポーラ型ダイオードの特性と、バイポーラ型ダイオードの特性を兼ね備えることができる。即ち、図６（ｂ）に示すように、順方向の電圧が比較的小さい状態では、ｎ⁻型半導体層１からｐ型半導体層２８へのホールのみの移動が主に電流に寄与するユニポーラダイオード２６の特性を有する。一方、順方向の電圧が比較的大きい状態では、ｐ^＋型半導体層１９のホール２１の移動も電流に寄与するバイポーラダイオード２５の特性を有する。
【００５６】
（第４の実施の形態）
図４（ａ）は、本発明の第４の実施の形態に係る半導体装置（ダイオード）の構成を示す断面図である。図４（ａ）に示すように、第４の実施の形態に係わるダイオードは、図３（ａ）に示したダイオードと比して、ｐ^＋型半導体層２２の一部がｎ⁻型半導体層１の中へ張り出している。ｐ^＋型半導体層２２とｎ⁻型半導体層１とのｐｎ接合界面は、ｐ型半導体層２８とｎ⁻型半導体層１とのｐｎ接合界面６よりも、ｎ⁻型半導体層１側へ配置されている。その他の構成については、図３（ａ）に示したダイオードと同じであるため、説明を省略する。
【００５７】
熱平衡状態において、ｐ型半導体層２の一部の領域（ｐ型半導体層２８）には空乏領域のみが形成されているが、ｐ^＋型半導体層２２にはｐ型半導体層２８に比して高濃度のｐ型不純物が添加されているため、キャリアが空乏化していない中性領域が存在する。
【００５８】
図４（ｂ）は、図３（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイヤグラムである。図４（ｂ）中の実線は、図４（ａ）のＤ−Ｄ’切断面におけるエネルギーバンド構造を示し、一点鎖線は、図４（ａ）のＥ−Ｅ’切断面におけるエネルギーバンド構造を示す。図４（ｂ）に示すように、熱平衡状態におけるフェルミレベル一定の条件から、前述したように、ｐ型半導体層２８及びｐ^＋型半導体層２２を中心とした領域に、ポテンシャルの障壁（ポテンシャルバリア）がそれぞれ形成される。多数キャリア（電子）から見たポテンシャルバリアの高さ（Ｖ_ＢＨ）は、ｐ型半導体層２８よりもｐ^＋型半導体層１９の方が高い。また、ｐ^＋型半導体層２２の一部がｎ⁻型半導体層１へ張り出して形成されているため、図３（ｂ）のポテンシャルバリアに比して、ポテンシャルバリアが厚く形成される。
【００５９】
オーミック電極５とショットキー金属電極３間に順方向電圧を印加した場合、第３の実施の形態の場合と同様な動作を行うため、説明を省略する。一方、オーミック電極５とショットキー金属電極３間に逆方向電圧を印加した場合、逆方向電圧は主にｐ^＋型半導体層２２とｎ⁻型半導体層１のｐｎ接合に印加される。これは、ポテンシャルバリアが、図３（ｂ）のそれに比して厚く形成されているためである。従って、第３の実施の形態の場合に比して、ｐ型半導体層２８とｎ⁻型半導体層１のｐｎ接合にかかる逆方向電界を緩和することができ、第１の実施の形態に係るダイオードよりも更に、逆方向電圧に対する耐圧を向上させ、リーク電流を減少させることができる。
【００６０】
（第５の実施の形態）
図５は、本発明の第５の実施の形態に係わる半導体装置（ダイオード）の構成を示す断面図である。図５に示すように、第５の実施の形態に係るダイオードは、図４（ａ）に示したダイオードにおけるショットキー金属電極３の代わりに、ｐ型半導体層２８に対して擬似的なショットキー接合（ｐｎ接合）を形成する、高濃度のｎ型不純物が添加されたｎ^＋型半導体層９と、ｎ^＋型半導体層９に対してオーミック接触をなすオーミック電極１１を有する。前述したように、熱平衡状態において、ｐ型半導体層２８は空乏化されているが、ｐ^＋型半導体層２２にはキャリアが空乏化していない中性領域が存在する。
【００６１】
第５の実施の形態においても、ｐ型半導体層２８のポテンシャルバリアの高さは、ｎ⁻型半導体層１とｐ型半導体層２８間のビルトイン・ポテンシャルよりも低く抑えることができる。また、ｐ型半導体層２のｐ型不純物濃度と厚さを制御することにより、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３を、ｐｎ接合のビルトインポテンシャルを上限として自由に設定することができる。
【００６２】
オーミック電極５とオーミック電極１１間に順方向電圧を印加した場合、順方向電圧は主にｐ型半導体層２８とｎ⁻型半導体層１のｐｎ接合に印加され、ｎ⁻型半導体層１内の多数キャリア（電子）は、ｐ型半導体層２８のポテンシャル障壁（Ｖ_ＢＨ１）１８を乗り越えてショットキー金属電極３に流れ込むことができる。この時、ｐ型半導体層２８のポテンシャル障壁の高さがｎ⁻型半導体層１とｐ型半導体層２８間のビルトイン・ポテンシャルよりも低く抑えることができる分だけ、ダイオードによる電圧降下量、即ちオン抵抗を低減することができる。
【００６３】
次に、順方向電圧を更に上昇させると、ｐ^＋型半導体層２２の正孔２１がｎ⁻型半導体層１へ注入され、ｎ⁻型半導体層１にキャリアが蓄積して電動度が変調されて実質的にオン抵抗が低減される。なお、ｐ^＋型半導体層２２及びｎ^＋型半導体層９の各不純物濃度を十分高くすることにより、両者の接合においてトンネルダイオードが形成され、キャリアがバンド間をトンネルすることにより流れるトンネル電流が加わり、更にオン抵抗を低減することができる。即ち、ｐ^＋型半導体層２２及びｎ^＋型半導体層９の順方向の電圧降下を小さくすることができる。
【００６４】
一方、オーミック電極５とオーミック電極１１間に逆方向電圧を印加した場合、逆方向電圧は主にｐ^＋型半導体層２２とｎ⁻型半導体層１のｐｎ接合に印加され、前述したように、第１の実施の形態に係るダイオードよりも更に、逆方向電圧に対する耐圧を向上させ、リーク電流を減少させることができる。
【００６５】
（その他の実施の形態）
上記のように、本発明は、第１乃至第５の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００６６】
第１乃至第５の実施の形態では、空乏化された領域がｐ型半導体層２であった場合について述べた。しかし、本発明はｐ型に限定されるものではなく、空乏化されている半導体層であれば、ｎ型であっても構わない。例えば、図６に示すように、図４（ａ）に示したダイオードにおけるｐ型半導体層２８の代わりに、ｎ⁻型半導体層１と同濃度のｎ型不純物が添加された半導体層を配置しても構わない。ｐ^＋型半導体層２４の間に挟まれたｎ⁻型半導体層１が熱平衡状態において空乏化するように、ｐ^＋型半導体層２４の不純物濃度及び形状、ｎ⁻型半導体層１の不純物濃度などを所定の値に設定することにより、本発明の実施の形態と同様な作用効果を奏することができる。
【００６７】
また、第３乃至第５の実施の形態においては、図３乃至図６を用いてｐ型半導体層とｐ^＋型半導体層とが交互に並列に配置されたデバイス断面形状について示し、電流方向に垂直な平面におけるｐ型半導体層とｐ^＋型半導体層のパターン形状を特に示していなかった。しかし本発明の実施の形態に係る半導体装置においては、例えば、図７（ａ）及び（ｂ）に示した平面パターンなどを適用することができる。即ち、図７（ａ）に示すように、半導体装置は、１つのｐ型半導体層の周りをｐ^＋型半導体層で囲むように、ｐ^＋型半導体層とｐ型半導体層が交互に配置された亀の甲羅状の平面パターンを有していてもよく、逆に１つのｐ^＋型半導体層の周りをｐ型半導体層で囲んた平面パターンを有していても構わない。また、図７（ｂ）に示すように、半導体装置は、ｐ^＋型半導体層の中にｐ型半導体層が散点状に配置された平面パターンを有していてもよく、逆にｐ型半導体層の中にｐ^＋型半導体層が散点状に配置された平面パターンを有していても構わない。
【００６８】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【００６９】
【発明の効果】
以上、詳述した様に本発明においては、順方向の電圧降下が小さく且つ高い逆方向耐圧及び低いリーク電流を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施形態に係わる、ｐ型半導体層にショットキー金属電極が接続され、ｐ型半導体層の全領域が空乏化したダイオードの構成を示す断面図である。図１（ｂ）は、図１（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイアグラムである。
【図２】図２（ａ）は本発明の第２の実施形態に係わる、ｐ型半導体層に対して擬似的なショットキー接合を形成するｎ^＋型半導体層を有し、ｐ型半導体層の全領域が空乏化したダイオードの構成を示す断面図である。図２（ｂ）は、図２（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイアグラムである。
【図３】図３（ａ）は本発明の第３の実施形態に係わる、ｐ型半導体層とｐ^＋型半導体層が交互に配置され、ｐ型半導体層が空乏化したダイオードの構成を示す断面図である。図３（ｂ）は、図３（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイアグラムである。実線がＡ−Ａ’切断面におけるエネルギーバンド構造を示し、一点鎖線がＢ−Ｂ’切断面におけるエネルギーバンド構造を示す。図３（ｃ）は、図３（ａ）に示したダイオードのＣ−Ｃ’切断面におけるエネルギーバンド構造を示すバンドダイアグラムである。
【図４】図４（ａ）は本発明の第４の実施形態に係わる、ｐ^＋型半導体層の一部がｎ⁻型半導体層に張り出して形成されたダイオードの構成を示す断面図である。図４（ｂ）は、図４（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイアグラムである。
【図５】本発明の第５の実施形態に係わるダイオードの構成を示す断面図である。
【図６】図６（ａ）は本発明の他の実施形態に係わるダイオードの構成を示す断面図である。図６（ｂ）は、図３（ａ）、図４（ａ）及び図５に示したダイオードの電流電圧特性を示すグラフである。
【図７】図７（ａ）は、本発明の他の実施形態に係る、ｐ^＋型半導体層とｐ型半導体層が交互に配置された亀の甲羅状の平面パターンを有するダイオードの構成を示す断面図である。図７（ｂ）は、本発明の他の実施形態に係る、ｐ^＋型半導体層の中にｐ型半導体層が散点状に配置された平面パターンを有するダイオードの構成を示す断面図である。
【図８】本発明の第１の実施形態に係るダイオードについて行われた、順方向の電流電圧特性のシミュレーション結果を示すグラフである。シミュレーション結果は、ｐ型半導体層の厚さを変化させて実施したものである。
【符号の説明】
１ｎ⁻型半導体層（第１半導体層）
２ｐ型半導体層（第２半導体層）
３ショットキー金属電極
４ｎ^＋型半導体層
５オーミック電極
６ｐｎ接合界面
７ショットキー接合界面
８、１２オーミック接触
９ｎ^＋型半導体層
１０擬似ショットキー接合界面
１１オーミック電極
１３、１５、１７、１８ポテンシャルバリアの高さ（Ｖ_ＢＨ）
１４、１６ショットキーバリア（φ_Ｂｎ）
１９、２２、２４ｐ^＋型半導体層
２０伝導帯の底
２１ホール
２５ユニポーラダイオード
２６バイポーラダイオード
２８ｐ型半導体層
２９第２空乏層
３０第１空乏層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a rectifying semiconductor device, and more particularly to a semiconductor diode having a low forward voltage drop and a high reverse breakdown voltage and low reverse leakage current.
[0002]
[Prior art]
As a conventional semiconductor diode, a diode with a pn junction (pn diode) and a diode with a Schottky junction are widely known. The pn diode has a feature that the reverse breakdown voltage is high and the reverse leakage current is small. However, the built-in potential of the pn junction is set as the lower limit for the forward voltage drop. Therefore, for example, in the case of silicon carbide (silicon carbide: SiC), which is one of the wide gap semiconductors, there is a problem that the built-in potential of the pn junction becomes a high value of 2.5 V or more.
[0003]
On the other hand, in the Schottky diode, the forward voltage drop can be reduced by using a Schottky electrode with a small Schottky barrier height, but there is a problem that the reverse breakdown voltage is low and the reverse leakage current is large. .
[0004]
Japanese Patent Publication No. 61-42877 proposes a diode in which a Schottky electrode is connected to a p-type semiconductor layer of a pn diode to reduce a forward voltage drop.
[0005]
[Problems to be solved by the invention]
However, even in the diode disclosed in the above publication, since there is still a forward voltage drop corresponding to the built-in potential at the pn junction, the effect of reducing the forward voltage drop is small.
[0006]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device having a small forward voltage drop, a high reverse breakdown voltage, and a low leakage current.
[0007]
[Means for Solving the Problems]
In order to solve the above-described problems, a first feature of the present invention is that a first conductivity type first semiconductor layer and a second conductivity type impurity concentration higher than the first conductivity type impurity concentration of the first semiconductor layer are provided. A second semiconductor layer that forms a pn junction with the first semiconductor layer, a Schottky layer that substantially forms a Schottky junction with the second semiconductor layer, and at least a portion of the second semiconductor layer A depletion region continuously depleted from the pn junction interface between the first semiconductor layer and the second semiconductor layer to the Schottky junction interface between the second semiconductor layer and the Schottky layer in a thermal equilibrium state. It is a semiconductor device having.
[0008]
Here, the “Schottky layer that substantially forms a Schottky junction with respect to the second semiconductor layer” includes a Schottky metal electrode that forms a Schottky junction with respect to the second semiconductor layer, or the second semiconductor layer In contrast, a third semiconductor layer of the first conductivity type that forms a pseudo Schottky junction (pn junction) is included. By setting the first conductivity type impurity concentration of the third semiconductor layer sufficiently higher than the second conductivity type impurity concentration of the second semiconductor layer, the depletion layer extending to the third semiconductor layer is depleted to the second semiconductor layer. It can be kept small enough to be ignored for the layer. Therefore, the pn junction between the second semiconductor layer and the third semiconductor layer can be approximated as a pseudo Schottky junction in which a potential gradient is formed only in the second semiconductor layer. The first conductivity type / second conductivity type are opposite conductivity types. For example, if the first conductivity type is n-type, the second conductivity type is p-type, and if the first conductivity type is p-type, the second conductivity type is n-type.
[0009]
In the semiconductor device according to the feature of the present invention, the depleted region (depletion region) of the second semiconductor layer forms a potential barrier for the majority carriers of the first semiconductor layer. The height of the potential barrier formed by the depletion region (barrier height) can be made lower than the built-in potential (built-in potential) of the pn junction between the first semiconductor layer and the second semiconductor layer. Therefore, when the forward voltage of the pn junction is applied between the first semiconductor layer and the Schottky layer, the barrier height over which majority carriers in the first semiconductor layer overcome is lower than the built-in potential of the pn junction, and the forward voltage drop ( ON resistance) can be reduced.
[0010]
On the other hand, when the reverse voltage of the pn junction is applied between the first semiconductor layer and the Schottky layer, the first conductivity type impurity concentration of the first semiconductor layer is sufficiently higher than the second conductivity type impurity concentration of the second semiconductor layer. By making it low, the reverse voltage is mainly applied to the pn junction between the first semiconductor layer and the second semiconductor layer, and the decrease in the barrier height of the depletion region can be suppressed to a small level. Therefore, the reverse breakdown voltage of the diode can be improved. Further, since the potential barrier felt by majority carriers is gentler than the potential barrier in the Schottky diode, the probability that carriers pass through the potential barrier due to the tunnel effect is reduced, and the reverse leakage current can be reduced.
[0011]
In the features of the present invention, the depletion region preferably includes at least a first depletion layer extending from the pn junction interface and a second depletion layer extending from the Schottky junction interface and contacting the first depletion layer in a thermal equilibrium state. . That is, it is desirable that the first depletion layer extending from the pn junction interface and the second depletion layer extending from the Schottky junction interface are in contact with each other in a thermal equilibrium state.
[0012]
Further, the entire region of the second semiconductor layer may be a depletion region. That is, the entire region of the second semiconductor layer may be depleted. Alternatively, only a partial region of the second semiconductor layer may be a depletion region. That is, by locally increasing the impurity concentration of the second semiconductor layer, only a part of the second semiconductor layer is depleted, and carriers exist in the remaining high concentration region of the second semiconductor. It does not matter. In this case, the height of the potential barrier (barrier height) formed by the remaining region of the second semiconductor layer that is not depleted is equal to the built-in potential of the pn junction. Therefore, when the forward voltage is further increased and a forward voltage equal to or higher than the built-in potential of the pn junction is applied, majority carriers in the second semiconductor layer that are not depleted are injected into the first semiconductor layer. The on-resistance is further reduced by the conductivity modulation by the minority carrier injection, and the forward voltage drop can be further reduced. That is, the semiconductor device according to the feature of the present invention can be operated as a bipolar diode having a lower on-resistance.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. In the description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and width of the layers, the ratio of the thicknesses of the layers, and the like are different from the actual ones. In addition, it goes without saying that portions with different dimensional relationships and ratios are also included in the drawings. In the embodiment of the present invention, the first conductivity type is n-type, and the second conductivity type is p-type.
[0014]
(First embodiment)
FIG. 1A is a cross-sectional view showing the configuration of the semiconductor device according to the first embodiment of the present invention. As shown in FIG. 1A, the semiconductor device according to the first embodiment includes an n-type first semiconductor layer (hereinafter “n”). ⁻ Type semiconductor layer) 1 and n ⁻ A p-type second semiconductor layer (hereinafter referred to as “p-type semiconductor layer”) 2 that forms a pn junction with the p-type semiconductor layer 1, and a Schottky metal that forms a Schottky junction with the p-type semiconductor layer 2 This is a diode having at least the electrode 3.
[0015]
In the thermal equilibrium state, n ⁻ From the first depletion layer 30 extending from the pn junction interface 6 between the p-type semiconductor layer 1 and the p-type semiconductor layer 2 to the p-type semiconductor layer 2, and from the Schottky junction interface 7 between the p-type semiconductor layer 2 and the Schottky metal electrode 3 The second depletion layer 29 extending to the p-type semiconductor layer 2 is in contact. That is, n ⁻ In a state where no voltage is applied to the p-type semiconductor layer 1, the p-type semiconductor layer 2, and the Schottky metal electrode 3, the entire region of the p-type semiconductor layer 2 forms a depletion region where carriers are depleted. The p-type impurity concentration of the p-type semiconductor layer 2 is n ⁻ Sufficiently higher than the n-type impurity concentration of the n-type semiconductor layer 1, n ⁻ The pn junction between the p-type semiconductor layer 1 and the p-type semiconductor layer 2 forms a one-sided step junction. And n ⁻ The thickness of the type semiconductor layer 1 is sufficiently larger than the thickness of the p-type semiconductor layer 2.
[0016]
The diode according to the first embodiment is n ⁻ N crystallographically connected to the type semiconductor layer 1 ⁺ Type semiconductor layer 4 and n ⁺ And an ohmic electrode 5 in which an ohmic contact 8 is made to the type semiconductor layer 4. n ⁺ Type semiconductor layer 4 has n ⁻ This is a semiconductor layer to which a high-concentration n-type impurity is added, which is arranged to obtain a good ohmic connection between the type semiconductor layer 1 and the metal electrode (ohmic electrode) 5. The diode according to the first embodiment of the present invention has n ⁻ A diode composed of a pn junction between the p-type semiconductor layer 1 and the p-type semiconductor layer 2, and by applying a positive voltage to the Schottky metal electrode 3 with respect to the ohmic electrode 5, a forward voltage is applied to the diode. Is done.
[0017]
In order to deplete the entire region of the p-type semiconductor layer 2, the p-type semiconductor layer 2 and n ⁻ It is necessary to set the impurity concentration and thickness of each semiconductor layer such as the type semiconductor layer 1 and the metal material of the Schottky metal electrode 3 to desired values. For example, in the case of a diode made of silicon carbide (SiC), n ⁻ Type semiconductor layer 1 has a thickness of 10 μm and an n-type impurity concentration of 5 × 10 ¹⁵ cm ^-3 And n ⁺ The thickness of the type semiconductor layer 4 is 1 μm, and the n-type impurity concentration is 1 × 10 ¹⁹ cm ^-3 In this case, the thickness of the p-type semiconductor layer 2 is 8 nm or less, and the p-type impurity concentration is 1 × 10. ¹⁹ cm ^-3 Thus, the entire region of the p-type semiconductor layer 2 can be depleted in the thermal equilibrium state.
[0018]
FIG. 1B is a band diagram showing an energy band structure in the thermal equilibrium state of the diode shown in FIG. The operating principle of the diode shown in FIG. 1A will be described using the band diagram of FIG. The Fermi level is constant when in a thermal equilibrium state, that is, in a steady state with no external stimulus at a certain temperature. Therefore, n ⁻ A region having a potential gradient (transition region) is formed in the vicinity of the pn junction interface 6 between the p-type semiconductor layer 1 and the p-type semiconductor layer 2, and a depletion layer in which no carrier exists in each semiconductor layer in the transition region. Is formed. Of the depletion layers formed in the vicinity of the pn junction interface 6, the depletion layer extending from the pn junction interface 6 to the p-type semiconductor layer corresponds to the first depletion layer 30. As mentioned above, n ⁻ Since the pn junction between the p-type semiconductor layer 1 and the p-type semiconductor layer 2 forms a one-sided step junction, the depletion layer sufficiently larger than the first depletion layer 30 is n ⁻ It extends to the type semiconductor layer 1.
[0019]
On the other hand, at the Schottky junction interface 7 between the p-type semiconductor layer 2 and the Schottky metal electrode 3, a Schottky barrier φ _Bn Is formed. Schottky barrier φ _Bn Is the difference between the work function of the Schottky metal electrode 3 and the electron affinity of the p-type semiconductor layer 2. A transition region is formed in the p-type semiconductor layer 2 in the vicinity of the Schottky junction interface 7, and a second depletion layer 29 in which no carrier exists is formed in the p-type semiconductor layer 2 in this transition region.
[0020]
The first depletion layer 30 extending from the pn junction interface 6 to the p-type semiconductor layer 2 is in contact with the second depletion layer 29 extending from the Schottky junction interface 7 to the p-type semiconductor layer 2. That is, only the depletion region where carriers are depleted exists inside the p-type semiconductor layer 2, there is no potential gradient, and no neutral region where carriers (holes) exist.
[0021]
Due to the potential gradient in the vicinity of the pn junction interface 6 and the potential gradient in the vicinity of the Schottky junction interface 7, the region around the p-type semiconductor layer 2 becomes n ⁻ A potential barrier (potential barrier) viewed from the majority carriers (electrons) of the semiconductor layer 1 is formed. Potential barrier height (V _BH ) 13 is n ⁻ It can be kept lower than the built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 2. N ⁻ The built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 2 is n ⁻ N in the case where a pn junction between the p-type semiconductor layer 1 and the p-type semiconductor layer 2 is formed and a Schottky junction between the p-type semiconductor layer 2 and the Schottky metal electrode 3 is not formed ⁻ The potential difference between the p-type semiconductor layer 1 and the p-type semiconductor layer 2 is shown. This is due to the potential barrier height (V) due to the potential gradient of the p-type semiconductor layer 2 due to the Schottky junction 7. _BH 13 is n ⁻ This is because it is held lower than the built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 2. Further, by controlling the p-type impurity concentration and thickness of the p-type semiconductor layer 2, the potential barrier height (V _BH ) 13 is the barrier height (φ _Bn ) To pn junction built-in potential.
[0022]
When a forward voltage is applied between the ohmic electrode 5 and the Schottky metal electrode 3, the forward voltage mainly depends on the p-type semiconductor layer 2 and n. ⁻ Is applied to the junction of the type semiconductor layer 1 and the height of the potential barrier (V _BH ) 13 is relaxed. As a result, n ⁻ Majority carriers (electrons) in the p-type semiconductor layer 1 can flow over the potential barrier of the p-type semiconductor layer 2 and flow into the Schottky metal electrode 3. Therefore, n ⁻ Due to diffusion of electrons from the p-type semiconductor layer 1 to the p-type semiconductor layer 2, a forward current flows through the diode. At this time, the height of the potential barrier (V _BH 13 is n ⁻ As much as the built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 2 can be kept lower, the amount of voltage drop due to the diode, that is, the on-resistance can be reduced.
[0023]
On the other hand, when a reverse voltage is applied between the ohmic electrode 5 and the Schottky metal electrode 3, the reverse voltage is also mainly applied to the p-type semiconductor layer 2 and n. ⁻ Applied to the junction of the type semiconductor layer 1. n ⁻ Since the semiconductor layer 1 and the p-type semiconductor layer 2 form a one-sided step junction, n ⁻ A sufficiently large depletion layer spreads to the type semiconductor layer 1, and the breakdown voltage against the reverse voltage can be improved. The p-type semiconductor layer 2 and n ⁻ Since the impurity concentration difference with the type semiconductor layer 1 is sufficiently large, most of the reverse voltage is n ⁻ Applied to the depletion layer extending over the type semiconductor layer 1 and difficult to apply to the p-type semiconductor layer 2 where the entire region has already been depleted. Therefore, since the decrease in the height of the potential barrier formed in the p-type semiconductor layer 2 can be suppressed only slightly, the reduction in reverse breakdown voltage can be suppressed at the same time, and the increase in leakage current can be suppressed. Can do. In addition, the shape of the potential barrier felt by majority carriers (electrons) is gentle compared to the case where a reverse voltage is applied to a single Schottky diode composed of the p-type semiconductor layer 2 and the Schottky metal electrode 3. The transmission distance is increased when majority carriers (electrons) tunnel through the potential barrier. Therefore, majority carriers (electrons) are less likely to tunnel the potential barrier, and leakage current (tunnel current component) due to tunneling can be suppressed.
[0024]
FIG. 8 is a graph showing the results of simulation of the electrical characteristics of the diode according to the first embodiment of the present invention conducted by the inventors. The horizontal axis indicates the forward voltage (V) applied to the diode, and the vertical axis indicates the current density (A / cm) flowing through the diode. ² ). In the simulation, the thickness of the p-type semiconductor layer 2 was changed in the range of 2 nm to 10 nm, and a total of five calculations were performed. All the IV characteristics have a rising edge with a threshold value of around 2V, and 10 V at a voltage of 4V or more. ³ -10 ⁵ A / cm ² A stable forward current flows. Moreover, the case where the thickness of the p-type semiconductor layer 2 is 2 nm, 4 nm, 6 nm, 8 nm, and 10 nm is shown from the side with the smaller rising threshold.
[0025]
The conditions of the device are the same as the conditions for depleting the entire region of the p-type semiconductor layer described above. That is, a diode made of SiC, and n ⁻ Type semiconductor layer 1 has a thickness of 10 μm and an n-type impurity concentration of 5 × 10 ¹⁵ cm ^-3 And n ⁺ The thickness of the type semiconductor layer 4 is 1 μm, and the n-type impurity concentration is 1 × 10 ¹⁹ cm ^-3 And the p-type impurity concentration of the p-type semiconductor layer 2 is 1 × 10 ¹⁹ cm ^-3 And
[0026]
As shown in FIG. 8, the thinner the thickness of the p-type semiconductor layer 2 (in particular, when the thickness of the p-type semiconductor layer 2 is 2 nm, 4 nm, and 6 nm), the higher the potential barrier (V _BH ) Since 13 becomes low, the forward current rises quickly and the on-resistance becomes small. However, since there is no hole in the depleted p-type semiconductor layer 2 and the hole does not contribute to the current, the stable current flowing at a voltage of 4 V or higher is not so large. That is, the thinner the p-type semiconductor layer 2 is, the more remarkable the operation as a unipolar diode is.
[0027]
On the other hand, the higher the thickness of the p-type semiconductor layer 2 (in particular, when the thickness of the p-type semiconductor layer 2 is 8 nm or 10 nm), the higher the potential barrier (V _BH ) Since 13 is increased, the forward current rises slowly and the on-resistance increases. However, since a hole exists in the p-type semiconductor layer 2 that is not depleted and the hole contributes to a current, a stable current that flows at a voltage of 4 V or more is relatively large. That is, the thicker the p-type semiconductor layer 2, the more remarkable the operation as a bipolar diode.
[0028]
As described above, according to the first embodiment of the present invention, since the p-type semiconductor layer 2 is depleted in the thermal equilibrium state, a potential barrier is formed in a region centering on the p-type semiconductor layer 2. be able to. The height of this potential barrier (V _BH ) Can be kept smaller than the built-in potential of the pn junction. Therefore, the voltage drop at the pn junction when the forward voltage is applied can be made smaller than the built-in potential of the pn junction, and the on-resistance of the diode can be reduced. N ⁻ By setting each impurity concentration and thickness of the p-type semiconductor layer 1 and the p-type semiconductor layer 2 to desired values, the breakdown voltage against the reverse voltage can be improved, and at the same time, the leakage current due to tunneling can be suppressed to a small value. .
[0029]
In addition, according to the first embodiment of the present invention, since the entire region of the p-type semiconductor layer 2 is depleted, a uniform carrier (electron) flow is formed in the entire region of the p-type semiconductor layer 2. be able to.
[0030]
Furthermore, according to the first embodiment of the present invention, since no majority carriers (holes) are present in the fully depleted p-type semiconductor layer 2, the movement of holes does not contribute to the current. That is, the semiconductor device according to the first embodiment can be operated as a unipolar diode with low on-resistance.
[0031]
(Second Embodiment)
In the first embodiment of the present invention, the diode having the Schottky metal electrode 3 that forms a Schottky junction with the p-type semiconductor layer 2 has been described. However, the present invention is not limited to this. . In the second embodiment of the present invention, a high-concentration n-type impurity that forms a pseudo Schottky junction (pn junction) is added to the p-type semiconductor layer 2 instead of the Schottky metal electrode 3. Third semiconductor layer (hereinafter referred to as “n ⁺ A diode having a “type semiconductor layer” will be described.
[0032]
FIG. 2A is a cross-sectional view showing a configuration of a semiconductor device (diode) according to the second embodiment of the present invention. As shown in FIG. 2A, the semiconductor device according to the second embodiment is n ⁻ N doped with a high-concentration n-type impurity that forms a pseudo Schottky junction (pn junction) with respect to the p-type semiconductor layer 1, the p-type semiconductor layer 2, and the p-type semiconductor layer 2 ⁺ This is a diode having at least a type semiconductor layer 9. n ⁻ Since the type semiconductor layer 1 and the p-type semiconductor layer 2 are the same as those of the diode according to the first embodiment, description thereof is omitted.
[0033]
In the thermal equilibrium state, n ⁻ A depletion layer extending from the pn junction interface 6 between the p-type semiconductor layer 1 and the p-type semiconductor layer 2 to the p-type semiconductor layer 2, and the p-type semiconductor layer 2 and n ⁺ A depletion layer extending from the pseudo Schottky junction interface 10 with the p-type semiconductor layer 9 to the p-type semiconductor layer 2 is in contact. That is, the entire region of the p-type semiconductor layer 2 forms a depletion region where carriers are depleted. N ⁺ By setting the p-type impurity concentration of the p-type semiconductor layer 9 sufficiently higher than the p-type impurity concentration of the p-type semiconductor layer 2, n ⁺ The depletion layer extending to the p-type semiconductor layer 9 can be kept small enough to be ignored with respect to the depletion layer extending to the p-type semiconductor layer 2. Therefore, the p-type semiconductor layer 2 and n ⁺ The pn junction with the type semiconductor layer 9 can be approximated as a pseudo Schottky junction in which a potential gradient is formed only in the p type semiconductor layer 2.
[0034]
The diode according to the second embodiment is n ⁺ An ohmic electrode 11 in which an ohmic contact 12 is made to the type semiconductor layer 9, and n ⁺ And an ohmic electrode 5 in which an ohmic contact 8 is made to the type semiconductor layer 4.
[0035]
FIG. 2B is a band diagram showing an energy band structure in the thermal equilibrium state of the diode shown in FIG. The operating principle of the diode shown in FIG. 2A will be described using the band diagram of FIG. From the condition of constant Fermi level in the thermal equilibrium state, n ⁻ A transition region is formed in the vicinity of the pn junction interface 6 between the p-type semiconductor layer 1 and the p-type semiconductor layer 2, and a depletion layer is formed in each semiconductor layer in this transition region. As mentioned above, n ⁻ Since the pn junction between the p-type semiconductor layer 1 and the p-type semiconductor layer 2 forms a one-sided step junction, the depletion layer sufficiently larger than the p-type semiconductor layer 2 is n ⁻ It extends to the type semiconductor layer 1.
[0036]
On the other hand, the p-type semiconductor layer 2 and n ⁺ In the pseudo Schottky junction interface 10 with the semiconductor layer 9, the pseudo Schottky barrier φ _Bn 16 is formed. A transition region is formed in the p-type semiconductor layer 2 near the pseudo Schottky junction interface 10, and a depletion layer in which no carrier exists is formed in the p-type semiconductor layer 2 in this transition region.
[0037]
The depletion layer extending from the pn junction interface 6 to the p-type semiconductor layer 2 is in contact with the depletion layer extending from the pseudo Schottky junction interface 10 to the p-type semiconductor layer 2. That is, only the depletion region where carriers are depleted exists inside the p-type semiconductor layer 2, there is no potential gradient, and no neutral region where carriers (holes) exist.
[0038]
Due to the potential gradient near the pn junction interface 6 and the potential gradient near the pseudo Schottky junction interface 10, the region around the p-type semiconductor layer 2 becomes n ⁻ A potential barrier viewed from the majority carriers (electrons) of the semiconductor layer 1 is formed. Potential barrier height (V _BH 15 is n ⁻ It can be kept lower than the built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 2. This is due to the potential barrier height (V) due to the potential gradient of the p-type semiconductor layer 2 due to the pseudo Schottky junction. _BH 15 is n ⁻ This is because it is held lower than the built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 2. Further, by controlling the p-type impurity concentration and thickness of the p-type semiconductor layer 2, the potential barrier height (V _BH ) 15 can be freely set with the built-in potential of the pn junction as the upper limit.
[0039]
When a forward voltage is applied between the ohmic electrode 5 and the ohmic electrode 11, the forward voltage is mainly applied to the p-type semiconductor layer 2 and n as in the first embodiment. ⁻ Applied to the junction of the type semiconductor layer 1, n ⁻ Majority carriers (electrons) in the p-type semiconductor layer 1 can flow over the ohmic electrode 11 over the potential barrier of the p-type semiconductor layer 2. Therefore, n ⁻ Due to diffusion of electrons from the p-type semiconductor layer 1 to the p-type semiconductor layer 2, a forward current flows through the diode. At this time, the height of the potential barrier (V _BH 15 is n ⁻ As much as the built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 2 can be kept lower, the amount of voltage drop due to the diode, that is, the on-resistance can be reduced.
[0040]
On the other hand, when a reverse voltage is applied between the ohmic electrode 5 and the Schottky metal electrode 3, the reverse voltage is mainly applied to the p-type semiconductor layer 2 and n as in the first embodiment. ⁻ Applied to the junction of the type semiconductor layer 1. And n ⁻ A sufficiently large depletion layer spreads to the type semiconductor layer 1, and the breakdown voltage against the reverse voltage can be improved. The p-type semiconductor layer 2 and n ⁻ Since the impurity concentration difference with the type semiconductor layer 1 is sufficiently large, a decrease in the height of the potential barrier formed in the p type semiconductor layer 2 can be suppressed to a slight extent. Accordingly, the reduction in reverse breakdown voltage can be suppressed to a small level, and at the same time, an increase in leakage current can be suppressed.
[0041]
As described above, according to the diode according to the second embodiment, not only the same effect as the diode according to the first embodiment but also the Schottky metal electrode 3 is provided. Since the shape of the potential barrier felt by majority carriers (electrons) is gentle compared to when a junction is formed, the transmission distance when the majority carriers (electrons) tunnel through the potential barrier when a reverse voltage is applied. Is even longer. Therefore, majority carriers (electrons) are less likely to tunnel the potential barrier, and leakage current (tunnel current component) due to tunneling can be further suppressed.
[0042]
(Third embodiment)
In both the first and second embodiments of the present invention, the case where the entire region of the p-type semiconductor layer 2 is depleted has been described. However, the present invention is not limited to this. In the semiconductor device according to the embodiment of the present invention, only a partial region of the p-type semiconductor layer 2 may be depleted. That is, the impurity concentration of the p-type semiconductor layer 2 may be locally increased and carriers may be depleted locally. In the third embodiment of the present invention, n is applied only to a partial region of the p-type semiconductor layer 2. ⁻ A case where a depletion region continuously depleted from the pn junction interface 6 to the type semiconductor layer 1 to the Schottky junction interface 7 to the Schottky layer 3 is formed will be described.
[0043]
FIG. 3A is a cross-sectional view showing a configuration of a semiconductor device (diode) according to the third embodiment of the present invention. As shown in FIG. 3A, the diode according to the third embodiment is n ⁻ Type semiconductor layer 1 and n ⁻ A p-type semiconductor layer 28 forming a pn junction with respect to the p-type semiconductor layer 1, and disposed adjacent to the p-type semiconductor layer 28. ⁻ P forming a pn junction with respect to the type semiconductor layer 1 ⁺ Type semiconductor layer 19, p-type semiconductor layer 28, and p ⁺ And at least a Schottky metal electrode 3 that forms a Schottky junction with the semiconductor layer 19. That is, in the diode according to the third embodiment, the p-type semiconductor layer 2 includes the p-type semiconductor layer 28 and the p-type semiconductor layer 28. ⁺ And at least a type semiconductor layer 19. p-type semiconductor layer 28 and p ⁺ Type semiconductor layers 19 are metallurgically bonded to each other and n ⁻ The semiconductor layers 1 and the Schottky metal electrodes 3 are alternately arranged in parallel.
[0044]
In the thermal equilibrium state, a part of the p-type semiconductor layer 2 (p-type semiconductor layer 28) is n ⁻ A depletion layer extending from the pn junction interface 6 to the p-type semiconductor layer 1, a depletion layer extending from the Schottky junction interface 7 to the Schottky metal electrode 3, and p ⁺ It is filled with a depletion layer extending from the junction interface with the type semiconductor layer 19. That is, the entire region of the p-type semiconductor layer 28 forms a depletion region. On the other hand, p ⁺ Since the p-type impurity having a higher concentration than that of the p-type semiconductor layer 28 is added to the p-type semiconductor layer 19, the p-type semiconductor layer 19 is in a thermal equilibrium state. ⁺ The type semiconductor layer 19 has a neutral region in which carriers are not depleted.
[0045]
The diode according to the third embodiment is n ⁻ N crystallographically connected to the type semiconductor layer 1 ⁺ Type semiconductor layer 4 and n ⁺ And an ohmic electrode 5 in which an ohmic contact 8 is made to the type semiconductor layer 4. n ⁻ Type semiconductor layer 1 and n ⁺ Since the type semiconductor layer 4 is the same as that of the first embodiment, the description thereof is omitted.
[0046]
In order to deplete the p-type semiconductor layer 28, the p-type semiconductor layer 28, p ⁺ Type semiconductor layer 19 and n ⁻ It is necessary to set the impurity concentration and thickness of each semiconductor layer such as the type semiconductor layer 1 and the metal material of the Schottky metal electrode 3 to desired values.
[0047]
FIGS. 3B and 3C are band diagrams showing the energy band structure in the thermal equilibrium state of the diode shown in FIG. The solid line in FIG. 3B shows the energy band structure at the AA ′ cut surface in FIG. 3A, and the alternate long and short dash line shows the energy band structure at the BB ′ cut surface in FIG. Show. Moreover, FIG.3 (c) shows the energy band structure in CC 'cut surface of Fig.3 (a). The operating principle of the diode shown in FIG. 3A will be described using the band diagrams of FIGS. 3B and 3C.
[0048]
As shown in FIG. 3B, a transition region is formed in the vicinity of the pn junction interface 6 under the condition of a constant Fermi level in the thermal equilibrium state, and a depletion layer is formed in this transition region. n ⁻ Since the pn junction between the p-type semiconductor layer 1 and the p-type semiconductor layer (19, 28) forms a one-sided step junction, the depletion layer sufficiently larger than the p-type semiconductor layer (19, 28) is n ⁻ It extends to the type semiconductor layer 1. Also, the p-type semiconductor layer 28 and p ⁺ P-type semiconductor layer 28 is different from p-type semiconductor layer 28 due to the difference in Fermi level with that of p-type semiconductor layer 19. ⁺ In the type semiconductor layer 19, a potential gradient is formed in a wider region, and a depletion layer is formed in a wider region.
[0049]
On the other hand, at the Schottky junction interface 7 between the p-type semiconductor layer (19, 28) and the Schottky metal electrode 3, the Schottky barrier φ _Bn 14 is formed. Schottky barrier φ _Bn P-type semiconductor layer 28 and p-type ⁺ The type semiconductor layer 19 has the same height. A transition region is formed in the p-type semiconductor layer (19, 28) near the Schottky junction interface 7, and a depletion layer in which no carrier exists is formed in the p-type semiconductor layer 2 in this transition region. The inclination angle of the potential is greater than that of the p-type semiconductor layer 28. ⁺ The type semiconductor layer 19 is larger.
[0050]
The depletion layer extending from the pn junction interface 6 to the p-type semiconductor layer 28 is in contact with the depletion layer extending from the Schottky junction interface 7 to the p-type semiconductor layer 28. That is, only a depletion region where carriers are depleted exists inside the p-type semiconductor layer 28, there is no potential gradient, and no neutral region where carriers (holes) exist. On the other hand, pn junction interface 6 to p ⁺ From the depletion layer extending to the p-type semiconductor layer 19 and the Schottky junction interface 7 ⁺ It is not in contact with the depletion layer extending to the type semiconductor layer 19. That is, p ⁺ In addition to the depletion region, there is also a neutral region in which no carrier (hole) 21 is depleted in addition to the depletion region.
[0051]
p-type semiconductor layer 28 and p ⁺ N-type semiconductor layer 19 at the center, n ⁻ Potential barriers (potential barriers) viewed from the majority carriers (electrons) of the semiconductor layer 1 are formed. FIG. 3C shows the p-type semiconductor layer 28 and p. ⁺ The relationship of the height of the potential barrier of the type semiconductor layer 19 is shown. As shown in FIG. 3 (c), the potential barrier height (V _BH ) Is higher than p-type semiconductor layer 28. ⁺ The type semiconductor layer 19 is higher. Height of potential barrier of p-type semiconductor layer 28 (V _BH1 18 is n ⁻ The built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 28 can be kept lower. Further, by controlling the p-type impurity concentration and thickness of the p-type semiconductor layer 2, the potential barrier height (V _BH ) 13 is the barrier height (φ _Bn ) To pn junction built-in potential. On the other hand, p ⁺ Of the potential barrier (V _BH2 17 is n ⁻ Type semiconductor layer 1 and p ⁺ This is equivalent to the built-in potential between the type semiconductor layers 19.
[0052]
When a forward voltage is applied between the ohmic electrode 5 and the Schottky metal electrode 3, the forward voltage mainly depends on the p-type semiconductor layer 28 and the n-type semiconductor layer 28. ⁻ Is applied to the pn junction of the semiconductor layer 1 and the potential barrier height (V _BH1 ) 18 is relaxed. As a result, n ⁻ The majority carriers (electrons) in the p-type semiconductor layer 1 cause the potential barrier (V _BH1 ) 18 and can flow into the Schottky metal electrode 3. Therefore, n ⁻ Due to the diffusion of electrons from the p-type semiconductor layer 1 to the p-type semiconductor layer 28, a forward current flows through the diode. At this time, the height of the potential barrier of the p-type semiconductor layer 28 (V _BH1 ) 18 is n ⁻ As much as the built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 28 can be kept lower, the amount of voltage drop due to the diode, that is, the on-resistance can be reduced.
[0053]
Next, further increase the forward voltage, p ⁺ Of the potential barrier (V _BH2 ) A forward voltage equivalent to 17 is applied to the p-type semiconductor layers (19, 28) and n ⁻ The case where it is applied to the pn junction of the type semiconductor layer 1 will be described. n ⁻ Majority carriers (electrons) in the semiconductor layer 1 are p ⁺ Potential barrier (V _BH2 ) 17 can be overcome and flow into the Schottky metal electrode 3. At the same time, p ⁺ Hole 21 of n type semiconductor layer 19 is n ⁻ N type semiconductor layer 1 and n ⁻ Carriers are accumulated in the type semiconductor layer 1 and the electric power is modulated to substantially reduce the on-resistance.
[0054]
On the other hand, when a reverse voltage is applied between the ohmic electrode 5 and the Schottky metal electrode 3, an operation similar to that in the first embodiment is performed, and thus the description thereof is omitted.
[0055]
According to the diode according to the third embodiment, not only the same effects as the first embodiment can be obtained, but also the characteristics of a unipolar diode and the characteristics of a bipolar diode can be provided. That is, as shown in FIG. 6B, when the forward voltage is relatively small, n ⁻ The movement of only holes from the p-type semiconductor layer 1 to the p-type semiconductor layer 28 has a characteristic of the unipolar diode 26 mainly contributing to current. On the other hand, when the forward voltage is relatively large, p ⁺ The movement of the holes 21 in the semiconductor layer 19 also has the characteristics of the bipolar diode 25 that contributes to the current.
[0056]
(Fourth embodiment)
FIG. 4A is a cross-sectional view showing a configuration of a semiconductor device (diode) according to the fourth embodiment of the present invention. As shown in FIG. 4A, the diode according to the fourth embodiment is p. ⁺ Type semiconductor layer 22 is partially n ⁻ Projecting into the mold semiconductor layer 1. p ⁺ Type semiconductor layer 22 and n ⁻ The pn junction interface between the p-type semiconductor layer 1 and the p-type semiconductor layer 28 is n ⁻ Than the pn junction interface 6 with the semiconductor layer 1 ⁻ It is arranged on the type semiconductor layer 1 side. Other configurations are the same as those of the diode shown in FIG.
[0057]
In the thermal equilibrium state, only a depletion region is formed in a part of the p-type semiconductor layer 2 (p-type semiconductor layer 28). ⁺ Since the p-type impurity having a higher concentration than the p-type semiconductor layer 28 is added to the p-type semiconductor layer 22, there is a neutral region in which carriers are not depleted.
[0058]
FIG. 4B is a band diagram showing the energy band structure in the thermal equilibrium state of the diode shown in FIG. The solid line in FIG. 4B shows the energy band structure at the DD ′ cut surface of FIG. 4A, and the alternate long and short dash line shows the energy band structure at the EE ′ cut surface of FIG. Show. As shown in FIG. 4B, the p-type semiconductor layer 28 and the p-type semiconductor layer 28 and the p-type semiconductor layer 28 are obtained from the condition that the Fermi level is constant in the thermal equilibrium state. ⁺ Potential barriers (potential barriers) are respectively formed in regions centering on the type semiconductor layer 22. Potential barrier height (V) viewed from majority carriers (electrons) _BH ) Is higher than p-type semiconductor layer 28. ⁺ The type semiconductor layer 19 is higher. P ⁺ Type semiconductor layer 22 is partially n ⁻ Since it is formed so as to protrude to the type semiconductor layer 1, the potential barrier is formed thicker than the potential barrier of FIG.
[0059]
When a forward voltage is applied between the ohmic electrode 5 and the Schottky metal electrode 3, an operation similar to that in the third embodiment is performed, and thus the description thereof is omitted. On the other hand, when a reverse voltage is applied between the ohmic electrode 5 and the Schottky metal electrode 3, the reverse voltage is mainly p. ⁺ Type semiconductor layer 22 and n ⁻ Applied to the pn junction of the type semiconductor layer 1. This is because the potential barrier is formed thicker than that of FIG. Therefore, compared with the case of the third embodiment, the p-type semiconductor layer 28 and n ⁻ The reverse electric field applied to the pn junction of the type semiconductor layer 1 can be relaxed, and the breakdown voltage against the reverse voltage can be further improved and the leakage current can be reduced as compared with the diode according to the first embodiment.
[0060]
(Fifth embodiment)
FIG. 5 is a cross-sectional view showing a configuration of a semiconductor device (diode) according to the fifth embodiment of the present invention. As shown in FIG. 5, the diode according to the fifth embodiment is a pseudo Schottky with respect to the p-type semiconductor layer 28 instead of the Schottky metal electrode 3 in the diode shown in FIG. N added with high-concentration n-type impurities to form a junction (pn junction) ⁺ Type semiconductor layer 9 and n ⁺ The ohmic electrode 11 which makes ohmic contact with the type semiconductor layer 9 is provided. As described above, in the thermal equilibrium state, the p-type semiconductor layer 28 is depleted. ⁺ The type semiconductor layer 22 has a neutral region in which carriers are not depleted.
[0061]
Also in the fifth embodiment, the height of the potential barrier of the p-type semiconductor layer 28 is n. ⁻ The built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 28 can be kept lower. Further, by controlling the p-type impurity concentration and thickness of the p-type semiconductor layer 2, the potential barrier height (V _BH ) 13 can be freely set with the built-in potential of the pn junction as the upper limit.
[0062]
When a forward voltage is applied between the ohmic electrode 5 and the ohmic electrode 11, the forward voltage mainly depends on the p-type semiconductor layer 28 and n. ⁻ Applied to the pn junction of the type semiconductor layer 1, n ⁻ The majority carriers (electrons) in the p-type semiconductor layer 1 cause the potential barrier (V _BH1 ) 18 and can flow into the Schottky metal electrode 3. At this time, the height of the potential barrier of the p-type semiconductor layer 28 is n ⁻ As much as the built-in potential between the p-type semiconductor layer 1 and the p-type semiconductor layer 28 can be kept lower, the amount of voltage drop due to the diode, that is, the on-resistance can be reduced.
[0063]
Next, when the forward voltage is further increased, p ⁺ Hole 21 of n type semiconductor layer 22 is n ⁻ N type semiconductor layer 1 and n ⁻ Carriers are accumulated in the type semiconductor layer 1 and the electric power is modulated to substantially reduce the on-resistance. P ⁺ Type semiconductor layer 22 and n ⁺ By making each impurity concentration of the type semiconductor layer 9 sufficiently high, a tunnel diode is formed at the junction between the two, and a tunnel current that flows when carriers tunnel between the bands is added, and the on-resistance can be further reduced. That is, p ⁺ Type semiconductor layer 22 and n ⁺ The voltage drop in the forward direction of the type semiconductor layer 9 can be reduced.
[0064]
On the other hand, when a reverse voltage is applied between the ohmic electrode 5 and the ohmic electrode 11, the reverse voltage is mainly p. ⁺ Type semiconductor layer 22 and n ⁻ Applied to the pn junction of the type semiconductor layer 1, as described above, the breakdown voltage against the reverse voltage can be further improved and the leakage current can be reduced as compared with the diode according to the first embodiment.
[0065]
(Other embodiments)
As described above, the present invention has been described according to the first to fifth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
[0066]
In the first to fifth embodiments, the case where the depleted region is the p-type semiconductor layer 2 has been described. However, the present invention is not limited to the p-type, and may be n-type as long as it is a depleted semiconductor layer. For example, as shown in FIG. 6, instead of the p-type semiconductor layer 28 in the diode shown in FIG. ⁻ A semiconductor layer to which an n-type impurity having the same concentration as the type semiconductor layer 1 is added may be disposed. p ⁺ N sandwiched between the type semiconductor layers 24 ⁻ P-type semiconductor layer 1 is depleted in a thermal equilibrium state. ⁺ Impurity type and shape of the type semiconductor layer 24, n ⁻ By setting the impurity concentration and the like of the type semiconductor layer 1 to a predetermined value, it is possible to achieve the same effects as the embodiment of the present invention.
[0067]
In the third to fifth embodiments, the p-type semiconductor layer and the p-type semiconductor layer are formed using FIGS. ⁺ A device cross-sectional shape in which type semiconductor layers are alternately arranged in parallel is shown, and p-type semiconductor layers and p in a plane perpendicular to the current direction are shown. ⁺ The pattern shape of the type semiconductor layer was not particularly shown. However, for example, the planar pattern shown in FIGS. 7A and 7B can be applied to the semiconductor device according to the embodiment of the present invention. That is, as shown in FIG. 7A, the semiconductor device has a p-type semiconductor layer around one p-type semiconductor layer. ⁺ P so that it is surrounded by a type semiconductor layer ⁺ It may have a turtle shell-shaped planar pattern in which p-type semiconductor layers and p-type semiconductor layers are alternately arranged. ⁺ A planar pattern in which the periphery of the type semiconductor layer is surrounded by the p-type semiconductor layer may be provided. In addition, as shown in FIG. ⁺ The p-type semiconductor layer may have a planar pattern in which the p-type semiconductor layers are arranged in the form of dots, and vice versa. ⁺ The type semiconductor layer may have a planar pattern arranged in a dotted pattern.
[0068]
Thus, it should be understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention is limited only by the invention specifying matters according to the scope of claims reasonable from this disclosure.
[0069]
【The invention's effect】
As described above in detail, the present invention can provide a semiconductor device having a small forward voltage drop, a high reverse breakdown voltage, and a low leakage current.
[Brief description of the drawings]
FIG. 1A shows a configuration of a diode in which a Schottky metal electrode is connected to a p-type semiconductor layer and the entire region of the p-type semiconductor layer is depleted according to the first embodiment of the present invention. It is sectional drawing. FIG.1 (b) is a band diagram which shows the energy band structure in the thermal equilibrium state of the diode shown to Fig.1 (a).
FIG. 2 (a) shows an n forming a pseudo Schottky junction for a p-type semiconductor layer according to a second embodiment of the present invention. ⁺ It is sectional drawing which shows the structure of the diode which has a type semiconductor layer and the whole area | region of the p-type semiconductor layer was depleted. FIG. 2B is a band diagram showing an energy band structure in the thermal equilibrium state of the diode shown in FIG.
FIG. 3 (a) shows a p-type semiconductor layer and p according to a third embodiment of the present invention. ⁺ It is sectional drawing which shows the structure of the diode by which the type | mold semiconductor layer was arrange | positioned alternately and the p-type semiconductor layer was depleted. FIG. 3B is a band diagram showing an energy band structure in the thermal equilibrium state of the diode shown in FIG. The solid line shows the energy band structure at the AA ′ cut surface, and the alternate long and short dash line shows the energy band structure at the BB ′ cut surface. FIG. 3C is a band diagram showing the energy band structure at the CC ′ cut plane of the diode shown in FIG.
FIG. 4 (a) shows a p according to a fourth embodiment of the present invention. ⁺ Type semiconductor layer is partly n ⁻ It is sectional drawing which shows the structure of the diode formed overhanging to the type | mold semiconductor layer. FIG. 4B is a band diagram showing the energy band structure in the thermal equilibrium state of the diode shown in FIG.
FIG. 5 is a cross-sectional view showing a configuration of a diode according to a fifth embodiment of the present invention.
FIG. 6 (a) is a cross-sectional view showing a configuration of a diode according to another embodiment of the present invention. FIG. 6B is a graph showing the current-voltage characteristics of the diodes shown in FIGS. 3A, 4A, and 5. FIG.
FIG. 7 (a) shows a p according to another embodiment of the present invention. ⁺ It is sectional drawing which shows the structure of the diode which has a tortoise shell-like planar pattern by which a p-type semiconductor layer and a p-type semiconductor layer are alternately arranged. FIG. 7 (b) illustrates p according to another embodiment of the present invention. ⁺ It is sectional drawing which shows the structure of the diode which has a plane pattern by which the p-type semiconductor layer is arrange | positioned in the shape of a dot in the type semiconductor layer.
FIG. 8 is a graph showing a simulation result of forward current-voltage characteristics performed for the diode according to the first embodiment of the present invention. The simulation result was carried out by changing the thickness of the p-type semiconductor layer.
[Explanation of symbols]
1 n ⁻ Type semiconductor layer (first semiconductor layer)
2 p-type semiconductor layer (second semiconductor layer)
3 Schottky metal electrodes
4 n ⁺ Type semiconductor layer
5 Ohmic electrode
6 pn junction interface
7 Schottky interface
8,12 Ohmic contact
9 n ⁺ Type semiconductor layer
10 Pseudo-Schottky junction interface
11 Ohmic electrode
13, 15, 17, 18 Potential barrier height (V _BH )
14, 16 Schottky barrier (φ _Bn )
19, 22, 24 p ⁺ Type semiconductor layer
20 Bottom of conduction band
21 holes
25 Unipolar diode
26 Bipolar diode
28 p-type semiconductor layer
29 Second depletion layer
30 First depletion layer

Claims

A first semiconductor layer of a first conductivity type;
A second semiconductor layer having a second conductivity type impurity concentration higher than the first conductivity type impurity concentration of the first semiconductor layer and forming a pn junction with the first semiconductor layer;
A Schottky layer that substantially forms a Schottky junction with the second semiconductor layer;
A Schottky junction between the second semiconductor layer and the Schottky layer that is at least a part of the second semiconductor layer and is in a thermal equilibrium state from a pn junction interface between the first semiconductor layer and the second semiconductor layer And a depletion region continuously depleted up to the interface.

The depletion region is
A first depletion layer extending from the pn junction interface;
The semiconductor device according to claim 1, further comprising: a second depletion layer extending from the Schottky junction interface and in contact with the first depletion layer in a thermal equilibrium state.

The semiconductor device according to claim 1, wherein the entire region of the second semiconductor layer is the depletion region.

The semiconductor device according to claim 1, wherein a partial region of the second semiconductor layer is the depletion region.

5. The semiconductor device according to claim 4, wherein the remaining region of the second semiconductor layer has a second conductivity type impurity concentration that is higher than a second conductivity type impurity concentration of the depletion region.

The semiconductor device according to claim 1, wherein the Schottky layer is a Schottky metal electrode that forms a Schottky junction with the second semiconductor layer.

The semiconductor device according to claim 1, wherein the Schottky layer is a third semiconductor layer of a first conductivity type that forms a pseudo Schottky junction with the second semiconductor layer.

8. The semiconductor device according to claim 7, wherein the first conductivity type impurity concentration of the third semiconductor layer is higher than the second conductivity type impurity concentration of the second semiconductor layer.