Nothing Special   »   [go: up one dir, main page]

JP3566056B2 - Electronics - Google Patents

Electronics Download PDF

Info

Publication number
JP3566056B2
JP3566056B2 JP36131097A JP36131097A JP3566056B2 JP 3566056 B2 JP3566056 B2 JP 3566056B2 JP 36131097 A JP36131097 A JP 36131097A JP 36131097 A JP36131097 A JP 36131097A JP 3566056 B2 JP3566056 B2 JP 3566056B2
Authority
JP
Japan
Prior art keywords
power
circuit
voltage
supplied
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP36131097A
Other languages
Japanese (ja)
Other versions
JPH11196540A (en
Inventor
文靖 宇都宮
宜史 吉田
Original Assignee
セイコーインスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーインスツルメンツ株式会社 filed Critical セイコーインスツルメンツ株式会社
Priority to JP36131097A priority Critical patent/JP3566056B2/en
Publication of JPH11196540A publication Critical patent/JPH11196540A/en
Application granted granted Critical
Publication of JP3566056B2 publication Critical patent/JP3566056B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Dc-Dc Converters (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子機器に係り、さらに詳しくは、時間により電圧が変動する電力からクロック信号を生成して昇圧回路を駆動させ、供給電力を昇圧させる電子機器であって、例えば、熱電変換素子等から電力が供給される携帯電子機器などに関する。
【0002】
【従来の技術】
従来の電子機器には、時間により電圧が変動する電力を供給する発電機や電源などの給電装置を有するものがあった。このような電子機器では、電子機器の駆動回路の動作を継続的に行うようにするため、給電装置から供給される電力の電圧が時間的に変化しても電子機器の駆動回路の最低駆動電圧を下回らないように、給電装置の電力供給能力が設定されていた。
【0003】
例えば、図24に示されるように、従来の電子機器50は、時間により電圧が変動する電力を供給する給電装置502と、クロック信号を出力する発振回路504と、そのクロック信号により駆動され給電装置502から供給される電力の昇圧を行う昇圧回路506と、昇圧回路506から出力された昇圧された電力を整流する整流素子508と、昇圧され整流された電力を蓄電する蓄電器510とを有していた。
【0004】
すなわち、従来の電子機器500では、給電装置502から発振回路504および昇圧回路506に対して時間により電圧が変動する電力が供給される。発振回路504では、給電装置502から供給される電力の電圧が発振回路504の最低駆動電圧以上であれば駆動が開始され、所定のデューティー比を有するクロック信号が昇圧回路506に出力される。
【0005】
昇圧回路506は、発振回路504から出力されるクロック信号によって駆動され、給電装置502から供給される電力を昇圧して出力する。その昇圧された電力は、ショットキーダイオードなどの整流素子508で整流され、蓄電器510に充電されて蓄えられる。蓄電器510に蓄電された電力は、図示しない電子機器駆動回路等に供給され、供給電圧が電子機器駆動回路の最低駆動電圧以上の場合に駆動していた。
【0006】
このように、電子機器駆動回路を継続的に動作させるには、蓄電器510の電力が空にならず、かつ、蓄電器510から出力される電力が電子機器駆動回路の最低駆動電圧を下回らないように、蓄電器510に対して効率良く充電する必要があった。
【0007】
なお、上記の時間により電圧が変動する電力を供給する給電装置としては、消費電力の比較的小さい携帯電子機器などに用いられる熱電変換素子やソーラーパネルなどがある。例えば、熱電変換素子は、P型とN型の半導体を用いてPN接合を行い、温度差により起電力を生じさせて発電を行うため、温度差が時間とともに変化すると、それに応じて起電力(電圧)も変化する。
【0008】
【発明が解決しようとする課題】
このような従来の電子機器にあっては、給電装置502から供給される電圧が時間的に変化しても電子機器駆動回路の動作を継続させるため、電子機器駆動回路に供給される電圧が最低駆動電圧を下回らないように、常に蓄電器に対して効率良くかつ十分な充電を行う必要があった。
【0009】
しかし、図24に示した従来の電子機器500では、給電装置502から供給される電力で発振回路504を駆動し、発振回路からのクロック信号により昇圧回路506を駆動していたため、給電装置502からの供給電力の電圧が発振回路の最低駆動電圧を僅かでも下回ると発振回路504が停止し、それに伴って昇圧回路506が停止すると、蓄電器510に対する充電も停止してしまうことになる。
【0010】
この場合、給電装置502は、発振回路504の最低駆動電圧を僅かに下回った電力を供給しているにもかかわらず充電が停止されてしまうため、充電時間が長くかかり、充電効率も非常に悪くなるという不都合があった。
【0011】
そこで、給電装置502からの供給電力の電圧が時間的に変動しても、発振回路504の最低駆動電圧を下回らないような電力供給能力を給電装置502に設定すればよいが、そうすると給電装置502が大型化して、携帯電子機器等に使用できなくなるという不都合があった。
【0012】
本発明は、かかる従来技術の有する不都合に鑑みてなされたもので、電力を供給する給電装置をできるだけ小型化するとともに、高い充電効率で充電器を充電することのできる電子機器を提供することを目的としている。
【0013】
【課題を解決するための手段】
上記の目的を達成するために、本願発明の電子機器は、時間により電圧が変動する電力を供給する給電手段と、クロック信号を生成する発振回路と、前記発振回路のクロック信号により駆動され、前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、前記蓄電手段と前記昇圧回路との間に設けられ、前記蓄電手段から前記昇圧回路に電流が逆流するのを防止する整流手段とを有する電子機器であって、前記給電手段から供給される供給電力と前記蓄電手段から供給される蓄電電力のうち、何れか一方の電力を選択して前記発振回路に供給する第1発振電力制御手段を備えていることとする。
【0014】
これによれば、前記供給電力の電圧が変動し前記発振回路の動作電圧を下回っても、前記蓄電電力で前記発振回路が駆動できるので、前記供給電力の電圧が変動しても、前記昇圧回路が動作し、前記供給電力を昇圧して蓄電する事が出来るため、安定した電力供給と効率の良い蓄電を行う事が出来る。
【0015】
さらに、前記第1発振電力制御手段は、前記給電手段から供給される電圧を検出する電圧検出手段と、前記蓄電手段から供給される電力を遮断するスイッチ手段とを備え、前記電圧検出手段で所定値以下の電圧が検出された場合は前記スイッチ手段で遮断することとする。
【0016】
これによれば、供給電力が無いような場合には、蓄電電力が無駄に消費されるのを防止することにより、効率的な蓄電を行うことができる。
【0017】
また、前記第1発振電力制御手段は、前記蓄電手段から供給される電圧の変化を検出する電圧比較手段と、前記蓄電手段から供給される電力を遮断するスイッチ手段と、前記電圧比較手段と前記スイッチ手段との動作タイミングを制御するタイミング制御部とを備え、前記タイミング制御部で前記スイッチ手段をオンした時の蓄電電力の電圧とその蓄電電力により前記発振回路を動作させて得られた蓄電電力の電圧とを前記電圧比較手段で比較し、蓄電電力の電圧が増加しない場合は前記スイッチ手段で遮断することとする。
【0018】
これによれば、蓄電電圧が低下するような場合には、蓄電電力が無駄に消費されるのを防止することにより、効率的な蓄電を行うことができる。
【0019】
あるいは、本発明による電子機器は、時間により電圧が変動する電力を供給する給電手段と、クロック信号を生成する発振回路と、前記発振回路のクロック信号により駆動され、前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、前記蓄電手段と前記昇圧回路との間に設けられ、前記蓄電手段から前記昇圧回路に電流が逆流するのを防止する整流手段とを有する電子機器であって、前記給電手段から供給される供給電力と前記蓄電手段から供給される蓄電電力と前記昇圧回路から出力される昇圧電力とが入力され、前記供給電力又は前記蓄電電力が前記発振回路に供給可能であり、前記蓄電電力により前記発振回路を動作させても前記昇圧回路から昇圧電圧が発生しない場合は蓄電電力による前記発振回路の動作を停止する第2発振電力制御手段を備えることとする。
【0020】
これによれば、昇圧回路から昇圧電力が発生しないような場合には、蓄電電力が無駄に消費されるのを防止することにより、効率的な蓄電を行うことができる。
【0021】
さらに、前記第2発振電力制御手段は、前記昇圧電力の電圧を検出する電圧検出手段と、前記蓄電手段から供給される蓄電電力を遮断するスイッチ手段と、前記電圧検出手段と前記スイッチ手段との動作タイミングを制御するタイミング制御部とを備え、前記タイミング制御部で前記スイッチ手段をオンして蓄電電力により前記発振回路を動作させて得られた前記昇圧回路から出力される昇圧電力の電圧を前記電圧検出手段で検出し、検出電圧が所定電圧値以上の場合は一定時間スイッチ手段をオンし、所定電圧値未満であれば一定時間スイッチ手段をオフすることとする。
【0022】
これによれば、昇圧回路からの昇圧電力の電圧を電圧検出手段で検出し、所定電圧値未満の昇圧電力しか得られないような場合には、蓄電電力が無駄に消費されないようにスイッチ手段をオフすることにより、効率的な蓄電を行うことができる。
【0023】
あるいは、本発明の電子機器は、時間により電圧が変動する電力を供給する給電手段と、クロック信号を生成する発振回路と、前記発振回路のクロック信号により駆動され、前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、前記蓄電手段と前記昇圧回路との間に設けられ、前記蓄電手段から前記昇圧回路に電流が逆流するのを防止する整流手段とを有する電子機器であって、前記給電手段から供給される供給電力と前記蓄電手段から供給される蓄電電力と前記昇圧回路から出力される昇圧電力とが入力され、前記供給電力と前記蓄電電力と前記昇圧の内、何れか一つ電力を選択して前記発振回路に供給する第3発振電力制御手段を備えることとする。
【0024】
これによれば、供給電力と蓄電電力と昇圧電力のうち最も高い電圧を持った電力を選択して発振回路に供給して昇圧回路を駆動するため、安定した電力供給と効率の良い蓄電を行うことができる。
【0025】
さらに、前記第3発振電力制御手段は、前記蓄電手段から供給される蓄電電力を遮断するスイッチ手段と、前記供給電力の電圧を検出する電圧検出手段とを備え、前記電圧検出手段が検出する前記給電手段からの供給電力の電圧が所定電圧値以下の場合は、前記スイッチ手段をオフして前記蓄電電力による前記発振回路の駆動を停止することとする。
【0026】
これによれば、供給電力が無いような場合には、蓄電電力が無駄に消費されるのを防止することにより、効率的な蓄電を行うことができる。
【0027】
または、前記第3発振電力制御手段が、前記蓄電手段から供給される蓄電電力を遮断するスイッチ手段と、前記スイッチ手段を間欠的にオンさせる間欠駆動手段とを備え、前記間欠駆動手段により前記スイッチ手段を駆動して前記蓄電電力を前記発振回路に間欠的に供給することとする。
【0028】
これによれば、蓄電電力を発振回路に供給する際に、間欠的に電力供給することにより、蓄電電力が無駄に消費されるのが防止され、効率的に蓄電することができる。
【0029】
あるいは、本願発明の電子機器は、時間により電圧が変動する電力を供給する給電手段と、クロック信号で前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、前記蓄電手段と前記昇圧回路との間に設けられ、前記蓄電手段から前記昇圧回路に電流が逆流するのを防止する整流手段とを有する電子機器であって、前記給電手段から供給される供給電力によりクロック信号を生成する第1の発振回路と、前記蓄電手段から供給される蓄電電力によりクロック信号を生成する第2の発振回路と、前記第1の発振回路から供給されるクロック信号を前記昇圧回路に出力するか否かを切り換える第1スイッチ手段と、前記第2の発振回路から供給されるクロック信号を前記昇圧回路に出力するか否かを切り換える第2スイッチ手段とを有し、何れか一方の発振回路で生成されるクロック信号を選択して前記昇圧回路に供給するクロック信号制御回路と、を備えることとする。
【0030】
これによれば、前記供給電力の電圧が低下し、前記第1の発振回路が停止しても、前記第2の発振回路で、前記昇圧回路が動作できるので、前記供給電力を昇圧して、蓄電できるので、安定した電力供給と効率の良い蓄電が行える。さらに、前記蓄電電力で動作する負荷回路に第2の発振回路が昇圧以外の目的で内蔵されている場合、前記負荷回路の第2の発振回路が動作した後は、該発振回路のクロック信号で昇圧回路を駆動し、前記第1の発振回路を停止する事により、前記第1の発振回路を動作させる電力を無駄に消費するのを防止できるため、効率の良い蓄電が行える。
【0031】
また、前記クロック信号制御回路は、前記供給電力の電圧と前記蓄電電力の電圧とを比較する第1電圧比較手段をさらに備え、電圧の高い電力が供給される発振回路で生成されるクロック信号を選択して昇圧回路に供給することとする。
【0032】
これによれば、供給電力と昇圧電力との電圧を比較して、高い電圧で生成されたクロック信号を用いて昇圧回路を駆動することにより、効率良く昇圧することが可能となり、安定した電力供給と効率的な蓄電とを行うことができる。
【0033】
または、前記クロック信号制御回路が、前記給電手段から供給される供給電力の電圧を検出する第1電圧検出手段をさらに備え、前記第1電圧検出手段で検出される電圧値が所定値未満の場合に前記第2スイッチを遮断することとする。
【0034】
これによれば、供給電力が無いような場合には、蓄電電力を用いた第2のクロック信号で発振回路を駆動する無駄を防止することにより、効率的に蓄電を行うことができる。
【0035】
また、前記クロック信号制御回路は、前記蓄電手段から供給される蓄電電力の電圧の増減を比較する第2電圧比較手段と、少なくとも前記第2電圧比較手段と前記第2スイッチ手段との動作タイミングを制御するタイミング制御部とをさらに備え、前記タイミング制御部により前記第2スイッチ手段をオンして蓄電電力を取り込み、その取り込んだ電圧と一定時間後の蓄電電力の電圧とを前記第2電圧比較手段で比較して、蓄電電力の電圧が増加した場合に前記第2スイッチ手段をオンし、蓄電電力の電圧が減少した場合に前記第2スイッチ手段をオフすることとする。
【0036】
これによれば、蓄電電力の電圧が減少傾向にある場合に、蓄電電力を用いた第2のクロック信号で発振回路を駆動する無駄を防止することにより、効率的に蓄電を行うことができる。
【0037】
あるいは、本願発明の電子機器は、時間により電圧が変動する電力を供給する給電手段と、クロック信号で前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、前記蓄電手段と前記昇圧回路との間に設けられ、前記蓄電手段から前記昇圧回路に電流が逆流するのを防止する整流手段とを有する電子機器であって、前記給電手段から供給される供給電力によりクロック信号を生成する第1の発振回路と、前記蓄電手段から供給される蓄電電力によりクロック信号を生成する第2の発振回路と、前記第1の発振回路から供給されるクロック信号を前記昇圧回路に出力するか否かを切り換える第1スイッチ手段と、前記第2の発振回路から供給されるクロック信号を前記昇圧回路に出力するか否かを切り換える第2スイッチ手段と、前記昇圧回路から供給される昇圧電力の電圧を検出する第1電圧検出手段と、少なくとも前記第1電圧検出手段と前記第2スイッチ手段との動作タイミングを制御するタイミング制御部とを有するクロック信号制御回路とを備え、タイミング制御部で、第2スイッチ手段をオンしても、ある電圧以上の前記昇圧電力が得られない場合は、第2スイッチ手段をオフするクロック信号制御回路とを備えていることとする。
【0038】
これによれば、第2の発振回路で生成されるクロック信号を用いて昇圧回路を駆動させても昇圧電力が発生しない場合は、蓄電電力を用いた第2のクロック信号で発振回路を駆動する無駄を防止することにより、効率的に蓄電を行うことができる。
【0039】
さらに、前記クロック信号制御回路は、前記供給電力の電圧と前記蓄電電力の電圧とを比較する第2電圧比較手段をさらに備え、前記供給電力と前記蓄電電力の内、高い電圧の電力によりクロック信号を発生する発振回路のクロック信号を前記昇圧回路に供給することとする。
【0040】
これによれば、供給電力と蓄電電力のうち、高い電力で生成されたクロック信号を用いて昇圧回路で昇圧することができるため、昇圧効率が向上し、効率的に蓄電することができるとともに、安定した電力供給を行うことができる。
【0041】
あるいは、本願発明の電子機器は、時間により電圧が変動する電力を供給する給電手段と、クロック信号で前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、前記蓄電手段と前記昇圧回路との間に設けられ、前記蓄電手段から前記昇圧回路に電流が逆流するのを防止する整流手段とを有する電子機器であって、前記給電手段から供給される供給電力と前記昇圧回路から供給される昇圧電力のうち、何れか一方の電力に切り換えて出力する発振電力制御回路と、前記発振電力制御回路から供給される電力によりクロック信号を生成する第1の発振回路と、前記蓄電手段から供給される蓄電電力によりクロック信号を生成する第2の発振回路と、前記第1の発振回路から供給されるクロック信号を前記昇圧回路に出力するか否かを切り換える第1スイッチ手段と、前記第2の発振回路から供給されるクロック信号を前記昇圧回路に出力するか否かを切り換える第2スイッチ手段とを有し、何れか一方の発振回路で生成されるクロック信号を選択して前記昇圧回路に供給するクロック信号制御回路と、を備えることとする。
【0042】
これによれば、供給電力と昇圧電力と蓄電電力のうち、最も高い電力で生成されたクロック信号を用いて昇圧回路で昇圧することができるため、昇圧効率が向上し、効率的に蓄電することができるとともに、安定した電力供給を行うことができる。
【0043】
さらに、前記クロック信号制御回路は、前記昇圧電力の電圧と前記蓄電電力の電圧とを比較する電圧比較手段をさらに備え、前記昇圧電力と前記蓄電電力の内、電圧の高い電力が供給される発振回路で生成されるクロック信号を選択して前記昇圧回路に供給することとする。
【0044】
これによれば、供給電力と蓄電電力との電圧を比較して、高い電圧の方の電力で駆動する発振回路の発生するクロック信号で昇圧回路を駆動する事により、効率良く昇圧する事が可能となり、安定した電力供給と効率的な蓄電とを行う事が出来る。
さらに、前記クロック信号制御回路は、前記第2スイッチ手段をオンする際に第2スイッチ手段を間欠的に駆動する間欠駆動手段とをさらに備え、前記第2スイッチ手段を間欠駆動して前記第2の発振回路で発生するクロック信号を前記昇圧回路に間欠的に供給することとする。
【0045】
これによれば、第2スイッチ手段をオンして蓄電電力を用いて生成されるクロック信号を昇圧回路に供給する際に、クロック信号を間欠的に供給することによりクロック信号が無駄に消費されるのを防止することにより、効率良く蓄電することができる。
【0046】
【発明の実施の形態】
以下、本発明に係る電子機器の実施の形態を図面に基づいて詳細に説明する。本実施の形態の電子機器は、携帯電子機器である腕時計のムーブメント等の電子機器駆動回路を駆動するための電力を、熱電変換素子を用いた給電装置から供給して駆動するようにしたものである。
【0047】
(実施の形態1)
図1には、本実施の形態に係る電子機器10の概略構成を示すブロック図が示されている。
【0048】
図1において、電子機器10は、給電手段としての発電機12、第1電力供給線14、発振電力制御回路16、発振回路18、昇圧回路20、整流手段としてのショットキーダイオード22、蓄電手段としての2次電池22、第2電力供給線26などにより構成されている。
【0049】
ここでは、発電機12として熱電変換素子を用いている。熱電変換素子は、例えば、P型熱電材料エレメントとN型熱電材料エレメントとが2枚の基板に挟まれ、基板上でP型熱電材料エレメントとN型熱電材料エレメントが金属等の導電性物質を介してPN接合されていて、複数個直列に、P、N、P、N、というように接続されている。
【0050】
この熱電変換素子は、PN接合部とPN接合部の間に温度差を与えると、温度差に応じた電位差(起電力)を生じるとともに、PN接合を増やすことにより高い発生電圧を得ることができる。そこで、上記2枚の基板間に温度差が与えられた場合の起電圧の時間変化は、熱電変換素子の基板間に温度差が与えられた直後は、急激に電圧が上昇するが、あるピークを過ぎると電圧が下がっていって、ある値で飽和する。
【0051】
これは、基板間に温度差が与えられた直後は、与えられた温度差が熱電変換素子にかかるため、大きな電圧を発生させることができるが、時間が経過するにつれて2つの基板間の温度差がP、N型熱電材料エレメントを通して熱伝導により温度差が小さくなって、発生する電圧が小さくなるからである。そのため、熱変換素子の出力電圧が飽和した状態でも常に必要な電圧値よりも大きな電圧が得られるように、熱電材料エレメントを直列に接続する必要があり、さらに、熱変換素子は周囲の温度に影響され易いため、より多くの熱電材料エレメントを直列に接続する必要があった。
【0052】
給電装置12から出力される供給電力は、第1電力供給線14を介して供給され、後述する発振電力制御回路16で切り換えられて、発振回路18に供給されていた。また、発電機12から昇圧回路20に対しても電力が供給されていた。なお、発電機12は上記熱伝変換素子に限るものではなく、ソーラーパネル(太陽電池板)やそれ以外のものであっても良い。
【0053】
発振電力制御回路16は、発振回路18の電源として発電機12から第1電力供給線14を介して供給される供給電力や、2次電池22から第2電力供給線26を介して供給される蓄電電力の何れか一方に切り換えて供給する制御を行うものである。
【0054】
発振回路18は、発振電力制御回路16から供給される電力に基づいて後述する昇圧回路20を駆動するためのクロック信号を生成するものである。この発振回路18には、これを駆動するのに必要な最低駆動電圧があって、これ以上の電圧が供給されないと発振回路18は駆動を開始せず、駆動中に供給電圧が最低駆動電圧を下回ると駆動を停止する。
【0055】
また、発振回路18で生成されるクロック信号の振幅の大きさは、発振回路18に供給される電力の電圧が高くなるのに伴って大きくなり、クロック信号の振幅を大きくして後述する昇圧回路20に供給すると、昇圧効率を向上させる効果がある。
【0056】
昇圧回路20は、上記発振回路18から供給されるクロック信号により駆動され、発電機12から供給される電力の電圧を昇圧するものである。発振回路18から供給されるクロック信号の振幅が大きくなると、昇圧効率が向上するため、給電装置12から供給される電力をより大きく昇圧させることができる。
【0057】
2次電池22は、昇圧回路20で昇圧された電力を充電して蓄電しておくものである。この2次電池22に蓄電された電力は、負荷となる不図示の電子機器駆動回路(ここでは、腕時計のムーブメント等)に供給することにより、駆動させることができる。
【0058】
ショットキーダイオード24は、2次電池22と昇圧回路20との間に設けられていて、2次電池22から昇圧回路20側へ電流が逆流して、電力ロスが生じるのを防止するものである。
【0059】
第2電力供給線26は、2次電池22に蓄電されている蓄電電力を上記した発振電力制御回路16に供給するものである。
【0060】
図2には、図1の発振電力制御回路16の回路構成例が示されており、発振電力制御回路16の3つの端子は、それぞれ発電機12から供給電力が入力される第1入力端子28、2次電池22から蓄電電力が入力される第2入力端子30、発振回路18に電力を供給する出力端子32である。図2の発振電力制御回路16は、第1入力端子28と第2入力端子30から出力端子32に接続される途中に、ショットキーダイオード34、36が向かい合わせに配置されて構成されている。
【0061】
このため、発電機12と2次電池22からそれぞれ供給される電力のうち、電圧の高い方の電力のみがショットキーダイオード(34又は36)を介して出力端子32側へ出力されるため、発電機12から供給される電力が発振回路18の最低駆動電圧を下回る供給電力であっても、昇圧回路20で昇圧させることが可能となり、2次電池22に効率良く充電を行って、蓄電することができる。
【0062】
このように、図2の発振電力制御回路16は、最初は発電機12から供給される電力で発振回路18を起動し、昇圧回路20で昇圧電圧を発生させ、その昇圧電圧を2次電池22に蓄電すると、今度はその蓄電電力を利用して発振回路18を駆動することができる。
【0063】
図3には、図1で示した発振電力制御回路16の他の回路構成例が示されている。図3の構成例の特徴は、発電機12から電力が供給されていないとき(起動させる必要の無いとき)まで、蓄電電力を使って発振回路18が駆動されるのを防止する機能を追加した点にある。
【0064】
すなわち、基準電圧回路38から出力される所定の基準電圧(検知電圧)と発電機12から供給される電圧とをコンパレータ40で比較し、供給電力の電圧が検知電圧を下回るとプラスの電圧が出力され、PMOSトランジスタ42をオフして、蓄電電力が供給されないようにする。
【0065】
このため、貴重な蓄電電力が無駄に消費されることがなくなり、さらに効率的な蓄電を行うことができる。
【0066】
また、図7には、図1で示した発振電力制御回路16の他の回路構成例が示され、図8には、図7のタイマー回路56から出力される3種類の信号のタイミングチャートが示されている。
【0067】
この図7の発振電力制御回路16の特徴は、蓄電電力で発振回路を動作させても蓄電電力が増加しない場合は、蓄電電力を用いて発振回路を動作させるのを停止する機能を追加したものである。
【0068】
すなわち、PMOSトランジスタ60のゲートにタイマー回路56の信号Aが印加され、信号Aの立ち下がりでPMOSトランジスタ60がオンすると、コンデンサ62に蓄電電力が取り込まれる。
【0069】
その後、信号Bの立ち上がりを検知し、その前の信号Aの立ち下がり時にコンデンサ62に取り込まれた蓄電電力の電圧と、その時点での蓄電電力の電圧をコンパレータ52で比較し、信号Bの信号立ち上がり時における電圧の方が高い場合には、コンパレータ52の出力がD型フリップフロップ54のD端子に入力され、Q端子の出力と信号Bとが入力されたNOR回路58の出力がPMOSトランジスタ42のゲートに印加されて、つぎの信号Aの立ち下がりまでPMOSトランジスタ42オンし続ける。逆に、信号Bの信号立ち上がり時における電圧の方が低い場合には、PMOSトランジスタ42をつぎの信号Aの立ち下がりまでオフし続けるという動作が繰り返される。
【0070】
このため、2次電池22から供給される蓄電電圧が低下するような場合は、効率の良い蓄電が行われていない状況であるので、蓄電電力を使って発振回路を駆動するのは無駄となるので、PMOSトランジスタ42をオフして蓄電電力の消費を防止して、効率良く蓄電するようにする。
【0071】
(実施の形態2)
また、図4に示される電子機器50の特徴は、図1に示される電子機器10の構成にさらに昇圧電力が入力される第3電力供給線46を具備し、蓄電電力により発振回路18を動作させても昇圧電力が発生しない場合は、蓄電電力で発振回路18を動作させるのを中止する機能を追加した発振電力制御回路44を備えている点にある。
【0072】
図5には、図4の発振電力制御回路44の具体的な回路構成例が示され、図6には、図5のタイマー回路56から出力される2種類の信号のタイミングチャートが示されている。
【0073】
図5において、所定の基準電圧を発生させる基準電圧回路50、昇圧回路20から出力される昇圧電力の電圧と基準電圧とを比較するコンパレータ52、D型フリップフロップ回路54、およびNOR回路58から成る電圧検出手段により昇圧電力の電圧検出する。
【0074】
タイマー回路56からは、信号AとBとが出力され、NOR回路58に入力される信号Aの電圧の立ち上がりを検知すると、PMOSトランジスタ42をオンし、その後信号Bの立ち上がりを検知して、昇圧電力の電圧を検出する。昇圧電力の電圧が基準電圧値以上ある場合は、PMOSトランジスタ42をつぎの信号Aの立ち上がりまでオンし続け、基準電圧値未満である場合は、PMOSトランジスタ42をつぎの信号Aの立ち上がりまでオフし続ける動作が繰り返される。
【0075】
このため、昇圧回路から供給される昇圧電力の電圧が基準電圧値未満の昇圧電力しか得られないような場合には、蓄電電力が無駄に消費されることのないように、PMOSトランジスタ42をオフすることにより、2次電池22を効率的に蓄電することができる。
【0076】
(実施の形態3)
つぎに、本実施の形態3に係る電子機器70の概略構成について説明する。図9に示す電子機器70の特徴は、図1で示した電子機器10の発振電力制御回路16の代わりに、発電機12から供給される供給電力と、昇圧回路20から出力される昇圧電力と、2次電池から供給される蓄電電力の中の何れかの電力で、発振回路18を駆動するに切り換えることができるようにした発振電力制御回路72を設けた点である。
【0077】
図4の電子機器50における発振電力制御回路44と比較すると、発振電力制御回路44が昇圧電力の電圧値を検出しているが、発振電力制御回路72のように昇圧電力そのものを取り込むことができない点が異なっている。
【0078】
図9の発振電力制御回路72の回路構成例を示したのが図10である。図10に示されるように、第1入力端子28、第2入力端子30が出力端子32に接続されるまでの間にショットキーダイオード74、76が出力端子方向に向かって配置され、さらに、出力端子32と直接接続された第3入力端子48で構成されている。
【0079】
このように構成された電子機器70では、まず、発電機12から供給される電力を用いて発振回路18を起動させて、昇圧回路20において昇圧電力を発生させると、前記供給電力よりも昇圧電力の方が電圧が高くなるため、発振電力制御回路72で昇圧電力に切り換わり、昇圧電力により発振回路18が駆動される。
【0080】
そして、昇圧回路20で昇圧された昇圧電力が2次電池22に充電されて蓄電された後は、例えば、一旦供給電力が途絶えて、昇圧電力も途絶えた後、発振回路の最低駆動電圧以下の電圧供給能力しか得られない場合が生じたとしても、蓄電電力を取り込んで発振回路18を駆動することにより、再び昇圧電力が得られるようになり、その昇圧電力によって発振回路18を駆動することができる。
【0081】
このため、発電機12が発振回路の最低駆動電圧以下の供給能力しかない場合であっても、昇圧させることができるため、効率的な充電を行うことができる。
【0082】
また、蓄電電力よりも電圧の高い昇圧電力を用いて発振回路を駆動することができるため、クロック信号の波高値(いわゆる、クロック信号の振幅の大きさ)を高くすることができ、その結果、昇圧能力が向上して、効率的に充電を行うことができる。
【0083】
つぎに、図11に示す発振電力制御回路72は、他の回路構成例を示したものである。図11に示される発振電力制御回路72の特徴は、発電機12から電力が供給されていないとき(起動させる必要の無いとき)まで、蓄電電力を使って発振回路18を駆動しないようにするする機能を追加した点にある。
【0084】
すなわち、基準電圧回路78から出力される所定の基準電圧と、発電機12から供給される電圧とをコンパレータ80で比較し、供給電力の電圧が基準電圧を下回るとプラスの電圧が出力され、PMOSトランジスタ82をオフして、蓄電電力を供給しないようにする。
【0085】
このため、供給電力が無いような場合には、蓄電電力が無駄に消費されるのを防止することにより、効率的に蓄電を行うことができる。
【0086】
つぎに、図12に示される発振電力制御回路72は、さらに別の回路構成例を示したものである。図12に示される発振電力制御回路72の特徴は、2次電池22に蓄電された蓄電電力を発振回路18の起動時に利用する際に、蓄電電力を間欠的に取り込むようにする機能を追加した点にある。
【0087】
これを図12で見ると、第2入力端子30からショットキーダイオード76に至る途中に、PMOSトランジスタ82が配置され、そのPMOSトランジスタ82のゲート電極に対して、所定の間欠パルス信号を発生させる間欠パルス発生回路84を接続したものである。これにより、ゲート電圧が「L(ロー)」の場合は、オンとなり、「H(ハイ)」の場合は、オフとなるため、取り込まれる蓄電電力を間欠的に取り込むことができる。
【0088】
このように構成したのは、発振回路18に供給される電力が間欠的に供給されても起動開始時に最低駆動電圧以上の電力が供給されていれば適正に駆動を開始することができるだけでなく、間欠にすることによって蓄電電力を無駄に消費しなくなり、低消費電力化することができる。従って、効率的な蓄電を行うことができる。
【0089】
(実施の形態4)
本実施の形態4に係る電子機器90は、発電機12から供給される電力により第1の発振回路92を駆動してクロック信号を生成する。また、2次電池22からの蓄電電力により第2の発振回路94を駆動してクロック信号が生成される。昇圧回路20を動作させるためのクロック信号を供給するクロック制御回路96は、供給電力や蓄電電力の電圧に基づいて、上記した第1の発振回路92又は第2の発振回路94から入力されるクロック信号を選択し、昇圧回路20に出力するようにし、さらに、第2の発振回路94から入力されるクロック信号を選択した場合は、第1の発振回路92を停止するように構成したものである。
【0090】
図13のクロック信号制御回路96の回路構成例を示したのが図14である。図14に示されるように、クロック信号制御回路96は、スイッチングを行う第1、第2、第3のNAND回路110、112、114により、第1の発振回路92から供給されるクロック信号(入力端子98)と、第2の発振回路94から供給されるクロック信号(入力端子106)とを選択して、昇圧回路20へ出力する(出力端子102)切り換えスイッチが構成されている。
【0091】
また、入力される供給電力(入力端子100)と、入力される蓄電電力(入力端子104)との電圧比較を行うコンパレータ回路116とインバータ回路118により第1電圧比較手段が構成されており、供給電力と蓄電電力の電圧の大小関係によってクロック信号が選択されるように構成されている。
【0092】
すなわち、コンパレータ回路116およびインバータ回路118は、供給電力と蓄電電力の電圧を比較して、蓄電電力の電圧の方が低い場合は、NAND回路110をオンし、NAND回路114をオフさせる。また、蓄電電力の電圧の方が高くなった場合は、オン/オフが逆となり、オンしたNAND回路に入力されるクロック信号が昇圧回路20に供給される。さらに、コンパレータ回路116の出力は、出力端子108から、第1の発振回路を停止させる信号として出力する。
【0093】
このように構成したため、供給電力と昇圧電力との電圧を比較して、高い電圧で生成されたクロック信号を用いて昇圧回路を駆動することにより、効率の良い昇圧が可能となり、安定した電力を供給するとともに、効率的に蓄電することができる。
また、発電機12の供給電力の電圧が、第1の発振回路92の動作電圧未満しかない場合でも、第2の発振回路のクロック信号で、昇圧回路20を駆動できるので、前記した場合でも蓄電が可能となる。
さらに、蓄電電力で、腕時計等の内部に発振回路を内蔵した負荷回路を駆動する場合、上記発振回路が、第2の発振回路94となるので、該発振回路のクロック信号を利用して昇圧回路20を駆動し、第1の発振回路92を停止する事により、2個の発振回路を同時に動作させるといった無駄な電力を消費するのを防止できるので、効率の良い蓄電が可能となる。
【0094】
また、図15には、図13で示したクロック信号制御回路96の他の回路構成例が示されている。この図15のクロック信号制御回路96の特徴は、クロック信号制御回路96に対して供給電力がない場合に、第2の発振回路94から入力されるクロック信号を用いて昇圧回路20を駆動するのを中止する機能を追加したものである。
【0095】
すなわち、図15に示されるように、クロック信号制御回路96には、上記した図14のクロック信号制御回路に対して、所定の基準電圧を出力する基準電圧回路120と、その基準電圧と入力される供給電力との電圧を比較するコンパレータ回路122から成る第1電圧検出手段を加わえたものであり、供給電力の電圧が基準電圧を下回ると、コンパレータ122により電圧が比較されて、NAND回路114を強制的にオフすることにより、第2の発振回路94から入力されるクロック信号をカットして、昇圧回路20の駆動に使用できないようにするものである。
【0096】
このように構成したのは、供給電力がなくなって昇圧電力が得られない状況下では、昇圧回路20を第2の発振回路94のクロック信号を用いて駆動すると蓄電電力を無駄に消費することになるため、第2の発振回路94のクロック信号が入力されるのを強制的に中止することで、効率の良い蓄電を行うことができるようにしたものである。
【0097】
また、図19には、図13のクロック信号制御回路のさらに別の回路構成例が示され、図20には、図19のタイマー回路56から出力される3種類の信号のタイミングチャートが示されている。
【0098】
この図19のクロック信号制御回路の特徴は、蓄電電力を用いた第2のクロック信号で昇圧回路を駆動しても、蓄電電力の電圧が減少傾向にある場合、蓄電電力を用いた第2のクロック信号の昇圧回路への供給をストップし、蓄電電力を用いた第2のクロック信号で昇圧回路を駆動し続ける無駄を防止するようにしたものである。
【0099】
図19に示されるクロック信号制御回路の構成は、上記した図14のクロック信号制御回路に対して、PMOSトランジスタ136、コンデンサ138、コンパレータ回路128、D型フリップフロップ回路132およびNAND回路134により蓄電電力の電圧の増減を検出する第2電圧検出手段と、前記第2電圧比較手段およびNAND回路114の動作タイミングを制御するタイミング制御部としてのタイマー回路130とをさらに加えたものである。
【0100】
すなわち、図19に示されるように、PMOSトランジスタ136のゲートにタイマー回路130の信号Aが印加され、信号Aの立ち下がりでPMOSトランジスタ136がオンすると、コンデンサ138に蓄電電力が取り込まれる。
【0101】
その後、信号Bの立ち下がりを検知し、その前の信号Aの立ち下がり時にコンデンサ138に取り込まれた蓄電電力の電圧と、その時点での蓄電電力の電圧をコンパレータ128で比較し、信号Bの信号立ち下がり時の電圧の方が高い場合には、コンパレータ128の出力がD型フリップフロップ132のD端子に入力され、Q端子の出力と信号Bとが入力されたNAND回路134の出力がNAND回路114に入力されて、次の信号Aの立ち下がりまでNAND回路114をオンし続ける。逆に、信号Bの信号立ち下がり時の電圧の方が低い場合には、NAND回路114を次の信号Aの立ち下がりまでオフし続けるという動作が繰り返される。
【0102】
このため、2次電池22から供給される蓄電電圧が低下するような場合は、効率の良い蓄電が行われていない状況であるので、蓄電電力を用いて生成されたクロック信号を使った昇圧回路の駆動が強制的に中止されるように、NAND回路114をオフして第2の発振回路94からのクロック信号の入力を遮断することにより、蓄電電力の無駄な消費を防止して、効率的な蓄電を行うことができる。
【0103】
(実施の形態5)
図16に示される本実施の形態5に係る電子機器は、上述した図13の電子機器90とほぼ同じ構成であるが、異なる点は、クロック信号制御回路124に入力端子113が新たに設けられ、昇圧回路20から出力された昇圧電力を入力端子113から入力して、直接昇圧電力の電圧が検出できるようにした点である。
【0104】
すなわち、この図16のクロック信号制御回路124の特徴は、第2の発振回路94から供給されるクロック信号を用いて昇圧回路20を動作させても昇圧電力が発生しない場合は、第2の発振回路94からのクロック信号を用いた昇圧回路20の駆動を中止する機能を追加したものである。
【0105】
図17は、図16のクロック信号制御回路124の回路構成例を示した図であり、図18は、図17のタイマー回路130が出力する2種類の信号波形図である。図17に示されるように、クロック信号制御回路124は、スイッチングを行う第1、第2、第3のNAND回路110、112、114により、第1の発振回路92から供給されるクロック信号(入力端子98)と、第2の発振回路94から供給されるクロック信号(入力端子106)とを選択して、昇圧回路20へ出力する(出力端子102)切り換えスイッチが構成されている。
【0106】
また、入力される供給電力(入力端子100)と、入力される蓄電電力(入力端子104)との電圧比較を行うコンパレータ回路116とインバータ回路118により第1電圧比較手段が構成されており、供給電力と蓄電電力の電圧の大小関係によってクロック信号が選択されるように構成されている。
【0107】
すなわち、コンパレータ回路116およびインバータ回路118は、供給電力のと蓄電電力の電圧とを比較して、蓄電電力の電圧の方が低い場合は、NAND回路110をオンし、NAND回路114をオフさせる。また、蓄電電力の電圧の方が高くなった場合は、オン/オフが逆となり、オンしたNAND回路に入力されるクロック信号が昇圧回路20に供給される。さらに、コンパレータ回路116の出力は、出力端子108から、第1の発振回路を停止させる信号として出力する。
【0108】
また、クロック信号制御回路124は、基準電圧を発生する基準電圧回路126、昇圧回路20から出力され入力される(入力端子113)昇圧電力とを比較するコンパレータ回路128、D型フリップフロップ回路132およびNAND回路134などから構成され、昇圧電圧を検出する第2電圧検出手段と、その第2電圧検出手段の検出タイミングを制御するタイミング制御部としてのタイマー回路130とを具備している。
【0109】
このように、上記した第2電圧検出手段は、タイマー回路130から出力される信号Aの立ち下がりを検知し、上記した第1電圧比較手段により供給電力よりも蓄電電力の方が電圧が高い場合にのみNAND回路114をオンして、第2の発振回路94から供給されるクロック信号で昇圧回路20を駆動する。
【0110】
その後、タイマー回路130から出力される信号Bの立ち上がりを検知して入力端子113から入力される昇圧電力の電圧を検出し、その昇圧電圧が基準電圧回路126からの基準電圧以上で、且つ供給電力よりも蓄電電力の電圧の方が高い場合に、NAND回路114をオンするような検出信号をつぎの信号Aの立ち下がりまで供給し続け、その昇圧電圧が基準電圧回路126からの基準電圧未満で、且つ供給電力よりも蓄電電力の電圧の方が高い場合に、NAND回路114をオフするような検出信号をつぎの信号Aの立ち下がりまで供給し続けることができる。
【0111】
このため、昇圧回路20から出力される昇圧電力の電圧が低下、あるいは発生しなかった場合は、その後一定時間は第2の発振回路94で生成されるクロック信号を用いて昇圧回路20を駆動するのを中止し、この動作を一定時間毎に繰り返すようにするので、蓄電電力の無駄な消費が防止され、効率的に蓄電することができる。
【0112】
(実施の形態6)
本実施の形態6に係る電子機器は、発電機12から供給される電力を昇圧回路20で昇圧し、整流素子24を介して2次電池22に充電され蓄電される。そして、発電機12から出力される供給電力と昇圧回路20から出力される昇圧電力のうち、電圧の高い方の電力に切り換えて第1の発振回路92に供給する発振電力制御回路140と、その発振電力制御回路140から供給される電力に基づいてクロック信号を生成する第1の発振回路92と、2次電池22に蓄電された蓄電電力に基づいてクロック信号を生成する第2の発振回路94とを有する。
【0113】
また、昇圧電力と蓄電電力の電圧を比較し、高い電圧から成る電力に基づいて生成された第1の発振回路92又は第2の発振回路94からのクロック信号を選択して昇圧回路20を駆動するようにしたものである。
【0114】
例えば、発電機12から電力が供給されると、発振電力制御回路140が供給電力に基づいて第1の発振回路92を起動させ、そこで生成されたクロック信号がクロック信号制御回路142で選択されて昇圧回路20を駆動し、昇圧された昇圧電力を2次電池22に蓄電する。
【0115】
昇圧電力が発振電力制御回路140に入力されると、第1の発振回路92では、昇圧電力に基づいてクロック信号が生成され、昇圧電力に基づくクロック信号で昇圧回路が駆動される。2次電池22が十分に充電され、昇圧電力よりも蓄電電力の電圧が高くなると、クロック信号制御回路142は、第2の発振回路94で生成されるクロック信号で昇圧回路20を駆動するようにする。
【0116】
このように、図21の電子機器では、図13あるいは図16で示した電子機器と比べ、蓄電の際、最も電圧の高くなる昇圧電力状況により生成されたクロック信号で昇圧回路20を駆動することができるため、振幅の大きいクロック信号で効率良く昇圧することができ、効率良く蓄電することができる。
【0117】
図22は、図21の発振電力制御回路140の回路構成例を示す図である。図22において、発電手段12からの供給電力が入力される入力端子144と、昇圧回路20の出力側と接続された入力端子146とを、第1の発振回路92に電力を供給する出力端子148に接続し、入力端子146あるいは出力端子148から入力端子144に電流が逆流するのを防止するように整流素子149が配置されている。このため、電圧の高い供給電力又は昇圧電力の何れか一方を選択して第1の発振回路92に供給することができる。
【0118】
図23は、図21のクロック信号制御回路142の回路構成例を示す図である。図23に示されるように、クロック信号制御回路142は、スイッチングを行う第1、第2、第3のNAND回路150、152、154により、第1の発振回路92から供給されるクロック信号(入力端子98)と、第2の発振回路94から供給されるクロック信号(入力端子106)とを選択して、昇圧回路20へ出力する(出力端子102)切り換えスイッチが構成されている。
【0119】
また、入力される昇圧電力(入力端子100)と、入力される蓄電電力(入力端子104)との電圧比較を行うコンパレータ回路156とインバータ回路158により電圧比較手段が構成されており、供給電力と蓄電電力の電圧の大小関係によってクロック信号が選択されるようになっている。
【0120】
さらに、NAND回路154に対しては、間欠パルス発生回路160から間欠的にパルス信号が入力されている。このため、NAND回路154をオンさせて第2の発振回路94からのクロック信号で昇圧回路20を駆動させる場合は、間欠パルス信号によりNAND回路154のオン/オフが繰り返され、昇圧回路20に供給されるクロック信号も間欠的となる。
【0121】
上述のように動作するので、発電機12からの供給電力が途絶え、昇圧電力もなくなった後に、第1の発振回路92の動作電圧以下の供給電力が発生した場合でも、第2の発振回路94で生成されるクロック信号により昇圧回路を駆動できるので、昇圧電力が発生し、第1の発振回路92で昇圧回路20を駆動できる。第2の発振回路94で生成されるクロック信号を利用して昇圧回路を駆動する期間は、上記したように、第1の発振回路92のクロック信号を利用して昇圧回路20を駆動できるまでの期間だけでいい。
【0122】
このため、蓄電電力を用いて第2の発振回路94で生成されるクロック信号を昇圧回路に供給する電力が無駄に消費されるのが防止され、効率良く蓄電することができる。
【0123】
以上述べたように、上記実施の形態によれば、供給電力の電圧が変動する発電機からの電圧を昇圧し、その電力で負荷回路を動作させたり、あるいは、その昇圧電力を蓄積手段に溜めて、その溜めた電力で負荷回路を動作させる電子機器の場合に、発電機の供給電力の電圧が昇圧回路を駆動する最低駆動電圧以下に低下するような場合であっても有効である。
【0124】
特に、本発明は、発電機により発生する電力を使って、携帯電子機器を起動させて動作させる場合に、効率良く蓄電することが可能となる。このため、発電が行われていない時間が生じてもできるだけ動作時間を長くすることができる。
【0125】
例えば、本実施の形態の熱電変換素子を発電機として使用し、その起電力を昇圧した昇圧電力あるいはその昇圧電力を蓄電手段に蓄電した蓄電電力で時計システムを駆動する腕時計に応用することにより、腕から外しても十分な時間動作する熱電変換素子の起電力を利用した腕時計を実現することができる。
【0126】
なお、上記実施の形態では、発電機として熱電変換素子を用いて実施したが、供給電力の電圧が変動し易い太陽電池やコイル発電器などであっても上記と同様に有効である。
【0127】
【発明の効果】
本発明によれば、電力を供給する給電装置をできるだけ小型化するとともに、高い充電効率で充電器を充電することが可能である。
【図面の簡単な説明】
【図1】第1の態様に係る電子機器の概略構成を示すブロック図である。
【図2】図1の発振電力制御回路の回路構成図である。
【図3】図1の発振電力制御回路の他の回路構成図である。
【図4】第2の態様に係る電子機器の概略構成を示すブロック図である。
【図5】図4の発振電力制御回路の回路構成図である。
【図6】図5における信号波形図である。
【図7】図1の発振電力制御回路の回路構成図である。
【図8】図7における信号波形図である。
【図9】第3の態様に係る電子機器の概略構成を示すブロック図である。
【図10】図9の発振電力制御回路の回路構成図である。
【図11】図9の発振電力制御回路の他の回路構成図である。
【図12】図9の発振電力制御回路の回路構成図である。
【図13】第3の態様に係る電子機器の概略構成を示すブロック図である。
【図14】図13のクロック信号制御回路の回路構成例を示す図である。
【図15】図13のクロック信号制御回路の他の構成例を示す図である。
【図16】第4の態様に係る電子機器の概略構成を示すブロック図である。
【図17】図16のクロック信号制御回路の回路構成例を示す図である。
【図18】図17における信号波形図である。
【図19】図16のクロック信号制御回路の他の回路構成例を示す図である。
【図20】図19における信号波形図である。
【図21】第5の態様に係る電子機器の概略構成を示すブロック図である。
【図22】図21の発振電力制御回路の回路構成図である。
【図23】図21のクロック信号制御回路の回路構成図である。
【図24】従来における電子機器の概略構成を示す図である。
【符号の説明】
10 電子機器
12 発電機
14 第1電力供給線
16 発振電力制御回路
18 発振回路
20 昇圧回路
22 2次電池
24 ショットキーダイオード
26 第2電力供給線
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electronic device, and more particularly, to an electronic device that generates a clock signal from power whose voltage fluctuates with time and drives a booster circuit to boost supply power, such as a thermoelectric conversion element. And a portable electronic device to which electric power is supplied from an electronic device.
[0002]
[Prior art]
2. Description of the Related Art Some conventional electronic devices include a power supply device such as a generator or a power supply that supplies power whose voltage varies with time. In such an electronic device, in order to continuously operate the driving circuit of the electronic device, even if the voltage of the power supplied from the power supply device changes with time, the minimum driving voltage of the driving circuit of the electronic device is changed. The power supply capacity of the power supply device is set so as not to fall below the range.
[0003]
For example, as shown in FIG. 24, a conventional electronic device 50 includes a power supply device 502 that supplies power whose voltage varies with time, an oscillation circuit 504 that outputs a clock signal, and a power supply device that is driven by the clock signal. A booster circuit 506 for boosting the power supplied from the power supply 502, a rectifying element 508 for rectifying the boosted power output from the booster circuit 506, and a battery 510 for storing the boosted and rectified power. Was.
[0004]
That is, in the conventional electronic device 500, power whose voltage fluctuates with time is supplied from the power supply device 502 to the oscillation circuit 504 and the booster circuit 506. In the oscillation circuit 504, when the voltage of the power supplied from the power supply device 502 is equal to or higher than the minimum drive voltage of the oscillation circuit 504, driving is started, and a clock signal having a predetermined duty ratio is output to the booster circuit 506.
[0005]
The booster circuit 506 is driven by a clock signal output from the oscillator circuit 504, boosts power supplied from the power supply device 502, and outputs the boosted power. The boosted power is rectified by a rectifying element 508 such as a Schottky diode, and charged and stored in a battery 510. The electric power stored in the storage device 510 is supplied to an electronic device drive circuit (not shown) or the like, and is driven when the supply voltage is equal to or higher than the minimum drive voltage of the electronic device drive circuit.
[0006]
As described above, in order to continuously operate the electronic device drive circuit, the power of the capacitor 510 must not be empty and the power output from the capacitor 510 must not be lower than the minimum drive voltage of the electronic device drive circuit. , It is necessary to charge the battery 510 efficiently.
[0007]
Note that examples of a power supply device that supplies power whose voltage fluctuates according to the above time include a thermoelectric conversion element and a solar panel used in portable electronic devices and the like that consume relatively little power. For example, since a thermoelectric conversion element performs PN junction using P-type and N-type semiconductors and generates an electromotive force by a temperature difference to generate power, if the temperature difference changes with time, the electromotive force ( Voltage) also changes.
[0008]
[Problems to be solved by the invention]
In such a conventional electronic device, since the operation of the electronic device driving circuit is continued even if the voltage supplied from the power supply device 502 changes with time, the voltage supplied to the electronic device driving circuit is minimum. It has been necessary to constantly and efficiently charge the storage battery so as not to drop below the driving voltage.
[0009]
However, in the conventional electronic device 500 shown in FIG. 24, the oscillation circuit 504 is driven by power supplied from the power supply device 502 and the booster circuit 506 is driven by a clock signal from the oscillation circuit. When the voltage of the supplied power is slightly lower than the minimum drive voltage of the oscillation circuit, the oscillation circuit 504 stops, and when the booster circuit 506 stops, the charging of the battery 510 also stops.
[0010]
In this case, charging is stopped even though the power supply device 502 supplies power slightly lower than the minimum drive voltage of the oscillation circuit 504, so that charging time is long and charging efficiency is very poor. There was an inconvenience.
[0011]
Thus, even if the voltage of the power supplied from the power supply device 502 fluctuates with time, the power supply capability may be set in the power supply device 502 so as not to fall below the minimum drive voltage of the oscillation circuit 504. However, there is an inconvenience that the device becomes large and cannot be used for a portable electronic device or the like.
[0012]
The present invention has been made in view of the disadvantages of the related art, and provides an electronic device capable of minimizing a power supply device for supplying power as much as possible and charging a charger with high charging efficiency. The purpose is.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, an electronic device of the present invention includes a power supply unit that supplies power whose voltage varies with time, an oscillation circuit that generates a clock signal, and an oscillation circuit that is driven by a clock signal of the oscillation circuit. A booster circuit for boosting the power supplied from the power supply means; a power storage means for storing the power boosted by the booster circuit; and a power supply circuit provided between the power storage means and the booster circuit; An electronic device having rectifying means for preventing a current from flowing back to the electronic apparatus, wherein one of power supply from the power supply means and power storage from the power storage means is selected. And a first oscillation power control means for supplying the oscillation circuit with the oscillation power.
[0014]
According to this, even if the voltage of the supplied power fluctuates and falls below the operating voltage of the oscillation circuit, the oscillation circuit can be driven by the stored power. Operates, and the supply power can be boosted and stored, so that stable power supply and efficient power storage can be performed.
[0015]
Further, the first oscillation power control means includes a voltage detection means for detecting a voltage supplied from the power supply means, and a switch means for cutting off the power supplied from the power storage means. When a voltage equal to or lower than the value is detected, the voltage is cut off by the switch means.
[0016]
According to this, in the case where there is no supplied power, it is possible to perform efficient power storage by preventing waste of the stored power.
[0017]
Further, the first oscillation power control means includes a voltage comparison means for detecting a change in a voltage supplied from the power storage means, a switch means for cutting off the power supplied from the power storage means, the voltage comparison means, A timing control unit for controlling operation timing with the switch means, and a voltage of the stored power when the switch means is turned on by the timing control unit, and a stored power obtained by operating the oscillation circuit by the stored power. Is compared by the voltage comparing means, and when the voltage of the stored power does not increase, the voltage is cut off by the switching means.
[0018]
According to this, in the case where the storage voltage decreases, the storage power can be efficiently stored by preventing the storage power from being wastefully consumed.
[0019]
Alternatively, the electronic device according to the present invention includes a power supply unit that supplies power whose voltage varies with time, an oscillation circuit that generates a clock signal, and an electric power that is driven by the clock signal of the oscillation circuit and supplied from the power supply unit. A booster circuit that boosts the voltage, a power storage unit that stores the power boosted by the booster circuit, and a power supply unit that is provided between the power storage unit and the booster circuit. Electronic equipment having rectifier means for preventing the electric power from being supplied, supplied power supplied from the power supply means, stored power supplied from the power storage means, and boosted power output from the booster circuit, Alternatively, the storage power can be supplied to the oscillation circuit, and when the booster circuit does not generate a boosted voltage even when the oscillation circuit is operated by the storage power, the storage power is stored. And further comprising a second oscillating power control means for stopping the operation of the oscillation circuit by the power.
[0020]
According to this, in a case where boosted power is not generated from the booster circuit, it is possible to efficiently store power by preventing wasteful consumption of stored power.
[0021]
Further, the second oscillating power control means includes a voltage detection means for detecting a voltage of the boosted power, a switch means for shutting off stored power supplied from the power storage means, A timing control unit for controlling operation timing, wherein the timing control unit turns on the switch means and operates the oscillation circuit with the stored power to operate the oscillation circuit. The voltage is detected by the voltage detecting means, and when the detected voltage is equal to or higher than a predetermined voltage value, the switching means is turned on for a predetermined time, and when the detected voltage is lower than the predetermined voltage value, the switching means is turned off for a certain time.
[0022]
According to this, the voltage of the boosted power from the booster circuit is detected by the voltage detection means, and when only the boosted power less than the predetermined voltage value is obtained, the switch means is provided so that the stored power is not wasted. By turning off, efficient power storage can be performed.
[0023]
Alternatively, the electronic apparatus of the present invention includes a power supply unit that supplies power whose voltage varies with time, an oscillation circuit that generates a clock signal, and an electric power that is driven by the clock signal of the oscillation circuit and is supplied from the power supply unit. A booster circuit that boosts the voltage, a power storage unit that stores the power boosted by the booster circuit, and a power supply unit that is provided between the power storage unit and the booster circuit. Electronic equipment having rectifier means for preventing the electric power from being supplied, supplied power supplied from the power supply means, stored power supplied from the power storage means, and boosted power output from the booster circuit, And a third oscillating power control means for selecting any one of the stored power and the boosted power and supplying the selected power to the oscillating circuit.
[0024]
According to this, the power having the highest voltage is selected from the supplied power, the stored power, and the boosted power, and is supplied to the oscillation circuit to drive the booster circuit. Therefore, stable power supply and efficient power storage are performed. be able to.
[0025]
Further, the third oscillating power control means includes switch means for shutting off stored power supplied from the power storage means, and voltage detecting means for detecting a voltage of the supplied power, wherein the voltage detecting means detects the voltage of the supplied power. When the voltage of the power supplied from the power supply is equal to or lower than a predetermined voltage value, the switch is turned off to stop driving the oscillation circuit by the stored power.
[0026]
According to this, in the case where there is no supplied power, it is possible to perform efficient power storage by preventing waste of the stored power.
[0027]
Alternatively, the third oscillating power control means includes switch means for shutting off stored power supplied from the power storage means, and intermittent drive means for intermittently turning on the switch means, and Means is driven to intermittently supply the stored power to the oscillation circuit.
[0028]
According to this, when the stored power is supplied to the oscillation circuit, the power is intermittently supplied, so that the stored power is prevented from being wastefully consumed, and the power can be stored efficiently.
[0029]
Alternatively, the electronic device of the present invention includes a power supply unit that supplies power whose voltage varies with time, a booster circuit that boosts the power supplied from the power supply unit with a clock signal, and a power supply that boosts the power boosted by the booster circuit. An electronic device comprising: a power storage unit for storing power; and a rectifying unit provided between the power storage unit and the booster circuit, for preventing current from flowing backward from the power storage unit to the booster circuit. A first oscillation circuit that generates a clock signal using power supplied from the power supply, a second oscillation circuit that generates a clock signal using power stored from the power storage unit, and a signal that is supplied from the first oscillation circuit. First switch means for switching whether or not to output a clock signal to the booster circuit; and outputting a clock signal supplied from the second oscillator circuit to the booster circuit. Whether a and a second switching means for switching a clock signal control circuit for supplying to said boosting circuit selects a clock signal generated by either one of the oscillation circuit, and further comprising a.
[0030]
According to this, even when the voltage of the supply power decreases and the first oscillation circuit stops, the booster circuit can be operated by the second oscillation circuit. Since power can be stored, stable power supply and efficient power storage can be performed. Further, when a second oscillation circuit is incorporated in the load circuit that operates on the stored power for a purpose other than boosting, after the second oscillation circuit of the load circuit operates, a clock signal of the oscillation circuit is used. By driving the booster circuit and stopping the first oscillation circuit, it is possible to prevent wasteful consumption of power for operating the first oscillation circuit, and thus efficient power storage can be performed.
[0031]
The clock signal control circuit further includes first voltage comparison means for comparing the voltage of the supplied power with the voltage of the stored power, and the clock signal control circuit generates a clock signal generated by an oscillation circuit to which high-voltage power is supplied. It is selected and supplied to the booster circuit.
[0032]
According to this, the voltage of the supplied power and the boosted power are compared, and the booster circuit is driven by using the clock signal generated at a higher voltage. And efficient power storage.
[0033]
Alternatively, the clock signal control circuit further includes first voltage detection means for detecting the voltage of the power supplied from the power supply means, and the voltage value detected by the first voltage detection means is less than a predetermined value. Then, the second switch is shut off.
[0034]
According to this, when there is no power to be supplied, power can be efficiently stored by preventing waste of driving the oscillation circuit with the second clock signal using the stored power.
[0035]
The clock signal control circuit may include a second voltage comparison unit that compares an increase and a decrease in the voltage of the storage power supplied from the storage unit, and an operation timing of at least the second voltage comparison unit and the second switch unit. A timing control unit for controlling, the second control means being turned on by the timing control unit to capture the stored power, and comparing the captured voltage with the voltage of the stored power after a predetermined time by the second voltage comparing unit. When the voltage of the stored power increases, the second switch is turned on, and when the voltage of the stored power decreases, the second switch is turned off.
[0036]
According to this, when the voltage of the stored power tends to decrease, it is possible to efficiently store the power by preventing waste of driving the oscillation circuit with the second clock signal using the stored power.
[0037]
Alternatively, the electronic device of the present invention includes a power supply unit that supplies power whose voltage varies with time, a booster circuit that boosts the power supplied from the power supply unit with a clock signal, and a power supply that boosts the power boosted by the booster circuit. An electronic device comprising: a power storage unit for storing power; and a rectifying unit provided between the power storage unit and the booster circuit, for preventing current from flowing backward from the power storage unit to the booster circuit. A first oscillation circuit that generates a clock signal using power supplied from the power supply, a second oscillation circuit that generates a clock signal using power stored from the power storage unit, and a signal that is supplied from the first oscillation circuit. First switch means for switching whether or not to output a clock signal to the booster circuit; and outputting a clock signal supplied from the second oscillator circuit to the booster circuit. A second switch for switching whether or not the voltage is higher, a first voltage detector for detecting a voltage of boosted power supplied from the booster circuit, and an operation timing of at least the first voltage detector and the second switch. And a clock signal control circuit having a timing control unit for controlling. If the boosted power of a certain voltage or more cannot be obtained even when the second switch unit is turned on by the timing control unit, the second switch unit is turned on. And a clock signal control circuit for turning off the clock signal.
[0038]
According to this, if boosted power is not generated even when the booster circuit is driven using the clock signal generated by the second oscillator circuit, the oscillator circuit is driven by the second clock signal using the stored power. By preventing waste, power can be efficiently stored.
[0039]
Further, the clock signal control circuit further includes second voltage comparing means for comparing the voltage of the supplied power with the voltage of the stored power, and the clock signal is controlled by a higher voltage power of the supplied power and the stored power. Is supplied to the booster circuit.
[0040]
According to this, since the boosting circuit can boost the voltage using the clock signal generated by the high power out of the supplied power and the stored power, the boosting efficiency is improved, and the power can be stored efficiently. Stable power supply can be performed.
[0041]
Alternatively, the electronic device of the present invention includes a power supply unit that supplies power whose voltage varies with time, a booster circuit that boosts the power supplied from the power supply unit with a clock signal, and a power supply that boosts the power boosted by the booster circuit. An electronic device comprising: a power storage unit for storing power; and a rectifying unit provided between the power storage unit and the booster circuit, for preventing current from flowing backward from the power storage unit to the booster circuit. An oscillation power control circuit that switches and outputs one of the power supplied from the power supply and the boosted power supplied from the booster circuit, and generates a clock signal from the power supplied from the oscillation power control circuit. A first oscillating circuit that generates a clock signal based on the stored power supplied from the power storage means, and a clock that is supplied from the first oscillating circuit. First switch means for switching whether or not to output a clock signal to the booster circuit; and second switch means for switching whether to output a clock signal supplied from the second oscillator circuit to the booster circuit. And a clock signal control circuit that selects a clock signal generated by one of the oscillation circuits and supplies the selected clock signal to the booster circuit.
[0042]
According to this, since the boosting circuit can boost the voltage using the clock signal generated with the highest power among the supplied power, the boosted power, and the stored power, the boosting efficiency is improved, and the power is efficiently stored. And stable power supply can be performed.
[0043]
Further, the clock signal control circuit further includes voltage comparing means for comparing the voltage of the boosted power with the voltage of the stored power, and an oscillation in which a higher voltage power is supplied from the boosted power and the stored power. A clock signal generated by a circuit is selected and supplied to the booster circuit.
[0044]
According to this, it is possible to efficiently boost the voltage by comparing the voltage of the supplied power and the stored power and driving the booster circuit with the clock signal generated by the oscillator circuit driven by the higher voltage power. Thus, stable power supply and efficient power storage can be performed.
Further, the clock signal control circuit further includes intermittent driving means for intermittently driving the second switch means when turning on the second switch means, wherein the second switch means is intermittently driven to drive the second switch means. The clock signal generated by the oscillation circuit is intermittently supplied to the booster circuit.
[0045]
According to this, when the second switch is turned on and the clock signal generated using the stored power is supplied to the booster circuit, the clock signal is intermittently supplied to waste the clock signal. , Power can be efficiently stored.
[0046]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of an electronic device according to the present invention will be described in detail with reference to the drawings. The electronic device of the present embodiment is configured to supply power for driving an electronic device driving circuit such as a movement of a wristwatch, which is a portable electronic device, from a power supply device using a thermoelectric conversion element and to drive the power. is there.
[0047]
(Embodiment 1)
FIG. 1 is a block diagram illustrating a schematic configuration of an electronic device 10 according to the present embodiment.
[0048]
In FIG. 1, an electronic device 10 includes a generator 12, a first power supply line 14, an oscillating power control circuit 16, an oscillating circuit 18, a booster circuit 20, a schottky diode 22 as a rectifier, and a storage device as a power supply. , A second power supply line 26, and the like.
[0049]
Here, a thermoelectric conversion element is used as the generator 12. In the thermoelectric conversion element, for example, a P-type thermoelectric material element and an N-type thermoelectric material element are sandwiched between two substrates. PN junctions, and a plurality of P, N, P, N, etc. are connected in series.
[0050]
In the thermoelectric conversion element, when a temperature difference is given between the PN junctions, a potential difference (electromotive force) corresponding to the temperature difference is generated, and a high generated voltage can be obtained by increasing the number of PN junctions. . Therefore, when the temperature difference is applied between the two substrates, the time change of the electromotive voltage is such that immediately after the temperature difference is applied between the substrates of the thermoelectric conversion element, the voltage sharply increases, but a certain peak occurs. After that, the voltage drops and saturates at a certain value.
[0051]
This is because immediately after a temperature difference is applied between the substrates, the applied temperature difference is applied to the thermoelectric conversion element, so that a large voltage can be generated. However, as the time elapses, the temperature difference between the two substrates is increased. This is because the temperature difference is reduced by heat conduction through the P and N type thermoelectric material elements, and the generated voltage is reduced. Therefore, it is necessary to connect the thermoelectric material elements in series so that a voltage larger than a required voltage value is always obtained even when the output voltage of the heat conversion element is saturated. Due to the susceptibility, more thermoelectric material elements had to be connected in series.
[0052]
The supply power output from the power supply device 12 is supplied via the first power supply line 14, is switched by the oscillation power control circuit 16 described later, and is supplied to the oscillation circuit 18. In addition, power is also supplied from the generator 12 to the booster circuit 20. In addition, the generator 12 is not limited to the above-described heat transfer element, and may be a solar panel (solar cell plate) or another type.
[0053]
The oscillating power control circuit 16 is supplied from the generator 12 via the first power supply line 14 and from the secondary battery 22 via the second power supply line 26 as a power source for the oscillating circuit 18. The control is performed to switch to and supply one of the stored powers.
[0054]
The oscillation circuit 18 generates a clock signal for driving a booster circuit 20, which will be described later, based on the power supplied from the oscillation power control circuit 16. The oscillating circuit 18 has a minimum drive voltage required to drive the oscillating circuit 18. If no more voltage is supplied, the oscillating circuit 18 does not start driving, and the supply voltage decreases to the minimum driving voltage during driving. When it falls below, driving stops.
[0055]
The amplitude of the clock signal generated by the oscillation circuit 18 increases as the voltage of the power supplied to the oscillation circuit 18 increases. When supplied to 20, there is an effect of improving the boosting efficiency.
[0056]
The booster circuit 20 is driven by the clock signal supplied from the oscillation circuit 18 and boosts the voltage of the power supplied from the generator 12. When the amplitude of the clock signal supplied from the oscillation circuit 18 is increased, the boosting efficiency is improved, so that the power supplied from the power supply device 12 can be further increased.
[0057]
The secondary battery 22 is for charging the electric power boosted by the boosting circuit 20 and storing the electric power. The electric power stored in the secondary battery 22 can be driven by supplying it to an electronic device driving circuit (not shown, such as a movement of a wristwatch) serving as a load.
[0058]
The Schottky diode 24 is provided between the secondary battery 22 and the booster circuit 20 to prevent a current from flowing backward from the secondary battery 22 to the booster circuit 20 side, thereby preventing power loss. .
[0059]
The second power supply line 26 supplies the stored power stored in the secondary battery 22 to the oscillation power control circuit 16 described above.
[0060]
FIG. 2 shows an example of a circuit configuration of the oscillation power control circuit 16 of FIG. 1. Three terminals of the oscillation power control circuit 16 have first input terminals 28 to which supply power is input from the generator 12. A second input terminal 30 to which the stored power is input from the secondary battery 22, and an output terminal 32 for supplying power to the oscillation circuit 18. The oscillation power control circuit 16 in FIG. 2 is configured such that Schottky diodes 34 and 36 are arranged to face each other while being connected from the first input terminal 28 and the second input terminal 30 to the output terminal 32.
[0061]
For this reason, of the power supplied from the generator 12 and the secondary battery 22, only the higher voltage power is output to the output terminal 32 via the Schottky diode (34 or 36). Even if the power supplied from the power supply 12 is lower than the minimum drive voltage of the oscillation circuit 18, it is possible to boost the voltage by the booster circuit 20, and to charge the secondary battery 22 efficiently and store the power. Can be.
[0062]
As described above, the oscillating power control circuit 16 of FIG. 2 first starts the oscillating circuit 18 with the power supplied from the generator 12, generates a boosted voltage by the booster circuit 20, Then, the oscillation circuit 18 can be driven using the stored power.
[0063]
FIG. 3 shows another circuit configuration example of the oscillation power control circuit 16 shown in FIG. A feature of the configuration example of FIG. 3 is that a function is added to prevent the oscillation circuit 18 from being driven by using the stored power until power is not supplied from the generator 12 (when it is not necessary to start the generator). On the point.
[0064]
That is, a predetermined reference voltage (detection voltage) output from the reference voltage circuit 38 and a voltage supplied from the generator 12 are compared by the comparator 40, and when the voltage of the supplied power falls below the detection voltage, a positive voltage is output. Then, the PMOS transistor 42 is turned off so that the stored power is not supplied.
[0065]
For this reason, valuable stored power is not wastefully consumed, and more efficient power storage can be performed.
[0066]
7 shows another example of the circuit configuration of the oscillation power control circuit 16 shown in FIG. 1, and FIG. 8 shows a timing chart of three types of signals output from the timer circuit 56 in FIG. It is shown.
[0067]
The feature of the oscillation power control circuit 16 in FIG. 7 is that the function of stopping the operation of the oscillation circuit using the stored power is added when the stored power does not increase even when the oscillation circuit is operated with the stored power. It is.
[0068]
That is, when the signal A of the timer circuit 56 is applied to the gate of the PMOS transistor 60 and the PMOS transistor 60 is turned on at the fall of the signal A, the stored power is taken into the capacitor 62.
[0069]
Thereafter, the rising of the signal B is detected, and the voltage of the stored power taken into the capacitor 62 at the time of the previous falling of the signal A is compared with the voltage of the stored power at that time by the comparator 52. If the voltage at the time of rising is higher, the output of the comparator 52 is input to the D terminal of the D-type flip-flop 54, and the output of the NOR circuit 58 to which the output of the Q terminal and the signal B are input is the PMOS transistor 42. And the PMOS transistor 42 is kept on until the next fall of the signal A. Conversely, if the voltage of the signal B at the time of the rise of the signal is lower, the operation of keeping the PMOS transistor 42 off until the next fall of the signal A is repeated.
[0070]
For this reason, when the storage voltage supplied from the secondary battery 22 decreases, efficient storage is not performed, and it is wasteful to drive the oscillation circuit using the storage power. Therefore, the PMOS transistor 42 is turned off to prevent the consumption of the stored power, and the power is efficiently stored.
[0071]
(Embodiment 2)
The electronic device 50 shown in FIG. 4 is characterized in that the configuration of the electronic device 10 shown in FIG. 1 further includes a third power supply line 46 to which boosted power is input, and operates the oscillation circuit 18 by the stored power. If boosted power is not generated even if the operation is performed, an oscillation power control circuit 44 having a function of stopping the operation of the oscillation circuit 18 with the stored power is provided.
[0072]
FIG. 5 shows a specific circuit configuration example of the oscillation power control circuit 44 of FIG. 4, and FIG. 6 shows a timing chart of two types of signals output from the timer circuit 56 of FIG. I have.
[0073]
In FIG. 5, a reference voltage circuit 50 for generating a predetermined reference voltage, a comparator 52 for comparing a voltage of boosted power output from the booster circuit 20 with a reference voltage, a D-type flip-flop circuit 54, and a NOR circuit 58 The voltage of the boosted power is detected by the voltage detecting means.
[0074]
The signals A and B are output from the timer circuit 56. When the rising of the voltage of the signal A input to the NOR circuit 58 is detected, the PMOS transistor 42 is turned on. Detect power voltage. When the voltage of the boosted power is equal to or higher than the reference voltage value, the PMOS transistor 42 is kept on until the next rising of the signal A, and when it is lower than the reference voltage value, the PMOS transistor 42 is turned off until the next rising of the signal A. The continuing operation is repeated.
[0075]
For this reason, when the voltage of the boosted power supplied from the booster circuit can be obtained only with the boosted power lower than the reference voltage value, the PMOS transistor 42 is turned off so that the stored power is not wasted. By doing so, the secondary battery 22 can be efficiently stored.
[0076]
(Embodiment 3)
Next, a schematic configuration of an electronic device 70 according to the third embodiment will be described. The electronic device 70 shown in FIG. 9 is characterized in that, instead of the oscillation power control circuit 16 of the electronic device 10 shown in FIG. 1, the power supplied from the generator 12 and the boosted power output from the booster circuit 20 Another point is that an oscillation power control circuit 72 is provided, which can switch to driving the oscillation circuit 18 with any of the stored power supplied from the secondary battery.
[0077]
Compared with the oscillation power control circuit 44 in the electronic device 50 of FIG. 4, the oscillation power control circuit 44 detects the voltage value of the boosted power, but cannot capture the boosted power itself as the oscillation power control circuit 72 does. The points are different.
[0078]
FIG. 10 shows a circuit configuration example of the oscillation power control circuit 72 of FIG. As shown in FIG. 10, before the first input terminal 28 and the second input terminal 30 are connected to the output terminal 32, the Schottky diodes 74 and 76 are arranged in the direction of the output terminal. The third input terminal 48 is directly connected to the terminal 32.
[0079]
In the electronic device 70 configured as described above, first, when the oscillation circuit 18 is started using the power supplied from the generator 12 and the boosted circuit 20 generates boosted power, the boosted power is higher than the supplied power. Since the voltage becomes higher, the oscillation power control circuit 72 switches to the boosted power, and the oscillation circuit 18 is driven by the boosted power.
[0080]
After the boosted power boosted by the booster circuit 20 is charged and stored in the secondary battery 22, for example, once the supply power is interrupted and the boosted power is also interrupted, the boosted power is lower than the minimum drive voltage of the oscillation circuit. Even in the case where only the voltage supply capability can be obtained, the boosted power can be obtained again by driving the oscillation circuit 18 by taking in the stored power, and the oscillation circuit 18 can be driven by the boosted power. it can.
[0081]
For this reason, even when the generator 12 has only a supply capacity equal to or lower than the minimum drive voltage of the oscillation circuit, the voltage can be boosted, so that efficient charging can be performed.
[0082]
Further, since the oscillation circuit can be driven using boosted power having a higher voltage than the stored power, the peak value of the clock signal (the so-called amplitude of the clock signal) can be increased, and as a result, Boosting capability is improved, and charging can be performed efficiently.
[0083]
Next, an oscillation power control circuit 72 shown in FIG. 11 shows another example of the circuit configuration. A characteristic of the oscillation power control circuit 72 shown in FIG. 11 is that the oscillation circuit 18 is not driven by using the stored power until power is not supplied from the generator 12 (when it is not necessary to start the generator). The point is that the function is added.
[0084]
That is, the comparator 80 compares a predetermined reference voltage output from the reference voltage circuit 78 with a voltage supplied from the generator 12, and outputs a positive voltage when the voltage of the supplied power falls below the reference voltage. The transistor 82 is turned off so that stored power is not supplied.
[0085]
For this reason, when there is no supplied power, it is possible to efficiently store the power by preventing the stored power from being wastefully consumed.
[0086]
Next, the oscillation power control circuit 72 shown in FIG. 12 shows another example of the circuit configuration. A feature of the oscillation power control circuit 72 shown in FIG. 12 is that a function is added to intermittently take in the stored power when the stored power stored in the secondary battery 22 is used when the oscillation circuit 18 is started. On the point.
[0087]
Referring to FIG. 12, a PMOS transistor 82 is arranged on the way from the second input terminal 30 to the Schottky diode 76, and an intermittent pulse signal for generating a predetermined intermittent pulse signal is supplied to the gate electrode of the PMOS transistor 82. It is connected to a pulse generation circuit 84. Thus, when the gate voltage is “L (low)”, the gate voltage is turned on, and when the gate voltage is “H (high)”, the gate voltage is turned off.
[0088]
This configuration not only allows the drive to start properly if the power equal to or higher than the minimum drive voltage is supplied at the start of startup even if the power supplied to the oscillation circuit 18 is intermittently supplied. By intermittent, the stored power is not wasted and the power consumption can be reduced. Therefore, efficient power storage can be performed.
[0089]
(Embodiment 4)
Electronic device 90 according to the fourth embodiment drives first oscillation circuit 92 with power supplied from generator 12 to generate a clock signal. Further, the second oscillation circuit 94 is driven by the stored power from the secondary battery 22 to generate a clock signal. A clock control circuit 96 that supplies a clock signal for operating the booster circuit 20 is a clock input from the first oscillation circuit 92 or the second oscillation circuit 94 based on the voltage of the supplied power or the stored power. A signal is selected and output to the booster circuit 20, and when a clock signal input from the second oscillator circuit 94 is selected, the first oscillator circuit 92 is stopped. .
[0090]
FIG. 14 shows a circuit configuration example of the clock signal control circuit 96 of FIG. As shown in FIG. 14, the clock signal control circuit 96 outputs a clock signal (input signal) supplied from the first oscillation circuit 92 by first, second, and third NAND circuits 110, 112, and 114 that perform switching. A switch for selecting a terminal 98) and a clock signal (input terminal 106) supplied from the second oscillation circuit 94 and outputting the selected signal to the booster circuit 20 (output terminal 102) is configured.
[0091]
Further, a first voltage comparing means is configured by a comparator circuit 116 and an inverter circuit 118 for comparing a voltage between the input supply power (input terminal 100) and the input storage power (input terminal 104). The clock signal is selected according to the magnitude relationship between the power and the voltage of the stored power.
[0092]
That is, the comparator circuit 116 and the inverter circuit 118 compare the supply power and the voltage of the stored power, and when the voltage of the stored power is lower, turn on the NAND circuit 110 and turn off the NAND circuit 114. On the other hand, when the voltage of the stored power becomes higher, on / off is reversed, and the clock signal input to the turned on NAND circuit is supplied to the booster circuit 20. Further, the output of the comparator circuit 116 is output from the output terminal 108 as a signal for stopping the first oscillation circuit.
[0093]
With this configuration, the voltage of the supplied power and the boosted power are compared, and the booster circuit is driven by using the clock signal generated at a higher voltage. It can be supplied and stored efficiently.
Further, even when the voltage of the power supplied from the generator 12 is lower than the operating voltage of the first oscillation circuit 92, the booster circuit 20 can be driven by the clock signal of the second oscillation circuit. Becomes possible.
Further, in the case of driving a load circuit having a built-in oscillating circuit inside a wristwatch or the like with the stored power, the oscillating circuit becomes the second oscillating circuit 94. By driving the first oscillation circuit 92 and stopping the first oscillation circuit 92, it is possible to prevent wasteful power consumption such as operating two oscillation circuits at the same time, so that efficient power storage becomes possible.
[0094]
FIG. 15 shows another circuit configuration example of the clock signal control circuit 96 shown in FIG. A feature of the clock signal control circuit 96 in FIG. 15 is that the booster circuit 20 is driven by using a clock signal input from the second oscillator circuit 94 when there is no power supply to the clock signal control circuit 96. Is added.
[0095]
That is, as shown in FIG. 15, the clock signal control circuit 96 receives the reference voltage circuit 120 for outputting a predetermined reference voltage and the reference voltage as input to the clock signal control circuit of FIG. And a first voltage detecting means including a comparator circuit 122 for comparing the voltage with the supplied power. When the voltage of the supplied power falls below the reference voltage, the voltage is compared by the comparator 122 and the NAND circuit 114 is turned on. By forcibly turning off, the clock signal input from the second oscillation circuit 94 is cut so that the clock signal cannot be used for driving the booster circuit 20.
[0096]
With this configuration, when the booster circuit 20 is driven using the clock signal of the second oscillation circuit 94 in a situation where the supply power is lost and boosted power cannot be obtained, the stored power is wastefully consumed. Therefore, the input of the clock signal of the second oscillation circuit 94 is forcibly stopped, so that efficient power storage can be performed.
[0097]
FIG. 19 shows still another example of the circuit configuration of the clock signal control circuit of FIG. 13, and FIG. 20 shows a timing chart of three types of signals output from the timer circuit 56 of FIG. ing.
[0098]
A feature of the clock signal control circuit in FIG. 19 is that even when the booster circuit is driven by the second clock signal using the stored power, the voltage of the stored power tends to decrease even when the boosted circuit is driven by the second clock signal using the stored power. The supply of the clock signal to the booster circuit is stopped, and wasteful driving of the booster circuit with the second clock signal using the stored power is prevented.
[0099]
The configuration of the clock signal control circuit shown in FIG. 19 is different from the above-described clock signal control circuit of FIG. 14 in that the power stored by the PMOS transistor 136, the capacitor 138, the comparator circuit 128, the D-type flip-flop circuit 132, and the NAND circuit 134 And a timer circuit 130 as a timing control unit for controlling the operation timing of the second voltage comparing means and the NAND circuit 114.
[0100]
That is, as shown in FIG. 19, when the signal A of the timer circuit 130 is applied to the gate of the PMOS transistor 136 and the PMOS transistor 136 is turned on at the fall of the signal A, the stored power is taken into the capacitor 138.
[0101]
Thereafter, the falling of the signal B is detected, and the voltage of the stored power taken into the capacitor 138 at the time of the previous falling of the signal A is compared with the voltage of the stored power at that time by the comparator 128. When the voltage at the time of the signal falling is higher, the output of the comparator 128 is input to the D terminal of the D-type flip-flop 132, and the output of the NAND circuit 134 to which the output of the Q terminal and the signal B are input is the NAND. The signal is input to the circuit 114, and the NAND circuit 114 is kept on until the next fall of the signal A. Conversely, when the voltage at the time of the signal B falling is lower, the operation of keeping the NAND circuit 114 off until the next falling of the signal A is repeated.
[0102]
For this reason, when the storage voltage supplied from the secondary battery 22 decreases, it is a situation in which efficient power storage is not performed. Therefore, a booster circuit using a clock signal generated using the stored power is used. By turning off the NAND circuit 114 and cutting off the input of the clock signal from the second oscillation circuit 94 so as to forcibly stop the driving of the power supply, the wasteful consumption of the stored power is prevented, and the efficiency is improved. Power storage can be performed.
[0103]
(Embodiment 5)
The electronic device according to the fifth embodiment shown in FIG. 16 has substantially the same configuration as electronic device 90 shown in FIG. 13 described above, except that input terminal 113 is newly provided in clock signal control circuit 124. The boosted power output from the booster circuit 20 is input from the input terminal 113 so that the voltage of the boosted power can be directly detected.
[0104]
That is, the feature of the clock signal control circuit 124 shown in FIG. 16 is that if boosted power is not generated even when the booster circuit 20 is operated using the clock signal supplied from the second oscillator circuit 94, A function of stopping the driving of the booster circuit 20 using the clock signal from the circuit 94 is added.
[0105]
FIG. 17 is a diagram showing an example of a circuit configuration of the clock signal control circuit 124 in FIG. 16, and FIG. 18 is a diagram of two types of signal waveforms output by the timer circuit 130 in FIG. As shown in FIG. 17, the clock signal control circuit 124 controls the clock signal (input signal) supplied from the first oscillation circuit 92 by the first, second, and third NAND circuits 110, 112, and 114 that perform switching. A switch for selecting a terminal 98) and a clock signal (input terminal 106) supplied from the second oscillation circuit 94 and outputting the selected signal to the booster circuit 20 (output terminal 102) is configured.
[0106]
Further, a first voltage comparing means is configured by a comparator circuit 116 and an inverter circuit 118 for comparing a voltage between the input supply power (input terminal 100) and the input storage power (input terminal 104). The clock signal is selected according to the magnitude relationship between the power and the voltage of the stored power.
[0107]
That is, the comparator circuit 116 and the inverter circuit 118 compare the supplied power with the voltage of the stored power, and turn on the NAND circuit 110 and turn off the NAND circuit 114 when the voltage of the stored power is lower. On the other hand, when the voltage of the stored power becomes higher, on / off is reversed, and the clock signal input to the turned-on NAND circuit is supplied to the booster circuit 20. Further, the output of the comparator circuit 116 is output from the output terminal 108 as a signal for stopping the first oscillation circuit.
[0108]
The clock signal control circuit 124 includes a reference voltage circuit 126 for generating a reference voltage, a comparator circuit 128 for comparing the boosted power output from the booster circuit 20 and input (input terminal 113), a D-type flip-flop circuit 132, It comprises a second voltage detection means for detecting a boosted voltage, and a timer circuit 130 as a timing control section for controlling the detection timing of the second voltage detection means.
[0109]
As described above, the second voltage detecting means detects the fall of the signal A output from the timer circuit 130, and when the stored power is higher than the supplied power by the first voltage comparing means, Only the NAND circuit 114 is turned on, and the booster circuit 20 is driven by the clock signal supplied from the second oscillation circuit 94.
[0110]
Thereafter, the rising of the signal B output from the timer circuit 130 is detected, the voltage of the boosted power input from the input terminal 113 is detected, and the boosted voltage is equal to or higher than the reference voltage from the reference voltage circuit 126, and When the voltage of the stored power is higher than the voltage of the stored power, the detection signal for turning on the NAND circuit 114 is continuously supplied until the fall of the next signal A, and the boosted voltage is lower than the reference voltage from the reference voltage circuit 126. When the voltage of the stored power is higher than the supplied power, a detection signal for turning off the NAND circuit 114 can be continuously supplied until the next fall of the signal A.
[0111]
Therefore, when the voltage of the boosted power output from the booster circuit 20 decreases or does not occur, the booster circuit 20 is driven using the clock signal generated by the second oscillation circuit 94 for a certain period of time thereafter. This operation is stopped and this operation is repeated at regular intervals, so that wasteful consumption of stored power is prevented, and power can be stored efficiently.
[0112]
(Embodiment 6)
In the electronic device according to the sixth embodiment, the power supplied from the generator 12 is boosted by the booster circuit 20, and the secondary battery 22 is charged and stored via the rectifier 24. An oscillating power control circuit 140 that switches to higher power of the supply power output from the generator 12 and the boosted power output from the booster circuit 20 and supplies the higher power to the first oscillator circuit 92; A first oscillation circuit 92 that generates a clock signal based on the power supplied from the oscillation power control circuit 140, and a second oscillation circuit 94 that generates a clock signal based on the stored power stored in the secondary battery 22 And
[0113]
Further, the boosted power is compared with the voltage of the stored power, and the booster circuit 20 is driven by selecting the clock signal from the first oscillation circuit 92 or the second oscillation circuit 94 generated based on the power composed of the higher voltage. It is something to do.
[0114]
For example, when power is supplied from the generator 12, the oscillation power control circuit 140 activates the first oscillation circuit 92 based on the supplied power, and the clock signal generated there is selected by the clock signal control circuit 142. The boosting circuit 20 is driven to store the boosted boosted power in the secondary battery 22.
[0115]
When the boosted power is input to the oscillation power control circuit 140, the first oscillation circuit 92 generates a clock signal based on the boosted power and drives the booster circuit with the clock signal based on the boosted power. When the secondary battery 22 is sufficiently charged and the voltage of the stored power becomes higher than the boosted power, the clock signal control circuit 142 drives the booster circuit 20 with the clock signal generated by the second oscillation circuit 94. I do.
[0116]
As described above, in the electronic device of FIG. 21, compared with the electronic device shown in FIG. 13 or FIG. 16, the booster circuit 20 is driven by the clock signal generated in the boosted power state where the voltage becomes the highest when storing power. Therefore, the voltage can be efficiently boosted by a clock signal having a large amplitude, and power can be efficiently stored.
[0117]
FIG. 22 is a diagram illustrating a circuit configuration example of the oscillation power control circuit 140 of FIG. In FIG. 22, an input terminal 144 to which power supplied from the power generation means 12 is input and an input terminal 146 connected to the output side of the booster circuit 20 are connected to an output terminal 148 for supplying power to the first oscillation circuit 92. And a rectifying element 149 is disposed so as to prevent a current from flowing backward from the input terminal 146 or the output terminal 148 to the input terminal 144. For this reason, either the high-voltage supply power or the boosted power can be selected and supplied to the first oscillation circuit 92.
[0118]
FIG. 23 is a diagram illustrating a circuit configuration example of the clock signal control circuit 142 in FIG. As shown in FIG. 23, the clock signal control circuit 142 supplies a clock signal (input signal) supplied from the first oscillation circuit 92 by first, second, and third NAND circuits 150, 152, and 154 that perform switching. A switch for selecting a terminal 98) and a clock signal (input terminal 106) supplied from the second oscillation circuit 94 and outputting the selected signal to the booster circuit 20 (output terminal 102) is configured.
[0119]
Further, a voltage comparing means is configured by a comparator circuit 156 and a inverter circuit 158 for comparing the voltage of the input boosted power (input terminal 100) with the input storage power (input terminal 104). The clock signal is selected according to the magnitude relationship between the voltages of the stored power.
[0120]
Further, a pulse signal is intermittently input from the intermittent pulse generation circuit 160 to the NAND circuit 154. Therefore, when the booster circuit 20 is driven by the clock signal from the second oscillation circuit 94 by turning on the NAND circuit 154, the on / off of the NAND circuit 154 is repeated by the intermittent pulse signal, and the NAND circuit 154 is supplied to the booster circuit 20. The generated clock signal is also intermittent.
[0121]
Since the operation is performed as described above, even when the supply power from the generator 12 is interrupted and the boosted power is lost, even if the supply power equal to or lower than the operating voltage of the first oscillation circuit 92 is generated, the second oscillation circuit 94 Since the booster circuit can be driven by the clock signal generated in step (1), boosted power is generated, and the booster circuit 20 can be driven by the first oscillation circuit 92. As described above, the period during which the booster circuit is driven using the clock signal generated by the second oscillation circuit 94 is a period until the booster circuit 20 can be driven using the clock signal of the first oscillation circuit 92. Only the period is fine.
[0122]
For this reason, it is possible to prevent the power supplied to the booster circuit with the clock signal generated by the second oscillation circuit 94 using the stored power from being wasted, and the power can be stored efficiently.
[0123]
As described above, according to the above-described embodiment, the voltage from the generator in which the voltage of the supplied power fluctuates is increased, and the load circuit is operated with the increased power, or the increased power is stored in the storage means. In the case of an electronic device that operates a load circuit with the stored power, the present invention is effective even when the voltage of the power supplied from the generator falls to or below the minimum drive voltage for driving the booster circuit.
[0124]
In particular, according to the present invention, when the portable electronic device is activated and operated by using the electric power generated by the generator, it is possible to efficiently store the electric power. For this reason, the operation time can be extended as much as possible even when a period during which power is not generated occurs.
[0125]
For example, by using the thermoelectric conversion element of the present embodiment as a generator and applying it to a wristwatch that drives a timepiece system with boosted power obtained by boosting its electromotive force or stored power stored in its storage means, A wristwatch utilizing the electromotive force of a thermoelectric conversion element that operates for a sufficient time even when the wrist is removed can be realized.
[0126]
In the above embodiment, the thermoelectric conversion element is used as a generator, but the present invention is also effective for a solar cell or a coil generator in which the voltage of the supplied power is likely to fluctuate.
[0127]
【The invention's effect】
According to the present invention, it is possible to reduce the size of a power supply device for supplying power as much as possible and to charge a charger with high charging efficiency.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a schematic configuration of an electronic device according to a first embodiment.
FIG. 2 is a circuit configuration diagram of the oscillation power control circuit of FIG. 1;
FIG. 3 is another circuit configuration diagram of the oscillation power control circuit of FIG. 1;
FIG. 4 is a block diagram illustrating a schematic configuration of an electronic device according to a second embodiment.
5 is a circuit configuration diagram of the oscillation power control circuit of FIG.
FIG. 6 is a signal waveform diagram in FIG.
FIG. 7 is a circuit configuration diagram of the oscillation power control circuit of FIG. 1;
8 is a signal waveform diagram in FIG.
FIG. 9 is a block diagram illustrating a schematic configuration of an electronic device according to a third embodiment.
FIG. 10 is a circuit configuration diagram of the oscillation power control circuit of FIG. 9;
FIG. 11 is another circuit configuration diagram of the oscillation power control circuit of FIG. 9;
FIG. 12 is a circuit configuration diagram of the oscillation power control circuit of FIG. 9;
FIG. 13 is a block diagram illustrating a schematic configuration of an electronic device according to a third embodiment.
14 is a diagram illustrating a circuit configuration example of the clock signal control circuit in FIG. 13;
FIG. 15 is a diagram illustrating another configuration example of the clock signal control circuit of FIG. 13;
FIG. 16 is a block diagram illustrating a schematic configuration of an electronic device according to a fourth embodiment.
17 is a diagram illustrating a circuit configuration example of the clock signal control circuit in FIG. 16;
18 is a signal waveform diagram in FIG.
19 is a diagram illustrating another example of the circuit configuration of the clock signal control circuit in FIG. 16;
20 is a signal waveform diagram in FIG.
FIG. 21 is a block diagram illustrating a schematic configuration of an electronic device according to a fifth embodiment.
FIG. 22 is a circuit configuration diagram of the oscillation power control circuit of FIG. 21;
FIG. 23 is a circuit configuration diagram of the clock signal control circuit of FIG. 21;
FIG. 24 is a diagram showing a schematic configuration of a conventional electronic device.
[Explanation of symbols]
10 Electronic equipment
12 generator
14 1st power supply line
16 Oscillation power control circuit
18 Oscillation circuit
20 Boost circuit
22 Secondary battery
24 Schottky diode
26 Second power supply line

Claims (6)

時間により電圧が変動する電力を供給する給電手段と、クロック信号を生成する発振回路と、前記発振回路のクロック信号により駆動され、前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、
前記給電手段から供給される供給電力と前記蓄電手段から供給される蓄電電力のうち、何れか一方の電力を選択して前記発振回路に供給する第1発振電力制御手段を備える電子機器であって、
前記第1発振電力制御手段は、前記給電手段から供給される電圧を検出する電圧検出手段と、前記蓄電手段から供給される電力を遮断するスイッチ手段とを備え、
前記電圧検出手段で所定値以下の電圧が検出された場合は前記スイッチ手段で遮断することを特徴とする電子機器。
Power supply means for supplying power whose voltage varies with time; an oscillation circuit for generating a clock signal; a booster circuit driven by a clock signal of the oscillation circuit to boost power supplied from the power supply means; Power storage means for storing power boosted by the circuit ,
An electronic device comprising: a first oscillation power control unit that selects any one of power supply power supplied from the power supply unit and storage power supplied from the power storage unit and supplies the selected power to the oscillation circuit. ,
The first oscillation power control unit includes a voltage detection unit that detects a voltage supplied from the power supply unit, and a switch unit that cuts off power supplied from the power storage unit,
An electronic apparatus, wherein when the voltage detecting means detects a voltage lower than a predetermined value, the voltage is cut off by the switch means .
時間により電圧が変動する電力を供給する給電手段と、クロック信号を生成する発振回路と、前記発振回路のクロック信号により駆動され、前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、
前記給電手段から供給される供給電力と前記蓄電手段から供給される蓄電電力のうち、何れか一方の電力を選択して前記発振回路に供給する第1発振電力制御手段を備える電子機器であって、
前記第1発振電力制御手段は、前記蓄電手段から供給される電圧の変化を検出する電圧比較手段と、前記蓄電手段から供給される電力を遮断するスイッチ手段と、前記電圧比較手段と前記スイッチ手段との動作タイミングを制御するタイミング制御部とを備え、
前記タイミング制御部で前記スイッチ手段をオンした時の蓄電電力の電圧とその蓄電電力により前記発振回路を動作させて得られた蓄電電力の電圧とを前記電圧比較手段で比較し、蓄電電力の電圧が増加しない場合は前記スイッチ手段で遮断することを特徴とする電子機器
Power supply means for supplying power whose voltage varies with time; an oscillation circuit for generating a clock signal; a booster circuit driven by a clock signal of the oscillation circuit to boost power supplied from the power supply means; Power storage means for storing power boosted by the circuit,
An electronic device comprising: a first oscillation power control unit that selects any one of power supply power supplied from the power supply unit and storage power supplied from the power storage unit and supplies the selected power to the oscillation circuit. ,
The first oscillation power control means includes a voltage comparison means for detecting a change in a voltage supplied from the power storage means, a switch means for interrupting power supplied from the power storage means, the voltage comparison means, and the switch means. And a timing control unit for controlling the operation timing with the
The voltage control unit compares the voltage of the stored power when the switch unit is turned on by the timing control unit and the voltage of the stored power obtained by operating the oscillation circuit with the stored power. The electronic device is characterized in that when the value does not increase, it is cut off by the switch means.
時間により電圧が変動する電力を供給する給電手段と、クロック信号を生成する発振回路と、前記発振回路のクロック信号により駆動され、前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、前記蓄電手段と前記昇圧回路との間に設けられ、前記蓄電手段から前記昇圧回路に電流が逆流するのを防止する整流手段とを有する電子機器であって、
前記給電手段から供給される供給電力と前記蓄電手段から供給される蓄電電力と前記昇圧回路から出力される昇圧電力とが入力され、前記供給電力又は前記蓄電電力が前記発振回路に供給可能であり、前記蓄電電力により前記発振回路を動作させても前記昇圧回路から昇圧電圧が発生しない場合は蓄電電力による前記発振回路の動作を停止する第2発振電力制御手段を備えていることを特徴とする電子機器。
Power supply means for supplying power whose voltage varies with time; an oscillation circuit for generating a clock signal; a booster circuit driven by a clock signal of the oscillation circuit to boost power supplied from the power supply means; An electronic device comprising: a power storage unit that stores power boosted by a circuit; and a rectifying unit that is provided between the power storage unit and the booster circuit and that prevents a current from flowing backward from the power storage unit to the booster circuit. And
Supply power supplied from the power supply unit, storage power supplied from the power storage unit, and boosted power output from the booster circuit are input, and the supply power or the storage power can be supplied to the oscillation circuit. And a second oscillating power control means for stopping the operation of the oscillating circuit by the stored power when the boosted circuit does not generate a boosted voltage even when the oscillating circuit is operated by the stored power. Electronics.
前記第2発振電力制御手段は、前記昇圧電力の電圧を検出する電圧検出手段と、前記蓄電手段から供給される蓄電電力を遮断するスイッチ手段と、前記電圧検出手段と前記スイッチ手段との動作タイミングを制御するタイミング制御部とを備え、
前記タイミング制御部で前記スイッチ手段をオンして蓄電電力により前記発振回路を動作させて得られた前記昇圧回路から出力される昇圧電力の電圧を前記電圧検出手段で検出し、検出電圧が所定電圧値以上の場合は一定時間スイッチ手段をオンし、所定電圧値未満であれば一定時間スイッチ手段をオフすることを特徴とする請求項に記載の電子機器。
The second oscillating power control means includes a voltage detection means for detecting a voltage of the boosted power, a switch means for shutting off stored power supplied from the power storage means, and an operation timing of the voltage detection means and the switch means. And a timing control unit for controlling the
The voltage control means detects the voltage of the boosted power output from the booster circuit obtained by operating the oscillating circuit by the stored power and turning on the switch means in the timing control section, and the detected voltage is a predetermined voltage. 4. The electronic apparatus according to claim 3 , wherein the switch means is turned on for a predetermined time when the value is equal to or more than the value, and is turned off for a certain time when the voltage is less than a predetermined voltage value.
時間により電圧が変動する電力を供給する給電手段と、クロック信号を生成する発振回路と、前記発振回路のクロック信号により駆動され、前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、前記蓄電手段と前記昇圧回路との間に設けられ、前記蓄電手段から前記昇圧回路に電流が逆流するのを防止する整流手段とを有する電子機器であって、
前記給電手段から供給される供給電力と前記蓄電手段から供給される蓄電電力と前記昇圧回路から出力される昇圧電力とが入力され、前記供給電力と前記蓄電電力と前記昇圧電力の内、何れか一つ電力を選択して前記発振回路に供給する第3発振電力制御手段を備える電子機器であって、
前記第3発振電力制御手段は、前記蓄電手段から供給される蓄電電力を遮断するスイッチ手段と、前記供給電力の電圧を検出する電圧検出手段とを備え、
前記電圧検出手段が検出する前記給電手段からの供給電力の電圧が所定電圧値以下の場合は、前記スイッチ手段をオフして前記蓄電電力による前記発振回路の駆動を停止することを特徴とする電子機器。
Power supply means for supplying power whose voltage varies with time; an oscillation circuit for generating a clock signal; a booster circuit driven by a clock signal of the oscillation circuit to boost power supplied from the power supply means; An electronic device comprising: a power storage unit that stores power boosted by a circuit; and a rectifying unit that is provided between the power storage unit and the booster circuit and that prevents a current from flowing backward from the power storage unit to the booster circuit. And
The supply power supplied from the power supply unit, the storage power supplied from the power storage unit, and the boosted power output from the booster circuit are input, and any one of the supply power, the storage power, and the boosted power is input. selects one power an electronic device including a third oscillation power control means for supplying to said oscillation circuit,
The third oscillation power control unit includes a switch unit that shuts off stored power supplied from the power storage unit, and a voltage detection unit that detects a voltage of the supplied power,
When the voltage of the power supplied from the power supply unit detected by the voltage detection unit is equal to or less than a predetermined voltage value, the switch unit is turned off to stop driving the oscillation circuit by the stored power. machine.
時間により電圧が変動する電力を供給する給電手段と、クロック信号を生成する発振回路と、前記発振回路のクロック信号により駆動され、前記給電手段から供給される電力を昇圧する昇圧回路と、前記昇圧回路で昇圧された電力を蓄電する蓄電手段と、前記蓄電手段と前記昇圧回路との間に設けられ、前記蓄電手段から前記昇圧回路に電流が逆流するのを防止する整流手段とを有する電子機器であって、
前記給電手段から供給される供給電力と前記蓄電手段から供給される蓄電電力と前記昇圧回路から出力される昇圧電力とが入力され、前記供給電力と前記蓄電電力と前記昇圧電力の内、何れか一つ電力を選択して前記発振回路に供給する第3発振電力制御手段を備える電子機器であって、
前記第3発振電力制御手段は、前記蓄電手段から供給される蓄電電力を遮断するスイッチ手段と、前記スイッチ手段を間欠的にオンさせる間欠駆動手段とを備え、
前記間欠駆動手段により前記スイッチ手段を駆動して前記蓄電電力を前記発振回路に間欠的に供給することを特徴とする電子機器
Power supply means for supplying power whose voltage varies with time; an oscillation circuit for generating a clock signal; a booster circuit driven by a clock signal of the oscillation circuit to boost power supplied from the power supply means; An electronic device comprising: a power storage unit that stores power boosted by a circuit; and a rectifying unit that is provided between the power storage unit and the booster circuit and that prevents a current from flowing backward from the power storage unit to the booster circuit. And
The supply power supplied from the power supply unit, the storage power supplied from the power storage unit, and the boosted power output from the booster circuit are input, and any one of the supply power, the storage power, and the boosted power is input. An electronic apparatus including third oscillation power control means for selecting one power and supplying the selected power to the oscillation circuit,
The third oscillation power control unit includes a switch unit that shuts off stored power supplied from the power storage unit, and an intermittent drive unit that turns on the switch unit intermittently,
An electronic apparatus wherein the intermittent driving means drives the switch means to intermittently supply the stored power to the oscillation circuit.
JP36131097A 1997-12-26 1997-12-26 Electronics Expired - Lifetime JP3566056B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36131097A JP3566056B2 (en) 1997-12-26 1997-12-26 Electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36131097A JP3566056B2 (en) 1997-12-26 1997-12-26 Electronics

Publications (2)

Publication Number Publication Date
JPH11196540A JPH11196540A (en) 1999-07-21
JP3566056B2 true JP3566056B2 (en) 2004-09-15

Family

ID=18473058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36131097A Expired - Lifetime JP3566056B2 (en) 1997-12-26 1997-12-26 Electronics

Country Status (1)

Country Link
JP (1) JP3566056B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4320995B2 (en) * 2002-01-08 2009-08-26 日本電信電話株式会社 Booster circuit for solar cell output
EP1643611B1 (en) * 2003-07-07 2020-04-22 Nippon Telegraph And Telephone Corporation Booster
CN101232199B (en) * 2003-07-07 2012-05-30 日本电信电话株式会社 Booster
JP4389858B2 (en) * 2005-09-26 2009-12-24 パナソニック電工株式会社 Power circuit
JP2007221872A (en) * 2006-02-15 2007-08-30 Ricoh Co Ltd Charging circuit of secondary battery, its power supply switching method and power supply
KR101349880B1 (en) * 2006-10-02 2014-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP5038080B2 (en) * 2006-10-02 2012-10-03 株式会社半導体エネルギー研究所 Semiconductor device and electronic equipment
JP4876949B2 (en) * 2007-02-09 2012-02-15 パナソニック電工株式会社 Power circuit
EP2019425A1 (en) 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5248240B2 (en) 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 Semiconductor device
JP2009165227A (en) * 2007-12-28 2009-07-23 Nec Electronics Corp Voltage conversion circuit
JP6008668B2 (en) * 2012-09-19 2016-10-19 シャープ株式会社 Power conversion device, power storage system, and power storage method
JP6486602B2 (en) * 2014-03-28 2019-03-20 ラピスセミコンダクタ株式会社 Boost circuit, semiconductor device, and control method of boost circuit
JP6903970B2 (en) * 2017-03-17 2021-07-14 株式会社リコー Power regeneration device and image forming device
JP6748921B2 (en) * 2017-06-28 2020-09-02 株式会社オートネットワーク技術研究所 In-vehicle power supply circuit and in-vehicle power supply device
JP6659805B2 (en) * 2018-11-07 2020-03-04 ラピスセミコンダクタ株式会社 Control method of booster circuit

Also Published As

Publication number Publication date
JPH11196540A (en) 1999-07-21

Similar Documents

Publication Publication Date Title
JP3566056B2 (en) Electronics
US6879502B2 (en) Power source inverter circuit
US8008898B2 (en) Switching regulator with boosted auxiliary winding supply
CN1983780B (en) Electronic equipment having a boost DC-DC converter
JPH1141825A (en) Power source switch device
KR100458819B1 (en) Electrical apparatus powered by optical-volta power
JP2008141806A (en) Storage battery charging circuit by solar cell
JPH11288319A (en) Electronic equipment
JP2004147409A (en) Power supply device
US10355588B2 (en) Power source device including voltage boost circuit
JP3657445B2 (en) Electronics
JP3650276B2 (en) Electronic portable equipment
JP3581547B2 (en) Electronics
JP3468675B2 (en) Electronics
US7116160B2 (en) Booster
CN112803744A (en) Low-power-consumption power supply start control device and method and power supply equipment
JP2004047947A (en) Thermal power generating apparatus and electric equipment
JP2005198453A (en) Electric double layer capacitor charging set
JPH10210681A (en) Power controller and electronic appliance having the same
JP3679581B2 (en) Electronics
JP2002027759A (en) Electronic commentator device
JP3611954B2 (en) Electronics
JPH09163630A (en) Power supply equipment
JP3872198B2 (en) Electronics
JPH11299125A (en) Electronic clock

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term