JP3403001B2 - Apparatus and method for manufacturing thin film semiconductor by plasma CVD method - Google Patents
Apparatus and method for manufacturing thin film semiconductor by plasma CVD methodInfo
- Publication number
- JP3403001B2 JP3403001B2 JP08738697A JP8738697A JP3403001B2 JP 3403001 B2 JP3403001 B2 JP 3403001B2 JP 08738697 A JP08738697 A JP 08738697A JP 8738697 A JP8738697 A JP 8738697A JP 3403001 B2 JP3403001 B2 JP 3403001B2
- Authority
- JP
- Japan
- Prior art keywords
- film semiconductor
- thin film
- electrode
- strip
- shaped member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明はプラズマCVD法に
よる薄膜半導体の作製装置に係り、より詳細には、分解
効率の異なる複数の材料ガスを長大な放電空間に流し組
成制御された薄膜半導体の作成装置に関し、特に、太陽
電池等の光起電力素子をロール・ツー・ロール(Rol
l to Roll)方式により大量生産するのに好適
な装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for producing a thin film semiconductor by a plasma CVD method, and more specifically, to produce a thin film semiconductor whose composition is controlled by flowing a plurality of material gases having different decomposition efficiencies into a long discharge space. With regard to the device, in particular, a photovoltaic element such as a solar cell is rolled to roll (Roll).
The present invention relates to a device suitable for mass production by the l to roll method.
【0002】[0002]
【従来の技術】光起電力素子については、その重要な構
成要素たる半導体層は、いわゆるpn接合、pin接合
等の半導体接合がなされている。a−Si等の薄膜半導
体を用いる場合、ホスフィン(PH3)、ジボラン(B2
H6)等のドーパントとなる元素を含む原料ガスを主原
料ガスであるシラン等に混合してグロー放電分解するこ
とにより所望の導電型を有する半導体膜が得られ、所望
の基板上にこれらの半導体膜を順次積層作製することに
よって容易に前述の半導体接合が達成できることが知ら
れている。そして、このようなa−Si系の光起電力素
子を作製する場合、各半導体層を作製するための独立し
た成膜室を設け、成膜室ごとに各半導体層を作製する方
法が提案されている。光起電力素子を構成するp型半導
体層は、素子特性の観点からその層厚が高々数百オング
ストロームと非常に薄く設定される場合が多い。したが
って、光起電力素子、とりわけ積層型光起電力素子の形
成時には、その層厚の均一性、膜の密着性、ドーパント
のドーピング効率、特性の均一性、再現性が素子の特性
に影響するだけでなく、素子の歩留にも大きく影響す
る。ゆえに、空間的にも時間的にも均一でかつ再現性よ
く半導体薄膜を得るためには、長時間にわたってなお一
層の放電安定性を向上させ、再現性を向上させ、均一性
を向上させた形成方法および装置が要求される。さらに
装置のスループットを向上させ、コストダウンを図ろう
とする場合、半導体薄膜の品質を維持したまま、堆積速
度を大きくすることが可能である形成方法および装置が
要求される。2. Description of the Related Art In a photovoltaic element, a semiconductor layer which is an important constituent element of the photovoltaic element has a semiconductor junction such as a so-called pn junction or pin junction. When a thin film semiconductor such as a-Si is used, phosphine (PH3), diborane (B2)
A raw material gas containing an element serving as a dopant such as H6) is mixed with silane, which is a main raw material gas, and glow discharge decomposed to obtain a semiconductor film having a desired conductivity type. It is known that the above semiconductor junction can be easily achieved by sequentially forming films. Then, in the case of producing such an a-Si-based photovoltaic element, a method of providing an independent film forming chamber for producing each semiconductor layer and producing each semiconductor layer in each film forming chamber is proposed. ing. In many cases, the p-type semiconductor layer forming the photovoltaic element has a very thin layer thickness of several hundred angstroms from the viewpoint of device characteristics. Therefore, when forming a photovoltaic element, especially a stacked photovoltaic element, only the layer thickness uniformity, film adhesion, dopant doping efficiency, characteristic uniformity, and reproducibility affect the element characteristics. Not only that, but also greatly affects the yield of the device. Therefore, in order to obtain a semiconductor thin film that is uniform both spatially and temporally and with good reproducibility, the discharge stability is further improved over a long time, the reproducibility is improved, and the uniformity is improved. Methods and apparatus are required. Further, in order to improve the throughput of the apparatus and reduce the cost, there is required a forming method and apparatus capable of increasing the deposition rate while maintaining the quality of the semiconductor thin film.
【0003】また、大量生産技術では、米国特許第4,
400,409号明細書には、ロール・ツー・ロール
(Roll to Roll)方式を採用した連続プラ
ズマCVD装置が開示されている。この装置によれば、
複数のグロー放電領域を般け、所望の幅の十分に長い可
撓性の基板を、該基板が前記各グロー放電領域を順次貫
通する経路に沿って配置し、前記各グロー放電領域にお
いて必要とされる導電型の半導体層を堆積しつつ、前記
基板をその長手方向に連続的に搬送せしめることによっ
て、半導体接合を有する素子を連続作製することができ
るとされている。なお、該明細書においては、各半導体
層作製時に用いるドーパントガスが他のグロー放電領域
へ拡散、混入するのを防止するにはガスゲートが用いら
れている。具体的には、前記各グロー放電領域同志を、
スリット状の分離通路によって相互に分離し、さらに該
分離通路に例えばAr、H2等の掃気用ガスの流れを作
製させる手段が採用されている。In mass production technology, US Pat.
No. 400,409 discloses a continuous plasma CVD apparatus adopting a roll-to-roll system. According to this device,
In general, a plurality of glow discharge regions, a flexible substrate having a desired width, which is sufficiently long, is arranged along a path in which the substrate sequentially penetrates each glow discharge region, and is required in each glow discharge region. It is said that an element having a semiconductor junction can be continuously manufactured by continuously transporting the substrate in the longitudinal direction while depositing the conductive type semiconductor layer described above. In addition, in the specification, a gas gate is used to prevent the dopant gas used in manufacturing each semiconductor layer from diffusing and mixing into another glow discharge region. Specifically, each of the glow discharge regions,
A means for separating each other by a slit-shaped separation passage and for producing a flow of a scavenging gas such as Ar or H2 in the separation passage is adopted.
【0004】[0004]
【発明が解決しょうとする課題】ところで、これらの薄
膜半導体膜を積層形成する従来のものにおいて、長大な
プラズマ成膜空間の中で均一な膜質のものを大面積にわ
たって作製するにはいくつかの問題点がある。特に、S
iH4流量に対し、高H2希釈率、高RF電力密度が必要
とされるマイクロクリスタル作製条件では、このような
長大な成膜空間全体にわたって均質なものを得るのは困
難であり、さらに、ドーピングについても、効率的かつ
大面積にわたって均一なものを実現する手段が必要であ
る。長大な成膜空間にこの空間の端から複数種のガスを
流しプラズマ分解した場合、ガスの流れの方向に対し、
各ガス種は、分解効率の高い順に分解量のピークが生
じ、ガス流下流に向けて裾を引くようにガスの枯渇領域
が形成される(図2参照)。良質のマイクロクリスタル
の作製条件としては、ガス下流域で[1]水素処理領域
があること(これは、結晶形成に先立っての核形成に重
要とされる。)、[2]結晶成長の条件では、SiH4
/H2の流量比で高いH2希釈率が必要とされていること
が挙げられる。しかし、このようにSiH4とH2の分解
効率の差からSiH4の分解ピークはガス吹き出し近傍
に分布してしまい、この領域では結晶作製条件から逸脱
してしまう。この結果、作製されるp層の最表面はアモ
ルファス化し、所望の特性が得にくいのが実状であっ
た。これを避けるために、この領域(マイクロクリスタ
ルにならない成膜領域)の薄膜の堆積分を帯状部材に堆
積しないように覆うなどの対策手段も考案される。しか
しながら、このような対策では、ガス、およびプラズマ
の有効利用とはいえず、製造コスト低減を図るために
は、ガス種の分解効率にあわせた装置設計が必要とな
る。そして、この上さらに分解効率の異なるBF3など
のドーパントガスを導入し、均一な膜を得ることは、な
お一層困難なものとなることは言うまでもないことであ
る。By the way, in the conventional one in which these thin film semiconductor films are laminated and formed, there are several methods for producing a film having a uniform film quality in a large plasma film formation space over a large area. There is a problem. In particular, S
It is difficult to obtain a uniform one over such a large film formation space under the microcrystal manufacturing conditions that require a high H2 dilution ratio and a high RF power density with respect to the iH4 flow rate. However, there is a need for a means of achieving efficient and uniform over a large area. When multiple types of gas are flowed from the end of this space into a long film formation space and plasma decomposition is performed, the direction of gas flow is
For each gas species, peaks of the amount of decomposition occur in descending order of decomposition efficiency, and a gas depletion region is formed so as to draw a tail toward the downstream of the gas flow (see FIG. 2). As conditions for producing good quality microcrystals, there is a [1] hydrogen treatment region in the gas downstream region (this is important for nucleation prior to crystal formation), and [2] conditions for crystal growth. Then, SiH4
It can be mentioned that a high H2 dilution rate is required at a flow rate ratio of / H2. However, due to such a difference in the decomposition efficiency between SiH4 and H2, the decomposition peak of SiH4 is distributed in the vicinity of the gas blowing, and the crystal production conditions deviate in this region. As a result, the outermost surface of the p-layer produced was made amorphous and it was difficult to obtain desired characteristics. In order to avoid this, countermeasure measures such as covering the deposited portion of the thin film in this region (deposition region where microcrystals are not formed) so as not to be deposited on the belt-shaped member are devised. However, such measures cannot be said to be effective use of gas and plasma, and in order to reduce the manufacturing cost, it is necessary to design the device in accordance with the decomposition efficiency of gas species. Needless to say, it is even more difficult to introduce a dopant gas such as BF3 having a different decomposition efficiency to obtain a uniform film.
【0005】そこで、本発明は、良質なマイクロクリス
タルp層を作製する装置を提供するだけでなく、特性の
均一性に優れ、欠陥の少ない、大量生産することが可能
な光起電力素子等の薄膜半導体の作製装置及び作製方法
を提供することを目的としている。Therefore, the present invention not only provides an apparatus for producing a high-quality microcrystal p-layer, but also has excellent characteristics uniformity, few defects, and a photovoltaic element capable of mass production. An object is to provide an apparatus and a method for manufacturing a thin film semiconductor.
【0006】[0006]
【課題を解決するための手段】本発明は、上記課題を解
決するため、プラズマCVD法による薄膜半導体の作製
装置及び作製方法を、つぎのように構成したことを特徴
とするものである。In order to solve the above-mentioned problems, the present invention is characterized in that an apparatus and a method for manufacturing a thin film semiconductor by a plasma CVD method are configured as follows.
【0007】すなわち、本発明の薄膜半導体の作製装置
は、高周波電力を印加して材料ガスをプラズマ放電によ
って分解し、帯状部材上に薄膜半導体を形成する薄膜半
導体の作製装置において、前記高周波電力の印加電極で
あるカソード電極の一部に、しきり状電極を形成するこ
とによって、該カソード電極のプラズマに接する電極面
積の総和を、プラズマに接する接地電位にある前記帯状
部材およびアノード電極の表面積の総和よりも大きくな
るように構成すると共に、前記しきり状電極の密度を材
料ガスの流れの方向に段階的、あるいは、連続的に変化
させてなることを特徴としている。また、本発明の薄膜
半導体の作製装置は、前記しきり状電極が、前記帯状部
材と平行に配置されている平板電極上の複数のフィン状
もしくはブロック状の部材で構成されていることを特徴
としている。また、本発明の薄膜半導体の作製装置は、
前記しきり状電極が、該しきり状電極の先端部が前記帯
状部材に対してその最近接距離が一定となるように高さ
を揃えて、前記平板電極上に配置されていることを特徴
としている。また、本発明の薄膜半導体の作製装置は、
前記しきり状電極が、前記平板電極に対する単位面積当
たりの数を、材料ガスの流れの方向に段階的、あるい
は、連続的に変化させて配置されていることを特徴とし
ている。また、本発明の薄膜半導体の作製装置は、前記
しきり状電極の平板電極に対する単位面積当たりの数
が、前記材料ガスの流れの方向の上流側である材料供給
律速領域において多く、下流側である材料枯渇領域にお
いて少なくなっていることを特徴としている。また、本
発明の薄膜半導体の作製装置は、帯状部材を、複数の連
結してなるプラズマCVD装置を連続的に通過させ、プ
ラズマCVD法により該帯状部材上に複数の異なる薄膜
半導体を積層形成する薄膜半導体の作製装置において、
前記複数のプラズマCVD装置の一部または全部が、上
記した本発明のいずれかの薄膜半導体の作製装置により
構成されていることを特徴としている。また、本発明の
薄膜半導体の作製装置は、帯状部材を、複数の連結して
なるプラズマCVD装置を連続的に通過させ、プラズマ
CVD法により該帯状部材上に少なくとも1組以上のn
型、i型、p型薄膜半導体層をこの順で積層形成する薄
膜半導体の作製装置において、少なくとも、前記p型薄
膜半導体層の作製装置が上記した本発明のいずれかの薄
膜半導体の作製装置により構成されていることを特徴と
している。その積層形成されるp型薄膜半導体層の主成
分が、Si、またはSiであると共にマイクロクリスタ
ルであることを特徴としている。That is, the thin-film semiconductor manufacturing apparatus of the present invention is a thin-film semiconductor manufacturing apparatus for applying a high-frequency power to decompose a material gas by plasma discharge to form a thin-film semiconductor on a strip-shaped member. By forming a threshold electrode on a part of the cathode electrode which is the applying electrode, the total electrode area of the cathode electrode in contact with the plasma is the total surface area of the belt-shaped member and the anode electrode in contact with the plasma at the ground potential. It is characterized in that the density of the threshold electrode is changed stepwise or continuously in the flow direction of the material gas. Further, the thin-film semiconductor manufacturing apparatus of the present invention is characterized in that the slit-shaped electrode is composed of a plurality of fin-shaped or block-shaped members on a plate electrode arranged in parallel with the strip-shaped member. There is. Further, the thin film semiconductor manufacturing apparatus of the present invention,
It is characterized in that the slit-shaped electrode is arranged on the flat plate electrode so that the tip end of the slit-shaped electrode has a uniform height so that the closest distance to the strip-shaped member is constant. . Further, the thin film semiconductor manufacturing apparatus of the present invention,
It is characterized in that the threshold electrodes are arranged such that the number per unit area with respect to the flat plate electrode is changed stepwise or continuously in the flow direction of the material gas. Further, in the thin-film semiconductor manufacturing apparatus of the present invention, the number of the slit-shaped electrodes per unit area with respect to the flat plate electrode is large in the material supply rate-determining region, which is the upstream side in the flow direction of the material gas, and is the downstream side. It is characterized by a decrease in the material depletion region. Further, in the thin-film semiconductor manufacturing apparatus of the present invention, a strip-shaped member is continuously passed through a plurality of connected plasma CVD apparatuses, and a plurality of different thin-film semiconductors are laminated and formed on the strip-shaped member by the plasma CVD method. In thin film semiconductor manufacturing equipment,
A part or all of the plurality of plasma CVD apparatuses is constituted by any one of the above-described thin film semiconductor manufacturing apparatuses of the present invention. Further, in the thin-film semiconductor manufacturing apparatus of the present invention, the strip-shaped member is continuously passed through a plurality of connected plasma CVD apparatuses, and at least one or more n-type strip-shaped members are formed on the strip-shaped member by the plasma CVD method.
Of a thin-film semiconductor for forming a p-type, an i-type, and a p-type thin-film semiconductor layer in this order, at least by the above-described p-type thin-film semiconductor layer manufacturing apparatus according to the present invention. It is characterized by being configured. The main component of the p-type thin film semiconductor layers formed by lamination is Si, or Si and microcrystals.
【0008】さらに、本発明の薄膜半導体の作製方法
は、帯状部材を、複数の連結してなるプラズマCVD装
置を連続的に通過させ、プラズマCVD法により該帯状
部材上に少なくとも1組以上のn型、i型、p型薄膜半
導体層をこの順で積層形成する薄膜半導体の作製方法に
おいて、少なくとも、前記p型薄膜半導体層の形成に上
記した本発明のいずれかの薄膜半導体の作製装置を用
い、該p型薄膜半導体層をSiH4、CH4、BF3、お
よび、H2の中から一部または全部から選ばれた材料ガ
スによって、主成分がSi、またはSiであるとともに
マイクロクリスタルであるp型薄膜半導体層を形成する
ことを特徴としている。また、本発明の薄膜半導体の作
製装置は、前記p型薄膜半導体層が、13.56MHz
の正弦波の供給電力により作成することを特徴としてい
る。また、本発明の薄膜半導体の作製装置は、前記p型
薄膜半導体層が、270℃以下の温度で作成することを
特徴としている。Further, in the method for producing a thin film semiconductor of the present invention, the strip-shaped member is continuously passed through a plasma CVD apparatus formed by connecting a plurality of the strip-shaped members, and at least one set of n or more n-type members is formed on the strip-shaped member by the plasma CVD method. In a method of manufacturing a thin film semiconductor, in which a p-type thin film semiconductor layer, an i-type semiconductor layer, and a p-type thin film semiconductor layer are stacked in this order, at least one of the above-described thin film semiconductor manufacturing apparatuses of the present invention is used to form the p-type thin film semiconductor layer. A p-type thin-film semiconductor whose main component is Si or Si and microcrystals depending on a material gas selected from a part or all of SiH4, CH4, BF3, and H2. It is characterized by forming a layer. In the thin-film semiconductor manufacturing apparatus of the invention, the p-type thin-film semiconductor layer is 13.56 MHz.
The feature is that it is created by the power supply of the sine wave of. Further, the thin-film semiconductor manufacturing apparatus of the present invention is characterized in that the p-type thin-film semiconductor layer is formed at a temperature of 270 ° C. or lower.
【0009】[0009]
【発明の実施の形態】本発明は、上記したしきり電極の
構成により、堆積膜の特性均一性を阻害することなく、
薄膜半導体を作製するようにしたものであるが、それ
は、概ね、つぎのような原理に基づくものである。長大
なプラズマ成膜空間の中で、材料ガスを充分分解できる
程度の高い高周波電力密度のプラズマ条件下でさらに、
比較的プラズマ分解しやすいSiH4などの材料ガスを
流した場合、堆積膜の分布はガスの流れ方向に2つの領
城に分かれる。それは、(A)ガス上流域の「材料供給
律速領域」および、(B)ガス下流域の「材料枯渇領
域」である。
(A)ガス上流域の「材料供給律速領域」
この領域では、SiH4ガスはプラズマのエネルギーで
そのほとんどを分解していて堆積膜の分布はピークをも
つ。ここでは、高周波電力を上下させてもこのピークは
変わらず、材料ガスの供給量でピークの高さは決定され
る。ここで堆積に寄与するのは主にSiH3、SiH2な
どの中性ラジカルといわれている。
(B)ガス下流域の「材料枯渇領域」
この領域では、材料となる未分解のSiH4はほとんど
消費されてしまっていて、堆積に寄与するイオン、ラジ
カルの量は少量である。その一方でSiH4などから分
解生成されたH(水素)の濃度は高い傾向にある。BEST MODE FOR CARRYING OUT THE INVENTION The present invention has the above-mentioned structure of the threshold electrode without impairing the uniformity of the characteristics of the deposited film.
A thin film semiconductor is manufactured, which is generally based on the following principle. In a long plasma deposition space, under high-frequency power density plasma conditions that can sufficiently decompose the material gas,
When a material gas such as SiH4 that is relatively easily decomposed by plasma is flowed, the distribution of the deposited film is divided into two regions in the gas flow direction. These are (A) the "material supply rate controlling region" in the gas upstream region and (B) the "material depletion region" in the gas downstream region. (A) "Material supply rate-determining region" in the gas upstream region In this region, most of the SiH4 gas is decomposed by the energy of plasma, and the distribution of the deposited film has a peak. Here, this peak does not change even if the high frequency power is increased or decreased, and the height of the peak is determined by the supply amount of the material gas. It is said that neutral radicals such as SiH3 and SiH2 mainly contribute to the deposition. (B) "Material depletion region" in the gas downstream region In this region, most of the undecomposed SiH4 as a material has been consumed, and the amount of ions and radicals that contribute to deposition is small. On the other hand, the concentration of H (hydrogen) decomposed and produced from SiH4 tends to be high.
【0010】このような長大なプラズマ成膜空間にさら
に、BF3を導入すると、Bの濃度はSiのピーク位置
よりも下流にピークをもって堆積(イオン打ち込みも含
む)する。また、このBの濃度ピークはBF3のプラズ
マ分解で発生するBF2+のイオン種で決定されている
と考えられている。このような成膜空間内でのガス種の
違いによる各濃度ピーク位置のずれは、堆積膜の特性均
一性を阻害し、光起電力素子などのデバイス特性への影
響も大きい。本発明における前記複数のフィン状もしく
はブロック状のしきり状電極の電極数の密度はここで発
生するプラズマのガス分解に大きな影響をもっている。
すなわち、密度が高くなるほどプラズマ強度が高まり、
カソード電極のセルフバイアスの正電位も大きくなる。
これにより正電荷のイオン種を接地電位にある帯状部材
上に堆積、あるいは、イオン打ち込みさせることが可能
となり、先の中性ラジカルのSiH3、SiH2などとは
独立にBF2+イオンおよび、H+イオンを帯状部材上
に導入することが可能となる。この結果、長大な成膜空
間内でおいても堆積膜の組成の均一性を確保できる。こ
のようなことから、本発明においては、しきり状電極の
電極数の密度をこの(A)の領域において高くすること
により、BとSiとの濃度分布の差を縮めることを可能
としたものであり、また、H+イオンの効果により、こ
の領域でもマイクロクリスタル作製条件を実現すること
が可能となる。また、(B)ガス下流域では、前記複数
のフィン状もしくはブロック状のしきり状電極の電極密
度を比較的低くすることで、予め帯状部材上に堆積して
ある半導体層への水素イオンのダメージの低減を可能に
し、マイクロクリスタル形成のための最適核形成条件を
実現することが可能となる。本発明によれば、このよう
なしきり状電極により、一つの長大なプラズマ成膜空間
を用いて、複雑な組成の薄膜半導体を高品質にかつ、均
一に作製することができる。つぎに、本発明の具体的内
容を、長大な成膜空間で各種ガスをプラズマ分解して静
止保持された帯状部材上に形成される堆積膜の、各濃度
分布を示すことによって説明する。
(1)実験装置は、後述の実施例のもので、予め、基板
となる帯状部材にはアモルファスシリコンi層を100
0Å程度堆積させてある。この帯状部材は搬送せず停止
させた状態で所定の温度に保持した。その他のp層作製
条件は表1−1のp型層欄に記載の条件とした。p層の
作製時間は5分で、p層の電極構造は図4(a)(全域
で中密度)で従来技術のしきり状電極が平板電極上に等
間隔で配置するものである。このようにして得られる堆
積膜のガス流方向の組成分析をSIMSでおこなった。
この結果、図2に示すようなSi、B、Hの各濃度プロ
ファイルとなった。先にも述べたように、分解効率の比
較的低いBF3のせいで膜中のB濃度はSiのピークの
位置に対し下流に分布しているのがわかる。このガス流
上流域の薄膜半導体の結晶性評価をRHEEDで観測し
たところ、微結晶にならずアモルファスであった。
(2)次に、p層の電極構造を図4(b)(上流域で高
密度)とし、その他の作製条件は(1)と同一としてプ
ロファイルを比較したものを図3に示す。この結果から
複数のフィン状もしくはブロック状のしきり状電極の電
極密度をガス流上流部で高くすることでBF3分解を助
長しSi膜へのBのドーピングの均一性を高めているこ
とがわかる。さらに、このガス流上流域の堆積膜の結晶
性評価をRHEEDで観測したところ、微結晶になって
いることが確認できた。このことから、この領域ではH
2とSiH4の分解比率および、プラズマの電力密度がマ
イクロクリスタル作製条件に変化しているものと考えら
れる。
(3)さらに、p層の電極構造を図4(c)(上流域で
高密度、下流域で低密度)とし、p層作製条件の中で希
釈H2をD2(重水素)に置き換え、その流量は同一とし
た。このようにして得られる堆積膜のガス下流域でのS
IMS分析の結果、D原子はほとんど観測されない。p
層の電極構造が図4(a)(全域で中密度)および、図
4(b)(上流域で高密度)では、このようなD原子の
堆積膜への取り込みが若干認められたことと比較する
と、堆積膜へのD原子のイオン衝撃はかなり低減されて
いると考えられる。When BF3 is further introduced into such a long plasma film forming space, the B concentration is deposited (including ion implantation) with a peak downstream of the Si peak position. It is considered that this B concentration peak is determined by the BF2 + ion species generated by plasma decomposition of BF3. The deviation of each concentration peak position due to the difference in the gas species in the film formation space hinders the uniformity of the characteristics of the deposited film and has a great influence on the device characteristics of the photovoltaic element and the like. The density of the number of the plurality of fin-shaped or block-shaped threshold electrodes in the present invention has a great influence on the gas decomposition of the plasma generated here.
That is, the higher the density, the higher the plasma intensity,
The positive self-bias potential of the cathode electrode also increases.
This enables positively charged ion species to be deposited or ion-implanted on a strip-shaped member at ground potential, and strips BF2 + and H + ions independently of the neutral radicals SiH3 and SiH2. It becomes possible to introduce on the member. As a result, the uniformity of the composition of the deposited film can be ensured even in a long film forming space. Therefore, in the present invention, the difference in the concentration distribution between B and Si can be narrowed by increasing the density of the number of electrodes of the threshold electrode in this region (A). Also, due to the effect of H + ions, it becomes possible to realize the microcrystal manufacturing conditions even in this region. Further, (B) in the gas downstream region, the electrode density of the plurality of fin-shaped or block-shaped threshold electrodes is made relatively low, so that hydrogen ions are damaged to the semiconductor layer previously deposited on the belt-shaped member. It becomes possible to realize the optimum nucleation condition for microcrystal formation. According to the present invention, a thin film semiconductor having a complicated composition can be produced with high quality and uniformly using one long plasma deposition space by using such a threshold electrode. Next, the specific content of the present invention will be described by showing respective concentration distributions of a deposited film formed on a strip-shaped member that is statically held by plasma decomposition of various gases in a long film forming space. (1) The experimental apparatus is that of an example described later, and a 100-nm amorphous silicon i-layer is previously formed on a belt-shaped member serving as a substrate.
About 0Å is deposited. This belt-shaped member was maintained at a predetermined temperature while being stopped without being conveyed. The other conditions for forming the p-layer were the conditions described in the p-type layer column of Table 1-1. The production time of the p-layer is 5 minutes, and the electrode structure of the p-layer is shown in FIG. 4 (a) (medium density in the entire area), and the conventional threshold electrodes are arranged on the flat plate electrode at equal intervals. The composition analysis in the gas flow direction of the deposited film thus obtained was performed by SIMS.
As a result, Si, B, and H concentration profiles were obtained as shown in FIG. As described above, it can be seen that the B concentration in the film is distributed downstream of the position of the Si peak due to BF3, which has a relatively low decomposition efficiency. When the crystallinity of the thin film semiconductor in the upstream region of the gas flow was observed by RHEED, it was found to be amorphous rather than microcrystalline. (2) Next, the electrode structure of the p layer is shown in FIG. 4 (b) (high density in the upstream region), and other manufacturing conditions are the same as in (1). From this result, it can be seen that by increasing the electrode density of the fin-shaped or block-shaped threshold electrode in the upstream portion of the gas flow, the decomposition of BF3 is promoted and the uniformity of the doping of B into the Si film is enhanced. Further, when the crystallinity of the deposited film in the upstream region of the gas flow was evaluated by RHEED, it was confirmed that it was fine crystal. From this, in this area H
It is considered that the decomposition ratio of 2 and SiH4 and the power density of plasma are changed in the microcrystal manufacturing conditions. (3) Further, the electrode structure of the p-layer is as shown in FIG. 4 (c) (high density in the upstream region, low density in the downstream region), and diluted H2 is replaced with D2 (deuterium) in the p-layer manufacturing conditions. The flow rates were the same. S in the gas downstream region of the deposited film thus obtained
As a result of the IMS analysis, almost no D atom was observed. p
In the layer electrode structure shown in FIG. 4A (medium density in the entire region) and FIG. 4B (high density in the upstream region), some incorporation of such D atoms into the deposited film was confirmed. By comparison, it is considered that the ion bombardment of D atoms on the deposited film is considerably reduced.
【0011】本発明の装置においては、従来の技術の平
行平板型のプラズマ装置とは異なり、欠点であったとこ
ろのカソード電極近傍というある限られた部分のみにお
いて材料ガスの励起、分解反応が促進されることなく、
放電空間全体、どちらかといえば帯状部材を含むアノー
ド電極側において上述の材料ガスの励起、分解反応を促
進し、比較的高い堆積速度をもってして、該帯状部材上
へ効率よく薄膜を堆積させ得ることを特徴とする半導体
薄膜形成装置である。すなわち、カソードヘ投入される
高周波電力量をうまく調整し、投入される高周波電力よ
り有効に利用して放電空間内に導入される材料ガスを効
率的に励起、分解し、しかも高品位な非単結晶薄膜半導
体を該帯状部材上へ均一で再現性よく比較的高い堆積速
度でもって形成することが可能である。本発明の装置に
おいて複数のフィン状もしくはブロック状のしきり状電
極の密度はガス流方向に対し分解効率の比較的低いガス
種の発生する分解量ピーク位置と分解効率の比較的高い
ガス種の分解量ピーク位置が重なるように適宜その密度
を成膜空間の中で最適化させる必要がある。Unlike the parallel plate type plasma apparatus of the prior art, the apparatus of the present invention has a drawback that the excitation and decomposition reaction of the material gas is promoted only in a limited part near the cathode electrode. Without being
It is possible to efficiently deposit a thin film on the strip-shaped member with a relatively high deposition rate by promoting the above-mentioned material gas excitation and decomposition reaction on the entire discharge space, rather on the anode electrode side including the strip-shaped member. The semiconductor thin film forming apparatus is characterized by the above. That is, the amount of high-frequency power supplied to the cathode is well adjusted, and the material gas introduced into the discharge space is efficiently excited and decomposed by effectively using the supplied high-frequency power, and a high-quality non-single crystal is also used. It is possible to form a thin film semiconductor on the strip-shaped member uniformly with good reproducibility and at a relatively high deposition rate. In the apparatus of the present invention, the density of a plurality of fin-shaped or block-shaped threshold electrodes is such that the decomposition amount peak position of a gas species having a relatively low decomposition efficiency with respect to the gas flow direction and the decomposition of a gas species having a relatively high decomposition efficiency are generated. It is necessary to appropriately optimize the densities in the film formation space so that the quantity peak positions overlap.
【0012】本発明の装置において、カソード電極の材
料としては、ステンレスおよびその合金、アルミニウム
およびその合金等が考えられるが、その他に、導電性性
質をもった材質であれば特にこれらに限った材質である
必要はない。アノード電極材料に関しても同様である。
本発明の装置においては、グロー放電空間に設置された
高周波電力印加カソード電極の放電に接する空間におけ
る表面積が、帯状部材を含む接地された電極全体(アノ
ード電極)の放電空間における表面積よりも大きくする
ことを特徴とし、さらにグロー放電を生起し薄膜半導体
形成時のカソード電極の電位(自己バイアス)を、投入
する高周波電力を調整することを併用することによっ
て、正電位、より好ましくは+5V以上に維持した状態
にて、薄膜半導体を堆積することを特徴とする装置であ
る。In the device of the present invention, as the material of the cathode electrode, stainless steel and its alloys, aluminum and its alloys, and the like are conceivable. In addition to these, if the material has a conductive property, it is particularly limited to these materials. Does not have to be. The same applies to the anode electrode material.
In the device of the present invention, the surface area of the high-frequency power application cathode electrode installed in the glow discharge space in contact with the discharge is made larger than the surface area of the entire grounded electrode (anode electrode) including the strip-shaped member in the discharge space. In addition, the potential (self-bias) of the cathode electrode at the time of forming a thin film semiconductor by causing a glow discharge is adjusted by adjusting the high frequency power to be applied, so that a positive potential, more preferably +5 V or more is maintained. The apparatus is characterized in that a thin film semiconductor is deposited in this state.
【0013】さらに本発明においては、前記しきり状電
極を前記帯状部材の搬送方向に複数設置し、前記しきり
状電極各々の間隔は隣り合う前記しきり状電極の間にお
ける放電が生起維持するに充分な間隔を有することによ
り、カソード電極には比較的大きな正電位をセルフバイ
アスにて生起維持することが可能である。このことは、
別途設けた直流(DC)電源等を用いたバイアス印加方
法等とは異なり、スパーク等による異常放電の発生を抑
制することができる結果、放電を安定して生起維持する
ことが可能となり、なおかつ、正の自己バイアスが生起
されたカソード電極の一部、すなわちしきり状電極の先
端部が前記帯状部材に対して比較的近接していることか
ら、生起された比較的大きな正電位を前記帯状部材状の
堆積膜に対して、放電空間を介して効率良く安定してバ
イアス印加することが可能となる。これは、従来型の典
型であるカソード電極面積がアノード(接地)電極面積
に対して小さい平行平板型のカソード電極構造におい
て、例えば単にカソード/基板間距離を短くする方法や
直流電源を併用して直流電圧をカソードヘ印加する方法
等とは明らかに異なるセルフバイアス電位であり、直流
バイアス印加効果である。Further, in the present invention, a plurality of the slit-shaped electrodes are installed in the conveyance direction of the strip-shaped member, and the intervals between the slit-shaped electrodes are sufficient to maintain the occurrence of discharge between the adjacent slit-shaped electrodes. By providing the interval, a relatively large positive potential can be generated and maintained in the cathode electrode by self-bias. This is
Unlike a bias applying method using a separately provided direct current (DC) power source, etc., it is possible to suppress the occurrence of abnormal discharge due to sparks, etc. As a result, it is possible to stably generate and maintain discharge, and Since a part of the cathode electrode in which the positive self-bias is generated, that is, the tip end of the threshold electrode is relatively close to the strip-shaped member, a relatively large positive potential generated is generated in the strip-shaped member. It is possible to efficiently and stably apply a bias to the deposited film of (3) through the discharge space. This is because in the parallel plate type cathode electrode structure in which the cathode electrode area is smaller than the anode (ground) electrode area, which is typical of the conventional type, for example, a method of simply shortening the distance between the cathode and the substrate or using a DC power source together This is a self-bias potential, which is obviously different from the method of applying a DC voltage to the cathode, and is the DC bias application effect.
【0014】[0014]
【実施例】以下、本発明の装置例および実施例について
説明するが、本発明はこれらによって何ら限定されるも
のではない。
(装置例)図1は、本発明の放電容器内の特徴を示した
模式的断面図である。同図においてカソード電極100
2が、接地(アノード)電極1004上に絶縁ガイシ1
009によって電気的に絶縁されて設置され、該カソー
ド電極上を導電性帯状部材1000が不図示の複数のマ
グネットローラで支えられ、下に位置するカソード電極
および上に位置するランプヒーター1005に物理的に
接することなく矢印で示される方向へ移動するような構
造である。材料ガスはガス導入管1007から導入さ
れ、帯状部材とカソード電極の間を通り排気口1006
から不図示の真空ポンプによって排気される。カソード
電極およびアノード電極材料としては、SUS316を
用いた。高周波電力で生起されるグロー放電の放電領域
は、カソード電極の一部であるところの複数接地された
しきり状電極1003どうしのすきまおよび帯状部材と
カソード電極との間の空間であり、上部の該導電性帯状
部材で閉じ込められた領域となる。このような構造の放
電容器を用いた場合、カソード電極の面積の帯状部材を
含む接地されたアノード電極の面積に対する比率は、明
らかに1よりも大きなものとなる。さらに、帯状部材1
000とカソード電極の一部であるフィン状もしくはブ
ロック状形状をしたしきり状電極1003との最近接距
離(図中L1)が5cm以下の範囲内とするのが効果的
である。さらに、複数設置されたしきり状電極1003
どうしの間隔は放電が生起維持するに充分な間隔を有
し、その適度な間隔(図中L3)が、3cm以上10c
m以下の範囲内とするのが効果的である。そしてガス流
上流域においては下流域の間隔L3に対し、しきり状電
極の密度が2倍から3倍の範囲になるように間隔L2を
設定するのが好ましい。本発明のカソード電極の形状
は、これに限定されるものではなく、他の例をいくつか
示す。図4(b)、図4(c)、図5(b)、図5
(c)にカソード電極形状の模式図の例を示す。いずれ
の場合においても、カソード電極材料としては、SUS
316を用いた。図4(a)から(c)は、帯状部材の
搬送方向に対して直角方向にしきり状電極を底部の平板
電極面に垂直に立てた構造の一例で、これらのしきり状
電極上には材料ガスが通過できるような複数の通気孔1
10を設けた構造である。この通気孔は、材料ガスが通
過できる大きさを有し、かつカソード電極としての機能
を損なわない構造であればよい。図4(b)は、ガス上
流域でしきり状電極の密度がその他の領域の2倍になる
ように配置した構造である。図4(c)は、図4(b)
でさらに、ガス下流域でしきり状電極の密度が中間の領
域の半分になるように配置した構造である。図5(a)
から(c)は、帯状部材の搬送方向に対して平行方向に
しきり状電極を底部の平板電極面に垂直に立てた構造の
一例。この両端のしきり状電極間は材料ガスが通過でき
るような構造である。図5(b)は、ガス上流域でしき
り状電極の密度がその他の領城の2倍になるように配置
した構造である。図5(c)は、図5(b)でさらに、
ガス下流域でしきり状電極の密度が中間の領域の半分に
なるように配置した構造である。これらの例では直線的
な辺で構成された矩形型を示した例であるが、不図示で
はあるが曲線的な辺で構成された形状であっても構わな
い。要はカソード電極の表面積がアノード電極の表面積
よりも大きくなるような形状で、且つ、ガスの流れを妨
げない構造であれば良い。上述した本発明の作製装置を
用いて、光起電力素子を作製することにより、前述の諸
問題を解決するとともに前述の諸要求を満たし、連続し
て移動する帯状部材上に、高品質で優れた均一性を有
し、欠陥の少ない光起電力素子を作製することができ
る。EXAMPLES Examples of the apparatus and examples of the present invention will be described below, but the present invention is not limited thereto. (Example of Device) FIG. 1 is a schematic cross-sectional view showing the features inside the discharge vessel of the present invention. In the figure, the cathode electrode 100
2 is an insulating insulator 1 on the ground (anode) electrode 1004.
The conductive strip-shaped member 1000 is supported by a plurality of magnet rollers (not shown) on the cathode electrode so as to be physically insulated from the cathode electrode located below and the lamp heater 1005 located above. It is a structure that moves in the direction indicated by the arrow without touching. The material gas is introduced from the gas introduction pipe 1007, passes between the strip-shaped member and the cathode electrode, and the exhaust port 1006.
Is evacuated by a vacuum pump (not shown). SUS316 was used as the material for the cathode electrode and the anode electrode. The discharge region of the glow discharge generated by the high frequency power is the space between the plurality of grounded slit-shaped electrodes 1003 which is a part of the cathode electrode and the space between the strip-shaped member and the cathode electrode. The area is confined by the conductive strip member. When the discharge vessel having such a structure is used, the ratio of the area of the cathode electrode to the area of the grounded anode electrode including the strip-shaped member is obviously larger than 1. Furthermore, the belt-shaped member 1
It is effective to set the closest distance (L1 in the drawing) between 000 and the fin-shaped or block-shaped slit-shaped electrode 1003 that is a part of the cathode electrode to within 5 cm or less. Furthermore, a plurality of threshold electrodes 1003 are installed.
The distance between them is sufficiently large to maintain the discharge, and the appropriate distance (L3 in the figure) is 3 cm or more and 10c.
It is effective to set it within the range of m or less. Further, in the gas flow upstream region, it is preferable to set the interval L2 so that the density of the threshold electrode is in the range of 2 to 3 times the interval L3 in the downstream region. The shape of the cathode electrode of the present invention is not limited to this, and some other examples are shown. 4 (b), 4 (c), 5 (b), 5
An example of a schematic diagram of the cathode electrode shape is shown in (c). In either case, the cathode electrode material is SUS
316 was used. 4 (a) to 4 (c) show an example of a structure in which a strip-shaped electrode is erected perpendicularly to the flat plate electrode surface at the bottom in a direction perpendicular to the transport direction of the strip-shaped member. Multiple vents 1 to allow gas to pass
This is a structure provided with 10. The vent hole may have a size that allows the material gas to pass therethrough and does not impair the function of the cathode electrode. FIG. 4B shows a structure in which the density of the threshold electrode is arranged in the gas upstream region to be twice that in the other regions. FIG. 4C shows FIG. 4B.
Further, the structure is such that the density of the threshold electrode is arranged in the gas downstream region to be half that in the middle region. Figure 5 (a)
From (c) to (c), there is shown an example of a structure in which the strip-shaped electrode is erected perpendicularly to the flat plate electrode surface of the bottom in a direction parallel to the transport direction of the strip-shaped member. The structure is such that a material gas can pass between the end-shaped electrodes at both ends. FIG. 5 (b) shows a structure in which the density of the threshold electrode is arranged in the gas upstream region to be twice that of the other castles. FIG. 5 (c) is the same as FIG. 5 (b).
This structure is arranged so that the density of the threshold electrode in the gas downstream region is half that in the middle region. In these examples, a rectangular type having straight sides is shown, but a shape having curved sides may be used although not shown. The point is that the surface area of the cathode electrode is larger than the surface area of the anode electrode and the structure does not hinder the gas flow. By manufacturing a photovoltaic element using the above-described manufacturing apparatus of the present invention, the above-mentioned problems are solved and the above-mentioned requirements are satisfied, and high quality and excellent on a continuously moving strip-shaped member. It is possible to fabricate a photovoltaic element having excellent uniformity and few defects.
【0015】(光起電力素子)図7は、本発明で作製さ
れる光起電力素子の構成を示す模式図である。同図に示
す例は、シングル型光起電力素子であり、帯状部材40
01(104)、下部電極4003、第1のn型層40
04、第1のi型層4005、第1のp型層4006、
第2のn型層4007、第2のi型層4008、第2の
p型層4009、上部電極4010、集電電極4011
から構成されている。図8に示す例は、バンドギャップ
及び/又は層厚の異なる3種の半導体層をi型層として
用いた光起電力素子を3素子積層して構成された、いわ
ゆるトリプル型光起電力素子であり、帯状部材5001
(104)、下部電極5003、第1のn型層500
4、第1のi型層5005、第1のp型層5006、第
2のn型層5007、第2のi型層5008、第2のp
型層5009、第3のn型層5010、第3のi型層5
011、第3のp型層5012、上部電極5013、集
電電極5014から構成されている。以下、これらの光
起電力素子の構成について説明する。(Photovoltaic Element) FIG. 7 is a schematic view showing the structure of the photovoltaic element manufactured according to the present invention. The example shown in the figure is a single-type photovoltaic element, and is a strip-shaped member 40.
01 (104), lower electrode 4003, first n-type layer 40
04, the first i-type layer 4005, the first p-type layer 4006,
Second n-type layer 4007, second i-type layer 4008, second p-type layer 4009, upper electrode 4010, current collecting electrode 4011.
It consists of The example shown in FIG. 8 is a so-called triple type photovoltaic device, which is configured by stacking three photovoltaic devices using three types of semiconductor layers having different band gaps and / or layer thicknesses as i-type layers. Yes, belt-shaped member 5001
(104), lower electrode 5003, first n-type layer 500
4, first i-type layer 5005, first p-type layer 5006, second n-type layer 5007, second i-type layer 5008, second p-type
Mold layer 5009, third n-type layer 5010, third i-type layer 5
011, a third p-type layer 5012, an upper electrode 5013, and a collector electrode 5014. The configurations of these photovoltaic elements will be described below.
【0016】(p型層)本発明の光起電力素子における
p型層に用いられる材料としては、周期律表第V族の原
子を1種または複数種から成る、非単結晶半導体が適
す。また更に、光照射側の導電型層は、微結晶化した半
導体が最適である。該微結晶の粒径は、好ましくは3n
m〜20nmで有り、最適には3nm〜10nmであ
る。p型層に含有される添加物としては、周期律表第V
族元素が適し、その中で特にホウ素(B)、アルミニウ
ム(Al)、ガリウム(Ga)が最適である。更に、光
照射側の導電型層での光吸収をより少なくするために
は、i型層を構成する半導体のバンドギャップより大き
なバンドギャップを有する半導体層を用いることが好ま
しい。例えば、i型層がアモルファスシリコンの場合に
光照射側の導電型層に非単結晶炭化シリコンを用いるこ
とも可能である。(P-Type Layer) As a material used for the p-type layer in the photovoltaic element of the present invention, a non-single-crystal semiconductor composed of one or more atoms of Group V of the periodic table is suitable. Furthermore, the conductive layer on the light irradiation side is most preferably a microcrystallized semiconductor. The particle size of the fine crystals is preferably 3n
m to 20 nm, and optimally 3 to 10 nm. The additives contained in the p-type layer are listed in Table V of the Periodic Table.
Group elements are suitable, and among them, boron (B), aluminum (Al), and gallium (Ga) are most suitable. Furthermore, in order to further reduce the light absorption in the conductive layer on the light irradiation side, it is preferable to use a semiconductor layer having a band gap larger than that of the semiconductor forming the i-type layer. For example, when the i-type layer is amorphous silicon, it is also possible to use non-single-crystal silicon carbide for the conductive type layer on the light irradiation side.
【0017】以上に説明したように本発明の装置を用い
ること、すなわち、長大なプラズマ成膜空間に分解効率
の異なる複数の材料ガスを導入し、プラズマ分解にて堆
積膜を形成する際に、プラズマCVD装置のカソード電
極を
[1]カソード電極面積の総和が、接地電位にある堆積
膜形成用の帯状部材及び、アノード電極の表面積の総和
よりも大きく、この結果、グロー放電生起時の前記カソ
ード電極の電位(セルフバイアス)が接地電位にある前
記帯状部材及び、アノード電極の電位に対し正電位を維
持する電極構造であること。および、[2]前記カソー
ド電極が、前記帯状部材と平行に配置される「平板電
極」および、該平板電極上に配置される材料ガスの流れ
を妨げない複数のフィン状もしくはブロック状の「しき
り状電極」の組み合わせの構造であること。および、
[3]プラズマ空間中の堆積膜の分布において、材料ガ
スの流れ方向にこの順で形成される、「材料供給律速領
域」および、「材料枯渇領域」において、各々の該領域
に対応する前記カソード電極の「しきり状電極」の単位
面積当たりの電極数を、前記「材料供給律速領域」に相
当するカソード電極の領域において多くし、かつ、前記
「材料枯渇領域」に相当するカソード電極の領域におい
て、少なくして、それぞれ「平板電極」上に配置する構
造であること。となるカソード電極構造とすることで帯
状部材に堆積する膜を高度に組成制御された薄膜半導体
とすることが可能となる。特に、光起電力素子で、良質
なp型のマイクロクリスタルシリコン薄膜を実現する際
にも有効であり、長時間にわたって放電安定性を向上さ
せ、再現性を向上させ、均一性を向上させ、再現性よく
高品質な半導体素子の実現が可能となる。さらに本発明
の装置を用いることは、特に積層型光起電力素子におい
て、極めて良好なpn接合界面を実現することも可能と
なる。上述した本発明のプラズマCVD装置を用いて、
光起電力素子を作製することにより、前述の諸問題を解
決するとともに連続移動する帯状部材の搬送により高品
質で優れた均一性を有する光起電力素子を作製すること
ができる。10以下の実施例では、本発明に係る薄膜半
導体及び光起電力素子の作製装置を用い、光起電力素子
を形成し、得られた光起電力素子の諸特性を評価した。As described above, when the apparatus of the present invention is used, that is, when a plurality of material gases having different decomposition efficiencies are introduced into a long plasma film forming space and a deposited film is formed by plasma decomposition, [1] The total area of the cathode electrode of the plasma CVD apparatus is larger than the total surface area of the strip-shaped member for forming a deposited film and the anode electrode at the ground potential, and as a result, the cathode when glow discharge occurs An electrode structure in which the potential of the electrode (self-bias) is a positive potential relative to the potential of the strip electrode and the anode electrode at the ground potential. And [2] a "plate electrode" in which the cathode electrode is arranged in parallel with the strip-shaped member, and a plurality of fin-shaped or block-shaped "cut-off electrodes" arranged on the plate electrode that do not hinder the flow of the material gas. The structure must be a combination of "shaped electrodes". and,
[3] In the distribution of the deposited film in the plasma space, the cathodes corresponding to the respective regions in the “material supply rate-determining region” and the “material depletion region” that are formed in this order in the flow direction of the material gas. In the region of the cathode electrode corresponding to the "material supply rate-determining region", the number of electrodes per unit area of the "crimp electrode" of the electrode is increased, and in the region of the cathode electrode corresponding to the "material depletion region". The structure should be reduced and placed on each "plate electrode". With such a cathode electrode structure, the film deposited on the belt-shaped member can be a highly composition-controlled thin film semiconductor. In particular, it is also effective in realizing a good-quality p-type microcrystalline silicon thin film in a photovoltaic device, improving discharge stability, improving reproducibility, improving uniformity, and reproducing over a long period of time. It is possible to realize a high-quality semiconductor device with good performance. Furthermore, by using the device of the present invention, it is possible to realize an extremely good pn junction interface, especially in a stacked photovoltaic element. Using the plasma CVD apparatus of the present invention described above,
By producing a photovoltaic element, it is possible to solve the above-mentioned problems and to produce a photovoltaic element having high quality and excellent uniformity by carrying a continuously moving strip-shaped member. In Examples 10 and below, a photovoltaic device was formed by using the thin film semiconductor and photovoltaic device manufacturing apparatus according to the present invention, and various characteristics of the obtained photovoltaic device were evaluated.
【0018】[実施例1]本例では、図6に示したロー
ル・ツー・ロール(Roll to Roll)方式を
採用した連続プラズマCVD装置を用い、図7に示した
シングルセル型の光起電力素子を作製した。その際、p
型層を作製する真空容器のカソード電極の形状は、図4
(b)に示したしきり状とした。なお、n型層形成容器
およびi型層形成容器としては、平行平板型のRF電極
を有する形成容器を用いた。図6の製造装置は、帯状部
材101の送り出し及び巻き取り用の真空容器301及
び302、n型層作製用真空容器601、i型層作製用
真空容器100、p型層作製用真空容器602をガスゲ
ートを介して接続した構成からなる。真空容器601内
のカソード電極603および真空容器602内のカソー
ド電極604の各構造は、上述したカソード電極構造と
した。図6に示す製造装置を用い、表1に示す作製条件
で、下部電極上に、n型層、i型層およびp型層を、以
下に示すような作製手順により連続的に形成し、シング
ル型光起電力素子(素子−実1と呼ぶ)を作製した。
(1)まず、基板送り出し機構を有する真空容器301
に、帯状部材101が巻きつけられたボビン303をセ
ットした。帯状部材101としては、十分に脱脂、洗浄
を行い、下部電極として、スパッタリング法により、銀
薄膜を100nm、ZnO薄膜を1μm蒸着してあるS
US430BA製の帯状部材(幅120mm×長さ20
0m×厚さ0.13mm)を用いた。
(2)帯状部材101をガスゲート、各真空容器を介し
て、帯状部材巻き取り機構を有する真空容器302まで
通し、たるみのない程度に張力調整を行った。
(3)各真空容器301、601、100、602、3
02を不図示の真空ポンプで真空引きした。
(4)各ガスゲートに、ゲートガス導入管131n、1
31、132、131pから、ゲートガスとしてH2を
各々700sccm流し、ランプヒータ124n、12
4、124pにより、帯状部材101を、各々350
℃、350℃、250℃に加熱した。
(5)ガス導入管605より、SiH4ガスを40sc
cm、PH3ガス(2%H2希釈品)を50sccm、H
2ガスを200sccm、ガス導入管104a、104
b、104cより、SiH4ガスを各100sccm、
H2ガスを各500sccm、ガス導入管606より、
SiH4ガスを10sccm、BF3ガス(2%H2希釈
品)を100sccm、H2ガスを700sccm導入
した。
(6)真空容器301内の圧力が、圧力計314で1.
0Torrになるようにコンダクタンスバルブ307で
調整した。真空容器601内の圧力が、不図示の圧力計
で1.5Torrになるように不図示のコンダクタンス
バルブで調整した。真空容器100内の圧力が、不図示
の圧力計で1.8Torrになるように不図示のコンダ
クタンスバルブで調整した。真空容器602内の圧力
が、不図示の圧力計で1.6Torrになるように不図
示のコンダクタンスバルブで調整した。真空容器302
内の圧力が、圧力計315で1.0Torrになるよう
にコンダクタンスバルブ308で調整した。
(7)工程(6)に示した圧力調整の後、カソード電極
603には500WのRF電力を、カソード電極107
には200WのRF電力を、カソード電極604には4
00WのRF電力を、それぞれ導入した。
(8)帯状部材101を図中の失印の方向に搬送させ、
帯状部材上にn型層、i型層およびp型層を、順次作製
した。
(9)工程(8)で作製したp型層の上に、透明電極と
して、ITO(In2O3+SnO2)を真空蒸着にて8
0nm蒸着した後、さらに集電電極として、Alを真空
蒸着にて2μm蒸着し、光起電力素子(素子−実1と呼
ぶ)の作製を終えた。表1−1には、本例に係る光起電
力素子の作製条件を示した。[Embodiment 1] In this embodiment, the continuous plasma CVD apparatus adopting the roll-to-roll system shown in FIG. 6 is used, and the single cell type photovoltaic shown in FIG. 7 is used. A device was produced. At that time, p
The shape of the cathode electrode of the vacuum container for forming the mold layer is shown in FIG.
The shape shown in (b) is used. As the n-type layer forming container and the i-type layer forming container, a forming container having a parallel plate type RF electrode was used. The manufacturing apparatus of FIG. 6 includes vacuum containers 301 and 302 for feeding and winding the belt-shaped member 101, an n-type layer forming vacuum container 601, an i-type layer forming vacuum container 100, and a p-type layer forming vacuum container 602. It is configured to be connected via a gas gate. Each structure of the cathode electrode 603 in the vacuum container 601 and the cathode electrode 604 in the vacuum container 602 was the above-mentioned cathode electrode structure. Using the manufacturing apparatus shown in FIG. 6, under the manufacturing conditions shown in Table 1, an n-type layer, an i-type layer, and a p-type layer were continuously formed by the manufacturing procedure as shown below, and a single film was formed. Photovoltaic device (referred to as Device-Exemplary 1) was produced. (1) First, a vacuum container 301 having a substrate delivery mechanism
The bobbin 303 around which the belt-shaped member 101 was wound was set in the. The strip-shaped member 101 is sufficiently degreased and washed, and a silver thin film having a thickness of 100 nm and a ZnO thin film having a thickness of 1 μm are deposited as a lower electrode by a sputtering method.
Band-shaped member made of US430BA (width 120 mm x length 20
0 m × thickness 0.13 mm) was used. (2) The belt-shaped member 101 was passed through the gas gate and each vacuum container to the vacuum container 302 having the belt-shaped member winding mechanism, and the tension was adjusted so that there was no slack. (3) Each vacuum container 301, 601, 100, 602, 3
02 was evacuated by a vacuum pump (not shown). (4) Each gas gate has a gate gas introduction pipe 131n, 1n
H2 as a gate gas was made to flow at 700 sccm from 31, 132, 131p, and lamp heaters 124n, 12
The belt-shaped member 101 is
Heated to ℃, 350 ℃, 250 ℃. (5) 40 sc of SiH4 gas from the gas introduction pipe 605
cm, PH3 gas (2% H2 diluted product) 50 sccm, H
2 gas at 200 sccm, gas introduction pipes 104a, 104
From b and 104c, SiH4 gas of 100 sccm each,
H2 gas is 500 sccm each from the gas introduction pipe 606,
SiH4 gas was introduced at 10 sccm, BF3 gas (2% H2 diluted product) was introduced at 100 sccm, and H2 gas was introduced at 700 sccm. (6) The pressure inside the vacuum container 301 is 1.
The conductance valve 307 was adjusted so as to be 0 Torr. The pressure inside the vacuum container 601 was adjusted by a conductance valve (not shown) so that the pressure was 1.5 Torr with a pressure gauge (not shown). The pressure inside the vacuum container 100 was adjusted with a conductance valve (not shown) so that the pressure was 1.8 Torr with a pressure gauge (not shown). The pressure inside the vacuum container 602 was adjusted by a conductance valve (not shown) so that the pressure was 1.6 Torr with a pressure gauge (not shown). Vacuum container 302
The internal pressure was adjusted by the conductance valve 308 so as to be 1.0 Torr with the pressure gauge 315. (7) After the pressure adjustment shown in step (6), RF power of 500 W is applied to the cathode electrode 603.
RF power of 200 W for the cathode electrode 4 and 4 for the cathode electrode 604.
RF power of 00 W was introduced in each case. (8) The belt-shaped member 101 is conveyed in the direction of the mark in the figure,
An n-type layer, an i-type layer and a p-type layer were sequentially formed on the belt-shaped member. (9) ITO (In 2 O 3 + SnO 2 ) was formed as a transparent electrode on the p-type layer prepared in the step (8) by vacuum evaporation.
After 0 nm was vapor-deposited, Al was further vapor-deposited by vacuum vapor-depositing to a thickness of 2 μm as a collector electrode to complete the production of the photovoltaic element (element-actual 1). Table 1-1 shows the production conditions of the photovoltaic element according to the present example.
【0019】[0019]
【表1−1】
(比較例1)本例では、p型層を形成する真空容器のカ
ソード電極の形状をフィン型の構造とし、図4(a)に
示したカソード電極構造とした点が実施例1と異なる。
このカソード電極構造では、導電性帯状部材及びアノー
ド電極の表面積の和に対するカソード電極の表面積の比
率を2.8倍とした。この比率は実施例1の2.9倍に
対し若干低いが、セルフバイアス値の変化はなくプラズ
マ自体への大きな変化はないものとみなせる。但し、光
起電力素子の作製条件は、実施例1と同じ条件(表1−
1)とした。他の点は実施例1と同様として、シングル
セル型光起電力素子(素子−比1と呼ぶ)を作製した。
以下では、実施例1及び比較例1で作製した光起電力素
子、すなわち(素子−実l)と(素子−比1)に対し
て、特性均一性、欠陥密度及び光劣化の評価を行なった
結果について述べる。特性均一性とは、実施例1及び比
較例1で作製した帯状部材上の光起電力素子、すなわち
(素子−実1)と(素子−比1)を、10mおきに5c
m角の面積で切出し、AM−1.5(100mW/cm
2)光照射下に設置し、光電変換効率を測定し、その光
電変換効率のバラツキを評価した結果である。比較例1
の光起電力素子(素子−比1)のバラツキを基準1.0
0として、実施例1の光起電力素子(素子−実1)のバ
ラツキを示した。また、それぞれの開放電圧について
(素子−比1)を基準1.00として(素子−実1)の
値を示した。欠陥密度とは、実施例1及び比較例1で作
製した帯状部材上の光起電力素子、すなわち(素子−実
1)と(素子−比1)、の中央部5mの範囲を、5cm
角の面積100個切出し、逆方向電流を測定することに
より、各光起電力素子の欠陥の有無を検出して、欠陥密
度を評価した結果である。比較例1の光起電力素子(素
子−比1)の欠陥密度を基準1.00として、実施例1
の光起電力素子(素子−実1)の欠陥密度を示した。光
劣化特性とは、実施例1及び比較例1で作製した帯状部
材上の光起電力素子、すなわち(素子−実1)と(素子
−比1)、の中央部5mの範囲を、5cm角の面積10
0個切出し、AM−1.5(100mW/cm2)光照
射下に設置し、10000時間放置し、光電変換効率を
測定して、その光電変換効率の低下率を評価した結果で
ある。比較例1の光起電力素子(素子−比1)の低下率
を基準1.00として、実施例1の光起電力素子(素子
−実1)の低下率を示した。表1−2は、実施例1及び
比較例1で作製した光起電力素子、すなわち(素子−実
1)と(素子−比1)に対して、上述した光電変換効率
のバラツキ、欠陥密度、及び光劣化率を調べた結果であ
る。表1−2から、比較例1の光起電力素子(素子−比
1)に対して、実施例1の光起電力素子(素子−実1)
は、変換効率のバラツキ、欠陥密度、光劣化率、開放電
圧、において優れており、本発明の作製方法により形成
した光起電力素子は、優れた特性を有することが分かっ
た。[Table 1-1] (Comparative Example 1) This example is different from Example 1 in that the cathode electrode of the vacuum container for forming the p-type layer has a fin type structure and the cathode electrode structure shown in FIG.
In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.8 times. This ratio is slightly lower than 2.9 times that in Example 1, but it can be considered that there is no change in the self-bias value and no significant change in the plasma itself. However, the manufacturing conditions of the photovoltaic element were the same as those in Example 1 (Table 1-
1). A single cell type photovoltaic element (element-ratio 1) was produced in the same manner as in Example 1 except for the above points.
In the following, with respect to the photovoltaic elements manufactured in Example 1 and Comparative Example 1, that is, (element-actual 1) and (element-ratio 1), characteristic uniformity, defect density and photodegradation were evaluated. The results will be described. The property uniformity means that the photovoltaic elements on the belt-shaped member manufactured in Example 1 and Comparative Example 1, that is, (element-actual 1) and (element-ratio 1) are 5c at intervals of 10 m.
Cut out in an area of m square, AM-1.5 (100 mW / cm
2 ) This is the result of measuring the photoelectric conversion efficiency by installing it under light irradiation and evaluating the variation in the photoelectric conversion efficiency. Comparative Example 1
1.0 for the variation of photovoltaic elements (element-ratio 1)
A variation of the photovoltaic element of Example 1 (Element-Execution 1) is shown as 0. Moreover, the value of (element-actual 1) was shown by making (element-ratio 1) into reference 1.00 about each open circuit voltage. The defect density refers to a photovoltaic element on a belt-shaped member manufactured in Example 1 and Comparative Example 1, that is, 5 cm in a central portion 5 m of (element-actual 1) and (element-ratio 1).
This is the result of evaluating the defect density by cutting out 100 corner areas and measuring the reverse current to detect the presence or absence of defects in each photovoltaic element. Using the defect density of the photovoltaic element (element-ratio 1) of Comparative Example 1 as a reference of 1.00, Example 1
The defect density of the photovoltaic element (element-Execution 1) of No. 1 was shown. The photo-degradation characteristic means that the photovoltaic element on the strip-shaped member manufactured in Example 1 and Comparative Example 1, that is, (element-actual 1) and (element-ratio 1), is 5 cm square in the central portion 5 m. Area of 10
It is the result of evaluating the reduction rate of the photoelectric conversion efficiency by cutting out 0 pieces, setting it under AM-1.5 (100 mW / cm 2 ) light irradiation, leaving it for 10,000 hours, measuring the photoelectric conversion efficiency. The reduction rate of the photovoltaic element of Example 1 (element-actual 1) was shown with the reduction rate of the photovoltaic element of Comparative Example 1 (element-ratio 1) as the reference. Table 1-2 shows the above-mentioned variation in photoelectric conversion efficiency, defect density, and photovoltaic element produced in Example 1 and Comparative Example 1, that is, (element-actual 1) and (element-ratio 1). And the photodegradation rate. From Table 1-2, with respect to the photovoltaic element of Comparative Example 1 (element-ratio 1), the photovoltaic element of Example 1 (element-exact 1)
Is excellent in conversion efficiency variation, defect density, photodegradation rate, open circuit voltage, and it was found that the photovoltaic element formed by the manufacturing method of the present invention has excellent characteristics.
【0020】[0020]
【表1−2】
[実施例2]本例では、P型層を作製する真空容器のカ
ソード電極の形状を、図4(c)に示した仕切り板形状
とした点が実施例1と異なる。このカソード電極構造で
は、導電性帯状部材及びアノ−ド電極の表面積の和に対
するカソード電極の表面積の比率を2.9倍とした。ま
た、光起電力素子の作製条件は、表1−1とした。な
お、n型層形成容器およびi型層形成容器としては、平
行平板型のRF電極を有する形成容器を用いた。他の点
は実施例1と同様として、シングル型光起電力素子(素
子−実2と呼ぶ)を作製した。実施例2及び比較例1で
作製した光起電力素子、すなわち(素子−実2)と(素
子−比1)に対して、実施例1と同様に、特性均一性、
欠陥密度及び光劣化、開放電圧の評価を行なった。その
結果を、表2−1に示した。表2−1から、比較例1の
光起電力素子(素子−比1)に対して、実施例2の光起
電力素子(素子−実2)は、変換効率のバラツキ、欠陥
密度、及び、光劣化率、開放電圧のいずれも優れている
ことが分かった。[Table 1-2] [Example 2] This example is different from Example 1 in that the cathode electrode of the vacuum container for forming the P-type layer has the partition plate shape shown in Fig. 4C. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.9 times. The manufacturing conditions of the photovoltaic element are shown in Table 1-1. As the n-type layer forming container and the i-type layer forming container, a forming container having a parallel plate type RF electrode was used. A single photovoltaic element (element-actual 2) was produced in the same manner as in Example 1 except for the above points. For the photovoltaic elements produced in Example 2 and Comparative Example 1, that is, (Element-Execution 2) and (Element-Ratio 1), the property uniformity was the same as in Example 1.
The defect density, photodegradation and open circuit voltage were evaluated. The results are shown in Table 2-1. From Table 2-1, in comparison with the photovoltaic element of Comparative Example 1 (element-ratio 1), the photovoltaic element of Example 2 (element-actual 2) has variations in conversion efficiency, defect density, and It was found that both the photodegradation rate and the open circuit voltage were excellent.
【0021】[0021]
【表2−1】
[実施例3]本例では、p型層を作製する真空容器のカ
ソード電極の形状を、図5(b)に示したしきり状とし
た点が実施例1と異なる。このカソード電極構造では、
導電性帯状部材及びアノード電極の表面積の和に対する
カソード電極の表面積の比率を2.9倍とした。また、
光起電力素子の作製条件は表3−1とした。なお、n型
層形成容器およびi型層形成容器としては、平行平板型
のRF電極を有する形成容器を用いた。他の点は実施例
1と同様として、シングル型光起電力素子(素子−実3
と呼ぶ)を作製した。[Table 2-1] [Embodiment 3] This embodiment differs from Embodiment 1 in that the cathode electrode of the vacuum container for forming the p-type layer has the shape of a slit shown in FIG. 5 (b). With this cathode electrode structure,
The ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.9 times. Also,
The manufacturing conditions of the photovoltaic element are shown in Table 3-1. As the n-type layer forming container and the i-type layer forming container, a forming container having a parallel plate type RF electrode was used. The other points are the same as in Example 1, and the single type photovoltaic element (element-actual 3
Called).
【0022】[0022]
【表3−1】
(比較例2)本例では、p型層を形成する真空容器のカ
ソード電極の形状をしきり状の構造とし、図5(a)に
示したカソード電極構造とした点が実施例1と異なる。
このカソード電極構造では、導電性帯状部材及びアノー
ド電極の表面積の和に対するカソード電極の表面積の比
率を2.8倍とした。この比率は実施例1の2.9倍に
対し若干低いが、セルフバイアス値の変化はなくプラズ
マ自体への大きな変化はないものとみなせる。但し、光
起電力素子の作製条件は、実施例3と同じ条件(表3−
1)とした。他の点は実施例3と同様として、シングル
セル型光起電力素子(素子−比2と呼ぶ)を作成した。
実施例3及び比較例2で作製した光起電力素子、すなわ
ち(素子−実3)と(素子−比2)に対して、実施例1
と同様に、特性均一性、欠陥密度及び光劣化率、開放電
圧の評価を行なった。その結果を、表3−2に示した。
表3−2から、比較例2の光起電力素子(素子−比2)
に対して、実施例3の光起電力素子(素子−実3)は、
変換効率のバラツキ、欠陥密度、及び、光劣化率、開放
電圧のいずれも優れていることが分かった。[Table 3-1] (Comparative Example 2) This example is different from Example 1 in that the cathode electrode of the vacuum container for forming the p-type layer has a slit-shaped structure and the cathode electrode structure shown in FIG.
In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.8 times. This ratio is slightly lower than 2.9 times that in Example 1, but it can be considered that there is no change in the self-bias value and no significant change in the plasma itself. However, the manufacturing conditions of the photovoltaic element were the same as those of Example 3 (Table 3-
1). A single cell type photovoltaic element (element-ratio 2) was prepared in the same manner as in Example 3 except for the above points.
Example 1 is compared with the photovoltaic elements produced in Example 3 and Comparative Example 2, that is, (Element-Execution 3) and (Element-Ratio 2).
In the same manner as the above, the uniformity of characteristics, the defect density, the photodegradation rate, and the open circuit voltage were evaluated. The results are shown in Table 3-2.
From Table 3-2, the photovoltaic element of Comparative Example 2 (element-ratio 2)
On the other hand, the photovoltaic element of Example 3 (element-actual 3) is
It was found that variations in conversion efficiency, defect density, photodegradation rate, and open circuit voltage were all excellent.
【0023】[0023]
【表3−2】
[実施例4]本例では、p型層を作製する真空容器のカ
ソード電極の形状を、図5(c)に示したしきり状とし
た点が実施例3と異なる。このカソード電極構造では、
導電性帯状部材及びアノード電極の表面積の和に対する
カソード電極の表面積の比率を2.9倍とした。また、
光起電力素子の作製条件は、表3−1とした。なお、第
1の導電型層形成容器および第2の導電型層形成容器と
しては、平行平板型のRF電極を有する形成容器を用い
た。他の点は実施例1と同様として、シングル型光起電
力素子(素子−実4と呼ぶ)を作製した。実施例4及び
比較例2で作製した光起電力素子、すなわち(素子−実
4)と(素子−比2)に対して、実施例3と同様に、特
性均一性、欠陥密度及び光劣化率、開放電圧の評価を行
なった。その結果を、表4に示した。表4から、比較例
2の光起電力素子(素子−比2)に対して、実施例4の
光起電力素子(素子−実4)は、変換効率のバラツキ、
欠陥密度、及び、光劣化率、開放電圧のいずれも優れて
いることが分かった。[Table 3-2] [Embodiment 4] This embodiment differs from Embodiment 3 in that the cathode electrode of the vacuum container for forming the p-type layer has the shape of a slit shown in FIG. 5 (c). With this cathode electrode structure,
The ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.9 times. Also,
The manufacturing conditions of the photovoltaic element are shown in Table 3-1. As the first conductive type layer forming container and the second conductive type layer forming container, forming containers having parallel plate type RF electrodes were used. A single type photovoltaic element (element-actual 4) was produced in the same manner as in Example 1 except for the above points. With respect to the photovoltaic devices manufactured in Example 4 and Comparative Example 2, that is, (Device-Execution 4) and (Device-Ratio 2), the property uniformity, the defect density and the photodegradation rate were the same as in Example 3. The open circuit voltage was evaluated. The results are shown in Table 4. From Table 4, in comparison with the photovoltaic element of Comparative Example 2 (element-ratio 2), the photovoltaic element of Example 4 (element-actual 4) has variations in conversion efficiency,
It was found that the defect density, the photodegradation rate, and the open circuit voltage were all excellent.
【0024】[0024]
【表4】
[実施例5]本例では、図5に示したロール・ツー・ロ
ール(Roll to Roll)方式を採用した連続
プラズマCVD装置において、各作製用真空容器を増設
した装置を用い、図7に示したトリプルセル型の光起電
力素子を作製した。その際、各p型層を作製する真空容
器のカソード電極の形状は、図4(b)に示した仕切り
板形状とした。このカソード電極構造では、導電性帯状
部材及びアノード電極の表面積の和に対するカソード電
極の表面積の比率は2.9倍である。なお、n型層形成
容器およびi型層形成容器としては、平行平板型のRF
電極を有する形成容器を用いた。図6の製造装置におい
て、不図示ではあるが、n型層作製用真空容器601、
i型層作製用真空容器100及びp型層作製用真空容器
602をガスゲートを介して接続した装置をワンセット
として、これをさらに2セット増設し、計3セット繰り
返して直列に配置した構成の装置を用いた。しかもその
中で、全てのp型層形成容器に、上述したしきり状とし
た形成容器を設置し、トリプル型光起電力素子を製作し
た。このような装置(不図示)を用い、表5に示す作製
条件で、下部電極上に、第1のn型層、第1のi型層、
第2のp型層、第2のn型層、第2のi型層、第2のp
型層、第3のn型層、第3のi型層、第3のp型層を順
次積み重ねて堆積し、実施例1と同様の作製手順によっ
て、トリプル型光起電力素子(素子−実5)を連続的に
作製した。表5−1には、本例に係る光起電力素子の作
製条件を示した。[Table 4] [Embodiment 5] In this embodiment, a continuous plasma CVD apparatus adopting the roll-to-roll system shown in FIG. A triple cell type photovoltaic device was prepared. At that time, the shape of the cathode electrode of the vacuum container for producing each p-type layer was the partition plate shape shown in FIG. 4 (b). In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode is 2.9 times. The n-type layer forming container and the i-type layer forming container are parallel plate type RF.
A forming container with electrodes was used. In the manufacturing apparatus of FIG. 6, although not shown, a vacuum container 601 for n-type layer production,
An apparatus having a structure in which the i-type layer forming vacuum container 100 and the p-type layer forming vacuum container 602 are connected via a gas gate as one set, and two more sets are added, and a total of three sets are repeatedly arranged in series. Was used. Moreover, among them, all the p-type layer forming containers were provided with the above-mentioned formation container having a striped shape, and a triple type photovoltaic element was manufactured. Using such a device (not shown), under the manufacturing conditions shown in Table 5, the first n-type layer, the first i-type layer, and
Second p-type layer, second n-type layer, second i-type layer, second p-type layer
Layer, the third n-type layer, the third i-type layer, and the third p-type layer are sequentially stacked and deposited, and the triple photovoltaic element (element-actual 5) was continuously prepared. Table 5-1 shows the fabrication conditions of the photovoltaic element according to this example.
【0025】[0025]
【表5−1】
(比較例3)本例では、各p型層を形成する真空容器の
カソード電極の形状を図4(a)に示したカソード電極
構造とした点が実施例5と異なる。このカソード電極構
造では、導電性帯状部材及びアノード電極の表面積の和
に対するカソード電極の表面積の比率は2.8倍であ
る。但し、光起電力素子の作製条件は、実施例5と同じ
条件(表5−1)とした。他の点は実施例5と同様とし
て、トリプルセル型光起電力素子(素子−比3と呼ぶ)
を作製した。実施例5及び比較例3で作製した光起電力
素子、すなわち(素子−実5)と(素子−比3)に対し
て、実施例1と同様に、特性均一性、欠陥密度及び光劣
化率、開放電圧の評価を行なった。その結果を、表5−
2に示した。[Table 5-1] (Comparative Example 3) This example differs from Example 5 in that the shape of the cathode electrode of the vacuum container for forming each p-type layer is the cathode electrode structure shown in FIG. 4 (a). In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode is 2.8 times. However, the manufacturing conditions of the photovoltaic element were the same as those in Example 5 (Table 5-1). The other points are the same as in Example 5, and the triple cell type photovoltaic element (element-ratio 3) is used.
Was produced. With respect to the photovoltaic elements produced in Example 5 and Comparative Example 3, that is, (Element-Executive 5) and (Element-Ratio 3), the characteristic uniformity, the defect density, and the photodegradation rate were the same as in Example 1. The open circuit voltage was evaluated. The results are shown in Table 5-
Shown in 2.
【0026】表5−2から、比較例3の光起電力素子
(素子−比3)に対して、実施例5の光起電力素子(素
子−実5)は、変換効率のバラツキ、欠陥密度、及び、
光劣化率、開放電圧のいずれも優れており、本発明の作
製方法により、優れた特性を有するトリプル型光起電力
素子がえられることが分かった。From Table 5-2, in comparison with the photovoltaic element of Comparative Example 3 (element-ratio 3), the photovoltaic element of Example 5 (element-actual 5) has variations in conversion efficiency and defect density. ,as well as,
It has been found that the photo-deterioration rate and the open circuit voltage are both excellent, and a triple photovoltaic element having excellent characteristics can be obtained by the manufacturing method of the present invention.
【0027】[0027]
【表5−2】 [Table 5-2]
【0028】[0028]
【発明の効果】本発明によれば、以上のカソード電極の
一部に、しきり状電極を形成することによって、該カソ
ード電極のプラズマに接する電極面積の総和を、プラズ
マに接する接地電位にある前記帯状部材およびアノード
電極の表面積の総和よりも大きくなるように構成すると
共に、前記しきり状電極の密度を材料ガスの流れの方向
に段階的、あるいは、連続的に変化させた構成により、
大面積にわたって、高品質で優れた均一性を有し、欠陥
が少なく、高いスループットで大量に再現良く生産する
ことが可能な、光起電力素子等の薄膜半導体の作製装置
及び作製方法を実現することができる。According to the present invention, by forming a threshold electrode on a part of the above cathode electrode, the total electrode area of the cathode electrode in contact with plasma is at the ground potential in contact with plasma. It is configured to be larger than the total surface area of the strip-shaped member and the anode electrode, and the density of the threshold electrode is stepwise or continuously changed in the direction of the flow of the material gas.
To provide a manufacturing apparatus and manufacturing method of a thin film semiconductor such as a photovoltaic element, which has high quality and excellent uniformity over a large area, has few defects, and can be mass-produced with high throughput and high reproducibility. be able to.
【図1】図1は、本発明に係るカソード電極を用いた薄
膜半導体の作製装置の模式的な断面図であり、作製装置
における放電空間の一例を説明するために用いた概念的
模式図である。FIG. 1 is a schematic cross-sectional view of a thin-film semiconductor manufacturing apparatus using a cathode electrode according to the present invention, which is a conceptual schematic diagram used for explaining an example of a discharge space in the manufacturing apparatus. is there.
【図2】図2は、従来のカソード電極の成膜装置で得ら
れる堆積膜の組成プロフィルである。FIG. 2 is a composition profile of a deposited film obtained by a conventional cathode electrode forming apparatus.
【図3】図3は、本発明に係るカソード電極の成膜装置
で得られる堆積膜の組成プロフィルである。FIG. 3 is a composition profile of a deposited film obtained by a cathode electrode film forming apparatus according to the present invention.
【図4】本発明のカソード電極の一例を示した模式図で
ある。FIG. 4 is a schematic diagram showing an example of a cathode electrode of the present invention.
【図5】本発明のカソード電極の一例を示した模式図で
ある。FIG. 5 is a schematic view showing an example of a cathode electrode of the present invention.
【図6】図6は、本発明に係る薄膜半導体の作製装置を
用いた、光起電力素子の作製装置の模式的な断面図であ
る。FIG. 6 is a schematic cross-sectional view of a photovoltaic device manufacturing apparatus using the thin film semiconductor manufacturing apparatus according to the present invention.
【図7】図7は、本発明に係るシングルセル型の光起電
力素子の概念的な断面図である。FIG. 7 is a conceptual cross-sectional view of a single cell type photovoltaic device according to the present invention.
【図8】図8は、本発明に係るトリプルセル型の光起電
力素子の概念的な断面図である。FIG. 8 is a conceptual cross-sectional view of a triple cell type photovoltaic device according to the present invention.
100:真空容器
101:帯状部材
103a、103b、103c:加熱ヒーター
104a、104b、104c:ガス導入管
107:カソード電極
124n、124、124p:ランプヒーター
129n、129、129p、130:ガスゲー卜
131n、131、131p、132:ガスゲート導入
管
301、302:真空容器
303、304:ボビン
305、306:アイドリングローラ
307、308:コンダクタンスバルブ
310、311:排気管
314、315:圧力計
513:排気管
601、602:真空容器
603、604:カソード電極
605、606:ガス導入管
607、608:排気管
1000:導電性帯状部材
1001:真空容器
1002:カソード電極
1003:しきり状電極
1004:アノード電極
1005:ランプヒーター
1006:排気口
1007:ガス導入管
1008:ガスゲート
1009:絶縁ガイシ
1010:高周波発振器
4001:SUS基板
4002:Ag薄膜
4003:ZnO薄膜
4004:n型層
4005:i型層
4006:p型層
4007:ITO
4008:集電電極
5001:SUS基板
5002:Ag薄膜
5003:ZnO薄膜
5004:第1のn型層
5005:第1のi型層
5006:第1のp型層
5007:第2のn型層
5008:第2のi型層
5009:第2のp型層
5010:第3のn型層
5011:第3のi型層
5012:第3のp型層
5013:ITO
5014:集電電極100: Vacuum container 101: Band-shaped members 103a, 103b, 103c: Heater heaters 104a, 104b, 104c: Gas introduction tube 107: Cathode electrodes 124n, 124, 124p: Lamp heaters 129n, 129, 129p, 130: Gas gates 131n, 131 , 131p, 132: Gas gate introduction pipes 301, 302: Vacuum containers 303, 304: Bobbins 305, 306: Idling rollers 307, 308: Conductance valves 310, 311: Exhaust pipes 314, 315: Pressure gauge 513: Exhaust pipes 601, 602 : Vacuum containers 603, 604: Cathode electrodes 605, 606: Gas introduction pipes 607, 608: Exhaust pipe 1000: Conductive strip member 1001: Vacuum container 1002: Cathode electrode 1003: Edged electrode 1004: Anode electrode 1005: Pump heater 1006: Exhaust port 1007: Gas inlet pipe 1008: Gas gate 1009: Insulation insulator 1010: High frequency oscillator 4001: SUS substrate 4002: Ag thin film 4003: ZnO thin film 4004: n-type layer 4005: i-type layer 4006: p-type layer 4007 : ITO 4008: Current collecting electrode 5001: SUS substrate 5002: Ag thin film 5003: ZnO thin film 5004: First n-type layer 5005: First i-type layer 5006: First p-type layer 5007: Second n-type Layer 5008: Second i-type layer 5009: Second p-type layer 5010: Third n-type layer 5011: Third i-type layer 5012: Third p-type layer 5013: ITO 5014: Current collecting electrode
フロントページの続き (72)発明者 幸田 勇蔵 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 矢島 孝博 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 澤山 忠志 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 金井 正博 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平1−227428(JP,A) 特開 平9−64389(JP,A) 特開 平7−316824(JP,A) 特開 平1−227426(JP,A) 特開 昭62−282434(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/205 C23C 16/50 Front page continuation (72) Inventor Yuzo Koda 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Takahiro Yajima 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Tadashi Sawayama 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Masahiro Kanai 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) Reference References JP-A 1-227428 (JP, A) JP-A 9-64389 (JP, A) JP-A 7-316824 (JP, A) JP-A 1-227426 (JP, A) JP-A 62- 282434 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/205 C23C 16/50
Claims (11)
放電によって分解し、帯状部材上に薄膜半導体を形成す
る薄膜半導体の作製装置において、前記高周波電力の印
加電極であるカソード電極の一部に、しきり状電極を形
成することによって、該カソード電極のプラズマに接す
る電極面積の総和を、プラズマに接する接地電位にある
前記帯状部材およびアノード電極の表面積の総和よりも
大きくなるように構成すると共に、前記しきり状電極の
密度を材料ガスの流れの方向に段階的、あるいは、連続
的に変化させてなることを特徴とする薄膜半導体の作製
装置。1. A thin-film semiconductor manufacturing apparatus for applying a high-frequency power to decompose a material gas by plasma discharge to form a thin-film semiconductor on a band-shaped member. By forming a threshold electrode, the sum of the electrode areas of the cathode electrode in contact with the plasma is configured to be larger than the sum of the surface areas of the strip-shaped member and the anode electrode in contact with the plasma at the ground potential, and An apparatus for manufacturing a thin film semiconductor, characterized in that the density of the threshold electrode is changed stepwise or continuously in the flow direction of the material gas.
に配置されている平板電極上の複数のフィン状もしくは
ブロック状の部材で構成されていることを特徴とする請
求項1に記載の薄膜半導体の作製装置。2. The strip-shaped electrode is constituted by a plurality of fin-shaped or block-shaped members on a flat plate electrode arranged in parallel with the strip-shaped member. Thin-film semiconductor manufacturing equipment.
端部が前記帯状部材に対してその最近接距離が一定とな
るように高さを揃えて、前記平板電極上に配置されてい
ることを特徴とする請求項2に記載の薄膜半導体の作製
装置。3. The plate-shaped electrode is arranged on the flat plate electrode so that the tip end of the plate-shaped electrode has a uniform height so that the closest distance to the strip-shaped member is constant. The thin-film semiconductor manufacturing apparatus according to claim 2.
る単位面積当たりの数を、材料ガスの流れの方向に段階
的、あるいは、連続的に変化させて配置されていること
を特徴とする請求項2または請求項3に記載の薄膜半導
体の作製装置。4. The threshold electrodes are arranged such that the number per unit area with respect to the plate electrode is changed stepwise or continuously in the flow direction of the material gas. Item 2. The thin-film semiconductor manufacturing apparatus according to item 2 or 3.
面積当たりの数は、前記材料ガスの流れの方向の上流側
である材料供給律速領域において多く、下流側である材
料枯渇領域において少なくなっていることを特徴とする
請求項4に記載の薄膜半導体の作製装置。5. The number of the threshold electrodes per unit area with respect to the flat plate electrode is large in the material supply rate-determining region which is the upstream side in the flow direction of the material gas, and is small in the material depletion region which is the downstream side. The thin-film semiconductor manufacturing apparatus according to claim 4, wherein
CVD装置を連続的に通過させ、プラズマCVD法によ
り該帯状部材上に複数の異なる薄膜半導体を積層形成す
る薄膜半導体の作製装置において、前記複数のプラズマ
CVD装置の一部または全部が、請求項1〜請求項5の
いずれか1項に記載の薄膜半導体の作製装置であること
を特徴とする薄膜半導体の作製装置。6. An apparatus for producing a thin film semiconductor, wherein a strip-shaped member is continuously passed through a plurality of connected plasma CVD devices, and a plurality of different thin film semiconductors are laminated on the strip-shaped member by a plasma CVD method. A part or all of the plurality of plasma CVD apparatuses is the thin film semiconductor manufacturing apparatus according to any one of claims 1 to 5.
CVD装置を連続的に通過させ、プラズマCVD法によ
り該帯状部材上に少なくとも1組以上のn型、i型、p
型薄膜半導体層をこの順で積層形成する薄膜半導体の作
製装置において、少なくとも、前記p型薄膜半導体層の
作製装置が請求項1〜請求項5のいずれか1項に記載の
薄膜半導体の作製装置であることを特徴とする薄膜半導
体の作製装置。7. A strip-shaped member is continuously passed through a plurality of connected plasma CVD devices, and at least one set of n-type, i-type, and p-types are formed on the strip-shaped member by a plasma CVD method.
A thin-film semiconductor manufacturing apparatus for forming type thin film semiconductor layers in this order, at least the p-type thin-film semiconductor layer manufacturing apparatus according to any one of claims 1 to 5. 2. A thin-film semiconductor manufacturing apparatus, comprising:
i、またはSiであると共にマイクロクリスタルである
ことを特徴とする請求項7に記載の薄膜半導体の作製装
置。8. The main component of the p-type thin film semiconductor layer is S.
The thin film semiconductor manufacturing apparatus according to claim 7, wherein the thin film semiconductor is i or Si and is a microcrystal.
CVD装置を連続的に通過させ、プラズマCVD法によ
り該帯状部材上に少なくとも1組以上のn型、i型、p
型薄膜半導体層をこの順で積層形成する薄膜半導体の作
製方法において、少なくとも、前記p型薄膜半導体層の
形成に請求項1〜請求項5のいずれか1項に記載の薄膜
半導体の作製装置を用い、該p型薄膜半導体層をSiH
4、CH4、BF3、および、H2の中から一部または全部
から選ばれた材料ガスによって、主成分がSi、または
Siであるとともにマイクロクリスタルであるp型薄膜
半導体層を形成することを特徴とする薄膜半導体の作製
方法。9. A strip-shaped member is continuously passed through a plurality of connected plasma CVD apparatuses, and at least one set of n-type, i-type, and p-types are formed on the strip-shaped member by a plasma CVD method.
In a method for producing a thin film semiconductor, in which a p-type thin film semiconductor layer is formed in this order, at least the p-type thin film semiconductor layer is formed by using the thin film semiconductor production apparatus according to any one of claims 1 to 5. Using the p-type thin film semiconductor layer as SiH
A p-type thin film semiconductor layer having a main component of Si or Si and a microcrystal is formed by a material gas selected from a part or all of 4, CH 4, BF 3, and H 2. Method for manufacturing thin film semiconductor.
Hzの正弦波の供給電力により作成することを特徴とす
る請求項9に記載の薄膜半導体の作製方法。10. The p-type thin film semiconductor layer is 13.56M.
The thin film semiconductor manufacturing method according to claim 9, wherein the thin film semiconductor is manufactured by using a power supply of a sine wave of Hz.
の温度で作成することを特徴とする請求項9または請求
項10に記載の薄膜半導体の作製方法。11. The method for producing a thin film semiconductor according to claim 9, wherein the p-type thin film semiconductor layer is formed at a temperature of 270 ° C. or lower.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08738697A JP3403001B2 (en) | 1997-03-21 | 1997-03-21 | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08738697A JP3403001B2 (en) | 1997-03-21 | 1997-03-21 | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10270366A JPH10270366A (en) | 1998-10-09 |
JP3403001B2 true JP3403001B2 (en) | 2003-05-06 |
Family
ID=13913463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08738697A Expired - Fee Related JP3403001B2 (en) | 1997-03-21 | 1997-03-21 | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3403001B2 (en) |
-
1997
- 1997-03-21 JP JP08738697A patent/JP3403001B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10270366A (en) | 1998-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5468521A (en) | Method for forming a photoelectric deposited film | |
US6159763A (en) | Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element | |
US6530341B1 (en) | Deposition apparatus for manufacturing thin film | |
JP3437386B2 (en) | Photovoltaic element and manufacturing method thereof | |
US20020016017A1 (en) | Process for producing a semiconductor device | |
JP3684013B2 (en) | Semiconductor thin film and photovoltaic device manufacturing apparatus | |
US6057005A (en) | Method of forming semiconductor thin film | |
JP3403001B2 (en) | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method | |
JP3403039B2 (en) | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method | |
JP3403038B2 (en) | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method | |
JP3679494B2 (en) | Non-single crystal semiconductor thin film forming apparatus and method | |
JP3690772B2 (en) | Photovoltaic element forming apparatus and forming method | |
JP3673593B2 (en) | Non-single crystal semiconductor thin film forming apparatus and method | |
JPH0524976A (en) | Method for doping semiconductor and apparatus therefor | |
JP3684012B2 (en) | Method for producing photovoltaic element | |
JP3554314B2 (en) | Deposition film formation method | |
JP2002009319A (en) | Deposition film-forming apparatus | |
JP2001355073A (en) | Deposited film forming system | |
JPH06184755A (en) | Method and device for forming deposition film | |
JP2004266111A (en) | Method for manufacturing microcrystal film and microcrystal film solar cell | |
JP3487580B2 (en) | Deposited film forming method and deposited film forming apparatus | |
JP3416546B2 (en) | Method and apparatus for forming deposited film | |
JP3683999B2 (en) | Method and apparatus for forming non-single crystal semiconductor thin film | |
JPH09283453A (en) | Apparatus and method for forming non-monocrystalline semiconductor thin film | |
JP2000183383A (en) | Method and apparatus for forming deposited film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
LAPS | Cancellation because of no payment of annual fees |