JP3494036B2 - 電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電源を直流に
電力変換した後に、直流から高周波に電力変換すること
によって負荷回路に高周波電力を供給する電源装置に関
するものである。

【０００２】

【従来の技術】この種の電源装置として図８に示すよう
な回路がある。この回路は、商用電源のような交流電源
Ｖｓを全波整流する整流器ＤＢの直流出力端間に、リー
ケージトランスＴ１の１次巻線とダイオードＤ１と平滑
コンデンサＣ１との直列回路を接続してあり、平滑コン
デンサＣ１を電源とするインバータ回路ＩＮＶを動作さ
せることによって、負荷としての放電灯Ｌａに高周波電
力を供給するとともに平滑コンデンサＣ１を充電するよ
うに構成されている。

【０００３】インバータ回路ＩＮＶは、平滑コンデンサ
Ｃ１の両端間に接続された一対のスイッチング素子Ｑ
１，Ｑ２の直列回路を備え、両スイッチング素子Ｑ１，
Ｑ２は駆動回路ＤＶによって、交流電源ＡＣの電源周波
数よりも十分に高い周波数で交互にオンオフされる。図
示例ではスイッチング素子Ｑ１，Ｑ２としてバイポーラ
トランジスタを用いており、スイッチング素子Ｑ１，Ｑ
２のオフ時に電流回生用の経路を形成するために、各ス
イッチング素子Ｑ１，Ｑ２にそれぞれ逆並列にダイオー
ドＤ１，Ｄ２を接続してある。つまり、ダイオードＤ
１，Ｄ２はスイッチング素子Ｑ１，Ｑ２のオン時とは逆
向きの電流が通過可能となるように各スイッチング素子
Ｑ１，Ｑ２にそれぞれ並列接続されている。スイッチン
グ素子Ｑ１，Ｑ２としてＭＯＳＦＥＴなどを用いるとき
には、ボディダイオードがダイオードＤ１，Ｄ２として
機能するからダイオードＤ１，Ｄ２を省略することがで
きる。

【０００４】両スイッチング素子Ｑ１，Ｑ２の接続点
（インバータ回路ＩＮＶの出力端）と整流器ＤＢの一方
の直流出力端（図示例では負極）との間には、インピー
ダンス要素としての小容量（平滑コンデンサＣ１に対し
て十分に小さい容量）のコンデンサＣ２とリーケージト
ランスＴ１の１次巻線との直列回路が接続される。ま
た、コンデンサＣ２とリーケージトランスＴ１の１次巻
線との接続点は整流器ＤＢの他方の直流出力端（図示例
では正極）に接続される。したがって、コンデンサＣ２
は整流器ＤＢの直流出力端間に接続されることになる。

【０００５】リーケージトランスＴ１の２次巻線の両端
間には蛍光灯のようなフィラメントを有する放電灯Ｌａ
が接続され、放電灯Ｌａの両フィラメントの非電源側端
間には、リーケージトランスＴ１の漏れインダクタンス
とともに共振回路を構成するコンデンサＣ３が接続され
る。このコンデンサＣ３は放電灯Ｌａのフィラメントの
予熱時には予熱電流を流す経路を形成する。

【０００６】図８に示す回路の定常時の動作を簡単に説
明する。スイッチング素子Ｑ１がオンであると、平滑コ
ンデンサＣ１−スイッチング素子Ｑ１−リーケージトラ
ンスＴ１−コンデンサＣ２−平滑コンデンサＣ１の経路
で電流が流れる。このとき、コンデンサＣ２とリーケー
ジトランスＴ１の漏れインダクタンスとからなる共振回
路の共振作用により、コンデンサＣ２の両端電圧は増加
する。この共振回路の共振周波数はスイッチング素子Ｑ
１，Ｑ２のスイッチング周波数よりも低く設定してあ
り、スイッチング素子Ｑ１のオン期間には電流の向きが
反転することはなく、スイッチング素子Ｑ１のオフ後も
リーケージトランスＴ１−コンデンサＣ２−ダイオード
Ｄ２−リーケージトランスＴ１の経路で電流が流れ続
け、リーケージトランスＴ１に蓄積されたエネルギが放
出される。つまり、コンデンサＣ２の両端電圧は増加し
続けるのであって、ダイオードＤ１は回生電流を流す経
路を形成することになる。

【０００７】次に、スイッチング素子Ｑ２がオンになる
と、リーケージトランスＴ１の漏れインダクタンスとコ
ンデンサＣ２，Ｃ３との共振作用によって、リーケージ
トランスＴ１の１次巻線に流れる電流の向きが反転し、
コンデンサＣ２−リーケージトランスＴ１−スイッチン
グ素子Ｑ２−コンデンサＣ２の経路で電流が流れる。こ
うしてコンデンサＣ２が放電してコンデンサＣ２の両端
電圧が整流器ＤＢの出力電圧よりも低くなると、整流器
ＤＢ−リーケージトランスＴ２−スイッチング素子Ｑ２
−整流器ＤＢの経路で電流が流れるようになる。つま
り、交流電源Ｖｓから整流器ＤＢに入力電流が流れる。
ここでスイッチング素子Ｑ２がオフになってもリーケー
ジトランスＴ１の１次巻線には同じ向きに電流が流れ続
けるから、整流器ＤＢ−リーケージトランスＴ１−ダイ
オードＤ１−平滑コンデンサＣ１−整流器ＤＢの経路で
電流が流れ、この期間にも交流電源Ｖｓから整流器ＤＢ
に入力電流が流れる。こうして整流器ＤＢの出力電圧と
リーケージトランスＴ１の１次巻線の両端電圧との加算
電圧が平滑コンデンサＣ１の両端電圧よりも低くなる
と、ダイオードＤ１が非導通になり、交流電源Ｖｓから
の入力電流は停止する。その後、スイッチング素子Ｑ１
が再びオンになり、上記動作を繰り返すのである。

【０００８】以上の説明から明らかなように、インバー
タ回路ＩＮＶにおけるスイッチング素子Ｑ１，Ｑ２のオ
ンオフ動作の１周期の間に、交流電源Ｖｓから整流器Ｄ
Ｂに入力電流が流れる期間があり、かつスイッチング素
子Ｑ１，Ｑ２のスイッチング周波数は交流電源Ｖｓの電
源周波数よりも十分に高いから、交流電源Ｖｓの電圧波
形の１周期内のほぼ全期間に亘って、交流電源Ｖｓから
整流器ＤＢへの入力電流を高周波的に流すことができ、
整流器ＤＢへの入力電流波形の包絡線をほぼ滑らかに連
続させることができるのである。その結果、交流電源Ｖ
ｓと整流器ＤＢとの間にスイッチング周波数程度の高周
波を阻止するフィルタを設ければ、交流電源Ｖｓからの
入力電流をほぼ連続させることができ、入力電流の高調
波歪の増加を抑制することができる。また、入力電流波
形は交流電源Ｖｓの電圧波形にほぼ相似になり、入力力
率の低下を抑制することができる。つまり、低入力歪で
高力率の電源装置を提供することができる。このよう
に、交流電源Ｖｓから平滑コンデンサＣ１を充電する直
流電圧を生成し、さらにインバータ回路ＩＮＶの動作に
よって放電灯Ｌａに高周波電圧を印加するのであって、
これらの回路構成により電力変換手段が構成される。

【０００９】ところで、上述した電源装置では無負荷に
なると、負荷としての放電灯Ｌａでの電力消費がなくな
るから、スイッチング素子Ｑ２のオン時に、整流器ＤＢ
−リーケージトランスＴ１−スイッチング素子Ｑ２−整
流器ＤＢの経路で電流が流れてリーケージトランスＴ１
に蓄積されるエネルギが、放電灯Ｌａの定格点灯時より
も大きくなる。その結果、スイッチング素子Ｑ２のオフ
時に、整流器ＤＢ−リーケージトランスＴ１−ダイオー
ドＤ１−平滑コンデンサＣ１−整流器ＤＢの経路で電流
が流れることにより平滑コンデンサＣ１に蓄積される電
荷量が増加し、平滑コンデンサＣ１の両端電圧が異常に
上昇することになる。このように平滑コンデンサＣ１の
両端電圧が上昇すると、スイッチング素子Ｑ１，Ｑ２な
どの回路構成素子に印加される電圧も定格点灯時より増
大し、回路構成素子にストレスがかかることになる。

【００１０】そこで、無負荷を異常として検出し、回路
構成素子にストレスがかからないように、インバータ回
路ＩＮＶのスイッチング周波数を高くすることによって
リーケージトランスＴ１の蓄積エネルギを小さくし、平
滑コンデンサＣ１の両端電圧の上昇を抑制したり、ある
いはインバータ回路ＩＮＶのスイッチング動作を停止さ
せるように駆動回路ＤＶを制御することが考えられてい
る。

【００１１】この種の異常を検出する回路としては、図
９に示すように、平滑コンデンサＣ１の両端電圧を検出
する回路構成が考えられる。この構成では、平滑コンデ
ンサＣ１の両端間に検出用抵抗Ｒｄｃと抵抗Ｒｆとの直
列回路を並列接続するとともに、抵抗Ｒｆにコンデンサ
Ｃｆを並列接続し、コンパレータＣＰ１によって抵抗Ｒ
ｆの両端電圧を基準電圧Ｖｋと比較する構成になってい
る。このコンパレータＣＰ１は、平滑コンデンサＣ１の
両端電圧が上昇して所定電圧以上になると、出力をＨレ
ベルにし、平滑コンデンサＣ１の両端電圧を引き下げる
方向に駆動回路ＤＶを制御する。具体的には上述したよ
うに、インバータ回路ＩＮＶのスイッチング周波数を高
くしたり、インバータ回路ＩＮＶの動作を停止させる。
ここに、コンデンサＣｆはコンパレータＣＰ１に入力す
る電圧から高周波ノイズを低減する機能を有し、誤検出
の可能性を低減するものである。

【００１２】ところで、基準電圧Ｖｋは、一定電圧とす
る構成と、放電灯Ｌａの動作状態（たとえば調光量な
ど）に応じて変化させる構成とが考えられる。

【００１３】図１０の実線は正常に動作しているときの
抵抗Ｒｆの両端電圧Ｖｃと周波数との関係を示してい
る。周波数ｆ１は放電灯Ｌａの定格点灯時の周波数であ
り、周波数ｆ２は放電灯Ｌａを調光点灯させもっとも深
く調光する（つまり光出力を最小にする）ときの周波数
を示している。ここで、抵抗Ｒｆの両端電圧Ｖｃが周波
数の増加とともに低下しているのは、入力電流のＴＨＤ
（全高調波歪）を低減させるために、調光量に応じてイ
ンバータ回路ＩＮＶのデューティを調節し、調光が深く
なるほど平滑コンデンサＣ１の両端電圧を引き下げるよ
うに制御しているからである。このような制御によっ
て、照明器具などの電気機器の入力電流のＴＨＤについ
てＩＥＥＥなどにおいて規定しているクラスＣの仕様を
満足することができる。

【００１４】図１０から明らかなように、基準電圧Ｖｋ
を一定電圧とするには、図１０に破線で示すように、抵
抗Ｒｆの両端電圧Ｖｃの最大値（周波数ｆ１のときの電
圧Ｖｃ）よりも基準電圧Ｖｋを高く設定しておくことが
必要である。また、基準電圧Ｖｋを放電灯Ｌａの動作状
態（たとえば調光量など）に応じて変化させる場合に
は、図１０に一点鎖線で示すように、基準電圧Ｖｋを抵
抗Ｒｆの両端電圧Ｖｃよりもやや高い電圧で周波数に応
じた変化させる必要がある。

【００１５】ところで、無負荷のような異常を検出する
回路構成としては、図１１に示すように、リーケージト
ランスＴ１に検出用巻線を設け、検出用巻線の誘起電圧
をダイオードＤＴにより半波整流し、２個の抵抗ＲＴ，
Ｒｇの直列回路により分圧するとともに、抵抗Ｒｇに並
列接続したコンデンサＣｇにより高周波成分を除去した
後、コンデンサＣｇの両端電圧と基準電圧Ｖｊとをコン
パレータＣＰ２により比較する構成も考えられる。この
構成では検出用巻線の誘起電圧は、放電灯Ｌａの両端電
圧（ランプ電圧）に比例した電圧になる。つまり、放電
灯Ｌａが軽負荷になるとランプ電圧が上昇するから、検
出用巻線の誘起電圧も上昇し、結果的にコンデンサＣｇ
の両端電圧も上昇する。無負荷時には検出用巻線の誘起
電圧はもっとも上昇するから、基準電圧Ｖｊとして無負
荷時のコンデンサＣｇの両端電圧以下の電圧を設定して
おけば、無負荷時にコンパレータＣＰ２の出力をＨレベ
ルにすることができる。こうして無負荷時に駆動回路Ｄ
Ｖを制御して、インバータ回路ＩＮＶの動作を停止させ
たり、スイッチング周波数を高くすることが可能にな
る。

【００１６】この構成の場合では、上述のように深く調
光するほどコンデンサＣｇの両端電圧が上昇することに
なる。つまり、コンデンサＣｇ（あるいは抵抗Ｒｇ）の
両端電圧Ｖｂは正常に動作しているときには、図１２に
実線で示すように、周波数が高くなるほど上昇する。こ
こで、周波数ｆ１は放電灯Ｌａの定格点灯時の周波数で
あり、周波数ｆ２は調光点灯状態でもっとも深く調光し
たときの周波数であって、無負荷のような異常が生じた
場合にはコンデンサＣ３が外れるからコンデンサＣｇの
両端電圧Ｖｂは急激に上昇する。

【００１７】図１１に示す構成においても基準電圧Ｖｊ
を一定電圧に設定する構成と基準電圧Ｖｊを放電灯Ｌａ
の動作状態に応じて変化させる構成とが考えられる。基
準電圧Ｖｊを一定電圧に設定する場合には、図１２に破
線で示すように、コンデンサＣｇの両端電圧の最大値
（周波数ｆ２のときの電圧Ｖｂ）よりも基準電圧Ｖｊを
高く設定しておくことが必要である。また、基準電圧Ｖ
ｊを放電灯Ｌａの動作状態に応じて変化させる場合に
は、図１２に一点鎖線で示すように、基準電圧Ｖｋを抵
抗Ｒｆの両端電圧Ｖｃよりもやや高い電圧で周波数に応
じた変化させる必要がある。

【００１８】

【発明が解決しようとする課題】上述のように、基準電
圧Ｖｋ，Ｖｊを一定電圧とする場合と、負荷の動作状態
に応じて基準電圧Ｖｋ，Ｖｊを変化させる場合とのいず
れにおいても正常時にはインバータ回路ＩＮＶの動作を
継続させ、異常時にはインバータ回路ＩＮＶの出力を低
減させることが可能である。

【００１９】しかしながら、図９の回路構成において基
準電圧Ｖｋを一定電圧とすると、図１０から明らかなよ
うに、インバータ回路ＩＮＶのスイッチング周波数を高
くして深く調光したときに抵抗Ｒｆの両端電圧Ｖｃと基
準電圧Ｖｋとの差が大きくなり、異常が生じても抵抗Ｒ
ｆの両端電圧が基準電圧Ｖｋを越えにくくなり、異常の
検出が遅れる場合がある。言い換えると、下限付近まで
調光している状態で異常が生じても異常が検出されにく
いから、異常発生時に構成部品にストレスがかかりやす
いという問題が生じる。

【００２０】一方、基準電圧Ｖｋを負荷の動作状態に応
じて変化させれば、抵抗Ｒｆの両端電圧のピーク値と基
準電圧Ｖｋとの差をつねに小さく保つことができるか
ら、異常の検出が遅れるという問題は生じない。しかし
ながら、負荷の動作状態に応じて基準電圧Ｖｋを変化さ
せるには、基準電圧Ｖｋを一定電圧とする場合に比較す
ると回路構成が複雑になり部品点数が増加するという問
題がある。

【００２１】このような問題は、図１１の回路構成にお
いても同様であって、基準電圧Ｖｊを一定電圧とすれ
ば、インバータ回路ＩＮＶのスイッチング周波数を低く
して定格点灯させたときに抵抗Ｒｇの両端電圧Ｖｂと基
準電圧Ｖｊとの差が大きくなり、異常発生時に構成部品
にストレスがかかりやすくなる。一方、基準電圧Ｖｊを
スイッチング周波数とともに変化させるのは回路構成が
複雑になるという問題がある。

【００２２】本発明は上記事由に鑑みて為されたもので
あり、その目的は、異常の有無によって変化する検出値
と比較するための基準値を一定値としながらも、異常の
検出を迅速に行うことができるようにして構成部品に不
要なストレスがかからないようにした電源装置を提供す
ることにある。

【００２３】

【課題を解決するための手段】請求項１の発明は、交流
電源を電力変換して負荷に供給するとともに負荷に供給
する出力を調節可能とする駆動手段を備える電力変換手
段と、負荷に供給する出力の低下に伴って低下するとと
もに異常時に上昇する電圧を第１の検出値として電力変
換手段から検出する第１の検出手段と、負荷に供給する
出力の低下に伴って上昇するとともに異常時に上昇する
電圧を第２の検出値として電力変換手段から検出する第
２の検出手段と、第１の検出値と第２の検出値とを加算
する加算手段と、加算手段より出力された加算結果が基
準値以上になると異常が発生したと判断して異常を解消
する方向に駆動手段を制御する異常検出手段とを備える
ものである。この構成によれば、第１の検出値と第２の
検出値とは負荷に供給する出力の変化に伴う検出値の変
化が相反しているので、第１の検出値と第２の検出値と
の加算手段による加算結果は負荷に供給する出力変化に
対する変化が少なくなる。したがって、正常時の加算結
果を基準値と比較するように異常検出手段を構成するこ
とで、負荷への供給出力の変化範囲において基準値を一
定値に設定しても基準値と正常時の加算結果との差をつ
ねに小さくすることが可能になり、結果的に異常の検出
を迅速に行うことが可能になって回路構成要素にストレ
スがかかるのを抑制することができる。しかも、負荷へ
の供給出力が変化しても基準値は一定値であるから、基
準値を変化させる場合に比較すると回路構成が比較的簡
単なものになり、コストの低減につながる。

【００２４】請求項２の発明は、請求項１の発明におい
て、前記電力変換手段が、交流電源を整流する整流器
と、２次側に負荷が接続されたトランスと、トランスの
１次巻線との直列回路が整流器の直流出力端間に挿入さ
れる第１のスイッチング素子と、第１のスイッチング素
子に直列接続された第２のスイッチング素子と、第１お
よび第２のスイッチング素子との直列回路に並列に接続
された平滑コンデンサと、第１および第２のスイッチン
グ素子にそれぞれ並列接続され各スイッチング素子のオ
ン時とは逆向きの電流が通過可能な第１および第２のダ
イオードと、交流電源の電源周波数よりも十分に高いス
イッチング周波数で第１および第２のスイッチング素子
を交互にオンオフさせるとともにスイッチング周波数を
可変とする前記駆動手段たる駆動回路と、トランスの１
次巻線と第１のスイッチング素子との直列回路の両端間
に接続されトランスのインダクタンス成分および負荷と
ともに共振回路を形成するコンデンサとからなり、第１
の検出手段が平滑コンデンサの両端電圧に比例した電圧
を検出し、第２の検出手段が負荷に印加される電圧に比
例した電圧を検出するものである。この構成では、第１
および第２のスイッチング素子のオンオフによって整流
器への入力電流を高周波的に流すことができ、入力電流
の包絡線をほぼ連続した波形とすることが可能になる。
したがって、交流電源と整流器との間に高周波阻止用の
フィルタを設けることによって、入力電流の高調波歪を
低減することができる。しかも、入力電流の高調波歪を
低減する構成と、負荷に高周波電力を供給する構成とを
スイッチング素子を２個用いて実現するから、これらの
構成を各別に備える場合に比較すると回路構成が簡単に
なる。

【００２５】請求項３の発明は、請求項１の発明におい
て、前記電力変換手段が、第１および第２のスイッチン
グ素子の直列回路と、第１および第２のスイッチング素
子との直列回路に並列に接続された平滑コンデンサと、
第１および第２のスイッチング素子にそれぞれ並列接続
され各スイッチング素子のオン時とは逆向きの電流が通
過可能な第１および第２のダイオードと、交流電源の電
源周波数よりも十分に高いスイッチング周波数で第１お
よび第２のスイッチング素子を交互にオンオフさせると
ともにスイッチング周波数を可変とする前記駆動手段た
る駆動回路と、交流電源の一端に接続点が接続される第
３および第４のダイオードの直列回路と、２次側に負荷
が接続され１次巻線が交流電源の他端と第１および第２
のスイッチング素子の接続点との間に接続されたトラン
スと、トランスの１次巻線との直列回路が第１および第
２のスイッチング素子の一方に並列接続されトランスの
インダクタンス成分および負荷とともに共振回路を形成
するコンデンサとからなり、第１の検出手段が平滑コン
デンサの両端電圧に比例した電圧を検出し、第２の検出
手段が負荷に印加される電圧に比例した電圧を検出する
ものである。この構成では、第１および第２のスイッチ
ング素子のオンオフによって第３および第４のダイオー
ドを通過する入力電流を高周波的に流すことができ、入
力電流の包絡線をほぼ連続した波形とすることが可能に
なる。したがって、交流電源と第３および第４のダイオ
ードとの間に高周波阻止用のフィルタを設けることによ
って、入力電流の高調波歪を低減することができる。し
かも、入力電流の高調波歪を低減する構成と、負荷に高
周波電力を供給する構成とをスイッチング素子を２個用
いて実現するから、これらの構成を各別に備える場合に
比較すると回路構成が簡単になる。

【００２６】請求項４の発明は、請求項２または請求項
３の発明において、前記トランスに設けた検出用巻線の
誘起電圧が第２の検出値として前記第２の検出手段に入
力されるものである。この構成によれば、トランスによ
り絶縁した状態で第２の検出値を得ることができるか
ら、安全性が高くなる。

【００２７】請求項５の発明は、請求項２または請求項
３の発明において、負荷の両端電圧が第２の検出値とし
て前記第２の検出手段に入力されるものである。この構
成では、トランスに別途の巻線を設ける必要がなく、ト
ランスとして小型のものを用いることが可能になる。ま
た、トランスのサイズを小型化する必要がないのであれ
ば、別途に巻線を設けるものと同様のサイズで巻線の線
径をより大きくすることが可能になり、銅損を低減する
ことが可能になる。

【００２８】請求項６の発明は、請求項４または請求項
５の発明において、前記第１の検出手段が、平滑コンデ
ンサの一端に一端が接続され平滑コンデンサの両端電圧
に相当する電流が流れる抵抗を備えるものである。この
構成では、抵抗を用いるだけで平滑コンデンサの端子電
圧に相当する検出値を得ることができ、少ない部品点数
で構成することが可能である。

【００２９】請求項７の発明は、請求項４または請求項
５の発明において、前記第１の検出手段が、整流器の直
流出力端の一方に一端が接続され整流器の出力電流に相
当する電流が流れる抵抗を備えるものである。この構成
では、平滑コンデンサの両端電圧よりも低い電圧を第１
の検出値とするから、第１の検出手段の回路構成部品に
耐圧が比較的低いものを用いることができる。

【００３０】請求項８の発明は、請求項４または請求項
５の発明において、第１および第２のスイッチング素子
の直列回路に挿入され第１のスイッチング素子と第２の
スイッチング素子との一方を通過する電流が流れる抵抗
を備えるものである。この構成では、スイッチング素子
に流れる電流を検出するから、進相電流の検出が可能に
なる。

【００３１】

【発明の実施の形態】（第１の実施の形態）本実施形態
の基本的な構成は、図９、図１１に示した従来構成と同
様であるから、同機能を有する構成については同符号を
付して説明を省略し、以下では主として本実施形態の特
徴部分について説明する。

【００３２】本実施形態は、図１に示すように、平滑コ
ンデンサＣ１の両端電圧に相当する検出値（第１の検出
値）と、リーケージトランスＴ１に設けた検出用巻線の
誘起電圧に相当する検出値（第２の検出値）とを加算回
路（加算手段）ＡＤＤにより加算し、加算回路ＡＤＤの
出力値をコンパレータＣＰによって基準電圧Ｖｉと比較
するように構成してある。つまり、コンパレータＣＰに
より異常検出手段が構成される。平滑コンデンサＣ１の
両端電圧に相当する検出値は平滑コンデンサＣ１の正極
側に一端が接続されている検出用抵抗Ｒｄｃを通して検
出される。後述するように加算回路ＡＤＤは電流を加算
するように構成されており、検出用抵抗Ｒｄｃを流れる
電流を加算回路ＡＤＤに入力する。一方、リーケージト
ランスＴ１の検出用巻線の誘起電圧に相当する検出値
は、ダイオードＤＴにより半波整流された後、抵抗ＲＴ
を通して加算回路ＡＤＤに入力される。つまり、抵抗Ｒ
Ｔを流れる電流が加算回路ＡＤＤに入力される。加算回
路ＡＤＤでは、検出用抵抗Ｒｄｃを流れる電流と、抵抗
ＲＴを流れる電流とを加算し、加算電流に相当する電圧
を出力する。

【００３３】ここにおいて、図９に示した従来構成につ
いて説明したように、平滑コンデンサＣ１の両端電圧に
相当する検出値Ｖｘ（図１０に示した抵抗Ｒｆの両端電
圧Ｖｂｃに相当する）はインバータ回路ＩＮＶのスイッ
チング周波数が高くなるほど減少し、一方、図１１に示
した従来構成について説明したように、リーケージトラ
ンスＴ１の検出用巻線の誘起電圧に相当する検出値Ｖｙ
（図１２に示した抵抗Ｒｇの両端電圧に相当する）はイ
ンバータ回路ＩＮＶのスイッチング周波数が高くなるほ
ど増加する。したがって、両検出値Ｖｘ、Ｖｙは周波数
変化に対して変化の方向が互いに逆になるから、両検出
値Ｖｘ、Ｖｙを加算回路ＡＤＤにより加算すれば、図２
に示すように、加算結果の周波数変化に対する変化量は
小さくなる。なお、図２において直線ａが検出値Ｖｙを
示し、直線ｂが加算結果を示しており、直線ｂと直線ａ
との差が検出値Ｖｘに相当する。

【００３４】上述のように加算回路ＡＤＤの出力値はイ
ンバータ回路ＩＮＶのスイッチング周波数の変化に対す
る変化量が小さいから、基準電圧Ｖｉを図２に示すよう
に一定電圧に設定しても加算回路ＡＤＤの出力値との差
をスイッチング周波数にかかわりなく小さくすることが
でき、結果的に異常時の加算回路ＡＤＤの出力電圧の変
化をスイッチング周波数にかかわりなく迅速に検出する
ことが可能になる。また、基準電圧Ｖｉを一定電圧とし
ているから、駆動回路ＤＶなどと共通の電源から得るこ
とができ、スイッチング周波数に応じて基準電圧を変化
させる場合のような複雑な回路構成を必要としないので
ある。

【００３５】図３は、図１における加算回路ＡＤＤを具
体的に示したものである。加算回路ＡＤＤは、平滑コン
デンサＣ１の両端電圧に相当する検出値Ｖｘを検出する
直流電圧検出部ＳＤと、リーケージトランスＴ１におけ
る検出用巻線の誘起電圧に相当する検出値Ｖｙを検出す
るランプ電圧検出部ＳＬと、直流電圧検出部ＳＤとラン
プ電圧検出部ＳＬとの出力値を加算する加算部ＳＡとに
より構成される。

【００３６】直流電圧検出部ＳＤは、ベース同士を共通
に接続した一対のトランジスタＱ３，Ｑ４を備えるカレ
ントミラー回路によって構成されている。一方のトラン
ジスタＱ３はコレクタとベースとの間が接続され、一端
が平滑コンデンサＣ１の正極に接続されている検出用抵
抗Ｒｄｃの他端はこのトランジスタＱ３のコレクタに接
続される。また、各トランジスタＱ３，Ｑ４にはそれぞ
れエミッタ抵抗Ｒ３，Ｒ４が接続されている。したがっ
て、検出用抵抗Ｒｄｃに流れる電流に比例した電流をエ
ミッタ抵抗Ｒ４に流すことができる。

【００３７】ランプ電圧検出部ＳＬは、直流電圧検出部
ＳＤと同様にベース同士を共通に接続した一対のトラン
ジスタＱ５，Ｑ６を備えるカレントミラー回路によって
構成される。トランジスタＱ５のコレクタとベースとの
間は接続され、一端がダイオードＤＴに接続されている
抵抗ＲＴの他端はトランジスタＱ５のコレクタに接続さ
れる。また、各トランジスタＱ５，Ｑ６にはエミッタ抵
抗Ｒ５，Ｒ６が接続される。さらに、トランジスタＱ５
のコレクタ・エミッタには抵抗ＲｇとコンデンサＣｇと
が並列接続される。つまり、抵抗ＲｇとコンデンサＣｇ
とにより高周波成分を除去するフィルタが構成される。
この構成によって、抵抗ＲＴに流れる電流に比例した電
流をエミッタ抵抗Ｒ６に流すことができる。

【００３８】直流電圧検出部ＳＤとランプ電圧検出部Ｓ
Ｌとにおける各トランジスタＱ４，Ｑ６のコレクタ同士
は共通に接続されるとともに、加算部ＳＡを構成してい
るカレントミラー回路の入力側のトランジスタＱ７のコ
レクタに接続される。加算部ＳＡは、ベース同士を共通
に接続した一対のトランジスタＱ７，Ｑ８を備えるカレ
ントミラー回路よりなり、各トランジスタＱ７，Ｑ８に
はエミッタ抵抗Ｒ７，Ｒ８がそれぞれ接続される。ここ
に、トランジスタＱ３〜Ｑ６はｎｐｎ形のものを用いて
いるが、トランジスタＱ７，Ｑ８はｐｎｐ形のものを用
いている。トランジスタＱ８には出力用抵抗Ｒ９も接続
され、エミッタ抵抗Ｒ８とトランジスタＱ８のコレクタ
・エミッタと出力用抵抗Ｒ９との直列回路が制御用電源
Ｖｃｃの両端間に接続される。

【００３９】上述した構成によって、検出値Ｖｘである
抵抗Ｒｄｃに流れる電流に比例した電流と、検出値Ｖｙ
である抵抗ＲＴに流れる電流に比例した電流とが加算さ
れた形でトランジスタＱ７に流れるから、トランジスタ
Ｑ７とともにカレントミラー回路を構成しているトラン
ジスタＱ８にも検出値Ｖｘ、Ｖｙの加算値に相当する電
流が流れる。この電流が出力用抵抗Ｒ９に流れることに
よって、出力用抵抗Ｒ９の両端には検出値Ｖｘ、Ｖｙの
加算値に相当する電圧が生じる。したがって、出力用抵
抗Ｒ９の両端電圧を加算回路ＡＤＤの出力電圧としてコ
ンパレータＣＰに入力し、電源電圧Ｖｃｃを抵抗Ｒ１，
Ｒ２で分圧した基準電圧Ｖｉと比較するのである。

【００４０】以上説明したように、図８に示した回路構
成に対して、リーケージトランスＴ１に検出用巻線を備
えるものを用い、ダイオードＤＴと加算回路ＡＤＤとコ
ンパレータＣＰとを付加する程度の構成で無負荷などの
異常を検出することができるのである。しかも、加算回
路ＡＤＤの大部分は抵抗とトランジスタとにより構成さ
れており、比較的簡単な回路構成であって、加算回路Ａ
ＤＤをコンパレータＣＰとともに集積回路化することも
容易である。そして、本実施形態の回路構成では、イン
バータ回路ＩＮＶのスイッチング周波数が変化しても基
準電圧Ｖｉを一定電圧としているから、この点でも回路
構成が簡単であるとともに、基準電圧Ｖｉが一定であっ
てもスイッチング周波数にかかわらず検出値と基準電圧
Ｖｉとの差をつねに小さくしておくことが可能であっ
て、異常の検出をスイッチング周波数にかかわらず迅速
に行うことが可能になる。つまり、異常の発生から駆動
回路ＤＶが異常を抑制する方向に制御されるまでに回路
構成要素に過大なストレスがかかるのを防止することが
できる。

【００４１】なお、放電灯Ｌａは１灯のみ接続した状態
で説明しているが、２灯以上の放電灯Ｌａを直列ないし
並列に接続した場合でも同様に構成することができる。
また、スイッチング素子Ｑ１とダイオードＤ１との並列
回路およびスイッチング素子Ｑ２とダイオードＤ２との
並列回路を、それぞれＭＯＳＦＥＴに置き換えてもよ
い。本実施形態の回路構成は、インバータ回路ＩＮＶの
動作周波数が変化するか否かにかかわりなく適用して進
相動作を検出することが可能である。また、調光の形態
については連続的に光出力を変化させるようにしても、
また段階的に光出力を変化させるようにしてもよい。

【００４２】（第２の実施の形態）本実施形態では、図
４に示すように、整流器ＤＢの正極とコンデンサＣ２の
一端との間にダイオードＤＤＢが挿入され、整流器ＤＢ
の直流出力端間にはコンデンサＣＤＢが接続される。こ
の回路構成では、スイッチング素子Ｑ１，Ｑ２のオンオ
フに伴う電流がダイオードＤＤＢを流れるからダイオー
ドＤＤＢには蓄積時間の短い高速のものが必要である
が、整流器ＤＢからダイオードＤＤＢに流す電流が不足
してもコンデンサＣＤＢからダイオードＤＤＢに電流を
流すことができ、コンデンサＣＤＢが一種のバッファと
して機能するから、整流器ＤＢとしてはスイッチングダ
イオードのような蓄積時間の短いダイオードを用いる必
要がない。つまり、一般に整流用に用いるダイオードは
スイッチングに用いるダイオードに比較すると蓄積時間
が長く、図１に示した回路構成では整流器ＤＢにも蓄積
時間の短いダイオードが必要になり、結果的にコスト高
になるが、本実施形態の構成を採用することによって整
流器ＤＢに通常のものを用いることが可能になり、高速
なダイオードＤＤＢを１個だけ用いることになるから、
コストを低減することが可能になる。なお、図４には交
流電源Ｖｓと整流器ＤＢとの間に高周波阻止用のフィル
タ回路ＦＬを設けた状態を図示してあり、他の実施の形
態においても同様の構成が採用される。

【００４３】さらに、本実施形態では、加算回路ＡＤＤ
に入力する一方の検出値Ｖｘを平滑コンデンサＣ１の両
端電圧に相当する値ではなく、整流器ＤＢの直流出力電
圧をコンデンサＣＤＢにより平滑した電圧に相当する値
としている。そこで、整流器ＤＢの直流出力端の正極に
抵抗ＲＤＢを介して加算回路ＡＤＤを接続してある。加
算回路ＡＤＤにはコンデンサＣＤＢの両端電圧に相当す
る電流が流れ込み、リーケージトランスＴ１に設けた検
出用巻線の誘起電圧に相当する電流と加算され、このよ
うにして得た加算電流に相当する電圧が加算回路ＡＤＤ
から出力されるのである。

【００４４】本実施形態のように平滑コンデンサＣ１の
両端電圧に代えて整流器ＤＢの出力端間に接続したコン
デンサＣＤＢの両端電圧を検出値Ｖｘとして採用して
も、インバータ回路ＩＮＶの出力周波数が高いほど小さ
くなる検出値Ｖｘを得ることができ、第１の実施の形態
と同様に動作させることが可能である。しかも、平滑コ
ンデンサＣ１の両端電圧は、回路の昇圧作用によって放
電灯Ｌａの調光時では交流電源Ｖｓの電圧のピーク値の
１．４倍以上になるが、コンデンサＣＤＢの両端電圧は
昇圧されないから交流電源Ｖｓの電圧のピーク値以下に
なるから、加算回路ＡＤＤの構成部品の耐圧を低減させ
ることが可能である。他の構成および動作は第１の実施
の形態と同様である。

【００４５】（第３の実施の形態）本実施形態は、図５
に示すように、加算回路ＡＤＤに入力する一方の検出値
Ｖｘを、平滑コンデンサＣ１の両端電圧に相当する値と
するのではなく、スイッチング素子Ｑ２と平滑コンデン
サＣ１の負極との間に挿入した検出用抵抗Ｒｓｃの両端
電圧としている点が相違する。検出用抵抗Ｒｓｃにはス
イッチング素子Ｑ２のオン時の電流が流れるから、イン
バータ回路ＩＮＶのスイッチング周波数が高いほど平均
値が小さくなる。そこで、加算回路ＡＤＤには検出用抵
抗Ｒｓｃの両端電圧から高周波成分が除去され平滑化さ
れるようにフィルタを設けてあり、フィルタを通った値
と検出値Ｖｙとが加算され、加算結果がコンパレータＣ
Ｐにより基準値Ｖｉと比較されるのである。

【００４６】本実施形態に示した回路構成では、たとえ
ば回路が高効率で動作するように進相動作に入りやすい
ような回路定数が選択されているときでも、スイッチン
グ素子Ｑ２に流れる電流を検出することによって、進相
電流を検出するのが容易であり、無負荷だけではなく進
相動作による異常も検出可能になる。他の構成および動
作は第１の実施の形態と同様である。

【００４７】（第４の実施の形態）本実施形態は、図６
に示すように、リーケージトランスＴ１の２次巻線の両
端間にコンデンサＣ３を接続するとともに、コンデンサ
Ｃ３に対してコンデンサＣ４と放電灯Ｌａとの直列回路
を接続している。さらに、第１の実施の形態のようにリ
ーケージトランスＴ１に検出用巻線を設けるのではな
く、放電灯Ｌａの両端電圧を加算回路ＡＤＤに直接入力
している。要するに、加算回路ＡＤＤに入力される一方
の検出値Ｖｘは平滑コンデンサＣ１の両端電圧に相当
し、他方の検出値Ｖｙは放電灯Ｌａの両端電圧になる。
ここで、加算回路ＡＤＤでは放電灯Ｌａの両端電圧の電
位差を取り出し、フィルタを通すことによってその実効
値に相当する電圧を検出値Ｖｙとする。コンデンサＣ４
は直流阻止用に設けてあり、このような回路構成を採用
すると、リーケージトランスＴ１に検出用巻線を設けて
も放電灯Ｌａの両端電圧に相当する電圧を取り出すのは
困難になる。そこで、本実施形態では放電灯Ｌａの両端
電圧を加算回路ＡＤＤに直接入力している。

【００４８】放電灯Ｌａの両端電圧はインバータ回路Ｉ
ＮＶのスイッチング周波数が高くなり深く調光されるほ
ど高くなるのであって、第１の実施の形態におけるリー
ケージトランスＴ１に設けた検出用巻線の誘起電圧と同
様に機能させることができる。しかも、リーケージトラ
ンスＴ１に検出用巻線を用いていないから、リーケージ
トランスＴ１の小型化が可能であり、あるいはまたリー
ケージトランスＴ１のサイズを変えないのであれば巻線
に線径の大きいものを用いて銅損を抑制することができ
る。他の構成および動作は第１の実施の形態と同様であ
る。

【００４９】（第５の実施の形態）本実施形態は、図７
に示すように、無負荷などの異常を検出する構成は第１
の実施の形態と同様であるが、電源装置の基本構成が第
１の実施の形態と異なるものである。すなわち、第１の
実施の形態では、交流電源Ｖｓを整流器ＤＢにより全波
整流し、整流器ＤＢの出力端間にコンデンサＣ２を接続
した構成になっているが、本実施形態では、整流器ＤＢ
を省略し、平滑コンデンサＣ１の両端間に２個のダイオ
ードＤ３，Ｄ４の直列回路を接続してある。交流電源Ｖ
ｓの一端はダイオードＤ３，Ｄ４の接続点に接続され、
交流電源Ｖｓの他端はリーケージトランスＴ１の１次巻
線を介してダイオードＤ１，Ｄ２の接続点に接続され
る。また、コンデンサＣ２はリーケージトランスＴ１の
１次巻線とともに直列回路を形成し、この直列回路がス
イッチング素子Ｑ２に並列接続される。他の接続関係は
第１の実施の形態と同様である。

【００５０】図７に示す回路について動作を簡単に説明
する。まず、交流電源Ｖｓについて図７における右端が
正極になる半サイクルの動作を説明する。スイッチング
素子Ｑ１がオンであると、平滑コンデンサＣ１−スイッ
チング素子Ｑ１−リーケージトランスＴ１−コンデンサ
Ｃ２−平滑コンデンサＣ１の経路で電流が流れる。この
とき、コンデンサＣ２の両端電圧はリーケージトランス
Ｔ１の漏れインダクタンスとの共振によって増加する。
スイッチング素子Ｑ１のオフ後にはリーケージトランス
Ｔ１−コンデンサＣ２−ダイオードＤ２−リーケージト
ランスＴ１の経路で電流が流れ続け、コンデンサＣ２の
両端電圧はさらに増加する。

【００５１】次に、スイッチング素子Ｑ２がオンになる
と、リーケージトランスＴ１の漏れインダクタンスとコ
ンデンサＣ２，Ｃ３との共振作用により、コンデンサＣ
２−リーケージトランスＴ１−スイッチング素子Ｑ２−
コンデンサＣ２の経路で共振電流が流れる。このとき、
コンデンサＣ２の両端電圧は低下し始めるから、コンデ
ンサＣ２の両端電圧が交流電源Ｖｓの電圧よりも低くな
ると、交流電源Ｖｓ−リーケージトランスＴ１−スイッ
チング素子Ｑ２−ダイオードＤ４−交流電源Ｖｓの経路
で電流が流れるようになる。つまり、この期間において
交流電源Ｖｓから入力電流が流れる。

【００５２】その後、スイッチング素子Ｑ２がオフにな
っても交流電源Ｖｓ−リーケージトランスＴ１−ダイオ
ードＤ１−平滑コンデンサＣ１−ダイオードＤ４−交流
電源Ｖｓという経路で電流が流れ続け、平滑コンデンサ
Ｃ１は交流電源Ｖｓよりも高い電圧まで充電される。こ
こで、リーケージトランスＴ１に蓄積されたエネルギが
放出された時点でスイッチング素子Ｑ１が再びオンにな
るように制御され、上述の動作を繰り返すことになる。

【００５３】一方、交流電源Ｖｓについて図７における
左端が正極になる半サイクルでは、以下のような動作に
なる。まず、スイッチング素子Ｑ１がオンであると、交
流電源Ｖｓ−ダイオードＤ３−スイッチング素子Ｑ１−
リーケージトランスＴ１−交流電源Ｖｓの経路で電流が
流れる。この期間に交流電源Ｖｓからの入力電流が流れ
る。

【００５４】次に、スイッチング素子Ｑ１がオフになる
と、リーケージトランスＴ１のエネルギは、リーケージ
トランスＴ１−交流電源Ｖｓ−ダイオードＤ３−平滑コ
ンデンサＣ１−ダイオードＤ２−リーケージトランスＴ
１の経路で放出される。この期間に交流電源Ｖｓからの
入力電流が流れ、また平滑コンデンサＣ１が充電され
る。

【００５５】この半サイクルにおいてはスイッチング素
子Ｑ２がオンになっても電流経路が形成されないが、ス
イッチング素子Ｑ１が再びオンになれば交流電源Ｖｓか
ら入力電流が流れるから、結局、交流電源Ｖｓから入力
電流を高周波的に流すことができる。つまり、第１の実
施の形態と同様に、交流電源Ｖｓから高周波阻止用のフ
ィルタを通して電源を供給すれば、交流電源Ｖｓからの
入力電流を滑らかに連続させることが可能になる。しか
も、本実施形態の構成では全波整流を行う整流器ＤＢに
代えて２個のダイオードＤ３，Ｄ４を用いるだけである
から、第１の実施の形態よりも小型化に形成できる可能
性がある。他の構成および動作は第１の実施の形態と同
様である。また、本実施形態で示した電源装置に第２〜
第４の実施形態として示した回路構成を適用してもよ
い。

【００５６】

【発明の効果】請求項１の発明は、交流電源を電力変換
して負荷に供給するとともに負荷に供給する出力を調節
可能とする駆動手段を備える電力変換手段と、負荷に供
給する出力の低下に伴って低下するとともに異常時に上
昇する電圧を第１の検出値として電力変換手段から検出
する第１の検出手段と、負荷に供給する出力の低下に伴
って上昇するとともに異常時に上昇する電圧を第２の検
出値として電力変換手段から検出する第２の検出手段
と、第１の検出値と第２の検出値とを加算する加算手段
と、加算手段より出力された加算結果が基準値以上にな
ると異常が発生したと判断して異常を解消する方向に駆
動手段を制御する異常検出手段とを備えるものであり、
第１の検出値と第２の検出値とは負荷に供給する出力の
変化に伴う検出値の変化が相反しているので、第１の検
出値と第２の検出値との加算手段による加算結果は負荷
に供給する出力変化に対する変化が少なくなる。つま
り、正常時の加算結果を基準値と比較するように異常検
出手段を構成することで、負荷への供給出力の変化範囲
において基準値を一定値に設定しても基準値と正常時の
加算結果との差をつねに小さくすることが可能になり、
結果的に異常の検出を迅速に行うことが可能になって回
路構成要素にストレスがかかるのを抑制することができ
るという利点がある。しかも、負荷への供給出力が変化
しても基準値は一定値であるから、基準値を変化させる
場合に比較すると回路構成が比較的簡単なものになり、
コストの低減につながるという利点がある。

【００５７】請求項２の発明は、請求項１の発明におい
て、電力変換手段が、交流電源を整流する整流器と、２
次側に負荷が接続されたトランスと、トランスの１次巻
線との直列回路が整流器の直流出力端間に挿入される第
１のスイッチング素子と、第１のスイッチング素子に直
列接続された第２のスイッチング素子と、第１および第
２のスイッチング素子との直列回路に並列に接続された
平滑コンデンサと、第１および第２のスイッチング素子
にそれぞれ並列接続され各スイッチング素子のオン時と
は逆向きの電流が通過可能な第１および第２のダイオー
ドと、交流電源の電源周波数よりも十分に高いスイッチ
ング周波数で第１および第２のスイッチング素子を交互
にオンオフさせるとともにスイッチング周波数を可変と
する駆動手段たる駆動回路と、トランスの１次巻線と第
１のスイッチング素子との直列回路の両端間に接続され
トランスのインダクタンス成分および負荷とともに共振
回路を形成するコンデンサとからなり、第１の検出手段
が平滑コンデンサの両端電圧に比例した電圧を検出し、
第２の検出手段が負荷に印加される電圧に比例した電圧
を検出するものであり、第１および第２のスイッチング
素子のオンオフによって整流器への入力電流を高周波的
に流すことができ、入力電流の包絡線をほぼ連続した波
形とすることが可能になるから、交流電源と整流器との
間に高周波阻止用のフィルタを設けることによって、入
力電流の高調波歪を低減することができるという利点が
ある。しかも、入力電流の高調波歪を低減する構成と、
負荷に高周波電力を供給する構成とをスイッチング素子
を２個用いて実現するから、これらの構成を各別に備え
る場合に比較すると回路構成が簡単になるという利点が
ある。

【００５８】請求項３の発明は、請求項１の発明におい
て、電力変換手段が、第１および第２のスイッチング素
子の直列回路と、第１および第２のスイッチング素子と
の直列回路に並列に接続された平滑コンデンサと、第１
および第２のスイッチング素子にそれぞれ並列接続され
各スイッチング素子のオン時とは逆向きの電流が通過可
能な第１および第２のダイオードと、交流電源の電源周
波数よりも十分に高いスイッチング周波数で第１および
第２のスイッチング素子を交互にオンオフさせるととも
にスイッチング周波数を可変とする駆動手段たる駆動回
路と、交流電源の一端に接続点が接続される第３および
第４のダイオードの直列回路と、２次側に負荷が接続さ
れ１次巻線が交流電源の他端と第１および第２のスイッ
チング素子の接続点との間に接続されたトランスと、ト
ランスの１次巻線との直列回路が第１および第２のスイ
ッチング素子の一方に並列接続されトランスのインダク
タンス成分および負荷とともに共振回路を形成するコン
デンサとからなり、第１の検出手段が平滑コンデンサの
両端電圧に比例した電圧を検出し、第２の検出手段が負
荷に印加される電圧に比例した電圧を検出するものであ
り、第１および第２のスイッチング素子のオンオフによ
って第３および第４のダイオードを通過する入力電流を
高周波的に流すことができ、入力電流の包絡線をほぼ連
続した波形とすることが可能になるから、交流電源と第
３および第４のダイオードとの間に高周波阻止用のフィ
ルタを設けることによって、入力電流の高調波歪を低減
することができるという利点がある。しかも、入力電流
の高調波歪を低減する構成と、負荷に高周波電力を供給
する構成とをスイッチング素子を２個用いて実現するか
ら、これらの構成を各別に備える場合に比較すると回路
構成が簡単になるという利点がある。

【００５９】請求項４の発明は、請求項２または請求項
３の発明において、トランスに設けた検出用巻線の誘起
電圧が第２の検出値として第２の検出手段に入力される
ものであり、トランスにより絶縁した状態で第２の検出
値を得ることができるから、安全性が高くなるという利
点がある。

【００６０】請求項５の発明は、請求項２または請求項
３の発明において、負荷の両端電圧が第２の検出値とし
て第２の検出手段に入力されるものであり、トランスに
別途の巻線を設ける必要がなく、トランスとして小型の
ものを用いることが可能になる。また、トランスのサイ
ズを小型化する必要がないのであれば、別途に巻線を設
けるものと同様のサイズで巻線の線径をより大きくする
ことが可能になり、銅損を低減することが可能になると
いう利点がある。

【００６１】請求項６の発明は、請求項４または請求項
５の発明において、第１の検出手段が、平滑コンデンサ
の一端に一端が接続され平滑コンデンサの両端電圧に相
当する電流が流れる抵抗を備えるものであり、抵抗を用
いるだけで平滑コンデンサの端子電圧に相当する検出値
を得ることができ、少ない部品点数で構成することが可
能であるという利点がある。

【００６２】請求項７の発明は、請求項４または請求項
５の発明において、第１の検出手段が、整流器の直流出
力端の一方に一端が接続され整流器の出力電流に相当す
る電流が流れる抵抗を備えるものであり、平滑コンデン
サの両端電圧よりも低い電圧を第１の検出値とするか
ら、第１の検出手段の回路構成部品に耐圧が比較的低い
ものを用いることができるという利点がある。

【００６３】請求項８の発明は、請求項４または請求項
５の発明において、第１および第２のスイッチング素子
の直列回路に挿入され第１のスイッチング素子と第２の
スイッチング素子との一方を通過する電流が流れる抵抗
を備えるものであり、スイッチング素子に流れる電流を
検出するから、進相電流の検出が可能になるという利点
がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示す回路図であ
る。

【図２】同上の動作説明図である。

【図３】同上の具体回路図である。

【図４】本発明の第２の実施の形態を示す回路図であ
る。

【図５】本発明の第３の実施の形態を示す回路図であ
る。

【図６】本発明の第４の実施の形態を示す回路図であ
る。

【図７】本発明の第５の実施の形態を示す回路図であ
る。

【図８】従来例を示す回路図である。

【図９】他の従来例を示す回路図である。

【図１０】同上の動作説明図である。

【図１１】さらに他の従来例を示す回路図である。

【図１２】同上の動作説明図である。

【符号の説明】

ＡＤＤ 加算回路 Ｃ１ 平滑コンデンサ Ｃ２ コンデンサ Ｃ３ コンデンサ ＣＰ コンパレータ Ｄ１，Ｄ２ ダイオード Ｄ３，Ｄ４ ダイオード ＤＢ 整流器 ＤＶ 駆動回路 Ｌａ 放電灯 Ｑ１，Ｑ２ スイッチング素子 Ｒｓｃ 検出用抵抗 ＲＴ 抵抗 Ｔ１ リーケージトランス Ｖｓ 交流電源

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/48 H02M 7/538 H05B 41/24

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 交流電源を電力変換して負荷に供給する
   とともに負荷に供給する出力を調節可能とする駆動手段
   を備える電力変換手段と、負荷に供給する出力の低下に
   伴って低下するとともに異常時に上昇する電圧を第１の
   検出値として電力変換手段から検出する第１の検出手段
   と、負荷に供給する出力の低下に伴って上昇するととも
   に異常時に上昇する電圧を第２の検出値として電力変換
   手段から検出する第２の検出手段と、第１の検出値と第
   ２の検出値とを加算する加算手段と、加算手段より出力
   された加算結果が基準値以上になると異常が発生したと
   判断して異常を解消する方向に駆動手段を制御する異常
   検出手段とを備えることを特徴とする電源装置。
2. 【請求項２】 前記電力変換手段は、交流電源を整流す
   る整流器と、２次側に負荷が接続されたトランスと、ト
   ランスの１次巻線との直列回路が整流器の直流出力端間
   に挿入される第１のスイッチング素子と、第１のスイッ
   チング素子に直列接続された第２のスイッチング素子
   と、第１および第２のスイッチング素子との直列回路に
   並列に接続された平滑コンデンサと、第１および第２の
   スイッチング素子にそれぞれ並列接続され各スイッチン
   グ素子のオン時とは逆向きの電流が通過可能な第１およ
   び第２のダイオードと、交流電源の電源周波数よりも十
   分に高いスイッチング周波数で第１および第２のスイッ
   チング素子を交互にオンオフさせるとともにスイッチン
   グ周波数を可変とする前記駆動手段たる駆動回路と、ト
   ランスの１次巻線と第１のスイッチング素子との直列回
   路の両端間に接続されトランスのインダクタンス成分お
   よび負荷とともに共振回路を形成するコンデンサとから
   なり、第１の検出手段は平滑コンデンサの両端電圧に比
   例した電圧を検出し、第２の検出手段は負荷に印加され
   る電圧に比例した電圧を検出することを特徴とする請求
   項１記載の電源装置。
3. 【請求項３】 前記電力変換手段は、第１および第２の
   スイッチング素子の直列回路と、第１および第２のスイ
   ッチング素子との直列回路に並列に接続された平滑コン
   デンサと、第１および第２のスイッチング素子にそれぞ
   れ並列接続され各スイッチング素子のオン時とは逆向き
   の電流が通過可能な第１および第２のダイオードと、交
   流電源の電源周波数よりも十分に高いスイッチング周波
   数で第１および第２のスイッチング素子を交互にオンオ
   フさせるとともにスイッチング周波数を可変とする前記
   駆動手段たる駆動回路と、交流電源の一端に接続点が接
   続される第３および第４のダイオードの直列回路と、２
   次側に負荷が接続され１次巻線が交流電源の他端と第１
   および第２のスイッチング素子の接続点との間に接続さ
   れたトランスと、トランスの１次巻線との直列回路が第
   １および第２のスイッチング素子の一方に並列接続され
   トランスのインダクタンス成分および負荷とともに共振
   回路を形成するコンデンサとからなり、第１の検出手段
   は平滑コンデンサの両端電圧に比例した電圧を検出し、
   第２の検出手段は負荷に印加される電圧に比例した電圧
   を検出することを特徴とする請求項１記載の電源装置。
4. 【請求項４】 前記トランスに設けた検出用巻線の誘起
   電圧が第２の検出値として前記第２の検出手段に入力さ
   れることを特徴とする請求項２または請求項３記載の電
   源装置。
5. 【請求項５】 負荷の両端電圧が第２の検出値として前
   記第２の検出手段に入力されることを特徴とする請求項
   ２または請求項３記載の電源装置。
6. 【請求項６】 前記第１の検出手段は、平滑コンデンサ
   の一端に一端が接続され平滑コンデンサの両端電圧に相
   当する電流が流れる抵抗を備えることを特徴とする請求
   項４または請求項５記載の電源装置。
7. 【請求項７】 前記第１の検出手段は、整流器の直流出
   力端の一方に一端が接続され整流器の出力電流に相当す
   る電流が流れる抵抗を備えることを特徴とする請求項４
   または請求項５記載の電源装置。
8. 【請求項８】 第１および第２のスイッチング素子の直
   列回路に挿入され第１のスイッチング素子と第２のスイ
   ッチング素子との一方を通過する電流が流れる抵抗を備
   えることを特徴とする請求項４または請求項５記載の電
   源装置。