JP3493903B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3493903B2 JP3493903B2 JP15971696A JP15971696A JP3493903B2 JP 3493903 B2 JP3493903 B2 JP 3493903B2 JP 15971696 A JP15971696 A JP 15971696A JP 15971696 A JP15971696 A JP 15971696A JP 3493903 B2 JP3493903 B2 JP 3493903B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- insulating film
- semiconductor substrate
- main surface
- inclined portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 239000000758 substrate Substances 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 54
- 230000003647 oxidation Effects 0.000 description 23
- 238000007254 oxidation reaction Methods 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- 230000005684 electric field Effects 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 13
- 239000012535 impurity Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電力用半導体素子とし
て用いられる半導体装置、すなわち縦型パワーMOSFET(M
etal Oxide Semiconductor Field Effect Transistor)
およびＩＧＢＴ（Insulated Gate Bipolar Transistor
）に関し、その用途としては、例えば電力用半導体素
子を組み込んだＭＯＳＩＣ等がある。
て用いられる半導体装置、すなわち縦型パワーMOSFET(M
etal Oxide Semiconductor Field Effect Transistor)
およびＩＧＢＴ（Insulated Gate Bipolar Transistor
）に関し、その用途としては、例えば電力用半導体素
子を組み込んだＭＯＳＩＣ等がある。
【０００２】
【従来の技術】従来の縦型パワーMOSFETとして、例えば
特開昭62-12167号公報に開示や国際公開WO93/03502号公
報に開示されているように、素子表面に溝を形成し、そ
の溝の側面にチャネル部を形成した構造が知られてい
る。上記特開昭62-12167号公報や国際公開WO93/03502号
の縦型パワーMOSFETは、ウエットエッチングを用いて基
板に対して略直角（約７０°〜９０°）の入口を有する
初期溝を形成し、その初期溝をＬＯＣＯＳ酸化（選択酸
化）させ、そのＬＯＣＯＳ酸化膜をエッチング除去する
ことでＵ溝を形成する。これらのＵ溝形状は、トレンチ
形状に対してバスタブ形状といわれる。
特開昭62-12167号公報に開示や国際公開WO93/03502号公
報に開示されているように、素子表面に溝を形成し、そ
の溝の側面にチャネル部を形成した構造が知られてい
る。上記特開昭62-12167号公報や国際公開WO93/03502号
の縦型パワーMOSFETは、ウエットエッチングを用いて基
板に対して略直角（約７０°〜９０°）の入口を有する
初期溝を形成し、その初期溝をＬＯＣＯＳ酸化（選択酸
化）させ、そのＬＯＣＯＳ酸化膜をエッチング除去する
ことでＵ溝を形成する。これらのＵ溝形状は、トレンチ
形状に対してバスタブ形状といわれる。
【０００３】そして、上記方法で形成されたＵ溝は、初
期溝の形成に物理的にイオンを衝突させるドライエッチ
ングのＲＩＥ(Reactive Ion Etching)を用いないため、
エッチングされた面に格子欠陥が発生しにくく、移動度
の低下を防止できるという特徴がある。
期溝の形成に物理的にイオンを衝突させるドライエッチ
ングのＲＩＥ(Reactive Ion Etching)を用いないため、
エッチングされた面に格子欠陥が発生しにくく、移動度
の低下を防止できるという特徴がある。
【０００４】
【発明が解決しようとする課題】しかしながら、今回、
本発明者等が実験したところ、上記公報のように、エッ
チングを用いて基板に初期溝を形成し、その初期溝をＬ
ＯＣＯＳ酸化（選択酸化）させ、そのＬＯＣＯＳ酸化膜
をエッチング除去することでＵ溝を形成するものにおい
ては、当初の初期溝と類似した溝構造（単に初期溝が拡
大された構造）とはならないことが判った。即ち、基板
表面と初期溝との境目である上記入口を酸化した部分で
は、その酸化膜をエッチング除去した時に、曲率半径の
小さい屈曲部（図２の７１０参照）が残ることが明らか
になった。
本発明者等が実験したところ、上記公報のように、エッ
チングを用いて基板に初期溝を形成し、その初期溝をＬ
ＯＣＯＳ酸化（選択酸化）させ、そのＬＯＣＯＳ酸化膜
をエッチング除去することでＵ溝を形成するものにおい
ては、当初の初期溝と類似した溝構造（単に初期溝が拡
大された構造）とはならないことが判った。即ち、基板
表面と初期溝との境目である上記入口を酸化した部分で
は、その酸化膜をエッチング除去した時に、曲率半径の
小さい屈曲部（図２の７１０参照）が残ることが明らか
になった。
【０００５】しかも、上記屈曲部を含むＵ溝表面及び基
板表面にゲート絶縁膜が形成され、そのゲート絶縁膜上
にこの屈曲を含むようにゲート電極が形成されるため、
このゲ−ト電極の屈曲部上付近で電界が集中し、屈曲部
を含むＵ溝表面とゲート電極との間の耐圧が低下するこ
とを見出した。さらに、屈曲部を含むＵ溝表面とゲート
電極との間の絶縁破壊が起こることによりゲ−ト絶縁膜
の寿命が短くなることを見出した。
板表面にゲート絶縁膜が形成され、そのゲート絶縁膜上
にこの屈曲を含むようにゲート電極が形成されるため、
このゲ−ト電極の屈曲部上付近で電界が集中し、屈曲部
を含むＵ溝表面とゲート電極との間の耐圧が低下するこ
とを見出した。さらに、屈曲部を含むＵ溝表面とゲート
電極との間の絶縁破壊が起こることによりゲ−ト絶縁膜
の寿命が短くなることを見出した。
【０００６】そこで本発明は上記点に鑑みたものであ
り、その目的は、屈曲部を含むＵ溝表面とゲート電極と
の間の耐圧低下を防止する半導体装置を得ることであ
る。また、その他の目的は、屈曲部を含むＵ溝表面とゲ
ート電極との間の絶縁破壊を防止する半導体装置を得る
ことである。また、その他の目的は、ゲ−ト絶縁膜の寿
命の向上が達成できる半導体装置を得ることである。
り、その目的は、屈曲部を含むＵ溝表面とゲート電極と
の間の耐圧低下を防止する半導体装置を得ることであ
る。また、その他の目的は、屈曲部を含むＵ溝表面とゲ
ート電極との間の絶縁破壊を防止する半導体装置を得る
ことである。また、その他の目的は、ゲ−ト絶縁膜の寿
命の向上が達成できる半導体装置を得ることである。
【０００７】また、その他の目的は、ゲ−ト電極の電界
集中を防止できる半導体装置を得ることである。また、
その他の目的は、基板に対して初期溝を形成し、その初
期溝をＬＯＣＯＳ酸化させ、そのＬＯＣＯＳ酸化膜をエ
ッチング除去することでＵ溝を形成する半導体装置にお
いて、ゲ−ト電極での電界集中を防止できる半導体装置
を得ることである。
集中を防止できる半導体装置を得ることである。また、
その他の目的は、基板に対して初期溝を形成し、その初
期溝をＬＯＣＯＳ酸化させ、そのＬＯＣＯＳ酸化膜をエ
ッチング除去することでＵ溝を形成する半導体装置にお
いて、ゲ−ト電極での電界集中を防止できる半導体装置
を得ることである。
【０００８】更に、その他の目的は、基板に対して初期
溝を形成し、その初期溝をＬＯＣＯＳ酸化させ、そのＬ
ＯＣＯＳ酸化膜をエッチング除去することでＵ溝を形成
する半導体装置において、ゲ−ト絶縁膜の寿命の向上が
達成できる半導体装置を得ることである。
溝を形成し、その初期溝をＬＯＣＯＳ酸化させ、そのＬ
ＯＣＯＳ酸化膜をエッチング除去することでＵ溝を形成
する半導体装置において、ゲ−ト絶縁膜の寿命の向上が
達成できる半導体装置を得ることである。
【０００９】
【課題を解決するための手段】上記構成の請求項１記載
の発明によれば、溝部は、傾斜部分と側面との境界に屈
曲部を有している。本発明によれば、溝部表面に形成さ
れるゲート絶縁膜は、溝部に接した第１の面と、第１の
面の裏面の第２の面を有し、第２の面における屈曲部付
近の曲率半径が、第１の面における屈曲部に接する部分
の曲率半径よりも大きく設定されているため、屈曲部上
のゲ−ト電極での電界集中が緩和され、屈曲部を含む溝
部表面とゲート電極との間の耐圧低下を防止できる。ま
た、ゲ−ト絶縁膜の寿命を向上することができる。
の発明によれば、溝部は、傾斜部分と側面との境界に屈
曲部を有している。本発明によれば、溝部表面に形成さ
れるゲート絶縁膜は、溝部に接した第１の面と、第１の
面の裏面の第２の面を有し、第２の面における屈曲部付
近の曲率半径が、第１の面における屈曲部に接する部分
の曲率半径よりも大きく設定されているため、屈曲部上
のゲ−ト電極での電界集中が緩和され、屈曲部を含む溝
部表面とゲート電極との間の耐圧低下を防止できる。ま
た、ゲ−ト絶縁膜の寿命を向上することができる。
【００１０】 上記構成の請求項２記載の発明によれ
ば、溝部は、傾斜部分と側面との境界に屈曲部を有して
おり、更に、溝部表面に形成される絶縁膜は、溝部の底
面及び側面に形成されたゲート絶縁膜、及び屈曲部から
傾斜部分に渡って形成された入口絶縁膜からなってい
る。本発明においては、絶縁膜の膜厚が、前記屈曲部を
境にして前記傾斜部分に形成された前記入口絶縁膜が前
記側面に形成された前記ゲート絶縁膜よりも厚い膜厚を
有するため、屈曲部上部に形成される絶縁膜の表面の曲
率が小さくなる。これにより、屈曲部上のゲート電極で
の電界集中が緩和され、屈曲部を含む溝部表面とゲート
電極との間の耐圧低下を防止できる。また、ゲート絶縁
膜の寿命を向上することができる。
ば、溝部は、傾斜部分と側面との境界に屈曲部を有して
おり、更に、溝部表面に形成される絶縁膜は、溝部の底
面及び側面に形成されたゲート絶縁膜、及び屈曲部から
傾斜部分に渡って形成された入口絶縁膜からなってい
る。本発明においては、絶縁膜の膜厚が、前記屈曲部を
境にして前記傾斜部分に形成された前記入口絶縁膜が前
記側面に形成された前記ゲート絶縁膜よりも厚い膜厚を
有するため、屈曲部上部に形成される絶縁膜の表面の曲
率が小さくなる。これにより、屈曲部上のゲート電極で
の電界集中が緩和され、屈曲部を含む溝部表面とゲート
電極との間の耐圧低下を防止できる。また、ゲート絶縁
膜の寿命を向上することができる。
【００１１】
【００１２】 上記構成の請求項３記載の発明によれ
ば、溝部は、傾斜部分と側面との境界に屈曲部を有して
おり、更に、溝部表面に形成される絶縁膜は、溝部の底
面及び側面に形成されたゲート絶縁膜、及び屈曲部から
傾斜部分に渡って形成された入口絶縁膜からなってい
る。本発明においては、屈曲部を境にして入口絶縁膜の
膜厚がゲート絶縁膜よりも厚いため、屈曲部上部に形成
される絶縁膜全体の表面の曲率が小さくなる。これによ
り、屈曲部上のゲ−ト電極での電界集中が緩和され、屈
曲部を含む溝部表面とゲート電極との間の耐圧低下を防
止できる。また、ゲート絶縁膜の寿命を向上することが
できる。
ば、溝部は、傾斜部分と側面との境界に屈曲部を有して
おり、更に、溝部表面に形成される絶縁膜は、溝部の底
面及び側面に形成されたゲート絶縁膜、及び屈曲部から
傾斜部分に渡って形成された入口絶縁膜からなってい
る。本発明においては、屈曲部を境にして入口絶縁膜の
膜厚がゲート絶縁膜よりも厚いため、屈曲部上部に形成
される絶縁膜全体の表面の曲率が小さくなる。これによ
り、屈曲部上のゲ−ト電極での電界集中が緩和され、屈
曲部を含む溝部表面とゲート電極との間の耐圧低下を防
止できる。また、ゲート絶縁膜の寿命を向上することが
できる。
【００１３】 上記構成の請求項４記載の発明によれ
ば、絶縁膜における入口絶縁膜が、屈曲部から半導体基
板の表面に近づく程、徐々に厚くなっているため、絶縁
膜の表面の曲率が小さくなり、屈曲部上のゲート電極で
の電界集中が緩和される。この結果、ゲート絶縁膜の寿
命を向上することができる。上記構成の請求項５記載の
発明によれば、絶縁膜におけるゲート絶縁膜が略均一の
厚さを有するため、局部的にゲート電極とベース領域・
ソース領域との耐圧が低下することを防止でき、絶縁膜
の寿命を向上することができる。
ば、絶縁膜における入口絶縁膜が、屈曲部から半導体基
板の表面に近づく程、徐々に厚くなっているため、絶縁
膜の表面の曲率が小さくなり、屈曲部上のゲート電極で
の電界集中が緩和される。この結果、ゲート絶縁膜の寿
命を向上することができる。上記構成の請求項５記載の
発明によれば、絶縁膜におけるゲート絶縁膜が略均一の
厚さを有するため、局部的にゲート電極とベース領域・
ソース領域との耐圧が低下することを防止でき、絶縁膜
の寿命を向上することができる。
【００１４】 上記構成の請求項６記載の発明によれ
ば、傾斜部分と底面とが所定角度で接続された部分で屈
曲部が規定される。上記構成の請求項７記載の発明によ
れば、溝部はバスタブ形状、すなわちチャネル領域とな
る部分を有する側面が主表面に対して傾斜しており、側
面と底面とが曲面にて接続されている。これによりチャ
ネルの移動度が低下することが防止され、オン抵抗を低
下させることができるだけでなく、側面と底面との境界
における電界集中が緩和されるため、この部分での絶縁
耐圧が向上し、ゲート絶縁膜の寿命を向上することがで
きる。
ば、傾斜部分と底面とが所定角度で接続された部分で屈
曲部が規定される。上記構成の請求項７記載の発明によ
れば、溝部はバスタブ形状、すなわちチャネル領域とな
る部分を有する側面が主表面に対して傾斜しており、側
面と底面とが曲面にて接続されている。これによりチャ
ネルの移動度が低下することが防止され、オン抵抗を低
下させることができるだけでなく、側面と底面との境界
における電界集中が緩和されるため、この部分での絶縁
耐圧が向上し、ゲート絶縁膜の寿命を向上することがで
きる。
【００１５】 また上記構成の請求項８記載の発明によ
れば、前記半導体基板の面方位が｛１００｝面であると
好ましい。上記構成の請求項９記載の発明によれば、チ
ャネル領域となる溝部の側面の格子欠陥を少なくするこ
とができ、オン抵抗を低減することができる。上記構成
の請求項１０記載の発明によれば、等方性エッチングに
より初期溝を形成するため、容易に溝部を形成すること
ができる。
れば、前記半導体基板の面方位が｛１００｝面であると
好ましい。上記構成の請求項９記載の発明によれば、チ
ャネル領域となる溝部の側面の格子欠陥を少なくするこ
とができ、オン抵抗を低減することができる。上記構成
の請求項１０記載の発明によれば、等方性エッチングに
より初期溝を形成するため、容易に溝部を形成すること
ができる。
【００１６】 上記構成の請求項１１記載の発明によれ
ば、初期溝が主表面に対して７０°乃至９０°の角度の
入口を有しているため、選択酸化により容易に、所望の
角度の側面を有する溝部を形成することができる。上記
構成の請求項１２記載の発明によれば、ケミカルドライ
エッチングにより初期溝を形成するため、チャネル領域
となる溝部の側面の格子欠陥を少なくすることができ、
オン抵抗を低減することができるだけでなく、容易に溝
部を形成することができる。
ば、初期溝が主表面に対して７０°乃至９０°の角度の
入口を有しているため、選択酸化により容易に、所望の
角度の側面を有する溝部を形成することができる。上記
構成の請求項１２記載の発明によれば、ケミカルドライ
エッチングにより初期溝を形成するため、チャネル領域
となる溝部の側面の格子欠陥を少なくすることができ、
オン抵抗を低減することができるだけでなく、容易に溝
部を形成することができる。
【００１７】ケミカルドライエッチングは、ガスの侵食
で半導体装置をエッチングしていくため、形成される初
期溝の半導体基板表面付近が鋭くなる。そして、この鋭
い初期溝を選択酸化した場合、その鋭くなった部分が酸
化された部分に、屈曲部が形成されやすくなる。本発明
においては、屈曲部上部に形成される絶縁膜全体の表面
の曲率が小さくなるから、屈曲部上のゲ−ト絶縁膜の電
界集中が緩和され、ゲ−ト絶縁膜の寿命を向上すること
ができる。
で半導体装置をエッチングしていくため、形成される初
期溝の半導体基板表面付近が鋭くなる。そして、この鋭
い初期溝を選択酸化した場合、その鋭くなった部分が酸
化された部分に、屈曲部が形成されやすくなる。本発明
においては、屈曲部上部に形成される絶縁膜全体の表面
の曲率が小さくなるから、屈曲部上のゲ−ト絶縁膜の電
界集中が緩和され、ゲ−ト絶縁膜の寿命を向上すること
ができる。
【００１８】 上記構成の請求項１３記載の発明によれ
ば、オン抵抗の小さな縦型のＭＯＳトランジスタを構成
することができ、装置全体での発熱量が低減できるた
め、ゲート絶縁膜の信頼性も向上し、ゲート絶縁膜の寿
命を向上することができる。
ば、オン抵抗の小さな縦型のＭＯＳトランジスタを構成
することができ、装置全体での発熱量が低減できるた
め、ゲート絶縁膜の信頼性も向上し、ゲート絶縁膜の寿
命を向上することができる。
【００１９】
【実施の形態】以下図面を参照して本発明の実施の形態
について説明する。図１（ａ）は本発明の実施の形態に
よる四角形ユニットセルからなる縦型パワーＭＯＳＦＥ
Ｔの平面図であり、同図（ｂ）は同図（ａ）におけるＡ
−Ａ断面図である。また図２は、図１（ｂ）において本
発明の特徴部分を示す拡大図である。なお、図２はゲー
ト酸化膜８（ゲート絶縁膜）、ゲート酸化膜８１（入口
絶縁膜）の特徴を示すものであり、その他の部分につい
ては省略してある。
について説明する。図１（ａ）は本発明の実施の形態に
よる四角形ユニットセルからなる縦型パワーＭＯＳＦＥ
Ｔの平面図であり、同図（ｂ）は同図（ａ）におけるＡ
−Ａ断面図である。また図２は、図１（ｂ）において本
発明の特徴部分を示す拡大図である。なお、図２はゲー
ト酸化膜８（ゲート絶縁膜）、ゲート酸化膜８１（入口
絶縁膜）の特徴を示すものであり、その他の部分につい
ては省略してある。
【００２０】図１（ａ）に示すように、この実施の形態
の縦型パワーＭＯＳＦＥＴは、その要部，即ちユニット
セル部分を図１に示すような構造として、このユニット
セル１５がピッチ幅（ユニットセル寸法）ａで平面上縦
横に規則正しく多数配置された構造となっている。図１
（ｂ）において、ウエハ２１（半導体基板に相当）は不
純物濃度が１０20ｃｍ-3程度で厚さ１００〜３００μｍ
のｎ+ 型シリコンからなる半導体支持基板１上に、不純
物密度が１０16ｃｍ-3程度で厚さが７μｍ前後のｎ- 型
エピタキシャル層２が構成されたものである。そして、
このウエハ２１の主表面にユニットセル１５が、ユニッ
トセル寸法ａ＝１２μｍ程度で形成されている。
の縦型パワーＭＯＳＦＥＴは、その要部，即ちユニット
セル部分を図１に示すような構造として、このユニット
セル１５がピッチ幅（ユニットセル寸法）ａで平面上縦
横に規則正しく多数配置された構造となっている。図１
（ｂ）において、ウエハ２１（半導体基板に相当）は不
純物濃度が１０20ｃｍ-3程度で厚さ１００〜３００μｍ
のｎ+ 型シリコンからなる半導体支持基板１上に、不純
物密度が１０16ｃｍ-3程度で厚さが７μｍ前後のｎ- 型
エピタキシャル層２が構成されたものである。そして、
このウエハ２１の主表面にユニットセル１５が、ユニッ
トセル寸法ａ＝１２μｍ程度で形成されている。
【００２１】ウエハ２１の主表面側に、接合深さが３μ
ｍ程度のｐ型ベース層１６が形成され、このｐ型ベース
層１６内に接合深さが１μｍ程度のｎ+ 型ソース層４が
形成されている。そして、ウエハ２１の主表面側には、
Ｕ溝５０（溝部）が形成されている。図２に示すよう
に、Ｕ溝５０は、ウエハ２１の主表面から次第に深くな
る傾斜部分２１１、傾斜部分２１１よりも深く形成され
るとともにウエハ２１の主表面側から所定深さを有する
底面５２、及び傾斜部分２１１と底面５２とを連続的で
滑らかに結ぶ側面５１からなる。ここで、本実施の形態
におけるＵ溝５０は、側面５１が主表面に対して傾斜
し、傾斜部分２１１と側面５１が曲率半径の小さい曲面
で接続され、更に側面５１と底面５２とが曲面にて接続
されるバスタブ形状を有している。ここで、Ｕ溝５０の
傾斜部分２１１と側面５１との境界には、図２に示され
るような曲率半径の小さい（尖った形状、または鋭い形
状の）屈曲部７１０が存在している。なお、傾斜部分２
１１と底面とが所定角度で接続された部分で屈曲部が規
定される。
ｍ程度のｐ型ベース層１６が形成され、このｐ型ベース
層１６内に接合深さが１μｍ程度のｎ+ 型ソース層４が
形成されている。そして、ウエハ２１の主表面側には、
Ｕ溝５０（溝部）が形成されている。図２に示すよう
に、Ｕ溝５０は、ウエハ２１の主表面から次第に深くな
る傾斜部分２１１、傾斜部分２１１よりも深く形成され
るとともにウエハ２１の主表面側から所定深さを有する
底面５２、及び傾斜部分２１１と底面５２とを連続的で
滑らかに結ぶ側面５１からなる。ここで、本実施の形態
におけるＵ溝５０は、側面５１が主表面に対して傾斜
し、傾斜部分２１１と側面５１が曲率半径の小さい曲面
で接続され、更に側面５１と底面５２とが曲面にて接続
されるバスタブ形状を有している。ここで、Ｕ溝５０の
傾斜部分２１１と側面５１との境界には、図２に示され
るような曲率半径の小さい（尖った形状、または鋭い形
状の）屈曲部７１０が存在している。なお、傾斜部分２
１１と底面とが所定角度で接続された部分で屈曲部が規
定される。
【００２２】 また、図１（ｂ）に示すように、ｎ+型
ソース層４により、ｐ型ベース層１６内におけるＵ溝５
０の側壁部５１にチャネル５が設定される。ここで、ｐ
型ベース層１６の接合深さはＵ溝５０底辺のエッジ部１
２でブレークダウンによる破壊が生じない深さに設定さ
れている。更に、ｐ型ベース層１６の中央部の接合深さ
が周囲よりも深くなるように、あらかじめｐ型ベース層
１６の中央部にボロンが拡散されており、ドレイン・ソ
ース間に高電圧が印加されたときに、ｐ型ベース層１６
の底面の中央部でブレークダウンが起こるように設定さ
れている。
ソース層４により、ｐ型ベース層１６内におけるＵ溝５
０の側壁部５１にチャネル５が設定される。ここで、ｐ
型ベース層１６の接合深さはＵ溝５０底辺のエッジ部１
２でブレークダウンによる破壊が生じない深さに設定さ
れている。更に、ｐ型ベース層１６の中央部の接合深さ
が周囲よりも深くなるように、あらかじめｐ型ベース層
１６の中央部にボロンが拡散されており、ドレイン・ソ
ース間に高電圧が印加されたときに、ｐ型ベース層１６
の底面の中央部でブレークダウンが起こるように設定さ
れている。
【００２３】 Ｕ溝５０の表面（内壁）とウエハ２１の
主表面の一部には、ゲート酸化膜８が形成されている。
本実施の形態においては、図２に示すように、Ｕ溝５０
の底面５２及び側面５１に厚さが６０ｎｍ程度のほば均
一なゲート酸化膜８が形成され、屈曲部７１０からウエ
ハ２１の傾斜部分２１１に渡り、屈曲部７１０からウエ
ハ２１の表面に行くに従って徐々に厚くなるとともに、
底面５２及び側面５１のゲート酸化膜８よりも厚いゲー
ト酸化膜８１が形成されている。
主表面の一部には、ゲート酸化膜８が形成されている。
本実施の形態においては、図２に示すように、Ｕ溝５０
の底面５２及び側面５１に厚さが６０ｎｍ程度のほば均
一なゲート酸化膜８が形成され、屈曲部７１０からウエ
ハ２１の傾斜部分２１１に渡り、屈曲部７１０からウエ
ハ２１の表面に行くに従って徐々に厚くなるとともに、
底面５２及び側面５１のゲート酸化膜８よりも厚いゲー
ト酸化膜８１が形成されている。
【００２４】このように、屈曲部７１０上部に形成され
るゲ−ト酸化膜の表面の曲率が小さくなり（曲率半径は
大きくなり）、屈曲部上のゲ−ト酸化膜の電界集中が緩
和されるため、ゲ−ト酸化膜８、８１の寿命を向上する
ことができる。そして、図１（ｂ）に示すように、その
ゲート酸化膜８、８１上に厚さが４００ｎｍ程度でポリ
シリコンからなるゲート電極９が形成され、更にその上
に厚さが１μｍ程度のＢＰＳＧからなる層間絶縁膜１８
が形成されている。
るゲ−ト酸化膜の表面の曲率が小さくなり（曲率半径は
大きくなり）、屈曲部上のゲ−ト酸化膜の電界集中が緩
和されるため、ゲ−ト酸化膜８、８１の寿命を向上する
ことができる。そして、図１（ｂ）に示すように、その
ゲート酸化膜８、８１上に厚さが４００ｎｍ程度でポリ
シリコンからなるゲート電極９が形成され、更にその上
に厚さが１μｍ程度のＢＰＳＧからなる層間絶縁膜１８
が形成されている。
【００２５】さらに、ｐ型ベース層１６の中央部表面に
接合深さが０．５μｍ程度のｐ+ 型ベースコンタクト層
１７が形成され、層間絶縁膜１８の上に形成されたソー
ス電極１９とｎ+ 型ソース層４およびｐ+ 型ベースコン
タクト層１７が、コンタクト穴を介してオーミック接触
している。また、半導体支持基板１の裏面にオーミック
接触するようにドレイン電極２０が形成されている。
接合深さが０．５μｍ程度のｐ+ 型ベースコンタクト層
１７が形成され、層間絶縁膜１８の上に形成されたソー
ス電極１９とｎ+ 型ソース層４およびｐ+ 型ベースコン
タクト層１７が、コンタクト穴を介してオーミック接触
している。また、半導体支持基板１の裏面にオーミック
接触するようにドレイン電極２０が形成されている。
【００２６】 次に本実施の形態の製造方法を、図３〜
図２３に基づき説明する。まず、図３、図４に示される
ように、ｎ+型シリコンからなる面方位が（１００）で
ある半導体支持基板１の主表面にｎ-型のエピタキシャ
ル層２を成長させたウエハ２１を用意する。この半導体
支持基板１はその不純物濃度が１０20ｃｍ-3程度になっ
ている。また、エピタキシャル層２はその厚さが７μｍ
程度で、その不純物濃度は１０16ｃｍ-3程度となってい
る。
図２３に基づき説明する。まず、図３、図４に示される
ように、ｎ+型シリコンからなる面方位が（１００）で
ある半導体支持基板１の主表面にｎ-型のエピタキシャ
ル層２を成長させたウエハ２１を用意する。この半導体
支持基板１はその不純物濃度が１０20ｃｍ-3程度になっ
ている。また、エピタキシャル層２はその厚さが７μｍ
程度で、その不純物濃度は１０16ｃｍ-3程度となってい
る。
【００２７】次に、図５に示される様に、このウエハ２
１の主表面を熱酸化して厚さ６０ｎｍ程度のフィールド
酸化膜６０を形成し、その後レジスト膜６１を堆積して
公知のフォトリソ工程にて、セル形成予定位置の中央部
に開口するパターンにレジスト膜６１をパターニングす
る。そして、このレジスト膜６１をマスクとしてボロン
（Ｂ+ ）をイオン注入する。
１の主表面を熱酸化して厚さ６０ｎｍ程度のフィールド
酸化膜６０を形成し、その後レジスト膜６１を堆積して
公知のフォトリソ工程にて、セル形成予定位置の中央部
に開口するパターンにレジスト膜６１をパターニングす
る。そして、このレジスト膜６１をマスクとしてボロン
（Ｂ+ ）をイオン注入する。
【００２８】 レジスト剥離後、熱拡散により図６に示
すように接合深さが３μｍ程度のｐ型拡散層６２を形成
する。このｐ型拡散層６２は、最終的には後述するｐ型
ベース層１６の一部となり、ドレイン・ソース間に高電
圧が印加されたとき、ｐ型拡散層６２の底辺部分で安定
にブレークダウンを起こさせることにより、耐サージ性
を向上させる目的を果たす。また、図６はＬＯＣＯＳ酸
化のために窒化シリコン膜６３をユニットセル寸法ａの
間隔でパターニングしたウエハ２１の断面図である。図
６に示すように、ウエハ２１の主表面に窒化シリコン膜
６３を約２００ｎｍ堆積し、この窒化シリコン膜６３を
図７に示すように＜０１１＞方向に垂直及び平行になる
ようにパターニングして、ピッチ幅（ユニットセル１５
の寸法）ａで開口する格子状の開口パターンを形成す
る。なお、この開口パターンは上述のｐ型拡散層６２が
そのピッチ間隔の中央部に位置するようにマスク合わせ
している。
すように接合深さが３μｍ程度のｐ型拡散層６２を形成
する。このｐ型拡散層６２は、最終的には後述するｐ型
ベース層１６の一部となり、ドレイン・ソース間に高電
圧が印加されたとき、ｐ型拡散層６２の底辺部分で安定
にブレークダウンを起こさせることにより、耐サージ性
を向上させる目的を果たす。また、図６はＬＯＣＯＳ酸
化のために窒化シリコン膜６３をユニットセル寸法ａの
間隔でパターニングしたウエハ２１の断面図である。図
６に示すように、ウエハ２１の主表面に窒化シリコン膜
６３を約２００ｎｍ堆積し、この窒化シリコン膜６３を
図７に示すように＜０１１＞方向に垂直及び平行になる
ようにパターニングして、ピッチ幅（ユニットセル１５
の寸法）ａで開口する格子状の開口パターンを形成す
る。なお、この開口パターンは上述のｐ型拡散層６２が
そのピッチ間隔の中央部に位置するようにマスク合わせ
している。
【００２９】 次に、窒化シリコン膜６３をマスクとし
てフィールド酸化膜６０をエッチングし、ひきつづき図
８に示すように、四フッ化炭素と酸素ガスを含む放電室
７０２でプラズマを発生させて、化学的な活性種を作
り、この活性種を反応室７０３へ輸送し、反応室７０３
でｎ-型エピタキシャル層２を等方的に等方性エッチン
グであるケミカルドライエッチングして初期溝６４を形
成する。ここで、初期溝６４は、図９に示すような、半
導体基板表面に対して略垂直（約７０°〜９０°）な入
口７０９を有する。この時、図９に示すような、半導体
基板表面と初期溝の側面で形成される入口７０９は、ド
ライエッチングやケミカルドライエッチング等のガスを
用いたエッチングにおいて特に略直角に成り易い。すな
わち、ウエットエッチングにおいてはエッチャントの表
面張力により、マスクとなるフィールド酸化膜６０下面
の入口７０９にエッチャントが溜まりやすく、そのため
入口７０９のエッチングが進行しやすくなって曲率半径
はさほど小さくならない傾向にある。しかしながら、本
発明においては、ドライエッチングやケミカルドライエ
ッチング等のガスを用いたエッチングだけでなく、エッ
チャントを用いたウエットエッチングにおいても有効で
ある。
てフィールド酸化膜６０をエッチングし、ひきつづき図
８に示すように、四フッ化炭素と酸素ガスを含む放電室
７０２でプラズマを発生させて、化学的な活性種を作
り、この活性種を反応室７０３へ輸送し、反応室７０３
でｎ-型エピタキシャル層２を等方的に等方性エッチン
グであるケミカルドライエッチングして初期溝６４を形
成する。ここで、初期溝６４は、図９に示すような、半
導体基板表面に対して略垂直（約７０°〜９０°）な入
口７０９を有する。この時、図９に示すような、半導体
基板表面と初期溝の側面で形成される入口７０９は、ド
ライエッチングやケミカルドライエッチング等のガスを
用いたエッチングにおいて特に略直角に成り易い。すな
わち、ウエットエッチングにおいてはエッチャントの表
面張力により、マスクとなるフィールド酸化膜６０下面
の入口７０９にエッチャントが溜まりやすく、そのため
入口７０９のエッチングが進行しやすくなって曲率半径
はさほど小さくならない傾向にある。しかしながら、本
発明においては、ドライエッチングやケミカルドライエ
ッチング等のガスを用いたエッチングだけでなく、エッ
チャントを用いたウエットエッチングにおいても有効で
ある。
【００３０】 次に、図１０に示すように、窒化シリコ
ン膜６３をマスクとして初期溝６４の部分を熱酸化す
る。これはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏ
ｎ ｏｆ Ｓｉｌｉｃｏｎ）法として良く知られた酸化
方法であり、この酸化によりＬＯＣＯＳ酸化膜６５が形
成され、同時にＬＯＣＯＳ酸化膜６５によって喰われた
ｎ- 型エピタキシャル層２の表面にＵ溝５０が形成さ
れ、かつ溝５０の形状が確定する。この時、図に示すよ
うに、ケミカルドライエッチング工程で形成された屈曲
部７０９は、溝の側面５１と傾斜部分２１１との境界に
屈曲７１０として残る。この時、図に示すようにＵ溝５
０の側面５１のチャネル形成部の面方位が（１１１）
（θ＝５４．７°）に近い面（好ましくは５５°±１５
°）となるようにケミカルドライエッチングの条件とＬ
ＯＣＯＳ酸化の条件を選ぶ。
ン膜６３をマスクとして初期溝６４の部分を熱酸化す
る。これはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏ
ｎ ｏｆ Ｓｉｌｉｃｏｎ）法として良く知られた酸化
方法であり、この酸化によりＬＯＣＯＳ酸化膜６５が形
成され、同時にＬＯＣＯＳ酸化膜６５によって喰われた
ｎ- 型エピタキシャル層２の表面にＵ溝５０が形成さ
れ、かつ溝５０の形状が確定する。この時、図に示すよ
うに、ケミカルドライエッチング工程で形成された屈曲
部７０９は、溝の側面５１と傾斜部分２１１との境界に
屈曲７１０として残る。この時、図に示すようにＵ溝５
０の側面５１のチャネル形成部の面方位が（１１１）
（θ＝５４．７°）に近い面（好ましくは５５°±１５
°）となるようにケミカルドライエッチングの条件とＬ
ＯＣＯＳ酸化の条件を選ぶ。
【００３１】このようにしてＬＯＣＯＳ酸化により形成
されたＵ溝５０の内壁表面は平坦で欠陥が少なく、その
表面は図２に示されるウエハ２１の初期の主表面と同程
度に表面状態が良い。次に、図１１に示すように、ＬＯ
ＣＯＳ酸化膜６５をマスクとして、薄いフィールド酸化
膜６０を透過させてｐ型ベース層１６を形成するための
ボロンＢ+ をイオン注入する。このとき、ＬＯＣＯＳ酸
化膜６５とフィールド酸化膜６０の境界部分が自己整合
位置になり、イオン注入される領域が正確に規定され
る。
されたＵ溝５０の内壁表面は平坦で欠陥が少なく、その
表面は図２に示されるウエハ２１の初期の主表面と同程
度に表面状態が良い。次に、図１１に示すように、ＬＯ
ＣＯＳ酸化膜６５をマスクとして、薄いフィールド酸化
膜６０を透過させてｐ型ベース層１６を形成するための
ボロンＢ+ をイオン注入する。このとき、ＬＯＣＯＳ酸
化膜６５とフィールド酸化膜６０の境界部分が自己整合
位置になり、イオン注入される領域が正確に規定され
る。
【００３２】次に、図１２に示すように、接合深さ３μ
ｍ程度まで熱拡散する。この熱拡散により、図６に示す
工程において前もって形成したｐ型拡散層６２と、図１
１に示す工程において注入されたボロンの拡散層が一体
になり、一つのｐ型ベース層１６を形成する。また、ｐ
型ベース層１６の領域の両端面はＵ溝５０の側壁の位置
で自己整合的に規定される。
ｍ程度まで熱拡散する。この熱拡散により、図６に示す
工程において前もって形成したｐ型拡散層６２と、図１
１に示す工程において注入されたボロンの拡散層が一体
になり、一つのｐ型ベース層１６を形成する。また、ｐ
型ベース層１６の領域の両端面はＵ溝５０の側壁の位置
で自己整合的に規定される。
【００３３】次に、図１３に示すように、格子状のパタ
ーンでウエハ２１表面に形成されているＬＯＣＯＳ酸化
膜６５により囲まれたｐ型ベース層１６表面中央部に残
されたパターンでパターニングされたレジスト膜６６と
ＬＯＣＯＳ酸化膜６５を共にマスクとして、薄いフィー
ルド酸化膜６０を透過させてｎ+ 型ソース層４を形成す
るためのリンＰ+ をイオン注入する。このように、ｎ+
型ソース層４の形成は、図１１に示す工程においてボロ
ンをイオン注入した場合と同様に、ＬＯＣＯＳ酸化膜６
５とフィールド酸化膜６０の境界部分が自己整合位置に
なり、イオン注入される領域が正確に規定される。
ーンでウエハ２１表面に形成されているＬＯＣＯＳ酸化
膜６５により囲まれたｐ型ベース層１６表面中央部に残
されたパターンでパターニングされたレジスト膜６６と
ＬＯＣＯＳ酸化膜６５を共にマスクとして、薄いフィー
ルド酸化膜６０を透過させてｎ+ 型ソース層４を形成す
るためのリンＰ+ をイオン注入する。このように、ｎ+
型ソース層４の形成は、図１１に示す工程においてボロ
ンをイオン注入した場合と同様に、ＬＯＣＯＳ酸化膜６
５とフィールド酸化膜６０の境界部分が自己整合位置に
なり、イオン注入される領域が正確に規定される。
【００３４】次に、図１４に示すように、接合深さ０．
５〜１μｍ熱拡散し、ｎ+ 型ソース層４を形成し、同時
にチャネル５も設定する。この熱拡散により得られる接
合深さは、図１５に示すように、前記エッチング時に形
成され、前記選択酸化後まで溝側面５１に残った屈曲部
７１０よりも深く設定する。この熱拡散において、ｎ +
型ソース層４の領域のＵ溝５０に接した端面は、Ｕ溝５
０の側壁の位置で自己整合的に規定される。
５〜１μｍ熱拡散し、ｎ+ 型ソース層４を形成し、同時
にチャネル５も設定する。この熱拡散により得られる接
合深さは、図１５に示すように、前記エッチング時に形
成され、前記選択酸化後まで溝側面５１に残った屈曲部
７１０よりも深く設定する。この熱拡散において、ｎ +
型ソース層４の領域のＵ溝５０に接した端面は、Ｕ溝５
０の側壁の位置で自己整合的に規定される。
【００３５】以上、図１１〜図１４の工程によりｐ型ベ
ース層１６の接合深さとその形状が確定する。このｐ型
ベース層１６の形状において重要なことは、ｐ型ベース
層１６の側面５１の位置がＵ溝５０の側面５１により規
定され、自己整合されて熱拡散するため、Ｕ溝５０に対
してｐ型ベース層１６の形状は完全に左右対称になる。
ース層１６の接合深さとその形状が確定する。このｐ型
ベース層１６の形状において重要なことは、ｐ型ベース
層１６の側面５１の位置がＵ溝５０の側面５１により規
定され、自己整合されて熱拡散するため、Ｕ溝５０に対
してｐ型ベース層１６の形状は完全に左右対称になる。
【００３６】次に、図１６に示すように、ＬＯＣＯＳ酸
化膜６５を弗酸を含む水溶液７００中で、フッ化アンモ
ニウムによりＰＨが５程度に調整された状態で、シリコ
ンのウエハ２１表面を水素で終端させながら酸化膜を除
去してＵ溝５０の内壁５１を露出させる。この除去工程
は選択酸化膜の形成されている面に光が当たらないよう
に遮光布７０４で遮光して行う。
化膜６５を弗酸を含む水溶液７００中で、フッ化アンモ
ニウムによりＰＨが５程度に調整された状態で、シリコ
ンのウエハ２１表面を水素で終端させながら酸化膜を除
去してＵ溝５０の内壁５１を露出させる。この除去工程
は選択酸化膜の形成されている面に光が当たらないよう
に遮光布７０４で遮光して行う。
【００３７】この後、水溶液中から取りだし、清浄な空
気中で乾燥させる。次に、図１７に示すように、チャネ
ルが形成される予定のｐ型ベース層１６のＵ溝の側面５
１に（１１１）面が形成されるまでパッド酸化膜６００
を形成する。この熱酸化工程により、チャネルが形成さ
れる予定面の原子オーダーでの平坦度が高くなる。
気中で乾燥させる。次に、図１７に示すように、チャネ
ルが形成される予定のｐ型ベース層１６のＵ溝の側面５
１に（１１１）面が形成されるまでパッド酸化膜６００
を形成する。この熱酸化工程により、チャネルが形成さ
れる予定面の原子オーダーでの平坦度が高くなる。
【００３８】この熱酸化工程は、図１８に示すように、
酸素雰囲気に保たれ、約１０００℃に保持されている酸
化炉６０１にウエハ２１を固定したホルダー６０３を徐
々に挿入することにより行う。このようにすると、酸化
の初期は比較的低い温度で行われるため、ｐ型ベース領
域１６、ｎ+ 型ソース領域４の不純物が、酸化工程中に
ウエハ外部に飛散することを抑えられる。
酸素雰囲気に保たれ、約１０００℃に保持されている酸
化炉６０１にウエハ２１を固定したホルダー６０３を徐
々に挿入することにより行う。このようにすると、酸化
の初期は比較的低い温度で行われるため、ｐ型ベース領
域１６、ｎ+ 型ソース領域４の不純物が、酸化工程中に
ウエハ外部に飛散することを抑えられる。
【００３９】次に、図１９に示すように、この酸化膜６
００を除去する。この酸化膜６００の除去も選択酸化膜
の除去と同様に弗酸を含む水溶液中で、フッ化アンモニ
ウムによりＰＨが５程度に調整された状態で、露出され
たシリコンの表面を水素で終端させながら行う。このよ
うな方法で形成されたＵ溝５０の内壁５１は、平坦度が
高く、また欠陥も少ない良好なシリコン表面である。
００を除去する。この酸化膜６００の除去も選択酸化膜
の除去と同様に弗酸を含む水溶液中で、フッ化アンモニ
ウムによりＰＨが５程度に調整された状態で、露出され
たシリコンの表面を水素で終端させながら行う。このよ
うな方法で形成されたＵ溝５０の内壁５１は、平坦度が
高く、また欠陥も少ない良好なシリコン表面である。
【００４０】 つづいて図２０に示すように、Ｕ溝５０
の側面５１及び底面５２に熱酸化により厚さ６０ｎｍ程
度のゲート酸化膜８を形成する。この酸化工程は前述の
図１８で説明したのと同様に、酸素雰囲気に保たれ、約
１０００℃に保持されている酸化炉６０１にウエハ２１
を徐々に挿入する。このようにすると、酸化の初期は比
較的低い温度で行われるため、ｐ型ベース領域１６、ｎ
+型ソース領域４の不純物が、酸化工程中にウエハ外部
に飛散することを抑えられる。ゲート酸化膜８の膜質
や、チャネル５の界面の界面準位密度，キャリア移動度
は従来のＤＭＯＳと同程度に良好である。ここで、図２
に示すようにゲ−ト酸化膜８の厚さは屈曲部７１０を境
界にして溝底部側より溝開口部側の方が厚く形成され
る。これは、不純物による増速酸化のためである。すな
わち、不純物が注入されたシリコンは注入されていない
シリコンよりも酸化速度が速いためである。
の側面５１及び底面５２に熱酸化により厚さ６０ｎｍ程
度のゲート酸化膜８を形成する。この酸化工程は前述の
図１８で説明したのと同様に、酸素雰囲気に保たれ、約
１０００℃に保持されている酸化炉６０１にウエハ２１
を徐々に挿入する。このようにすると、酸化の初期は比
較的低い温度で行われるため、ｐ型ベース領域１６、ｎ
+型ソース領域４の不純物が、酸化工程中にウエハ外部
に飛散することを抑えられる。ゲート酸化膜８の膜質
や、チャネル５の界面の界面準位密度，キャリア移動度
は従来のＤＭＯＳと同程度に良好である。ここで、図２
に示すようにゲ−ト酸化膜８の厚さは屈曲部７１０を境
界にして溝底部側より溝開口部側の方が厚く形成され
る。これは、不純物による増速酸化のためである。すな
わち、不純物が注入されたシリコンは注入されていない
シリコンよりも酸化速度が速いためである。
【００４１】次に、図２１に示すように、ウエハ２１の
主表面に厚さ４００ｎｍ程度のポリシリコン膜を堆積
し、隣接した二つのＵ溝５０の上端の距離ｂよりも２β
だけ短い距離ｃだけ離間するようにパターニングしてゲ
ート電極９を形成する。次にゲート電極９の端部におい
てゲート酸化膜８が厚くなるよう酸化する。以上、図１
１〜図２１に示すようにＬＯＣＯＳ酸化膜６５を自己整
合的な二重拡散のマスクとして使用し、ｐ型ベース層１
６，ｎ+ 型ソース層４及びチャネル５を形成し、次にＬ
ＯＣＯＳ酸化膜６５を除去した後、ゲート酸化膜８，ゲ
ート電極９を形成する。
主表面に厚さ４００ｎｍ程度のポリシリコン膜を堆積
し、隣接した二つのＵ溝５０の上端の距離ｂよりも２β
だけ短い距離ｃだけ離間するようにパターニングしてゲ
ート電極９を形成する。次にゲート電極９の端部におい
てゲート酸化膜８が厚くなるよう酸化する。以上、図１
１〜図２１に示すようにＬＯＣＯＳ酸化膜６５を自己整
合的な二重拡散のマスクとして使用し、ｐ型ベース層１
６，ｎ+ 型ソース層４及びチャネル５を形成し、次にＬ
ＯＣＯＳ酸化膜６５を除去した後、ゲート酸化膜８，ゲ
ート電極９を形成する。
【００４２】次に、図２２に示すように、パターニング
されたレジスト膜６８をマスクとしてゲート酸化膜８１
を透過してｐ+ 型ベースコンタクト層１７を形成するた
めのボロンをイオン注入する。更に図２３に示すよう
に、接合深さ０．５μｍ程度熱拡散し、ｐ+ 型ベースコ
ンタクト層１７を形成する。そして、図１（ｂ）に示す
ように、ウエハ２１の主表面にＢＰＳＧからなる層間絶
縁膜１８を形成し、その一部にコンタクト穴開けを行い
ｐ+ 型ベースコンタクト層１７とｎ+ 型ソース層４を露
出させる。さらに、アルミニウム膜からなるソース電極
１９を形成し、前記コンタクト穴を介してｐ+ 型ベース
コンタクト層１７とｎ+ 型ソース層４とにオーミック接
触させる。さらに、アルミニウム膜保護用としてプラズ
マＣＶＤ法等により窒化シリコン等よりなるパッシベー
ション膜（図示略）を形成し、また、ウエハ２１の裏面
にはＴｉ／Ｎｉ／Ａｕの３層膜からなるドレイン電極２
０を形成し、ｎ+ 型半導体支持基板１にオーミック接触
をとる。
されたレジスト膜６８をマスクとしてゲート酸化膜８１
を透過してｐ+ 型ベースコンタクト層１７を形成するた
めのボロンをイオン注入する。更に図２３に示すよう
に、接合深さ０．５μｍ程度熱拡散し、ｐ+ 型ベースコ
ンタクト層１７を形成する。そして、図１（ｂ）に示す
ように、ウエハ２１の主表面にＢＰＳＧからなる層間絶
縁膜１８を形成し、その一部にコンタクト穴開けを行い
ｐ+ 型ベースコンタクト層１７とｎ+ 型ソース層４を露
出させる。さらに、アルミニウム膜からなるソース電極
１９を形成し、前記コンタクト穴を介してｐ+ 型ベース
コンタクト層１７とｎ+ 型ソース層４とにオーミック接
触させる。さらに、アルミニウム膜保護用としてプラズ
マＣＶＤ法等により窒化シリコン等よりなるパッシベー
ション膜（図示略）を形成し、また、ウエハ２１の裏面
にはＴｉ／Ｎｉ／Ａｕの３層膜からなるドレイン電極２
０を形成し、ｎ+ 型半導体支持基板１にオーミック接触
をとる。
【００４３】本発明の実施の形態によれば、溝部は、傾
斜部分２１１と側面５１との境界に屈曲部を有してお
り、更に、溝部表面に形成されるゲート酸化膜は、溝部
の底面及び側面５１に形成されたゲート酸化膜８（ゲー
ト絶縁膜）、及び屈曲部７１０から傾斜部分２１１に渡
って形成されたゲート酸化膜８１（入口絶縁膜）からな
っている。本実施の形態においては、屈曲部７１０を境
にしてゲート酸化膜８１の膜厚がゲート酸化膜８よりも
厚いため、屈曲部７１０上部に形成されるゲ−ト酸化膜
の表面の曲率が小さくなり、屈曲部７１０上のゲ−ト酸
化膜の電界集中が緩和されるため、屈曲部７１０を含む
Ｕ溝表面とゲート電極９との間の耐圧低下を防止でき
る。結果、ゲ−ト酸化膜８、８１の寿命を向上すること
ができる。
斜部分２１１と側面５１との境界に屈曲部を有してお
り、更に、溝部表面に形成されるゲート酸化膜は、溝部
の底面及び側面５１に形成されたゲート酸化膜８（ゲー
ト絶縁膜）、及び屈曲部７１０から傾斜部分２１１に渡
って形成されたゲート酸化膜８１（入口絶縁膜）からな
っている。本実施の形態においては、屈曲部７１０を境
にしてゲート酸化膜８１の膜厚がゲート酸化膜８よりも
厚いため、屈曲部７１０上部に形成されるゲ−ト酸化膜
の表面の曲率が小さくなり、屈曲部７１０上のゲ−ト酸
化膜の電界集中が緩和されるため、屈曲部７１０を含む
Ｕ溝表面とゲート電極９との間の耐圧低下を防止でき
る。結果、ゲ−ト酸化膜８、８１の寿命を向上すること
ができる。
【００４４】更に、ゲート酸化膜８１（入口絶縁膜）
が、屈曲部７１０からウエハ２１の表面に近づく程（屈
曲部から離れる程）、徐々に厚くなっているため、ゲ−
ト酸化膜８１の表面の曲率が小さくなり、屈曲部７１０
上のゲ−ト酸化膜８、８１の電界集中が緩和されるた
め、ゲ−ト絶縁膜の寿命を向上することができる。そし
てゲ−ト酸化膜８（ゲート絶縁膜）が略均一の厚さを有
するため、局部的にゲート電極とベース領域・ソース領
域との耐圧が低下することを防止でき、ゲ−ト酸化膜８
の寿命を向上することができる。
が、屈曲部７１０からウエハ２１の表面に近づく程（屈
曲部から離れる程）、徐々に厚くなっているため、ゲ−
ト酸化膜８１の表面の曲率が小さくなり、屈曲部７１０
上のゲ−ト酸化膜８、８１の電界集中が緩和されるた
め、ゲ−ト絶縁膜の寿命を向上することができる。そし
てゲ−ト酸化膜８（ゲート絶縁膜）が略均一の厚さを有
するため、局部的にゲート電極とベース領域・ソース領
域との耐圧が低下することを防止でき、ゲ−ト酸化膜８
の寿命を向上することができる。
【００４５】また、別の見方をすれば、溝部は、傾斜部
分２１１と側面５１との境界に屈曲部７１０を有してい
る。溝部表面に形成されるゲート酸化膜（ゲート絶縁
膜）は、溝部に接した第１の面と、第１の面の裏面であ
る第２の面を有し、第２の面における屈曲部付近の曲率
半径が、第１の面における屈曲部に接する部分の曲率半
径よりも大きく設定されているため、屈曲部上のゲ−ト
酸化膜の電界集中が緩和され、ゲ−ト絶縁膜の寿命を向
上することができる。
分２１１と側面５１との境界に屈曲部７１０を有してい
る。溝部表面に形成されるゲート酸化膜（ゲート絶縁
膜）は、溝部に接した第１の面と、第１の面の裏面であ
る第２の面を有し、第２の面における屈曲部付近の曲率
半径が、第１の面における屈曲部に接する部分の曲率半
径よりも大きく設定されているため、屈曲部上のゲ−ト
酸化膜の電界集中が緩和され、ゲ−ト絶縁膜の寿命を向
上することができる。
【００４６】また溝部が、バスタブ形状、すなわちチャ
ネル領域となる部分を有する側面５１が主表面に対して
傾斜しており、入口と側面５１とが曲面にて接続され、
更に側面５１と底面５２とが曲面にて接続されている。
これによりチャネルの移動度が低下することが防止さ
れ、オン抵抗を低下させることができるだけでなく、入
口と側面５１との境界及び側面５１と底面５２との境界
における電界集中が緩和されるため、この部分での絶縁
耐圧が向上し、ゲ−ト絶縁膜の寿命を向上することがで
きる。
ネル領域となる部分を有する側面５１が主表面に対して
傾斜しており、入口と側面５１とが曲面にて接続され、
更に側面５１と底面５２とが曲面にて接続されている。
これによりチャネルの移動度が低下することが防止さ
れ、オン抵抗を低下させることができるだけでなく、入
口と側面５１との境界及び側面５１と底面５２との境界
における電界集中が緩和されるため、この部分での絶縁
耐圧が向上し、ゲ−ト絶縁膜の寿命を向上することがで
きる。
【００４７】 更に、初期溝の側面が主表面に対して７
０°乃至９０°の角度を有しているため、選択酸化によ
り容易に、所望の角度の側面５１を有する溝部を形成す
ることができる。さらに、チャネル領域を、前記エッチ
ング時に形成され、前記選択酸化後まで溝側面５１に残
った屈曲部７１０よりも深い領域に形成する。これによ
り、非常に薄い反転層中を電子が流れているチャネル領
域がフラットになり、電子の流れが屈曲の影響で乱され
ることを防ぐことができることにより低オン電圧が得ら
れる。
０°乃至９０°の角度を有しているため、選択酸化によ
り容易に、所望の角度の側面５１を有する溝部を形成す
ることができる。さらに、チャネル領域を、前記エッチ
ング時に形成され、前記選択酸化後まで溝側面５１に残
った屈曲部７１０よりも深い領域に形成する。これによ
り、非常に薄い反転層中を電子が流れているチャネル領
域がフラットになり、電子の流れが屈曲の影響で乱され
ることを防ぐことができることにより低オン電圧が得ら
れる。
【００４８】 さらに、Ｕ溝５０は、半導体基板の表面
を主表面として所定領域に、等方性エッチングにより、
主表面に対して略垂直の側面を有する初期溝を形成し、
初期溝を選択酸化して所定領域の半導体基板内に主表面
より所定深さを有する選択酸化膜を形成し、しかる後に
選択酸化膜を除去することにより形成されるため、チャ
ネル領域となる溝部の側面５１の格子欠陥を少なくする
ことができ、これによりオン抵抗を低減することができ
る。ここで、等方性エッチングとしてケミカルドライエ
ッチングを用いて初期溝を形成するため、チャネル領域
となる溝部の側面５１の格子欠陥を更に少なくすること
ができ、オン抵抗を低減することができるだけでなく、
容易に溝部を形成することができる。
を主表面として所定領域に、等方性エッチングにより、
主表面に対して略垂直の側面を有する初期溝を形成し、
初期溝を選択酸化して所定領域の半導体基板内に主表面
より所定深さを有する選択酸化膜を形成し、しかる後に
選択酸化膜を除去することにより形成されるため、チャ
ネル領域となる溝部の側面５１の格子欠陥を少なくする
ことができ、これによりオン抵抗を低減することができ
る。ここで、等方性エッチングとしてケミカルドライエ
ッチングを用いて初期溝を形成するため、チャネル領域
となる溝部の側面５１の格子欠陥を更に少なくすること
ができ、オン抵抗を低減することができるだけでなく、
容易に溝部を形成することができる。
【００４９】ケミカルドライエッチングは、ガスの侵食
で半導体装置をエッチングしていくため、形成される初
期溝の半導体基板表面付近が鋭くなる。そして、この鋭
い初期溝を選択酸化した場合、その鋭くなった部分が酸
化された部分に、屈曲部が形成されやすくなる。本実施
の形態においては、屈曲部上部に形成される絶縁膜全体
の表面の曲率が小さくなるから、屈曲部上のゲ−ト酸化
膜８、８１の電界集中が緩和され、ゲ−ト酸化膜８、８
１の寿命を向上することができる。
で半導体装置をエッチングしていくため、形成される初
期溝の半導体基板表面付近が鋭くなる。そして、この鋭
い初期溝を選択酸化した場合、その鋭くなった部分が酸
化された部分に、屈曲部が形成されやすくなる。本実施
の形態においては、屈曲部上部に形成される絶縁膜全体
の表面の曲率が小さくなるから、屈曲部上のゲ−ト酸化
膜８、８１の電界集中が緩和され、ゲ−ト酸化膜８、８
１の寿命を向上することができる。
【００５０】上記実施の形態では、本発明を格子状のパ
ターンを用いて説明したが、本発明は格子状パターンに
限定されるものではなく、例えばストライプ状のパター
ンにも適用でき、同様の効果を得ることができる。さら
に本発明は、実施の形態で示した縦型のＭＯＳＦＥＴに
限定されるものではなく、例えばこのようなＭＯＳＦＥ
Ｔを組み込んだパワーＭＯＳＩＣや、絶縁ゲート型バイ
ポーラトランジスタ（ＩＧＢＴ）のゲート構造等にも適
用することができる。また、実施の形態中ではｎチャネ
ル型についてのみ説明したが、ｎ型とｐ型の半導体の型
を入れ換えたｐチャネル型についても同様の効果が得ら
れることは言うまでもない。
ターンを用いて説明したが、本発明は格子状パターンに
限定されるものではなく、例えばストライプ状のパター
ンにも適用でき、同様の効果を得ることができる。さら
に本発明は、実施の形態で示した縦型のＭＯＳＦＥＴに
限定されるものではなく、例えばこのようなＭＯＳＦＥ
Ｔを組み込んだパワーＭＯＳＩＣや、絶縁ゲート型バイ
ポーラトランジスタ（ＩＧＢＴ）のゲート構造等にも適
用することができる。また、実施の形態中ではｎチャネ
ル型についてのみ説明したが、ｎ型とｐ型の半導体の型
を入れ換えたｐチャネル型についても同様の効果が得ら
れることは言うまでもない。
【図１】図（ａ）は本発明の実施の形態による縦型パワ
ーＭＯＳＦＥＴの一部を示す平面図であり、図（ｂ）は
図（ａ）のＡ−Ａ断面図である。
ーＭＯＳＦＥＴの一部を示す平面図であり、図（ｂ）は
図（ａ）のＡ−Ａ断面図である。
【図２】図１に示した縦型パワーＭＯＳＦＥＴの要部拡
大図である。
大図である。
【図３】図１に示した縦型パワーＭＯＳＦＥＴの製造工
程の説明図である。
程の説明図である。
【図４】図１に示した縦型パワーＭＯＳＦＥＴの製造工
程の説明図である。
程の説明図である。
【図５】図１に示した縦型パワーＭＯＳＦＥＴの製造工
程の説明図である。
程の説明図である。
【図６】図１に示した縦型パワーＭＯＳＦＥＴの製造工
程の説明図である。
程の説明図である。
【図７】図１に示した縦型パワーＭＯＳＦＥＴの製造工
程の説明図である。
程の説明図である。
【図８】図１に示した縦型パワーＭＯＳＦＥＴの製造工
程の説明図である。
程の説明図である。
【図９】図１に示した縦型パワーＭＯＳＦＥＴの製造工
程の説明図である。
程の説明図である。
【図１０】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図１１】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図１２】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図１３】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図１４】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図１５】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図１６】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図１７】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図１８】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図１９】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図２０】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図２１】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図２２】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
【図２３】図１に示した縦型パワーＭＯＳＦＥＴの製造
工程の説明図である。
工程の説明図である。
１ 半導体支持基板
１２ エッジ部
１５ ユニットセル
１６ ｐ型ベース層（ベース領域）
１７ ｐ+型ベースコンタクト層
１８ 層間絶縁膜
１９ ソース電極
２ ｎ-型エピタキシャル層
２０ ドレイン電極
２１ ウエハ（半導体基板）
２１１ 傾斜部分
４ ｎ+型ソース層（ソース領域）
５ チャネル
５０ Ｕ溝（溝部）
５１ 側面
５２ 底面
６０ フィールド酸化膜
６０１ 酸化炉 ６
０３ ホルダー
６１ レジスト膜
６２ ｐ型拡散層
６３ 窒化シリコン膜
６４ 初期溝
６５ ＬＯＣＯＳ酸化膜
６６ レジスト膜 ７
００ 水溶液
７０２ 放電室
７０３ 反応室
７０４ 遮光布
７０９ 入口
７１０ 屈曲部
８ ゲート酸化膜（ゲート絶縁膜）
８１ ゲート酸化膜（入口絶縁膜）
９ ゲート電極
Claims (13)
- 【請求項１】 主表面側に表面を有する第１導電型の半
導体基板と、 前記半導体基板の主表面に形成され、前記半導体基板の
主表面から次第に深くなる傾斜部分、前記傾斜部分より
も深く形成された底面、前記傾斜部分と前記底面とを結
ぶ側面、及び前記傾斜部分と前記側面との境界にあり屈
曲した屈曲部、からなる溝部と、 前記溝部表面に形成され、前記溝部に接した第１の面
と、前記第１の面の裏面の第２の面を有し、前記第２の
面における前記屈曲部付近の曲率半径が、前記第１の面
における前記屈曲部に接する部分の曲率半径よりも大き
いゲート絶縁膜と、 前記ゲート絶縁膜上に形成されるゲート電極、前記溝部
の前記側面に形成されるベース領域、前記ベース領域内
に形成されるソース領域、及び前記半導体基板に接続さ
れたドレイン電極、からなるＭＯＳトランジスタとを備
えることを特徴とする半導体装置。 - 【請求項２】 主表面側に表面を有する第１導電型の半
導体基板と、 前記半導体基板の主表面に形成され、前記半導体基板の
主表面から次第に深くなる傾斜部分、前記傾斜部分より
も深く形成された底面、前記傾斜部分と前記底面とを結
ぶ側面、及び前記傾斜部分と前記側面との境界にあり屈
曲した屈曲部、からなる溝部と、 前記溝部の前記底面及び前記側面に形成されたゲート絶
縁膜、及び前記屈曲部から前記傾斜部分に渡って形成さ
れ前記ゲート絶縁膜と連続的に形成された入口絶縁膜、
からなる絶縁膜と、 前記絶縁膜上に形成されるゲート電極、前記溝部の前記
側面に形成されるベース領域、前記ベース領域内に形成
されるソース領域、及び前記半導体基板に接続されたド
レイン電極、からなるＭＯＳトランジスタとを備え、 前記絶縁膜の膜厚は、前記屈曲部を境にして前記傾斜部
分に形成された前記入口絶縁膜が前記側面に形成された
前記ゲート絶縁膜よりも厚い膜厚を有することを特徴と
する半導体装置。 - 【請求項３】 主表面側に表面を有する第１導電型の半
導体基板と、 前記半導体基板の主表面に形成され、前記半導体基板の
主表面から次第に深くなる傾斜部分、前記傾斜部分より
も深く形成された底面、前記傾斜部分と前記底面とを結
ぶ側面、及び前記傾斜部分と前記側面との境界にあり屈
曲した屈曲部、からなる溝部と、 前記溝部の前記底面及び前記側面に形成されたゲート絶
縁膜、及び前記屈曲部から前記傾斜部分に渡って形成さ
れ前記ゲート絶縁膜よりも厚い膜厚を有し、前記ゲート
絶縁膜と連続的に形成された入口絶縁膜、からなる絶縁
膜と、 前記絶縁膜上に形成されるゲート電極、前記溝部の前記
側面に形成されるベース領域、前記ベース領域内に形成
されるソース領域、及び前記半導体基板に接続されたド
レイン電極、からなるＭＯＳトランジスタとを備えるこ
とを特徴とする半導体装置。 - 【請求項４】 前記入口絶縁膜は、前記屈曲部から離れ
るに従って、徐々に厚くなることを特徴とする請求項２
又は３に記載の半導体装置。 - 【請求項５】 前記ゲート絶縁膜は、略均一の厚さを有
することを特徴とする請求項１乃至４の何れかに記載の
半導体装置。 - 【請求項６】 前記溝部における前記屈曲部は、前記傾
斜部分と前記底面とが所定角度で接続された部分である
ことを特徴とする請求項１乃至５の何れかに記載の半導
体装置。 - 【請求項７】 前記溝部は、前記側面が前記主表面に対
して傾斜し、前記側面と前記底面とが曲面にて接続され
るバスタブ形状であることを特徴とする請求項１乃至６
の何れかに記載の半導体装置。 - 【請求項８】 前記半導体基板の面方位は、｛１００｝
面であることを特徴とする請求項１乃至７の何れかに記
載の半導体装置。 - 【請求項９】 前記溝部は、前記半導体基板の表面を主
表面として所定領域に、エッチングにより前記主表面に
対して略垂直の入口を有する初期溝を形成し、該初期溝
を選択酸化して前記所定領域の前記半導体基板内に前記
主表面より所定深さを有する選択酸化膜を形成し、しか
る後に前記選択酸化膜を除去することにより形成される
ことを特徴とする請求項１乃至８の何れかに記載の半導
体装置。 - 【請求項１０】 前記エッチングは等方性エッチングで
あることを特徴とする請求項９に記載の半導体装置。 - 【請求項１１】 前記初期溝における前記入口は、前記
主表面に対して７０°乃至９０°の角度を有することを
特徴とする請求項９又は１０に記載の半導体装置。 - 【請求項１２】 前記溝部は、前記半導体基板の表面を
主表面として所定領域に、ケミカルドライエッチングに
より初期溝を形成し、該初期溝を選択酸化して前記所定
領域の前記半導体基板内に前記主表面より所定深さを有
する選択酸化膜を形成し、しかる後に前記選択酸化膜を
除去することにより形成されることを特徴とする請求項
１乃至８の何れかに記載の半導体装置。 - 【請求項１３】 前記ＭＯＳトランジスタにおける前記
ベース領域は、第２導電型を有し、前記半導体基板内に
おける前記溝部の前記側面に、前記半導体基板の前記主
表面側から所定深さまで形成されるものであり、 前記ソース領域は、第１導電型を有し、前記溝部の前記
側面にチャネル領域を構成させるものであり、 前記ドレイン電極は、前記半導体基板の他主面側に電気
的に接触するものであり、 更に、前記ベース領域と前記ソース領域に接触するソー
ス電極を備えることを特徴とする請求項１乃至１２の何
れかに記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15971696A JP3493903B2 (ja) | 1995-09-29 | 1996-06-20 | 半導体装置 |
| DE19639035A DE19639035B4 (de) | 1995-09-29 | 1996-09-23 | Halbleitervorrichtung |
| US08/723,804 US5747851A (en) | 1995-09-29 | 1996-09-30 | Semiconductor device with reduced breakdown voltage between the gate electrode and semiconductor surface |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25394095 | 1995-09-29 | ||
| JP7-253940 | 1995-09-29 | ||
| JP15971696A JP3493903B2 (ja) | 1995-09-29 | 1996-06-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153613A JPH09153613A (ja) | 1997-06-10 |
| JP3493903B2 true JP3493903B2 (ja) | 2004-02-03 |
Family
ID=26486426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15971696A Expired - Fee Related JP3493903B2 (ja) | 1995-09-29 | 1996-06-20 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5747851A (ja) |
| JP (1) | JP3493903B2 (ja) |
| DE (1) | DE19639035B4 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107661A (en) * | 1995-09-29 | 2000-08-22 | Nippondenso Co., Ltd. | Semiconductor device and method of manufacturing same |
| JP3528420B2 (ja) * | 1996-04-26 | 2004-05-17 | 株式会社デンソー | 半導体装置およびその製造方法 |
| DE19808154A1 (de) * | 1998-02-27 | 1999-09-02 | Asea Brown Boveri | Bipolartransistor mit isolierter Gateelektrode |
| JP2002505525A (ja) | 1998-02-27 | 2002-02-19 | アーベーベー （シュヴァイツ） アクチェンゲゼルシャフト | 絶縁ゲートバイポーラトランジスタ |
| JPH11274485A (ja) * | 1998-03-25 | 1999-10-08 | Nec Kansai Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
| JP3514178B2 (ja) | 1998-09-16 | 2004-03-31 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3934818B2 (ja) * | 1999-03-19 | 2007-06-20 | 株式会社東芝 | 絶縁ゲート形トランジスタおよびその製造方法 |
| JP3405697B2 (ja) | 1999-09-20 | 2003-05-12 | ローム株式会社 | 半導体チップ |
| JP2001168328A (ja) * | 1999-12-10 | 2001-06-22 | Nippon Precision Circuits Inc | 耐圧性能を持つｍｏｓ型半導体装置およびその製造方法 |
| AU9598601A (en) * | 2000-10-20 | 2002-04-29 | Eisai Co Ltd | Nitrogenous aromatic ring compounds |
| JP3715971B2 (ja) | 2003-04-02 | 2005-11-16 | ローム株式会社 | 半導体装置 |
| JP2007043208A (ja) * | 2006-11-15 | 2007-02-15 | Mitsubishi Electric Corp | トレンチ構造を有する半導体装置及びその製造方法 |
| JP2007081424A (ja) * | 2006-11-15 | 2007-03-29 | Mitsubishi Electric Corp | トレンチ構造を有する半導体装置及びその製造方法 |
| US7910983B2 (en) * | 2008-09-30 | 2011-03-22 | Infineon Technologies Austria Ag | MOS transistor having an increased gate-drain capacitance |
| JP5583077B2 (ja) * | 2011-06-03 | 2014-09-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN103545214B (zh) * | 2012-07-17 | 2017-06-06 | 无锡华润上华科技有限公司 | Dmos半导体器件的制造方法 |
| JP2014160720A (ja) * | 2013-02-19 | 2014-09-04 | Sanken Electric Co Ltd | 半導体装置 |
| JP2016034001A (ja) * | 2014-07-31 | 2016-03-10 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212167A (ja) * | 1985-07-10 | 1987-01-21 | Tdk Corp | 溝部を有する縦形半導体装置の製造方法 |
| US5460985A (en) * | 1991-07-26 | 1995-10-24 | Ipics Corporation | Production method of a verticle type MOSFET |
| JPH06212167A (ja) * | 1993-01-20 | 1994-08-02 | Mitsubishi Kasei Corp | コークス炉の操業管理における原料炭配合精度管理システム |
| DE69518684T2 (de) * | 1994-03-31 | 2001-05-03 | Denso Corp., Kariya | Herstellungsverfahren für ein Feldeffekt-Halbleiterbauelement |
-
1996
- 1996-06-20 JP JP15971696A patent/JP3493903B2/ja not_active Expired - Fee Related
- 1996-09-23 DE DE19639035A patent/DE19639035B4/de not_active Expired - Fee Related
- 1996-09-30 US US08/723,804 patent/US5747851A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09153613A (ja) | 1997-06-10 |
| DE19639035A1 (de) | 1997-04-03 |
| US5747851A (en) | 1998-05-05 |
| DE19639035B4 (de) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3493903B2 (ja) | 半導体装置 | |
| US5714781A (en) | Semiconductor device having a gate electrode in a grove and a diffused region under the grove | |
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| JPH0744272B2 (ja) | トランジスタ製造方法 | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| US5776812A (en) | Manufacturing method of semiconductor device | |
| EP0675530B1 (en) | Manufacturing method of a field effect semiconductor device | |
| JP3087674B2 (ja) | 縦型ｍｏｓｆｅｔの製造方法 | |
| EP0996969B1 (en) | Manufacture of trench-gate semiconductor devices | |
| US6107661A (en) | Semiconductor device and method of manufacturing same | |
| US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
| US5698880A (en) | Semiconductor device having a groove with a curved part formed on its side surface | |
| JP3498431B2 (ja) | 半導体装置の製造方法 | |
| JP3663657B2 (ja) | 半導体装置の製造方法 | |
| JP3498415B2 (ja) | 半導体装置及びその製造方法 | |
| JP3646343B2 (ja) | 半導体装置の製造方法 | |
| JPH07273319A (ja) | 半導体装置 | |
| JP2858411B2 (ja) | 半導体装置の製造方法 | |
| JP3491408B2 (ja) | 半導体装置の製造方法 | |
| JP3319430B2 (ja) | 半導体装置の製造方法 | |
| JP3521628B2 (ja) | 半導体装置 | |
| JPH07273327A (ja) | 半導体装置の製造方法 | |
| JP2917944B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JP3879129B2 (ja) | 半導体装置の製造方法 | |
| CN115424936A (zh) | 一种碳化硅功率mosfet器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031021 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |