JP3332005B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3332005B2 JP3332005B2 JP9836699A JP9836699A JP3332005B2 JP 3332005 B2 JP3332005 B2 JP 3332005B2 JP 9836699 A JP9836699 A JP 9836699A JP 9836699 A JP9836699 A JP 9836699A JP 3332005 B2 JP3332005 B2 JP 3332005B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- forming
- dug portion
- transparent insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、特に基板の上に遮
光膜を配し層間膜で覆って遮光膜上方にＴＦＴを形成す
る際にＴＦＴの形成に悪影響を与える遮光膜に起因する
段差を低減する半導体装置および半導体製造方法に関す
る。
光膜を配し層間膜で覆って遮光膜上方にＴＦＴを形成す
る際にＴＦＴの形成に悪影響を与える遮光膜に起因する
段差を低減する半導体装置および半導体製造方法に関す
る。
【０００２】
【従来の技術】図４は従来の半導体装置の平面図、図５
は図４の半導体装置の図４のＡ−Ａ’部分の断面図、図
６は図４の半導体装置において発生するエッチング残渣
を示している。従来の半導体装置では、図４に示すよう
にガラス基板４１上に遮光膜４２を形成し、続いて図５
に示すように層間膜４５を１μｍ程度の膜厚で成膜して
ＴＦＴ４４（薄膜トランジスタ）を形成する。この時画
素電極５０を周回するようにゲート線Ｇおよびデータ線
Ｄに沿って形成される遮光膜４２は図４に示すように井
桁状に形成される。
は図４の半導体装置の図４のＡ−Ａ’部分の断面図、図
６は図４の半導体装置において発生するエッチング残渣
を示している。従来の半導体装置では、図４に示すよう
にガラス基板４１上に遮光膜４２を形成し、続いて図５
に示すように層間膜４５を１μｍ程度の膜厚で成膜して
ＴＦＴ４４（薄膜トランジスタ）を形成する。この時画
素電極５０を周回するようにゲート線Ｇおよびデータ線
Ｄに沿って形成される遮光膜４２は図４に示すように井
桁状に形成される。
【０００３】
【発明が解決しようとする課題】しかしながら、従来技
術には以下に掲げる問題点があった。第１の問題点は、
遮光膜４２による段差が生じ、平坦性が劣化することで
ある。
術には以下に掲げる問題点があった。第１の問題点は、
遮光膜４２による段差が生じ、平坦性が劣化することで
ある。
【０００４】そして第２の問題点は、遮光膜４２による
段差が生ずるため、遮光膜４２を井桁状に形成した場合
遮光膜４２のない領域は穴状になり、この穴形状のため
に、この後に行われる各工程において図６に示すような
洗浄不良・エッチング残渣６１等の問題が生ずることで
ある。
段差が生ずるため、遮光膜４２を井桁状に形成した場合
遮光膜４２のない領域は穴状になり、この穴形状のため
に、この後に行われる各工程において図６に示すような
洗浄不良・エッチング残渣６１等の問題が生ずることで
ある。
【０００５】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、基板の上に遮光膜
を配し層間膜で覆って遮光膜上方にＴＦＴを形成する際
にＴＦＴの形成に悪影響を与える遮光膜に起因する段差
を低減する半導体装置および半導体製造方法を提供する
点にある。
のであり、その目的とするところは、基板の上に遮光膜
を配し層間膜で覆って遮光膜上方にＴＦＴを形成する際
にＴＦＴの形成に悪影響を与える遮光膜に起因する段差
を低減する半導体装置および半導体製造方法を提供する
点にある。
【０００６】
【課題を解決するための手段】本発明の請求項１に記載
の要旨は、透明絶縁基板表面に掘り込み部を形成する工
程と、前記掘り込み部の深さ以上の膜厚の金属膜を成膜
する工程と、前記金属膜の表面を平坦化する工程と、前
記金属膜を陽極酸化することにより前記掘り込み部の内
部に前記金属膜を残すとともに、前記掘り込み部の内部
以外の領域に透明絶縁層を形成する工程と、前記金属膜
の上部に薄膜トランジスタを形成する工程とを有するこ
とを特徴とする半導体装置の製造方法に存する。また本
発明の請求項２に記載の要旨は、前記金属膜の表面を平
坦化する工程は、研磨により行うことを特徴とする請求
項１に記載の半導体装置の製造方法に存する。また本発
明の請求項３に記載の要旨は、前記金属膜にアルミニウ
ムを用いることを特徴とする請求項１に記載の半導体装
置の製造方法に存する。また本発明の請求項４に記載の
要旨は、透明絶縁基板表面にフォトレジストをマスクと
して掘り込み部を形成する工程と、第１の金属膜を成膜
するとともに、リフトオフ法を用いて前記掘り込み部の
みに前記第１の金属膜を残す工程と、前記掘り込み部の
領域を含む前記透明絶縁基板の上部全面に第２の金属膜
を成膜する工程と、前記第２の金属膜の総てを陽極酸化
する工程と、前記第１の金属膜の上部に薄膜トランジス
タを形成する工程とを有することを特徴とする半導体装
置の製造方法に存する。また本発明の請求項５に記載の
要旨は、透明絶縁基板表面にフォトレジストをマスクと
して掘り込み部を形成する工程と、前記掘り込み部の深
さ以下の膜厚の金属膜を成膜するとともに、リフトオフ
法を用いて前記掘り込み部のみに前記金属膜を残す工程
と、前記金属膜を陽極酸化して前記掘り込み部の内側下
部に前記金属膜を残すとともに、前記掘り込み部の内側
上部に透明絶縁層を形成する工程と、前記掘り込み部の
領域を含む前記透明絶縁基板の上部全面に絶縁膜を形成
する工程と、前記金属膜の上部に薄膜トランジスタを形
成する工程とを有することを特徴とする半導体装置の製
造方法に存する。
の要旨は、透明絶縁基板表面に掘り込み部を形成する工
程と、前記掘り込み部の深さ以上の膜厚の金属膜を成膜
する工程と、前記金属膜の表面を平坦化する工程と、前
記金属膜を陽極酸化することにより前記掘り込み部の内
部に前記金属膜を残すとともに、前記掘り込み部の内部
以外の領域に透明絶縁層を形成する工程と、前記金属膜
の上部に薄膜トランジスタを形成する工程とを有するこ
とを特徴とする半導体装置の製造方法に存する。また本
発明の請求項２に記載の要旨は、前記金属膜の表面を平
坦化する工程は、研磨により行うことを特徴とする請求
項１に記載の半導体装置の製造方法に存する。また本発
明の請求項３に記載の要旨は、前記金属膜にアルミニウ
ムを用いることを特徴とする請求項１に記載の半導体装
置の製造方法に存する。また本発明の請求項４に記載の
要旨は、透明絶縁基板表面にフォトレジストをマスクと
して掘り込み部を形成する工程と、第１の金属膜を成膜
するとともに、リフトオフ法を用いて前記掘り込み部の
みに前記第１の金属膜を残す工程と、前記掘り込み部の
領域を含む前記透明絶縁基板の上部全面に第２の金属膜
を成膜する工程と、前記第２の金属膜の総てを陽極酸化
する工程と、前記第１の金属膜の上部に薄膜トランジス
タを形成する工程とを有することを特徴とする半導体装
置の製造方法に存する。また本発明の請求項５に記載の
要旨は、透明絶縁基板表面にフォトレジストをマスクと
して掘り込み部を形成する工程と、前記掘り込み部の深
さ以下の膜厚の金属膜を成膜するとともに、リフトオフ
法を用いて前記掘り込み部のみに前記金属膜を残す工程
と、前記金属膜を陽極酸化して前記掘り込み部の内側下
部に前記金属膜を残すとともに、前記掘り込み部の内側
上部に透明絶縁層を形成する工程と、前記掘り込み部の
領域を含む前記透明絶縁基板の上部全面に絶縁膜を形成
する工程と、前記金属膜の上部に薄膜トランジスタを形
成する工程とを有することを特徴とする半導体装置の製
造方法に存する。
【０００７】
【発明の実施の形態】以下に示す各実施の形態の特徴
は、透明絶縁基板に作成した掘り込み部内に金属膜から
なる遮光膜を形成し、同時に透明絶縁層を平坦に作製す
ることで通常の遮光膜のような段差およびプロセスにお
ける洗浄不良・エッチング残渣を防止できることにあ
る。以下、本発明の実施の形態を図面に基づいて詳細に
説明する。
は、透明絶縁基板に作成した掘り込み部内に金属膜から
なる遮光膜を形成し、同時に透明絶縁層を平坦に作製す
ることで通常の遮光膜のような段差およびプロセスにお
ける洗浄不良・エッチング残渣を防止できることにあ
る。以下、本発明の実施の形態を図面に基づいて詳細に
説明する。
【０００８】（第１の実施の形態） 図１は本発明の第１の実施の形態にかかる半導体装置お
よび半導体製造方法を説明するためのプロセス図であっ
て、本実施の形態において示す図は、概ね図４のＡ−
Ａ’部分の２ヶ所のＴＦＴの付近を記載しているもので
ある。まず、図１（ａ）に示すように、透明絶縁基板と
してのガラス基板１に一般的なフォトリソグラフィとエ
ッチングを用いて例えば２００ｎｍ程度の深さで掘り込
み部２を形成した後、スパッタ法を用いて６００ｎｍ程
度の膜厚でアルミニウム３を成膜する。続いて、図１
（ｂ）に示すように、アルミニウム３に例えばＣＭＰ
（化学的機械的研磨）法を用いて研磨を行い、上面が平
坦なアルミニウム３１を形成する。この時に掘り込み部
２以外のガラス基板１上に残すアルミニウム３の膜厚は
例えば３５０ｎｍ程度とする。続いて、図１（ｃ）に示
すように、アルミニウム３１の陽極酸化を行い、掘り込
み部２以外の領域のアルミニウム３１を酸化して透明絶
縁層３２を形成すると同時に遮光膜３５を作製する。続
いて、図１（ｄ）に示すように、一般なＴＦＴ作製プロ
セスを用いてＴＦＴ４を作製する。この後、図示してい
ないが、層間膜コンタクトホールおよび透明電極等を形
成してＬＣＤ（液晶ディスプレイ）基板を作製すること
ができる。なお、第１の実施の形態では図１（ｂ）に示
すようにＣＭＰ（化学的機械的研磨）法等の研磨法を用
いたが、これに特に限定されることなく、例えばリフロ
ー法を用いることも可能である。
よび半導体製造方法を説明するためのプロセス図であっ
て、本実施の形態において示す図は、概ね図４のＡ−
Ａ’部分の２ヶ所のＴＦＴの付近を記載しているもので
ある。まず、図１（ａ）に示すように、透明絶縁基板と
してのガラス基板１に一般的なフォトリソグラフィとエ
ッチングを用いて例えば２００ｎｍ程度の深さで掘り込
み部２を形成した後、スパッタ法を用いて６００ｎｍ程
度の膜厚でアルミニウム３を成膜する。続いて、図１
（ｂ）に示すように、アルミニウム３に例えばＣＭＰ
（化学的機械的研磨）法を用いて研磨を行い、上面が平
坦なアルミニウム３１を形成する。この時に掘り込み部
２以外のガラス基板１上に残すアルミニウム３の膜厚は
例えば３５０ｎｍ程度とする。続いて、図１（ｃ）に示
すように、アルミニウム３１の陽極酸化を行い、掘り込
み部２以外の領域のアルミニウム３１を酸化して透明絶
縁層３２を形成すると同時に遮光膜３５を作製する。続
いて、図１（ｄ）に示すように、一般なＴＦＴ作製プロ
セスを用いてＴＦＴ４を作製する。この後、図示してい
ないが、層間膜コンタクトホールおよび透明電極等を形
成してＬＣＤ（液晶ディスプレイ）基板を作製すること
ができる。なお、第１の実施の形態では図１（ｂ）に示
すようにＣＭＰ（化学的機械的研磨）法等の研磨法を用
いたが、これに特に限定されることなく、例えばリフロ
ー法を用いることも可能である。
【０００９】本実施の形態では、ＴＦＴ４の光リークに
対する遮光膜３５の膜厚は掘り込み部２の深さによって
決められ、研磨によるアルミニウム３をガラス基板１上
に残す厚さとアルミニウム３の膜厚によって透明絶縁層
３２の膜厚を規定することができ、かつ、透明絶縁層３
２を平坦に作製することができる。このため、従来方法
による場合と異なり段差が生ずることがない。従って、
凹凸の緩和によりＬＣＤ基板は平坦性が向上し、また、
この後に行われるＴＦＴ作製工程における、遮光膜３５
の段差に起因する洗浄不良やエッチング残渣等の問題を
解消できる。
対する遮光膜３５の膜厚は掘り込み部２の深さによって
決められ、研磨によるアルミニウム３をガラス基板１上
に残す厚さとアルミニウム３の膜厚によって透明絶縁層
３２の膜厚を規定することができ、かつ、透明絶縁層３
２を平坦に作製することができる。このため、従来方法
による場合と異なり段差が生ずることがない。従って、
凹凸の緩和によりＬＣＤ基板は平坦性が向上し、また、
この後に行われるＴＦＴ作製工程における、遮光膜３５
の段差に起因する洗浄不良やエッチング残渣等の問題を
解消できる。
【００１０】以上説明したように、第１の実施の形態に
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３２の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３２の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
【００１１】（第２の実施の形態） 図２は本発明の第２の実施の形態にかかる半導体装置お
よび半導体製造方法を説明するためのプロセス図であっ
て、本実施の形態において示す図は、概ね図４のＡ−
Ａ’部分の２ヶ所のＴＦＴの付近を記載しているもので
ある。まず、図２（ａ）に示すように、透明絶縁基板と
してのガラス基板１にフォトレジスト（ＰＲ）１１を塗
布した後に一般的なフォトリソグラフィとエッチング技
術を用いて例えば２００ｎｍ程度の深さで掘り込み部２
を形成する。続いて、図２（ｂ）に示すように、スパッ
タ法を用いて２００ｎｍ程度の膜厚でアルミニウム３を
成膜する。続いて、図２（ｃ）に示すように、リフトオ
フ法を用いて掘り込み部２の内部にのみにアルミニウム
３を残した後、スパッタ法を用いて３５０ｎｍ程度の膜
厚でアルミニウム３３を成膜する。続いて、図２（ｄ）
に示すように、アルミニウム３３の陽極酸化を行い、掘
り込み部２以外の領域のアルミニウム３３を酸化して透
明絶縁層３４を形成すると同時に遮光膜３５を作製す
る。続いて、図２（ｅ）に示すように、一般なＴＦＴ作
製プロセスを用いてＴＦＴ４を作製する。この後、図示
していない層間膜コンタクトホールおよび透明電極等を
形成してＬＣＤ基板を作製することができる。なお、第
２の実施の形態では図２（ｃ）に示すようにリフトオフ
を行った後にアルミニウム３３をスパッタしているが、
この間に研磨またはレーザ照射によるリフローを行って
より強固な平坦化を行うことも可能である。
よび半導体製造方法を説明するためのプロセス図であっ
て、本実施の形態において示す図は、概ね図４のＡ−
Ａ’部分の２ヶ所のＴＦＴの付近を記載しているもので
ある。まず、図２（ａ）に示すように、透明絶縁基板と
してのガラス基板１にフォトレジスト（ＰＲ）１１を塗
布した後に一般的なフォトリソグラフィとエッチング技
術を用いて例えば２００ｎｍ程度の深さで掘り込み部２
を形成する。続いて、図２（ｂ）に示すように、スパッ
タ法を用いて２００ｎｍ程度の膜厚でアルミニウム３を
成膜する。続いて、図２（ｃ）に示すように、リフトオ
フ法を用いて掘り込み部２の内部にのみにアルミニウム
３を残した後、スパッタ法を用いて３５０ｎｍ程度の膜
厚でアルミニウム３３を成膜する。続いて、図２（ｄ）
に示すように、アルミニウム３３の陽極酸化を行い、掘
り込み部２以外の領域のアルミニウム３３を酸化して透
明絶縁層３４を形成すると同時に遮光膜３５を作製す
る。続いて、図２（ｅ）に示すように、一般なＴＦＴ作
製プロセスを用いてＴＦＴ４を作製する。この後、図示
していない層間膜コンタクトホールおよび透明電極等を
形成してＬＣＤ基板を作製することができる。なお、第
２の実施の形態では図２（ｃ）に示すようにリフトオフ
を行った後にアルミニウム３３をスパッタしているが、
この間に研磨またはレーザ照射によるリフローを行って
より強固な平坦化を行うことも可能である。
【００１２】以上説明したように、第２の実施の形態に
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３４の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３４の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
【００１３】（第３の実施の形態） 図３は本発明の第３の実施の形態にかかる半導体装置お
よび半導体製造方法を説明するためのプロセス図であっ
て、本実施の形態において示す図は、概ね図４のＡ−
Ａ’部分の２ヶ所のＴＦＴの付近を記載しているもので
ある。まず、図３（ａ）に示すように、透明絶縁基板と
してのガラス基板１にフォトレジスト（ＰＲ）１１を塗
布した後に一般的なフォトリソグラフィとエッチングを
用いて例えば２００ｎｍ程度の深さで掘り込み部２を形
成する。続いて、図３（ｂ）に示すように、スパッタ法
を用いて１５０ｎｍ程度の膜厚でアルミニウム３を成膜
する。続いて、図３（ｃ）に示すように、リフトオフ法
を用いて掘り込み部２の内部にのみにアルミニウム３６
を残す。続いて、図３（ｄ）に示すように、アルミニウ
ム３６の陽極酸化を行い、透明絶縁層３７を形成すると
同時に遮光膜３５を作製し、その上に絶縁膜３８を形成
する。続いて、図３（ｅ）に示すように、一般なＴＦＴ
作製プロセスを用いてＴＦＴ４を作製する。この後、図
示していない層間膜コンタクトホールおよび透明電極等
を形成してＬＣＤ基板を作製することができる。
よび半導体製造方法を説明するためのプロセス図であっ
て、本実施の形態において示す図は、概ね図４のＡ−
Ａ’部分の２ヶ所のＴＦＴの付近を記載しているもので
ある。まず、図３（ａ）に示すように、透明絶縁基板と
してのガラス基板１にフォトレジスト（ＰＲ）１１を塗
布した後に一般的なフォトリソグラフィとエッチングを
用いて例えば２００ｎｍ程度の深さで掘り込み部２を形
成する。続いて、図３（ｂ）に示すように、スパッタ法
を用いて１５０ｎｍ程度の膜厚でアルミニウム３を成膜
する。続いて、図３（ｃ）に示すように、リフトオフ法
を用いて掘り込み部２の内部にのみにアルミニウム３６
を残す。続いて、図３（ｄ）に示すように、アルミニウ
ム３６の陽極酸化を行い、透明絶縁層３７を形成すると
同時に遮光膜３５を作製し、その上に絶縁膜３８を形成
する。続いて、図３（ｅ）に示すように、一般なＴＦＴ
作製プロセスを用いてＴＦＴ４を作製する。この後、図
示していない層間膜コンタクトホールおよび透明電極等
を形成してＬＣＤ基板を作製することができる。
【００１４】以上説明したように、第３の実施の形態に
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３７の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３７の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
【００１５】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
【００１６】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。第１の効果は、平坦性
の向上によりＬＣＤ基板の凹凸が緩和され、また、平坦
性ゆえに遮光膜の段差に起因する洗浄不良やエッチング
残渣等の問題が発生しなくなることである。そして第２
の効果は、遮光膜と透明絶縁層の関係を、掘り込み部の
深さとアルミニウムの膜厚および研磨量から任意に決め
ることができることである。
で、以下に掲げる効果を奏する。第１の効果は、平坦性
の向上によりＬＣＤ基板の凹凸が緩和され、また、平坦
性ゆえに遮光膜の段差に起因する洗浄不良やエッチング
残渣等の問題が発生しなくなることである。そして第２
の効果は、遮光膜と透明絶縁層の関係を、掘り込み部の
深さとアルミニウムの膜厚および研磨量から任意に決め
ることができることである。
【図１】本発明の第１の実施の形態にかかる半導体装置
および半導体製造方法を説明するためのプロセス図であ
る。
および半導体製造方法を説明するためのプロセス図であ
る。
【図２】本発明の第２の実施の形態にかかる半導体装置
および半導体製造方法を説明するためのプロセス図であ
る。
および半導体製造方法を説明するためのプロセス図であ
る。
【図３】本発明の第３の実施の形態にかかる半導体装置
および半導体製造方法を説明するためのプロセス図であ
る。
および半導体製造方法を説明するためのプロセス図であ
る。
【図４】従来の半導体装置の平面図である。
【図５】図４の半導体装置の図４のＡ−Ａ’部分の断面
図である。
図である。
【図６】図４の半導体装置において発生するエッチング
残渣を示している。
残渣を示している。
１…ガラス基板 ２…掘り込み部 ３…アルミニウム ４…ＴＦＴ（薄膜トランジスタ） １１…フォトレジスト（ＰＲ） ３１…アルミニウム ３２…透明絶縁層 ３３…アルミニウム ３４…透明絶縁層 ３５…遮光膜 ３６…アルミニウム ３７…透明絶縁層 ３８…絶縁膜 Ｄ…ゲート線 Ｇ…データ線
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/1368
Claims (5)
- 【請求項１】 透明絶縁基板表面に掘り込み部を形成す
る工程と、前記掘り込み部の深さ以上の膜厚の金属膜を
成膜する工程と、前記金属膜の表面を平坦化する工程
と、 前記金属膜を陽極酸化することにより前記掘り込
み部の内部に前記金属膜を残すとともに、前記掘り込み
部の内部以外の領域に透明絶縁層を形成する工程と、前
記金属膜の上部に薄膜トランジスタを形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記金属膜の表面を平坦化する工程は、
研磨により行うことを特徴とする請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 前記金属膜にアルミニウムを用いること
を特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項４】 透明絶縁基板表面にフォトレジストをマ
スクとして掘り込み部を形成する工程と、第１の金属膜
を成膜するとともに、リフトオフ法を用いて前記掘り込
み部のみに前記第１の金属膜を残す工程と、前記掘り込
み部の領域を含む前記透明絶縁基板の上部全面に第２の
金属膜を成膜する工程と、前記第２の金属膜の総てを陽
極酸化する工程と、前記第１の金属膜の上部に薄膜トラ
ンジスタを形成する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項５】 透明絶縁基板表面にフォトレジストをマ
スクとして掘り込み部を形成する工程と、前記掘り込み
部の深さ以下の膜厚の金属膜を成膜するとともに、リフ
トオフ法を用いて前記掘り込み部のみに前記金属膜を残
す工程と、前記金属膜を陽極酸化して前記掘り込み部の
内側下部に前記金属膜を残すとともに、前記掘り込み部
の内側上部に透明絶縁層を形成する工程と、前記掘り込
み部の領域を含む前記透明絶縁基板の上部全面に絶縁膜
を形成する工程と、前記金属膜の上部に薄膜トランジス
タを形成する工程とを有することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9836699A JP3332005B2 (ja) | 1999-04-06 | 1999-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9836699A JP3332005B2 (ja) | 1999-04-06 | 1999-04-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294791A JP2000294791A (ja) | 2000-10-20 |
| JP3332005B2 true JP3332005B2 (ja) | 2002-10-07 |
Family
ID=14217892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9836699A Expired - Lifetime JP3332005B2 (ja) | 1999-04-06 | 1999-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332005B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3983019B2 (ja) * | 2001-08-24 | 2007-09-26 | シャープ株式会社 | 埋め込み構造を有する基板の製造方法および表示装置の製造方法 |
| JP2003167534A (ja) | 2001-09-21 | 2003-06-13 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP4433405B2 (ja) | 2005-01-21 | 2010-03-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4543385B2 (ja) * | 2005-03-15 | 2010-09-15 | 日本電気株式会社 | 液晶表示装置の製造方法 |
| JP2011227524A (ja) * | 2011-07-21 | 2011-11-10 | Getner Foundation Llc | 液晶表示装置およびその製造方法 |
| JP6791283B2 (ja) * | 2019-02-15 | 2020-11-25 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| JP6908086B2 (ja) * | 2019-10-29 | 2021-07-21 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法および電子機器 |
| CN112701145A (zh) * | 2020-12-22 | 2021-04-23 | Oppo（重庆）智能科技有限公司 | 有机电致发光二极管显示面板及其制备方法、电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03271720A (ja) * | 1990-03-22 | 1991-12-03 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 |
| JPH0682830A (ja) * | 1992-08-31 | 1994-03-25 | Dainippon Printing Co Ltd | アクティブマトリックス液晶表示装置およびその製造方法 |
| JPH09230371A (ja) * | 1996-02-20 | 1997-09-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板およびその製造方法 |
-
1999
- 1999-04-06 JP JP9836699A patent/JP3332005B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000294791A (ja) | 2000-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100699208B1 (ko) | 박막 트랜지스터 어레이 및 그 제조방법 그리고 이를이용한 액정표시장치 | |
| KR100482735B1 (ko) | 패턴형성방법 및 액정표시장치 제조방법 | |
| US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
| EP0301571A2 (en) | Thin film transistor array | |
| JP3332005B2 (ja) | 半導体装置の製造方法 | |
| US6894754B2 (en) | Substrate with a flattening film, display substrate, and method of manufacturing the substrates | |
| JP2002343970A (ja) | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル | |
| JP4309331B2 (ja) | 表示装置の製造方法及びパターン形成方法 | |
| JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JP4339232B2 (ja) | アクテイブマトリクス型表示装置用フォトマスク及びその製造方法 | |
| JPH0823102A (ja) | 電子部品及びその製造方法 | |
| CN107247376B (zh) | Tft基板的制作方法及液晶显示装置的制作方法 | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| KR100277184B1 (ko) | 액정 표시 장치의 제조방법 | |
| JP2986937B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH10301127A (ja) | 透明導電膜のパターニング方法 | |
| JPH06326130A (ja) | 平坦化方法と平坦化素子 | |
| US5916737A (en) | Method for fabricating liquid crystal display device | |
| JP2003059939A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP2881868B2 (ja) | 薄膜トランジスタ液晶ディスプレイの製造方法 | |
| JPH0697197A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| KR100186557B1 (ko) | 티에프티-엘씨디 제조방법 | |
| KR100707016B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH0682820A (ja) | 薄膜トランジスタマトリックスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |