JP3278843B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP3278843B2 JP3278843B2 JP13866889A JP13866889A JP3278843B2 JP 3278843 B2 JP3278843 B2 JP 3278843B2 JP 13866889 A JP13866889 A JP 13866889A JP 13866889 A JP13866889 A JP 13866889A JP 3278843 B2 JP3278843 B2 JP 3278843B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- prom
- signal
- data
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特にE2PROMを
内蔵するマイクロコンピュータに関する。
内蔵するマイクロコンピュータに関する。
第２図は、従来のE2PROM内蔵のマイクロコンピュータ
のE2PROM部のブロック図である。
のE2PROM部のブロック図である。
まず、構成要素について説明する。
E2PROMセレクタ２は、バス１のデータをデコードし、
E2PROM領域のアドレスデータかどうかを判断する回路
で、バス１のデータを入力し、セレクト信号17を出力す
る。アドレスラッチ19はセレクト信号17を入力し、その
入力がアクティブの時にバス１のデータをラッチする。
E2PROM領域のアドレスデータかどうかを判断する回路
で、バス１のデータを入力し、セレクト信号17を出力す
る。アドレスラッチ19はセレクト信号17を入力し、その
入力がアクティブの時にバス１のデータをラッチする。
データラッチ20は、E2PROMライト信号12を入力し、そ
の入力がアクティブの時にバス１のデータをラッチす
る。
の入力がアクティブの時にバス１のデータをラッチす
る。
入出力バッファ５は、E2PROMのライト時にはセルアレ
イ９にライトするデータをデータラッチ20からとり込
み、E2PROMリード時にはセルアレイ９からリードしたデ
ータをバス１へ出力する。
イ９にライトするデータをデータラッチ20からとり込
み、E2PROMリード時にはセルアレイ９からリードしたデ
ータをバス１へ出力する。
モードレジスタ７はE2PROMの書き込みを制御するレジ
スタでCPU（図示せず）からリードライト可能である。
また、書き込み許可信号11を出力する。
スタでCPU（図示せず）からリードライト可能である。
また、書き込み許可信号11を出力する。
E2PROMライト信号12はE2PROMのライト命令を実行した
時に、CPU（図示せず）が出力する信号である。
時に、CPU（図示せず）が出力する信号である。
高電圧発生回路10はE2PROM書き込み用の高電圧を発生
する回路で書き込み許可信号11及びE2PROMライト信号12
を入力し、両信号がアクティブになった時にセルアレイ
９に高電圧（約20V）を印加する。
する回路で書き込み許可信号11及びE2PROMライト信号12
を入力し、両信号がアクティブになった時にセルアレイ
９に高電圧（約20V）を印加する。
書き込み許可信号11はモードレジスタ７において書き
込み許可を指定した時にアクティブとなる信号である。
込み許可を指定した時にアクティブとなる信号である。
書き込み専用タイマ16はE2PROM書き込み時間（約10m
s）を確保するタイマでE2PROMライト信号12,書き込み許
可信号11及びクロック14を入力し、書き込みサイクル信
号13を出力する。
s）を確保するタイマでE2PROMライト信号12,書き込み許
可信号11及びクロック14を入力し、書き込みサイクル信
号13を出力する。
次に、動作について説明する。
書き込み許可をモードレジスタ７で設定すると、モー
ドレジスタ７は書き込み許可信号11を出力する。この
後、E2PROMへのライト命令を実行すると、cpuはバス１
にアドレスデータを出力し、次にライトデータを出力す
る。そしてE2PROMセレクタ２がE2PROM領域の空間である
ことを検知してセレクト信号17をアドレスラッチ19に出
力する。
ドレジスタ７は書き込み許可信号11を出力する。この
後、E2PROMへのライト命令を実行すると、cpuはバス１
にアドレスデータを出力し、次にライトデータを出力す
る。そしてE2PROMセレクタ２がE2PROM領域の空間である
ことを検知してセレクト信号17をアドレスラッチ19に出
力する。
アドレスラッチ19はラッチしたアドレスデータをＸデ
コーダ,Yデコーダ18に出力し、データラッチ20はライト
データをラッチし、入出力バッファ５にデータを出力す
る。そしてＸデコーダ,Yデコーダ18の値に従ってセルア
レイ９の書込みアドレスが選択される。高電圧発生回路
10はE2PROMライト信号12が出力されたのにともない高電
圧をセルアレイ９に印加する。高電圧の印加によりデー
タの書き込みを開始する。
コーダ,Yデコーダ18に出力し、データラッチ20はライト
データをラッチし、入出力バッファ５にデータを出力す
る。そしてＸデコーダ,Yデコーダ18の値に従ってセルア
レイ９の書込みアドレスが選択される。高電圧発生回路
10はE2PROMライト信号12が出力されたのにともない高電
圧をセルアレイ９に印加する。高電圧の印加によりデー
タの書き込みを開始する。
同時に書き込み専用タイマ16はカウントを開始し書き
込みサイクル信号13を出力する。書き込み専用タイマ16
が書き込み時間（約10ms）のカウントを終了すると、書
き込みサイクル信号13は非アクティブとなり、書き込み
も正常に終了する。
込みサイクル信号13を出力する。書き込み専用タイマ16
が書き込み時間（約10ms）のカウントを終了すると、書
き込みサイクル信号13は非アクティブとなり、書き込み
も正常に終了する。
ここで、書き込みが正常終了しなかった場合について
説明する。
説明する。
書き込みサイクル信号13がアクティブの間にソフトウ
ェアのバグもしくはCPUの暴走などにより、モードレジ
スタ７を書き換えて書き込み禁止に設定し、書き込み許
可信号11が非アクティブレベルになったとする。書き込
み許可信号11が非アクティブレベルになると、高電圧発
生回路10は停止し、書き込み動作は中断する。途中で書
き込みを止めてしまている為、書き込んでいたセルの値
は不定となっている。しかもCPUからはどの書き込みを
中断したのか判断できない構成となっている。
ェアのバグもしくはCPUの暴走などにより、モードレジ
スタ７を書き換えて書き込み禁止に設定し、書き込み許
可信号11が非アクティブレベルになったとする。書き込
み許可信号11が非アクティブレベルになると、高電圧発
生回路10は停止し、書き込み動作は中断する。途中で書
き込みを止めてしまている為、書き込んでいたセルの値
は不定となっている。しかもCPUからはどの書き込みを
中断したのか判断できない構成となっている。
上述した従来のマイクロコンピュータは、E2PROM書き
込み中に書き込み禁止にしても検知できない為、どの書
き込みが無効になったかがわからなかった。またソフト
ウェア上のバグを検知できないという欠点がある。
込み中に書き込み禁止にしても検知できない為、どの書
き込みが無効になったかがわからなかった。またソフト
ウェア上のバグを検知できないという欠点がある。
本発明のマイクロコンピュータは、E2PROMの書き込み
を許可状態にするか禁止状態にするか指定するレジスタ
と、E2PROMへのライトアドレスをラッチするとともに該
ラッチしたライトアドレスをCPUからリード可能なアド
レスラッチと、E2PROMへのライトデータをラッチすると
ともに該ラッチしたライトデータをCPUからリード可能
なデータラッチと、前記レジスタが許可状態でかつ特定
命令を実行した場合にE2PROMの書き込みサイクル信号を
アクティブにし一定期間後に前記書き込みサイクル信号
を非アクティブにする書き込みタイマと、前記書き込み
サイクル信号がアクティブなときに前記レジスタが許可
状態から禁止状態に変化したことを検知し割り込み信号
を発生する検知回路とを有している。
を許可状態にするか禁止状態にするか指定するレジスタ
と、E2PROMへのライトアドレスをラッチするとともに該
ラッチしたライトアドレスをCPUからリード可能なアド
レスラッチと、E2PROMへのライトデータをラッチすると
ともに該ラッチしたライトデータをCPUからリード可能
なデータラッチと、前記レジスタが許可状態でかつ特定
命令を実行した場合にE2PROMの書き込みサイクル信号を
アクティブにし一定期間後に前記書き込みサイクル信号
を非アクティブにする書き込みタイマと、前記書き込み
サイクル信号がアクティブなときに前記レジスタが許可
状態から禁止状態に変化したことを検知し割り込み信号
を発生する検知回路とを有している。
したがって、本発明では、書き込み中に書き込み禁止
にした時には割り込み信号を発生することにより、どの
書き込みが無効になったかを検知することができる。
にした時には割り込み信号を発生することにより、どの
書き込みが無効になったかを検知することができる。
次に本発明について図面を参照して説明する。
第１図は本発明の実施例のE2PROM部のブロック図であ
る。
る。
まず構成要素について説明する。
バス１、E2PROMセレクタ２、入出力バッファ５、モー
ドレジスタ７、セルアレイ９、X,Yデコーダ18、高電圧
発生回路10、書き込み許可信号11、E2PROMライト信号1
2、書き込みサイクル信号13、セレクト信号17及びクロ
ック14については従来と同様である。
ドレジスタ７、セルアレイ９、X,Yデコーダ18、高電圧
発生回路10、書き込み許可信号11、E2PROMライト信号1
2、書き込みサイクル信号13、セレクト信号17及びクロ
ック14については従来と同様である。
従来例との相違点は以下の通りである。
アドレスラッチ３はセレクト信号17がアクティブの時
にバス１のデータをラッチしかつCPUからリード可能で
ある。
にバス１のデータをラッチしかつCPUからリード可能で
ある。
データラッチ４はE2PROMライト信号12がアクティブの
時にバス１のデータをラッチし、入出力バッファに出力
し、かつcpuからリード可能である。インバータ６は書
き込み許可信号11のレベルを反転する。ANDゲート８
は、書き込みサイクル信号13とインバータ６の出力を入
力とする２入力ANDゲートで、割り込み信号15を出力す
る。
時にバス１のデータをラッチし、入出力バッファに出力
し、かつcpuからリード可能である。インバータ６は書
き込み許可信号11のレベルを反転する。ANDゲート８
は、書き込みサイクル信号13とインバータ６の出力を入
力とする２入力ANDゲートで、割り込み信号15を出力す
る。
次に動作について説明す。
書き込み許可時に書き込み命令を実行することによっ
てアドレスラッチ３にラッチされたアドレスに入出力バ
ッファ５に格納されているデータの書き込みが開始する
までは従来と同様である。よって、ここでは、書き込み
中に書き込み禁止に設定た後の動作から説明する。
てアドレスラッチ３にラッチされたアドレスに入出力バ
ッファ５に格納されているデータの書き込みが開始する
までは従来と同様である。よって、ここでは、書き込み
中に書き込み禁止に設定た後の動作から説明する。
書き込み禁止にするとモードレジスタ７から出力され
る書き込み許可信号11はロウレベルになる。その結果イ
ンバータ６の出力はハイレベルとなり、ANDゲート８の
入力は２つともハイレベルである為割り込み信号15はア
クティブとなる。その時、アドレスラッチ３及びデータ
ラッチ４は中断した書き込みのアドレス及びライトデー
タを保持している。したがって、本実施例においては割
り込み発生後に、アドレスラッチ３及びデータラッチ４
をリードすることによってどの書き込みが中断し、無効
になったかを判断することが可能である。
る書き込み許可信号11はロウレベルになる。その結果イ
ンバータ６の出力はハイレベルとなり、ANDゲート８の
入力は２つともハイレベルである為割り込み信号15はア
クティブとなる。その時、アドレスラッチ３及びデータ
ラッチ４は中断した書き込みのアドレス及びライトデー
タを保持している。したがって、本実施例においては割
り込み発生後に、アドレスラッチ３及びデータラッチ４
をリードすることによってどの書き込みが中断し、無効
になったかを判断することが可能である。
以上説明したように本発明は、書き込み中に書き込み
禁止にした時に割込みを発生し、アドレスとデータをそ
れぞれアドレスラッチ及びデータラッチをリードするこ
とにより無効になった書き込みのアドレスとデータを検
知することができる。
禁止にした時に割込みを発生し、アドレスとデータをそ
れぞれアドレスラッチ及びデータラッチをリードするこ
とにより無効になった書き込みのアドレスとデータを検
知することができる。
その結果、書き込み中に、消費電力を低くしたいなど
の理由でE2PROM書き込みを禁止して書き込み動作を中断
した場合には、後に無効になった書き込み動作を再度行
うことが可能である。また、本来書き込み中に書き込み
禁止にすることがないアプリケーションで書き込み中断
による割り込みが発生した場合はシステムの暴走もしく
はソフトウェアのバグを検出できる効果がある。
の理由でE2PROM書き込みを禁止して書き込み動作を中断
した場合には、後に無効になった書き込み動作を再度行
うことが可能である。また、本来書き込み中に書き込み
禁止にすることがないアプリケーションで書き込み中断
による割り込みが発生した場合はシステムの暴走もしく
はソフトウェアのバグを検出できる効果がある。
第１図は本発明の実施例を示すE2PROM部のブロック図で
ある。 第２図は従来のE2PROM内蔵マイコンのE2PROM部のブロッ
ク図である。 １……バス、２……E2PROMセレクタ、３……アドレスラ
ッチ、４……データラッチ、５……入力バッファ、６…
…インバータ、７……モードレジスタ、８……ANDゲー
ト、９……E2PROMセルアレイ、10……高電圧発生回路、
11……書き込み許可信号、12……E2PROMライト信号、13
……書き込みサイクル信号。14……クロック、15……割
り込み信号、16……書き込み専用タイマ、17……セレク
ト信号、18……デコーダ（Ｘデコーダ,Yデコーダ）、19
……アドレスラッチ、20……データラッチ。
ある。 第２図は従来のE2PROM内蔵マイコンのE2PROM部のブロッ
ク図である。 １……バス、２……E2PROMセレクタ、３……アドレスラ
ッチ、４……データラッチ、５……入力バッファ、６…
…インバータ、７……モードレジスタ、８……ANDゲー
ト、９……E2PROMセルアレイ、10……高電圧発生回路、
11……書き込み許可信号、12……E2PROMライト信号、13
……書き込みサイクル信号。14……クロック、15……割
り込み信号、16……書き込み専用タイマ、17……セレク
ト信号、18……デコーダ（Ｘデコーダ,Yデコーダ）、19
……アドレスラッチ、20……データラッチ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 15/78 510 G11C 17/00 G06F 11/00 G06F 12/14 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- 【請求項１】E2PROMを内蔵するマイクロコンピュータに
おいて、前記E2PROMの書き込みを許可状態にするか禁止
状態にするか指定するレジスタと、E2PROMへのライトア
ドレスをラッチするとともに該ラッチしたライトアドレ
スをCPUからリード可能なアドレスラッチと、E2PROMへ
のライトデータをラッチするとともに該ラッチしたライ
トデータをCPUからリード可能なデータラッチと、前記
レジスタが許可状態でかつ特定指令を実行した場合にE2
PROMの書き込みサイクル信号をアクティブにし一定期間
後に前記書き込みサイクル信号を非アクティブにする書
き込みタイマと、前記書き込みサイクル信号がアクティ
ブなときに前記レジスタが許可状態から禁止状態に変化
したことを検知し割り込み信号を発生する検知回路とを
有することを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13866889A JP3278843B2 (ja) | 1989-05-30 | 1989-05-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13866889A JP3278843B2 (ja) | 1989-05-30 | 1989-05-30 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH032987A JPH032987A (ja) | 1991-01-09 |
| JP3278843B2 true JP3278843B2 (ja) | 2002-04-30 |
Family
ID=15227331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13866889A Expired - Fee Related JP3278843B2 (ja) | 1989-05-30 | 1989-05-30 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3278843B2 (ja) |
-
1989
- 1989-05-30 JP JP13866889A patent/JP3278843B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH032987A (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3520102B2 (ja) | マイクロコンピュータ | |
| US20020026601A1 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| JPH01108653A (ja) | メモリ内容保護回路 | |
| JP3278843B2 (ja) | マイクロコンピュータ | |
| JPH0337897A (ja) | マイクロコンピュータ | |
| JPH08235073A (ja) | マイクロコンピュータ | |
| JP2903601B2 (ja) | Ｒｏｍ内蔵マイクロコンピュータ | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JP4174835B2 (ja) | マイクロコントローラ | |
| JPH0325230Y2 (ja) | ||
| JP3166667B2 (ja) | エミュレーション用マイクロコンピュータ | |
| JP3489174B2 (ja) | 半導体集積回路 | |
| KR100542699B1 (ko) | 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치 | |
| JP2870083B2 (ja) | ウオッチドッグタイマ内蔵マイクロコンピュータ | |
| JPH03276346A (ja) | メモリカード | |
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| JPH0259495B2 (ja) | ||
| JPH04267448A (ja) | マイクロコンピュータ | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH06324956A (ja) | データ処理装置 | |
| JPH03171496A (ja) | マイクロコンピュータ | |
| JP2001159987A (ja) | エミュレーション回路 | |
| JPH1153224A (ja) | ウォッチドッグタイマ及びマイクロコンピュータ | |
| JPH03201040A (ja) | ウォッチドッグタイマ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |