JP3056813B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JP3056813B2 JP3056813B2 JP3084655A JP8465591A JP3056813B2 JP 3056813 B2 JP3056813 B2 JP 3056813B2 JP 3084655 A JP3084655 A JP 3084655A JP 8465591 A JP8465591 A JP 8465591A JP 3056813 B2 JP3056813 B2 JP 3056813B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- manufacturing
- forming
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000037230 mobility Effects 0.000 description 13
- 239000011521 glass Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 239000010453 quartz Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス駆
動方式液晶ディスプレイ、イメージセンサー、サーマル
ヘッドなどに使用されるシリコン薄膜トランジスタの製
造方法及び、この製造方法によって製造されたシリコン
薄膜トランジスタに関する。
動方式液晶ディスプレイ、イメージセンサー、サーマル
ヘッドなどに使用されるシリコン薄膜トランジスタの製
造方法及び、この製造方法によって製造されたシリコン
薄膜トランジスタに関する。
【０００２】
【従来の技術】従来より、シリコン薄膜トランジスタは
小型テレビやコンピューターに用いられる液晶ディスプ
レイ、ファクシミリ等に用いられるイメージセンサー、
サーマルヘッドのアクティブ素子または駆動回路の一部
に用いられてきた。アモルファスシリコン薄膜トランジ
スタはその製造方法が比較的容易で、大面積化しやすい
という特徴があるため、現在最も開発が盛んである。
小型テレビやコンピューターに用いられる液晶ディスプ
レイ、ファクシミリ等に用いられるイメージセンサー、
サーマルヘッドのアクティブ素子または駆動回路の一部
に用いられてきた。アモルファスシリコン薄膜トランジ
スタはその製造方法が比較的容易で、大面積化しやすい
という特徴があるため、現在最も開発が盛んである。
【０００３】しかしながら、アモルファスシリコン薄膜
トランジスタは電子、正孔の移動度がそれぞれ１cm2/Vs
ec、０．１cm2/Vsec程度と非常に小さいという欠点を持
ち、例えば液晶ディスプレイの一つ一つの画素やイメー
ジセンサーの各ビットをスイッチングする分には大きな
問題にはならないが、同じ基板上に駆動回路を構築する
ためには特にスイッチング速度の面で特性不足である。
トランジスタは電子、正孔の移動度がそれぞれ１cm2/Vs
ec、０．１cm2/Vsec程度と非常に小さいという欠点を持
ち、例えば液晶ディスプレイの一つ一つの画素やイメー
ジセンサーの各ビットをスイッチングする分には大きな
問題にはならないが、同じ基板上に駆動回路を構築する
ためには特にスイッチング速度の面で特性不足である。
【０００４】一方で、小型液晶テレビやイメージセンサ
ーに用いられている多結晶シリコン薄膜トランジスタは
電子、正孔移動度ともおよそ１０cm2/Vsec程度であり、
実際に、駆動回路を構築し、製品化されて市場に出回っ
ているものもある。しかしこれも、大型化、さらなる高
速化に対応するためには不十分と言わざるを得ない。
ーに用いられている多結晶シリコン薄膜トランジスタは
電子、正孔移動度ともおよそ１０cm2/Vsec程度であり、
実際に、駆動回路を構築し、製品化されて市場に出回っ
ているものもある。しかしこれも、大型化、さらなる高
速化に対応するためには不十分と言わざるを得ない。
【０００５】多結晶シリコン薄膜トランジスタは例えば
ＬＰＣＶＤ法により、活性層に多結晶シリコンを成膜し
ている。こういった多結晶シリコンは結晶粒界のポテン
シャル障壁が高くキャリアの伝導が阻害されるために電
子、正孔移動度ともおよそ１０cm2/Vsec程度にしかなら
ない。また、ほとんどの場合、基板に石英を用いてお
り、コスト的にも高いものとなる。
ＬＰＣＶＤ法により、活性層に多結晶シリコンを成膜し
ている。こういった多結晶シリコンは結晶粒界のポテン
シャル障壁が高くキャリアの伝導が阻害されるために電
子、正孔移動度ともおよそ１０cm2/Vsec程度にしかなら
ない。また、ほとんどの場合、基板に石英を用いてお
り、コスト的にも高いものとなる。
【０００６】こうしたアモルファスシリコン薄膜トラン
ジスタや多結晶シリコン薄膜トランジスタとは別に、近
年、石英やガラス基板上にアモルファスシリコンを成膜
した後、それを長時間加熱することにより固相成長させ
て結晶化させる方法が研究されている。この方法で出来
た薄膜トランジスタは作製方法にもよるが前述の多結晶
シリコン薄膜トランジスタの移動度の数倍から１桁以上
の高移動度を持つうえに生産性が高いため、例えば駆動
回路も同一大型基板上に構成する次世代のアクティブマ
トリクス駆動液晶ディスプレイに非常に有望である。
ジスタや多結晶シリコン薄膜トランジスタとは別に、近
年、石英やガラス基板上にアモルファスシリコンを成膜
した後、それを長時間加熱することにより固相成長させ
て結晶化させる方法が研究されている。この方法で出来
た薄膜トランジスタは作製方法にもよるが前述の多結晶
シリコン薄膜トランジスタの移動度の数倍から１桁以上
の高移動度を持つうえに生産性が高いため、例えば駆動
回路も同一大型基板上に構成する次世代のアクティブマ
トリクス駆動液晶ディスプレイに非常に有望である。
【０００７】
【発明が解決しようとする課題】石英基板は１０００℃
以上の高温に耐えられるためシリコンウェハープロセス
で通常用いられているシリコン活性層の熱酸化によるゲ
ート絶縁膜を採用でき、良好なシリコン／酸化シリコン
界面が得られるという利点を有する。しかしながら、石
英基板上に前記の方法で固相成長させて構築された薄膜
トランジスタは、石英の熱収縮の不均一性のため安定し
て均一な特性が得られないばかりでなく、オフ抵抗の減
少や電流曲線が時間と共に変化するなどの不安定性とい
った不良が発生するなどの大面積化に際し困難な問題を
抱えている。また、石英基板は特に大型の基板になると
現状ではガラスに比べて価格が数倍以上にもなり、この
点からみても基板に石英を採用するのは不適当と言わざ
るを得ない。
以上の高温に耐えられるためシリコンウェハープロセス
で通常用いられているシリコン活性層の熱酸化によるゲ
ート絶縁膜を採用でき、良好なシリコン／酸化シリコン
界面が得られるという利点を有する。しかしながら、石
英基板上に前記の方法で固相成長させて構築された薄膜
トランジスタは、石英の熱収縮の不均一性のため安定し
て均一な特性が得られないばかりでなく、オフ抵抗の減
少や電流曲線が時間と共に変化するなどの不安定性とい
った不良が発生するなどの大面積化に際し困難な問題を
抱えている。また、石英基板は特に大型の基板になると
現状ではガラスに比べて価格が数倍以上にもなり、この
点からみても基板に石英を採用するのは不適当と言わざ
るを得ない。
【０００８】一方、最近、６００℃程度までの熱工程に
耐えられる比較的安価なガラスが開発されてきている。
これらの中にはアルカリ分が少なく６００℃以下での熱
固相成長プロセスに使用可能であるものもある。これら
のガラスは例えば６００℃で４８時間加熱することによ
り収縮率が非常に大きく、この様なガラス基板上に薄膜
トランジスタを形成した場合、半導体層の結晶化処理工
程での熱処理で基板が収縮し、薄膜トランジスタの活性
層に圧縮応力が掛かることや活性層シリコン／ゲート絶
縁膜界面の状態が悪化することが要因となってしきい値
電圧が正電圧側に２〜５Ｖシフトする現象が観測され
る。
耐えられる比較的安価なガラスが開発されてきている。
これらの中にはアルカリ分が少なく６００℃以下での熱
固相成長プロセスに使用可能であるものもある。これら
のガラスは例えば６００℃で４８時間加熱することによ
り収縮率が非常に大きく、この様なガラス基板上に薄膜
トランジスタを形成した場合、半導体層の結晶化処理工
程での熱処理で基板が収縮し、薄膜トランジスタの活性
層に圧縮応力が掛かることや活性層シリコン／ゲート絶
縁膜界面の状態が悪化することが要因となってしきい値
電圧が正電圧側に２〜５Ｖシフトする現象が観測され
る。
【０００９】さらに、薄膜トランジスタに注入させた不
純物を活性化するために行う熱工程の際の基板の熱収縮
が２００ｐｐｍ以上になり、特に基板の対角の長さが１
０インチ以上の場合に、パターンアラインメントが基板
伸縮補正機構を持つ縮小投影露光装置を用いてもパター
ンアライメントが困難であった。
純物を活性化するために行う熱工程の際の基板の熱収縮
が２００ｐｐｍ以上になり、特に基板の対角の長さが１
０インチ以上の場合に、パターンアラインメントが基板
伸縮補正機構を持つ縮小投影露光装置を用いてもパター
ンアライメントが困難であった。
【００１０】
【課題を解決するための手段】本発明は前記の問題点を
解決することにより、高キャリア移動度、低しきい値、
高オフ抵抗の特性を安定して得られる、結晶性を有する
アモルファスシリコン薄膜トランジスタを絶縁基板上に
製造することを目的としている。
解決することにより、高キャリア移動度、低しきい値、
高オフ抵抗の特性を安定して得られる、結晶性を有する
アモルファスシリコン薄膜トランジスタを絶縁基板上に
製造することを目的としている。
【００１１】すなわち、本発明は、絶縁基板上に形成さ
れたシリコン薄膜を５５０〜８００℃の熱工程により結
晶性を有するシリコン薄膜に変化させ、前記結晶性を有
するシリコン薄膜を使用して薄膜トランジスタを製造す
る方法であって、シリコン薄膜に結晶化処理を施す時の
前記絶縁基板の熱収縮率を３０〜５００ｐｐｍ、好まし
くは３０〜２００ｐｐｍにすることにより、前記シリコ
ン薄膜の膜質を良好にし、高移動度、低しきい値電圧、
高オフ抵抗の薄膜トランジスタを安定に製造するもので
ある。
れたシリコン薄膜を５５０〜８００℃の熱工程により結
晶性を有するシリコン薄膜に変化させ、前記結晶性を有
するシリコン薄膜を使用して薄膜トランジスタを製造す
る方法であって、シリコン薄膜に結晶化処理を施す時の
前記絶縁基板の熱収縮率を３０〜５００ｐｐｍ、好まし
くは３０〜２００ｐｐｍにすることにより、前記シリコ
ン薄膜の膜質を良好にし、高移動度、低しきい値電圧、
高オフ抵抗の薄膜トランジスタを安定に製造するもので
ある。
【００１２】さらにまた、薄膜トランジスタの製造プロ
セスの途中において、パターニング処理を行った後に行
う熱工程の際の絶縁基板の熱収縮率を１００ｐｐｍ以下
としたことを特徴とするものであります。
セスの途中において、パターニング処理を行った後に行
う熱工程の際の絶縁基板の熱収縮率を１００ｐｐｍ以下
としたことを特徴とするものであります。
【００１３】この範囲に基板の熱収縮率を納めるため
に、基板上にシリコン薄膜を形成する前に５５０〜８０
０℃で絶縁基板を処理することを特徴とするものであり
ます。
に、基板上にシリコン薄膜を形成する前に５５０〜８０
０℃で絶縁基板を処理することを特徴とするものであり
ます。
【００１４】前記のような薄膜トランジスタの製造方法
を採用することにより、電子移動度が８０cm2/Vsec以
上、正孔移動度が５０cm2/Vsec以上であり、ＮＭＯＳ、
ＰＭＯＳ各々のしきい値電圧の絶対値を６Ｖ以下の値に
安定させることができる。
を採用することにより、電子移動度が８０cm2/Vsec以
上、正孔移動度が５０cm2/Vsec以上であり、ＮＭＯＳ、
ＰＭＯＳ各々のしきい値電圧の絶対値を６Ｖ以下の値に
安定させることができる。
【００１５】また、オフ抵抗が特殊な構造を取ることな
しに｜ＶDS｜＝５Ｖ、ＶG＝０Ｖ、印加時に１Ｇ以上得
られる薄膜トランジスタを製造することが出来た。
しに｜ＶDS｜＝５Ｖ、ＶG＝０Ｖ、印加時に１Ｇ以上得
られる薄膜トランジスタを製造することが出来た。
【００１６】また、前記のように絶縁基板に熱処理を加
えることにより、収縮が１００ｐｐｍ以内に抑えられ、
安価な密着露光装置やプロキシミティ露光装置を用いて
パターニングできるようになった。
えることにより、収縮が１００ｐｐｍ以内に抑えられ、
安価な密着露光装置やプロキシミティ露光装置を用いて
パターニングできるようになった。
【００１７】従来の技術思想として、熱収縮を極力押さ
える、もしくは、半導体層自身の熱収縮の程度と基板の
熱収縮の程度を一致させるという考えは存在したが、本
発明はこのような従来の思想とは異なり、半導体層の特
性を悪化させない程度に半導体膜に圧縮応力を加えるこ
とにより、良好な半導体特性、高移動度、低しきい値電
圧、高オフ抵抗の薄膜トランジスタを得るものでありま
す。
える、もしくは、半導体層自身の熱収縮の程度と基板の
熱収縮の程度を一致させるという考えは存在したが、本
発明はこのような従来の思想とは異なり、半導体層の特
性を悪化させない程度に半導体膜に圧縮応力を加えるこ
とにより、良好な半導体特性、高移動度、低しきい値電
圧、高オフ抵抗の薄膜トランジスタを得るものでありま
す。
【００１８】すなわち、半導体膜に若干の圧縮応力を加
える為に、結晶化処理の際の熱収縮率を３０ｐｐｍ以上
とし、圧縮応力の加わり過ぎによる半導体膜の特性悪化
を防ぐために、収縮の上限を５００ｐｐｍ以下好ましく
は、２００ｐｐｍ以下とすることで、さらに良好な膜特
性を実現するものであります。
える為に、結晶化処理の際の熱収縮率を３０ｐｐｍ以上
とし、圧縮応力の加わり過ぎによる半導体膜の特性悪化
を防ぐために、収縮の上限を５００ｐｐｍ以下好ましく
は、２００ｐｐｍ以下とすることで、さらに良好な膜特
性を実現するものであります。
【００１９】さらにまた、薄膜トランジスタ作製プロセ
ス上の問題として、パターニング処理を施した後の工程
にて、基板が収縮すれば、次工程でのアライメントがで
きなくなる、そのため、パターニング処理後の基板の熱
収縮は２００ｐｐｍ以下、さらに好ましくは１００ｐｐ
ｍ以下にすることにより、アライメントを行うことがで
きる。特に、１００ｐｐｍ以下の場合、密着露光型、プ
ロキシミティ露光型のアライメント装置を使用でき、安
価な装置で薄膜トランジスタを作製することが可能であ
る。
ス上の問題として、パターニング処理を施した後の工程
にて、基板が収縮すれば、次工程でのアライメントがで
きなくなる、そのため、パターニング処理後の基板の熱
収縮は２００ｐｐｍ以下、さらに好ましくは１００ｐｐ
ｍ以下にすることにより、アライメントを行うことがで
きる。特に、１００ｐｐｍ以下の場合、密着露光型、プ
ロキシミティ露光型のアライメント装置を使用でき、安
価な装置で薄膜トランジスタを作製することが可能であ
る。
【００２０】
『実施例１』 本実施例の薄膜トランジスタの作製工程
の概略を図１に示す。ガラス基板１００をまず６００℃
で長時間焼成炉中でアニールした。この時間は例えば使
用する基板が結晶化ガラスであれば４８時間で良かっ
た。この時点で基板は約３００ｐｐｍ収縮していた。こ
の基板にガラス中の不純物の拡散を防ぐためにスパッタ
法で１０００Åから３０００Åの酸化シリコン１０１を
成膜した。
の概略を図１に示す。ガラス基板１００をまず６００℃
で長時間焼成炉中でアニールした。この時間は例えば使
用する基板が結晶化ガラスであれば４８時間で良かっ
た。この時点で基板は約３００ｐｐｍ収縮していた。こ
の基板にガラス中の不純物の拡散を防ぐためにスパッタ
法で１０００Åから３０００Åの酸化シリコン１０１を
成膜した。
【００２１】次に減圧ＣＶＤ法もしくはプラズマＣＶＤ
法によりアモルファスシリコン１０２を１５００Å成膜
し、引続き６００℃で４８時間のアニールを行い、さら
に８００℃で１時間アニールし、アモルファスシリコン
の結晶化処理を施した。この後通常の薄膜トランジスタ
の作製工程を行った。
法によりアモルファスシリコン１０２を１５００Å成膜
し、引続き６００℃で４８時間のアニールを行い、さら
に８００℃で１時間アニールし、アモルファスシリコン
の結晶化処理を施した。この後通常の薄膜トランジスタ
の作製工程を行った。
【００２２】まず、再結晶化シリコン膜を島状にパター
ニングした（図１（ａ））。次にスパッタ法により、ゲ
ート絶縁膜として酸化シリコン１０３を１０００Å成膜
した。この際に用いたスパッタターゲットは合成石英で
あり、酸素１００％でスパッタを行った。或は常圧ＣＶ
Ｄ法、減圧ＣＶＤ法、光ＣＶＤ法で作製した酸化シリコ
ン膜でも薄膜トランジスタは作製可能であったが、特性
的にはスパッタ法によって成膜した酸化シリコン膜が最
も特性が良かった。引続き減圧ＣＶＤ法や、プラズマＣ
ＶＤ法で燐或は砒素を１×１０２１程度以上含むｎ＋シ
リコン層１０４を成膜した。次にゲート電極をパターニ
ングした（図１（ｂ））。
ニングした（図１（ａ））。次にスパッタ法により、ゲ
ート絶縁膜として酸化シリコン１０３を１０００Å成膜
した。この際に用いたスパッタターゲットは合成石英で
あり、酸素１００％でスパッタを行った。或は常圧ＣＶ
Ｄ法、減圧ＣＶＤ法、光ＣＶＤ法で作製した酸化シリコ
ン膜でも薄膜トランジスタは作製可能であったが、特性
的にはスパッタ法によって成膜した酸化シリコン膜が最
も特性が良かった。引続き減圧ＣＶＤ法や、プラズマＣ
ＶＤ法で燐或は砒素を１×１０２１程度以上含むｎ＋シ
リコン層１０４を成膜した。次にゲート電極をパターニ
ングした（図１（ｂ））。
【００２３】ここで全面に硼素を１×１０15atoms/cm2
イオン注入した（図１（ｃ））。さらにＰＭＯＳにする
部分をレジスト１０５などで覆い、ＮＭＯＳにしたい部
分に燐を５×１０15atoms/cm2 イオン注入した（図１
（ｄ））。６００℃で２４時間の活性化を行った後の基
板の収縮を見てみたところ１０ｐｐｍ以下であり、フォ
トマスクの位置合わせに全く問題はなかった。
イオン注入した（図１（ｃ））。さらにＰＭＯＳにする
部分をレジスト１０５などで覆い、ＮＭＯＳにしたい部
分に燐を５×１０15atoms/cm2 イオン注入した（図１
（ｄ））。６００℃で２４時間の活性化を行った後の基
板の収縮を見てみたところ１０ｐｐｍ以下であり、フォ
トマスクの位置合わせに全く問題はなかった。
【００２４】この後、層間絶縁膜１０６として常圧ＣＶ
Ｄ法、或はスパッタ法で酸化シリコンを約１μｍ成膜し
た（図１（ｅ））。層間絶縁膜にコンタクトホールを開
孔し、Ａｌ電極１０７を成膜し、パターニングした後に
（図１（ｆ））、３７５℃でシンターし、薄膜トランジ
スタを完成した。
Ｄ法、或はスパッタ法で酸化シリコンを約１μｍ成膜し
た（図１（ｅ））。層間絶縁膜にコンタクトホールを開
孔し、Ａｌ電極１０７を成膜し、パターニングした後に
（図１（ｆ））、３７５℃でシンターし、薄膜トランジ
スタを完成した。
【００２５】このシリコン薄膜トランジスタの静特性を
測定した結果をＮＭＯＳは図２（ａ）にＰＭＯＳは図２
（ｂ）に示す。ＮＭＯＳ、ＰＭＯＳのチャネル長／チャ
ネル幅はそれぞれ５μｍ／２１μｍ、６μｍ／３５μｍ
であり、測定条件は図に示すとおりである。とも非常に
良好な特性を示している。電界効果移動度μFEはそれぞ
れ８１．５cm2/Vsec、５５．２cm2/Vsec、しきい値電圧
Ｖthはそれぞれ３．２Ｖ、−４．８Ｖであった。
測定した結果をＮＭＯＳは図２（ａ）にＰＭＯＳは図２
（ｂ）に示す。ＮＭＯＳ、ＰＭＯＳのチャネル長／チャ
ネル幅はそれぞれ５μｍ／２１μｍ、６μｍ／３５μｍ
であり、測定条件は図に示すとおりである。とも非常に
良好な特性を示している。電界効果移動度μFEはそれぞ
れ８１．５cm2/Vsec、５５．２cm2/Vsec、しきい値電圧
Ｖthはそれぞれ３．２Ｖ、−４．８Ｖであった。
【００２６】『実施例２』 固相成長を６００℃で４８
時間のアニールで行った後の、８００℃で１時間のアニ
ールを行うプロセスを実施しないこと以外は実施例１と
同様のプロセスを経て薄膜トランジスタを作製した。こ
の薄膜トランジスタの静特性を図３（ａ）、（ｂ）に示
す。不純物領域の活性化処理を経た後の基板の収縮は〜
３０ｐｐｍ程度であり、この後の工程でパターニングす
るに当たり問題は発生しなかった。ＮＭＯＳ、ＰＭＯＳ
の電界効果移動度は各々５７．７cm2/Vsec、３６．３cm
2/Vsec、しきい値電圧は各々、５．２Ｖ、−５．７Ｖと
なった。
時間のアニールで行った後の、８００℃で１時間のアニ
ールを行うプロセスを実施しないこと以外は実施例１と
同様のプロセスを経て薄膜トランジスタを作製した。こ
の薄膜トランジスタの静特性を図３（ａ）、（ｂ）に示
す。不純物領域の活性化処理を経た後の基板の収縮は〜
３０ｐｐｍ程度であり、この後の工程でパターニングす
るに当たり問題は発生しなかった。ＮＭＯＳ、ＰＭＯＳ
の電界効果移動度は各々５７．７cm2/Vsec、３６．３cm
2/Vsec、しきい値電圧は各々、５．２Ｖ、−５．７Ｖと
なった。
【００２７】『比較例』 一方、比較例として、実施例
１とは別の低アルカリガラスを用いた例を示す。プレア
ニールを６００℃で４８時間行った。固相成長を６００
℃で４８時間のアニールで行った。このあとのプロセス
は実施例１と同じでプロセスである。このプロセスでは
固相成長時に９００〜１０００ｐｐｍ、活性化時に３０
０ｐｐｍ収縮していた。
１とは別の低アルカリガラスを用いた例を示す。プレア
ニールを６００℃で４８時間行った。固相成長を６００
℃で４８時間のアニールで行った。このあとのプロセス
は実施例１と同じでプロセスである。このプロセスでは
固相成長時に９００〜１０００ｐｐｍ、活性化時に３０
０ｐｐｍ収縮していた。
【００２８】この場合の薄膜トランジスタの静特性を調
べると図４図（ａ）、同（ｂ）の様にしきい値電圧がＮ
ＭＯＳで３〜４Ｖ、ＰＭＯＳで２〜３Ｖ、正のゲート電
圧側にシフトしていることが分かる。さらに、ＰＭＯＳ
の電流値の立ち上がりが悪くなるという現象がみられ
た。
べると図４図（ａ）、同（ｂ）の様にしきい値電圧がＮ
ＭＯＳで３〜４Ｖ、ＰＭＯＳで２〜３Ｖ、正のゲート電
圧側にシフトしていることが分かる。さらに、ＰＭＯＳ
の電流値の立ち上がりが悪くなるという現象がみられ
た。
【００２９】また、プロセスにおいて、パターニング処
理後の活性化時の基板の収縮が大きすぎるためマスクア
ライメントが非常に困難であり、薄膜トランジスタが作
製できたのは基板の一部分のみであった。
理後の活性化時の基板の収縮が大きすぎるためマスクア
ライメントが非常に困難であり、薄膜トランジスタが作
製できたのは基板の一部分のみであった。
【００３０】
【発明の効果】前記のような薄膜トランジスタの製造方
法を採用することにより、電子移動度が８０cm2/Vsec以
上、正孔移動度が５０cm2/Vsec以上であり、ＮＭＯＳ、
ＰＭＯＳ各々のしきい値電圧の絶対値を６Ｖ以下の値に
安定させることができ、また、オフ抵抗が特殊な構造を
取ることなしに｜ＶDS｜＝５Ｖ、ＶG ＝０Ｖ、印加時に
１Ｇ以上得られる薄膜トランジスタを製造することが出
来た。
法を採用することにより、電子移動度が８０cm2/Vsec以
上、正孔移動度が５０cm2/Vsec以上であり、ＮＭＯＳ、
ＰＭＯＳ各々のしきい値電圧の絶対値を６Ｖ以下の値に
安定させることができ、また、オフ抵抗が特殊な構造を
取ることなしに｜ＶDS｜＝５Ｖ、ＶG ＝０Ｖ、印加時に
１Ｇ以上得られる薄膜トランジスタを製造することが出
来た。
【００３１】また、パターニング工程の後の熱処理工程
での基板の収縮率が１００ｐｐｍ以内に抑えられ、安価
な密着露光装置やプロキシミティ露光装置を用いてパタ
ーニングできるようになった。
での基板の収縮率が１００ｐｐｍ以内に抑えられ、安価
な密着露光装置やプロキシミティ露光装置を用いてパタ
ーニングできるようになった。
【図１】図１は本発明により作製された薄膜トランジス
タの工程を示す縦断面図である。
タの工程を示す縦断面図である。
【図２】図２は本発明により作製された薄膜トランジス
タのゲート電圧−ソース・ドレイン電流の静特性であ
る。
タのゲート電圧−ソース・ドレイン電流の静特性であ
る。
【図３】図３は本発明により作製された薄膜トランジス
タのゲート電圧−ソース・ドレイン電流の静特性であ
る。
タのゲート電圧−ソース・ドレイン電流の静特性であ
る。
【図４】図４は比較例により作製された薄膜トランジス
タのゲート電圧−ソース・ドレイン電流の静特性であ
る。
タのゲート電圧−ソース・ドレイン電流の静特性であ
る。
１００・・・・・・ガラス基板 １０１・・・・・・酸化シリコン １０２・・・・・・活性層シリコン薄膜 １０３・・・・・・ゲート酸化シリコン膜 １０４・・・・・・ゲートｎ+シリコン膜 １０５・・・・・・レジスト １０６・・・・・・層間絶縁膜 １０７・・・・・・Ａｌ配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/336
Claims (6)
- 【請求項１】 薄膜トランジスタの製造方法であって、 Ｐチャネル型薄膜トランジスタおよびＮチャネル型薄膜
トランジスタのしきい値電圧の絶対値は６Ｖ以下であ
り、 前記Ｐチャネル型薄膜トランジスタの正孔移動度は５０
ｃｍ ２ ／Ｖｓｅｃ以上であり、 前記Ｎチャネル型薄膜トランジスタの電子移動度は８０
ｃｍ ２ ／Ｖｓｅｃ以上であり、 絶縁基板を収縮させるために前記絶縁基板をプレアニー
ルする工程と、 前記絶縁基板上にシリコンを含む半導体薄膜を形成する
工程と、 前記絶縁基板の熱収縮率を３０〜５００ｐｐｍの範囲で
アニールすることによって前記半導体薄膜を結晶化させ
る工程と、 前記半導体薄膜をパターンニングするパターンニング工
程と、 前記半導体薄膜上にゲート絶縁膜およびゲート電極を形
成する工程と、 前記半導体薄膜に不純物領域を形成する工程と、 前記不純物領域を活性化させる工程と、 を包含し、 前記パターンニング工程後の工程において、前記絶縁基
板の熱収縮率は１００ｐｐｍ以下であることを特徴とす
る薄膜トランジスタの製造方法。 - 【請求項２】 薄膜トランジスタの製造方法であって、 Ｐチャネル型薄膜トランジスタおよびＮチャネル型薄膜
トランジスタのしきい値電圧の絶対値は６Ｖ以下であ
り、 前記Ｐチャネル型薄膜トランジスタの正孔移動度は５０
ｃｍ ２ ／Ｖｓｅｃ以上であり、 前記Ｎチャネル型薄膜トランジスタの電子移動度は８０
ｃｍ ２ ／Ｖｓｅｃ以上であり、 絶縁基板を収縮させるために前記絶縁基板をプレアニー
ルする工程と、 前記絶縁基板上にシリコンを含む半導体薄膜を形成する
工程と、 前記絶縁基板の熱収縮率を３０〜５００ｐｐｍの範囲で
５５０〜８００℃でア ニールすることによって前記半導
体薄膜を結晶化させる工程と、 前記半導体薄膜をパターンニングするパターンニング工
程と、 前記半導体薄膜上にゲート絶縁膜およびゲート電極を形
成する工程と、 前記半導体薄膜に不純物領域を形成する工程と、 前記不純物領域を活性化させる工程と、 を包含し、 前記パターンニング工程後の工程において、前記絶縁基
板の熱収縮率は１００ｐｐｍ以下であることを特徴とす
る薄膜トランジスタの製造方法。 - 【請求項３】 薄膜トランジスタの製造方法であって、 Ｐチャネル型薄膜トランジスタおよびＮチャネル型薄膜
トランジスタのしきい値電圧の絶対値は６Ｖ以下であ
り、 前記Ｐチャネル型薄膜トランジスタの正孔移動度は５０
ｃｍ ２ ／Ｖｓｅｃ以上であり、 前記Ｎチャネル型薄膜トランジスタの電子移動度は８０
ｃｍ ２ ／Ｖｓｅｃ以上であり、 絶縁基板を収縮させるために前記絶縁基板をプレアニー
ルする工程と、 前記絶縁基板上にシリコンを含む半導体薄膜を形成する
工程と、 前記絶縁基板の熱収縮率を３０〜５００ｐｐｍの範囲で
５５０〜８００℃でアニールすることによって前記半導
体薄膜を結晶化させる工程と、 前記半導体薄膜をパターンニングするパターンニング工
程と、 前記半導体薄膜上にゲート絶縁膜およびゲート電極を形
成する工程と、 前記半導体薄膜に不純物領域を形成する工程と、 前記不純物領域を活性化させる工程と、 前記パターンニング工程後の工程において、前記絶縁基
板の熱収縮率は１００ｐｐｍ以下であることを特徴とす
る薄膜トランジスタの製造方法。 - 【請求項４】 請求項１に記載の薄膜トランジスタの製
造方法によって製造される薄膜トランジスタ。 - 【請求項５】 請求項２に記載の薄膜トランジスタの製
造方法によって製造される薄膜トランジスタ。 - 【請求項６】 請求項３に記載の薄膜トランジスタの製
造方法によって製造される薄膜トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3084655A JP3056813B2 (ja) | 1991-03-25 | 1991-03-25 | 薄膜トランジスタ及びその製造方法 |
| KR1019920004768A KR950005482B1 (ko) | 1991-03-25 | 1992-03-23 | 박막트랜지스터 및 반도체장치와 그 제조방법 |
| US08/744,660 US6008076A (en) | 1991-03-25 | 1996-11-06 | Thin film transistor and semiconductor device and method for forming the same |
| US09/444,405 US6479334B1 (en) | 1991-03-25 | 1999-11-22 | Thin film transistor and semiconductor device and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3084655A JP3056813B2 (ja) | 1991-03-25 | 1991-03-25 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08172196A JPH08172196A (ja) | 1996-07-02 |
| JP3056813B2 true JP3056813B2 (ja) | 2000-06-26 |
Family
ID=13836737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3084655A Expired - Lifetime JP3056813B2 (ja) | 1991-03-25 | 1991-03-25 | 薄膜トランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6008076A (ja) |
| JP (1) | JP3056813B2 (ja) |
| KR (1) | KR950005482B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101915573B (zh) * | 2010-08-04 | 2012-12-12 | 中国科学院自动化研究所 | 一种基于标记物的关键点检测的定位测量方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3056813B2 (ja) * | 1991-03-25 | 2000-06-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及びその製造方法 |
| US7524767B2 (en) * | 2005-09-29 | 2009-04-28 | Delphi Technologies, Inc. | Method for manufacturing a micro-electro-mechanical structure |
| JP4565350B2 (ja) * | 2007-03-22 | 2010-10-20 | ソニー株式会社 | 半導体レーザ装置 |
| US7875881B2 (en) * | 2007-04-03 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| US7635617B2 (en) * | 2007-04-27 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device |
| JP5700617B2 (ja) | 2008-07-08 | 2015-04-15 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| JP5679534B2 (ja) * | 2013-10-25 | 2015-03-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1239706A (en) * | 1984-11-26 | 1988-07-26 | Hisao Hayashi | Method of forming a thin semiconductor film |
| US4597160A (en) * | 1985-08-09 | 1986-07-01 | Rca Corporation | Method of fabricating a polysilicon transistor with a high carrier mobility |
| US4851363A (en) * | 1986-07-11 | 1989-07-25 | General Motors Corporation | Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses |
| US5108843A (en) * | 1988-11-30 | 1992-04-28 | Ricoh Company, Ltd. | Thin film semiconductor and process for producing the same |
| JP2775457B2 (ja) | 1989-02-20 | 1998-07-16 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| JP2775458B2 (ja) | 1989-02-20 | 1998-07-16 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US6008078A (en) | 1990-07-24 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US5254208A (en) | 1990-07-24 | 1993-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JP3056813B2 (ja) * | 1991-03-25 | 2000-06-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及びその製造方法 |
| US5294238A (en) * | 1991-03-27 | 1994-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Glass substrate for a semiconductor device and method for making same |
-
1991
- 1991-03-25 JP JP3084655A patent/JP3056813B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-23 KR KR1019920004768A patent/KR950005482B1/ko not_active IP Right Cessation
-
1996
- 1996-11-06 US US08/744,660 patent/US6008076A/en not_active Expired - Lifetime
-
1999
- 1999-11-22 US US09/444,405 patent/US6479334B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101915573B (zh) * | 2010-08-04 | 2012-12-12 | 中国科学院自动化研究所 | 一种基于标记物的关键点检测的定位测量方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6008076A (en) | 1999-12-28 |
| KR950005482B1 (ko) | 1995-05-24 |
| JPH08172196A (ja) | 1996-07-02 |
| US6479334B1 (en) | 2002-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564725B2 (ja) | Ｍｏｓ型トランジスタの作製方法 | |
| JP3556679B2 (ja) | 電気光学装置 | |
| JPH05142577A (ja) | マトリクス回路駆動装置 | |
| JP4963140B2 (ja) | 半導体装置 | |
| JP3056813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2618199B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08116067A (ja) | 半導体装置，表示装置，表示装置の製造方法 | |
| KR100252926B1 (ko) | 실리사이드를 이용한 폴리실리콘 박막트랜지스터 및 제조방법 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JP5679534B2 (ja) | 半導体装置 | |
| KR20050035806A (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| JPS63146436A (ja) | 薄膜トランジスタ−の製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06291316A (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
| JP2761496B2 (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH1154755A (ja) | 半導体素子の製造方法および薄膜トランジスタ | |
| JP3468781B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0572555A (ja) | 薄膜トランジスター | |
| JP3395259B2 (ja) | 半導体装置 | |
| JP3153515B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JP5830150B2 (ja) | 半導体装置 | |
| JPH0582550A (ja) | 薄膜トランジスタの製造方法 | |
| JP5417475B2 (ja) | 半導体装置及び電子機器 | |
| JPH04152639A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |