JP2807227B2 - 水平画像位相調整回路 - Google Patents
水平画像位相調整回路Info
- Publication number
- JP2807227B2 JP2807227B2 JP62244041A JP24404187A JP2807227B2 JP 2807227 B2 JP2807227 B2 JP 2807227B2 JP 62244041 A JP62244041 A JP 62244041A JP 24404187 A JP24404187 A JP 24404187A JP 2807227 B2 JP2807227 B2 JP 2807227B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- collector
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、テレビジョン受像機に関し、特に水平画像
の位相を、位相検波回路の回路特性を変えることにより
調整制御する水平画像位相調整回路に関する。 （従来の技術） 従来、テレビジョン受像機の水平自動周波数制御回路
（以下AFC回路と称す）には二重自動周波数制御方式
（以下二重AFC方式と称す）が使用されている。 第４図はこの二重AFC方式の水平偏向回路の回路構成
図である。 図に示したように、この二重AFC方式は第１および第
２の位相ロックループを有する。即ち、入力複合映像信
号１は同期分離回路２で同期分離されて、水平同期信号
３を得、この水平同期信号３が、第1PLLループの位相検
波回路４に入力される。この水平同期信号３が水平発振
回路５からの発振出力６と比較され、両信号３と６の周
波数が一致するまで比較制御される。周波数の一致が得
られた水平発振回路５からの発振出力パルスは第２の位
相ロックループ（第2PLL）の位相検波回路８に入力され
る。一方、水平出力回路９からフライバックトランス10
を経たフライバックパルス12が位相検波回路８に入力さ
れ、上記発振出力パルス７と比較され、誤差信号13とし
て、水平出力パルス移相回路14、水平出力回路９、フラ
イバックトランス10を経て位相検波回路８にフィードバ
ックされ、パルス位相が一致するまでループ内を循回さ
れる。 このような水平AFC回路における水平画像位相を調整
する回路として、従来、第４図に示した水平波発振回路
５からの発振出力パルス６とフェーズロック後の同じ出
力パルス７の間に位相差を与えて水平画像位相を制御す
る水平位相シフト回路が提案されている（特願昭61−59
874）。 この方式の回路は、水平発振回路５にCR発振回路を使
用した場合は非常に簡単な回路で水平移相シフト回路を
安定に構成でき、有利である。しかしながら、例えば50
3KHzのセラミック共振子を用いた電圧制御発振器（VC
O）からカウントダウンして水平発振器を構成したよう
な場合は水平移相シフト回路のためのパルス発生回路な
どが必要になる。これは回路全体を複雑にし、温度変化
に対して安定な回路設計を行うのが困難になるという欠
点があり、水平画像位相調整回路としてな不適切であ
る。 そこで、第５図に示したような水平画像位相調整回路
が提案されている。 次に、この従来の水平画像位相調整回路につき、第５
図、第６図及び７図を参照して説明する。 第５図は第４図の第2PLLループの位相検波回路８の内
部構成図である。 図において、トランジスタ17のベースには、第４図に
示したフライバックトランス10からのフライバックパル
ス12が印加され、このパルス期間中に導通し検波して検
波電流IDET18を与える。この検波電流IDET18を共通エミ
ッタに受けた１対の差動トランジスタ19,20は、第４図
の水平発振回路５からの自動位相制御（APC）用基準パ
ルス７をベースに受け、両信号の位相比較を行う。差動
トランジスタ19が導通したときは、次段のカレントミラ
ー回路23を介して自動位相制御（APC）用フィルタコン
デンサ24を充電する。ここで、カレントミラー回路23
は、コレクタを上記差動トランジスタ19のコレクタに接
続し、エミッタを抵抗器28を介して電源ライン30に接続
したトランジスタ25と、このトランジスタ25のベースに
ベースを接続し、エミッタを抵抗器29を介して電源ライ
ン30に接続し、ベースとコレクタを直結したトランジス
タ26と、このトランジスタ26のコレクタにエミッタを接
続し、ベースを上記トランジスタ25のコレクタに接続
し、コレクタを上記差動トランジスタ20のコレクタに接
続し、このコレクタを出力端子にしたトランジスタ27と
から構成される。差動トランジスタ20が導通したとき
は、上記APC用フィルタコンデンサ24は放電動作する。
このAPC用フィルタコンデンサ24は一端を電源ライン30
に接続し、他端をトランジスタ27のコレクタに接続し、
このコレクタと共に、第４図の水平出力パルス移相回路
14への出力端子を構成する。このようなAPC用フィルタ
コンデンサ24に対する充放電過程を経て、両過程の位相
が一致した所でこのAPC用フィルタコンデンサ24に対す
る充放電電荷量が等しくなり、水平出力パルス移相回路
14への出力電圧33が一定になって動作が安定化する。こ
のような調整を行うには、第５図に示したように水平画
像位相調整可変抵抗器35を電源ライン30と接地36の間に
設け、APC用フィルタコンデンサ24の出力端子側を抵抗
器37を介してこの水平画像位相調整可変抵抗器35の可変
端子に接続し、この可変端子を変えて抵抗器37に流れる
オフセット電流ΔIoff38を制御すればよい。 ここで、このオフセット電流ΔIoff38と、APC用基準
パルス７の周期THフライバックパルス12のパルス幅TP、
このフライバックパルス12のパルス幅TPのうち充電に寄
与する時間をTP1、防電に寄与する時間をTP2、検波電流
IDET18、およびAPC用フィルタコンデンサ24を流れる充
放電電流Ix39の間の関係を求めると、次のようになる。 即ち、水平画像が安定した状態飯では、APC用フィル
タコンデンサ24に対する充放電電荷量が（１周期THで）
等しいことから、 （IDET×TP1＋（TH−TP2）×ΔIoff ＝（IDET−ΔIoff）×TP2 が成立する。これを整理すると、 IDET×TP1＋ΔIoff×TH＝IDET×TP2 となり、更に変形して IDET（TP2−TP1）＝ΔIoff×TH ……（１） が得られる。ここで水平位相変化量 ΔφＳ＝|TP2−TP1|/2とすると（TP1＝TP2の時ゼロに
なるように考える。） ΔφＳ＝|TP2−TP1|/2 ＝（ΔIoff/2IDET）・TH ……（２） が得られる。 これから、画面位相調整可変抵抗器35を変化させて、
オフセット電流ΔIoffを変えることにより水平画像位相
を左右任意に設定できることがわかる（但し、最大可変
量は±TP/2）。 第６図、第７図は上記の式を導いた際のAPC用基準パ
ルス７とフライバックパルス12、およびAPC用フィルタ
コンデンサ２を流れる充放電電流Ixの位相関係を示した
タイミング図である。第６図はオフセット電流ΔIoffが
ゼロの場合で、第７図はゼロでない場合である（但し、
以上の説明では電流ミラー回路と入出力電流比を1:1と
している）。 （発明が解決しようとする問題点） 以上説明したように、従来の水平画像位相調整回路で
は、水平位相変化量ΔφＳは位相検波電流IDET18とオフ
セット電流ΔIoff38との比によって決定される。 しかしながら、このような従来の回路構成において
は、水平発振回路５からAPC用基準パルス７が出力され
てからフライバックパルス12が出力されるまでの時間が
温度により変化する。従って水平出力パルス移相回路14
に印加される電圧VC33も温度で変化する。このため、抵
抗器37を介して流れるオフセット電流ΔIoff38も温度で
変化する。かくしてオフセット電流ΔIoff38と検波電流
IDET18との比も温度で変化することになり、水平画像位
相が温度により変化するという欠点があった。 そこで本発明は、上記従来の回路の欠点に鑑み、温度
変化に対しても安定な水平画像位相調整回路を提供する
ことを目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は、水平発振回路からの自動位相制御用基準パ
ルスと、水平出力回路からのフライバックパルスとを入
力して位相検波し、位相検波出力に応じた出力電流を生
成する位相検波比較手段と、 前記位相検波比較手段による位相検波出力をフイルタ
リングするためのコンデンサを含み、このコンデンサを
前記出力電流に応じて充放電制御する充放電手段と、 前記位相検波比較手段に結合した差動回路を含み、こ
の差動回路の差動電流を制御電圧の調整によって相対的
に制御し、前記位相検波比較手段による前記出力電流を
前記制御された差動電流によって変化させ、前記コンデ
ンサに対する充電電流と放電電流の比率を変えて、水平
画像の位相量を変化可能にした水平画像位相調整手段
と、 を具備したことを特徴とする水平画像位相調整回路であ
る。 （作用） このように構成された本発明の水平画像位相調整回路
によれば、自動位相制御が安定した状態では前記コンデ
ンサに対する充放電電化量が等しいことを利用して、前
記制御電圧の調整により充放電電流の比率を変え、水平
画像位相を制御することができる。 （実施例） 以下、図面を参照して本発明による水平画像位相調整
回路の実施例につき説明する。 第１図は本発明の第１実施例の回路構成図である。 図示のように、位相検波比較部41においては、抵抗器
42を介してエミッタを接地した第１トランジスタ43のベ
ースにはフライバックパルス45が印加され、このパルス
期間中に導通し、検波してコレクタから検波電流IDET46
を与える。この検波電流IDET46を共通エミッタに受けた
１対の第２、第３差動トランジスタ47,48は、APC用基準
パルス50をそれぞれのベースに受け、両信号を位相比較
する。一方の差動トランジスタ47が導通したときは、こ
の電流は、２組の第4,5および第６、７差動対トランジ
スタ52,53および54,55から構成された水平画像位相調整
差動部56の一方の組のトランジスタ52と53の共通エミッ
タに送出され、充電電流として作用する。トランジスタ
53のベースは他方の組のトランジスタ対54,55の一方の
トランジスタ54のベースに直結され、またトランジスタ
52のコレクタとトランジスタ54のコレクタも直結され、
電源ライン57に接続される。更にトランジスタ52のベー
スとトランジスタ55のベースも直結される。トランジス
タ52,55の共通ベースとトランジスタ53,54の共通ベース
との間には外部からの水平画像位相調整制御電圧が印加
される。これにより、上記一方の組の差動トランジスタ
対52と53の共通エミッタに供給された電流が分割され、
トランジスタ53を流れ、次段の充放電部58に供給され
る。この充放電部58は電流ミラー回路59とAPCフィルタ
コンデンサ60から構成される。前者の電流ミラー回路59
は、エミッタを抵抗61を介して電源ライン57に接続し、
コレクタを上記水平画像位相調整差動部56の第５トラン
ジスタ53のコレクタに接続して、充電電流である上記分
割電流を受ける第８トランジスタ62と、エミッタを抵抗
器63を介して電源ライン57に接続し、ベースをコレクタ
と直結し、且つ上記第８トランジスタ62のベースに接続
して上記充電電流を受ける第９トランジスタ64と、更に
エミッタをこの第９トランジスタ64のコレクタに接続
し、ベースを上記第８トランジスタ62のコレクタに接続
し、コレクタを、一方では上記水平画像位相調整差動部
56の第７トランジスタ55のコレクタに接続し、他方では
分岐して上記APCフィルタコンデンサ60の一方の端子に
接続して水平出力パルス移相回路に対する出力端子とし
て用いられる第10トランジスタ65とから構成される。な
お後者のAPCフィルタコンデンサ60の他方の端子は電源
ライン57に接続される。 また、上記位相検波比較部41の第２トランジスタ48が
導通したときは、この電流は水平画像位相調整差動部56
の他方の組の第６、第７差動トランジスタ対54と55の共
通エミッタに供給され、上記と同様に、水平画像位相調
整制御電圧による分割された電流が第７トランジスタ55
に流れ、APCフィルタコンデンサ60から放電が行われ
る。 なお、このようにして得られた出力端子の電圧は、上
記のように、水平出力パルス移相回路に印加されるわけ
であるが、この水平出力パルス移相回路への入力電圧が
低い程、この回路からの出力である水平出力パルスの位
相は進み位相になり、高い程遅れ位相になるものとす
る。 以上説明したように、APCフィルタコンデンサ60に対
する充放電過程を経て、両過程の位相が一致した所でこ
のAPCフィルタコンデンサ60に対する充放電電荷量が等
しくなり、水平出力パルス移相回路への出力電圧が一定
になって動作が安定化する。 ここで、従来の場合と同様に、水平画像位相変化量Δ
φＳを求めると次のようになる。APCフィルタコンデン
サ60が安定になったときは、このコンデンサ60に対する
充電電荷量と放電電荷量が等しいので、第５トランジス
タ53を流れる検波電流をI DET53、第７トランジスタ55
に流れる検波電流をI DET55とすると、 IDET53×TP1＝IDET55×TP2 となる。但し、TP1とTP2はフライバックパルス45の立上
りからAPC用基準パルス50の立上りまでの時間およびそ
の残りの時間をそれぞれ示し、従ってフライバックパル
ス45のパルス幅をTPとするとTP＝TP1＋TP2を満足する。
上記の式を用いると、水平画像位相可変量Δφは、 ΔφS|TP2−TP1|/2 ＝｛（|IDET53−IDET55|）/2（IDET53−IDET55）｝・TP
となる。即ち、水平画像位相可変量ΔφＳは検波電流I
DET53とIDET55の比により決定されることになり、水平
画像位相調整差動部56に供給する電圧ΔＶの調整により
温度変化の影響を受けない安定な水平画像位相調整回路
を提供できる。 第２図は以上の説明におけるAPC用基準パルス50とフ
ライバックパルス45、およびAPCフィルタコンデンサ60
を流れる充放電電流IX68の間の位相関係を示したタイミ
ング図である。 本発明は第１図に示した実施例により説明されたが、
第３図に示す他の実施例によっても同様の結果を得るこ
とができる。 以下、第３図に示した他の実施例につき説明する。 図示のように、位相検波比較部69において、エミッタ
をそれぞれ抵抗器70,71を介して接地した第11,12トラン
ジスタ72,73のベースにフライバックパルス74が印加さ
れ、このパルス期間中に、導通し検波して、それぞれの
コレクタから、検波電流IDET74,IDET75を与える。上記
検波電流IDET74を共通エミッタに受けた１対の差動トラ
ンジスタ76,77はAPC用基準パルス78をそれぞれのベース
に受け、両信号を位相比較する。一方、水平画像位相調
整差動部80において、エミッタを共通接続した第15,16
トランジスタ対81,82のベースには水平画像位相調整制
御電圧が印加される。コレクタを上記位相検波比較部69
の第13トランジスタ76のコレクタに直結した上記水平画
像位相調整差動部80の第15トランジスタ81は上記水平画
像位相調整制御電圧に基づいて第13トランジスタ76を流
れる電流を分割し、この電流は、電流ミラー回路85とAP
Cフィルタコンデンサ86から構成された充放電部87に流
れ、APCフィルタコンデンサ86を充電する。ここに上記
電流ミラー回路85は、エミッタを抵抗器87を介して電源
ライン88に接続し、コレクタを位相検波比較部69の第13
トランジスタ76のコレクタに接続し、充電電流である上
記分割電流を受ける第17トランジスタ89とエミッタを抵
抗器91を介して電源ライン88に接続し、ベースをコレク
タと直結し、且つ上記第17トランジスタ89のベースに接
続した第18トランジスタ92と、更にエミッタをこの第18
トランジスタ92のコレクタに接続し、ベースろ上記第17
トランジスタ89のコレクタに接続し、コレクタを、一方
では上記位相検波比較部69の第14トランジスタ77のコレ
クタに接続し、他方では分岐して、上記APCフィルタコ
ンデンサ86の一方の端子に接続して水平出力パルス移相
回路に対する出力端子として用いられる第19トランジス
タ93とから構成される。なお、上記APCフィルタコンデ
ンサ86の他方の端子は、電源ライン88に接続される。ま
た、上記位相検波比較部69の第14トランジスタ77が導通
すると、上記充放電部87のAPCフィルタコンデンサ86が
これを通して放電される。このようにして、APCフィル
タコンデンサ86に対する充放電過程を経て、両過程の位
相が一致した所で、水平出力パルス移相回路への出力電
圧が一定になって動作が安定化するのは第１実施例の場
合と同様である。 ［発明の効果］ 以上説明したように、本発明の水平画像位相調整回路
によれば、自動位相制御が安定した状態では、APCフィ
ルタコンデンサに対する充放電電荷量が等しいので、水
平画像位相調整用差動部を設け、水平画像位相調整制御
電圧により検波電流を分割してAPCフィルタコンデンサ
に対する充放電電流比率を可変にすることができるとい
う効果が得られる。かくして、簡単な回路構成で、温度
変化に対しても安定な水平画像位相調整を可能にすると
いう効果が得られる。
の位相を、位相検波回路の回路特性を変えることにより
調整制御する水平画像位相調整回路に関する。 （従来の技術） 従来、テレビジョン受像機の水平自動周波数制御回路
（以下AFC回路と称す）には二重自動周波数制御方式
（以下二重AFC方式と称す）が使用されている。 第４図はこの二重AFC方式の水平偏向回路の回路構成
図である。 図に示したように、この二重AFC方式は第１および第
２の位相ロックループを有する。即ち、入力複合映像信
号１は同期分離回路２で同期分離されて、水平同期信号
３を得、この水平同期信号３が、第1PLLループの位相検
波回路４に入力される。この水平同期信号３が水平発振
回路５からの発振出力６と比較され、両信号３と６の周
波数が一致するまで比較制御される。周波数の一致が得
られた水平発振回路５からの発振出力パルスは第２の位
相ロックループ（第2PLL）の位相検波回路８に入力され
る。一方、水平出力回路９からフライバックトランス10
を経たフライバックパルス12が位相検波回路８に入力さ
れ、上記発振出力パルス７と比較され、誤差信号13とし
て、水平出力パルス移相回路14、水平出力回路９、フラ
イバックトランス10を経て位相検波回路８にフィードバ
ックされ、パルス位相が一致するまでループ内を循回さ
れる。 このような水平AFC回路における水平画像位相を調整
する回路として、従来、第４図に示した水平波発振回路
５からの発振出力パルス６とフェーズロック後の同じ出
力パルス７の間に位相差を与えて水平画像位相を制御す
る水平位相シフト回路が提案されている（特願昭61−59
874）。 この方式の回路は、水平発振回路５にCR発振回路を使
用した場合は非常に簡単な回路で水平移相シフト回路を
安定に構成でき、有利である。しかしながら、例えば50
3KHzのセラミック共振子を用いた電圧制御発振器（VC
O）からカウントダウンして水平発振器を構成したよう
な場合は水平移相シフト回路のためのパルス発生回路な
どが必要になる。これは回路全体を複雑にし、温度変化
に対して安定な回路設計を行うのが困難になるという欠
点があり、水平画像位相調整回路としてな不適切であ
る。 そこで、第５図に示したような水平画像位相調整回路
が提案されている。 次に、この従来の水平画像位相調整回路につき、第５
図、第６図及び７図を参照して説明する。 第５図は第４図の第2PLLループの位相検波回路８の内
部構成図である。 図において、トランジスタ17のベースには、第４図に
示したフライバックトランス10からのフライバックパル
ス12が印加され、このパルス期間中に導通し検波して検
波電流IDET18を与える。この検波電流IDET18を共通エミ
ッタに受けた１対の差動トランジスタ19,20は、第４図
の水平発振回路５からの自動位相制御（APC）用基準パ
ルス７をベースに受け、両信号の位相比較を行う。差動
トランジスタ19が導通したときは、次段のカレントミラ
ー回路23を介して自動位相制御（APC）用フィルタコン
デンサ24を充電する。ここで、カレントミラー回路23
は、コレクタを上記差動トランジスタ19のコレクタに接
続し、エミッタを抵抗器28を介して電源ライン30に接続
したトランジスタ25と、このトランジスタ25のベースに
ベースを接続し、エミッタを抵抗器29を介して電源ライ
ン30に接続し、ベースとコレクタを直結したトランジス
タ26と、このトランジスタ26のコレクタにエミッタを接
続し、ベースを上記トランジスタ25のコレクタに接続
し、コレクタを上記差動トランジスタ20のコレクタに接
続し、このコレクタを出力端子にしたトランジスタ27と
から構成される。差動トランジスタ20が導通したとき
は、上記APC用フィルタコンデンサ24は放電動作する。
このAPC用フィルタコンデンサ24は一端を電源ライン30
に接続し、他端をトランジスタ27のコレクタに接続し、
このコレクタと共に、第４図の水平出力パルス移相回路
14への出力端子を構成する。このようなAPC用フィルタ
コンデンサ24に対する充放電過程を経て、両過程の位相
が一致した所でこのAPC用フィルタコンデンサ24に対す
る充放電電荷量が等しくなり、水平出力パルス移相回路
14への出力電圧33が一定になって動作が安定化する。こ
のような調整を行うには、第５図に示したように水平画
像位相調整可変抵抗器35を電源ライン30と接地36の間に
設け、APC用フィルタコンデンサ24の出力端子側を抵抗
器37を介してこの水平画像位相調整可変抵抗器35の可変
端子に接続し、この可変端子を変えて抵抗器37に流れる
オフセット電流ΔIoff38を制御すればよい。 ここで、このオフセット電流ΔIoff38と、APC用基準
パルス７の周期THフライバックパルス12のパルス幅TP、
このフライバックパルス12のパルス幅TPのうち充電に寄
与する時間をTP1、防電に寄与する時間をTP2、検波電流
IDET18、およびAPC用フィルタコンデンサ24を流れる充
放電電流Ix39の間の関係を求めると、次のようになる。 即ち、水平画像が安定した状態飯では、APC用フィル
タコンデンサ24に対する充放電電荷量が（１周期THで）
等しいことから、 （IDET×TP1＋（TH−TP2）×ΔIoff ＝（IDET−ΔIoff）×TP2 が成立する。これを整理すると、 IDET×TP1＋ΔIoff×TH＝IDET×TP2 となり、更に変形して IDET（TP2−TP1）＝ΔIoff×TH ……（１） が得られる。ここで水平位相変化量 ΔφＳ＝|TP2−TP1|/2とすると（TP1＝TP2の時ゼロに
なるように考える。） ΔφＳ＝|TP2−TP1|/2 ＝（ΔIoff/2IDET）・TH ……（２） が得られる。 これから、画面位相調整可変抵抗器35を変化させて、
オフセット電流ΔIoffを変えることにより水平画像位相
を左右任意に設定できることがわかる（但し、最大可変
量は±TP/2）。 第６図、第７図は上記の式を導いた際のAPC用基準パ
ルス７とフライバックパルス12、およびAPC用フィルタ
コンデンサ２を流れる充放電電流Ixの位相関係を示した
タイミング図である。第６図はオフセット電流ΔIoffが
ゼロの場合で、第７図はゼロでない場合である（但し、
以上の説明では電流ミラー回路と入出力電流比を1:1と
している）。 （発明が解決しようとする問題点） 以上説明したように、従来の水平画像位相調整回路で
は、水平位相変化量ΔφＳは位相検波電流IDET18とオフ
セット電流ΔIoff38との比によって決定される。 しかしながら、このような従来の回路構成において
は、水平発振回路５からAPC用基準パルス７が出力され
てからフライバックパルス12が出力されるまでの時間が
温度により変化する。従って水平出力パルス移相回路14
に印加される電圧VC33も温度で変化する。このため、抵
抗器37を介して流れるオフセット電流ΔIoff38も温度で
変化する。かくしてオフセット電流ΔIoff38と検波電流
IDET18との比も温度で変化することになり、水平画像位
相が温度により変化するという欠点があった。 そこで本発明は、上記従来の回路の欠点に鑑み、温度
変化に対しても安定な水平画像位相調整回路を提供する
ことを目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は、水平発振回路からの自動位相制御用基準パ
ルスと、水平出力回路からのフライバックパルスとを入
力して位相検波し、位相検波出力に応じた出力電流を生
成する位相検波比較手段と、 前記位相検波比較手段による位相検波出力をフイルタ
リングするためのコンデンサを含み、このコンデンサを
前記出力電流に応じて充放電制御する充放電手段と、 前記位相検波比較手段に結合した差動回路を含み、こ
の差動回路の差動電流を制御電圧の調整によって相対的
に制御し、前記位相検波比較手段による前記出力電流を
前記制御された差動電流によって変化させ、前記コンデ
ンサに対する充電電流と放電電流の比率を変えて、水平
画像の位相量を変化可能にした水平画像位相調整手段
と、 を具備したことを特徴とする水平画像位相調整回路であ
る。 （作用） このように構成された本発明の水平画像位相調整回路
によれば、自動位相制御が安定した状態では前記コンデ
ンサに対する充放電電化量が等しいことを利用して、前
記制御電圧の調整により充放電電流の比率を変え、水平
画像位相を制御することができる。 （実施例） 以下、図面を参照して本発明による水平画像位相調整
回路の実施例につき説明する。 第１図は本発明の第１実施例の回路構成図である。 図示のように、位相検波比較部41においては、抵抗器
42を介してエミッタを接地した第１トランジスタ43のベ
ースにはフライバックパルス45が印加され、このパルス
期間中に導通し、検波してコレクタから検波電流IDET46
を与える。この検波電流IDET46を共通エミッタに受けた
１対の第２、第３差動トランジスタ47,48は、APC用基準
パルス50をそれぞれのベースに受け、両信号を位相比較
する。一方の差動トランジスタ47が導通したときは、こ
の電流は、２組の第4,5および第６、７差動対トランジ
スタ52,53および54,55から構成された水平画像位相調整
差動部56の一方の組のトランジスタ52と53の共通エミッ
タに送出され、充電電流として作用する。トランジスタ
53のベースは他方の組のトランジスタ対54,55の一方の
トランジスタ54のベースに直結され、またトランジスタ
52のコレクタとトランジスタ54のコレクタも直結され、
電源ライン57に接続される。更にトランジスタ52のベー
スとトランジスタ55のベースも直結される。トランジス
タ52,55の共通ベースとトランジスタ53,54の共通ベース
との間には外部からの水平画像位相調整制御電圧が印加
される。これにより、上記一方の組の差動トランジスタ
対52と53の共通エミッタに供給された電流が分割され、
トランジスタ53を流れ、次段の充放電部58に供給され
る。この充放電部58は電流ミラー回路59とAPCフィルタ
コンデンサ60から構成される。前者の電流ミラー回路59
は、エミッタを抵抗61を介して電源ライン57に接続し、
コレクタを上記水平画像位相調整差動部56の第５トラン
ジスタ53のコレクタに接続して、充電電流である上記分
割電流を受ける第８トランジスタ62と、エミッタを抵抗
器63を介して電源ライン57に接続し、ベースをコレクタ
と直結し、且つ上記第８トランジスタ62のベースに接続
して上記充電電流を受ける第９トランジスタ64と、更に
エミッタをこの第９トランジスタ64のコレクタに接続
し、ベースを上記第８トランジスタ62のコレクタに接続
し、コレクタを、一方では上記水平画像位相調整差動部
56の第７トランジスタ55のコレクタに接続し、他方では
分岐して上記APCフィルタコンデンサ60の一方の端子に
接続して水平出力パルス移相回路に対する出力端子とし
て用いられる第10トランジスタ65とから構成される。な
お後者のAPCフィルタコンデンサ60の他方の端子は電源
ライン57に接続される。 また、上記位相検波比較部41の第２トランジスタ48が
導通したときは、この電流は水平画像位相調整差動部56
の他方の組の第６、第７差動トランジスタ対54と55の共
通エミッタに供給され、上記と同様に、水平画像位相調
整制御電圧による分割された電流が第７トランジスタ55
に流れ、APCフィルタコンデンサ60から放電が行われ
る。 なお、このようにして得られた出力端子の電圧は、上
記のように、水平出力パルス移相回路に印加されるわけ
であるが、この水平出力パルス移相回路への入力電圧が
低い程、この回路からの出力である水平出力パルスの位
相は進み位相になり、高い程遅れ位相になるものとす
る。 以上説明したように、APCフィルタコンデンサ60に対
する充放電過程を経て、両過程の位相が一致した所でこ
のAPCフィルタコンデンサ60に対する充放電電荷量が等
しくなり、水平出力パルス移相回路への出力電圧が一定
になって動作が安定化する。 ここで、従来の場合と同様に、水平画像位相変化量Δ
φＳを求めると次のようになる。APCフィルタコンデン
サ60が安定になったときは、このコンデンサ60に対する
充電電荷量と放電電荷量が等しいので、第５トランジス
タ53を流れる検波電流をI DET53、第７トランジスタ55
に流れる検波電流をI DET55とすると、 IDET53×TP1＝IDET55×TP2 となる。但し、TP1とTP2はフライバックパルス45の立上
りからAPC用基準パルス50の立上りまでの時間およびそ
の残りの時間をそれぞれ示し、従ってフライバックパル
ス45のパルス幅をTPとするとTP＝TP1＋TP2を満足する。
上記の式を用いると、水平画像位相可変量Δφは、 ΔφS|TP2−TP1|/2 ＝｛（|IDET53−IDET55|）/2（IDET53−IDET55）｝・TP
となる。即ち、水平画像位相可変量ΔφＳは検波電流I
DET53とIDET55の比により決定されることになり、水平
画像位相調整差動部56に供給する電圧ΔＶの調整により
温度変化の影響を受けない安定な水平画像位相調整回路
を提供できる。 第２図は以上の説明におけるAPC用基準パルス50とフ
ライバックパルス45、およびAPCフィルタコンデンサ60
を流れる充放電電流IX68の間の位相関係を示したタイミ
ング図である。 本発明は第１図に示した実施例により説明されたが、
第３図に示す他の実施例によっても同様の結果を得るこ
とができる。 以下、第３図に示した他の実施例につき説明する。 図示のように、位相検波比較部69において、エミッタ
をそれぞれ抵抗器70,71を介して接地した第11,12トラン
ジスタ72,73のベースにフライバックパルス74が印加さ
れ、このパルス期間中に、導通し検波して、それぞれの
コレクタから、検波電流IDET74,IDET75を与える。上記
検波電流IDET74を共通エミッタに受けた１対の差動トラ
ンジスタ76,77はAPC用基準パルス78をそれぞれのベース
に受け、両信号を位相比較する。一方、水平画像位相調
整差動部80において、エミッタを共通接続した第15,16
トランジスタ対81,82のベースには水平画像位相調整制
御電圧が印加される。コレクタを上記位相検波比較部69
の第13トランジスタ76のコレクタに直結した上記水平画
像位相調整差動部80の第15トランジスタ81は上記水平画
像位相調整制御電圧に基づいて第13トランジスタ76を流
れる電流を分割し、この電流は、電流ミラー回路85とAP
Cフィルタコンデンサ86から構成された充放電部87に流
れ、APCフィルタコンデンサ86を充電する。ここに上記
電流ミラー回路85は、エミッタを抵抗器87を介して電源
ライン88に接続し、コレクタを位相検波比較部69の第13
トランジスタ76のコレクタに接続し、充電電流である上
記分割電流を受ける第17トランジスタ89とエミッタを抵
抗器91を介して電源ライン88に接続し、ベースをコレク
タと直結し、且つ上記第17トランジスタ89のベースに接
続した第18トランジスタ92と、更にエミッタをこの第18
トランジスタ92のコレクタに接続し、ベースろ上記第17
トランジスタ89のコレクタに接続し、コレクタを、一方
では上記位相検波比較部69の第14トランジスタ77のコレ
クタに接続し、他方では分岐して、上記APCフィルタコ
ンデンサ86の一方の端子に接続して水平出力パルス移相
回路に対する出力端子として用いられる第19トランジス
タ93とから構成される。なお、上記APCフィルタコンデ
ンサ86の他方の端子は、電源ライン88に接続される。ま
た、上記位相検波比較部69の第14トランジスタ77が導通
すると、上記充放電部87のAPCフィルタコンデンサ86が
これを通して放電される。このようにして、APCフィル
タコンデンサ86に対する充放電過程を経て、両過程の位
相が一致した所で、水平出力パルス移相回路への出力電
圧が一定になって動作が安定化するのは第１実施例の場
合と同様である。 ［発明の効果］ 以上説明したように、本発明の水平画像位相調整回路
によれば、自動位相制御が安定した状態では、APCフィ
ルタコンデンサに対する充放電電荷量が等しいので、水
平画像位相調整用差動部を設け、水平画像位相調整制御
電圧により検波電流を分割してAPCフィルタコンデンサ
に対する充放電電流比率を可変にすることができるとい
う効果が得られる。かくして、簡単な回路構成で、温度
変化に対しても安定な水平画像位相調整を可能にすると
いう効果が得られる。
【図面の簡単な説明】
第１図は本発明による水平画像位相調整回路の一実施例
を示す回路構成図、第２図は第１図の実施例の動作を説
明するタイミング図、第３図は本発明の他の実施例を示
す回路構成図、第４図は二重AFC方式の水平偏向回路を
示す回路構成図、第５図は従来の水平画像位相調整回路
を示す回路構成図、第６図および第７図は第５図の従来
の水平画像位相調整回路の動作を説明するタイミング図
である。 41,69……位相検波比較部 43……第１トランジスタ、47……第２トランジスタ 48……第３トランジスタ、52……第４トランジスタ 53……第５トランジスタ、54……第６トランジスタ 55……第７トランジスタ 56,80……水平画像位相調整差動部 58,87……充放電部、59,85……電流ミラー回路 60,86……APCフィルタコンデンサ 62……第８トランジスタ、64……第９トランジスタ 65……第10トランジスタ、72……第11トランジスタ 73……第12トランジスタ、76……第13トランジスタ 77……第14トランジスタ、81……第15トランジスタ 82……第16トランジスタ、89……第17トランジスタ 92……第18トランジスタ、93……第19トランジスタ
を示す回路構成図、第２図は第１図の実施例の動作を説
明するタイミング図、第３図は本発明の他の実施例を示
す回路構成図、第４図は二重AFC方式の水平偏向回路を
示す回路構成図、第５図は従来の水平画像位相調整回路
を示す回路構成図、第６図および第７図は第５図の従来
の水平画像位相調整回路の動作を説明するタイミング図
である。 41,69……位相検波比較部 43……第１トランジスタ、47……第２トランジスタ 48……第３トランジスタ、52……第４トランジスタ 53……第５トランジスタ、54……第６トランジスタ 55……第７トランジスタ 56,80……水平画像位相調整差動部 58,87……充放電部、59,85……電流ミラー回路 60,86……APCフィルタコンデンサ 62……第８トランジスタ、64……第９トランジスタ 65……第10トランジスタ、72……第11トランジスタ 73……第12トランジスタ、76……第13トランジスタ 77……第14トランジスタ、81……第15トランジスタ 82……第16トランジスタ、89……第17トランジスタ 92……第18トランジスタ、93……第19トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.6，ＤＢ名)
H04N 5/12
Claims (1)
- (57)【特許請求の範囲】 １．水平発振回路からの自動位相制御用基準パルスと、
水平出力回路からのフライバックパルスとを入力して位
相検波し、位相検波出力に応じた出力電流を生成する位
相検波比較手段と、 前記位相検波比較手段による位相検波出力をフイルタリ
ングするためのコンデンサを含み、このコンデンサを前
記出力電流に応じて充放電制御する充放電手段と、 前記位相検波比較手段に結合した差動回路を含み、この
差動回路の差動電流を制御電圧の調整によって相対的に
制御し、前記位相検波比較手段による前記出力電流を前
記制御された差動電流によって変化させ、前記コンデン
サに対する充電電流と放電電流の比率を変えて、水平画
像の位相量を変化可能にした水平画像位相調整手段と、 を具備したことを特徴とする水平画像位相調整回路。 ２．前記位相検波比較手段は、電流源を成す第１のトラ
ンジスタと、この第１のトランジスタのコレクタにエミ
ッタが共通接続された第2,第３のトランジスタを含み、
第１のトランジスタのベースに前記フライバックパルス
を供給し、前記第2,第３のトランジスタのベースに前記
自動位相制御用基準パルスを供給するようにし、 前記水平画像位相調整手段は、エミッタが前記第２のト
ランジスタのコレクタに共通接続された第4,第５のトラ
ンジスタ、およびエミッタが前記第３のトランジスタの
コレクタに共通接続された第6,第７のトランジスタから
成る差動回路を含み、前記第4,第７のトランジスタのベ
ースと前記第5,第６のトランジスタのベース間に前記制
御電圧を供給するようにし、 さらに前記充放電手段は、入力端が前記第５のトランジ
スタのコレクタに接続され、出力端が前記第７のトラン
ジスタのコレクタに接続された電流ミラー回路を含み、
この電流ミラー回路の出力端に前記コンデンサを接続し
たことを特徴とする特許請求の範囲第１項に記載の水平
画像位相調整回路。 ３．前記位相検波比較手段は、電流源を成す第１のトラ
ンジスタと、この第１のトランジスタのコレクタにエミ
ッタが共通接続された第2,第３のトランジスタを含み、
第１のトランジスタのベースに前記フライバックパルス
を供給し、前記第2,第３のトランジスタのベースに前記
自動位相制御用基準パルスを供給するようにし、 前記水平画像位相調整手段は、電流源を成す第４のトラ
ンジスタと、この第４のトランジスタのコレクタにエミ
ッタが共通接続された第5,第６のトランジスタから成る
差動回路を含み、第４のトランジスタのベースに前記フ
ライバックパルスを供給し、前記第5,第６のトランジス
タのベースに前記制御電圧を供給するようにし、 さらに前記充放電手段は、入力端が前記第2,第５のトラ
ンジスタのコレクタに接続され、出力端が前記第3,第６
のトランジスタのコレクタに接続された電流ミラー回路
を含み、この電流ミラー回路の出力端に前記コンデンサ
を接続したことを特徴とする特許請求の範囲第１項に記
載の水平画像位相調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62244041A JP2807227B2 (ja) | 1987-09-30 | 1987-09-30 | 水平画像位相調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62244041A JP2807227B2 (ja) | 1987-09-30 | 1987-09-30 | 水平画像位相調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489762A JPS6489762A (en) | 1989-04-04 |
| JP2807227B2 true JP2807227B2 (ja) | 1998-10-08 |
Family
ID=17112834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62244041A Expired - Lifetime JP2807227B2 (ja) | 1987-09-30 | 1987-09-30 | 水平画像位相調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2807227B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6221659U (ja) * | 1985-07-25 | 1987-02-09 |
-
1987
- 1987-09-30 JP JP62244041A patent/JP2807227B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489762A (en) | 1989-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6053987B2 (ja) | テレビ受像機 | |
| JPS5938792B2 (ja) | ライン同期回路 | |
| JPS5834065B2 (ja) | 水平同期回路を有するテレビジヨン受像機 | |
| JP2807227B2 (ja) | 水平画像位相調整回路 | |
| JPS6228908B2 (ja) | ||
| JP2944676B2 (ja) | テレビジョン装置 | |
| KR960014329B1 (ko) | 발진회로 | |
| JP3439143B2 (ja) | 水平同期回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JP2602851B2 (ja) | 水平画像位相調整回路 | |
| JPS6117588Y2 (ja) | ||
| JPH01238694A (ja) | 画像表示装置 | |
| JP3481309B2 (ja) | Ｆｍ変調回路 | |
| KR0136781B1 (ko) | 수직펄스발생기 | |
| JP2570711B2 (ja) | 鋸歯状波信号発生回路 | |
| JPS581006Y2 (ja) | 同期回路 | |
| JP3156425B2 (ja) | 水平ａｆｃ回路 | |
| JP3257439B2 (ja) | 水平位置調整回路 | |
| JPH05161029A (ja) | 水平位相調整回路 | |
| JPH01149512A (ja) | 自動周波数制御回路 | |
| JP3420618B2 (ja) | ９０°移相手段を有した２逓倍回路及びｎｔｓｃ／ｐａｌ変換回路 | |
| JPS59127425A (ja) | 位相同期回路 | |
| JP3277160B2 (ja) | Ｐａｌ方式の同期信号発生回路 | |
| JPH01238223A (ja) | Ｐｌｌ回路 | |
| JP3299367B2 (ja) | パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |