Nothing Special   »   [go: up one dir, main page]

JP2889422B2 - Chip type thermistor and method of manufacturing the same - Google Patents

Chip type thermistor and method of manufacturing the same

Info

Publication number
JP2889422B2
JP2889422B2 JP4018790A JP1879092A JP2889422B2 JP 2889422 B2 JP2889422 B2 JP 2889422B2 JP 4018790 A JP4018790 A JP 4018790A JP 1879092 A JP1879092 A JP 1879092A JP 2889422 B2 JP2889422 B2 JP 2889422B2
Authority
JP
Japan
Prior art keywords
thermistor
layer
upper electrode
thermistor body
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4018790A
Other languages
Japanese (ja)
Other versions
JPH05217712A (en
Inventor
伸圭 原
安史 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOOA KK
Original Assignee
KOOA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOOA KK filed Critical KOOA KK
Priority to JP4018790A priority Critical patent/JP2889422B2/en
Publication of JPH05217712A publication Critical patent/JPH05217712A/en
Application granted granted Critical
Publication of JP2889422B2 publication Critical patent/JP2889422B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はチツプ型サーミスタ及び
その製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type thermistor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年の小型・軽量化の要請より、使用さ
れる電気部品も小型化してきている。従来のこの種のサ
ーミスタは厚膜グレーズチツプ型のものであり、抵抗値
のばらつきが大きく抵抗値調整工程が避けられない。従
来の抵抗値調整工程におけるサーミスタ体のもつ比抵抗
の調整は、電極を形成する際に、予想される完成時の抵
抗値より割り出した電極形成面積を算出し、絶縁基板上
に印刷等で電極パターンを形成する時の印刷パターンの
面積を増減して行つていた。
2. Description of the Related Art In response to recent demands for miniaturization and weight reduction, electric components used have been miniaturized. This type of conventional thermistor is of a thick-film glaze chip type, and has a large variation in resistance value, so that a resistance value adjustment step is inevitable. In the conventional resistance value adjustment process, the specific resistance of the thermistor body is adjusted by calculating the electrode formation area calculated from the expected completed resistance value when forming the electrode, and printing the electrode on an insulating substrate by printing or the like. This is done by increasing or decreasing the area of the printed pattern when forming the pattern.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
抵抗値調整工程だけでは、電極パターンの印刷時の印刷
位置のずれ、にじみ、かすれ、膜厚のばらつき、及び焼
結温度の影響により、抵抗値のばらつきが大きく、印刷
精度を上げても限界があつた。たとえば、プラスマイナ
ス20%程度のばらつきは避けられなかつた。
However, in the conventional resistance value adjustment process alone, the resistance value is affected by the shift of the printing position when printing the electrode pattern, bleeding, blurring, variation in the film thickness, and the sintering temperature. And the printing accuracy was limited. For example, a variation of about ± 20% cannot be avoided.

【0004】[0004]

【課題を解決するための手段】本発明は、上述の課題を
解決することを目的としてなされたもので、上述の課題
を解決する一手段として以下の構成を備える。即ち、所
定大きさの絶縁基板と、前記絶縁基板上の第1層に形成
された下部電極と、前記絶縁基板上の第2層に形成され
たサーミスタ体と、前記絶縁基板上の第3層に形成され
たやや大きめの上部に黒色絶縁層が形成された上部電極
とを備え、サーミスタ抵抗値調整は、前記上部に黒色絶
縁層が形成された上部電極の少なくとも一部をレーザト
リミングにより切削することにより行なわれていること
を特徴とする
SUMMARY OF THE INVENTION The present invention has been made for the purpose of solving the above-mentioned problems, and has the following structure as one means for solving the above-mentioned problems. That is, given the size of the insulating substrate, a lower electrode formed on the first layer on the insulating substrate, and a thermistor body formed in said second layer on the insulating substrate, a third layer on said insulating substrate and an upper electrode black insulating layer is formed slightly larger upper formed, the thermistor resistance value adjustment, black insulation to the upper
Rezato at least a portion of the upper electrode edge layer is formed
That is lines of our by cutting the trimming
It is characterized by .

【0005】そして、例えば、絶縁基板はアルミナ基
板、電極は銀−パラジウム系厚膜グレーズであり、サー
ミスタ体はMn,Co,Fe,Cu系複合酸化物を主体
としたグレーズとする。
[0005] For example, the insulating substrate is an alumina substrate, the electrode is a silver-palladium thick film glaze, and the thermistor body is a glaze mainly composed of a Mn, Co, Fe, Cu complex oxide.

【0006】[0006]

【作用】以上の構成において、電極間に挟まれたサーミ
スタ体に殆ど影響をあたえることなく所望の抵抗値への
高精度での抵抗値調整ができるため、経時変化が小さ
く、信頼性の高いサーミスタが提供できる。更に、この
場合にも、抵抗値調整箇所に黒色絶縁層を形成すること
により、レーザ光の吸収性を良くする(大幅に上げる)
ことができ、熱の影響なく瞬時に切削、又は切断でき、
空気吹きつけ等の特別の冷却機構を不必要としながら、
熱の影響を防ぐことができ、量産効果を上げることがで
きる。又、同時に絶縁コートも行うことができるという
優れた効果を達成できる。
In the above configuration, since the resistance value can be adjusted to a desired resistance value with high accuracy without substantially affecting the thermistor body sandwiched between the electrodes, the change with time is small, and the thermistor with high reliability is obtained. Can be provided. Furthermore, in this case, a black insulating layer should be formed at the resistance value adjustment point.
Improves the absorption of laser light (increases greatly)
Can be cut or cut instantly without the influence of heat,
While eliminating the need for special cooling mechanisms such as air blowing,
The effect of heat can be prevented and the effect of mass production can be improved.
Wear. In addition, it is possible to perform insulation coating at the same time.
Excellent effects can be achieved.

【0007】[0007]

【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。図1乃至図5は本発明に係る一実施
例を説明するための図であり、図1は本発明に係る一実
施例の構成を示す断面図、図2は本実施例の製造工程
図、図3は本実施例の下部電極形成状態を示す断面図、
図4は本実施例のサーミスタ体を形成した状態を示す断
面図、図5は本実施例の完成状態を示す図であり、
(A)は断面図、(B)は平面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described below in detail with reference to the drawings. 1 to 5 are views for explaining an embodiment according to the present invention, FIG. 1 is a cross-sectional view showing a configuration of an embodiment according to the present invention, FIG. FIG. 3 is a cross-sectional view showing a state in which a lower electrode is formed in the present embodiment.
FIG. 4 is a cross-sectional view illustrating a state where the thermistor body of the present embodiment is formed, and FIG. 5 is a view illustrating a completed state of the present embodiment.
(A) is a sectional view, and (B) is a plan view.

【0008】図1において、10は絶縁基板であるアル
ミナ基板であり、本実施例ではアルミナ96%の焼結体
となつている。11及び21はアルミナ基板10上に配
設された下部電極パターンであり、11はアルミナ基板
10の一方端部より他方端部方向に、アルミナ基板10
の全幅に渡つて断面図で示す箇所まで配設された下部電
極、21はアルミナ基板10の他方端部よりアルミナ基
板10の全幅に渡つて所定幅配設された上部電極22を
接続する上部電極リード部である。
In FIG. 1, reference numeral 10 denotes an alumina substrate which is an insulating substrate. In this embodiment, a sintered body of 96% alumina is used. Reference numerals 11 and 21 denote lower electrode patterns provided on the alumina substrate 10, and 11 denotes an alumina substrate 10 extending from one end of the alumina substrate 10 to the other end.
A lower electrode 21 is disposed over the entire width of the alumina substrate 10 up to the position shown in the cross-sectional view. An upper electrode 21 connects an upper electrode 22 disposed at a predetermined width over the entire width of the alumina substrate 10 from the other end of the alumina substrate 10. This is the lead section.

【0009】また、22は上部電極リード部21に電気
的に接続され、サーミスタ体23上面に電気的接続状態
を保持するように、所定幅所定長さ配設された上部電
極、23はサーミスタ体である。本実施例では、後述す
るように、必要に応じて適時この上部電極22のサーミ
スタ体23上面端部の切削(トリミング)を行い、サー
ミスタ抵抗値を所望の値に調整している。
Reference numeral 22 denotes an upper electrode which is electrically connected to the upper electrode lead portion 21 and is provided with a predetermined width and a predetermined length so as to maintain an electrical connection state on the upper surface of the thermistor body 23; It is. In the present embodiment, as will be described later, the end of the upper surface of the thermistor body 23 of the upper electrode 22 is cut (trimmed) as necessary to adjust the thermistor resistance to a desired value.

【0010】本実施例では、この電極としては、銀−パ
ラジウム系厚膜グレーズを用いて、また、サーミスタ体
はMn,Co,Fe,Cu系複合酸化物を主体とした厚
膜グレーズを用いている。そして、このグレーズを加熱
焼成している。以下、以上の構成よりなる本実施例のチ
ツプ型サーミスタの製造方法を、図2の工程図、及び図
3〜図5を参照して説明する。
In this embodiment, a silver-palladium thick film glaze is used as the electrode, and a thermistor body is a thick film glaze mainly composed of a Mn, Co, Fe, Cu complex oxide. I have. The glaze is heated and fired. Hereinafter, a method of manufacturing the chip-type thermistor of the present embodiment having the above-described configuration will be described with reference to the process chart of FIG. 2 and FIGS.

【0011】尚、以下の説明は1つのサーミスタのみを
製造する場合に限られるものではなく、複数のサーミス
タを同時に多数製造できることは勿論である。そして、
最終工程で各1つのサーミスタに分離すればよい。ま
ず、図2に示す工程1でアルミナ基板10を所定大きさ
に形成するアルミナ基板製造工程を実行し、所定製造単
位の大きさのアルミナ基板を製作する。この単位は、任
意の大きさであり、1つのサーミスタ毎に作成しても、
例えば数十個同時に作成してもよく、それぞれの場合に
即して製作すればよい。
The following description is not limited to the case where only one thermistor is manufactured, and it goes without saying that a large number of thermistors can be manufactured at the same time. And
In the final step, the thermistor may be separated into one thermistor. First, in step 1 shown in FIG. 2, an alumina substrate manufacturing step of forming the alumina substrate 10 to a predetermined size is executed, and an alumina substrate having a size of a predetermined manufacturing unit is manufactured. This unit is an arbitrary size. Even if it is created for each thermistor,
For example, dozens of them may be produced at the same time, and production may be made according to each case.

【0012】続いて、工程2で、アルミナ基板10の上
面に、図3に示す如き、下部電極の電極パターンを形成
する。本実施例では、上述したようにアルミナ基板10
の一方端部より他方端部方向に、アルミナ基板10の全
幅に渡つて断面図で示す箇所まで配設された下部電極1
1、アルミナ基板10の他方端部よりアルミナ基板10
の全幅に渡つて所定幅配設された上部電極リード部21
をそれぞれ印刷/エツチング等の方法でアルミナ基板1
0上に形成する。そして、例えば850°Cで約十分間
加熱焼成して電極を形成する下部電極形成工程を実行す
る。この下部電極形成工程実行後の状態を図3に示す。
なお、以下の各工程毎の状態図は、それぞれ単独の1つ
のチツプのみを示すが、複数チツプを同時に形成等する
場合においても同様である。
Subsequently, in step 2, an electrode pattern of a lower electrode is formed on the upper surface of the alumina substrate 10 as shown in FIG. In this embodiment, as described above, the alumina substrate 10
The lower electrode 1 is arranged from the one end toward the other end to the position shown in the cross-sectional view over the entire width of the alumina substrate 10.
1. Alumina substrate 10 from the other end of alumina substrate 10
Upper electrode lead portion 21 provided with a predetermined width over the entire width of
Alumina substrate 1 by printing / etching etc.
0. Then, for example, a lower electrode forming step of forming an electrode by heating and baking at 850 ° C. for about ten minutes is performed. FIG. 3 shows a state after the execution of the lower electrode forming step.
Although the following state diagrams for each step only show one single chip, the same applies to the case where a plurality of chips are simultaneously formed.

【0013】そして、工程3でこのようにして形成した
下部電極パターン11,21上に印刷等でサーミスタ体
23を形成し、これを例えば850°Cで約十分間加熱
焼成するサーミスタ体形成工程を実行する。このサーミ
スタ体を形成した状態を図4に示す。図において、23
がサーミスタ体である。本実施例では、このサーミスタ
体23は、下部電極パターン11,21の両端部より一
定幅を残してアルミナ基板10の全幅に渡つて形成して
いる。しかし、この形成面積は、サーミスタの抵抗値に
対応した面積とすればよく、中央部近傍であつても良
い。
Then, a thermistor body 23 is formed on the lower electrode patterns 11 and 21 thus formed in step 3 by printing or the like, and is baked at 850 ° C. for about 10 minutes. Execute. FIG. 4 shows a state where the thermistor body is formed. In the figure, 23
Is a thermistor body. In this embodiment, the thermistor body 23 is formed over the entire width of the alumina substrate 10 except for a certain width from both ends of the lower electrode patterns 11 and 21. However, the formation area may be an area corresponding to the resistance value of the thermistor, and may be near the center.

【0014】続いて工程4で、上部電極用リード部21
のサーミスタ体23非形成面よりサーミスタ体23の表
面を覆うようにアルミナ基板10の一方端部方向に所定
幅で所定長さ延出するように印刷/エツチング等の方法
で形成する。そして例えば850°Cで約十分間加熱焼
成して上部電極22を形成する上部電極形成工程を実行
する。これにより下部電極11と上部電極22間には抵
抗値が出現するが、本実施例では目標とする抵抗値より
この時に出現する抵抗値が低めになるように予め上部電
極22の形成電極面積を大きめに形成する。
Subsequently, in step 4, the upper electrode lead portion 21 is formed.
In order to cover the surface of the thermistor body 23 from the surface where the thermistor body 23 is not formed, the alumina substrate 10 is formed by a method such as printing / etching so as to extend a predetermined length and a predetermined length in one end direction. Then, an upper electrode forming step of forming the upper electrode 22 by heating and baking at 850 ° C. for about ten minutes is executed. As a result, a resistance value appears between the lower electrode 11 and the upper electrode 22. In the present embodiment, the formation electrode area of the upper electrode 22 is previously reduced so that the resistance value that appears at this time becomes lower than the target resistance value. Form larger.

【0015】なお、上述した例では、電極11,21,
23の焼成及びサーミスタ体23の焼成を各工程毎に、
それぞれ別個に行う例を示したが、本実施例はこの例に
限るものではなく、各形成工程では焼成を行わず、上部
電極パターンを印刷等で形成後に一括して焼成しても、
任意の2つをまとめて焼成してもよい。そして工程5で
以上の様にして形成したサーミスタチツプの抵抗値が所
定の抵抗値となるように、上部電極22の端部を必要量
切削する上部電極切削工程を実行する。サーミスタチツ
プの抵抗値は、下部電極11と上部電極22とに挟まれ
たサーミスタ体23の大きさにより定まり、この両電極
11,22の重なり合う部分の面積を(S)、この部分
のサーミスタ体23の膜厚を(t)、サーミスタ体の比
抵抗を(ρ)とすると、得られる抵抗値Rは、R=ρ
(t/S)となる。従つて、初めに初期抵抗値を測定し
ておき、切削する面積を計算で割り出して実際の切削大
きさを求め、この求めた量だけ上部電極22の端部を切
削することにより、上記の(S)を小さくすることがで
き、所望の抵抗値とできる。
In the above example, the electrodes 11, 21 and 21 are used.
The firing of 23 and the firing of the thermistor body 23 are performed for each step,
Although an example in which each is performed separately has been described, the present embodiment is not limited to this example, and firing is not performed in each forming process, and firing is performed collectively after forming the upper electrode pattern by printing or the like.
Any two may be fired together. Then, an upper electrode cutting step of cutting a required amount of the end of the upper electrode 22 is performed so that the resistance value of the thermistor formed as described above in step 5 becomes a predetermined resistance value. The resistance value of the thermistor chip is determined by the size of the thermistor body 23 sandwiched between the lower electrode 11 and the upper electrode 22, and the area of the overlapping portion of the two electrodes 11, 22 is (S), and the thermistor body 23 of this part Is the thickness of the thermistor body (t) and the specific resistance of the thermistor body is (ρ), the obtained resistance value R is R = ρ
(T / S). Therefore, first, the initial resistance value is measured, the area to be cut is calculated, the actual cutting size is obtained, and the end of the upper electrode 22 is cut by the obtained amount, thereby obtaining the above ( S) can be reduced, and a desired resistance value can be obtained.

【0016】この上部電極切削工程実行後の状態を図5
に示す。図5において、12がサーミスタ体23の下部
に配設された下部電極、30に示す箇所が上部電極の切
削部分である。なお、この切削工程5をレーザトリミン
グで行う場合には、切削時の発熱に対する対策を施すこ
とが望ましい。例えば、温度の低い空気を吹きつける事
により、全体を冷却させて熱の影響を防げばよい。
FIG. 5 shows a state after execution of the upper electrode cutting step.
Shown in In FIG. 5, reference numeral 12 denotes a lower electrode disposed below the thermistor body 23, and reference numeral 30 denotes a cut portion of the upper electrode. When the cutting step 5 is performed by laser trimming, it is desirable to take measures against heat generation during cutting. For example, by blowing low-temperature air, the whole may be cooled to prevent the influence of heat.

【0017】そして、次に工程6で、必要に応じてサー
ミスタを1つのチツプ毎に分離成形する。例えば、同時
に多数のサーミスタを一括製作した場合には、ここで、
個々のチツプ毎に分離成形し、1つのチツプ毎に製作し
た場合には周辺部の整形等を行う。この様にして製作し
た本実施例のチツプサーミスタは、例えば、略幅1.2
3mmプラスマイナス0.1mm、略長さ2.0mmプ
ラスマイナス0.1mm、アルミナ基板10の厚さ略
0.5mmプラスマイナス0.1mm、電極部の厚さ略
10μmプラスマイナス2μm、サーミスタ体23の厚
さ略40μmプラスマイナス5μmに形成する。或い
は、他の例として、例えば、略幅1.6mmプラスマイ
ナス0.1mm、略長さ3.2mmプラスマイナス0.
1mm、アルミナ基板10の厚さ略0.6mmプラスマ
イナス0.1mm、電極部の厚さ略10μmプラスマイ
ナス2μm、サーミスタ体23の厚さ略40μmプラス
マイナス5μmに形成する。
Then, in step 6, a thermistor is separated and formed for each chip as needed. For example, if a large number of thermistors are manufactured simultaneously,
If each chip is separated and molded and one chip is manufactured, the peripheral portion is shaped. The chip thermistor of the present embodiment manufactured in this way has, for example, a width of approximately 1.2.
3 mm ± 0.1 mm, approximately 2.0 mm ± 0.1 mm in length, approximately 0.5 mm ± 0.1 mm in thickness of the alumina substrate 10, approximately 10 μm ± 2 μm in thickness of the electrode portion, and the thickness of the thermistor body 23 It is formed to a thickness of approximately 40 μm plus or minus 5 μm. Alternatively, as another example, for example, approximately 1.6 mm plus or minus 0.1 mm and approximately 3.2 mm plus or minus 0.3 mm.
1 mm, the thickness of the alumina substrate 10 is approximately 0.6 mm ± 0.1 mm, the thickness of the electrode portion is approximately 10 μm ± 2 μm, and the thickness of the thermistor body 23 is approximately 40 μm ± 5 μm.

【0018】本実施例では、トリミング処理を施して抵
抗値の調整を行うため、抵抗値のバラツキを略プラスマ
イナス五%以内に抑えることができる。また、電極間に
挟まれたサーミスタ体23に殆ど影響をあたえることな
く抵抗値調整ができるため、経時変化が小さく、信頼性
の高いサーミスタが提供できる。更に、この場合にも、
後での抵抗値調整が可能なため、高精度での電極及びサ
ーミスタ体の印刷の必要性がなく、量産効果も高まる。
In this embodiment, since the resistance value is adjusted by performing the trimming process, the variation in the resistance value can be suppressed to approximately ± 5% or less. In addition, since the resistance value can be adjusted without substantially affecting the thermistor body 23 sandwiched between the electrodes, a highly reliable thermistor with little change over time can be provided. Furthermore, in this case,
Since the resistance value can be adjusted later, there is no need to print the electrodes and the thermistor body with high accuracy, and the effect of mass production is enhanced.

【0019】〔他の実施例〕以上の説明においては、レ
ーザトリミングで切削を行う場合に、温度の低い空気等
を吹きつけてトリミング時の発熱による影響を防いでい
たが、この発熱に対する対処は以上の例に限定されるも
のではなく、何らかの方法で温度を下げたり、温度の影
響を軽減できる方法であれば、あらゆる方法を適用可能
なことは勿論である。
[Other Embodiments] In the above description, when cutting is performed by laser trimming, air having a low temperature is blown to prevent the influence of heat generated during trimming. The present invention is not limited to the above example, and it is needless to say that any method can be applied as long as the temperature can be lowered by some method or the influence of the temperature can be reduced.

【0020】例えば、工程4で上部電極22を形成した
後に、該上部電極23の上に黒色絶縁層を例えば保護コ
ートとして使われる鉛ガラスグレーズ等で形成する工程
を付加し、該黒色絶縁層形成後の上部電極に対してレー
ザトリミングにより切削箇所より切断させる方法が効率
よく所望の抵抗値が得られる。即ち、黒色絶縁層を形成
することにより、レーザ光の吸収性を良くする(大幅に
上げる)ことができ、熱の影響なく瞬時に切削、又は切
断できる。この場合には、空気吹きつけ等の特別の冷却
機構を不必要としながら、熱の影響を防ぐことができ、
更に量産効果を上げることができる。又、この場合に
は、同時に絶縁コートも行うことができるという優れた
効果も同時に達成できる。
For example, after forming the upper electrode 22 in step 4, a step of forming a black insulating layer on the upper electrode 23, for example, with lead glass glaze used as a protective coat, is added. A method of cutting the upper electrode later from the cut portion by laser trimming can efficiently obtain a desired resistance value. That is, by forming the black insulating layer, the absorbency of laser light can be improved (increased greatly), and cutting or cutting can be performed instantaneously without the influence of heat. In this case, the influence of heat can be prevented while eliminating the need for a special cooling mechanism such as air blowing.
Further, the effect of mass production can be improved. In this case, the excellent effect that the insulating coating can be performed at the same time can be achieved at the same time.

【0021】[0021]

【発明の効果】以上説明した様に本発明によれば、電極
間に挟まれたサーミスタ体に殆ど影響をあたえることな
く所望の抵抗値への高精度での抵抗値調整ができるた
め、経時変化が小さく、信頼性の高いサーミスタが提供
できる。更に、この場合にも、抵抗値調整箇所に黒色絶
縁層を形成することにより、レーザ光の吸収性を良くす
る(大幅に上げる)ことができ、熱の影響なく瞬時に切
削、又は切断でき、空気吹きつけ等の特別の冷却機構を
不必要としながら、熱の影響を防ぐことができ、量産効
果を上げることができる。又、同時に絶縁コートも行う
ことができるという優れた効果を達成できる。
As described above, according to the present invention, the resistance value can be adjusted to a desired resistance value with high precision without substantially affecting the thermistor body sandwiched between the electrodes. And a highly reliable thermistor can be provided. Furthermore, in this case as well, the black
By forming an edge layer, laser light absorption is improved.
(Significantly increase), instantaneously without heat
Special cooling mechanism such as cutting or cutting and blowing air
Prevents the effects of heat while eliminating the need for mass production
Fruit can be raised. At the same time, perform insulation coating
The excellent effect that can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る一実施例の構成を示す断面図であ
る。
FIG. 1 is a cross-sectional view showing a configuration of an embodiment according to the present invention.

【図2】本実施例の製造工程図である。FIG. 2 is a manufacturing process diagram of the present embodiment.

【図3】本実施例の下部電極形成状態を示す断面図であ
る。
FIG. 3 is a cross-sectional view illustrating a state in which a lower electrode is formed in the present example.

【図4】本実施例のサーミスタ体を形成した状態を示す
断面図である。
FIG. 4 is a cross-sectional view showing a state where a thermistor body of the present embodiment is formed.

【図5】本実施例の完成状態の例を示す図であり、
(A)は断面図、(B)は平面図である。
FIG. 5 is a diagram showing an example of a completed state of the embodiment;
(A) is a sectional view, and (B) is a plan view.

【符号の説明】[Explanation of symbols]

10 アルミナ基板 11,12 下部電極 21 上部電極用リード 22 上部電極 23 サーミスタ体 30 トリミング箇所 DESCRIPTION OF SYMBOLS 10 Alumina substrate 11, 12 Lower electrode 21 Lead for upper electrode 22 Upper electrode 23 Thermistor body 30 Trimming part

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01C 7/02 - 7/22 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) H01C 7/02-7/22

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 所定大きさの絶縁基板と、前記 絶縁基板上の第1層に形成された下部電極と、 前記絶縁基板上の第2層に形成されたサーミスタ体と、 前記絶縁基板上の第3層に形成されたやや大きめの上部
に黒色絶縁層が形成された上部電極とを備え、 サーミスタ抵抗値調整は、前記上部に黒色絶縁層が形成
された上部電極の少なくとも一部をレーザトリミングに
より切削することにより行なわれていることを特徴とす
るチツプ型サーミスタ。
[1 claim: a dielectric substrate having a predetermined size, the lower electrode formed on the first layer on the insulating substrate, and a thermistor body formed in a second layer on the insulating substrate, on said insulating substrate Slightly larger upper part formed in the third layer
And an upper electrode on which a black insulating layer is formed . The thermistor resistance adjustment is performed by forming the black insulating layer on the upper part.
Laser trimming at least part of the upper electrode
A chip type thermistor characterized by being cut more .
【請求項2】 絶縁基板をアルミナ基板とし、電極は銀
−パラジウム系厚膜グレーズ、サーミスタ体はMn,C
o,Fe,Cu系複合酸化物を主体としたグレーズ、黒
色絶縁層は保護コートとして使われる鉛ガラスグレーズ
であることを特徴とする請求項1記載のチツプ型サーミ
スタ。
2. An insulating substrate is an alumina substrate, electrodes are silver-palladium thick film glaze, and the thermistor body is Mn, C
Glaze , black mainly composed of o, Fe, Cu based composite oxide
The chip type thermistor according to claim 1, wherein the color insulating layer is a lead glass glaze used as a protective coat .
【請求項3】 所定大きさの絶縁基板上にサーミスタ体
を形成して成るチツプ型サーミスタの製造方法であつ
て、 所定大きさの絶縁基板上の第1層に下部電極を形成する
下部電極形成工程と、 少なくとも前記下部電極の一部上を含む前記絶縁基板上
の第2層にサーミスタ体を形成するサーミスタ体形成工
程と、 少なくとも前記下部電極上に形成されたサーミスタ体の
一部上を含む前記絶縁基板上の第3層にやや大きめの上
部電極を形成する上部電極形成工程と、形成された上部電極に黒色絶縁層を形成する絶縁層形成
工程と、 サーミスタ体が所定抵抗値と成るよう前記サーミスタ体
上の前記黒色絶縁層が形成された上部電極の一部をレー
ザトリミングにより切削するトリミング工程とを備える
ことを特徴とするチツプ型サーミスタの製造方法。
3. A method for manufacturing a chip-type thermistor, comprising forming a thermistor body on an insulating substrate having a predetermined size, wherein a lower electrode is formed on a first layer on the insulating substrate having a predetermined size. A step of forming a thermistor body on a second layer on the insulating substrate including at least a part of the lower electrode; and at least a part of the thermistor body formed on the lower electrode. An upper electrode forming step of forming a slightly larger upper electrode on the third layer on the insulating substrate, and an insulating layer forming a black insulating layer on the formed upper electrode
A step, a portion of the black insulating layer is formed the upper electrode on the thermistor body so that the thermistor body becomes the predetermined resistance value Leh
And a trimming step of cutting by trimming.
JP4018790A 1992-02-04 1992-02-04 Chip type thermistor and method of manufacturing the same Expired - Lifetime JP2889422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4018790A JP2889422B2 (en) 1992-02-04 1992-02-04 Chip type thermistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4018790A JP2889422B2 (en) 1992-02-04 1992-02-04 Chip type thermistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH05217712A JPH05217712A (en) 1993-08-27
JP2889422B2 true JP2889422B2 (en) 1999-05-10

Family

ID=11981403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4018790A Expired - Lifetime JP2889422B2 (en) 1992-02-04 1992-02-04 Chip type thermistor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2889422B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4780689B2 (en) * 2001-03-09 2011-09-28 ローム株式会社 Chip resistor
JP2005026525A (en) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd Wiring board and method of manufacturing the same
JPWO2011086850A1 (en) * 2010-01-12 2013-05-16 株式会社村田製作所 Semiconductor porcelain composition for NTC thermistor and NTC thermistor

Also Published As

Publication number Publication date
JPH05217712A (en) 1993-08-27

Similar Documents

Publication Publication Date Title
JPH1126204A (en) Resistor and manufacture thereof
US20030062984A1 (en) Thin film thermistor and method of adjusting reisistance of the same
JP5115968B2 (en) Chip resistor manufacturing method and chip resistor
JP2889422B2 (en) Chip type thermistor and method of manufacturing the same
JP4780689B2 (en) Chip resistor
JP3406405B2 (en) Line type heating element and method of manufacturing the same
JP2003045703A (en) Chip resistor and manufacturing method therefor
JPH08102403A (en) Resistor and manufacture method thereof
JP2002353001A (en) Thick film chip resistor
JP3111823B2 (en) Square chip resistor with circuit inspection terminal
JP2004319195A (en) Chip type fuse
JPH04214601A (en) Rectangular chip resistor for function correction use and manufacture thereof
JP4512004B2 (en) Chip resistor
JP2003234057A (en) Fuse resistor and its manufacturing method
JP2000269012A (en) Chip-type electronic components with resistance element and its manufacture
JPH0636675A (en) Fuse resistor and manufacture thereof
JPH1116703A (en) Ultra-small resistance resistor
JP2741762B2 (en) Temperature sensitive resistor and method of manufacturing the same
JPH0963805A (en) Square chip resistor
JP3096122B2 (en) Thermistor and manufacturing method thereof
JP4059967B2 (en) Chip-type composite functional parts
JP3476849B2 (en) Fuze resistor and method of manufacturing the same
JP3867587B2 (en) Chip resistor
JP2000340413A5 (en)
JP6695415B2 (en) Chip resistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990118

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090219

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120219

Year of fee payment: 13

EXPY Cancellation because of completion of term