Nothing Special   »   [go: up one dir, main page]

JP2716405B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2716405B2
JP2716405B2 JP7181364A JP18136495A JP2716405B2 JP 2716405 B2 JP2716405 B2 JP 2716405B2 JP 7181364 A JP7181364 A JP 7181364A JP 18136495 A JP18136495 A JP 18136495A JP 2716405 B2 JP2716405 B2 JP 2716405B2
Authority
JP
Japan
Prior art keywords
semiconductor
pellet
pellets
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7181364A
Other languages
English (en)
Other versions
JPH0936300A (ja
Inventor
宣幸 赤井
Original Assignee
広島日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 広島日本電気株式会社 filed Critical 広島日本電気株式会社
Priority to JP7181364A priority Critical patent/JP2716405B2/ja
Publication of JPH0936300A publication Critical patent/JPH0936300A/ja
Application granted granted Critical
Publication of JP2716405B2 publication Critical patent/JP2716405B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は樹脂封止型の半導体
装置およびその製造方法に関し、特に複数の半導体ペレ
ットをリードフレームに搭載する構造およびその搭載方
法に関する。
【０００２】
【従来の技術】従来、容量の大きな半導体装置を提供し
たり、あるいは半導体装置を用いた機器の実装面積を向
上させるために、複数の半導体ペレットを１つの樹脂封
止型装置に搭載することが行われている。
【０００３】例えば、複数の半導体ペレットを１つのリ
ードフレームに搭載する技術としては、特開昭６０−９
５９５８号公報や特開平２−８７６６１号公報に記載さ
れるものがある。
【０００４】図８はかかる従来の一例を示す半導体装置
の縦断面図である。図８に示すように、従来の半導体装
置は、テープ１２ａ上のリードフレームのアイランド１
３ａに第１のペレット１４ａをダイボンディングし、ボ
ンディングワイヤ１５ａにより内部リード１６ａと第１
のペレット１４ａ間を接続する。同様に、テープ１２ｂ
上のリードフレームのアイランド１３ｂに第２のペレッ
ト１４ｂをダイボンディングし、ボンディングワイヤ１
５ｂにより内部リード１６ｂと第２のペレット１４ｂ間
を接続する。つぎに、これら第１，第２のペレット１４
ａ，１４ｂを搭載したテープ１２ａ，１２ｂの非マウン
ト面を接着材１９により貼合わせる。しかる後、貼合わ
せた全体をモールド樹脂１７で封止し、内部リード１６
ａ，１６ｂに続く外部リード１８ａ，１８ｂを所定の長
さに切断して成型する。
【０００５】図９は従来の他の例を示す半導体装置の縦
断面図である。図９に示すように、この半導体装置は、
第１のペレット２０ａと第２のペレット２０ｂをリード
フレームのアイランド２１の両主面にダイボンディング
し、ボンディングパッド２３と外部接続端子２５間をボ
ンディングワイヤ２４により接続する。その後、前述し
た従来例と同様に、全体をモールド樹脂２２により封止
する。この場合は、アイランド２１を介して第１，第２
のペレット２０ａ，２０ｂを背中合わせに接着すること
により実装密度を上げ、半導体装置の小型化を実現して
いる。
【０００６】
【発明が解決しようとする課題】上述した従来の半導体
装置およびその製造方法は、２つのアイランドの背面を
貼合わせるか、あるいは１つのアイランドを介して２つ
のペレットをの背面を貼合わせる構造および方法である
ため、２つのペレット上のパッド面が互いに反対方向を
向くことになる。このように、パッド面が互いに反対方
向を向いた複数のペレット間のワイヤボンディングを実
施するには、リードフレームの向きを変える工程が必要
になり、その際にワイヤ変形や切断の危険が伴なうとい
う欠点がある。
【０００７】現在、一般的に使用されているワイヤーボ
ンダにおいては、リードフレーム片面のみのボンディン
グしか行えず、１ワイヤでのペレット間ワイヤボンディ
ングは、物理的に不可能である。
【０００８】さらに、図８に示した従来例においては、
リードフレーム（テープ）を２枚貼合わす工程が必要に
なるとともに、リード部分が２倍の厚さになるので、半
導体装置の薄型化を実現しにくいという欠点がある。
【０００９】また、図９に示した従来例においては、２
つのペレットをアイランドにダイボンディングする際
と、アイランド両面にダイボンディングしたペレットの
パッドおよび外部接続端子間を接続する際とに、リード
フレームを裏返えす等の新たな工程が必要になり、その
分組立時間が増加したり、製造コストが高くなってしま
うという欠点がある。しかも、リードフレームのアイラ
ンドの両面にワイヤボンディングするため、特殊なワイ
ヤボンディング装置を必要とするといった問題点もあ
る。
【００１０】本発明の目的は、かかる内部ペレット間の
ワイヤボンディング接続を可能にするとともに、工程数
などを削減し、製造コストの安い半導体装置及びその製
造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
リードフレームのアイランドもしくはリード部の両面に
且つパッド部が同一方向を向くようにダイボンディング
した第１および第２の半導体ペレットと、前記第１およ
び第２の半導体ペレットの前記パッド部相互間あるいは
前記第１および第２の半導体ペレットの前記パッド部と
外部接続端子間を電気的に接続するボンディングワイヤ
とを有し、前記第１および第２の半導体ペレットを含む
全体を樹脂などで封止して構成される。
【００１２】また、本発明の半導体装置における前記第
１および第２の半導体ペレットは、上側に搭載する第１
の半導体ペレットに対し、下側に搭載する第２の半導体
ペレットの幅を広く形成するとともに、前記第２の半導
体ペレットのパッド部が前記外部接続端子に隠されるこ
とがないように配置する。
【００１３】また、本発明の半導体装置における前記第
１の半導体ペレットは、その上面にさらに幅の狭い第３
の半導体ペレットを搭載し且つそのパッド部が前記第１
および第２の半導体ペレットと同一方向を向くように形
成してもよい。
【００１４】さらに、本発明の半導体装置における前記
第１および第２の半導体ペレットは、同一サイズにし且
つずらせて前記アイランドもしくは前記リード部に搭載
するとともに、前記第２の半導体ペレットは、片側のみ
に前記パッド部を形成し、前記第１の半導体ペレットの
前記パッド部あるいは前記外部接続端子と片側のみでボ
ンディング接続してもよい。
【００１５】一方、本発明の半導体装置の製造方法は、
複数の半導体ペレットをリードフレームにダイボンディ
ングし、前記複数の半導体ペレットを含む全体を樹脂な
どで封止する半導体装置の製造方法において、パッド部
を上面に形成した第１の半導体ペレットをリードフレー
ムの１つの面にダイボンディングする工程と、パッド部
を上面に形成した第２の半導体ペレットをリードフレー
ムの前記１つの面とは反対の面にダイボンディングする
工程と、前記第１および第２の半導体ペレットの前記パ
ッド部相互間あるいは前記第１の半導体ペレットの前記
パッド部と外部接続端子または前記第２の半導体ペレッ
トの前記パッド部と前記外部接続端子間をボンディング
ワイヤにより接続する工程と、前記第１および第２の半
導体ペレットを樹脂などで封止する工程とを含んで構成
される。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００１７】図１は本発明の半導体装置の第１の実施の
形態を示す装置の縦断面図である。図１に示すように、
この実施の形態による半導体装置は、リードフレームの
アイランド３の表面にボンディングパッド部６ａが上を
向くようにダイボンディングした第１の半導体ペレット
１ａと、同様にリードフレームのアイランド３の裏面お
よび外部接続端子８ａの一部にボンディングパッド部７
ａが上を向くようにダイボンディングした第２の半導体
ペレット２ａと、第１，第２の半導体ペレット１ａ，２
ａのパッド部６ａ，７ａ相互間あるいは第１，第２の半
導体ペレット１ａ，２ａのパッド部６ａ，７ａと外部接
続端子８ａ間を電気的に接続するボンディングワイヤ９
ａとを有する。これら第１，第２の半導体ペレット１
ａ，２ａは、共にパッド部６ａ，７ａが同一方向を向く
ように接着テープ４ａ（銀ペーストでも可）を用いてア
イランド３の両面に搭載される。しかも、これらの第
１，第２の半導体ペレット１ａ，２ａを含む全体は、モ
ールド樹脂５ａにより封止される。
【００１８】また、第１，第２の半導体ペレット１ａ，
２ａは、上側に搭載される第１の半導体ペレット１ａに
対し、下側に搭載する第２の半導体ペレット２ａの幅を
広く形成するとともに、この第２の半導体ペレット２ａ
のパッド部７ａが外部接続端子８ａに隠されることがな
いように配置する。
【００１９】このように、第１の半導体ペレット１ａの
パッド部６ａと第２の半導体ペレット２ａのパッド部７
ａは、同一方向にダイボンディングされ且つ第２の半導
体ペレット２ａの幅を大きく形成しているため、リード
フレームを裏返すことなく、１本のボンディングワイヤ
９ａにより、直接両ペレット間のパッド接続を実現する
ことができる。
【００２０】図２は図１における半導体装置の主要部の
拡大斜視図である。図２に示すように、２つのペレット
１ａ，２ａの位置関係は、つぎのとおりである。すなわ
ち、アイランド３の上面にダイボンディングされたペレ
ット１ａのパッド部６ａはペレット１ａの表面のどこに
あっても構わないのに対し、外部接続端子８ａの一部に
接着テープ４ａによりダイボンディングされたペレット
２ａの電気的接続が必要なパッド部７ａは、ペレット１
ａ，接着テープ４ａ，外部接続端子８ａに隠されること
のないような位置に配置する必要がある。
【００２１】図３は本発明の半導体装置の第２の実施の
形態を示す装置の縦断面図である。図３に示すように、
この実施の形態による半導体装置は、第１，第２の半導
体ペレット１ｂ，２ｂのサイズが同一もしくは近い大き
さの場合である。このときの第１の半導体ペレット１ｂ
は、ボンディングパッド部６ｂが上を向くように、接着
テープ１０を用いて外部接続端子８ｂの表面にダイボン
ディングされ、また第２の半導体ペレット２ｂは、ボン
ディングパッド部７ｂが上を向くように、接着テープ４
ｂを用いて外部接続端子８ｂの裏面にダイボンディング
される。さらに、ボンディングワイヤ９ｂで第１の半導
体ペレット１ｂのパッド６ｂと外部接続端子８ｂ、およ
び第２の半導体ペレット２ｂのパッド７ｂと外部接続端
子８ｂ間などを接続した後、全体をモールド樹脂５ｂで
封止される。
【００２２】また、これら第１および第２の半導体ペレ
ット１ｂ，２ｂは、同一サイズにした場合、ずらせてア
イランドもしくはリード部に搭載するため、第２の半導
体ペレット２ｂは、片側のみにパッド部７ｂを形成し、
第１の半導体ペレット１ｂのパッド部６ｂあるいは外部
接続端子８ｂと片側のみでボンディング接続することに
なる。
【００２３】この実施の形態も、両ペレット１ｂ，２ｂ
のパッド部６ｂ，７ｂは、同一方向に形成されているた
め、リードフレームを裏返すことなく、１本のボンディ
ングワイヤ９ｂにより、直接両ペレット間のパッド接続
を実現することができる。
【００２４】図４は図３における半導体装置の主要部の
拡大斜視図である。図４に示すように、２つのペレット
１ｂ，２ｂの位置関係は、外部接続端子８ｂの上面にダ
イボンディングされたペレット１ｂのパッド部６ｂはペ
レット１ｂの表面のどこにあっても構わないのに対し、
外部接続端子８ｂに接着テープ４ｂによりダイボンディ
ングされたペレット２ａの電気的接続が必要なパッド部
７ｂは、ペレット１ｂ，接着テープ４ｂ，外部接続端子
８ｂに隠されることのないような位置に配置する必要が
ある。
【００２５】図５は本発明の半導体装置の第３の実施の
形態を示す装置の縦断面図である。図５に示すように、
この実施の形態による半導体装置は、３つのペレット１
ａ，２ａ，１１を積層した構造である。すなわち、第１
の半導体ペレット１ａの上面にさらに幅の狭い第３の半
導体ペレット１１を接着テープ４ａを用いて搭載し、し
かもそのパッド部が第１，第２の半導体ペレット１ａ，
２ａと同一方向を向くように形成したものである。な
お、かかる積層構造は３層以上の構造としてもよい。
【００２６】このような構造とすることにより、隠ペレ
ットのパッド部が同一方向にダイボンディングされ、上
に行くに連れて半導体ペレットの幅を小きく形成してい
るため、リードフレームを裏返すことなく、１本のボン
ディングワイヤ９ａにより、直接ペレット間のパッド接
続を実現することができる。
【００２７】上述した３つの実施の形態におけるアイラ
ンド３と第１の半導体ペレット１ａ、外部接続端子８ａ
と第２の半導体ペレット２ａなどをダイボンディングす
るための接着材としては、エポキシ系接着材，ポリイミ
ド系接着材，シリコン系接着材またはポリイミド系両面
テープおよび銀ペーストなどを用いることができる。ま
た、封止手段としては、樹脂モールドを用いたが、樹脂
のかわりに、セラミックパッケージやサーディップタイ
プのパッケージなどの封止手段を用いてもよい。
【００２８】図６（ａ）〜（ｅ）はそれぞれ本発明の半
導体装置の製造方法の第１の実施の形態を説明するため
の工程順に示した装置の縦断面図である。この実施の形
態による半導体装置の製造方法は、前述した図１および
図２に示す半導体装置を製造する方法である。
【００２９】まず、図６（ａ）に示すように、リードフ
レーム１２ａのアイランド３やリード部に両面の接着テ
ープ４ａを被着する。この接着テープ４ａは始めからリ
ードフレーム１２ａに付着したものを用いてもよい。
【００３０】ついで、図６（ｂ）に示すように、リード
フレーム１２ａの下面にパッド部を上面に形成した半導
体ペレット２ａをダイボンディングする。
【００３１】ついで、図６（ｃ）に示すように、リード
フレーム１２ａの上面にパッド部を上面に形成した半導
体ペレット１ａをダイボンディングする。
【００３２】しかる後、図６（ｄ）に示すように、半導
体ペレット１ａ，２ａのパッド部相互間あるいは半導体
ペレット２ａのパッド部と外部接続端子８ａまたは半導
体ペレット１ａのパッド部と外部接続端子８ａ間をボン
ディングワイヤ９ａにより接続する。このボンディング
ワイヤ９ａは、通常のリードフレーム１２ａの片面にの
みワイヤボンディングするボンディング装置を用いる。
【００３３】さらに、図６（ｅ）に示すように、半導体
ペレット１ａ，２ａと、外部接続端子８ａ，ボンディン
グワイヤ９ａの一部を樹脂モールド５ａで封止する。
【００３４】なお、図５に示す３層以上のペレットを備
えた半導体装置においても、基本的には上述した工程を
実施する。その場合には、（ｃ）工程が複数になり、そ
れに連れて（ｄ）工程が増えるるだけである。
【００３５】かかる実施の形態によれば、リードフレー
ムを裏返す工程も不要になり、リードフレームの両面に
ワイヤボンディングするための特殊なボンディング装置
も不要になる。
【００３６】図７（ａ）〜（ｅ）はそれぞれ本発明の半
導体装置の製造方法の第２の実施の形態を説明するため
の工程順に示した装置の縦断面図である。この実施の形
態による半導体装置の製造方法は、前述した図３および
図４に示す半導体装置を製造する方法であり、図６の工
程とほぼ同様である。
【００３７】まず、図７（ａ）に示すように、リードフ
レーム１２ｂに両面の接着テープ４ｂ，１０を被着す
る。この接着テープ４ｂ，１０は始めからリードフレー
ム１２ｂに付着したものを用いてもよい。
【００３８】ついで、図７（ｂ）に示すように、リード
フレーム１２ｂの下面にパッド部を上面に形成した半導
体ペレット２ｂをダイボンディングする。
【００３９】ついで、図７（ｃ）に示すように、リード
フレーム１２ｂの上面にパッド部を上面に形成した半導
体ペレット１ｂをダイボンディングする。
【００４０】しかる後、図７（ｄ）に示すように、半導
体ペレット１ｂ，２ｂのパッド部相互間あるいは半導体
ペレット２ｂのパッド部と外部接続端子８ｂまたは半導
体ペレット１ｂのパッド部と外部接続端子８ｂ間をボン
ディングワイヤ９ｂにより接続する。このボンディング
ワイヤ９ｂは、通常のリードフレーム１２ｂの片面にの
みワイヤボンディングするボンディング装置を用いる。
【００４１】さらに、図７（ｅ）に示すように、半導体
ペレット１ｂ，２ｂと、外部接続端子８ｂ，ボンディン
グワイヤ９ｂの一部を樹脂モールド５ｂで封止する。
【００４２】かかる実施の形態によれば、リードフレー
ムを裏返す工程も不要になり、リードフレームの両面に
ワイヤボンディングするための特殊なボンディング装置
も不要になる。
【００４３】
【発明の効果】以上説明したように、本発明の半導体装
置は、複数の半導体ペレットをパッド部が同一方向を向
くようにして１つのパッケージ内に封止することによ
り、実装面積を向上させ、容量を大きくすることができ
るとともに、ペレット間を１本のワイヤで接続すること
ができるという効果がある。
【００４４】また、本発明の半導体装置の製造方法は、
複数のペレットのパッド部を同一方向に向くようにして
ダイボンディングすることにより、ワイヤボンディング
を一度の工程で行うことができ、リードフレームの裏返
し工程を不要にするとともに、特殊なボンディング装置
も不要にできるので、工程の削減や組立時間の削減を実
現し、製造コストを安くできるという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１の実施の形態を示す
装置の縦断面図である。
【図２】図１における半導体装置の主要部の拡大斜視図
である。
【図３】本発明の半導体装置の第２の実施の形態を示す
装置の縦断面図である。
【図４】図３における半導体装置の主要部の拡大斜視図
である。
【図５】本発明の半導体装置の第３の実施の形態を示す
装置の縦断面図である。
【図６】本発明の半導体装置の製造方法の第１の実施の
形態を説明するための工程順に示した装置の縦断面図で
ある。
【図７】本発明の半導体装置の製造方法の第２の実施の
形態を説明するための工程順に示した装置の縦断面図で
ある。
【図８】従来の一例を示す半導体装置の縦断面図であ
る。
【図９】従来の他の例を示す半導体装置の縦断面図であ
る。
【符号の説明】
１ａ，１ｂ 第１のペレット ２ａ，２ｂ 第２のペレット ３ アイランド ４ａ，４ｂ，１０ 接着テープ ５ａ，５ｂ モールド樹脂 ６ａ，６ｂ，７ａ，７ｂ ボンディングパッド ８ａ，８ｂ 外部接続端子 ９ａ，９ｂ ボンディングワイヤ １１ 第３のペレット １２ａ，１２ｂ テープ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/07 25/18

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームのアイランドもしくはリ
    ード部の両面に且つパッド部が同一方向を向くようにダ
    イボンディングした第１および第２の半導体ペレット
    と、前記第１および第２の半導体ペレットの前記パッド
    部相互間あるいは前記第１および第２の半導体ペレット
    の前記パッド部と外部接続端子間を電気的に接続するボ
    ンディングワイヤとを有し、前記第１および第２の半導
    体ペレットを含む全体を樹脂などで封止することを特徴
    とする半導体装置。
  2. 【請求項２】 前記第１および第２の半導体ペレット
    は、上側に搭載する第１の半導体ペレットに対し、下側
    に搭載する第２の半導体ペレットの幅を広く形成すると
    ともに、前記第２の半導体ペレットのパッド部が前記外
    部接続端子に隠されることがないように配置する請求項
    １記載の半導体装置。
  3. 【請求項３】 前記第１の半導体ペレットは、その上面
    にさらに幅の狭い第３の半導体ペレットを搭載し且つそ
    のパッド部が前記第１および第２の半導体ペレットと同
    一方向を向くように形成した請求項１記載の半導体装
    置。
  4. 【請求項４】 前記第１および第２の半導体ペレット
    は、同一サイズにし且つずらせて前記アイランドもしく
    は前記リード部に搭載するとともに、前記第２の半導体
    ペレットは、片側のみに前記パッド部を形成し、前記第
    １の半導体ペレットの前記パッド部あるいは前記外部接
    続端子と片側のみでボンディング接続する請求項１記載
    の半導体装置。
  5. 【請求項５】 複数の半導体ペレットをリードフレーム
    にダイボンディングし、前記複数の半導体ペレットを含
    む全体を樹脂などで封止する半導体装置の製造方法にお
    いて、パッド部を上面に形成した第１の半導体ペレット
    をリードフレームの１つの面にダイボンディングする工
    程と、パッド部を上面に形成した第２の半導体ペレット
    をリードフレームの前記１つの面とは反対の面にダイボ
    ンディングする工程と、前記第１および第２の半導体ペ
    レットの前記パッド部相互間あるいは前記第１の半導体
    ペレットの前記パッド部と外部接続端子または前記第２
    の半導体ペレットの前記パッド部と前記外部接続端子間
    をボンディングワイヤにより接続する工程と、前記第１
    および第２の半導体ペレットを樹脂などで封止する工程
    とを含むことを特徴とする半導体装置の製造方法。
JP7181364A 1995-07-18 1995-07-18 半導体装置およびその製造方法 Expired - Fee Related JP2716405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7181364A JP2716405B2 (ja) 1995-07-18 1995-07-18 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7181364A JP2716405B2 (ja) 1995-07-18 1995-07-18 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0936300A JPH0936300A (ja) 1997-02-07
JP2716405B2 true JP2716405B2 (ja) 1998-02-18

Family

ID=16099439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7181364A Expired - Fee Related JP2716405B2 (ja) 1995-07-18 1995-07-18 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2716405B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215192B1 (en) 1997-06-12 2001-04-10 Matsushita Electric Industrial Co., Ltd. Integrated circuit package and integrated circuit package control system
JP3077668B2 (ja) 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
KR100636776B1 (ko) 1998-10-14 2006-10-20 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
KR100364842B1 (ko) * 1999-09-28 2002-12-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
JP3838178B2 (ja) 2002-08-29 2006-10-25 ソニー株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0936300A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
JP3007023B2 (ja) 半導体集積回路およびその製造方法
JP3879452B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP4195804B2 (ja) デュアルダイパッケージ
JP3494901B2 (ja) 半導体集積回路装置
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2716405B2 (ja) 半導体装置およびその製造方法
JPH1027880A (ja) 半導体装置
JPH0797594B2 (ja) 半導体集積回路装置
JP2000156464A (ja) 半導体装置の製造方法
JP2001077265A (ja) 樹脂封止型半導体装置の製造方法
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JP2788011B2 (ja) 半導体集積回路装置
JP2003347504A (ja) 半導体装置及びその製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0621305A (ja) 半導体装置
JP2697743B2 (ja) 樹脂封止型半導体装置
JP2001332684A (ja) 樹脂封止型半導体装置及びその製造方法
JPH08279575A (ja) 半導体パッケージ
JPH11260972A (ja) 薄型半導体装置
JPH0430563A (ja) 半導体集積回路装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPH01231333A (ja) 半導体装置の製造方法
KR200295664Y1 (ko) 적층형반도체패키지

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971007

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees